JP2945490B2 - センス・アンプとメモリ・セルの組合せ回路 - Google Patents
センス・アンプとメモリ・セルの組合せ回路Info
- Publication number
- JP2945490B2 JP2945490B2 JP3017569A JP1756991A JP2945490B2 JP 2945490 B2 JP2945490 B2 JP 2945490B2 JP 3017569 A JP3017569 A JP 3017569A JP 1756991 A JP1756991 A JP 1756991A JP 2945490 B2 JP2945490 B2 JP 2945490B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- preamplifier
- sense amplifier
- coupled
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000295 complement effect Effects 0.000 claims description 43
- 230000003321 amplification Effects 0.000 claims description 19
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
- G11C11/416—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明は一般にセンス・アンプに
関し、特にスタティック・ランダム・アクセス・メモリ
・セルの出力を感知する方法とそのためのセンス・アン
プに関する。
関し、特にスタティック・ランダム・アクセス・メモリ
・セルの出力を感知する方法とそのためのセンス・アン
プに関する。
【０００２】
【従来の技術】スタティック・ランダム・アクセス・メ
モリ（ＳＲＡＭ）は、コンピュータおよび他のディジタ
ル装置に多く応用される。ＳＲＡＭは普通、アドレス入
力バッファ、ワードライン・デコーダ、ビットライン・
デコーダ、およびセンス・アンプならびに出力バッファ
から成っている。ＳＲＡＭはバイポーラまたはＭＯＳ技
術を用いて製造されるが、最も普及しかつ広く使用され
ているＲＡＭはＭＯＳ技術を用いて製造されている。
モリ（ＳＲＡＭ）は、コンピュータおよび他のディジタ
ル装置に多く応用される。ＳＲＡＭは普通、アドレス入
力バッファ、ワードライン・デコーダ、ビットライン・
デコーダ、およびセンス・アンプならびに出力バッファ
から成っている。ＳＲＡＭはバイポーラまたはＭＯＳ技
術を用いて製造されるが、最も普及しかつ広く使用され
ているＲＡＭはＭＯＳ技術を用いて製造されている。
【０００３】集積回路では、スタティック・ランダム・
アクセス・メモリ・デバイスはメモリ・セルの行および
列によりしばしば管理されている。そのようなデバイス
では、「ワードライン」は一般に、アクティブであると
きに、メモリ・セルのアドレス指定された行を選択する
１組の導体を表わし、「ビットライン」はアドレス指定
された列内のメモリ・セルとおよび対応するセンス・ア
ンプ間でデータを通信し合う１組の導体を表わす。
アクセス・メモリ・デバイスはメモリ・セルの行および
列によりしばしば管理されている。そのようなデバイス
では、「ワードライン」は一般に、アクティブであると
きに、メモリ・セルのアドレス指定された行を選択する
１組の導体を表わし、「ビットライン」はアドレス指定
された列内のメモリ・セルとおよび対応するセンス・ア
ンプ間でデータを通信し合う１組の導体を表わす。
【０００４】ＳＲＡＭメモリ・セルは一対のコンプリメ
ンタリＩ／Ｏポートを備えており、各ポートはセルを含
む列に専用の２つのビットラインの内の１つに接続され
ている。選択されたセルを含む行のワードラインがアク
ティブにされ、かつ差動電流が選択されたセルに接続さ
れている２つのビットライン間に加えられると、セル
は、１つのポートに論理“ハイ”または“ロー”が示さ
れ、他のポートにその反転論理が示されるとき、特定の
データ状態にラッチされ、それによってセルにデータが
書き込まれる。選択されたセルのデータを読み出すため
に、選択されたセルを含む行のワードラインがアクティ
ブにされ、かつ選択されたセルと関連するビットライン
対に現われる相補出力がセンス・アンプを用いて差動的
にセンスされ、そのセンス・アンプはビットライン上の
相補データ状態に対応する電流を検出する。その後、セ
ンス・アンプは、回路の出力段に相補増幅信号を出力す
る。
ンタリＩ／Ｏポートを備えており、各ポートはセルを含
む列に専用の２つのビットラインの内の１つに接続され
ている。選択されたセルを含む行のワードラインがアク
ティブにされ、かつ差動電流が選択されたセルに接続さ
れている２つのビットライン間に加えられると、セル
は、１つのポートに論理“ハイ”または“ロー”が示さ
れ、他のポートにその反転論理が示されるとき、特定の
データ状態にラッチされ、それによってセルにデータが
書き込まれる。選択されたセルのデータを読み出すため
に、選択されたセルを含む行のワードラインがアクティ
ブにされ、かつ選択されたセルと関連するビットライン
対に現われる相補出力がセンス・アンプを用いて差動的
にセンスされ、そのセンス・アンプはビットライン上の
相補データ状態に対応する電流を検出する。その後、セ
ンス・アンプは、回路の出力段に相補増幅信号を出力す
る。
【０００５】ディープ・サブミクロンＢＩＣＭＯＳ回路
技術は、高性能で、ホット・キャリヤ阻止形ＳＲＡＭの
設計に使用されている。これらの技術の目的は、超高密
度、高速および低消費電力のＳＲＡＭを製造することで
ある。高性能ＳＲＡＭのセンス回路は、改善された設計
への要求が強い分野である。開発中のＳＲＡＭは、高速
で消費電力が少なくかつ良好な利得を有することが要求
される。従来のセンス・アンプは、普通、増幅度の異な
る１対のカスケード接続トランジスタを用い、高性能Ｓ
ＲＡＭを適当に作動させるには不十分な最大利得で制限
された。速度を増加するために、ＢＩＣＭＯＳ ＳＲＡ
Ｍメモリ・アレイの周辺回路にエミッタ結合論理（ＥＣ
Ｌ）バイポーラ回路技術を使用することが以前に提案さ
れたことがあるが、高速性能は消費電力を犠牲にして得
られていた。
技術は、高性能で、ホット・キャリヤ阻止形ＳＲＡＭの
設計に使用されている。これらの技術の目的は、超高密
度、高速および低消費電力のＳＲＡＭを製造することで
ある。高性能ＳＲＡＭのセンス回路は、改善された設計
への要求が強い分野である。開発中のＳＲＡＭは、高速
で消費電力が少なくかつ良好な利得を有することが要求
される。従来のセンス・アンプは、普通、増幅度の異な
る１対のカスケード接続トランジスタを用い、高性能Ｓ
ＲＡＭを適当に作動させるには不十分な最大利得で制限
された。速度を増加するために、ＢＩＣＭＯＳ ＳＲＡ
Ｍメモリ・アレイの周辺回路にエミッタ結合論理（ＥＣ
Ｌ）バイポーラ回路技術を使用することが以前に提案さ
れたことがあるが、高速性能は消費電力を犠牲にして得
られていた。
【０００６】つまり、高性能、超高密度のＳＲＡＭに関
して作動し得るセンス・アンプを要求する声が高まって
来た。そのような感知方法では、従来のセンス・アンプ
に勝る高速、低消費電力、および利得改善が必要であ
る。さらに、センス・アンプは、メモリ・セルの低出力
側に接続されたビットラインがあまりに低くなり引張ら
れるときに、従来のセンス・アンプで生じていた読出し
時の擾乱問題を防止する必要がある。
して作動し得るセンス・アンプを要求する声が高まって
来た。そのような感知方法では、従来のセンス・アンプ
に勝る高速、低消費電力、および利得改善が必要であ
る。さらに、センス・アンプは、メモリ・セルの低出力
側に接続されたビットラインがあまりに低くなり引張ら
れるときに、従来のセンス・アンプで生じていた読出し
時の擾乱問題を防止する必要がある。
【０００７】本発明はエミッタ結合論理（ＥＣＬ）回路
を使用して、ＢＩＣＭＯＳ ＳＲＡＭで使用される高性
能センス・アンプを提供することにある。本発明は、メ
モリ・セルの各列と関連する１対の相補ビット・ライン
を有するＢＩＭＯＳ ＳＲＡＭリード／ライトメモリに
組み込まれることができる。
を使用して、ＢＩＣＭＯＳ ＳＲＡＭで使用される高性
能センス・アンプを提供することにある。本発明は、メ
モリ・セルの各列と関連する１対の相補ビット・ライン
を有するＢＩＭＯＳ ＳＲＡＭリード／ライトメモリに
組み込まれることができる。
【０００８】本発明の１つの観点ではセンス・アンプは
ランダム・アクセス・メモリ・セルで使用されるように
提供される。第１の前置増幅器は、相補出力のうちの第
１の出力からの電流を第１の差動電圧に変換する。第２
の前置増幅器は、相補出力のうちの第２の出力からの電
流を第２の差動電圧に変換する。第１および第２の差動
電圧は、差動増幅器により増幅され、第１および第２相
補出力として出力される。
ランダム・アクセス・メモリ・セルで使用されるように
提供される。第１の前置増幅器は、相補出力のうちの第
１の出力からの電流を第１の差動電圧に変換する。第２
の前置増幅器は、相補出力のうちの第２の出力からの電
流を第２の差動電圧に変換する。第１および第２の差動
電圧は、差動増幅器により増幅され、第１および第２相
補出力として出力される。
【０００９】差動増幅の前の前置増幅に関するこの方法
は、従来技術のセンス・アンプに勝る利得の改善をもた
らす。さらに、エミッタ結合論理回路を使用することに
より速度が改善される。これは従来のセンス・アンプに
勝る重要な利点である。最後に、センス・アンプ素子を
ターン・オフするゲートが提供され、これによりＳＲＡ
Ｍの全消費電力が減少されることができる。
は、従来技術のセンス・アンプに勝る利得の改善をもた
らす。さらに、エミッタ結合論理回路を使用することに
より速度が改善される。これは従来のセンス・アンプに
勝る重要な利点である。最後に、センス・アンプ素子を
ターン・オフするゲートが提供され、これによりＳＲＡ
Ｍの全消費電力が減少されることができる。
【００１０】本発明の実施例では、帰還回路がセンス・
アンプの相補出力間に設けられ、また前置増幅トランジ
スタは、速度および安定度を改善する。さらに帰還は、
センス・アンプをメモリ・セルにより示される正しい状
態にラッチさせるのに役立つ。
アンプの相補出力間に設けられ、また前置増幅トランジ
スタは、速度および安定度を改善する。さらに帰還は、
センス・アンプをメモリ・セルにより示される正しい状
態にラッチさせるのに役立つ。
【００１１】本発明の他の観点およびその利点は、下記
の図面に関する詳細な説明により理解されよう。
の図面に関する詳細な説明により理解されよう。
【００１２】第１図を参照して、本発明によるセンス・
アンプ１０は、列および行の形にメモリ・セル１２のア
レイによって形成されるスタティック・ランダム・アク
セス・メモリ（ＳＲＡＭ）の一部として示されている。
簡潔には表わすために、２つの行、２つの列、および各
列にある２つのメモリ・セルだけが示されているが、言
うまでもなく、極めて大規模のメモリ・アレイがしばし
ば利用される。各列は、その列内の各セル１２のそれぞ
れの相補出力、ＢＩＴおよびＢＩＴ（反転）に接続され
た２つのビットライン１４ａおよび１４ｂにより指定さ
れる。ここで、ＢＩＴ（反転）とは、図中“ＢＩＴ”の
上にバーが付いた信号を表わす。セルの各行はそれぞれ
のワードライン１６に接続されている。つまり、選択さ
れたセル、例えばセル（ｎ，ｎ）は、１対のビットライ
ン１４およびワードライン１６への接続を経てアドレス
指定される。
アンプ１０は、列および行の形にメモリ・セル１２のア
レイによって形成されるスタティック・ランダム・アク
セス・メモリ（ＳＲＡＭ）の一部として示されている。
簡潔には表わすために、２つの行、２つの列、および各
列にある２つのメモリ・セルだけが示されているが、言
うまでもなく、極めて大規模のメモリ・アレイがしばし
ば利用される。各列は、その列内の各セル１２のそれぞ
れの相補出力、ＢＩＴおよびＢＩＴ（反転）に接続され
た２つのビットライン１４ａおよび１４ｂにより指定さ
れる。ここで、ＢＩＴ（反転）とは、図中“ＢＩＴ”の
上にバーが付いた信号を表わす。セルの各行はそれぞれ
のワードライン１６に接続されている。つまり、選択さ
れたセル、例えばセル（ｎ，ｎ）は、１対のビットライ
ン１４およびワードライン１６への接続を経てアドレス
指定される。
【００１３】各ビットライン１４は各電界効果トランジ
スタ７８のドレインに接続されている。各トランジスタ
１８のソースは、センス・アンプ１０のＢＩＴまたはＢ
ＩＴ（反転）入力にそれぞれ接続されている。各トラン
ジスタ１８のゲートは、列選択信号ＣＯＬＳＥＬを供給
する信号源に接続されている。
スタ７８のドレインに接続されている。各トランジスタ
１８のソースは、センス・アンプ１０のＢＩＴまたはＢ
ＩＴ（反転）入力にそれぞれ接続されている。各トラン
ジスタ１８のゲートは、列選択信号ＣＯＬＳＥＬを供給
する信号源に接続されている。
【００１４】アレイ内の選択されたセルからデータを読
むためには、選択されたセルを含む列のビットライン１
４はセンス・アンプ１０への接続が列選択信号ＣＯＬＳ
ＥＬ（反転）に従ってゲート・トランジスタ１８ａ，１
８ｂによって制御される。選択されたセル１２を含む行
のワードライン１６に電圧が加えられているので、選択
されたセル１２は、活性化され、出力ＢＩＴおよびＢＩ
Ｔ（反転）における相補データ状態を表わす信号に対応
する電流がビット・ライン１４ａ、１４ｂ上に出力され
る。電流はゲーティング・トランジスタを経てセンス・
アンプ１０に供給される。
むためには、選択されたセルを含む列のビットライン１
４はセンス・アンプ１０への接続が列選択信号ＣＯＬＳ
ＥＬ（反転）に従ってゲート・トランジスタ１８ａ，１
８ｂによって制御される。選択されたセル１２を含む行
のワードライン１６に電圧が加えられているので、選択
されたセル１２は、活性化され、出力ＢＩＴおよびＢＩ
Ｔ（反転）における相補データ状態を表わす信号に対応
する電流がビット・ライン１４ａ、１４ｂ上に出力され
る。電流はゲーティング・トランジスタを経てセンス・
アンプ１０に供給される。
【００１５】次に第２図を参照して、アレイ内の選択さ
れたメモリ・セル１２に接続されたセンス・アンプ１０
の概略図が示されている。１対の前置増幅トランジスタ
２０が設けられている。トランジスタ２０ａのエミッタ
はメモリ・セル１２のＢＩＴ出力に接続され、トランジ
スタ２０ｂのエミッタは出力ＢＩＴ（反転）に接続され
ている。トランジスタ２０ａのコレクタは、プルダウン
抵抗２４ａを経てＶccに結合され、トランジスタ２０ｂ
のコレクタはプルダウン抵抗２４ｂを経てＶccに結合さ
れている。
れたメモリ・セル１２に接続されたセンス・アンプ１０
の概略図が示されている。１対の前置増幅トランジスタ
２０が設けられている。トランジスタ２０ａのエミッタ
はメモリ・セル１２のＢＩＴ出力に接続され、トランジ
スタ２０ｂのエミッタは出力ＢＩＴ（反転）に接続され
ている。トランジスタ２０ａのコレクタは、プルダウン
抵抗２４ａを経てＶccに結合され、トランジスタ２０ｂ
のコレクタはプルダウン抵抗２４ｂを経てＶccに結合さ
れている。
【００１６】１対の増幅トランジスタ２２ａ，２２ｂ
は、それぞれ前置増幅トランジスタ２０ａ，２０ｂと交
差するように結合されている。前置増幅トランジスタ２
０ａのベースは、増幅トランジスタ２２ａのコレクタお
よび増幅トランジスタ２０ａのベースに結合されてい
る。増幅トランジスタ２２ａのコレクタと前置増幅器２
０ａのベースとの間の接続により形成されるノードは、
プルダウン抵抗２６ｂを経てＶccに結合されている。前
置増幅トランジスタ２０ｂ、増幅トランジスタ２２ｂお
よび抵抗２６ｂは同様に接続されている。
は、それぞれ前置増幅トランジスタ２０ａ，２０ｂと交
差するように結合されている。前置増幅トランジスタ２
０ａのベースは、増幅トランジスタ２２ａのコレクタお
よび増幅トランジスタ２０ａのベースに結合されてい
る。増幅トランジスタ２２ａのコレクタと前置増幅器２
０ａのベースとの間の接続により形成されるノードは、
プルダウン抵抗２６ｂを経てＶccに結合されている。前
置増幅トランジスタ２０ｂ、増幅トランジスタ２２ｂお
よび抵抗２６ｂは同様に接続されている。
【００１７】２個の出力駆動トランジスタは、センス・
アンプ１０の相補出力ＤＡＴＡおよびＤＡＴＡ（反転）
を、メモリ・アレイの他の周辺回路に送るために設けら
れている。出力トランジスタ２８ａのベースは、増幅ト
ランジスタ２２ａのコレクタに結合されており、出力ト
ランジスタ２８ａのエミッタはＤＡＴＡ（反転）ライン
３０ｂに結合されている。
アンプ１０の相補出力ＤＡＴＡおよびＤＡＴＡ（反転）
を、メモリ・アレイの他の周辺回路に送るために設けら
れている。出力トランジスタ２８ａのベースは、増幅ト
ランジスタ２２ａのコレクタに結合されており、出力ト
ランジスタ２８ａのエミッタはＤＡＴＡ（反転）ライン
３０ｂに結合されている。
【００１８】出力トランジスタ２８のエミッタも、１対
の帰還ループにそれぞれ接続されている。出力トランジ
スタ２８ａのエミッタは、駆動トランジスタ３２ａのコ
レクタおよびベースに結合されている。駆動トランジス
タ３２ａのエミッタは、帰還トランジスタ３４ａのベー
スに結合されている。その帰還トランジスタのコレクタ
は前置増幅トランジスタ２０ａのエミッタに接続され、
帰還ループが構成されている。キャパシタ３６ａは、帰
還トランジスタ３４ａのエミッタに接続されており、負
荷となっている。同じ帰還ループが出力トランジスタ２
８ｂのエミッタと前置増幅トランジスタ２０ｂのエミッ
タとの間に構成されている。
の帰還ループにそれぞれ接続されている。出力トランジ
スタ２８ａのエミッタは、駆動トランジスタ３２ａのコ
レクタおよびベースに結合されている。駆動トランジス
タ３２ａのエミッタは、帰還トランジスタ３４ａのベー
スに結合されている。その帰還トランジスタのコレクタ
は前置増幅トランジスタ２０ａのエミッタに接続され、
帰還ループが構成されている。キャパシタ３６ａは、帰
還トランジスタ３４ａのエミッタに接続されており、負
荷となっている。同じ帰還ループが出力トランジスタ２
８ｂのエミッタと前置増幅トランジスタ２０ｂのエミッ
タとの間に構成されている。
【００１９】トランジスタ２２，３２およひ３４の各エ
ミッタは、対応する電界効果トランジスタ３８のドレイ
ンに接続されている。トランジスタ３８のソースは接地
されているが、そのゲートはイネーブル信号ＥＮＡＢＬ
Ｅを供給する信号源に接続されている。
ミッタは、対応する電界効果トランジスタ３８のドレイ
ンに接続されている。トランジスタ３８のソースは接地
されているが、そのゲートはイネーブル信号ＥＮＡＢＬ
Ｅを供給する信号源に接続されている。
【００２０】出力ＢＩＴおよびＢＩＴ（反転）における
データ状態信号に対応する電流はそれぞれカスケード接
続された前置増幅トランジスタ２０ａ，２０ｂのエミッ
タに供給される。トランジスタ２０ａ，２０ｂのエミッ
タにおける電流は、差動増幅トランジスタ２２ａ，２２
ｂのベースに加えられる１対の差動電圧に変換される。
データ状態信号に対応する電流はそれぞれカスケード接
続された前置増幅トランジスタ２０ａ，２０ｂのエミッ
タに供給される。トランジスタ２０ａ，２０ｂのエミッ
タにおける電流は、差動増幅トランジスタ２２ａ，２２
ｂのベースに加えられる１対の差動電圧に変換される。
【００２１】前置増幅トランジスタ２０ａおよび増幅ト
ランジスタ２２ａは、前置増幅トランジスタ２０ｂと増
幅トランジスタ２２ｂと同様に但し相補的に働く。セン
ス・アンプ１０の増幅器としての機能に基づく動作は、
トランジスタ２０ａおよび２２ａによって示すことがで
きる。トランジスタ２０ａおよひ２２ｂは、飽和状態に
あるかあるいははずれているかを示すようにバイアスさ
れるが、センス・アンプは電流源（下記に説明される）
によって活性化される。メモリ・セル１２の出力ＢＩＴ
でデータ状態信号に対応する電流は、前置増幅トランジ
スタ２０ａのエミッタに供給され、そのトランジスタ２
０ａのコレクタを介して流れる電流の対応する変化を生
じる。トランジスタ２０ａのコレクタを介して流れる電
流の変化は、抵抗２４ａの両端における微小電圧振動を
生じ、それは増幅トランジスタ２２ａのベースに現れ
る。
ランジスタ２２ａは、前置増幅トランジスタ２０ｂと増
幅トランジスタ２２ｂと同様に但し相補的に働く。セン
ス・アンプ１０の増幅器としての機能に基づく動作は、
トランジスタ２０ａおよび２２ａによって示すことがで
きる。トランジスタ２０ａおよひ２２ｂは、飽和状態に
あるかあるいははずれているかを示すようにバイアスさ
れるが、センス・アンプは電流源（下記に説明される）
によって活性化される。メモリ・セル１２の出力ＢＩＴ
でデータ状態信号に対応する電流は、前置増幅トランジ
スタ２０ａのエミッタに供給され、そのトランジスタ２
０ａのコレクタを介して流れる電流の対応する変化を生
じる。トランジスタ２０ａのコレクタを介して流れる電
流の変化は、抵抗２４ａの両端における微小電圧振動を
生じ、それは増幅トランジスタ２２ａのベースに現れ
る。
【００２２】トランジスタ２２ａのエミッタは、差動増
幅器を形成するようにトランジスタ２２ｂのエミッタに
接続されている。トランジスタ２２ａ，２２ｂのコレク
タは、プルダウン抵抗２６ａ，２６ｂを経て電圧Ｖccに
結合されているので、トランジタ２２ａ，２２ｂのベー
スに現われる微小電圧振動は、トランジスタ２２ａ，２
２ｂのコレクタに現われるＥＣＬ電圧まで増幅される。
トランジスタ２２ａ，２２ｂのコレクタに現われるＥＣ
Ｌ電圧は、ＤＡＴＡライン３０ａ、ＤＡＴＡ（反転）ラ
イン３０ｂ上のセンス・アンプ出力としてメモリ・アレ
イの他の周辺回路に送られる前に、トランジスタ２８
ａ，２８ｂによって、さらにそれぞれバッファ増幅され
る。
幅器を形成するようにトランジスタ２２ｂのエミッタに
接続されている。トランジスタ２２ａ，２２ｂのコレク
タは、プルダウン抵抗２６ａ，２６ｂを経て電圧Ｖccに
結合されているので、トランジタ２２ａ，２２ｂのベー
スに現われる微小電圧振動は、トランジスタ２２ａ，２
２ｂのコレクタに現われるＥＣＬ電圧まで増幅される。
トランジスタ２２ａ，２２ｂのコレクタに現われるＥＣ
Ｌ電圧は、ＤＡＴＡライン３０ａ、ＤＡＴＡ（反転）ラ
イン３０ｂ上のセンス・アンプ出力としてメモリ・アレ
イの他の周辺回路に送られる前に、トランジスタ２８
ａ，２８ｂによって、さらにそれぞれバッファ増幅され
る。
【００２３】標準のカスケード接続センス回路技術と異
なり、前置増幅トランジスタ２０ａ，２０ｂのベース
は、差動増幅トランジスタ２２ａ，２２ｂの出力（コレ
クタ）に接続されている。この接続は、センス過程の速
度を早めるための第１の帰還パスを提供する。さらに本
回路は、メモリ・セル１２の低出力側のビットライン電
圧があまり低く下げられ過ぎたときに従来のセンス・ア
ンプで生じていた読み出し時の擾乱の問題を防ぐように
構成されている。本発明では、センス・アンプ１０は接
地電流がより大きい側のビットライン１４上に現われる
電圧を引上接地電流がより小さい回路側に現われる電圧
を引下げる。
なり、前置増幅トランジスタ２０ａ，２０ｂのベース
は、差動増幅トランジスタ２２ａ，２２ｂの出力（コレ
クタ）に接続されている。この接続は、センス過程の速
度を早めるための第１の帰還パスを提供する。さらに本
回路は、メモリ・セル１２の低出力側のビットライン電
圧があまり低く下げられ過ぎたときに従来のセンス・ア
ンプで生じていた読み出し時の擾乱の問題を防ぐように
構成されている。本発明では、センス・アンプ１０は接
地電流がより大きい側のビットライン１４上に現われる
電圧を引上接地電流がより小さい回路側に現われる電圧
を引下げる。
【００２４】センス・アンプを正しい状態にラッチし、
かつ動作の安定性および性能を改善するために、２個の
ダイナミック電流正帰還ルーブが設けられている。トラ
ンジスタ３２ａ，３４ａ、ならびにキャパシタ３６ａを
含む第１の帰還ループは、ＤＡＴＡ（反転）ライン３０
ｂの電流の一部を前置増幅トランジスタ２０ａのエミッ
タに送り返す。第２の帰還ループは、ＤＡＴＡライン３
０ａに現われる電流の一部を、前置増幅トランジスタ２
０ｂのエミッタに送り返す。前置増幅トランジスタ２０
および増幅トランジスタ２２で構成される帰還ループと
同様に、これらの帰還ループは作動するが、相補形式で
作動する。
かつ動作の安定性および性能を改善するために、２個の
ダイナミック電流正帰還ルーブが設けられている。トラ
ンジスタ３２ａ，３４ａ、ならびにキャパシタ３６ａを
含む第１の帰還ループは、ＤＡＴＡ（反転）ライン３０
ｂの電流の一部を前置増幅トランジスタ２０ａのエミッ
タに送り返す。第２の帰還ループは、ＤＡＴＡライン３
０ａに現われる電流の一部を、前置増幅トランジスタ２
０ｂのエミッタに送り返す。前置増幅トランジスタ２０
および増幅トランジスタ２２で構成される帰還ループと
同様に、これらの帰還ループは作動するが、相補形式で
作動する。
【００２５】一例としてトランジスタ３２ａ，３４ａお
よびキャパシタ３６ａを含んでいる帰還ループを用い
て、両帰還ループの作動を説明することができる。駆動
トランジスタ３６ａはＤＡＴＡ（反転）ライン３０ｂ上
に現れる電流の一部を増幅し、帰還トランジスタ３４ａ
のベースに加える。帰還トランジスタ３４ａに加えられ
るベース電流の変化は、トランジスタ３４ａに流入する
コレクタ電流を変化させまた前置増幅トランジスタ２０
ａのエミッタを介して流れる電流を変化させる。電流の
その変化は、前置増幅トランジスタ２０ａをメモリ・セ
ル１２の出力ＢＩＴに現われるデータにラッチするのを
助ける。キャパシタ３６ａは帰還ループの応答を安定化
させるための容量性負荷を提供する。
よびキャパシタ３６ａを含んでいる帰還ループを用い
て、両帰還ループの作動を説明することができる。駆動
トランジスタ３６ａはＤＡＴＡ（反転）ライン３０ｂ上
に現れる電流の一部を増幅し、帰還トランジスタ３４ａ
のベースに加える。帰還トランジスタ３４ａに加えられ
るベース電流の変化は、トランジスタ３４ａに流入する
コレクタ電流を変化させまた前置増幅トランジスタ２０
ａのエミッタを介して流れる電流を変化させる。電流の
その変化は、前置増幅トランジスタ２０ａをメモリ・セ
ル１２の出力ＢＩＴに現われるデータにラッチするのを
助ける。キャパシタ３６ａは帰還ループの応答を安定化
させるための容量性負荷を提供する。
【００２６】ＭＯＳトランジスタ３８は、センス・アン
プ１０を含むバイポーラ・トランジスタ用の電流源を提
供する。すべてのトランジスタはセンス・アンプ１０の
作動が要求される間に、線型領域の上およびその中にあ
り、ＭＯＳトランジスタ３８は、センス・アンプ１０の
作動が要求されないとき、センス・アンプ１０をシャッ
トダウンできるように、イネーブル信号でゲートされ、
それによって集積回路の消費電力を減少することができ
る。
プ１０を含むバイポーラ・トランジスタ用の電流源を提
供する。すべてのトランジスタはセンス・アンプ１０の
作動が要求される間に、線型領域の上およびその中にあ
り、ＭＯＳトランジスタ３８は、センス・アンプ１０の
作動が要求されないとき、センス・アンプ１０をシャッ
トダウンできるように、イネーブル信号でゲートされ、
それによって集積回路の消費電力を減少することができ
る。
【００２７】第３図は、センス過程の速度を早めるため
の第１の帰還パスをあたえる他の実施例を示し、前述と
同じ番号は同様な部品を示す。トランジスタ２０ａのベ
ースは、トランジスタ２２ｂのコレクタに接続され、ま
たトランジスタ２０ｂのベースはトランジスタ２２ａの
コレクタに接続されている。この構成では、センス過程
全体は同じままであり、第２図に示された回路の出力の
相補のものからの帰還のみが供給される。
の第１の帰還パスをあたえる他の実施例を示し、前述と
同じ番号は同様な部品を示す。トランジスタ２０ａのベ
ースは、トランジスタ２２ｂのコレクタに接続され、ま
たトランジスタ２０ｂのベースはトランジスタ２２ａの
コレクタに接続されている。この構成では、センス過程
全体は同じままであり、第２図に示された回路の出力の
相補のものからの帰還のみが供給される。
【００２８】同様に第４図は、ダイナミック形帰還ルー
プが第２図に示された回路の出力の相補のものからの帰
還を供給し、同じ番号は同じ部品を示す他の実施例を示
す。トランジスタ２０ａのベースおよびトランジスタ２
８ａのベースは、トランジスタ２２ｂのコレクタに接続
されている。トランジスタ２０ｂ，２８ｂのベースはト
ランジスタ２２ａのコレクタに接続されている。この場
合もまた、センス・アンプの全動作は同じままであり、
帰還のソースのみが逆になる。
プが第２図に示された回路の出力の相補のものからの帰
還を供給し、同じ番号は同じ部品を示す他の実施例を示
す。トランジスタ２０ａのベースおよびトランジスタ２
８ａのベースは、トランジスタ２２ｂのコレクタに接続
されている。トランジスタ２０ｂ，２８ｂのベースはト
ランジスタ２２ａのコレクタに接続されている。この場
合もまた、センス・アンプの全動作は同じままであり、
帰還のソースのみが逆になる。
【００２９】本発明の実施例およびその利点が上述の詳
細な説明で示されたが、本発明はそれに制限されず、特
許請求の範囲および主旨によってのみ制限される。
細な説明で示されたが、本発明はそれに制限されず、特
許請求の範囲および主旨によってのみ制限される。
【００３０】以上の説明に関してさらに以下の項を開示
する。
する。
【００３１】 (1) 相補出力を有するランダム・アクセス・メモリ・
セルと共に使用するセンス・アンプであって、前記メモ
リ・セルの第１の相補出力からの第１の電流を第１の差
動電圧信号に変換する第１の前置増幅器と、前記メモリ
・セルの第２の相補出力からの第２の電流を第２の差動
電圧信号に変換する第２の前置増幅器と、前記第１およ
び第２の差動電圧信号を増幅する差動増幅器と、第１お
よび第２の増幅された差動電圧信号を出力する第１およ
び第２のセンス・アンプ相補出力とを具備することを特
徴とするセンス・アンプ。
セルと共に使用するセンス・アンプであって、前記メモ
リ・セルの第１の相補出力からの第１の電流を第１の差
動電圧信号に変換する第１の前置増幅器と、前記メモリ
・セルの第２の相補出力からの第２の電流を第２の差動
電圧信号に変換する第２の前置増幅器と、前記第１およ
び第２の差動電圧信号を増幅する差動増幅器と、第１お
よび第２の増幅された差動電圧信号を出力する第１およ
び第２のセンス・アンプ相補出力とを具備することを特
徴とするセンス・アンプ。
【００３２】 (2) 前記の第１の相補出力と前記第１の前置増幅器と
の間に帰還パスを提供する第１の帰還回路と、前記第２
の相補出力と前記第２の前置増幅器との間に帰還パスを
提供する第２の帰還回路とをさらに具備することを特徴
とする第１項記載のセンス・アンプ。
の間に帰還パスを提供する第１の帰還回路と、前記第２
の相補出力と前記第２の前置増幅器との間に帰還パスを
提供する第２の帰還回路とをさらに具備することを特徴
とする第１項記載のセンス・アンプ。
【００３３】 (3) 前記第１の相補出力と前記第２の前置増幅器との
間に帰還パスを提供する第１の帰還回路と、前記第２の
相補出力と前記第１の前置増幅器との間に帰還パスを提
供する第２の帰還回路とをさらに具備することを特徴と
する第１項記載のセンス・アンプ。
間に帰還パスを提供する第１の帰還回路と、前記第２の
相補出力と前記第１の前置増幅器との間に帰還パスを提
供する第２の帰還回路とをさらに具備することを特徴と
する第１項記載のセンス・アンプ。
【００３４】 (4) 前記第１および第２の前置増幅器は第１および第
２のカスケード接続トランジスタを具備することを特徴
とする第１項記載のセンス・アンプ。
２のカスケード接続トランジスタを具備することを特徴
とする第１項記載のセンス・アンプ。
【００３５】 (5) 前記差動増幅器は第１および第２のエミッタ結合
増幅トランジスタを具備する、ことを特徴とする第１項
記載のセンス・アンプ１記載のセンス・アンプ。
増幅トランジスタを具備する、ことを特徴とする第１項
記載のセンス・アンプ１記載のセンス・アンプ。
【００３６】 (6) 列内の各メモリ・セルは、各列を形成する１対の
ビットラインの各ビットラインに接続された１対の相補
出力を有し、メモリ・セルの前記列と共に使用されるセ
ンス・アンプであり、メモリ・セルの列の第１のビット
・ラインに結合された第１の前置増幅トランジスタと、
前記メモリ・セルの列の第２のビット・ラインに結合さ
れた第２の前置増幅トランジスタと、差動増幅器を形成
する第１および第２のエミッタ結合増幅トランジスタ
と、前記第１の増幅トランジスタは前記第１の前置増幅
トランジスタに結合され、かつ前記第２の増幅トランジ
スタは前記第２の前置増幅トランジスタに結合され、第
１および第２のセンス・アンプ出力を含む前記増幅トラ
ンジスタと、前記センス・アンプ出力から前記第１の前
置増幅トランジスタまでの第１の帰還パスを提供する第
１の帰還回路と、他方の前記センス・アンプ出力から前
記第２の前置増幅トランジスタまでの第２の帰還パスを
提供する第２の帰還回路とを具備することを特徴とする
センス・アンプ。
ビットラインの各ビットラインに接続された１対の相補
出力を有し、メモリ・セルの前記列と共に使用されるセ
ンス・アンプであり、メモリ・セルの列の第１のビット
・ラインに結合された第１の前置増幅トランジスタと、
前記メモリ・セルの列の第２のビット・ラインに結合さ
れた第２の前置増幅トランジスタと、差動増幅器を形成
する第１および第２のエミッタ結合増幅トランジスタ
と、前記第１の増幅トランジスタは前記第１の前置増幅
トランジスタに結合され、かつ前記第２の増幅トランジ
スタは前記第２の前置増幅トランジスタに結合され、第
１および第２のセンス・アンプ出力を含む前記増幅トラ
ンジスタと、前記センス・アンプ出力から前記第１の前
置増幅トランジスタまでの第１の帰還パスを提供する第
１の帰還回路と、他方の前記センス・アンプ出力から前
記第２の前置増幅トランジスタまでの第２の帰還パスを
提供する第２の帰還回路とを具備することを特徴とする
センス・アンプ。
【００３７】 (7) 前記第１の前置増幅トランジスタのエミッタは前
記第１のビット・ラインに結合され、かつ前記第２の前
置増幅器のエミッタは前記第２のビット・ラインに結合
されることを特徴とする第６項記載のセンス・アンプ。
記第１のビット・ラインに結合され、かつ前記第２の前
置増幅器のエミッタは前記第２のビット・ラインに結合
されることを特徴とする第６項記載のセンス・アンプ。
【００３８】 (8) 前記第１の前置増幅トランジスタのコレクタは前
記第１の増幅トランジスタのベースに結合され、かつ前
記第２の前置増幅トランジスタのコレクタは前記第２の
増幅トランジスタのコレクタに結合されることを特徴と
する第７項記載のセンス・アンプ。
記第１の増幅トランジスタのベースに結合され、かつ前
記第２の前置増幅トランジスタのコレクタは前記第２の
増幅トランジスタのコレクタに結合されることを特徴と
する第７項記載のセンス・アンプ。
【００３９】(9) 前記第１の増幅トランジスタのベー
スは前記第１の増幅トランジスタの コレクタに結合され、かつ前記第２の増幅トランジスタ
のベースは前記第２の増幅トランジスタのコレクタに結
合される、ことを特徴とする第８項記載のセンス・アン
プ。
スは前記第１の増幅トランジスタの コレクタに結合され、かつ前記第２の増幅トランジスタ
のベースは前記第２の増幅トランジスタのコレクタに結
合される、ことを特徴とする第８項記載のセンス・アン
プ。
【００４０】 (10) 前記第１前置増幅トランジスタのベースは前記第
２の増幅トランジスタのコレクタに結合され、かつ前記
第２の前置増幅トランジスタのベースは前記第２の増幅
トランジスタのコレクタに結合され、かつ前記第２の前
置増幅器のトランジスタのベースは前記第１の増幅トラ
ンジスタのコレクタに結合されることを特徴とする第８
項記載のセンス・アンプ。
２の増幅トランジスタのコレクタに結合され、かつ前記
第２の前置増幅トランジスタのベースは前記第２の増幅
トランジスタのコレクタに結合され、かつ前記第２の前
置増幅器のトランジスタのベースは前記第１の増幅トラ
ンジスタのコレクタに結合されることを特徴とする第８
項記載のセンス・アンプ。
【００４１】 (11) 前記第１の帰還回路は前記第１の前置増幅トラン
ジスタのエミッタに結合されかつ前記第２の帰還回路は
前記第２の前置増幅トランジスタのエミッタに結合され
ることを特徴とする第８項記載のセンス・アンプ。
ジスタのエミッタに結合されかつ前記第２の帰還回路は
前記第２の前置増幅トランジスタのエミッタに結合され
ることを特徴とする第８項記載のセンス・アンプ。
【００４２】 (12) 前記第１の帰還回路は、前記第１のセンス・アン
プ出力に結合された駆動増幅トランジスタと、前記第１
の前置増幅トランジスタのエミッタの電圧を選択的に引
き下げる前記駆動増幅トランジスタに結合される帰還ト
ランジスタとを含み、前記第２帰還回路は、前記第２の
センス・アンプ出力に結合される駆動増幅トランジスタ
と、前記第２の前置増幅トランジスタのエミッタの電圧
を選択的に引き下げる前記駆動増幅トランジスタに結合
された帰還トランジスタとを具備することを特徴とする
第１１項記載のセンス・アンプ。
プ出力に結合された駆動増幅トランジスタと、前記第１
の前置増幅トランジスタのエミッタの電圧を選択的に引
き下げる前記駆動増幅トランジスタに結合される帰還ト
ランジスタとを含み、前記第２帰還回路は、前記第２の
センス・アンプ出力に結合される駆動増幅トランジスタ
と、前記第２の前置増幅トランジスタのエミッタの電圧
を選択的に引き下げる前記駆動増幅トランジスタに結合
された帰還トランジスタとを具備することを特徴とする
第１１項記載のセンス・アンプ。
【００４３】 (13) 前記第１の帰還回路は前記第１のセンス・アンプ
出力に結合される駆動増幅トランジスタと、前記第２の
前置増幅トランジスタのエミッタの電圧を選択的に引き
下げる前記駆動増幅トランジスタに結合される帰還トラ
ンジスタとを含み、前記第２帰還回路は前記第２のセン
ス・アンプ出力に結合される駆動増幅トランジスタと、
前記第１の前置増幅トランジスタのエミッタの電圧を選
択的に引き下げる前記駆動増幅トランジスタに結合され
る帰還トランジスタとを具備することを特徴とする第１
１項記載のセンス・アンプ。
出力に結合される駆動増幅トランジスタと、前記第２の
前置増幅トランジスタのエミッタの電圧を選択的に引き
下げる前記駆動増幅トランジスタに結合される帰還トラ
ンジスタとを含み、前記第２帰還回路は前記第２のセン
ス・アンプ出力に結合される駆動増幅トランジスタと、
前記第１の前置増幅トランジスタのエミッタの電圧を選
択的に引き下げる前記駆動増幅トランジスタに結合され
る帰還トランジスタとを具備することを特徴とする第１
１項記載のセンス・アンプ。
【００４４】 (14) 前記第１の前置増幅器は前記第１のビットライン
にスイッチ可能に結合され、かつ前記第２の前置増幅器
は前記第２のビットラインにスイッチ可能に結合される
ことを特徴とする第７項記載のセンス・アンプ。
にスイッチ可能に結合され、かつ前記第２の前置増幅器
は前記第２のビットラインにスイッチ可能に結合される
ことを特徴とする第７項記載のセンス・アンプ。
【００４５】 (15) 第１および第２の相補出力を持つメモリ・セルと
共に使用されるセンス・アンプであり、第１のカスケー
ド接続前置増幅トランジスタと、前記第１の前置増幅ト
ランジスタのエミッタは第１のメモリ・セル相補出力に
接続され、第２のカスケード接続前置増幅トランジスタ
と、前記第２前置増幅トランジスタのエミッタは第２の
メモリ・セル相補出力に接続され、第１および第２のエ
ミッタ結合増幅トランジスタを含む差動増幅器と、前記
第１の増幅トランジスタは前記第１の前置増幅トランジ
スタに結合され、前記第２の増幅トランジスタは前記第
２の前置増幅トランジスタに結合され、第１および第２
のセンス・アンプ相補出力と、前記第１のセンス・アン
プ相補出力と前記第１の前置増幅トランジスタのエミッ
タとの間に帰還パスを提供する第１の帰還回路と、前記
第２のセンス・アンプ相補出力と前記第２の前置増幅ト
ランジスタのエミッタとの前に帰還パスを提供する第２
の帰還回路とを具備することを特徴とするセンス・アン
プ。
共に使用されるセンス・アンプであり、第１のカスケー
ド接続前置増幅トランジスタと、前記第１の前置増幅ト
ランジスタのエミッタは第１のメモリ・セル相補出力に
接続され、第２のカスケード接続前置増幅トランジスタ
と、前記第２前置増幅トランジスタのエミッタは第２の
メモリ・セル相補出力に接続され、第１および第２のエ
ミッタ結合増幅トランジスタを含む差動増幅器と、前記
第１の増幅トランジスタは前記第１の前置増幅トランジ
スタに結合され、前記第２の増幅トランジスタは前記第
２の前置増幅トランジスタに結合され、第１および第２
のセンス・アンプ相補出力と、前記第１のセンス・アン
プ相補出力と前記第１の前置増幅トランジスタのエミッ
タとの間に帰還パスを提供する第１の帰還回路と、前記
第２のセンス・アンプ相補出力と前記第２の前置増幅ト
ランジスタのエミッタとの前に帰還パスを提供する第２
の帰還回路とを具備することを特徴とするセンス・アン
プ。
【００４６】 (16) 前記第１の前置増幅トランジスタのベースは前記
第１の増幅トランジスタのコレクタに結合され、かつ前
記第２の前置増幅トランジスタのベースは前記第２の増
幅トランジスタのコレクタに結合されることを特徴とす
る第１５項記載によるセンス・アンプ。
第１の増幅トランジスタのコレクタに結合され、かつ前
記第２の前置増幅トランジスタのベースは前記第２の増
幅トランジスタのコレクタに結合されることを特徴とす
る第１５項記載によるセンス・アンプ。
【００４７】 (17) 前記第１と第２の帰還回路の各々は、各センス・
アンプ出力に現われる信号を増幅する駆動トランジスタ
と、各前記前置増幅トランジスタのエミッタの電圧を選
択的に引き下げる前記駆動トランジスタに接続される帰
還トランジスタと、各前記前置増幅トランジスタのエミ
ッタと、接地との間に結合されるキャパシタとを具備す
ることを特徴とする第１５項のセンス・アンプ。
アンプ出力に現われる信号を増幅する駆動トランジスタ
と、各前記前置増幅トランジスタのエミッタの電圧を選
択的に引き下げる前記駆動トランジスタに接続される帰
還トランジスタと、各前記前置増幅トランジスタのエミ
ッタと、接地との間に結合されるキャパシタとを具備す
ることを特徴とする第１５項のセンス・アンプ。
【００４８】 (18) ランダム・アクセス・メモリ・セルの相補出力を
センスする方法であって、メモリ・セルの第１の相補出
力電流を第１の電圧信号に変換し、メモリ・セルの第２
の相補出力電流を第２の電圧信号に変換し、前記第１お
よび第２の電圧信号を差動増幅し、第１および第２の出
力信号を提供することを具備することを特徴とするセン
ス方法。
センスする方法であって、メモリ・セルの第１の相補出
力電流を第１の電圧信号に変換し、メモリ・セルの第２
の相補出力電流を第２の電圧信号に変換し、前記第１お
よび第２の電圧信号を差動増幅し、第１および第２の出
力信号を提供することを具備することを特徴とするセン
ス方法。
【００４９】 (19) 前記第１の入力信号を所望の状態にラッチするた
めに前記第１の出力信号から第１の帰還を提供し、前記
第２の入力信号を所望の状態にラッチするために前記第
２の出力信号から第２の帰還を提供することとをさらに
具備することを特徴とする第１８項記載のセンス方法。
めに前記第１の出力信号から第１の帰還を提供し、前記
第２の入力信号を所望の状態にラッチするために前記第
２の出力信号から第２の帰還を提供することとをさらに
具備することを特徴とする第１８項記載のセンス方法。
【００５０】 (20) 各列が第１および第２ビットラインを有し、かつ
各行がワードラインを有し、列および行に構成されたメ
モリ・セルのアレイ内の選択されたメモリ・セルの相補
出力をセンスする方法であって、前記行を構成するワー
ドラインに電圧を加えることにより前記選択されたメモ
リ・セルを含む前記行を選択し、前記第１および第２の
ビットラインをセンス・アンプにゲートすることによっ
て、前記選択されたメモリ・セルを含む前記列を選択
し、前記第１のビットライン上の電流を第１の電圧信号
に変換し、前記第２のビットライン上の電流を第２の電
圧信号に変換し、前記第１および第２の電圧信号を差動
増幅することを具備することを特徴とするセンス方法。
各行がワードラインを有し、列および行に構成されたメ
モリ・セルのアレイ内の選択されたメモリ・セルの相補
出力をセンスする方法であって、前記行を構成するワー
ドラインに電圧を加えることにより前記選択されたメモ
リ・セルを含む前記行を選択し、前記第１および第２の
ビットラインをセンス・アンプにゲートすることによっ
て、前記選択されたメモリ・セルを含む前記列を選択
し、前記第１のビットライン上の電流を第１の電圧信号
に変換し、前記第２のビットライン上の電流を第２の電
圧信号に変換し、前記第１および第２の電圧信号を差動
増幅することを具備することを特徴とするセンス方法。
【００５１】 (21) 前記第１の電圧信号をラッチするために前記増幅
された第１の電圧信号の一部を帰還し、前記第２の電圧
信号をラッチするために前記増幅された第２の電圧の一
部を帰還することとを具備することを特徴とする第２０
項記載のセンス方法。
された第１の電圧信号の一部を帰還し、前記第２の電圧
信号をラッチするために前記増幅された第２の電圧の一
部を帰還することとを具備することを特徴とする第２０
項記載のセンス方法。
【００５２】 (22) センス・アンプ１０はスタティック・ランダム・
アクセス・メモリと共に使用するために設けられる。カ
スケード接続前置増幅トランジスタ２０ａ，２０ｂは、
メモリ・セル１２の相補出力ＢＩＴおよびＢＩＴ（反
転）に結合されたビットライン１４ａ，１４ｂ上に現わ
れる相補電流を変換する。電流は差動電圧に変換され、
エミッタ結合論理適合電圧に増幅され、ＤＡＴＡライン
３０ａおよびＤＡＴＡ（反転）ライン３０ｂ上にセンス
・アンプ１０から出力される。実施例では、第１の帰還
ループが、ＤＡＴＡ（反転）ライン３０ｂから前置増幅
トランジスタ２０ａに供給され、かつ第２の帰還ループ
がＤＡＴＡライン３０ａから前置増幅・トランジスタ２
０ｂに供給される。
アクセス・メモリと共に使用するために設けられる。カ
スケード接続前置増幅トランジスタ２０ａ，２０ｂは、
メモリ・セル１２の相補出力ＢＩＴおよびＢＩＴ（反
転）に結合されたビットライン１４ａ，１４ｂ上に現わ
れる相補電流を変換する。電流は差動電圧に変換され、
エミッタ結合論理適合電圧に増幅され、ＤＡＴＡライン
３０ａおよびＤＡＴＡ（反転）ライン３０ｂ上にセンス
・アンプ１０から出力される。実施例では、第１の帰還
ループが、ＤＡＴＡ（反転）ライン３０ｂから前置増幅
トランジスタ２０ａに供給され、かつ第２の帰還ループ
がＤＡＴＡライン３０ａから前置増幅・トランジスタ２
０ｂに供給される。
【図１】本発明によるセンス・アンプを使用するスタテ
ィック・ランダム・アクセス・メモリの一部の機能ブッ
ク図。
ィック・ランダム・アクセス・メモリの一部の機能ブッ
ク図。
【図２】本発明によるセンス・アンプの構成図。
【図３】本発明の第１の実施例の変形例によるセンス・
アンプの構成図。
アンプの構成図。
【図４】本発明の第２の実施例の変形例によるセンス・
アンプの構成図。
アンプの構成図。
１０ センス・アンプ １２ メモリ・セル １４ａ，１４ｂ ビットライン １６ ワードライン １８，２０ａ，２０ｂ トランジスタ ３０ａ ＤＡＴＡライン ３０ｂ ＤＡＴＡ（反転）ライン
Claims (1)
- 【請求項１】 センス・アンプ（１０）と、第１と第２
の相補出力（ＢＩＴ，ＢＩＴ（反転））を有するメモリ
・セル（１２）との組合せ回路であって、 第１のカスケード前置増幅トランジスタ（２０ａ）を有
し、この第１の前置増幅トランジスタのエミッタは前記
第１のメモリ・セル相補出力（ＢＩＴ）に接続されてお
り、かつ第２のカスケード前置増幅トランジスタ（２０
ｂ）を有し、この第２の前置増幅トランジスタのエミッ
タは前記第２のメモリ・セル相補出力（ＢＩＴ（反
転））に接続されており、かつエミッタが結合されてい
る第１と第２の増幅トランジスタ（２２ａ，２２ｂ）を
有し、この第１の増幅トランジスタ（２２ａ）は前記第
１の前置増幅トランジスタ（２０ａ）に結合され、又こ
の第２の増幅トランジスタ（２２ｂ）は前記第２の前置
増幅トランジスタ（２０ｂ）に結合されており、かつ第
１と第２のセンス・アンプ相補出力（ＤＡＴＡ，ＤＡＴ
Ａ（反転））を有し、かつ前記第１のセンス・アンプの
相補出力（ＤＡＴＡ）と前記第１の前置増幅トランジス
タ（２０ａ）の間に帰還パスを提供する第１の帰還回路
（３２ａ，３４ａ）を有し、かつ前記第２のセンス・ア
ンプ相補出力（ＤＡＴＡ（反転））と前記第２の前置増
幅トランジスタ（２０ｂ）の間に帰還パスを提供する第
２の帰還回路（３２ｂ，３４ｂ）を有し、かつ前記第１
の前置増幅トランジスタ（２０ａ）のベースが前記第１
の増幅トランジスタ（２２ａ）のコレクタに結合され、
前記第２の前置増幅トランジスタ（２０ｂ）のベース
が、前記第２の増幅トランジスタ（２２ｂ）のコレクタ
に結合され、 ている前記センス・アンプと第１と第２の相補出力を有
するメモリ・セルとの組合せ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/477,088 US4991141A (en) | 1990-02-08 | 1990-02-08 | Sense amplifier and method for sensing the outputs of static random access memory cells |
| US477088 | 1990-02-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04214296A JPH04214296A (ja) | 1992-08-05 |
| JP2945490B2 true JP2945490B2 (ja) | 1999-09-06 |
Family
ID=23894490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3017569A Expired - Fee Related JP2945490B2 (ja) | 1990-02-08 | 1991-02-08 | センス・アンプとメモリ・セルの組合せ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4991141A (ja) |
| EP (1) | EP0441200B1 (ja) |
| JP (1) | JP2945490B2 (ja) |
| KR (1) | KR100238610B1 (ja) |
| DE (1) | DE69122412T2 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0469894A (ja) * | 1990-07-09 | 1992-03-05 | Fujitsu Ltd | 半導体記憶装置 |
| JP2616198B2 (ja) * | 1990-10-01 | 1997-06-04 | 日本電気株式会社 | 半導体メモリ回路 |
| US5258948A (en) * | 1992-02-03 | 1993-11-02 | Motorola, Inc. | Memory cell sense technique |
| JPH05347098A (ja) * | 1992-03-16 | 1993-12-27 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
| JPH05303894A (ja) * | 1992-04-23 | 1993-11-16 | Toshiba Corp | 半導体記憶装置 |
| JPH05327472A (ja) * | 1992-05-15 | 1993-12-10 | Hitachi Ltd | 半導体集積回路装置 |
| US5287314A (en) * | 1992-05-26 | 1994-02-15 | Motorola, Inc. | BICMOS sense amplifier with reverse bias protection |
| US5347183A (en) * | 1992-10-05 | 1994-09-13 | Cypress Semiconductor Corporation | Sense amplifier with limited output voltage swing and cross-coupled tail device feedback |
| US5343428A (en) * | 1992-10-05 | 1994-08-30 | Motorola Inc. | Memory having a latching BICMOS sense amplifier |
| JP3029958B2 (ja) * | 1993-01-18 | 2000-04-10 | シャープ株式会社 | 半導体記憶装置 |
| US5394037A (en) * | 1993-04-05 | 1995-02-28 | Lattice Semiconductor Corporation | Sense amplifiers and sensing methods |
| US5508643A (en) * | 1994-11-16 | 1996-04-16 | Intel Corporation | Bitline level insensitive sense amplifier |
| US5550777A (en) * | 1994-11-30 | 1996-08-27 | Texas Instruments Incorporated | High speed, low power clocking sense amplifier |
| US5610573A (en) * | 1995-09-13 | 1997-03-11 | Lsi Logic Corporation | Method and apparatus for detecting assertion of multiple signals |
| US5585746A (en) * | 1995-09-28 | 1996-12-17 | Honeywell Inc. | Current sensing circuit |
| KR100204315B1 (ko) * | 1996-05-11 | 1999-06-15 | 윤종용 | 반도체 메모리 장치의 감지증폭회로 |
| US5748554A (en) * | 1996-12-20 | 1998-05-05 | Rambus, Inc. | Memory and method for sensing sub-groups of memory elements |
| US5949256A (en) * | 1997-10-31 | 1999-09-07 | Hewlett Packard Company | Asymmetric sense amplifier for single-ended memory arrays |
| US6088278A (en) * | 1998-07-23 | 2000-07-11 | Micron Technology, Inc. | Latching sense amplifier structure with pre-amplifier |
| US6141235A (en) * | 1998-07-31 | 2000-10-31 | Texas Instruments Incorporated | Stacked cache memory system and method |
| US6094393A (en) * | 1999-07-29 | 2000-07-25 | Texas Instruments Incorporated | Stacked sense-amp cache memory system and method |
| US7500075B1 (en) | 2001-04-17 | 2009-03-03 | Rambus Inc. | Mechanism for enabling full data bus utilization without increasing data granularity |
| US6847233B1 (en) * | 2001-07-12 | 2005-01-25 | Mediatek Inc. | Emitter coupled logic circuit with a data reload function |
| US6825841B2 (en) * | 2001-09-07 | 2004-11-30 | Rambus Inc. | Granularity memory column access |
| US7888962B1 (en) | 2004-07-07 | 2011-02-15 | Cypress Semiconductor Corporation | Impedance matching circuit |
| US8190808B2 (en) * | 2004-08-17 | 2012-05-29 | Rambus Inc. | Memory device having staggered memory operations |
| US7280428B2 (en) * | 2004-09-30 | 2007-10-09 | Rambus Inc. | Multi-column addressing mode memory system including an integrated circuit memory device |
| US8595459B2 (en) | 2004-11-29 | 2013-11-26 | Rambus Inc. | Micro-threaded memory |
| CN100395843C (zh) * | 2005-06-02 | 2008-06-18 | 复旦大学 | 高速低功耗电流灵敏放大器 |
| US7439773B2 (en) * | 2005-10-11 | 2008-10-21 | Casic Corporation | Integrated circuit communication techniques |
| US8036846B1 (en) | 2005-10-20 | 2011-10-11 | Cypress Semiconductor Corporation | Variable impedance sense architecture and method |
| US7313040B2 (en) * | 2005-10-28 | 2007-12-25 | Sony Corporation | Dynamic sense amplifier for SRAM |
| US20070260841A1 (en) | 2006-05-02 | 2007-11-08 | Hampel Craig E | Memory module with reduced access granularity |
| US9268719B2 (en) | 2011-08-05 | 2016-02-23 | Rambus Inc. | Memory signal buffers and modules supporting variable access granularity |
| US10586598B2 (en) | 2017-09-14 | 2020-03-10 | Silicon Storage Technology, Inc. | System and method for implementing inference engine by optimizing programming operation |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4264832A (en) * | 1979-04-12 | 1981-04-28 | Ibm Corporation | Feedback amplifier |
| JPS57198594A (en) * | 1981-06-01 | 1982-12-06 | Hitachi Ltd | Semiconductor storage device |
| US4553053A (en) * | 1983-10-03 | 1985-11-12 | Honeywell Information Systems Inc. | Sense amplifier |
| US4785259A (en) * | 1988-02-01 | 1988-11-15 | Motorola, Inc. | BIMOS memory sense amplifier system |
| JPH1155589A (ja) * | 1997-08-01 | 1999-02-26 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
| JPH1185006A (ja) * | 1997-09-05 | 1999-03-30 | Hitachi Denshi Ltd | フライトシミュレータ装置におけるプレイバック方法 |
-
1990
- 1990-02-08 US US07/477,088 patent/US4991141A/en not_active Expired - Lifetime
-
1991
- 1991-01-25 DE DE69122412T patent/DE69122412T2/de not_active Expired - Fee Related
- 1991-01-25 EP EP91100960A patent/EP0441200B1/en not_active Expired - Lifetime
- 1991-02-07 KR KR1019910002114A patent/KR100238610B1/ko not_active IP Right Cessation
- 1991-02-08 JP JP3017569A patent/JP2945490B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0441200A2 (en) | 1991-08-14 |
| DE69122412D1 (de) | 1996-11-07 |
| EP0441200A3 (en) | 1993-05-26 |
| JPH04214296A (ja) | 1992-08-05 |
| DE69122412T2 (de) | 1997-02-20 |
| KR910016002A (ko) | 1991-09-30 |
| EP0441200B1 (en) | 1996-10-02 |
| KR100238610B1 (ko) | 2000-01-15 |
| US4991141A (en) | 1991-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2945490B2 (ja) | センス・アンプとメモリ・セルの組合せ回路 | |
| US5093806A (en) | Sensing and decoding scheme for a bicmos read/write memory | |
| US6703871B2 (en) | Amplifier for use in semiconductor integrated circuits | |
| US4862421A (en) | Sensing and decoding scheme for a BiCMOS read/write memory | |
| JP2912659B2 (ja) | 記憶装置 | |
| EP0050484B1 (en) | Sense amplifier circuit | |
| US5247479A (en) | Current sensing amplifier for SRAM | |
| US4899317A (en) | Bit line precharge in a bimos ram | |
| JPH07147090A (ja) | 半導体メモリ装置 | |
| JP2744144B2 (ja) | 半導体記憶装置 | |
| US5083295A (en) | Integrated memory circuit with interconnected sense amplifiers | |
| JP2533399B2 (ja) | センスアンプ | |
| US4658160A (en) | Common gate MOS differential sense amplifier | |
| JPH0586000B2 (ja) | ||
| EP0365730B1 (en) | Double stage bipolar sense amplifier for BICMOS SRAMS with a common base amplifier in the final stage | |
| JPH10340584A (ja) | 半導体記憶装置 | |
| US5258951A (en) | Memory having output buffer enable by level comparison and method therefor | |
| JPH0945085A (ja) | 半導体メモリ | |
| US5325001A (en) | Negative feedback sense pre-amplifier | |
| JP2853591B2 (ja) | スタティックｒａｍ | |
| KR0170403B1 (ko) | 고속 복수포트 BiCMOS 메모리 셀 | |
| JPH0729381A (ja) | 半導体集積回路装置 | |
| JPH04149897A (ja) | ディジット線選択増幅回路 | |
| JP3501232B2 (ja) | 読出し専用メモリセル | |
| JPH0951076A (ja) | スタティック型ｒａｍ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |