KR100204315B1 - 반도체 메모리 장치의 감지증폭회로 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술 분야 : 감지증폭회로의 에미터 커플 대칭 트랜지스터의 포화전압을 방지하기 위한 감지증폭회로에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제 : 안정된 동작을 수행하기 위한 감지증폭회로를 제공함에 있다.

3. 발명의 해결방법의 요지 : 전류원에 대하여 바이어스되고 각각의 에미터들이 서로 접속되어, 한쌍의 입력라인에 유기되는 차등보상신호를 감지증폭하기 위한 에미터 커플 대칭 트랜지스터들을 가지는 감지증폭회로에 있어서, 상기 한쌍의 입력라인에 각각 접속되어 상기 에미터 커플 대칭 트랜지스터들의 포화전압 발생을 억제하기 위한 전압조절부를 포함하는 것을 요지로 한다.

4. 발명의 중요한 용도 : 감지증폭회로에 적합하다.

Description

반도체 메모리 장치의 감지증폭회로

제1도는 종래 기술의 일실시예에 따른 블록 감지증폭회로를 보인 도면.

제2도는 종래 기술의 일실시예에 따른 감지증폭회로를 보인 도면.

제3도는 본 발명의 일실시예에 따른 감지증폭회로를 보인 도면.

제4도는 제2도에 따른 신호 파형을 보인 도면.

제5도에 제3도에 따른 신호 파형을 보인 도면.

본 발명은 반도체 메모리 장치의 감지증폭회로 관한 것으로, 특히 그 감지증폭회로 내의 에미터 커플 대칭 트랜지스터의 포화전압을 방지하는 전압조절부를 가지는 감지증폭회로에 관한 것이다.

통상적으로, 감지증폭회로는 바이폴라형 정션 트랜지스터(BJT), 정선형 전계효과 트랜지스터(JFT), 모오스형 전계효과 트랜지스터(MOSFET)등으로 구현할 수 있으며, 특히 바이폴라 정션 트랜지스터로 이루어진 감지증폭회로는 주로 고속의 로직 회로에 이용되고 있으며, 1984년 도시바(toshiba)사에서는 상기 바이폴라 정션 트랜지스터를 고밀도의 스태틱 램에 이용하여 비트라인 스윙(swinh)을 감소시켰으며, 또한 그 비트라인의 리커버리 시간을 향상시켰다. 또한, 1985년에는 씨모오스스태틱 램에 3단의 감지증폭회로를 이용하여 동작속도를 향상시켰다. 즉, 감지증폭기의 제 1단은 고 속의 데이터 전송을 하는 전류미러형의 앰프를 가진다. 그러나, 상대적으로 저전압 증폭을 한다. 따라서, 상기 제1단은 큰 증폭 능력을 가지는 제2단 및 제 3단에 접속된다. 결국, 상기 감지증폭회로는 비트라인을 통하여 메모리셀 어레이와 접속되며 메모리 셀의 저장된 데이터를 리이드한다. 여기서는, 메모리셀에서부터 출력된 데이터를 1차로 감지증폭하는 블록감지증폭회로와, 그 블록 감지증폭회로의 출력신호인 차등보상신호(MDL, MDLB; differential complementary signal)를 2차로 감지증폭하는 메인 감지증폭회로와, 그 메인 감지증폭회로의 출력신호 SAS1, SASB1를 감지하여 증폭하는 서브 감지증폭회로로 구분된다. 상기 메인 감지증폭회로는 증폭능력이 작은 상기 블록 감지증폭회로의 출력을 보장하여 주며 이에 접속된 서브감지증폭회로는 센싱지연을 최적화하여 준다. 본 발명은 상기 블록감지증폭회로의 차등보상신호(MDL,MDLB)를 감지하여 증폭하기 위한 메인 감지증폭회로(이하 감지증폭회로라 칭함)에 관한 것이다.

제1도는 종래 기술에 따른 블록 감지증폭회로를 보인 도면이다. 제1도를 참조하면, 트랜지스터 8, 12는 프리차아지 및 등화부 2, 4, 6에 의한 동작 후 메모리 셀로부터의 차등 데이터 출력신호 SDL, SDLB에 응답하여 미리 설정된 전압을 에미터 커플 대칭 트랜지스터 10, 14에 제공한다. 그 에미터 커플 대칭 트랜지스터 10, 14와 트랜지스터 8, 12는 기준 블록 감지증록 신호 REFBSA와 블록 감지증폭 인에이블 신호 BSAEN에 응답하는 전류원에 접속된다. 그 전류원은 엔형 트랜지스터 16, 18, 20, 22로 이루어지며 일정한 전압을 접지단으로 유기시킨다. 이 블록 감지증폭회로는 메모리 셀 데이터를 고속으로 전송하고 상술한 바와 같이 증폭특성이 상대적으로 작음을 알 수 있다. 따라서, 아래에 기술할 감지증폭회로에 차등보상신호를 다시 제공한다.

제2도는 종래 기술의 일실시예에 따른 감지증폭회로를 보인 도면이다. 제2도를 참조하면, 제1도의 블록감지증폭회로의 차등보상신호 MDL, MDLB를 입력으로 하는 입력라인은 에미터 커플 대칭 트랜지스터 40, 42에 접속되고, 그 에미터 커플 대칭 트랜지스터 40, 42와 전원전압 사이에는 저항 36, 38이 접속되어 도면에 도시되지 않은 서브 검지증폭회로에 SAS1, SAS2를 출력한다.

인용부호 24, 26는 전압조절부이며, 그 전압조절부 24, 26은 상기 입력라인에 각기 접속되어 상기 에미터 커플 대칭 트랜지스터 40, 42가 포화되는 것을 방지하는 역할을 한다. 그 전압조절부 24, 26은 전원전압과 상기 입력라인 사이에 직렬접속된 다이오드 28, 32와 부하저항 30, 34로 이루어져 상기 입력라인에 강하된 전원전압을 제공한다. 트랜지스터 44와 46은 상기 입력라인 각각에 접속되어 기준 감지증폭 신호 RERBSA와 감지증폭 인에이블 신호BSAEN에 응답하여 상기 입력라인의 상승된 전압을 접지단으로 유기시킨다. 상기한 바와 같은 구조에서의 다이오드 28, 32 및 저항 30, 34는 상기 입력라인에 접속되어 전원을 강하하므로 상기 제1도의 에미터 커플 대칭 트랜지스터 10, 14의 컬렉터단의 전압이 강하되어 포화상태가 되게 한다. 또한, 입력라인의 기생 커패시터가 존재할 경우에는 전압강하가 가중되어 그 포화상태도 증가되어 특성저하의 요인이 되는 문제점이 있다. 또한, 상기 입력라인이 커플링 노이즈에 의해 전압상승이 발생할 경우 다이오드 28, 32는 턴오프되고, 트랜지스터 44, 46의 전류경로가 차단되어 상기 입력라인이 리커버(recover)되는데 시간이 소요되어 출력데이터가 지연되며, 이때, 감지증폭회로 인에이블신호 MSAEN가 인에이블 되면 틀린 데이터를 먼저 받아들이고 나서 바른 데이터를 받아들이므로 데이터의 플립이 발생한다. 이때, 트랜지스터 44, 46은 전류를 줄이기 위해 사이즈가 작기 때문에 상기 전류경로가 차단된다. 또한, 감지증폭회로를 인에이블시키는 신호 MSAEN가 인에이블되기 전에 다이오드 28, 32를 동작시켜 상기 입력라인을 미리 고정시키기 위하여 트랜지스터 44, 46에서 항상 일정하게 전류를 접지단으로 유기시키는데 이로 인해 대기 전류가 증가하는 요인이 된다.

따라서, 상기한 바와 같은 문제점을 해소하기 위한 본 발명의 목적은 안정된 동작을 수행하기 위한 감지증폭회로를 제공함에 있다.

본 발명의 다른 목적은 에미터 커플 대칭 트랜지스터의 포화전압을 방지하기 위한 감지증폭회로를 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명의 기술적 사상에 따르면, 전류원에 대하여 바이어스되고 각각의 에미터들이 서로 접속되어, 한쌍의 입력라인에 유기되는 차등보상신호를 감지증폭하기 위한 에미터 커플 대칭 트랜지스터들을 가지는 감지 증폭회로에 있어서, 상기 한쌍의 입력라인에 각각 접속되어 상기 에미터 커플 대칭 트랜지스터들의 포화전압 발생을 억제하기 위한 전압조절부를 포함하는 것을 특징으로 한다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

제3도는 본 발명의 일실시예에 따른 감지증폭회로를 보인 도면이다. 제3도를 참조하면, 에미터 커플 대칭 트랜지스터들 40, 42는 전류원 트랜지스터 50, 54에 대하여 바이어스되고 각각의 에미터들이 서로 접속되어, 한쌍의 입력라인에 유기되는 차등보상신호 MDL, MDLB를 감지증폭한다. 이때, 차등보상신호 MDL, MDLB는 상술한 바와 같이 블록 감지증폭회로의 출력신호이다.

전압조절부는 상기 입력라인에 접속된 부하저항 56, 64와 바이폴라 정션 트랜지스터 58, 66로 이루어진다. 상기 부하저항 56, 64는 상기 입려라인에 강하된 전원 전압을 제공하고 이 전압은 바이폴라 정션 트랜지스터 58, 66의 베이스 전압으로 각각 유기된다. 즉, 부하저항 56, 64는 그 저항값 만큼의 강하된 전압을 제공하고, 바이폴라 정션 트랜지스터 58, 66은 베이스-에미터 전압만큼 전원전압을 강하하여 상기 입력라인에 제공한다. 따라서, 상기 바이폴라 정션 트랜지스터 58, 66은 그 강하된 전원전압을 상기 에미터 커플 대칭 트랜지스터들 40, 42에 제공한다. 상기 각각의 바이폴라 정션 트랜지스터 58, 66과 접지전압 사이에는 기준 감지증폭 신호 REFBSA와 감지증폭 인에이블 신호 BSAEN에 응답하는 트랜지스터 60, 62와 68, 70가 각각 직렬접속되어 미리 설정된 전압만큼을 접지전압으로 출력한다.

따라서, 상기 입력라인에 발생하는 커플링 노이즈에 의한 전압상승은 저항 56, 64에 의해 방전되어 상기 노이즈에 대하여 더욱 안정된 동작을 할 수 있으며, 전압조절부에 의해 2차강하된 전압이 상기 에미터 커플 대칭 트랜지스터의 베이스 단으로 입력되기 때문에 그 에미터 커플 대칭 트랜지스터의 포화상태를 방지할 수 있는 효과가 있다.

제4도는 제2도에 따른 신호 파형을 보인 도면이고, 제5도는 제3도에 따른 신호 파형을 보인 도면이다. 즉, 상술한 바와 같은 효과를 시뮬레이션화한 그래프도로서 시간에 따른 전압 변동율을 보인 것이다. 두 도면을 동시에 참조하면, 노이즈 원에 따라, 종래의 기술에 해당하는 제4도에서의 차등보상신호는 약 4.762V까지 급격히 증가하고, MSAEN신호가 인에이블되면 상술한 SAS1, SA1B은 피크현상과 플립현상이 발생한다. 하지만, 본 발명의 일실시예에 따른 제5도는 노이즈 원에 따라 상기 차등보상신호는 약 4.172V로 제4도의 그래프보다 현저하게 감소하며 상기 MSAEN신호가 인에이블되었을 때도 상기 SAS1, SASB1은 피크현상과 플립현상 없이 일정한 전압을 보장할 수 있음을 알 수 있다. 이 대, 상기 감지증폭기의 노이즈원은 통상적으로, 차등보상신호 MDL, MDLB와 커플링 관계에 있는 주위의 버싱신호이거나 인접한 다른 데이터 라인과의 간섭에 의해 발생한다. 한편, 상술한 SAS1, SAS1B를 다시 감지증폭하여 최종 출력하는 신호 SAS, SASB는 안정된 출력을 하고 있음을 알 수 있다.

Claims (5)

1. 전류원에 대하여 바이어스되고 각각의 에미터들이 서로 접속되어, 한쌍의 입력라인에 유기되는 차등보상신호를 감지증폭하기 위한 에미터 커플 대칭 트랜지스터들을 가지는 감지증폭회로에 있어서 : 상기 한쌍의 입력라인에 각각 접속되어 상기 에미터 커플 대칭 트랜지스터들의 포화전압 발생을 억제하기 위한 전압조절부들을 포함하는 것을 특징으로 하는 감지증폭회로.
2. 제1항에 있어서 : 사이 전압조절부들은 상기 입력라인에 강하된 전원전압을 제공하기 위한 부하저항과, 그 강하된 전원전압에 응답하여 상기 전원전압을 상기 에미터 커플 대칭 트랜지스터들에 제공하기 위한 바이폴라 정션트랜지스터로 이루어짐을 특징으로 하는 감지증폭회로.
3. 제1항에 있어서 : 상기 차등보상신호는 메모리 셀의 출력 데이터를 1차 감지증폭하는 블록감지증폭회로의 출력신호임을 특징으로 하는 감지증폭회로.
4. 제1항에 있어서 : 상기 한쌍의 입력라인은 인에이블 신호에 응답하여 미리 설정된 전류만큼 방전시키기 위한 전류원부와 접속되는 것을 특징으로 하는 감지증폭회로
5. 제4항에 있어서 : 상기 전류원부는 상기 바이폴라 정션 트랜지스터의 에미터와 접지전압 사이에 채널이 직렬접속되는 모오스 트랜지스터임을 특징으로 하는 감지증폭회로.