KR910016002A - 정적 등속 호출 메모리 셀의 출력을 감지하기 위한 감지 증폭기 및 방법 - Google Patents

정적 등속 호출 메모리 셀의 출력을 감지하기 위한 감지 증폭기 및 방법 Download PDF

Info

Publication number
KR910016002A
KR910016002A KR1019910002114A KR910002114A KR910016002A KR 910016002 A KR910016002 A KR 910016002A KR 1019910002114 A KR1019910002114 A KR 1019910002114A KR 910002114 A KR910002114 A KR 910002114A KR 910016002 A KR910016002 A KR 910016002A
Authority
KR
South Korea
Prior art keywords
transistor
coupled
preamplifier
amplifier
sense amplifier
Prior art date
Application number
KR1019910002114A
Other languages
English (en)
Other versions
KR100238610B1 (ko
Inventor
밴 트랜 하시에프
Original Assignee
엔.라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔.라이스 머레트
Publication of KR910016002A publication Critical patent/KR910016002A/ko
Application granted granted Critical
Publication of KR100238610B1 publication Critical patent/KR100238610B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
    • H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

정적 등속 호출 메모리 셀의 출력을 감지하기 위한 감지 증폭기 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 감지 증폭기를 사용하여 정적 등속 호출 메모리부의 기능적 블럭도, 제2도는 본 발명에 따른 감지 증폭기의 전기적인 개략도.

Claims (21)

  1. 상보형 출력들을 갖고 있는 등속 호출 메모리 셀과 함께 사용학 위한 감지 증폭기에 있어서, 상기 메모리 셀의 제1상보형 출력으로부터의 제1전류를 제1차동전압 신호로 변환하기 위한 제1전치증폭기, 상기 메모리 셀의 제2상보형 출력으로부터의 제2 전류를 제2차동전압 신호로 변환하기 위한 제2 전치증폭기, 상기 제1 및 제2 차동전압 신호들을 증폭시키기 위한 차동 증폭기, 및 상기 제1및 제2 차동 전압 신호를 출력시키기 위한 제1 및 제2 감지 증폭기 상보형 출력들을 포함하는 것을 특징으로 하는 감지 증폭기.
  2. 제1항에 있어서, 상기 제1상보형 출력과 상기 제1전치 증폭기 사이에 귀환 경로를 제공하는 제1 귀환회로, 및 상기 제2상보형 출력과 상기 제2전치 증폭기 사이에 귀환 경로를 제공하는 제2귀환 회로를 더 포함하는 것을 특징으로 하는 감지 증폭기.
  3. 제1항에 있어서, 상기 제1상보형 출력과 상기 제2전치 증폭기 사이에 귀환 경로를 제공하는 제1 귀환 회로, 및 상기 제2상보형 출력과 상기 제1전치 증폭기 사이에 귀환 경로를 제공하는 제2귀환 회로를 더 포함하는 것을 특징으로 하는 감지 증폭기.
  4. 제1항에 있어서, 상기 제1 및 제2전치 증폭기들이 제1및 제2 캐스코드 트랜지스터들을 포함하는 것을 특징으로 하는 감지 증폭기.
  5. 제1항에 있어서, 상기 차동 증폭기가 제1 및 제2 에미터 결합 증폭 트랜지스터들을 포함하는 것을 특징으로 하는 감지 증폭기.
  6. 열 내의 각각의 셀이 각각의 열을 형성하는 비트라인 쌍의 개개의 비트라인에 접속되는 상보형 출력 쌍을 갖고 있는 메모리 셀들을 열과 함께 사용하기 위한 감지 증폭기에 있어서, 메모리 셀들의 열의 제1비트라인에 결합되는 제1전치 증폭기 트랜지스터, 메모리 셀들의 열의 제2비트라인에 결합되는 제2전치 증폭기 트랜지스터, 제1 증폭기 트랜지스터가 상기제1 전치증폭기 트랜지스터에 결합되고 제2 증폭기 트랜지스터가 상기 제2 전치증폭기 트랜지스터에 결합되는, 차동 증폭기를 구성하는 제1 및 제2 에미터 결합 증폭기 트랜지스터, 제1 및 제2 감지증폭기 출력들을 포함하는 증폭기 트랜지스터, 상기 감지 증폭기 출력으로부터 상기 제1 전치증폭기 트랜지스터까지 제1 귀환 경로를 제공하는 제1귀환 회로, 및 상기 다른 감지 증폭기 출력으로부터 상기 제2 전치증폭기 트랜지스터까지 제2귀환 경로를 제공하는 제2귀환 회로를 포함하는 것을 특징으로 하는 감지 증폭기.
  7. 제6항에 있어서, 상기 전치증폭기 트랜스터의 에미터가 상기 제1 비트라인에 결합되고, 상기 제2전치 증폭기 트랜지스터에 에미터가 상기 제2비트라인에 결합되는 것을 특징으로 하는 감지 증폭기.
  8. 제7항에 있어서, 상기 제1 전치증폭기 트랜지스터의 콜렉터가 상기 제1 증폭기 트랜지스터의 베이스에 결합되고, 상기 제2 전치증폭기 트랜지스터의 콜렉터가 상기 제2 증폭기 트랜지스터의 콜렉터에 결합되는 것을 특징으로 하는 감지 증폭기.
  9. 제8항에 있어서, 상기 제1 증폭기 트랜지스터의 베이스가 상기 제1 증폭기 트랜지스터의 콜렉터에 결합되고, 상기 제2 증폭기 트랜지스터의 베이스가 상기 제2 증폭기 트랜지스터의 콜렉터에 결합되는 것을 특징으로 하는 감지 증폭기.
  10. 제8항에 있어서, 상기 제1 전치증폭기 트랜지스터의 베이스가 상기 제2 증폭기 트랜지스터의 콜렉터에 결합되고, 상기 제2 전치증폭기 트랜지스터의 베이스가 상기 제1 증폭기 트랜지스터의 콜렉터에 결합되는 것을 특징으로 하는 감지 증폭기.
  11. 제8항에 있어서, 상기 제1 귀환 회로가 상기 제1 전치 증폭기 트랜지스터에 에미터에 결합되고, 상기 제2귀환 회로가 제2 전치증폭기 트랜지스터의 에미터에 결합되는 것을 특징으로 하는 감지 증폭기.
  12. 제11항에 있어서, 상기 제1 귀환 회로가, 상기 제1감지 증폭기 출력에 결합되는 구동 증폭기 트랜지스터 및 상기 제1 전치증폭기 트랜지스터의 에미터를 선택적으로 풀다운 하기 위해 상기 구동 증폭기 트랜지스터에 결합되는 귀환 트랜지스터를 포함하고, 상기 제2 귀환회로가, 상기 제2 감지 증폭기 출력에 결합되는 구동 증폭기 트랜지스터 및 상기 제2 전치증폭기 트랜지스터의 에미터를 선택적으로 풀다운하기 위해 상기 구동 증폭기에 결합되는 귀환 트랜지스터를 포함하는 것을 특징으로 하는 감지 증폭기.
  13. 제11항에 있어서, 상기 제1감지 증폭기 출력에 결합되는 구동 증폭기 트랜지스터, 및 상기 제2 전치증폭기 트랜지스터를 에미터를 선택적으로 풀다운 하기 위해 상기 구동 증폭기 트랜지스터에 결합되는 귀환 트랜지스터를 포함하고, 상기 제2귀환회로가, 상기 제2 감지 증폭기 출력에 결합되는 구동 증폭기 트랜지스터, 및 상기 제1 전치증폭기 트랜지스터의 에미터를 선택적으로 풀다운하기 위해 상기 구동 증폭기에 결합되는 귀환 트랜지스터를 포함하는 것을 특징으로 하는 감지 증폭기.
  14. 제7항에 있어서, 상기 제1 전치증폭기가 상기 제1비트라인에 스위치식으로 결합하고, 상기 제2 전치증폭기가 상기 제2 비트라인에 스위치식으로 결합되는 것을 특징으로 하는 감지 증폭기.
  15. 제1 및 제2 상보형 출력들을 갖고 있는 메모리 셀과 함께 사용하기 위한 감지 증폭기에 있어서, 제1 전치증폭 트랜지스터의 에미터가 제1메모리 셀 상보형 출력에 접속되는 제1캐스코드 전치증폭 트랜지스터, 제2 전치증폭 트랜지스터의 에미터가 제2 메모리 셀 상보형 추력에 접속되는 제2캐소코드 전치 증폭 트랜지스터, 증폭 트랜지스터들, 즉 상기 제1 전치증폭 트랜지스터에 결합되는 상기 제1 증폭 트랜지스터, 및 상기 제2 전치증폭 트랜지스터에 결합되는 상기 제2 증폭 트랜지스터에 결합되는 제1 및 제2 에미터를 포함하는 차동 증폭기, 제1 및 제2 감지 증폭기 상보형 출력들, 상기 제1 감지 증폭기 상보형 출력과 상기 제1 전치증폭 트랜지스터의 에미터 사이에 귀환 경로를 제공하는 제1귀환 회로, 및 상기 제2 감지 증폭기 상보형 출력과 상기 제2 전치증폭 트랜지스터의 에미터 사이에 귀환 경로를 제공하는 제2귀환회로를 포함하는 것을 특징으로 하는 감지 증폭기.
  16. 제15항에 있어서, 상기 제1 전치증폭 트랜지스터의 베이스가 상기 제1 증폭트랜지스터의 콜렉터에 결합되고, 상기 제2 전치증폭 트랜지스터의 베이스가 상기 제2 증폭트랜지스터의 콜렉터에 결합되는 것을 특징으로 하는 감지 증폭기.
  17. 제15항에 있어서, 상기 귀환 회로들 각각이, 개개의 감지증폭기 출력 상의 신호를 증폭하기 위한 구동 트랜지스터, 개개의 상기 전치증폭기 트랜지스터의 에미터를 선택적으로 풀다운하기 위해 상기 구동 트랜지스터에 접속되는 귀환 트랜지스터, 및 개개의 상기 전치증폭 트랜지스터의그라운드의 에미터 사이에 결합되는 캐패시터를 포함하는 것을 특징으로 하는 감지 증폭기.
  18. 등속 호출 메모리 셀의 상보형 출력을 감지하기 위한 방법에 있어서, 상기 메모리 셀의 제1상보형 출력 전류를 제1 전압 신호로 변환하는 단계, 상기 메모리 셀의 제2상보형 출력 전류를 제2전압 신호로 변환하는 단계, 및 제1 및 제2 출력 신호들을 제공하기 위해 상기 제1 및 제2 전압 신호들을 차동적으로 증폭하는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 제18항에 있어서, 원하는 상태로 상기 제1입력 신호를 래치시키기 위해 상기 제1 출력 신호로부터 제1귀환을 제공하는 단계, 및 원하는 상태로 상기 제2 입력 신호를 래치시키기 위해 상기 제2 출력 신호로부터 제2 귀환을 제공하는 단계를 더 포함하는 것으 특징으로 하는 방법.
  20. 각각의 열이 제1 및 제2 비트라인들을 갖고 있고 각각의 행이 워드라인을 갖고 있는 열 및 행내에 구성된 메모리 셀들을 배열내에서 선택된 메모리 셀의 상보형 출력을 감지하기 위한 방법에 잇어서, 행을 구성하는 워드 라인에 전압을 인가함으로써 선택된 셀을 포함하는 행을 선택하는 단계, 감지 증폭기에 제1 및 제2 비트라인들을 게이트함으로써 선택된 메모리 셀을 포함하는 열을 선택하는 단계, 상기 제1 비트라인 상의 전류를 제1 전압 신호로 변환하는 단계, 상기 제2비트라인 상의 전류를 제2 전압 신호로 변환하는 단계, 및 제1 및 제2 전압 신호들을 차동적으로 증폭하는 단계를 포함하는 것을 특징으로 하는 방법.
  21. 제20항에 있어서, 상기 제1 전압 신호를 래치시키기 위해 증폭된 제1 전압 신호부를 귀환하는 단계, 및 상기 제2 전압 신호를 래치시키기 위해 증폭된 제2 전압 신호를 귀환하는 단계를 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910002114A 1990-02-08 1991-02-07 정적 등속 호출 메모리 셀의 출력을 감지하기 위한 감지 증폭기 및 방법 KR100238610B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/477,088 US4991141A (en) 1990-02-08 1990-02-08 Sense amplifier and method for sensing the outputs of static random access memory cells
US477088 1990-02-08

Publications (2)

Publication Number Publication Date
KR910016002A true KR910016002A (ko) 1991-09-30
KR100238610B1 KR100238610B1 (ko) 2000-01-15

Family

ID=23894490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910002114A KR100238610B1 (ko) 1990-02-08 1991-02-07 정적 등속 호출 메모리 셀의 출력을 감지하기 위한 감지 증폭기 및 방법

Country Status (5)

Country Link
US (1) US4991141A (ko)
EP (1) EP0441200B1 (ko)
JP (1) JP2945490B2 (ko)
KR (1) KR100238610B1 (ko)
DE (1) DE69122412T2 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0469894A (ja) * 1990-07-09 1992-03-05 Fujitsu Ltd 半導体記憶装置
JP2616198B2 (ja) * 1990-10-01 1997-06-04 日本電気株式会社 半導体メモリ回路
US5258948A (en) * 1992-02-03 1993-11-02 Motorola, Inc. Memory cell sense technique
JPH05347098A (ja) * 1992-03-16 1993-12-27 Oki Electric Ind Co Ltd 半導体記憶装置
JPH05303894A (ja) * 1992-04-23 1993-11-16 Toshiba Corp 半導体記憶装置
JPH05327472A (ja) * 1992-05-15 1993-12-10 Hitachi Ltd 半導体集積回路装置
US5287314A (en) * 1992-05-26 1994-02-15 Motorola, Inc. BICMOS sense amplifier with reverse bias protection
US5343428A (en) * 1992-10-05 1994-08-30 Motorola Inc. Memory having a latching BICMOS sense amplifier
US5347183A (en) * 1992-10-05 1994-09-13 Cypress Semiconductor Corporation Sense amplifier with limited output voltage swing and cross-coupled tail device feedback
JP3029958B2 (ja) * 1993-01-18 2000-04-10 シャープ株式会社 半導体記憶装置
US5394037A (en) * 1993-04-05 1995-02-28 Lattice Semiconductor Corporation Sense amplifiers and sensing methods
US5508643A (en) * 1994-11-16 1996-04-16 Intel Corporation Bitline level insensitive sense amplifier
US5550777A (en) * 1994-11-30 1996-08-27 Texas Instruments Incorporated High speed, low power clocking sense amplifier
US5610573A (en) * 1995-09-13 1997-03-11 Lsi Logic Corporation Method and apparatus for detecting assertion of multiple signals
US5585746A (en) * 1995-09-28 1996-12-17 Honeywell Inc. Current sensing circuit
KR100204315B1 (ko) * 1996-05-11 1999-06-15 윤종용 반도체 메모리 장치의 감지증폭회로
US5748554A (en) * 1996-12-20 1998-05-05 Rambus, Inc. Memory and method for sensing sub-groups of memory elements
US5949256A (en) * 1997-10-31 1999-09-07 Hewlett Packard Company Asymmetric sense amplifier for single-ended memory arrays
US6088278A (en) * 1998-07-23 2000-07-11 Micron Technology, Inc. Latching sense amplifier structure with pre-amplifier
US6141235A (en) * 1998-07-31 2000-10-31 Texas Instruments Incorporated Stacked cache memory system and method
US6094393A (en) * 1999-07-29 2000-07-25 Texas Instruments Incorporated Stacked sense-amp cache memory system and method
US7500075B1 (en) 2001-04-17 2009-03-03 Rambus Inc. Mechanism for enabling full data bus utilization without increasing data granularity
US6847233B1 (en) * 2001-07-12 2005-01-25 Mediatek Inc. Emitter coupled logic circuit with a data reload function
US6825841B2 (en) * 2001-09-07 2004-11-30 Rambus Inc. Granularity memory column access
US7888962B1 (en) 2004-07-07 2011-02-15 Cypress Semiconductor Corporation Impedance matching circuit
US8190808B2 (en) * 2004-08-17 2012-05-29 Rambus Inc. Memory device having staggered memory operations
US7280428B2 (en) 2004-09-30 2007-10-09 Rambus Inc. Multi-column addressing mode memory system including an integrated circuit memory device
US8595459B2 (en) 2004-11-29 2013-11-26 Rambus Inc. Micro-threaded memory
CN100395843C (zh) * 2005-06-02 2008-06-18 复旦大学 高速低功耗电流灵敏放大器
US7439773B2 (en) * 2005-10-11 2008-10-21 Casic Corporation Integrated circuit communication techniques
US8036846B1 (en) 2005-10-20 2011-10-11 Cypress Semiconductor Corporation Variable impedance sense architecture and method
US7313040B2 (en) * 2005-10-28 2007-12-25 Sony Corporation Dynamic sense amplifier for SRAM
US20070260841A1 (en) * 2006-05-02 2007-11-08 Hampel Craig E Memory module with reduced access granularity
US9268719B2 (en) 2011-08-05 2016-02-23 Rambus Inc. Memory signal buffers and modules supporting variable access granularity
US10586598B2 (en) 2017-09-14 2020-03-10 Silicon Storage Technology, Inc. System and method for implementing inference engine by optimizing programming operation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4264832A (en) * 1979-04-12 1981-04-28 Ibm Corporation Feedback amplifier
JPS57198594A (en) * 1981-06-01 1982-12-06 Hitachi Ltd Semiconductor storage device
US4553053A (en) * 1983-10-03 1985-11-12 Honeywell Information Systems Inc. Sense amplifier
US4785259A (en) * 1988-02-01 1988-11-15 Motorola, Inc. BIMOS memory sense amplifier system
JPH1155589A (ja) * 1997-08-01 1999-02-26 Matsushita Electric Ind Co Ltd 画像表示装置
JPH1185006A (ja) * 1997-09-05 1999-03-30 Hitachi Denshi Ltd フライトシミュレータ装置におけるプレイバック方法

Also Published As

Publication number Publication date
KR100238610B1 (ko) 2000-01-15
JP2945490B2 (ja) 1999-09-06
DE69122412T2 (de) 1997-02-20
DE69122412D1 (de) 1996-11-07
EP0441200A2 (en) 1991-08-14
US4991141A (en) 1991-02-05
EP0441200A3 (en) 1993-05-26
EP0441200B1 (en) 1996-10-02
JPH04214296A (ja) 1992-08-05

Similar Documents

Publication Publication Date Title
KR910016002A (ko) 정적 등속 호출 메모리 셀의 출력을 감지하기 위한 감지 증폭기 및 방법
KR870000703A (ko) 반도체 메모리
KR890010905A (ko) 반도체 기억장치 및 액세스방법
KR850003614A (ko) 감지 증폭기 및 그 증폭방법
KR940020579A (ko) 반도체기억장치(Semicondutor Memory Device)
KR920005152A (ko) 반도체 기억장치
KR900013521A (ko) 성능 안정도를 개량한 BiCMOS정적 메모리 디바이스
EP0199501A3 (en) Cmos current sense amplifiers
KR960042750A (ko) 직류증폭이득의 설계 자유도가 높은 상보차동증폭기 및 그것을 사용한 반도체메모리장치
KR920022291A (ko) 프리챠지된 비트선을 갖는 멀티 포트 메모리 장치
US4785259A (en) BIMOS memory sense amplifier system
US5083295A (en) Integrated memory circuit with interconnected sense amplifiers
KR970013334A (ko) 반도체기억장치 및 센스회로방식
EP0503524A2 (en) Semiconductor memory device
CA1226908A (en) Highly sensitive high performance sense amplifiers
US5483183A (en) Bipolar current sense amplifier
JPH05347098A (ja) 半導体記憶装置
KR970031240A (ko) 출력하한값에 대한 리미트기능을 갖는 증폭회로 및 상보형 증폭회로(amplifier circuit and complementary amplifier circuit with limiting function for output lower limit)
KR960013844B1 (ko) 전류전압 변환회로를 갖는 센스회로 및 그 반도체메모리
JP2752197B2 (ja) ディジタル・メモリ・システム
KR970008196A (ko) 낮은 전원 전압으로 동작가능한 반도체 메모리
KR960032494A (ko) 반도체 기억 장치
JPH04298896A (ja) 半導体記憶装置
KR870009393A (ko) 다이나믹형 반도체기억장치
JP2853591B2 (ja) スタティックｒａｍ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100930

Year of fee payment: 12

EXPY Expiration of term