KR960042750A - 직류증폭이득의 설계 자유도가 높은 상보차동증폭기 및 그것을 사용한 반도체메모리장치 - Google Patents

직류증폭이득의 설계 자유도가 높은 상보차동증폭기 및 그것을 사용한 반도체메모리장치 Download PDF

Info

Publication number
KR960042750A
KR960042750A KR1019960014383A KR19960014383A KR960042750A KR 960042750 A KR960042750 A KR 960042750A KR 1019960014383 A KR1019960014383 A KR 1019960014383A KR 19960014383 A KR19960014383 A KR 19960014383A KR 960042750 A KR960042750 A KR 960042750A
Authority
KR
South Korea
Prior art keywords
complementary
internal
differential amplifier
pair
output
Prior art date
Application number
KR1019960014383A
Other languages
English (en)
Other versions
KR100197204B1 (ko
Inventor
야스히꼬 쯔끼까와
Original Assignee
기따오까 다까시
미쯔비시덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기따오까 다까시, 미쯔비시덴끼 가부시끼가이샤 filed Critical 기따오까 다까시
Publication of KR960042750A publication Critical patent/KR960042750A/ko
Application granted granted Critical
Publication of KR100197204B1 publication Critical patent/KR100197204B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)

Abstract

반도체 집적회로 특히 반도체 메모리회로에 사용되고 미소한 상보신호를 고속으로 대진폭의 상보출력으로 증폭하는 상보차동증폭기에 관한 것으로, 직류증폭이득의 설계자유도를 높게 하고 전송속도지연을 저감하기 위해, 상보입력 사이의 전위레벨차를 증폭해서 상보출력을 발생하는 상보차동증폭기로서, 상보입력을 초단의 상보입력으로서 입력하고 입력된 상보입력을 순차 증폭하는 캐스캐이드접속된 여러단의 내부차동증폭수단을 구비하고, 내부차동증폭수단의 각각은 상보내부출력이 발생되는 한쌍의 제1 및 제2내부출력노드, 그의 소오스가 제1전원전위에 결합되고 그의 게이트가 그의 드레인에 교차 접속되고 그의 드레인이 한쌍의 내부출력노드에 각각 접속되는 한쌍의 제1도전형의 제1 및 제2MOS트랜지스터, 한쌍의제1도전형의 MOS트랜지스터에 병렬로 제1전원과 한쌍의 내부출력노드 사이에 각각 접속된 제1도전형의 다이오드접속의 제3 및 제4MOS트랜지스터 및 한쌍의 내부출력노드와 제2전원 사이에 접속되어, 초단의 경우는 상보입력에 따라서, 다음단의경우에는 이전단의 상보내부출력에 따라서 제1∼제4MOS트랜지스터를 구동하는 구동회로를 포함하는 구성으로 하였다.
이러한 구성으로 하는 것에 의해, 직류증폭율에 대한 설계의 자유도를 높게 할 수 있고, 다음단의 구동회로나 논리회로의지연시간을 단축하는 것이 가능하게 된다.

Description

직류증폭이득의 설계 자유도가 높은 상보차동증폭기 및 그것을 사용한 반도체메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시에에 따른 상보차동증폭기의 구성을 도시한 개략적 블록도, 제2도는 본 발명의 제1실시예에 따른 상보차동증폭기의 구성을 도시한 회로도, 제3도는 본 발명의 제1실시예에 따른 상보차동증폭기의 제1소신호모델을 도시한 회로도로서, 제3도(a)는 차동증폭회로를도시한 회로도, 제3도(b)는 제3도(a)의 소신호모델을 도시한 회로도, 제4도는 본 발명의 제1실시예의 제2소신호모델을 도시한 회로도로서, 제4도(a)는 구동회로를 도시한 회로도, 제4도(b)는 제4도(a)의 소신호모델을 도시한 회로도.

Claims (12)

  1. 상보입력 사이의 전위레벨차를 증폭해서 상보출력을 발생하는 상보차동증폭기로서, 상기 상보입력을 초단의 상보입력으로서 입력하고 상기 입력된 상보입력을 순차 증폭하는 캐스캐이드접속된 여러단의 내부차동증폭수단을 구비하고, 상기 내부차동증폭수단의 각각은 상보내부출력을 발생하는 한쌍의 제1 및 제2내부출력노드, 그의 소오스가 제1전원전위에 결합되고 그의 게이트가 그의 드레인에 교차 접속되고 그의 드레인이 상기 한쌍의 내부출력노드에 각각 접속되는한쌍의 제1도전형의 제1 및 제2MOS트랜지스터, 상기 한쌍의 제1도전형의제1 및 제2MOS트랜지스터, 상기 한쌍의 제1도전형의 MOS트랜지스터에 병렬로 상기 제1전원과 상기 한쌍의 내부출력노드 사이에 각각 접속된 제1도전형의 다이오드접속의 제3 및 제4MOS트랜지스터 및 상기 한쌍의 내부출력노드와 제2전원 사이에 접속되어, 초단의 경우는 상기 상보입력에 따라서, 다음단의 경우에는 이전단의 상기 상보내부출력에 따라서 제1∼제4MOS트랜지스터를 구동하는 구동회로를 포함하는 것을 특징으로 하는상보차동증폭기.
  2. 제1항에 있어서, 상기 제1 및 제2MOS트랜지스터는 모두 제1사이즈를 갖고, 상기 제3 및 제4MOS트랜지스터는 모두 제2사이즈를 갖고, 상기 제2사이즈는 상기 제1사이즈(여기에서, MOS트랜지스터의 사이즈는 (게이트폭)/(게이트길이)로 정의)보다 큰 것을 특징으로 하는 상보차동증폭기.
  3. 제2항에 있어서, 상기구동수단은 상기 제2전원에 접속되는 전류원과 그의 소오스가 상기 전류원에 접속되고, 그의 게이트에 초단에 경우는 상기 상보입력을, 다음단의 경우에는 이전단의 상기 상보내부출력을 각각 입력하고, 그의 드레인이 상기 내부출력노드에 각각 접속되는 한쌍의 제2도전형의 제5 및 제6MOS트랜지스터를 포함하는 것을 특징으로하는 상보차동증폭기.
  4. 제3항에 있어서, 상기 상보차동증폭기는 제1 및 제2 내부차동증폭수단으로 이루어지는 2단 증폭기이고, 상기 제1 내부차동증폭수단의 상기 내부출력노드가 각각 상기 제2내부차동증폭수단의 상기 구동수단중의 상기 제5 및 제6MOS트랜지스터의 게이트에 직접 접속되는 것을 특징으로 하는 상보차동증폭기.
  5. 제3항에 있어서, 상기 상보차동증폭기의 초단의 상기 내부차동증폭수단은 그의 사이에 개재되어 있는 제3내부출력노드를 갖고, 상기 제1전원과 상기 전류원 사이에 직렬로 접속된 제1도전형의 제7MOS트랜지스터 및 제2도전형의제8MOS트랜지스터와, 그의 사이에 개재되어 있는 제4내부입출력노드를 갖고, 상기 제1전원과 상기 전류원 사이에 직렬로접속된 제1도전형의 제9MOS트랜지스터 및 제2도전형의 제10MOS트랜지스터를 포함하고, 상기 제8MOS트랜지스터의 게이트는상기 제5MOS트랜지스터의 게이트와 공통으로 상기 상보입력의 한쪽을 입력하고, 상기 제7MOS트랜지스터의 게이트는 상기제2내부출력노드에 접속되고, 상기 제10MOS트랜지스터의 게이트는 상기 제6MOS트랜지스터의 게이트와 공통으로 상기 상보입력의 다른쪽을 입력하고, 상기 제9MOS트랜지스터의 게이트는 상기 제1내부출력노드에 접속되고, 상기 제3 및 제4내부출력노드는 다음단의 입력에 각각 접속되는 상보차동증폭기.
  6. 제5항에 있어서, 상기 상보차동증폭기는 제1 및 제2내부차동증폭수단으로 이루어지는 2단 증폭기이고, 상기 제1내부차동증폭수단의 구동수단중의 상기 제5 및 제6MOS트랜지스터의 게이트에 접속되고, 상기 제2내부차동증폭수단의 상기 제1 및 제2내부출력노드의 전위는 상기 상보출력으로서 출력되는 것을 특징으로 하는 상보차동증폭기.
  7. 제4항에 있어서, 상기 제1내부차동증폭수단의 전류원은 그의 게이트에 차동증폭기 활성화신호를 입력하는제2도전형의 MOS트랜지스터인 것을 특징으로 하는 상보차동증폭기.
  8. 제6항에 있어서, 상기 제1내부차동증폭수단의 전류원은 그의 게이트에 차동증폭기 활성화신호를 입력하는제2도전형의 MOS트랜지스터인 것을 특징으로 하는 상보차동증폭기.
  9. 제4항에 있어서, 상기 제2내부차동증폭수단의 전류원은 그의 게이트에 차동증폭기 활성화신호를 입력하는제2도전형의 MOS트랜지스터인 것을 특징으로 하는 상보차동증폭기.
  10. 제6항에 있어서, 상기 제2내부차동증폭수단의 전류원은 그의 게이트에 차동증폭기 활성화신호를 입력하는제2도전형의 MOS트랜지스터인 것을 특징으로 하는 상보차동증폭기.
  11. 여러개의 워드선, 상기 여러개의 워드선과 교차하는 여러개의 비트선상 및 상기 워드선과 상기 비트선쌍에 접속된 여러개의 메모리셀을 포함하는 메모리셀 어레이, 상기 비트선쌍에 스위칭수단을 거쳐서 각각 접속된 여러개의I/O선쌍 및 상기 여러개의 I/O선쌍의 각각에 대응해서 마련되어 선택적으로 동작하고, 대응하는 I/O선쌍 사이의 전위차를증폭해서 상보입력으로서 입력하는 여러개의 상보차동증폭기를 구비하고, 상기 상보차동증폭기의 각각은 상기 상보입력을초단의 상보입력으로서 입력하고, 상기 입력된 상보입력을 순차 증폭하는 캐스캐이드 접속된 여러단의 내부차동증폭수단을 포함하며, 상기 내부차동증폭수단의 각각은 상보내부출력을 발생하는 한쌍의 제1 및 제2내부출력노드, 그의 소오스가제1전원전위가 결합되고 그의 게이트가 그의 드레인에 교차 접속되고 그의 드레인이 상기 한쌍의 내부출력노드에 각각 접속되는 한쌍의 제1도전형의 제1 및 제2MOS트랜지스터, 상기 한쌍의 제1도전형의 MOS트랜지스터에 병렬로 상기 제1전원과상기 한쌍의 내부출력노드 사이에 각각 접속된 제1도전형의 다이오접속의 제3 및 제4MOS트랜지스터를 포함하고, 상기 제1및 제2MOS트랜지스터는 모두 제1사이즈를 갖고, 상기 제3 및 제4MOS트랜지스터는 모두 제2사이즈를 갖고, 상기 제2사이즈는 상기 제1사이즈(여기에서, MOS트랜지스터의 사이즈는 (게이트폭)/(게이트길이)로 정의)보다 크며, 상기 내부차동증폭수단의 각각은 상기 한쌍의 내부출력노드와 제2전원 사이에 접속되어, 초단의 경우는 상기 상보입력에 따라서, 다음단의경우에는 이전단의 상기 상보내부출력에 따라서 상기 제1∼제4MOS트랜지스터를구동하는 구동수단을 또 갖는 반도체메모리장치.
  12. 제11항에 있어서, 상기 상보차동증폭기의 상보출력의 제1출력신호를 전송하기 위한 제1데이터선, 상기 상보차동증폭기의 상보출력의 제2출력신호를 전소하기 위한 제2데이터선, 상기 제1 및 제2출력신호를 각각 제1 및 제2데이터선으로 전달하는 구동수단 및 상기 제1 및 제2데이터선으로부터 신호를 입력하고 그 신호의 전위에 응답해서 하이임피던스상태 또는 신호출력상태로 되는 출력버퍼수단을 또 구비하고, 상기 출력버퍼수단은 상기 제1 및 상기 제2데이터선으로 부터의 신호의 전위레벨차에 따라서 상기 하이임피던스상태에서 상기 신호출력 상태로 천이하는 것을 특징으로 하는반도체메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960014383A 1995-05-11 1996-05-03 직류증폭이득의 설계 자유도가 높은 상보차동증폭기 및 그것을 사용한 반도체메모리장치 KR100197204B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-113071 1995-05-11
JP11307195A JP3519499B2 (ja) 1995-05-11 1995-05-11 相補差動増幅器およびそれを備える半導体メモリ装置

Publications (2)

Publication Number Publication Date
KR960042750A true KR960042750A (ko) 1996-12-21
KR100197204B1 KR100197204B1 (ko) 1999-06-15

Family

ID=14602764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960014383A KR100197204B1 (ko) 1995-05-11 1996-05-03 직류증폭이득의 설계 자유도가 높은 상보차동증폭기 및 그것을 사용한 반도체메모리장치

Country Status (4)

Country Link
US (1) US5696726A (ko)
JP (1) JP3519499B2 (ko)
KR (1) KR100197204B1 (ko)
TW (1) TW285771B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442226B1 (ko) * 2001-04-18 2004-07-30 미쓰비시덴키 가부시키가이샤 반도체 집적 회로

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999012259A2 (en) * 1997-09-05 1999-03-11 Rambus Incorporated Duty cycle correction circuit using two differential amplifiers
US5901088A (en) * 1998-02-11 1999-05-04 Ramtron International Corporation Sense amplifier utilizing a balancing resistor
US5982690A (en) * 1998-04-15 1999-11-09 Cirrus Logic, Inc. Static low-power differential sense amplifier circuits, systems and methods
TW406470B (en) * 1998-05-04 2000-09-21 Analog And Power Electronics C The apparatus of controlling the Hall effect switch
US6088278A (en) * 1998-07-23 2000-07-11 Micron Technology, Inc. Latching sense amplifier structure with pre-amplifier
KR100295159B1 (ko) * 1998-07-28 2001-07-12 윤덕용 메모리용저전력감지증폭기
US6549971B1 (en) * 1999-08-26 2003-04-15 International Business Machines Corporation Cascaded differential receiver circuit
JP2001084776A (ja) * 1999-09-17 2001-03-30 Toshiba Corp 半導体記憶装置
US6643790B1 (en) * 2000-03-06 2003-11-04 Rambus Inc. Duty cycle correction circuit with frequency-dependent bias generator
JP3800520B2 (ja) * 2002-02-22 2006-07-26 株式会社ルネサステクノロジ 半導体集積回路装置と半導体装置
US6950368B2 (en) * 2003-02-25 2005-09-27 Micron Technology, Inc. Low-voltage sense amplifier and method
US7177201B1 (en) 2003-09-17 2007-02-13 Sun Microsystems, Inc. Negative bias temperature instability (NBTI) preconditioning of matched devices
US7164612B1 (en) 2003-10-10 2007-01-16 Sun Microsystems, Inc. Test circuit for measuring sense amplifier and memory mismatches
US7020035B1 (en) 2003-10-10 2006-03-28 Sun Microsystems, Inc. Measuring and correcting sense amplifier and memory mismatches using NBTI
CN100359808C (zh) * 2004-04-21 2008-01-02 厦门优迅高速芯片有限公司 高速电流模式逻辑电路
US20060012408A1 (en) * 2004-07-06 2006-01-19 Kenet, Inc. Differential clock input buffer
US7570082B2 (en) * 2006-08-15 2009-08-04 International Business Machines Corporation Voltage comparator apparatus and method having improved kickback and jitter characteristics
WO2014022750A1 (en) 2012-08-03 2014-02-06 Pdap, Llc Dispensing and aspirating system including a syringe holding and actuation device
KR102190868B1 (ko) 2014-09-17 2020-12-15 삼성전자주식회사 비트라인 연결 배선 저항 차를 보상하는 반도체 메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02186668A (ja) * 1989-11-24 1990-07-20 Nec Corp 集積回路装置
JP2569915B2 (ja) * 1990-07-20 1997-01-08 三菱電機株式会社 ディスクドライブ装置
JPH04214297A (ja) * 1990-12-13 1992-08-05 Mitsubishi Electric Corp 増幅回路
JPH05303894A (ja) * 1992-04-23 1993-11-16 Toshiba Corp 半導体記憶装置
US5384503A (en) * 1992-09-09 1995-01-24 Shu; Lee-Lean SRAM with current-mode read data path
JPH07130185A (ja) * 1993-09-13 1995-05-19 Mitsubishi Electric Corp 半導体メモリ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442226B1 (ko) * 2001-04-18 2004-07-30 미쓰비시덴키 가부시키가이샤 반도체 집적 회로

Also Published As

Publication number Publication date
US5696726A (en) 1997-12-09
TW285771B (en) 1996-09-11
JPH08315575A (ja) 1996-11-29
KR100197204B1 (ko) 1999-06-15
JP3519499B2 (ja) 2004-04-12

Similar Documents

Publication Publication Date Title
KR960042750A (ko) 직류증폭이득의 설계 자유도가 높은 상보차동증폭기 및 그것을 사용한 반도체메모리장치
US4479202A (en) CMOS Sense amplifier
KR100194741B1 (ko) 반도체집적회로
JPH0453039B2 (ko)
US6194919B1 (en) Main amplifier
KR930001226A (ko) 고속 센싱 동작을 수행하는 센스 앰프
JP2006318381A5 (ko)
JP2760195B2 (ja) 論理回路
KR960042742A (ko) 센스앰프회로
KR910009407B1 (ko) 스테이틱형 반도체 메모리
KR970008836A (ko) 고속에서 저전류 소모로 저진폭 입력 신호의 증폭이 가능한 입력 버퍼 회로를 포함하는 반도체 소자
KR950034259A (ko) 전류차 감지 방식의 고속 감지 증폭기
KR950001767A (ko) 반도체집적회로의 데이타 입출력선 센싱회로
KR940008227A (ko) 개량된 증폭기 회로와 그것을 사용하는 반도체 기억장치
US4658160A (en) Common gate MOS differential sense amplifier
CN116682468B (zh) 灵敏放大模块、读出电路及存储器
KR940008076A (ko) 반도체 집적회로 장치의 입력 회로
KR970031240A (ko) 출력하한값에 대한 리미트기능을 갖는 증폭회로 및 상보형 증폭회로(amplifier circuit and complementary amplifier circuit with limiting function for output lower limit)
KR950009720A (ko) 반도체 메모리 장치
JPH05347098A (ja) 半導体記憶装置
KR870011619A (ko) 반도체 감지회로
KR950001773A (ko) 반도체 메모리 장치
JP2865762B2 (ja) 増幅回路
DE60142764D1 (de) Hochschwindigkeitsbankauswahlmultiplexorverriegler
KR950005094Y1 (ko) 데이타 감지 증폭기 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080205

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee