KR970031240A - 출력하한값에 대한 리미트기능을 갖는 증폭회로 및 상보형 증폭회로(amplifier circuit and complementary amplifier circuit with limiting function for output lower limit) - Google Patents
출력하한값에 대한 리미트기능을 갖는 증폭회로 및 상보형 증폭회로(amplifier circuit and complementary amplifier circuit with limiting function for output lower limit) Download PDFInfo
- Publication number
- KR970031240A KR970031240A KR1019960059477A KR19960059477A KR970031240A KR 970031240 A KR970031240 A KR 970031240A KR 1019960059477 A KR1019960059477 A KR 1019960059477A KR 19960059477 A KR19960059477 A KR 19960059477A KR 970031240 A KR970031240 A KR 970031240A
- Authority
- KR
- South Korea
- Prior art keywords
- potential
- output
- data line
- amplifier circuit
- complementary
- Prior art date
Links
- 230000000295 complement effect Effects 0.000 title claims 14
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000003321 amplification Effects 0.000 claims 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims 3
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
데이타선전위는 프리차지신호에 의해 도통상태로 되는 P채널 MOS트랜지스터(104)에 의해 "H"레벨로 프리차지되어 있고, 대응하는 신호를 출력하는 차동증폭회로(102)의 출력전위레벨과 데이타선의 전위레벨("H"레벨)의 차가 N채널 MOS트랜지스터(106)의 임계값(threshold) 전압Vth(n)으로 될 때까지 데이타선전위는 차동증폭회로(102)에 의해서 구동되지 않도록 하였다.
이렇게 하는 것에 의해서, I/O선쌍의 이퀄라이즈 부족이나 차동증폭회로(102)의 오프셋의 존재에 의해 잘못된 데이타가 데이타선으로 출력되는 일이 없다는 효과가 얻어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 1은 본 발명의 실시예 1의 반도체 기억장치(1000)의 구성을 도시한 개략적인 블럭도.
도 2는 실시예 1의 메모리셀 어레이(2b)의 구성을 도시한 개략적인 블럭도.
도 3은 실시예1의 프리앰프회로(100)의 구성을 도시한 회로도.
도 4는 실시예 1의 제1 변형예인 프리앰프(120)의 구성을 도시한 회로도.
도 5는 실시예 1의 제2 변형예인 프리앰프회로(140)의 구성을 도시한 회로도.
Claims (16)
- 다이나믹형 반도체 가억장치에 있어서 메모리셀에서 리드된 데이타에 대응하는 상보입력신호를 받아서 대응하는 출력신호를 출력데이타선으로 출력하는 증폭회로에 있어서, 상기 상보입력신호에 따라서 제1 및 제2 전위중 어느 한쪽을 출력하는 차동 증폭수단, 프리차지신호에 따라서 상기 출력데이타선의 전위를 제3 소정 전위로 설정하는 프리차지수단, 상기 출력데이타선과 상기 차동증폭수단의 출력노드의 전위를 받고 상기 출력노드의 전위와 상기 제3 소정 전위의 차가 소정 값을 초과한 경우에 상기 출력데이타선과 상기 출력노드를 도통상태로 하는 출력전위 제한수단을 포함하는 증폭회로.
- 제1항에 있어서, 상기 출력노드의 전위가 제2 소정 전위인 것에 따라서 상기 출력데이타선의 전위를 상기 제2 소정 전위로 유지하는 출력전위 유지수단을 더 포함하는 증폭회로.
- 제1항에 있어서, 상기 출력전위 제한수단은 상기 출력노드와 상기 출력데이타선 사이에 접속되고 그의 게이트에서 기준전위를 받는 MOS트랜지스터를 포함하는 증폭회로.
- 제2항에 있어서, 상기 출력전위 유지수단은 그의 드레인에서 상기 제3 소정 전위를 받고 그의 소오스가 상기 출력데이타선에 접속되고 그의 게이트가 상기 출력노드에 접속되는 MOS트랜지스터를 포함하는 증폭회로.
- 제3항에 있어서, 상기 기준전위는 상기 제3 소정전위인 증폭회로.
- 제3항에 있어서, 상기 MOS트랜지스터는 N채널 MOS트랜지스터인 증폭회로.
- 제3항에 있어서, 상기 MOS트랜지스터는 P채널 MOS트랜지스터인 증폭회로.
- 다이나믹형 반도체 기억장치에 있어서 메모리셀에서 리드된 데이타에 대응하는 상보입력신호를 받아서 대응하는 상보출력신호를 제1 및 제2 출력데이타선으로 출력하는 상보형 증폭회로에 있어서, 상기 상보입력신호를 받아서 대응하는 서로 상보적인 제1 및 제2 전위를 출력하는 제1 및 제2 출력노드를 갖는 상보차동 증폭수단, 프리차지신호에 따라서 상기 제1 및 상기 제2 출력데이타선의 전위를 제3 소정 전위로 설정하는 프리차지수단, 상기 제1 출력노드와 상기 제1 출력데이타선 사이에 접속되는 제1 출력전위 제한수단, 상기 제2 출력노드와 상기 제2 출력데이타선 사이에 접속되는 제2 출력전위 제한수단을 포함하고, 상기 제1 출력전위 제한수단은 상기 제1 출력노드의 전위를, 상기 제2 출력 전위 제한수단은 상기 제2 출력노드의 전위를 각각 받고, 대응하는 출력 노드의 전위와 상기 제3 소정 전위의 차가 소정 값을 초과한 경우에 도통상태로 되고, 상기 상보형 증폭회로는, 상기 제2 출력노드의 전위가 제2 소정 전위인 것에 따라서 상기 제1 출력데이타선의 전위를 상기 제2 소정 전위로 유지하는 제1 출력전위 유지수단과, 상기 제1 출력노드의 전위가 상기 제2 소정 전위인 것에 따라서 상기 제2 출력데이타선의 전위를 상기 제2 소정 전위로 유지하는 제2 출력전위 유지수단을 더 포함하는 상보형 증폭회로.
- 제8항에 있어서, 상기 제1 출력전위 제한수단은 상기 제1 출력노드와 상기 제1 출력데이타선 사이에 접속되고 그의 게이트에서 기준전위를 받는 제1 MOS트랜지스터를 포함하고, 상기 제2 출력전위 제한수단은 상기 제2 출력노드와 상기 제2 출력데이타선 사이에 접속되고 그의 게이트에서 기준전위를 받는 제2 MOS트랜지스터를 포함하는 상보형 증폭회로.
- 제8항에 있어서, 상기 제1 출력전위 유지수단은 그의 드레인에서 상기 제3 소정 전위를 받고 그의 소오스가 상기 제1 출력데이타선에 접속되고 그의 게이트가 상기 제1 출력노드에 접속되는 제3 MOS트랜지스터를 포함하고, 상기 제2 출력전위 유지수단은 그의 드레인에서 상기 제1 소정 전위를 받고 그의 소오스가 상기 제2 출력데이타선에 접속되고 그의 게이트가 상기 제2 출력노드에 접속되는 제4 MOS 트랜지스터를 포함하는 상보형 증폭회로.
- 제9항에 있어서, 상기 기준전위는 상기 제3 소정전위인 상보형 증폭회로.
- 제9항에 있어서, 상기 제1 및 상기 제2 MOS트랜지스터는 N채널 MOS트랜지스터인 상보형 증폭회로.
- 제9항에 있어서, 상기 제1 및 상기 제2 MOS트랜지스터는 P채널 MOS트랜지스터인 상보형 증폭회로.
- 제10항에 있어서, 상기 제3 및 상기 제4 MOS트랜지스터는 N채널 MOS트랜지스터인 상보형 증폭회로.
- 제10항에 있어서, 상기 제3 및 상기 제4 MOS트랜지스터는 P채널 MOS트랜지스터인 상보형 증폭회로.
- 다이나믹형 반도체 기억장치에 있어서 메모리셀에서 리드된 데이타에 대응하는 입력신호를 받아서 대응하는 출력신호를 출력데이타선으로 출력하는 증폭회로에 있어서, 상기 입력신호를 받아서 증폭된 신호를 상기 출력신호로서 출력하는 캐스케이드접속된 여러단의 내부 증폭수단과, 상기 여러개의 내부 증폭수단중 적어도 1쌍 사이에 접속되고 전단의 내부 증폭수단의 출력전위와 소정전위의 차가 소정 값을 초과한 경우에 도통상태로 되는 출력전위 제한수단을 포함하는 증폭회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7333904A JPH09153285A (ja) | 1995-11-29 | 1995-11-29 | 増幅回路および相補型増幅回路 |
JP95-333904 | 1995-11-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970031240A true KR970031240A (ko) | 1997-06-26 |
KR100195633B1 KR100195633B1 (ko) | 1999-06-15 |
Family
ID=18271259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960059477A KR100195633B1 (ko) | 1995-11-29 | 1996-11-29 | 출력하한값에 대한 리미트기능을 갖는 증폭회로 및 상보형 증폭 회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5757711A (ko) |
JP (1) | JPH09153285A (ko) |
KR (1) | KR100195633B1 (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5734617A (en) * | 1996-08-01 | 1998-03-31 | Micron Technology Corporation | Shared pull-up and selection circuitry for programmable cells such as antifuse cells |
US6104209A (en) | 1998-08-27 | 2000-08-15 | Micron Technology, Inc. | Low skew differential receiver with disable feature |
US5953276A (en) * | 1997-12-18 | 1999-09-14 | Micron Technology, Inc. | Fully-differential amplifier |
US5880384A (en) * | 1997-08-20 | 1999-03-09 | Beck; Richard | Connecting device for attaching shoulder strap to stringed instrument |
US6212482B1 (en) | 1998-03-06 | 2001-04-03 | Micron Technology, Inc. | Circuit and method for specifying performance parameters in integrated circuits |
KR100272167B1 (ko) * | 1998-07-13 | 2000-11-15 | 윤종용 | 동기식 반도체 메모리 장치의 기준 신호 발생 회로 |
US7352626B1 (en) * | 2005-08-29 | 2008-04-01 | Spansion Llc | Voltage regulator with less overshoot and faster settling time |
US7295475B2 (en) * | 2005-09-20 | 2007-11-13 | Spansion Llc | Flash memory programming using an indication bit to interpret state |
US8358543B1 (en) | 2005-09-20 | 2013-01-22 | Spansion Llc | Flash memory programming with data dependent control of source lines |
JP2009009665A (ja) * | 2007-06-29 | 2009-01-15 | Elpida Memory Inc | 半導体記憶装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60131695A (ja) * | 1983-12-20 | 1985-07-13 | Nec Corp | クロツク型スタテイツク・メモリ集積回路 |
JPS63128811A (ja) * | 1986-11-19 | 1988-06-01 | Tokyo Electric Co Ltd | 信号2値化回路 |
FR2694119B1 (fr) * | 1992-07-24 | 1994-08-26 | Sgs Thomson Microelectronics | Circuit de lecture pour mémoire, avec recharge et équilibrage avant lecture. |
US5519662A (en) * | 1993-12-03 | 1996-05-21 | Hitachi, Ltd. | Semiconductor memory device |
US5504443A (en) * | 1994-09-07 | 1996-04-02 | Cypress Semiconductor Corp. | Differential latch sense amlifiers using feedback |
-
1995
- 1995-11-29 JP JP7333904A patent/JPH09153285A/ja active Pending
-
1996
- 1996-07-23 US US08/681,431 patent/US5757711A/en not_active Expired - Fee Related
- 1996-11-29 KR KR1019960059477A patent/KR100195633B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100195633B1 (ko) | 1999-06-15 |
JPH09153285A (ja) | 1997-06-10 |
US5757711A (en) | 1998-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4697112A (en) | Current-mirror type sense amplifier | |
US5220527A (en) | Dynamic type semiconductor memory device | |
KR920001542A (ko) | 감지 증폭기를 갖는 반도체 메모리 | |
KR910014947A (ko) | 메모리장치 | |
KR930014605A (ko) | 다이나믹형 반도체 기억장치 | |
KR930001226A (ko) | 고속 센싱 동작을 수행하는 센스 앰프 | |
KR950009718A (ko) | 고속 감지 증폭기 | |
KR960042742A (ko) | 센스앰프회로 | |
KR920022291A (ko) | 프리챠지된 비트선을 갖는 멀티 포트 메모리 장치 | |
KR960042750A (ko) | 직류증폭이득의 설계 자유도가 높은 상보차동증폭기 및 그것을 사용한 반도체메모리장치 | |
US5323345A (en) | Semiconductor memory device having read/write circuitry | |
US4825110A (en) | Differential amplifier circuit | |
KR860003604A (ko) | 반도체 메모리 장치 | |
KR970707552A (ko) | 비트라인 레벨 둔감형 센스 증폭기(bitline level insensitive sense amplifier) | |
KR970031240A (ko) | 출력하한값에 대한 리미트기능을 갖는 증폭회로 및 상보형 증폭회로(amplifier circuit and complementary amplifier circuit with limiting function for output lower limit) | |
KR950034259A (ko) | 전류차 감지 방식의 고속 감지 증폭기 | |
KR930003146A (ko) | 어드레스 천이 검출회로 (atd)를 내장한 반도체 메모리장치 | |
KR970051189A (ko) | 메모리의 데이타 읽기회로 | |
US4658160A (en) | Common gate MOS differential sense amplifier | |
US5715204A (en) | Sense amplifier with hysteresis | |
KR870007510A (ko) | 반도체 메모리 소자의 데이타 판독회로 | |
KR850002638A (ko) | 센스증폭기 | |
US4606012A (en) | Sense amplifier | |
KR880006701A (ko) | 집적회로용 디지탈증폭장치 | |
JP2680939B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040205 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |