JP2917699B2 - 駆動装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、指示計器の駆動装置に
関し、特に電子式走行距離計等の車両用指示計に使用さ
れる駆動装置に関する。

【０００２】

【従来の技術】車両用指示計のうち、電子式走行距離計
においては、被測定量である走行距離を不揮発性のメモ
リに記憶するのが一般的である（例えば、特開昭５７−
１９８８１０号公報）。かかる電子式走行距離計におい
て、メモリの記憶領域（ビット）にノイズ等の影響でエ
ラー（ビット誤り）が生じてもこのエラーに基づく誤表
示を行わないようにして信頼性を高めることが種々考え
られている（例えば、特開昭６２−２０１３１２号公
報）。

【０００３】

【発明が解決しようとする課題】ところで、前記ビット
は、単位走行距離（例えば１Km）走行毎に記憶している
距離距離を更新（書込／消去）する他、例えば、車両の
トランスミッションに連結されたスピードメータケーブ
ルが単位走行距離当り何回転し、その場合何個のパルス
信号が発生するかといったパルスレイト等の各種パラメ
ータが予め記憶されている。

【０００４】かかる構成では、距離距離は単位走行距離
走行毎に更新されるのに対し、各種パラメータは一度初
期設定されるのみでその後更新されることはなく、例え
ば各種パラメータを記憶しているビットにエラーが発生
しても正常な表示が行われないだけで、運転者はどこの
異常によるものか、すなわち、パラメータを記憶してい
るビットの異常を知ることはできなかった。

【０００５】

【課題を解決するための手段】本発明は、前記課題に着
目し、被測定量に応じて発生するパルス信号を不揮発性
のメモリに記憶の各種パラメータに基づいて演算し、前
記被測定量に応じた表示を表示器で行わせる駆動装置に
おいて、前記パルス信号に基づくデータと前記各種パラ
メータとの記憶形態を同一とし、前記データ及び前記パ
ラメータの夫々のビット誤りを検出した場合には訂正す
る誤り検出訂正手段を共用して設けたものである。

【０００６】

【作用】更新されることのない各種パラメータを記憶し
ている不揮発性のメモリのビットのエラー発生に対し対
応することができるため、各種パラメータの信頼性が向
上し、指示計器の駆動装置としての全体的な信頼性を高
めることができる。

【０００７】

【実施例】以下、本発明について、添付図面の実施例に
基づいて説明する。

【０００８】図１は、本発明に係る電子式走行距離計を
車両のオドメータとして用いたブロック図を示してお
り、距離検出手段１は車両の車輪あるいは車軸に設けら
れ、回転数毎にパルス信号を出力し、距離演算手段２の
距離入力とする。

【０００９】距離演算手段２は距離入力を受けてそのパ
ルス数をカウントし、所定の単位走行距離（１Km）毎に
制御手段３へ制御信号を出力する。その際、何パルスカ
ウントして単位走行距離とするかはセンサ軸回転数とパ
ルスレイトにより決まる。例えばセンサ軸回転数６３７
回転／Km，パルスレイト４パルス／回転とすれば６３７
×４＝２５４８パルス／Kmとなり、２５４８パルスカウ
ントして単位距離走行と判断する。そして、このセンサ
軸回転数とパルスレイトは、電子式走行距離計のパラメ
ータとして予め後述する主メモリ４に記憶しておき、イ
グニションスイッチのオン時に制御手段３はこの内容を
読み出し距離演算手段２に渡しておく。

【００１０】制御手段３は制御信号を受けてＥＥＰＲＯ
Ｍ等の不揮発性メモリから成る主メモリ４の記憶内容を
更新するためのデータを出力し、ドライバ５を介して表
示器６の表示内容を更新するように表示信号を出力す
る。

【００１１】主メモリ４への書き込み並びに表示器６へ
の表示信号の出力方法を図２に示す割付表を加えながら
説明する。

【００１２】主メモリ４は、アドレス００〜９９に総走
行距離の上位桁（例えば６桁表示とすると上位４桁、即
ち１桁当り４ビットで全１６ビット）を各アドレス００
〜９９のデータが１種類又は２種類（本実施例では「１
・２・３・３」と「１・２・３・４」の２種類）となる
よう１００Km毎に書き込まれ、このデータに基づき制御
手段３はドライバ５へ表示信号を出力し、表示器６が最
新値を表示するものである（なお、ここまでの書き込み
並びに表示信号の出力の方法は、前述した特開昭６２−
２０１３１２号公報参照）。

【００１３】図２において、最新値はアドレス５６の記
憶内容であると制御手段３が前記所定の処理により判断
すると、制御手段３は、アドレス５６のデータ「１・２
・３・４」を読み出し、このデータとアドレス５６に基
づき総走行距離「１２３４５６Km」を求める。また、各
種パラメータであるセンサ軸回転数は、アドレスＦ０，
パルスレイトはアドレスＦ１へ検査ビットを付加して記
憶している。

【００１４】本発明の特徴は、主メモリ４のビット誤り
の検出及び訂正のため、誤り検出訂正手段７を付加した
ことにある。即ち、主メモリ４の記憶内容である走行距
離を更新する時、制御手段３からのデータを第１検査ビ
ット生成手段７１へ出力して第１検査ビットを生成し、
主メモリ４に対応して１００ワード×５ビットの検査ビ
ット領域を有する補助メモリ７２へ記憶させる。主メモ
リ４の読み出し時は、主メモリ４の記憶内容を第２検査
ビット生成手段７３へ出力して第２検査ビットと補助メ
モリ７２の記憶内容に対応する第１検査ビットに基づい
て主メモリ４のビット誤りの検出及び訂正を行う。

【００１５】また、主メモリ４の記憶内容である各種パ
ラメータについても同様である。つまり、主メモリ４に
記憶時第１検査ビット生成手段７１で各パラメータに応
じた第１検査ビットを生成し、主メモリ４に対応した２
ワード×５ビットの検査ビット領域を有する補助メモリ
７２へ記憶させる。イグニションスイッチオン時の主メ
モリ４の読み出し時は、主メモリ４の記憶内容を第２検
査ビット生成手段７３へ出力して第２検査ビットと補助
メモリ７２の記憶内容に対応する第１検査ビットに基づ
いて主メモリ４のビット誤りの検出及び訂正を行う。

【００１６】次に、図３の検査ビットの生成原理図を用
いて補助メモリ７２による主メモリ４のビット誤り検出
訂正について説明する。

【００１７】主メモリ４の情報用のビットｂ１６〜ｂ１
と補助メモリ７２の検査ビットｃ４〜ｃ０を加えた２１
ビットを次のように並べて考える。一般にｃｘは２↑ｘ
の位置に置く。 位置 21 20 19 18 17 16 15 14 13 ビット ｂ16 ｂ15 ｂ14 ｂ13 ｂ12 ｃ４ ｂ11 ｂ10 ｂ９ 位置 12 11 10 ９ ８ ７ ６ ５ ４ ビット ｂ８ ｂ７ ｂ６ ｂ５ ｃ３ ｂ４ ｂ３ ｂ２ ｃ２ 位置 ３ ２ １ ビット ｂ１ ｃ１ ｃ０ 検査ビットｃ４〜ｃ０は、図３に示す原理によって、 ｃ４＝ｂ16 XOR ｂ15 XOR ｂ14 XOR ｂ13 XOR ｂ12 ｃ３＝ｂ11 XOR ｂ10 XOR ｂ９ XOR ｂ８ XOR ｂ７ XOR
ｂ６ XOR ｂ５ ｃ２＝ｂ16 XOR ｂ15 XOR ｂ11 XOR ｂ10 XOR ｂ９ XOR
ｂ８ XOR ｂ４XOR ｂ３ XOR ｂ２ ｃ１＝ｂ14 XOR ｂ13 XOR ｂ11 XOR ｂ10 XOR ｂ７ XOR
ｂ６ XOR ｂ４XOR ｂ３ XOR ｂ１ ｃ０＝ｂ16 XOR ｂ14 XOR ｂ12 XOR ｂ11 XOR ｂ９ XOR
ｂ７ XOR ｂ５XOR ｂ４ XOR ｂ２ XOR ｂ１ のように生成する。従って、これによればビット誤りが
生じた時その位置を直ちに知ることができる。例えば位
置１１すなわちビットｂ７に誤りが生じた場合には、当
然それを含む検査ビットｃ３，ｃ１，ｃ０に誤りが生じ
るので、誤った位置が１１すなわちビットｂ７であるこ
とがわかる。従って、ビットｂ７を訂正すれば良く、訂
正すなわち元に戻すということは反転することに他なら
ないから、この誤りが生じたという信号とXOR （排他的
論理和）をとれば良く、訂正手段７４の前記訂正回路が
排他的論理和をとることはそのためである。ちなみに、
検査ビットの個数ｋは、検査対象となる情報用のビット
の個数ｊとの関係において、ｊ＝５〜１１のときｋ＝
４、ｊ＝１２〜２６のときｋ＝５、ｊ＝２７〜５７のと
きｋ＝６、ｊ＝５８〜１２０のときｋ＝７である。

【００１８】ここで、例えば、主メモリ４のアドレス５
６のビットｂ１に１ビット誤りが生じても、補助メモリ
７２の検査ビットｃ４〜ｃ０により検出でき、この誤り
は訂正手段７４で訂正し、制御手段３へ渡せる。従っ
て、制御手段３は主メモリ４の記憶内容を使用する問題
はない。

【００１９】なお、補助メモリ７２にパリテイビットを
１ビット追加して２ビット誤りが生じたことを検出でき
る。この場合、ビット位置までは特定できないため、制
御手段３へは２ビット誤りの生じたことのみ報告する。
制御手段３はその結果を受け、主メモリ４の記憶内容か
ら誤データを推測して訂正する。但し、２ビット以上の
ビット誤りの生じる可能性は極めて低く、実際の使用に
際しては１ビット誤りの検出と訂正で十分である。

【００２０】なお、第１検査ビット生成手段７１と第２
検査ビット生成手段７３とは、同一回路であり、共用す
ることも可能である。また、ビット誤りの検出及び訂正
に係る手段は、必ずしも論理回路で行う必要はなく、制
御手段３にマイクロコンピュータを用いてソフト的に処
理することも可能である。

【００２１】次に他の実施例について説明する。

【００２２】前記実施例の主メモリ４及び補助メモリ７
２（何れも図１参照）で使われているものと同様なＥＥ
ＰＲＯＭ等の不揮発性のメモリから成る第１，第２，第
３メモリ４４，４５，４６の割付図である図４，図５を
用いながら記憶方法を具体的に説明する。この実施例で
は、第１，第２メモリ４４，４５の許容更新回数を１万
回、単位走行距離を１Km、許容総走行距離を１０万Km以
下を目安にビット数（メモリ容量）を決めている。

【００２３】第１メモリ４４は、２０ワード×５ビット
で３組のメモリ４４ａ〜４４ｃ、第２メモリ４５は、４
ワード×５ビットで３組のメモリ４５ａ〜４５ｃ、第３
メモリ４６は、２ワード×５ビットで３組のメモリ４６
ａ〜４６ｃから成り、初期値は第１，第２メモリ４４，
４５とも消去状態（本実施例では「１」を消去用とし、
「０」を前記単位走行距離毎の書込用として用いる。
「０」と「１」の意味付けは逆でも良い。）とする。な
お、図５において、第１メモリ４４ではメモリ４４ａ、
第２メモリ４５ではメモリ４５ａのみ図示しており、以
下の説明において、他のメモリ４４ｂ，４４ｃ，４５
ｂ，４５ｃは、特に必要のない限り省略する。

【００２４】第１メモリ４４は、走行距離の１００Km未
満である下位桁の数値をデータとして保持する下位カウ
ンタであり、メモリ４４ａには１Km毎に「０」を書込
み、アドレスに沿って０〜９９Kmまで数える。但し、２
０Km毎に記憶した「０」を「１」に戻し、同一ワード
（５ビット）の「０」の個数を常に１個となるようにし
ている。また、第２メモリ４５は、走行距離の１００Km
以上である上位桁の数値をデータとして保持する上位カ
ウンタであり、ワード（５ビット）単位で１００Km桁
用、１０００桁用、１００００Km桁用、１０００００Km
桁用に区分けされ、各々が数値｛０｝〜｛９｝をＢＣＤ
で保持すると共にメモリ４４ａ及びメモリ４５ａ内の下
位が所定データとなった時点で上位をカウントアップす
るようになっている。更に、メモリ４５ａの各ワードの
最上位ビットはパリティビットとして設定されており、
奇数パリティにて同一ワードの「０」の個数を常に奇数
個となるようにしている。

【００２５】なお、図４において、各種パラメータを記
憶している第３メモリ４６の各メモリ４６ａ〜４６ｃの
各々最上位ビットはパリティ用であり、アドレス１Ａ〜
１Ｃはセンサ軸回転数用、アドレス１Ｄはパルスレイト
用に使われ、本実施例ではセンサ軸回転数＝６３７を１
６進で記憶するため、アドレス１Ａの各メモリ４６ａ〜
４６ｃの各々に｛２｝、アドレス１Ｂの各メモリ４６ａ
〜４６ｃの各々に｛７｝、アドレス１Ｃの各メモリ４６
ａ〜４６ｃの各々に｛Ｄ｝が夫々記憶され、また、パル
スレイトは図５で示すように３種類が設定され本実施例
ではパルスレイト＝４が選択されてアドレス１Ｄの各メ
モリ４６ａ〜４６ｃの各々に前記パルスレイトに応じた
データが夫々記憶されている。

【００２６】イグニションスイッチオン時、制御手段６
３は、第１，第２メモリ４４，４５のデータを全て読出
す。その結果、制御手段６３は、第１メモリ４４のメモ
リ４４ａのアドレス００の最下位ビットａ０と、アドレ
ス０１〜１９の最上位ビットａ８１〜ａ９９のデータが
「０」である（図６（ａ）参照）ことから、１つ前の時
点での総走行距離を０Kmと判断し、その後車両が１Km走
行するとメモリ４４ａのアドレス０１のビットａ１に
「０」を記憶すると共にビットａ８１は「１」に戻す
（図６（ｂ）参照）。これら総走行距離が０Km，１Kmの
場合の第２メモリ４５のデータは、メモリ４５ａのパリ
ティビットｂ４，ｃ４，ｄ４，ｅ４が「０」で他のビッ
トは「１」となっており、即ち、走行距離の１００Km桁
以上は数値｛０｝であることが分かる。以下同様に、１
９Kmまでワード方向へ順次「０」を記憶し、車両が２０
Kmに達すると、アドレス００の下位から２番目のビット
ａ２０にデータ「０」を記憶すると共にビットａ０は
「１」に戻す（図６（ｃ）参照）。

【００２７】以下順次繰返し９９Kmに達すると、メモリ
４４ａのアドレス００〜１９の最上位ビットａ８０〜ａ
９９に「０」が記憶される（図６（ｄ）参照）。

【００２８】１００Kmに達すると、先頭に戻り、メモリ
４４ａのビットａ０を「０」及びビットａ８０を「１」
に更新して第１メモリ４４は０Kmの状態に戻る。その
際、制御手段６３は、第２メモリ４５のメモリ４５ａの
走行距離の１００Km桁を記憶するアドレス０Ａのビット
ｂ０〜ｂ３をカウントアップして数値｛１｝をＢＣＤで
記憶する。

【００２９】以下、第２メモリ４５は、メモリ４４ａの
データが数値｛９９｝から｛００｝になった時点でメモ
リ４５ａのアドレス０Ａをカウントアップし、アドレス
０Ａのデータが数値｛９｝から｛０｝になった時点で走
行距離の１０００Km桁を記憶するアドレス０Ｂのビット
ｃ０〜ｃ３をカウントアップし、アドレス０Ｂのデータ
が数値｛９｝から｛０｝になった時点で走行距離の１０
０００Km桁を記憶するアドレス０Ｃのビットｄ０〜ｄ３
をカウントアップし、アドレス０Ｃのデータが数値
｛９｝から｛０｝になった時点で走行距離１０００００
Km桁を記憶するアドレス０Ｄのビットｅ０〜ｅ３をカウ
ントアップする。なお、図６（ｆ），（ｇ），（ｈ）
は、夫々車両の１０００Km，１００００Km，２９９９９
９Km走行時の記憶状態を示している。

【００３０】次に、図７，図８を加えて本発明の特徴で
ある誤り検出訂正方法について説明する。なお図７にお
いて、符号６１，６２，６７，６８は、夫々図１の実施
例における距離検出手段１，距離演算手段２，ドライバ
５，表示器６に対応する相当部材であり、その作用は前
記実施例と同様であり詳細な説明を除く。

【００３１】誤り検出訂正手段６９は、記憶手段６６か
らの出力である第１〜第３メモリ４４〜４６のデータを
順次読出す。前述の通り、第１〜第３メモリ４４〜４５
は、各々３組のメモリ４４ａ〜４４ｃ，４５ａ〜４５
ｃ，４６ａ〜４６ｃで構成され、アドレス単位で見ると
メモリ４４ａ〜４４ｃあるいはメモリ４５ａ〜４５ｃあ
るいはメモリ４６ａ〜４６ｃは同じデータを保持してお
り、図８のＰＡＤ（Problem Analysis Diagram）で示す
ようにメモリ４４ａ（４４ｂ，４４ｃ）のデータを［４
４ａ］（［４４ｂ］，［４４ｃ］）、メモリ４５ａ（４
５ｂ，４５ｃ）のデータを［４５ａ］（［４５ｂ］，
［４５ｃ］）、メモリ４６ａ（４６ａ，４６ｃ）のデー
タを［４６ａ］（［４６ｂ］，［４６ｃ］）とすると、
通常パリティエラーが生じていない場合は、［４４ａ］
＝［４４ｂ］＝［４４ｃ］，［４５ａ］＝［４５ｂ］＝
［４５ｃ］，［４６ａ］＝［４６ｂ］＝［４６ｃ］が成
立している。なお、パリティエラーが生じた場合の各々
のデータを＜４４ａ＞（＜４４ｂ＞，＜４４ｃ＞），＜
４５ａ＞（＜４５ｂ＞，＜４５ｃ＞），＜４６ａ＞（＜
４６ｂ＞，＜４６ｃ＞）で表している。

【００３２】誤り検出訂正手段６９は、図８のステップ
８０１で、記憶手段６６からアドレス単位でデータを順
次読出し、メモリ４４ａ〜４４ｃ（メモリ４５ａ〜４５
ｃ，メモリ４６ａ〜４６ｃについても同様であり、以下
は特に必要のない限り説明を省く。）のメモリ単位でパ
リティチェックを行う。

【００３３】ステップ８０１の判定結果に基づき、ステ
ップ８０２でメモリ４４ａ〜４４ｃのデータの比較を行
い、アドレス単位で１ビットあるいは２ビット誤りの場
合には検出及び訂正、３ビット以上誤りの場合は検出を
行う。

【００３４】即ち、ステップ８０１でのパリティチェッ
クの結果、メモリ４４ａ〜４４ｃの何れにもエラー無
［４４ａ］［４４ｂ］［４４ｃ］の場合（ステップ８０
２の（ａ））、ステップ８０３，８０５，８０７で２つ
ずつ比較してみる。通常は［４４ａ］＝［４４ｂ］＝
［４４ｃ］で正データとなるので、ステップ８０３でス
テップ８０４が選択されて誤り検出訂正手段６９の動作
は終了する。ところで、パリティチェック方法として、
前記実施例では、本明細書の第００２４項で記載した通
り、第１メモリ４４については「０」の個数が１個の場
合にエラー無と判断し、第２，第３メモリ４５，４６に
ついては「０」の個数が奇数個の場合にエラー無と判断
するが、回路の簡略化のため同じパリティチェック方法
の回路で共通化することがある。本実施例では「０」の
個数が偶数個か奇数個かでエラー有無を判別する奇数パ
リティにより、第１〜第３メモリ４４〜４６のパリティ
チェックを共通化できる。この場合、カウンタ４４ａ〜
４４ｃの少なくとも１つにおいて２ビット誤りが生じて
「０」の個数が３個になっても、エラー無と判断され
る。

【００３５】これを防ぐため、ステップ８０４〜８０９
が用意されており、多数決により正データを得ようとし
ている。しかし、カウンタ４４ａ〜４４ｃの２つにおい
て各々２ビット誤り（アドレス単位で見ると４ビット誤
り）が生じてもやはりエラー無と判断されるが、一般的
には２ビット誤りが生じているカウンタのデータが等し
くなることは極めて希なため多数決で誤データが選択さ
れることはなく、［４４ａ］［４４ｂ］［４４ｃ］は全
て異なり、この場合には、ステップ８０９でエラー有を
検出するに止まり、誤り検出訂正手段６９からはエラー
有を示す特別な（通常の数値を示すものとは異なる）デ
ータ出力して表示器６８は特別な表示（例えばブランク
表示）を行う。従って、アドレス単位で２ビット誤りは
正データに訂正した５ビットのデータを制御手段６３へ
出力する。

【００３６】また、ステップ８０１でのパリティチェッ
クの結果、メモリ４４ａ〜４４ｃの１つにエラー有例え
ば＜４４ａ＞［４４ｂ］［４４ｃ］の場合（ステップ８
０２の（ｂ））、ステップ８１０でエラー無の［４４
ｂ］と［４４ｃ］とを比較する。通常は［４４ｂ］＝
［４４ｃ］で正データとなるのでステップ８１０でステ
ップ８１１が選択され、このようなアドレス単位で１ビ
ット誤りは正データに訂正した５ビットのデータを制御
手段６３へ出力する。一方、［４４ｂ］と［４４ｃ］と
が異なると、［４４ｂ］又は［４４ｃ］の少なくとも１
つに２ビット誤りが生じてアドレス単位では３ビット以
上誤りが生じることになり、このような場合はステップ
７１２でエラーの検出のみ行い、前記同様誤り検出訂正
手段６９からはエラー有りを示す特別なデータを出力し
て表示器６８は特別な表示を行う。なお、［４４ａ］＜
４４ｂ＞［４４ｃ］の場合（ステップ８０２の（ｃ））
又は［４４ａ］［４４ｂ］＜４４ｃ＞の場合（ステップ
８０２の（ｄ））も前記同様ステップ８１３〜８１５又
はステップ８１６〜８１８にて誤りの検出及び訂正ある
いは検出が行われる。

【００３７】また、ステップ８０１でのパリティチェッ
クの結果、メモリ４４ａ〜４４ｃの２つにエラー有例え
ば＜４４ａ＞＜４４ｂ＞［４４ｃ］の場合（ステップ８
０２の（ｅ））、ステップ８１９で［４４ｃ］を正デー
タと推定してこのデータに応じて訂正した５ビットのデ
ータを制御手段３へ出力する。なお、＜４４ａ＞［４４
ｂ］＜４４ｃ＞の場合（ステップ８０２の（ｆ））又は
［４４ｃ］＜４４ｂ＞＜４４ｃ＞の場合（ステップ８０
２の（ｇ））も、前記同様ステップ８２０又はステップ
８２１にて誤りの検出及び訂正が行われる。

【００３８】また、ステップ８０１でのパリティチェッ
クの結果、メモリ４４ａ〜４４ｃの全てにエラー有＜４
４ａ＞＜４４ｂ＞＜４４ｃ＞の場合（ステップ８０２の
（ｈ））、アドレス単位で３ビット以上誤りであるか
ら、ステップ８２２でエラー有を検出するに止まり、前
記同様誤り検出訂正手段６９からはエラー有を示す特別
なデータを出力して表示器６８は特別な表示を行う。

【００３９】このように、誤り検出訂正手段６９は、記
憶手段６６の記憶内容の比較を行い、アドレス単位で１
ビットあるいは２ビット誤りの場合には検出及び訂正、
３ビット以上誤りの場合は検出を行う。

【００４０】なお、第１メモリ４４は、２０ワード×５
ビットに限定されるものではなく、記憶領域が１０×１
０↑ｘ（ｘは１以上の整数）個となる組合せで総走行距
離の下位ｘ＋１桁分を保持ものであれば良い。

【００４１】また、第１メモリ４４は、「０」の個数が
１個の場合にエラー無と判断するものとしたが、ｎ×ｐ
（ｐは１以上の整数）個であれば良い。

【００４２】また、第１〜第３メモリ４４〜４６は、夫
々ｑ（ｑは１以上の整数）組のメモリにて構成すること
により、前記データのｑ−１ビット誤りの検出及び訂正
とｑビット以上誤りの検出を行うことができるが、３組
以上が望ましい。

【００４３】なお、本発明は、前記各実施例に限定され
るものではなく、例えば各種パラメータは前記説明した
ものでなくても良い。また、電子式走行距離計の駆動回
路を例に説明したが他の被測定量を指示する指示計器の
駆動回路にも同様に適用することができる。

【００４４】また、前記各実施例では、走行距離と各種
パラメータとの記憶形態を同一としたことにより、誤り
検出訂正手段７，６９を共用することができ、回路構成
が簡略化できる。

【００４５】

【発明の効果】本発明は、被測定量に応じて発生するパ
ルス信号を不揮発性のメモリに記憶の各種パラメータに
基づいて演算し、前記被測定量に応じた表示を表示器で
行わせる駆動装置において、前記パルス信号に基づくデ
ータと前記各種パラメータとの記憶形態を同一とし、前
記データ及び前記パラメータの夫々のビット誤りを検出
した場合には訂正する誤り検出訂正手段を共用して設け
たものであり、メモリに記憶された各種パラメータのエ
ラー発生に対応（訂正あるいはエラー発生の表示）する
ことができるため、各種パラメータの信頼性が向上し、
指示計器の駆動装置としての全体的な信頼性を高めるこ
とができる。しかも、前記パルス信号に基づくデータと
前記各種パラメータとの記憶形態を同一とし、前記デー
タ及び前記パラメータの夫々のビット誤りを検出した場
合には訂正する誤り検出訂正手段を共用して設けたこと
により、回路構成が簡略化できる。

【図面の簡単な説明】

【図１】本発明の実施例の構成図。

【図２】同上実施例のメモリの割付図。

【図３】同上実施例の検査ビットの生成の原理図。

【図４】本発明の他の実施例のメモリの構成図。

【図５】同上実施例のパルスレイトの設定図。

【図６】同上実施例のメモリの割付図。

【図７】同上実施例の構成図。

【図８】同上実施例の誤りの検出及び訂正を説明するた
めの説明図。

【符号の説明】

１，６１ 距離検出手段 ２，６２ 距離演算手段 ３，６３ 制御手段 ４，７２，４４，４５，４６ 不揮発性のメモリ ５，６７ ドライバ ６，６８ 表示器 ７，６９ 誤り検出訂正手段

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 被測定量に応じて発生するパルス信号を
   不揮発性のメモリに記憶の各種パラメータに基づいて演
   算し、前記被測定量に応じた表示を表示器で行わせる駆
   動装置において、前記パルス信号に基づくデータと前記
   各種パラメータとの記憶形態を同一とし、前記データ及
   び前記パラメータの夫々のビット誤りを検出した場合に
   は訂正する誤り検出訂正手段を共用して設けたことを特
   徴とする駆動装置。