JPH05296782A - 電子式走行距離計 - Google Patents
電子式走行距離計Info
- Publication number
- JPH05296782A JPH05296782A JP12565792A JP12565792A JPH05296782A JP H05296782 A JPH05296782 A JP H05296782A JP 12565792 A JP12565792 A JP 12565792A JP 12565792 A JP12565792 A JP 12565792A JP H05296782 A JPH05296782 A JP H05296782A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- memory
- error
- main memory
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Distances Traversed On The Ground (AREA)
Abstract
(57)【要約】
【構成】 距離検出手段１は走行距離に応じたパルス信
号を出力する。距離演算手段２はパルス信号に応じた走
行距離を演算する。制御手段３は走行距離が単位走行距
離に達する毎に不揮発性メモリから成る主メモリ４の記
憶内容を更新する。表示器６は主メモリ４の記憶内容に
応じて走行距離を表示する。誤り訂正符号手段７は主メ
モリ４の上位桁用記憶領域４２に書き込まれるデ−タに
応じて記憶内容のビット誤りを検出するための検査ビッ
トを生成しビット誤りを検出した場合には訂正する。 【効果】 主メモリ４の記憶内容にビット誤りが生じて
も、検出及び訂正することができるため、誤差を抑える
ことができる。
号を出力する。距離演算手段２はパルス信号に応じた走
行距離を演算する。制御手段３は走行距離が単位走行距
離に達する毎に不揮発性メモリから成る主メモリ４の記
憶内容を更新する。表示器６は主メモリ４の記憶内容に
応じて走行距離を表示する。誤り訂正符号手段７は主メ
モリ４の上位桁用記憶領域４２に書き込まれるデ−タに
応じて記憶内容のビット誤りを検出するための検査ビッ
トを生成しビット誤りを検出した場合には訂正する。 【効果】 主メモリ４の記憶内容にビット誤りが生じて
も、検出及び訂正することができるため、誤差を抑える
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、電子式走行距離計に関
し、特に誤差の低減に関するものである。
し、特に誤差の低減に関するものである。
【０００２】
【従来の技術】従来の電子式走行距離計を、例えば車両
のオドメータとして使用する場合、バッテリ異常（電圧
低下や外れ等）になっても過去の総走行距離を保持して
おく必要があることから、不揮発性メモリを用いている
（特開昭５７−１９８８１０号公報，同５９−１９６４
１４号公報参照）。
のオドメータとして使用する場合、バッテリ異常（電圧
低下や外れ等）になっても過去の総走行距離を保持して
おく必要があることから、不揮発性メモリを用いている
（特開昭５７−１９８８１０号公報，同５９−１９６４
１４号公報参照）。
【０００３】この種の電子式走行距離計における走行距
離の記憶方法としては、例えば不揮発性メモリの３個所
の書き込み部にそれぞれ全く同じようにデ−タを書き込
み、３個所での記憶内容に差が生じた場合には多数決を
とり間違いをなくするようにしたものがある（特公平１
−４６００５号公報参照）がある。
離の記憶方法としては、例えば不揮発性メモリの３個所
の書き込み部にそれぞれ全く同じようにデ−タを書き込
み、３個所での記憶内容に差が生じた場合には多数決を
とり間違いをなくするようにしたものがある（特公平１
−４６００５号公報参照）がある。
【０００４】
【発明が解決しようとする課題】前記従来の技術では、
同一デ−タを３個所で記憶する必要があるため、不揮発
性メモリの記憶領域（メモリ容量）が１個所で記憶する
場合の３倍必要となり、不揮発性メモリが大型化してし
まう。
同一デ−タを３個所で記憶する必要があるため、不揮発
性メモリの記憶領域（メモリ容量）が１個所で記憶する
場合の３倍必要となり、不揮発性メモリが大型化してし
まう。
【０００５】また、不揮発性メモリのビット誤り対策と
して、前記従来の技術では、最上位の１ビットをパリテ
イ（正誤判定）ビットとして用いているが、かかる構成
では１ビット誤りについては有効であるが、２ビット誤
りの検出はできない。同様に多数決についても、例えば
３個所の多数決では２個所の各々に１ビットずつ誤りが
発生すると、正対誤は１対２となり誤デ−タで書き換え
られることがある。
して、前記従来の技術では、最上位の１ビットをパリテ
イ（正誤判定）ビットとして用いているが、かかる構成
では１ビット誤りについては有効であるが、２ビット誤
りの検出はできない。同様に多数決についても、例えば
３個所の多数決では２個所の各々に１ビットずつ誤りが
発生すると、正対誤は１対２となり誤デ−タで書き換え
られることがある。
【０００６】
【課題を解決するための手段】本発明は、前記課題に着
目し、走行距離に応じたパルス信号を出力する距離検出
手段と、前記パルス信号に応じた走行距離を演算する距
離演算手段と、前記走行距離が単位走行距離に達する毎
に不揮発性メモリから成る主メモリの記憶内容を更新す
る制御手段と、前記記憶内容に応じて総走行距離を表示
する表示器と、前記主メモリに書き込まれるデ−タに応
じて前記記憶内容のビット誤りを検出するための検査ビ
ットを生成し前記ビット誤りを検出した場合には訂正す
る誤り訂正符号手段を設けたものである。
目し、走行距離に応じたパルス信号を出力する距離検出
手段と、前記パルス信号に応じた走行距離を演算する距
離演算手段と、前記走行距離が単位走行距離に達する毎
に不揮発性メモリから成る主メモリの記憶内容を更新す
る制御手段と、前記記憶内容に応じて総走行距離を表示
する表示器と、前記主メモリに書き込まれるデ−タに応
じて前記記憶内容のビット誤りを検出するための検査ビ
ットを生成し前記ビット誤りを検出した場合には訂正す
る誤り訂正符号手段を設けたものである。
【０００７】
【作用】主メモリの記憶内容にビット誤りが生じても、
検出及び訂正することができるため、誤差を抑えること
ができる。
検出及び訂正することができるため、誤差を抑えること
ができる。
【０００８】
【実施例】以下、本発明について、添付図面の実施例に
基づいて説明する。
基づいて説明する。
【０００９】図１は、本発明に係る電子式走行距離計を
車両のオドメータとして用いたブロック図を示してお
り、距離検出手段１は車両の車輪あるいは車軸に設けら
れ、回転数毎にパルス信号を出力し、距離演算手段２の
距離入力とする。
車両のオドメータとして用いたブロック図を示してお
り、距離検出手段１は車両の車輪あるいは車軸に設けら
れ、回転数毎にパルス信号を出力し、距離演算手段２の
距離入力とする。
【００１０】距離演算手段２は距離入力を受けてそのパ
ルス数をカウントし、所定の単位走行距離毎に制御手段
３へ制御信号を出力する。
ルス数をカウントし、所定の単位走行距離毎に制御手段
３へ制御信号を出力する。
【００１１】制御手段３は制御信号を受けてｍワ−ド×
ｎビットの下位桁用記憶領域４１とｉワ−ド×ｊビット
の上位桁用記憶領域４２とを有する主メモリ４の記憶内
容を読み出して１つ前の総走行距離を求め、その値に単
位走行距離を加えたものを最新の総走行距離として主メ
モリ４の記憶内容を更新する。同時に、ドライバ５を介
して表示器６の表示内容を更新するように表示信号を出
力する。なお、１つ前の総走行距離の求め方として、バ
ッテリ（図示しない）接続時であれば距離演算手段２内
に記憶されているカウント値を制御手段３で読み出して
求めても良い。
ｎビットの下位桁用記憶領域４１とｉワ−ド×ｊビット
の上位桁用記憶領域４２とを有する主メモリ４の記憶内
容を読み出して１つ前の総走行距離を求め、その値に単
位走行距離を加えたものを最新の総走行距離として主メ
モリ４の記憶内容を更新する。同時に、ドライバ５を介
して表示器６の表示内容を更新するように表示信号を出
力する。なお、１つ前の総走行距離の求め方として、バ
ッテリ（図示しない）接続時であれば距離演算手段２内
に記憶されているカウント値を制御手段３で読み出して
求めても良い。
【００１２】本発明の特徴は、主メモリ４の上位桁用記
憶領域４２のビット誤りの検出及び訂正のため、誤り訂
正符号手段７を付加したことにある。即ち、主メモリ４
の記憶内容を更新する時、制御手段３からのデ−タを第
１検査ビット生成手段７１へ出力して第１検査ビットを
生成し、ｉワ−ド×ｋビットの検査ビット領域を有する
補助メモリ７２へ記憶させる。主メモリ４の読み出し時
は、主メモリ４の記憶内容を第２検査ビット生成手段７
３へ出力して第２検査ビットと補助メモリ７２の記憶内
容に対応する第１検査ビットに基づいて主メモリ４の上
位桁用記憶領域４２のビット誤りの検出及び訂正を行
う。
憶領域４２のビット誤りの検出及び訂正のため、誤り訂
正符号手段７を付加したことにある。即ち、主メモリ４
の記憶内容を更新する時、制御手段３からのデ−タを第
１検査ビット生成手段７１へ出力して第１検査ビットを
生成し、ｉワ−ド×ｋビットの検査ビット領域を有する
補助メモリ７２へ記憶させる。主メモリ４の読み出し時
は、主メモリ４の記憶内容を第２検査ビット生成手段７
３へ出力して第２検査ビットと補助メモリ７２の記憶内
容に対応する第１検査ビットに基づいて主メモリ４の上
位桁用記憶領域４２のビット誤りの検出及び訂正を行
う。
【００１３】次に、本発明の記憶方法を具体的に説明す
る。この実施例では、主，補助メモリ４，７２の許容更
新回数を１万回、単位走行距離を１km、許容総走行距離
を１０万kmの前提でビット数を決めている。
る。この実施例では、主，補助メモリ４，７２の許容更
新回数を１万回、単位走行距離を１km、許容総走行距離
を１０万kmの前提でビット数を決めている。
【００１４】図２で示すように、主メモリ４の下位桁用
記憶領域４１はｍ＝４ワ−ド×ｎ＝１６ビット、上位桁
用記憶領域４２はｉ＝１ワ−ド×ｊ＝１１ビットを２組
（符号４２ａ，４２ｂで示す）、補助メモリ７２は上位
桁用記憶領域４２と一体をなしてｉ＝１ワ−ド×ｋ＝４
ビットを２組（符号７２ａ，７２ｂで示す）から構成さ
れている。初期値は主，補助メモリ４，７２とも消去状
態（本実施例ではオ−ル「１」とする（図３（ａ）参
照）。従って、以下の説明では前記単位走行距離に応じ
て書き込まれるデ−タとして「０」を用いる。「０」と
「１」の意味付けは逆でも良い。）とする。
記憶領域４１はｍ＝４ワ−ド×ｎ＝１６ビット、上位桁
用記憶領域４２はｉ＝１ワ−ド×ｊ＝１１ビットを２組
（符号４２ａ，４２ｂで示す）、補助メモリ７２は上位
桁用記憶領域４２と一体をなしてｉ＝１ワ−ド×ｋ＝４
ビットを２組（符号７２ａ，７２ｂで示す）から構成さ
れている。初期値は主，補助メモリ４，７２とも消去状
態（本実施例ではオ−ル「１」とする（図３（ａ）参
照）。従って、以下の説明では前記単位走行距離に応じ
て書き込まれるデ−タとして「０」を用いる。「０」と
「１」の意味付けは逆でも良い。）とする。
【００１５】車両が１km走行すると、制御手段３は主メ
モリ４の記憶内容を全て読み出す。一般にワード単位で
アクセスすることから実際には４回の読み出しで完了す
る。その結果、制御手段３は記憶内容がオール初期値
「１」であることから１つ前の総走行距離を０kmと判断
し、下位桁用記憶領域４１のビットａ１にデータ「０」
を記憶する（図３（ｂ）参照）。以下同様に４kmまでワ
ード方向へ順次データ「０」を記憶する（図３（ｃ）参
照）。
モリ４の記憶内容を全て読み出す。一般にワード単位で
アクセスすることから実際には４回の読み出しで完了す
る。その結果、制御手段３は記憶内容がオール初期値
「１」であることから１つ前の総走行距離を０kmと判断
し、下位桁用記憶領域４１のビットａ１にデータ「０」
を記憶する（図３（ｂ）参照）。以下同様に４kmまでワ
ード方向へ順次データ「０」を記憶する（図３（ｃ）参
照）。
【００１６】車両が５kmに達すると、下位桁用記憶領域
４１のビットａ５にデータ「０」を記憶するとともにビ
ットａ１は初期値「１」に戻す（図３（ｄ）参照）。ビ
ットａ１，ａ５は同一ワードであるので１回の更新動作
で行われる。
４１のビットａ５にデータ「０」を記憶するとともにビ
ットａ１は初期値「１」に戻す（図３（ｄ）参照）。ビ
ットａ１，ａ５は同一ワードであるので１回の更新動作
で行われる。
【００１７】以下順次繰返し64kmに達すると下位桁用記
憶領域４１のビットａ61〜ａ64にデータ「０」が記憶さ
れる（図３（ｅ）参照）。
憶領域４１のビットａ61〜ａ64にデータ「０」が記憶さ
れる（図３（ｅ）参照）。
【００１８】65kmに達すると先頭に戻り、下位桁用記憶
領域４１のビットａ１をデータ「０」、ビットａ61を初
期値「１」に更新する。そして制御手段３は主メモリ４
と補助メモリ７２を読み出す。その際、第２検査ビット
生成手段７３は主メモリ４の上位桁用記憶領域４２の記
憶内容より第２検査ビットを生成し、この第２検査ビッ
トと補助メモリ７２に記憶している第１検査ビットとを
誤り訂正手段７４の入力とし、ビット誤りの検出及び訂
正を行う。この誤り訂正手段７４は、デコ−ダを用いる
シンドロ−ム解析回路と排他的論理和をとる訂正回路と
から構成されており、一般に、１１ビットのデ−タに対
し５ビットの検査ビットを付加すると１ビット誤りの検
出及び訂正が可能である。ここでは、特にビット誤りは
発生していないので、制御手段３は主メモリ４の上位桁
用記憶領域４２の記憶内容を２組４２ａ，４２ｂ同じに
カウントアップさせる（図３（ｆ）参照）。ここでは
「１」カウントアップして２進数で記憶しているが、
「ｐ（ｐは整数）」のカウントアップ又はＢＣＤ等によ
る記憶でも良い。なお、図３（ｇ），同図（ｈ）は夫々
車両の129 km，193 km走行時の記憶状態を示している。
領域４１のビットａ１をデータ「０」、ビットａ61を初
期値「１」に更新する。そして制御手段３は主メモリ４
と補助メモリ７２を読み出す。その際、第２検査ビット
生成手段７３は主メモリ４の上位桁用記憶領域４２の記
憶内容より第２検査ビットを生成し、この第２検査ビッ
トと補助メモリ７２に記憶している第１検査ビットとを
誤り訂正手段７４の入力とし、ビット誤りの検出及び訂
正を行う。この誤り訂正手段７４は、デコ−ダを用いる
シンドロ−ム解析回路と排他的論理和をとる訂正回路と
から構成されており、一般に、１１ビットのデ−タに対
し５ビットの検査ビットを付加すると１ビット誤りの検
出及び訂正が可能である。ここでは、特にビット誤りは
発生していないので、制御手段３は主メモリ４の上位桁
用記憶領域４２の記憶内容を２組４２ａ，４２ｂ同じに
カウントアップさせる（図３（ｆ）参照）。ここでは
「１」カウントアップして２進数で記憶しているが、
「ｐ（ｐは整数）」のカウントアップ又はＢＣＤ等によ
る記憶でも良い。なお、図３（ｇ），同図（ｈ）は夫々
車両の129 km，193 km走行時の記憶状態を示している。
【００１９】つまり、64km走行までは主メモリ４の下位
桁用記憶領域４１に記憶する。また、64km走行毎に主メ
モリ４の上位桁用記憶領域４２（４２ａ，４２ｂ）をカ
ウントアップすると同時に上位桁用記憶領域４２の記憶
内容に対応する検査ビットを生成して補助メモリ７２
（７２ａ，７２ｂ）へ記憶する。従って、総走行距離
は、｛（上位桁用記憶領域４２の記憶内容×６４）＋下
位桁用記憶領域４１のデータ「０」の最上位ビット位
置｝×１kmで求める。
桁用記憶領域４１に記憶する。また、64km走行毎に主メ
モリ４の上位桁用記憶領域４２（４２ａ，４２ｂ）をカ
ウントアップすると同時に上位桁用記憶領域４２の記憶
内容に対応する検査ビットを生成して補助メモリ７２
（７２ａ，７２ｂ）へ記憶する。従って、総走行距離
は、｛（上位桁用記憶領域４２の記憶内容×６４）＋下
位桁用記憶領域４１のデータ「０」の最上位ビット位
置｝×１kmで求める。
【００２０】次に、図４の検査ビットの生成原理図を用
いて補助メモリ７２ａによる上位桁用記憶領域４２ａの
ビット誤り訂正について説明する。なお、前者及び後者
とも符号７２ｂ，４２ｂで示す他の１組と併用する構成
であるが、原理及び働きは全く同一なため、その説明を
省く。
いて補助メモリ７２ａによる上位桁用記憶領域４２ａの
ビット誤り訂正について説明する。なお、前者及び後者
とも符号７２ｂ，４２ｂで示す他の１組と併用する構成
であるが、原理及び働きは全く同一なため、その説明を
省く。
【００２１】上位桁用記憶領域４２ａの情報用のビット
ｂ11〜ｂ１と補助メモリ７２ａの検査ビットｃ３〜ｃ０
を加えた１５ビットを次のように並べて考える。一般に
ｃｘは２↑ｘの位置に置く。 位置 15 14 13 12 11 10 ９ ８ ７ ビット ｂ11 ｂ10 ｂ９ ｂ８ ｂ７ ｂ６ ｂ５ ｃ３ ｂ４ 位置 ６ ５ ４ ３ ２ １ ビット ｂ３ ｂ２ ｃ２ ｂ１ ｃ１ ｃ０ 検査ビットｃ３〜ｃ０は、図３に示す原理によって、 ｃ３＝ｂ11 XOR ｂ10 XOR ｂ９ XOR ｂ８ XOR ｂ７ XOR
ｂ６ XOR ｂ５ ｃ２＝ｂ11 XOR ｂ10 XOR ｂ９ XOR ｂ８ XOR ｂ４ XOR
ｂ３ XOR ｂ２ ｃ１＝ｂ11 XOR ｂ10 XOR ｂ７ XOR ｂ６ XOR ｂ４ XOR
ｂ３ XOR ｂ１ ｃ０＝ｂ11 XOR ｂ９ XOR ｂ７ XOR ｂ５ XOR ｂ４ XOR
ｂ２ XOR ｂ１ のように生成する。従って、これによればビット誤りが
生じた時その位置を直ちに知ることができる。例えば、
位置11すなわちビットｂ７に誤りが生じた場合には、当
然それを含む検査ビットｃ３，ｃ１，ｃ０に誤りが生じ
るので、誤った位置が11すなわちビットｂ７であること
がわかる。従って、ビットｂ７を訂正すれば良く、訂正
すなわち元に戻すということは反転することに他ならな
いから、この誤りが生じたという信号とXOR （排他的論
理和）をとれば良く、誤り訂正手段７４の前記訂正回路
が排他的論理和をとることはそのためである。ちなみ
に、検査ビットの個数ｋは、検査対象となる情報用のビ
ットの個数ｊとの関係において、ｊ＝５〜１１のときｋ
＝４、ｊ＝１２〜２６のときｋ＝５、ｊ＝２７〜５７の
ときｋ＝６、ｊ＝５８〜１２０のときｋ＝７である。
ｂ11〜ｂ１と補助メモリ７２ａの検査ビットｃ３〜ｃ０
を加えた１５ビットを次のように並べて考える。一般に
ｃｘは２↑ｘの位置に置く。 位置 15 14 13 12 11 10 ９ ８ ７ ビット ｂ11 ｂ10 ｂ９ ｂ８ ｂ７ ｂ６ ｂ５ ｃ３ ｂ４ 位置 ６ ５ ４ ３ ２ １ ビット ｂ３ ｂ２ ｃ２ ｂ１ ｃ１ ｃ０ 検査ビットｃ３〜ｃ０は、図３に示す原理によって、 ｃ３＝ｂ11 XOR ｂ10 XOR ｂ９ XOR ｂ８ XOR ｂ７ XOR
ｂ６ XOR ｂ５ ｃ２＝ｂ11 XOR ｂ10 XOR ｂ９ XOR ｂ８ XOR ｂ４ XOR
ｂ３ XOR ｂ２ ｃ１＝ｂ11 XOR ｂ10 XOR ｂ７ XOR ｂ６ XOR ｂ４ XOR
ｂ３ XOR ｂ１ ｃ０＝ｂ11 XOR ｂ９ XOR ｂ７ XOR ｂ５ XOR ｂ４ XOR
ｂ２ XOR ｂ１ のように生成する。従って、これによればビット誤りが
生じた時その位置を直ちに知ることができる。例えば、
位置11すなわちビットｂ７に誤りが生じた場合には、当
然それを含む検査ビットｃ３，ｃ１，ｃ０に誤りが生じ
るので、誤った位置が11すなわちビットｂ７であること
がわかる。従って、ビットｂ７を訂正すれば良く、訂正
すなわち元に戻すということは反転することに他ならな
いから、この誤りが生じたという信号とXOR （排他的論
理和）をとれば良く、誤り訂正手段７４の前記訂正回路
が排他的論理和をとることはそのためである。ちなみ
に、検査ビットの個数ｋは、検査対象となる情報用のビ
ットの個数ｊとの関係において、ｊ＝５〜１１のときｋ
＝４、ｊ＝１２〜２６のときｋ＝５、ｊ＝２７〜５７の
ときｋ＝６、ｊ＝５８〜１２０のときｋ＝７である。
【００２２】ここで、例えば図５で示すように、車両の
128km走行時に主メモリ４の上位桁用記憶領域４２ａの
ビットｂ１に１ビット誤りが生じても、ビットｂ１の誤
りは誤り訂正手段７４で訂正し、制御手段３へ渡せる。
従って、制御手段３は主メモリ４の記憶内容を使用する
に問題はない。
128km走行時に主メモリ４の上位桁用記憶領域４２ａの
ビットｂ１に１ビット誤りが生じても、ビットｂ１の誤
りは誤り訂正手段７４で訂正し、制御手段３へ渡せる。
従って、制御手段３は主メモリ４の記憶内容を使用する
に問題はない。
【００２３】なお、補助メモリ７２ａにパリテイビット
を１ビット追加して２ビット誤りが生じたことを検出で
きる。この場合、ビット位置までは特定できないため、
制御手段３へは２ビット誤りの生じたことのみ報告す
る。制御手段３はその結果を受け、符号４２ｂで示す他
組の記憶内容を読み出し、これをこれまでの真の総走行
距離として使用する。但し、２ビット以上のビット誤り
の生じる可能性は極めて低く、実際の使用に際しては１
ビット誤りの検出と訂正で十分である。
を１ビット追加して２ビット誤りが生じたことを検出で
きる。この場合、ビット位置までは特定できないため、
制御手段３へは２ビット誤りの生じたことのみ報告す
る。制御手段３はその結果を受け、符号４２ｂで示す他
組の記憶内容を読み出し、これをこれまでの真の総走行
距離として使用する。但し、２ビット以上のビット誤り
の生じる可能性は極めて低く、実際の使用に際しては１
ビット誤りの検出と訂正で十分である。
【００２４】本実施例では、主メモリ４の下位桁用記憶
領域４１についての誤り訂正符号回路は設けていない。
これは、常に下位桁用記憶領域４１の各ワ−ド内のデ−
タ「０」の個数が１個でありかつ４個のデ−タ「０」が
連続していることを監視することにより１ビット誤りを
検出でき、必要に応じて訂正することによる。仮に２ビ
ット誤りが生じた場合には訂正できないが数kmの誤差で
あり、これが生じる可能性は極めて低い。
領域４１についての誤り訂正符号回路は設けていない。
これは、常に下位桁用記憶領域４１の各ワ−ド内のデ−
タ「０」の個数が１個でありかつ４個のデ−タ「０」が
連続していることを監視することにより１ビット誤りを
検出でき、必要に応じて訂正することによる。仮に２ビ
ット誤りが生じた場合には訂正できないが数kmの誤差で
あり、これが生じる可能性は極めて低い。
【００２５】なお、第１検査ビット生成手段７１と第２
検査ビット生成手段７３とは、同一回路であり、共用す
ることも可能である。また、ビット誤りの検出及び訂正
に係る処理は、必ずしも論理回路で行う必要はなく、制
御手段３にマイクロコンピユ−タを用いてソフト的に処
理することも可能である。
検査ビット生成手段７３とは、同一回路であり、共用す
ることも可能である。また、ビット誤りの検出及び訂正
に係る処理は、必ずしも論理回路で行う必要はなく、制
御手段３にマイクロコンピユ−タを用いてソフト的に処
理することも可能である。
【００２６】図５は、本発明の他の実施例を示してお
り、図１で示した前記実施例における主メモリ４の下位
桁用記憶領域４１にも検査ビットを付加するべく４ワ−
ド×６ビットの揮発性メモリ７２ｃが、補助メモリ７２
（図１参照）と同様な働きをなすことにより、下位桁用
記憶領域４１のビットａ１〜ａ６４のビット誤りの検出
及び訂正を行うことができる。なお、前記補助メモリ７
２のように不揮発性メモリとしなかったのは、補助メモ
リ７２ｃは下位桁用記憶領域４１の同一ワ−ド内の記憶
内容が変化する毎に書き換える必要があり、不揮発性メ
モリとした場合には更新回数の点で制約を受けることに
よる。なお、この場合にもパリテイビットを１ビット追
加することにより、前記実施例と同様に２ビット誤りま
で対処することができる。
り、図１で示した前記実施例における主メモリ４の下位
桁用記憶領域４１にも検査ビットを付加するべく４ワ−
ド×６ビットの揮発性メモリ７２ｃが、補助メモリ７２
（図１参照）と同様な働きをなすことにより、下位桁用
記憶領域４１のビットａ１〜ａ６４のビット誤りの検出
及び訂正を行うことができる。なお、前記補助メモリ７
２のように不揮発性メモリとしなかったのは、補助メモ
リ７２ｃは下位桁用記憶領域４１の同一ワ−ド内の記憶
内容が変化する毎に書き換える必要があり、不揮発性メ
モリとした場合には更新回数の点で制約を受けることに
よる。なお、この場合にもパリテイビットを１ビット追
加することにより、前記実施例と同様に２ビット誤りま
で対処することができる。
【００２７】
【発明の効果】本発明は、走行距離に応じたパルス信号
を出力する距離検出手段と、前記パルス信号に応じた走
行距離を演算する距離演算手段と、前記走行距離が単位
走行距離に達する毎に不揮発性メモリから成る主メモリ
の記憶内容を更新する制御手段と、前記記憶内容に応じ
て総走行距離を表示する表示器と、前記主メモリに書き
込まれるデ−タに応じて前記記憶内容のビット誤りを検
出するための検査ビットを生成し前記ビット誤りを検出
した場合には訂正する誤り訂正符号手段を設けたもので
あり、不揮発性メモリのビット誤りの対処が容易とな
り、同じデ−タを不揮発性メモリの３個所以上の複数個
所で記憶させていた従来のものに比べて小型化できる。
また、複雑な判定機能を必要とせずにアルゴリズムの簡
素化が図れるので安価で高信頼性の電子式走行距離計を
提供することができる。
を出力する距離検出手段と、前記パルス信号に応じた走
行距離を演算する距離演算手段と、前記走行距離が単位
走行距離に達する毎に不揮発性メモリから成る主メモリ
の記憶内容を更新する制御手段と、前記記憶内容に応じ
て総走行距離を表示する表示器と、前記主メモリに書き
込まれるデ−タに応じて前記記憶内容のビット誤りを検
出するための検査ビットを生成し前記ビット誤りを検出
した場合には訂正する誤り訂正符号手段を設けたもので
あり、不揮発性メモリのビット誤りの対処が容易とな
り、同じデ−タを不揮発性メモリの３個所以上の複数個
所で記憶させていた従来のものに比べて小型化できる。
また、複雑な判定機能を必要とせずにアルゴリズムの簡
素化が図れるので安価で高信頼性の電子式走行距離計を
提供することができる。
【図１】本発明の実施例を車両のオドメータとして使用
する場合のブロック図。
する場合のブロック図。
【図２】同上実施例のメモリの構成図。
【図３】同上実施例の不揮発性メモリの割付図。
【図４】同上実施例の検査ビットの生成の原理図。
【図５】同上実施例のビット誤りを示すメモリの割付
図。
図。
【図６】本発明の他の実施例のメモリの構成図。
１ 距離検出手段 ２ 距離演算手段 ３ 制御手段 ４ 主メモリ ５ ドライバ ６ 表示器 ７ 誤り訂正符号手段
Claims (1)
- 【請求項１】 走行距離に応じたパルス信号を出力する
距離検出手段と、前記パルス信号に応じた走行距離を演
算する距離演算手段と、前記走行距離が単位走行距離に
達する毎に不揮発性メモリから成る主メモリの記憶内容
を更新する制御手段と、前記記憶内容に応じて総走行距
離を表示する表示器と、前記主メモリに書き込まれるデ
−タに応じて前記記憶内容のビット誤りを検出するため
の検査ビットを生成し前記ビット誤りを検出した場合に
は訂正する誤り訂正符号手段を設けたことを特徴とする
電子式走行距離計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12565792A JPH05296782A (ja) | 1992-04-17 | 1992-04-17 | 電子式走行距離計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12565792A JPH05296782A (ja) | 1992-04-17 | 1992-04-17 | 電子式走行距離計 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05296782A true JPH05296782A (ja) | 1993-11-09 |
Family
ID=14915440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12565792A Pending JPH05296782A (ja) | 1992-04-17 | 1992-04-17 | 電子式走行距離計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05296782A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08271281A (ja) * | 1995-03-30 | 1996-10-18 | Nippon Seiki Co Ltd | 電子式走行距離計 |
-
1992
- 1992-04-17 JP JP12565792A patent/JPH05296782A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08271281A (ja) * | 1995-03-30 | 1996-10-18 | Nippon Seiki Co Ltd | 電子式走行距離計 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0692898B2 (ja) | 電子式オドメータ | |
| JPH05296782A (ja) | 電子式走行距離計 | |
| JP2917699B2 (ja) | 駆動装置 | |
| JP2917677B2 (ja) | 電子式走行距離計 | |
| US20060242451A1 (en) | Memory Checking Device and Method for Checking a Memory | |
| JPH05296781A (ja) | 電子式走行距離計 | |
| JP3116337B2 (ja) | 電子式走行距離計 | |
| JPH05280992A (ja) | 電子式走行距離計 | |
| JP2872031B2 (ja) | 電子式走行距離計 | |
| JP2848119B2 (ja) | 電子式オドメータ | |
| JPH11325953A (ja) | 電子オドメータ装置 | |
| JP3339046B2 (ja) | 電子式データ記憶装置 | |
| JPH05240656A (ja) | 電子式オドメータ | |
| JP2904401B2 (ja) | 車両走行距離記録装置 | |
| JP3087269B2 (ja) | 電子式走行距離計 | |
| JP2858519B2 (ja) | 電子式オドメータ | |
| SU970475A1 (ru) | Запоминающее устройство с обнаружением и исправлением ошибок | |
| JP3280216B2 (ja) | 電子式積算計 | |
| JP2669484B2 (ja) | 電子式走行距離計 | |
| JP2848102B2 (ja) | 電子式走行距離計 | |
| JP3967457B2 (ja) | 電子オドメータ装置 | |
| JPS60105915A (ja) | 電子式オドメ−タ | |
| JPH0565010B2 (ja) | ||
| JP3569076B2 (ja) | 積算値表示装置 | |
| JPH0755496A (ja) | 電子式走行距離計 |