JP2747963B2 - 多相巻上ブラシレス直流モータのためのデジタル−アナログドライバ回路 - Google Patents

多相巻上ブラシレス直流モータのためのデジタル−アナログドライバ回路

Info

Publication number
JP2747963B2
JP2747963B2 JP5036760A JP3676093A JP2747963B2 JP 2747963 B2 JP2747963 B2 JP 2747963B2 JP 5036760 A JP5036760 A JP 5036760A JP 3676093 A JP3676093 A JP 3676093A JP 2747963 B2 JP2747963 B2 JP 2747963B2
Authority
JP
Japan
Prior art keywords
digital
signal
phase
analog
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5036760A
Other languages
English (en)
Other versions
JPH06296391A (ja
Inventor
リチャード・ケイ・オスワード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KUONTAMU CORP
Original Assignee
KUONTAMU CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KUONTAMU CORP filed Critical KUONTAMU CORP
Publication of JPH06296391A publication Critical patent/JPH06296391A/ja
Application granted granted Critical
Publication of JP2747963B2 publication Critical patent/JP2747963B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/10—Arrangements for controlling torque ripple, e.g. providing reduced torque ripple
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/08—Arrangements for controlling the speed or torque of a single motor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/12—Monitoring commutation; Providing indication of commutation failure
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/14—Electronic commutators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P2209/00—Indexing scheme relating to controlling arrangements characterised by the waveform of the supplied voltage or current
    • H02P2209/07—Trapezoidal waveform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の分野】この発明はブラシレス直流モータを駆動
するための電子回路に関する。より特定的には、この発
明はそこからの電気的および音響的ノイズの低減を含む
性能を向上する態様で、ディスクドライブのためのブラ
シレス直流スピンドルモータを駆動するための電子デジ
タル−アナログドライバ回路に関する。
【０００２】
【発明の背景】いわゆる「ブラシレス直流」モータは実
際には、永久磁石フィールド多相同期交流モータであ
り、これらは正弦状の交流波形励起によって駆動されて
いない。コスト、スペースおよびパワー消散要求のため
に、大半のブラシレス直流モータは正弦状の駆動波形に
せいぜい粗く近似する不連続「方形波の切換えられた」
波形によって駆動される。駆動信号の急激なステップ関
数切換は、最小の熱消散（波形の遷移端縁の間でのみ発
生する）を有するデジタルスイッチングトランジスタド
ライバを用いて容易に発生する。しかしながら、デジタ
ル駆動信号の使用は非常に大きいモータ巻線電流および
／または電圧の変化速度を引起こし、巻線と、相互接続
リードと、ドライバの電子部品とから、所望される正弦
波形の基本周波数よりかなり高い周波数で交流フィール
ドを放射させる結果を生じる。これらの漂遊交流フィー
ルドは電気的ノイズおよび干渉を結果として生じる。た
とえばディスクドライブにおいて、ローレベルの読出チ
ャネルフラックス遷移センスプリアンプはブラシレス直
流スピンドルモータと物理的に近いかも知れず、その場
合結果として生じる電気的ノイズはプリアンプの性能を
深刻に劣化させ得る。
【０００３】加えて、駆動電流を正弦状に変化させる代
わりに、それらがモータ巻線の間で急激に切換えられた
場合、モータの鉄経路および巻線上に、発生したモータ
トルクを印加するポイントは急激に変化し、かつこれら
の急激に変化した力は変形および振動を引起こし、ユー
ザが典型的には近くにいるパーソナルコンピュータまた
はデスクトップビジネス機械の場所では特に非常に不愉
快な音響的ノイズを結果として生じる。
【０００４】全波および半波の両方の中間タップされた
またはバイポーラおよびユニポーラのドライバおよび巻
線接続はブラシレス直流モータとともに使用される。現
在好まれている配列において、全波駆動形状は、スピン
ドルモータがその所望される動作速度へ向かって回転が
早くなっている最初のパワーオン間隔の間に用いられ
る。一旦動作速度の約半分に達すると、半波の中間タッ
プされた接続が実行され、この形状は先行技術および新
規の回路設計に関連してこれから議論されるが、この発
明の原則は、所望により全波またはバイポーラ形状に容
易に応用可能であり、かつ簡単に拡張されることができ
る。
【０００５】図１および図２を参照して、従来のブラシ
レス直流モータ１１のための整流位相角信号は、ある型
の位置エンコーダ１２（ホール効果半導体装置を用いる
磁気エンコーダ等）の助けを借りるか、いわゆる「ホー
ルレス」ブラシレス直流モータ中のモータ巻線に誘起さ
れた逆起電流をモニタする電圧波形比較器の助けを借り
るかのいずれかで得られる。図１に示されるように、エ
ンコーダ１２および適当な下流の処理回路は、方形波信
号ＨＡ、ＨＢおよびＨＣ（図１に示されるモータ１１等
のＹ接続された回転三相ブラシレス直流モータの中立ま
たは中間タップＮに対する近正弦状モータ端子位相電圧
Ａ、ＢおよびＣに関係して図２に示される）を発生す
る。
【０００６】図１および図２において従来の励起電流波
形がＩA 、ＩB およびＩC として示され、図１において
電流の流れは電流Ｉの各々に関連した矢印によって示さ
れる。これらの従来の駆動信号の急激な端縁は不愉快な
電気的および音響的ノイズをモータ１１内で発生させ
る。ローパスフィルタまたはある形状のスルーレートリ
ミタをこれらのモータシステムのドライバに加えて、図
２に示されるようにステップ関数駆動電流波形ＩA 、Ｉ
B およびＩC の角をわずかに丸みを付けて示される破線
の波形部分を生成することは先行技術の通常の方策であ
る。
【０００７】これらの先行技術はより高周波の高調波を
減衰させることにより電気的ノイズを受容可能なレベル
に低減させるためには有用であるが、それらは音響的ノ
イズの問題を適切に解決しない。モータ巻線のインダク
タンス対抵抗（Ｌ／Ｒ）時定数のオーダ（典型的には数
十マイクロ秒）である電流の変化速度は電気的ノイズを
受容可能に低くするが、この変化速度はなお非常に速す
ぎるので音響的ノイズを適切に低減できない。モータ駆
動電流の変化速度が先行技術で用いられる公知の方法に
よってより長くされる場合、多くの困難なことが典型的
に生じる。第１に、そこで連続した位相の電流が等しい
大きさに達する効果的な整流ポイントが非常に遅延され
るため、モータトルク出力が大幅に減じられ、そのため
モータ効率が大いに害される。第２に、システム全体を
より複雑にしよりコストを費して、かなりの量の電子部
品を追加することにより、切換ポイントの遅延を埋合せ
るために切換えの開始を速めることができる。しかしな
がら、もし速度が電流の振幅をトラックするように調節
されなければ、整流ポイントはなお様々である。これは
大くの活性線形ランプ発生回路での問題である。第３
に、必要とされる低周波数フィルタのキャパシタの値が
物理的に嵩ばりかつ高価になるため、マイクロウィンチ
ェスタおよびより小さいディスクドライブ等の多くの小
型の応用には実用的ではなくなってしまう。第４に、フ
ィルタをドライバの活性回路中に位置付けすることによ
りサイズの低減を達成するが、結果として能動素子パラ
メータ変動トレランスに対する感度を生じ、これは効果
的な整流ポイントをシフトさせてしまう。第５に、もし
波形が受動フィルタに典型的なように時間の指数関数で
あれば、それらは端縁で正弦波または台形波形からさえ
も大きくはずれる。第６に、ターンオンおよびターンオ
フ波形の和は整流ポイントのシフトおよびトルクリプル
を防ぐために一定かつ指令値に等しくなければならない
が、この要求はフィルタで達成することが非常に困難で
ある。
【０００８】したがって、上に記された先行技術に付随
する欠点および不利な点のないブラシレス直流モータ中
のノイズを低減するドライバ回路に対して、これまで未
解決の必要性が残っている。
【０００９】
【発明の概要】この発明の一般の目的は、先行技術の制
限および欠点を克服するブラシレス直流モータのための
ドライバ回路を提供することである。
【００１０】この発明の他のより特定的な目的は、制御
可能な電気的デジタル波形関数発生器を用いて、音響的
ノイズを単純化された効率的な態様で低減するブラシレ
ス直流モータのためのドライバ回路を提供することであ
る。
【００１１】この発明の他の特定的な目的は、水晶制御
されたデジタルシンセサイザおよび乗算器の正確さで理
想に近いランプ電流波形を発生しかつ出力し、さらに論
理回路を利用しかつ必要とされるアナログ回路の量を最
小限にする態様で各位相のパワードライバにために別個
の閉電流制御ループを用いる、多相ブラシレス直流モー
タのためのドライバ回路を提供することである。
【００１２】この発明のもう１つの特定的な目的は、台
形関数等の所望関数駆動信号波形を発生し、かつ最小限
の論理素子と、アレイの間で必要とされる入力／出力ピ
ン接続とを用いて、デジタルおよびアナログ両方のＶＬ
ＳＩ応用特定論理アレイでの実現に適した論理回路を用
いる、ブラシレス直流モータのためのドライバ回路を提
供することである。
【００１３】この発明のさらに他の特定的な目的は、ア
ナログ回路は単一のアナログ集積回路アレイ中に位置付
けされ、かつデジタル論理素子は別の論理のみのデジタ
ル集積回路中に位置付けされ、２つの集積回路間の信号
ラインの数は最小限にされ、それにより各集積回路中の
チップの外部コネクタピンの数を最小限にする、ブラシ
レス直流モータのためのドライバ回路を実現するための
デジタル論理およびアナログ回路を構成することであ
る。
【００１４】この発明のさらにもう１つの特定的な目的
は、ディスクドライブの動作の間にスピンドルモータア
センブリから発する音響的ノイズを大幅に低減させるス
ピンドルモータを有する、高容量、高性能ディスクドラ
イブを提供することである。
【００１５】この発明の原理に従って、デジタル−アナ
ログドライバ回路はたとえばディスクドライブのために
三相ブラシレス直流スピンドルモータについて設けら
れ、かつ３つの位相についてデジタル整流制御信号を発
生するための整流位相発生回路を含む。ドライバ回路は
整流制御信号に応答して整流ゲート信号を発生する論理
回路と、論理回路によって与えられた整流ゲート信号に
応答しかつ高周波数クロッキング信号にさらに応答し
て、高周波数クロッキング信号のベース期間と整流ゲー
ト信号に同期された時間決めされた間隔とを有するパル
ス幅変調されたデジタル関数信号を発生し、かつデジタ
ル関数信号を論理回路に与えるためのデジタル関数発生
回路とを含み、論理回路は反転されたデジタル関数信号
を発生するための関数信号反転回路を含み、かつ整流ゲ
ート信号に同期してデジタル関数信号と反転されたデジ
タル関数信号とを選択的に出力するためのゲート回路を
有し、ドライバ回路はさらにブラシレス直流モータの所
望される回転速度に対応して速度制御信号を発生するた
めの速度制御信号発生回路と、論理回路とデジタル−ア
ナログ変換回路との間に接続されるパルス高パルス幅変
調器回路とを含み、変調器回路は複数個の速度制御信号
の前記１つによってデジタル関数／反転されたデジタル
関数信号の各々を乗算し、その結果として生じる積は前
記速度制御信号の大きさに関連したピーク振幅を有する
関数信号を含み、ドライバ回路はさらにデジタル関数信
号と反転されたデジタル関数信号とをアナログ位相駆動
信号に変換するための３つのデジタル−アナログ変換回
路と、前記アナログ位相駆動信号に各々が応答して駆動
電流をブラシレス直流モータの一位相に与えるための３
つの整流位相トランジスタドライバとを含む。
【００１６】この発明の一局面において、デジタル関数
発生回路によって出力されたパルス幅変調されたデジタ
ル関数信号は、漸次変化するデューティサイクルのデジ
タルパルスの列を含む部分を含み、デジタル関数発生回
路は複数個のカウンタを含み、その一方はデジタルパル
スの列の一期間内で予め定められた数の増分をカウント
するように設定され、かつその他方は高周波数クロッキ
ング信号で回帰的にカウントするように設定され、さら
に一方のカウンタによって到達されたカウントと他方の
カウンタによって到達されたカウントとの比較に応答し
てパルス列を与えるための比較器を含み、デジタル関数
信号は前記３つの整流位相トランジスタドライバに与え
られるように一般的に台形の駆動信号を結果として生じ
る。
【００１７】この発明の他の局面として、論理回路と、
速度制御信号発生回路と、パルス高パルス幅変調器回路
と、３つのデジタル−アナログ変換回路と、３つの整流
位相トランジスタドライバとは、１つのアナログ集積回
路アレイの少なくとも一部を含み、デジタル関数発生回
路は１つのデジタル集積回路アレイの少なくとも一部を
含み、かつデジタル−アナログドライバ回路に関連して
アナログ集積回路アレイとデジタル集積回路アレイとの
間で制御される２つの信号制御ラインが存在する。
【００１８】この発明のもう１つの局面として、整流位
相発生回路は複数個のホール効果検出器を含む。
【００１９】この発明のさらに他の局面として、ブラシ
レス直流スピンドルモータは中立位相接続でのワイ（Wy
e)接続された固定子を含み、かつブラシレス直流スピン
ドルモータの最初の動作の間に作動可能な全波バイポー
ラソースシンク三相ドライバと、作動スイッチ制御信号
に応答して全波バイポーラソースシンク三相ドライバを
駆動するための駆動回路および、ブラシレス直流スピン
ドルモータの維持された速度上昇動作の間に作動可能な
３つの整流位相トランジスタドライバと組合わさった中
立位相ドライバを含む論理回路と、前記速度制御信号発
生回路をモニタしかつ制御し、かつ前記作動的スイッチ
制御信号を発生するためのスピンドルモータデジタルマ
イクロコントローラとをさらに含む。
【００２０】この発明のさらに他の局面において、一方
のカウンタはプリセット可能９−ビットカウンタを含
み、かつ他方のカウンタは自走８−ビットカウンタを含
み、かつ比較器は９−ビットカウンタの下位８ビットに
よって出力されたカウントを８−ビットカウンタによっ
て出力されたカウントと比較するための８−ビット比較
器を含み、９−ビットカウンタの上位オーダのビットが
セットされた後、９−ビットカウンタはフルカウント信
号をさらに発生してそのカウントをやめる。
【００２１】この発明のさらにもう１つの局面として、
関数発生表ルックアップ回路は９−ビットカウンタによ
ってアドレス指定されるように接続されて８−ビット比
較器に出力を与えてもよく、それにより予め定められら
た所望される特性のデジタル関数が関数発生回路によっ
て発生され得る。
【００２２】この発明のこれらのおよび他の目的、利
点、局面および特徴は、添付の図面とともに提出される
以下の好ましい実施例の詳細な説明を考慮した上でより
完全に理解されるであろう。
【００２３】
【好ましい実施例の詳細な説明】図１を再び参照して、
この発明を組入れるドライバ回路の例１０は、この例に
おいてミニチュア（３．５インチ直径）固定ディスクド
ライブのためのダイレクトドライブスピンドルモータで
ある、従来の三相ブラシレス直流モータ１１に改良され
た駆動信号を与える。かかるディスクドライブの一例は
ハッチ（Hatch)他に付与され同一譲受人に譲渡された米
国特許第4,027,241 号において見られ、その開示はここ
に引用により援用される。インハブスピンドルモータを
含む例示的ディスクスピンドルアセンブリは、ハッチに
付与され同一譲受人に譲渡された米国特許第5,031,061
号において説明され、その開示はここに引用により援用
される。他のディスクドライブの例はこの発明の原理を
容易に利用し得る。
【００２４】三相ブラシレス直流モータ１１はこの例に
おいてはワイ接続されている３組の巻線を含み、それに
より中央接続ノードまたは「中立」ノードＮを規定し、
かつユニポーラつまり半波駆動条件およびバイポーラつ
まり全波駆動条件を容易にする。実務において、９つの
溝（位相当り３巻線）を有する固定子が８ポール永久磁
石回転子とともに使用され、その結果位相間のコギング
を最小限にする。この９溝８位相構成はたとえば例とし
て日本で公開された出願第59-153,452（1984）において
示され、その開示はここに引用により援用される。より
最近の反コギングスピンドルモータの例はたとえば米国
特許第4,774,428 号および第4,858,044号において見ら
れる。このようにモータ１１において、巻線の組Ａ−
Ｎ、Ｂ−ＮおよびＣ−Ｎが存在する。モータ開始動作位
相の間にモータ巻線Ａ−Ｎ、Ｂ−ＮおよびＣ−Ｎのそれ
ぞれに対して電流の全波バイポーラソーシングのために
３つの電源ドライバ１４、１６および１８が存在する。
【００２５】モータ１１が、モータ速度マイクロコント
ローラ３９によって好ましくはモニタされるように２４
００ＲＰＭ（４０Ｈｚ）等の予め定められた適切な中間
動作速度に達すると、モータドライバシステム１０はマ
イクロコントローラ３９によって与えられたデジタル制
御に応答して半波動作に切換わり、かつ中立ソース２０
は中立ソースノードＮに電流を供給し、かつソース１
４、１６および１８はオフにされる。電流は電圧バス２
２からソースドライバ１４、１６、１８および２０を介
して供給される。従来のように、電流ソースドライバ１
４−２０は典型的にはバイポーラＰＮＰパワートランジ
スタとして実現される。
【００２６】シンクドライバ２４、２６および２８はそ
れぞれ巻線Ａ−Ｎ、Ｂ−ＮおよびＣ−Ｎの間で接地に接
続される。低値電流検知抵抗器３４、３６および３８は
それぞれドライバ２４、２６および２８と接地との間で
直列に接続される。従来のように、シンクドライバは典
型的にはＮチャネル絶縁ゲート電界効果パワートランジ
スタ（ＮＦＥＴｓ）として実現される。モータ１１のバ
イポーラ（全波）動作の間、巻線Ａ−Ｎ、Ｂ−Ｎおよび
Ｃ−Ｎを通る電流はソースドライバ１４、１６および１
８によって供給源Ｖｓから同時にソースされ、かつ位置
エンコーダ１２によって発生した整流信号に従ってシン
クドライバ２４、２６および２８によって接地等のリタ
ーン経路へシンクされる。モータ１１のユニポーラ（半
波）動作の間、ソースドライバ１４、１６および１８は
機能的に不能化されかつ中立ソースドライバ２０によっ
て取換えられ、かつたとえばエンコーダ１２によって発
生した整流信号に従って、電流は供給源Ｖｓから中立ソ
ースドライバ２０を通り中立ソースＮからノードＡ、Ｂ
およびＣへ流れる。
【００２７】この発明の原理に従って、台形状の駆動信
号Ｉ′A 、Ｉ′B 、およびＩ′C 等のほぼ正弦状の軌跡
をたどる新しいデジタル的に合成された関数駆動信号は
デジタル−アナログドライバ回路１０において発生し、
かつこの例において図３に示される波形Ｉ′A 、
Ｉ′B 、およびＩ′C を結果として生じる。これらの波
形は最終の定常状態速度でモータ１１の動作の間にシン
ク増幅器２４、２６、および２８によって与えられ、そ
の結果電気的ノイズと特に音響的ノイズとを含むノイズ
が大幅に低減される。駆動信号Ｉ′A 、Ｉ′B 、および
Ｉ′C の発生がこれから図４−図７に関連して議論され
る。
【００２８】図４を参照して、ドライバ回路１０のアナ
ログ部分３０はスイッチング論理回路４０と、第１のパ
ルス幅変調器４２と、デジタル−アナログコンバータと
して構成されるローパスフィルタ復調器４４とを含む。
信号ライン４５はデジタルマイクロコントローラ３９に
よって発生したモータ速度コマンドのデューティサイク
ル変調された論理信号表現をＰＷＭ４２から復調器回路
４４へ与え、そこでそれはキャパシタ４８上でアナログ
速度コマンド値Ｖｃｏｎｔに変換されてライン４７上に
出力される。
【００２９】駆動ゲート４６からの３つの駆動ラインは
シンクドライバ２４、２６および２８に３つの駆動信号
を与え、一方論理回路４０からの３つの駆動ラインはソ
ースドライバ１４、１６および１８に駆動信号を与え
る。キャパシタ４８は復調器４４のためにＶｃｏｎｔフ
ィルタを与える。演算増幅器１０６、１０８および１１
０（図５）のそれぞれに連結したキャパシタ５０、５２
および５４はシンクドライバ２４、２６および２８に与
えられた駆動関数波形Ｉ′A 、Ｉ′B 、およびＩ′
C （図３）をＰＷＭローパスリプルでフィルタする。
【００３０】アナログＩＣ３０上でアナログ回路セルで
形成されるデジタル論理回路４０は整流角エンコーダ１
２から整流位相センサ入力ＨＡ、ＨＢおよびＨＣを受取
る。デジタル論理回路６０（図６Ａ）からライン４３上
で与えられたランプイン信号出力もまた論理回路４０に
与えられる。ライン４７上のユニポーラ／バイポーラ整
流制御信号もまた論理回路４０に与えられる。整流制御
信号入力を含む排他的ＯＲ出力信号（図７の波形Ａ）は
論理回路４０によってライン４１を介してデジタル回路
６０に出力される。
【００３１】モータ速度電圧制御信号Ｖｃｏｎｔは電圧
−電流コンバータ回路４９に入る。スルーレート制御信
号ＳＬＥＷはシンクドライバ２４、２６および２８に入
り、かつ電流検知入力はまた検知抵抗器Ｒ３４、Ｒ３６
およびＲ３８から与えられる。第１のＰＷＭ４２を除い
ては、図４で示される回路エレメントのすべて（デジタ
ル論理ブロック６０以外）は、公知の標準セル、アナロ
グＩＣ製造技術およびプロセスを用いて１つのアナログ
集積回路アレイ内で好ましくは形成される。
【００３２】図５はたとえばアナログ回路アレイ３０内
で形成される回路エレメントのより詳しい回路の詳細を
示す。デジタル論理回路４０（アナログＩＣアレイのア
ナログ回路セルで形成される）は２つの排他的ＯＲゲー
ト５６および５８を含み、それらは整流位相信号ＨＡ、
ＨＢおよびＨＣを受取り、かつライン４３上でクロッキ
ング信号を発生しかつ出力してモータ１１の検知された
回転に同期されたデジタル回路６０に送る。デジタル論
理回路６０はＲＡＭＰ ＩＮライン４３を介して循環Ｐ
ＷＭランプ信号を発生しかつ出力する。デジタルデコー
ダ６２は３つの整流位相信号ＨＡ、ＨＢおよびＨＣを３
つの論理ゲート信号ＨＡ・ＮＯＴ ＨＢ、ＨＢ・ＮＯＴ
ＨＣおよびＨＣ・ＮＯＴ ＨＡへデコードする。
【００３３】これらの論理ゲート信号は図５に示される
ようにＡＮＤゲート６４、６６、６８、７０、７２およ
び７４への入力としてそれぞれ与えられる。ゲート６
４、７２および６８への他の入力は、デジタル論理集積
回路６０（図６Ａ）から出力ライン４３上で与えられる
デジタルＰＷＭ立上がりランプ信号である。この信号は
インバータ７６によって反転され、それから図５にまた
示されるように３つの他のＡＮＤゲート７０、６６およ
び７４へ立下がりランプ信号として与えられる。ＡＮＤ
ゲート６４および７０からの出力はＯＲゲート７４へ入
力を与える。ＡＮＤゲート６６および７２からの出力は
第２のＯＲゲート８０へ入力をあたえる。ＡＮＤゲート
６８および７４からの出力は第３のＯＲゲート８２へ入
力を与える。排他的ＯＲゲート５６および５８と、整流
位相デコーダ回路６２と、ＡＮＤゲート６４−７４およ
び関連したＯＲゲート７４−８２はアナログＩＣ回路ア
レイ３０内で形成されるデジタル論理回路４０の全体を
構成する。
【００３４】ＯＲゲート７４からの出力は、１対のエミ
ッタ接続されたＰＮＰトランジスタ８４および８６と負
荷抵抗器８８として形成される差動増幅器の一方の側に
入る。同様に、ＯＲゲート８０からの出力はＰＮＰトラ
ンジスタ９０のベースに接続し、そのエミッタは他のＰ
ＮＰトランジスタ９２に接続される。負荷抵抗器９４は
トランジスタ９２のコレクタと接地との間に接続され
る。同様の態様で、ＯＲゲート８２からの出力はトラン
ジスタ９６のベースに接続され、そのエミッタは負荷抵
抗器１００をまた有するトランジスタ９８のエミッタに
結合される。構成されるように、トランジスタの対８４
−８６、９０−９２および９６−９８はパルス高−パル
ス幅乗算器を構成する。各乗算器は、上に記述されたよ
うに、論理回路４０に関連して説明されるように整流エ
ンコーダ位相角信号ＨＡ、ＨＢおよびＨＣをデコードす
ることにより適切な位相関係においてデコード（可能
に）される。
【００３５】トランジスタ８６、９２および９８のベー
スにはライン１０２を介して論理しきい値電圧が与えら
れる。速度レギュレータ回路からの入力制御電圧Ｖｃｏ
ｎｔｒｏｌは電圧−電流コンバータ回路４９によって電
流に変換される。モータ速度制御電圧に対応する３つの
同一に整合した電流は、回路４９によってトランジスタ
対８４−８６、９０−９２および９６−９８の共通に接
続されたエミッタへ与えられる。これらの整合した電流
はコマンドされた電流を含み、それに続いてモータドラ
イバ１０によって実際の位相電流大きさが出力される。
【００３６】乗算器対８４−８６、９０−９２および９
６−９８の各々からの出力は、キャパシタ５４、５２ま
たは５０によって形成される関連したローパスフィルタ
フィルタ積分器によって平均にされる可変デューティサ
イクルを含む。３つの増幅器１０６、１０８および１１
０はそれぞれ図５に示されるようにゲート駆動制御電圧
をＮＭＯＳパワーシンクドライバ２４、２６および２８
に与える。
【００３７】乗算器対８４−８６、９０−９２および９
６−９８の各々によって出力される結果として生じる波
形は直流電圧であり、それは制御電流×デジタル的に合
成されたランプ関数に比例し、それは各駆動位相の各サ
イクルの間に０から１へおよび１から０へ交互に変化す
る。キャパシタ５０、５２および５４によって与えられ
るローパスフィルタはデューティサイクル搬送波周波数
の高周波数リプルを減衰させ、かつランプの傾斜に影響
しないということが理解されるべきである。したがっ
て、キャパシタ５０、５２および５４の各々についての
値は重要ではない。重要なことは、論理インバータ７６
が、正確な利得制御および正確なベースライン基準電圧
制御を有する線形アナログ増幅器を必要とするのではな
く、たとえば立上がり傾斜から立下がり傾斜へランプを
反転させることである。
【００３８】ここで図６Ａに移って、デジタル回路６０
は好ましくはより大規模な高密度ＣＭＯＳ ＶＬＳＩア
レイの小部分として形成される。回路６０は、速度制御
マイクロコントローラ３９をクロック動作する信号と同
一のまたはそれに位相関連した、オンボード２０ＭＨｚ
方形波クロック信号等のシステムクロック信号をクロッ
ク入力１１２で受取る。この信号はフリップフロップ等
の２で除算する回路１１４によって１０ＭＨｚに除算さ
れ、それはライン１１６上で１０ＭＨｚ方形波信号を出
力する。入力１１２でのクロック信号はまた、この例に
おいて４３で除算するように設定されるプログラム可能
除算器１１８へ拡張する。こうして除算器１１８は４６
５．１ＫＨｚの周波数を有する方形波をライン上で出力
し、これは４５００ＲＰＭの速度で動作する三相モータ
速度のために所望されるデジタル的に合成された駆動関
数位相を発生するための基礎的なクロック期間である。
この４６５．１ＫＨｚ信号は９−ビット２進カウンタ１
２２へのクロック信号として与えられる。
【００３９】アナログＩＣ３０上でアナログ回路セルを
用いて実現されるかなり速度の遅いデジタル論理から結
果として生じ得るいかなるトレランス（急端縁遷移より
少ない）も排除するために、制御ラッチ１２４がゲート
５８からの入力信号を再同期するために設けられる。図
６Ｂに示されるように、制御ラッチ１２４はＡＮＤゲー
ト１２５を含み、これはライン１２８から直接的にセッ
ト入力を受けかつインバータ１２７によって反転される
入力ライン４１からリセット入力を受取る。ＡＮＤゲー
ト１２５からの出力は２０ＭＨｚクロック１１２によっ
てクロック動作されるフリップフロップ１２９へデータ
入力を与える。
【００４０】制御ラッチ１２４はゲート５８（図５）か
らの入力ライン４１上の入来する排他的ＯＲ信号（図７
の波形Ａ）によってリセットされる。制御ラッチ１２４
からのラッチされた入力信号はライン１２６を介して９
−ビットカウンタ１２２のプリセット入力へ与えられ
て、この例においては好ましくは０８０Ｈｅｘである予
め定められたカウントにそれをプリロードするが、これ
はディスクドライブ内でドライバ回路１０が好ましくは
関連するディスクドライブシステムの埋込まれたモータ
速度マイクロコントローラからの入力によって容易にプ
ログラム可能にされ得る。９−ビットカウンタのフルス
ケール出力１２８はカウンタ１２２を不能化するための
イネーブル信号として機能し、その結果カウンタは１つ
のカウント間隔内で最大のデューティサイクルカウント
が達成された後は、カウントを継続しない。ライン１２
８上のフルスケール出力もまたラッチ１２４をセットす
る。
【００４１】リングカウンタとして構成される自走８−
ビット２進カウンタ１３２は、ライン１１６を介して与
えられる１０ＭＨｚクロックから高周波数カウント値を
発生する。８ビットカウント値は８ビット比較器１３４
に与えられ、それはまたバス１３０を介して９−ビット
カウンタ１２２によって出力される８ビットカウント値
を受取る。９−ビットカウンタ１２２の９番目のビット
（ＭＳＢ）が真となった後に、ライン１３６上の比較器
１３４の出力は、９−ビットカウンタ１２２によって出
力された下位８ビットカウントが自走８−ビットカウン
タ１３２によって出力されたカウントの値に等しいかま
たはそれを超える限りは真である。自走８−ビットカウ
ンタ１３２が９−ビットカウンタ１２２よりもかなり速
く走っている状態で、ライン１３６上の８−ビット比較
器からの出力は、０デューティサイクルから１デューテ
ィサイクルへ安定して増加しているデューティサイクル
のパルスの列を含む関数を含む。増加しているデューテ
ィサイクルは図７の波形Ｃで破線の立上がりランプライ
ン１３７としてグラフに描かれる。
【００４２】予め定められたカウント（１００Ｈｅｘ）
が図７の波形Ｃのポイント２に達したとき、比較器１３
４の出力でのＡＮＤゲート１４０は能動化され、かつ関
数のランプ部分が出力されるのはこの時点である。ＡＮ
Ｄゲート１４０からの出力は、デジタル論理回路６０を
通るいかなる伝播遅延も所望されるデューティサイクル
ランプに影響しないようにＤフリップフロップ１４４に
よって１０ＭＨｚクロックに再ロックされる。
【００４３】ラッチ１４４からのランプされたパルス列
部分を含む真出力Ｑはマルチプレクサ１４８への一入力
として与えられるが、一方マルチプレクサ１４８への他
の入力はライン４１上の入力信号によって与えられる。
ディスクドライブシステムの速度制御マイクロプロセッ
サからのようなライン４７上の「シェイプオン」制御値
はマルチプレクサ１４８にライン１４６上のパルス列信
号とライン４１上の入力信号とを選択させる。こうして
可能な限り迅速にスピンモータを運転速度へ上げること
が必要な場合、ランプ発生パルス列回路がバイパスされ
る。
【００４４】ここで図７に移って、ライン４１上の入力
波形Ａはこの例において１．１１ミリ秒である期間を有
する方形波として見られ、それはたとえば８ポール三相
モータを用いて達成される４５００ＲＰＭ（７５Ｈｚ）
の公称モータ速度の１２倍に対応する。制御ライン４７
上のシェイプオン信号が、回路１０の最初の速度上昇バ
イポーラ動作の間のように、ライン４３上の出力信号と
して入力信号を選択する場合、図７の波形Ｂが結果とし
て生じる。しかしながら、図６Ａのランプ発生デジタル
論理回路が、ライン４３を介して与えられる出力として
ライン１４６上の信号を選択することによって能動化さ
れる場合、図７の波形Ｃが達成される。図７の波形Ｃに
よって与えられる関数を達成するために、９−ビットカ
ウンタ１２２は４６５．１ＫＨｚのカウント周波数を有
するように配列される。自走８−ビットカウンタ１３２
によって与えられたロールオーバーカウント繰り返し速
度は１０ＭＨｚ／２５６でありそれは３９．０６ＫＨｚ
である。図７の波形Ｃに示されるように、９−ビットカ
ウンタはカウントを０８０（Ｈｅｘ）にプリセットした
状態で時間１でカウントを開始する。時間２で１００
（Ｈｅｘ）カウントに達したとき、パルスが発生しかつ
ラッチ１４４から出力される。結果として生じるパルス
列のパルスのデューティサイクルの半分のポイントであ
る時間３で、９−ビットカウンタによって達せられたカ
ウントはたとえば１７Ｆ（Ｈｅｘ）である。９−ビット
カウンタ１２２が時間４で１ＦＦ（Ｈｅｘ）のフルカウ
ントに達したとき、カウンタはカウントをやめかつライ
ン４１上の入力信号の次の立下がり端縁まで再びカウン
トを始めない。図７の波形Ｃで時間２と時間４との間で
示される活性ランプカウント間隔の間、ラッチ１４４に
よって出力されたパルスの幅はカウント間隔の始まり
（時間２）での非常に狭い（最小のデューティサイク
ル）パルスからカウント間隔の端部（時間４）での非常
に広い（最大デューティサイクル）パルスまで安定して
増加する。この変調されたパルス幅パルス列はこうして
キャパシタ５０、５２および５４によって形成される積
分器によって順に積分されると滑らかな立上がりランプ
整流信号となる。重要なことは、インバータ７６がラン
プのデューティサイクルを反転し、そのため滑らかな立
下がりランプ整流信号を与え、それはいかなる特別のア
ナログ回路または回路平衡もしくは調節を必要とするこ
となく立上がりランプ信号と正確に対称的である。パル
スの高さは制御電圧Ｖｃｏｎｔｒｏｌによって制御さ
れ、かつこの高さはモータの速度を制御する。
【００４５】融通性を増すために、もしモータの７５Ｈ
ｚの回転速度が変化すれば、除算器回路１１８中の除数
もまたそれに従って変化する。もしモータの整流角がモ
ータ中の運転電流を最小限にするために調節されれば、
９−ビットカウンタ中にある０８０（Ｈｅｘ）はモータ
速度制御プロセッサ３９によって調節される。
【００４６】重要なことに、この好ましい実施例におい
て、図５のアナログ回路と図６Ａのデジタル回路との間
のインターフェース接続のために必要とされるのは２つ
の入力／出力ライン（ピン）４３および４１のみであ
る。当業者は図６Ａの論理回路６０が９−ビットカウン
タ１２２と比較器１３４との間に関数表ルックアップを
含むように修正され、かつ図５のアナログ回路へ他の比
較器出力ラインを加えることによって、いかなる追加の
アナログ構成要素もなしに台形の駆動信号の代わりにほ
ぼ完全な正弦波等の任意の所望される形状の対称的な関
数が達成されるということを理解するであろう。
【００４７】この発明の実施例をこのように説明してき
たので、この発明の目的が完全に達成されたとここで理
解され、また当業者によって構成における多くの変化お
よびこの発明の広く異なる実施例および応用がこの発明
の精神および範囲から逸脱することなく自明であるとい
うことが理解されるであろう。この開示および説明は純
粋に例示的であり、限定的であるとは全く意図されな
い。
【図面の簡単な説明】
【図１】この発明の原理を組入れる直流ブラシレススピ
ンドルモータのためのドライバ回路の電気的ブロックお
よび概略図である。
【図２】図１に示される直流ブラシレススピンドルモー
タの従来の動作に関連して発生する一連のモータ端子電
圧および位相角整流エンコーダ波形の図である。
【図３】この発明の原理に従う一連の波形を説明する図
である。図３の波形は説明を明確にかつ単純化するため
に図２の波形と同一の水平時間ドメイン軸に沿ってグラ
フが描かれる。
【図４】図１の図内に含まれるアナログ駆動回路の局面
のより詳細なブロック図である。
【図５】図４の図に示されるアナログ回路のさらにより
詳細なブロックおよび回路概略図である。
【図６】Ａは図５の回路内で１つのブロックとして示さ
れるデジタル論理回路の論理ブロック図であり、Ｂは図
６のデジタル論理回路内の制御ラッチの詳細なブロック
図である。
【図７】この発明の原則に従う図５の回路によって発生
する一連の電流形成論理信号波形の図である。
【符号の説明】
１０ デジタル−アナログドライバ回路 １１ 三相ブラシレス直流モータ １２ 整流角エンコーダ ３０ アナログＩＣ ４９ 電圧−電流コンバータ ６０ デジタル論理回路 ７６ インバータ

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 デジタルの多相整流制御信号（ＨＡ，Ｈ
    Ｂ，ＨＣ）を発生する整流位相発生手段（１２）を含む
    多相巻ブラシレス直流モータ（１１）のためのデジタル
    −アナログドライバ回路（１０）であって、 前記多相整流制御信号を受取るように結合され、前記多
    相整流制御信号のそれぞれの論理レベル変化に応じてレ
    ベル遷移するパルス列からなる整流ゲート信号（４１）
    を発生する論理手段（４０）と、 前記整流ゲート信号および高周波数クロッキング信号
    （１１２）を受取るように結合され、前記整流ゲート信
    号に同期して時間決めされた周期を有しかつ漸次増大す
    るデューティサイクルのデジタルパルスの列のセグメン
    トを前記周期内に有するようにパルス幅変調されたデジ
    タル関数信号（４３）を発生して前記論理手段に与える
    デジタル関数発生手段（６０）とを備え、 前記論理手段（４０）は、 前記デジタル関数信号を反転する関数信号反転手段（７
    ６）と、 前記デジタル関数信号と前記反転されたデジタル関数信
    号とを受取るように結合され、前記多相巻ブラシレス直
    流モータの各相ごとに、前記デジタル関数信号の１周期
    および前記反転されたデジタル関数信号の１周期を連続
    して各々含む複数のデジタル位相駆動信号を発生するゲ
    ート回路手段（６２，６４，６６，６８，７０，７２，
    ７４，８０，８２）とを含み、 前記デジタル−アナログドライバ回路は、 前記デジタル位相駆動信号を受取るように結合され、前
    記デジタル位相駆動信号を複数のアナログ位相駆動信号
    に変換する複数のデジタル−アナログ変換手段（５０，
    ５２，５４）と、 前記アナログ位相駆動信号を受取るように結合された複
    数の位相トランジスタ駆動手段（２４，２６，２８）と
    をさらに備え、各前記位相トランジスタ駆動手段は、前
    記アナログ位相駆動信号に対応した駆動電流を前記多相
    巻ブラシレス直流モータの対応する位相巻線に与える、
    デジタル−アナログドライバ回路。
  2. 【請求項２】 前記多相巻ブラシレス直流モータの所望
    の回転速度に対応して複数の速度制御信号を発生する速
    度制御信号発生手段（４９）と、 前記論理手段と前記デジタル−アナログ変換手段との間
    に接続されるパルス高パルス幅変調器手段（４６）とを
    さらに備え、前記パルス高パルス幅変調器手段は、前記
    複数個の速度制御信号によって前記複数個のデジタル位
    相駆動信号のそれぞれを乗算し、前記乗算されたデジタ
    ル位相駆動信号の各々は前記対応する速度制御信号の大
    きさに関連するパルス振幅を有する、請求項１に記載の
    デジタル−アナログドライバ回路。
  3. 【請求項３】 前記デジタル関数発生手段は、複数個の
    カウンタ手段（１２２，１３２）を含み、前記カウンタ
    手段の一方は前記デジタルパルスの列の１周期内におけ
    る予め定められた数の増分をカウントするように設定さ
    れ、前記カウンタ手段の他方は高周波数クロッキング信
    号で循環的にカウントするように設定され、前記デジタ
    ル関数発生手段は、前記一方のカウンタ手段が到達した
    カウントと前記他方のカウンタ手段が到達したカウント
    とを比較して前記デジタルパルスの列を前記論理手段に
    与える比較器手段をさらに含む、請求項１に記載のデジ
    タル−アナログドライバ回路。
  4. 【請求項４】 前記論理手段と、前記複数個のデジタル
    −アナログ変換手段と、前記複数個の位相トランジスタ
    駆動手段とは、１つのアナログ集積回路アレイの少なく
    とも一部分を含み、かつ前記デジタル信号発生手段は、
    １つのデジタル集積回路アレイの少なくとも一部分を含
    み、前記アナログ集積回路アレイと前記デジタル集積回
    路アレイとの間に２つの信号接続ラインが存在し、一方
    の信号接続ラインは前記整流ゲート信号を伝送するため
    のものであり、他方の信号接続ラインは前記デジタル関
    数信号を伝送するためのものである、請求項１に記載の
    デジタル−アナログドライバ回路。
  5. 【請求項５】 前記整流位相発生手段（１２）は、複数
    個のホール効果検出器手段を含む、請求項１に記載のデ
    ジタル−アナログドライバ回路。
  6. 【請求項６】 前記ブラシレス直流モータ（１１）は、
    固定ディスクドライブデータ記憶サブシステムのスピン
    ドルモータを含む、請求項１に記載のデジタル−アナロ
    グドライバ回路。
  7. 【請求項７】 デジタルの３相整流制御信号（ＨＡ，Ｈ
    Ｂ，ＨＣ）を発生する整流位相発生手段（１２）を含
    む、ディスクドライブのための３相巻ブラシレス直流ス
    ピンドルモータ（１１）のためのデジタル−アナログド
    ライバ回路（１０）であって、 前記３相整流制御信号を受取るように結合され、前記３
    相整流制御信号のそれぞれの論理レベル変化に応じてレ
    ベル遷移するパルス列からなる整流ゲート信号（４１）
    を発生する論理手段（４０）と、 前記整流ゲート信号および高周波数クロッキング信号
    （１１２）を受取るように結合され、前記整流ゲート信
    号に同期して時間決めされた周期を有しかつ漸次増大す
    るデューティサイクルのデジタルパルスの列のセグメン
    トを前記周期内に有するようにパルス幅変調されたデジ
    タル関数信号（４３）を発生して前記論理手段に与える
    デジタル関数発生手段（６０）とを備え、 前記論理手段（４０）は、 前記デジタル関数信号を反転する関数信号反転手段（７
    ６）と、 前記デジタル関数信号と前記反転されたデジタル関数信
    号とを受取るように結合され、前記３相巻ブラシレス直
    流モータの各相ごとに、前記デジタル関数信号の１周期
    および前記反転されたデジタル関数信号の１周期を連続
    して各々含む３つのデジタル位相駆動信号を発生するゲ
    ート回路手段（６２，６４，６６，６８，７０，７２，
    ７４，８０，８２）とを含み、 前記デジタル−アナログドライバ回路は、 前記３相巻ブラシレス直流モータの所望の回転速度に対
    応して３つの速度制御信号を発生する速度制御信号発生
    手段（４９）と、 前記論理手段とデジタル−アナログ変換手段との間に接
    続されるパルス高パルス幅変調器手段（４６）とをさら
    に備え、前記パルス高パルス幅変調器手段は、前記３つ
    の速度制御信号によって前記３つのデジタル位相駆動信
    号のそれぞれを乗算し、前記乗算されたデジタル位相駆
    動信号の各々は前記対応する速度制御信号の大きさに関
    連するパルス振幅を有し、 前記デジタル位相駆動信号を受取るように結合され、前
    記デジタル位相駆動信号を複数のアナログ位相駆動信号
    に変換する３つの前記デジタル−アナログ変換手段（５
    ０，５２，５４）と、 前記アナログ位相駆動信号を受取るように結合された３
    つの位相トランジスタ駆動手段（２４，２６，２８）と
    をさらに備え、各前記位相トランジスタ駆動手段は、前
    記アナログ位相駆動信号に対応した駆動電流を前記３相
    巻ブラシレス直流モータの対応する位相巻線に与える、
    デジタル−アナログドライバ回路。
  8. 【請求項８】 前記デジタル関数発生手段は、複数個の
    カウンタ手段（１２２，１３２）を含み、前記カウンタ
    手段の一方は前記デジタルパルスの列の１周期内におけ
    る予め定められた数の増分をカウントするように設定さ
    れ、前記カウンタ手段の他方は高周波数クロッキング信
    号で循環的にカウントするように設定され、前記デジタ
    ル関数発生手段は、前記一方のカウンタ手段が到達した
    カウントと前記他方のカウンタ手段が到達したカウント
    とを比較して前記デジタルパルスの列を前記論理手段に
    与える比較器手段をさらに含み、前記デジタル関数信号
    は前記３つの位相トランジスタ駆動手段に与えられるよ
    うに一般的に台形の駆動信号を結果として生じる、請求
    項７に記載のデジタル−アナログドライバ回路。
  9. 【請求項９】 前記論理手段と、前記速度制御信号発生
    手段と、前記パルス高パルス幅変調器手段と、前記３つ
    のデジタル−アナログ変換手段と、前記３つの位相トラ
    ンジスタ駆動手段とは、１つのアナログ集積回路アレイ
    の少なくとも一部分を含み、前記デジタル信号発生手段
    は、１つのデジタル集積回路アレイの少なくとも一部分
    を含み、前記アナログ集積回路アレイと前記デジタル集
    積回路アレイとの間に２つの信号接続ラインが存在し、
    一方の信号接続ラインは前記整流ゲート信号を伝送する
    ためのものであり、前記他方の信号接続ラインは前記デ
    ジタル関数信号を伝送するためのものである、請求項７
    に記載のデジタル−アナログドライバ回路。
  10. 【請求項１０】 前記整流位相発生手段（１２）は、複
    数個のホール効果検出器手段を含む、請求項７に記載の
    デジタル−アナログドライバ回路。
  11. 【請求項１１】 前記ブラシレス直流スピンドルモータ
    （１１）は、中立位相接続を有するワイ接続された固定
    子を備え、かつ前記ブラシレス直流スピンドルモータの
    最初の動作の間に動作可能な全波バイポーラソースシン
    ク３相ドライバ手段をさらに備え、前記論理手段は、作
    動的切換制御信号に応答して前記全波バイポーラソース
    シンク３相ドライバ手段を駆動しかつ前記ブラシレス直
    流スピンドルモータの維持された速度上昇動作の間に動
    作可能な前記３つの位相トランジスタ駆動手段と組合さ
    った中立位相駆動手段を駆動する駆動手段を含み、前記
    速度制御信号発生手段をモニタしかつ制御しかつ前記作
    動的切換制御信号を発生するためのスピンドルモータデ
    ジタルマイクロコントローラ手段をさらに備える、請求
    項７に記載のデジタル−アナログドライバ回路。
  12. 【請求項１２】 前記一方のカウンタ手段はプリセット
    可能９−ビットカウンタを含み、かつ前記他方のカウン
    タ手段は自走８−ビットカウンタを含み、前記比較器手
    段は、前記９−ビットカウンタの下位８ビットによって
    出力されたカウントを前記８−ビットカウンタによって
    出力されたカウントと比較し、前記９ビットカウンタの
    上位ビットが設定された後、前記９ビットカウンタはそ
    のカウントを止めるためにフルカウント信号をさらに発
    生する、８−ビット比較器を含む、請求項８に記載のデ
    ジタル−アナログドライバ回路。
  13. 【請求項１３】 前記９−ビットカウンタによってアド
    レス指定されるように接続されて、前記８ビット比較器
    へ出力を与えるための関数発生表ルックアップ手段をさ
    らに備え、それにより予め定められた所望される態様で
    漸次増大するデューティサイクルのデジタルパルスの列
    のセグメントを有するデジタル関数が前記関数発生手段
    によって発生される、請求項１２に記載のデジタル−ア
    ナログドライバ回路。
JP5036760A 1992-02-27 1993-02-25 多相巻上ブラシレス直流モータのためのデジタル−アナログドライバ回路 Expired - Lifetime JP2747963B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/847,147 US5210474A (en) 1992-02-27 1992-02-27 Digital-analog driver for brushless D.C. spindle motor
US847147 1992-02-27

Publications (2)

Publication Number Publication Date
JPH06296391A JPH06296391A (ja) 1994-10-21
JP2747963B2 true JP2747963B2 (ja) 1998-05-06

Family

ID=25299888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5036760A Expired - Lifetime JP2747963B2 (ja) 1992-02-27 1993-02-25 多相巻上ブラシレス直流モータのためのデジタル−アナログドライバ回路

Country Status (5)

Country Link
US (1) US5210474A (ja)
EP (1) EP0557811B1 (ja)
JP (1) JP2747963B2 (ja)
KR (1) KR930018540A (ja)
DE (1) DE69300601T2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319290A (en) * 1992-01-10 1994-06-07 Rohm Co., Ltd. Motor control circuit and motor drive system using the same
US5563481A (en) * 1992-04-13 1996-10-08 Smith & Nephew Endoscopy, Inc. Brushless motor
US5397967A (en) * 1992-06-30 1995-03-14 Sgs-Thomson Microelectronics, Inc. Slew rate circuit for high side driver for a polyphase DC motor
US5471353A (en) * 1992-12-18 1995-11-28 Western Digital (Sea), Pte., Ltd. Disk drive employing multi-mode spindle drive system
GB9311176D0 (en) * 1993-05-29 1993-07-14 Univ Warwick Electric motor drive
DE4323504B4 (de) * 1993-07-14 2007-11-22 Papst Licensing Gmbh & Co. Kg Schaltung zur Bestromung eines bürstenlosen Gleichstrommotors
DE4340769A1 (de) * 1993-11-30 1995-06-01 Bosch Gmbh Robert Verfahren und Vorrichtung zur Steuerung elektrischer Geräte mittels einer Pulsweitenmodulations-Einrichtung
US5493189A (en) * 1993-12-17 1996-02-20 Texas Instruments Incorporated Soft switching scheme for driving three-phase brushless DC motor
US5446359A (en) * 1993-12-29 1995-08-29 Emerson Electric Co. Current decay control in switched reluctance motor
US5550446A (en) * 1994-09-30 1996-08-27 Sgs-Thomson Microelectronics, Inc. Dual slew rate circuit for driver transistors in disk drives
US5616993A (en) * 1994-10-27 1997-04-01 Sgs-Thomson Microelectronics, Inc. Method and apparatus for switching a motor between bipolar and unipolar mode
DE19500900A1 (de) * 1995-01-13 1996-07-18 Thomson Brandt Gmbh Motorantrieb
US5525874A (en) * 1995-01-30 1996-06-11 Delco Electronics Corp. Digital slope compensation in a current controller
US5764007A (en) * 1995-04-20 1998-06-09 Texas Instruments Incorporated Micro-processor based motor control integrated circuit including a boost regulated DC-to-DC converter
GB9518837D0 (en) * 1995-09-14 1995-11-15 Switched Reluctance Drives Ltd Reduced noise controller for a switched reluctance machine
GB9518806D0 (en) * 1995-09-14 1995-11-15 Switched Reluctance Drives Ltd Reduced noise controller for a switched reluctance machine using active noise cancellation
US5691856A (en) * 1995-10-10 1997-11-25 Quantum Corporation Apparatus and method for providing selective hysteresis for zero crossings of a disk drive spindle motor
US5798623A (en) * 1996-02-12 1998-08-25 Quantum Corporation Switch mode sine wave driver for polyphase brushless permanent magnet motor
GB9607688D0 (en) * 1996-04-12 1996-06-12 Switched Reluctance Drives Ltd Current shaping in reluctance machines
US5744921A (en) * 1996-05-02 1998-04-28 Siemens Electric Limited Control circuit for five-phase brushless DC motor
US5675464A (en) * 1996-05-02 1997-10-07 Siemens Electric Limited Stall or reduced-speed protection system for electric motor
US5877572A (en) * 1996-10-01 1999-03-02 Emerson Electric Co. Reduced noise reluctance machine
US5966732A (en) * 1996-12-02 1999-10-12 Gateway 2000, Inc. Method and apparatus for adding to the reserve area of a disk drive
US5886489A (en) * 1996-12-04 1999-03-23 International Business Machines Corporation Apparatus and method for reducing spindle power and acoustic noise in a disk drive
DE19719823A1 (de) * 1997-05-13 1998-11-19 Wolfgang Dr Amrhein Geräusch- und verlustarme Ansteuerung von bürstenlosen Synchronmotoren
US5986426A (en) * 1997-08-05 1999-11-16 International Business Machines Corporation Adaptive pulse width modulated motor control
DE69927901T2 (de) * 1998-09-02 2006-10-19 Matsushita Electric Industrial Co., Ltd., Kadoma Plattenlaufwerk und Motor
US6720686B1 (en) 2000-10-03 2004-04-13 Emerson Electric Co. Reduced noise dynamoelectric machine
DE60116701T2 (de) * 2000-10-27 2006-08-03 Matsushita Electric Industrial Co., Ltd., Kadoma Plattenlaufwerk und Motor dazu
US7005812B2 (en) * 2001-07-23 2006-02-28 Lawrence Hardy Mitchell Commutation converter for a brushless servo motor
US6674962B2 (en) 2002-01-29 2004-01-06 Siemens Vdo Automotive, Inc. Limited-pool random frequency for DC brush motor low frequency PWM speed control
US7006320B1 (en) * 2002-07-31 2006-02-28 Western Digital Technologies, Inc. Disk drive comprising a multi-phase spindle motor having a center tap connectable to a secondary supply voltage
US6876508B1 (en) * 2002-07-31 2005-04-05 Western Digital Technologies, Inc. Disk drive comprising control circuitry powered by a secondary voltage supplied by a center tap of a spindle motor during a normal operating mode
JP3749237B2 (ja) * 2003-07-11 2006-02-22 ファナック株式会社 主軸モータ駆動制御装置
DE102006040660A1 (de) * 2006-08-30 2008-03-13 Robert Bosch Gmbh Verfahren und Vorrichtung zur mehrfrequenten Ansteuerung eines Gleichstrommotors
US7994747B2 (en) * 2007-07-13 2011-08-09 Seagate Technology Llc Suppressing phased motor voltage transients on disconnect
JP4609474B2 (ja) * 2007-10-10 2011-01-12 株式会社デンソー 回転電機装置
US8049448B2 (en) * 2008-06-13 2011-11-01 System General Corporation Control circuit with dual programmable feedback loops for BLDC motors
KR101357848B1 (ko) * 2012-04-17 2014-02-04 크루셜칩스 주식회사 차동위상 구동기
JP2016082685A (ja) * 2014-10-15 2016-05-16 本田技研工業株式会社 ブラシレスモータ及び電動パワーステアリング装置
US9843285B1 (en) * 2016-07-22 2017-12-12 Allegro Microsystems, Llc Digital demodulator for pulse-width modulated (PWM) signals in a motor controller

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027241A (en) * 1976-05-19 1977-05-31 Westinghouse Electric Corporation Solid state watt and var transducer
US4429262A (en) * 1980-09-12 1984-01-31 Technicare Corporation Three phase motor oscillatory servo control
DE3145232A1 (de) * 1981-11-13 1983-06-01 Quick-Rotan Elektromotoren GmbH, 6100 Darmstadt Antrieb fuer arbeitsmaschinen, insbesondere industrienaehmaschinen
US4603283A (en) * 1985-06-03 1986-07-29 Bodine Electric Company Variable speed control for a brushless direct current motor
US4644234A (en) * 1985-09-13 1987-02-17 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Four quadrant control circuit for a brushless three-phase d.c. motor
US4678973A (en) * 1986-10-07 1987-07-07 General Motors Corporation Sensorless starting control for a brushless DC motor
US4858044A (en) * 1987-05-04 1989-08-15 Seagate Technology, Inc. Disc drive spindle motor with low cogging torque
US4774428A (en) * 1987-05-15 1988-09-27 Synektron Corporation Compact three-phase permanent magnet rotary machine having low vibration and high performance
US4835448A (en) * 1987-12-28 1989-05-30 Sundstrand Corporation Brushless DC motor torque control
US4922169A (en) * 1988-10-04 1990-05-01 Miniscribe Corporation Method and apparatus for driving a brushless motor
JP2563523B2 (ja) * 1988-10-07 1996-12-11 松下電器産業株式会社 ブラシレスモータの駆動装置
JPH0378490A (ja) * 1989-08-18 1991-04-03 Fujitsu Ltd スピンドルモータのｐｗｍ制御方式
US5031061A (en) * 1989-09-27 1991-07-09 Quantum Corporation Disk drive hub assembly
US5034668A (en) * 1989-12-04 1991-07-23 Synektron Corporation Control circuit for an electric motor

Also Published As

Publication number Publication date
EP0557811B1 (en) 1995-10-11
EP0557811A1 (en) 1993-09-01
DE69300601T2 (de) 1996-03-21
JPH06296391A (ja) 1994-10-21
US5210474A (en) 1993-05-11
DE69300601D1 (de) 1995-11-16
KR930018540A (ko) 1993-09-22

Similar Documents

Publication Publication Date Title
JP2747963B2 (ja) 多相巻上ブラシレス直流モータのためのデジタル−アナログドライバ回路
US5672944A (en) Method and apparatus for minimizing torque ripple in a DC brushless motor using phase current overlap
JP2001190085A (ja) Ｐｗｍ正弦波駆動とｄｃモータとを同期させる方法と装置
JP2002199778A (ja) モータ駆動装置
JPH11299283A (ja) センサレスモ―タドライバ
JP3459808B2 (ja) モータ駆動回路及びその駆動方法
US6323610B1 (en) Silent spin sine wave generator
JP2000287479A (ja) ブラシレスモータの制御装置
JP4269376B2 (ja) ブラシレスモータの駆動制御装置及び駆動制御方法
JP4079702B2 (ja) モータ駆動制御回路及びモータ駆動装置
JP5613500B2 (ja) モータ駆動回路
JPS5944992A (ja) モ−タ駆動回路
JP3578698B2 (ja) ブラシレス直流モータ駆動装置
JPH0746886A (ja) モータ駆動回路
JP3279472B2 (ja) センサレスモータ駆動回路
JP3119863B2 (ja) 無整流子直流電動機
JP4632808B2 (ja) 信号発生回路
JP3079617B2 (ja) 無整流子直流電動機
JP2001008489A (ja) インバータ装置
JP2751607B2 (ja) 無整流子直流電動機
JP3277728B2 (ja) 電動機用速度制御装置
JPS61199488A (ja) モ−タ駆動回路
JP2751608B2 (ja) 無整流子直流電動機
JP3389504B2 (ja) モータ駆動回路
JP2770559B2 (ja) 無整流子直流電動機

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980113