JP2658673B2 - Ｃｃｄパッケージおよびその組立方法 - Google Patents

Ｃｃｄパッケージおよびその組立方法

Info

Publication number
JP2658673B2
JP2658673B2 JP3263814A JP26381491A JP2658673B2 JP 2658673 B2 JP2658673 B2 JP 2658673B2 JP 3263814 A JP3263814 A JP 3263814A JP 26381491 A JP26381491 A JP 26381491A JP 2658673 B2 JP2658673 B2 JP 2658673B2
Authority
JP
Japan
Prior art keywords
lead
chip
package
leads
glass plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3263814A
Other languages
English (en)
Other versions
JPH06342854A (ja
Inventor
ジュン ス ゴ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ERU JII SEMIKON CO Ltd
Original Assignee
ERU JII SEMIKON CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ERU JII SEMIKON CO Ltd filed Critical ERU JII SEMIKON CO Ltd
Publication of JPH06342854A publication Critical patent/JPH06342854A/ja
Application granted granted Critical
Publication of JP2658673B2 publication Critical patent/JP2658673B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/16786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/16788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＣＣＤパッケージ（チ
ャージ カプルド デバイス パッケージ(Charge Coupled
Device Package)）およびその組立（アセンブル）方法
に関する。
【０００２】
【従来の技術】一般に、従来使用されているＣＣＤパッ
ケージは、プラスチックパッケージとセラミックパッケ
ージとに分類することができる。まず、セラミックパッ
ケージの組立工程を図７〜図１０を参照して説明する。
【０００３】セラミックパッケージは、大別してＣＥＲ
ＤＩＰ（サーディップ）型と多層（マルチレイヤー）型
に分類することができる。以下、多層型セラミックパッ
ケージの組立工程を説明する。
【０００４】Ａｌ2Ｏ3化合物に必要な添加剤を混合して
得た粉末を用いて複数のシートを作る。次に、各シート
を各層のパターンに形成し、これらをあらかじめ用意し
たリードフレーム（図示せず）と共に順に積層した後、
焼結して図７に示すように、セラミックパッケージ１を
所望の形状に形成する。
【０００５】図７の場合、底部層２と中間層３および上
層４から構成された３層を有する。もちろん、必要に応
じてそれ以上の層に形成してもよい。各層上へのパター
ン形成時、ダイのボンディングパッドにワイヤボンディ
ングされるリードの金属パッドをもいっしょに形成す
る。
【０００６】以下の工程は、プラスチックパッケージの
組立工程と同一である。すなわち、図８に示すように、
セラミックパッケージ１に固定されたリードフレーム
（図示せず）のダイ取り付け用パドル上に、ダイ（また
はチップ）５を取り付けるダイボンディングを行なう。
次に、図９に示すように、ダイ５のパッドと、リードフ
レームの該パッドにそれぞれ対応するリードとをワイヤ
６でそれぞれボンディングして接続する。その後、図１
０に示すように、セラミックパッケージ１の開口部を、
ガラス板７で覆う。ガラス板７は、ＣＣＤ素子の受光領
域へ光を導く役目をする。
【０００７】図１１は、別の階段形状を有する完成した
セラミックパッケージ構造を示す。
【０００８】次いで、中空型プラスチックパッケージの
組立工程を、図１２〜図１８を用いて説明する。まず、
図１２に示すように、ウェハ８のダイシングを行ない、
別々のチップに分割する。ここで、ダイシングされたチ
ップ９を、一般にダイという。ダイシング方法として
は、酢酸、フッ酸（フルオロ酢酸）等を使用する化学的
方法とダイヤモンドカッタを使用するスクライビング方
法とがある。その後、図１３に示すように、あらかじめ
用意したリードフレーム１０のパドル１１上にダイ９を
取り付けるダイボンディングを実施する。ここで、符号
１２はサイドレール、１３はインナリード１３ａとアウ
タリード１３ｂからなるリード、１４はダンバ（dambe
r）、１５はサポートバー、１６はロッキングホールで
ある。
【０００９】なお、ダイボンディングの他の方法として
は共融合金法がある。以下、これについて述べる。ま
ず、パドル１１上に金−アンチモンを薄くコーティング
し、このコーティング膜上にダイ９を載置した後、パド
ル１１を加熱する。この熱処理により、金−アンチモン
合金が、ダイ９のシリコンと共融溶着する。熱処理の温
度は半田の種類によって異なるが、約３００〜４００℃
と高温なので、ダイ９やパドル１１の酸化を防止するた
めに、通常、熱処理は窒素のような不活性ガスの雰囲気
で実施される。
【００１０】その他の方法として、エポキシ系の導電性
接着剤を用いる方法、一般的なＰｂ−Ｓｎ半田を使用す
る半田付けの方法、ソルダーガラスを基板上におき、約
５００〜６００℃の温度でとかしてセラミックダイパッ
クを圧着するガラス法等がある。
【００１１】その後、図１４に示すように、ダイ（また
はチップ）９の各ボンディングパッド１７とリードフレ
ーム１０のインナリード１３ａとをワイヤを用いてそれ
ぞれ接続させるワイヤボンディング工程を実施する。一
般に、ワイヤの材料としてはアルミニウムまたは金であ
り、ワイヤボンディング方法としては、もっとも実用的
な方法である熱圧着法と超音波法以外に半田付け、レー
ザ法および電子ビーム法等がある。図１５に示すよう
に、ダイボンディングされたダイ９の表面上の受光領域
の両側に相当する領域にガイドブロック１８を形成した
後、このガイドブロック１８上にガラス板１９が支持さ
れる。次に、図１６に示すように、あらかじめ用意され
た金型（図示せず）内に、ダイボンディングおよびワイ
ヤボンディングされたリードフレーム１０を位置させた
後、金型内にエポキシ成型化合物を充填してガラス板１
９が置かれた部分を除いてダイモールディングさせる。
このようにして、中空型のプラスチックパッケージ２０
が形成される。その後、図１７に示すように、リードフ
レーム１０の隣接するリード１３間の間隔を一定に保持
し、固定するために、インナリード１３ａとアウタリー
ド１３ｂとの間に形成されたダンバ１４を除去するため
のトリミング工程と、アウタリード１３ｂを所定の形状
に形成するためのフォーミング工程を実施する。このフ
ォーミング工程により、アウタリード１３ｂをガルウィ
ング（gull-wing）状またはＪ−ベンド状に形成するこ
とができる。図１８に、完成された中空型のプラスチッ
クパッケージを示す。
【００１２】次に、テープを用いたタブ（ＴＡＢ：テー
プ オートメイティド ボンディング(tape automated bo
nding)）工程について述べる。
【００１３】タブ工程は、チップとリードを接続するの
に用いるワイヤボンディング工程と基本的に異なる。タ
ブ工程は、あらかじめ顧客の要求にそって作られ、ダイ
取り付け用パドルとリードを有するテープを使用する。
【００１４】図１９は、タブ用テープの一般的な形態を
示す平面図である。２１はアウタリード、２２はインナ
リード、２３はアウタリード窓、２４はインナリード
窓、２６はフィルムベースを示す。
【００１５】アウタリード２１およびインナリード２２
は、錫めっきされた銅薄で作られ、フィルムベース２６
は、ポリイミドまたはガラスエポキシで作られる。
【００１６】図２０は、タブ工程の一例を示す断面図で
ある。まず、表面に保護膜２８で囲まれた例えばアルミ
ニウムからなるボンディングパッド２９を有するチップ
（またはダイ）２７を用意する。次に、ボンディングパ
ッド２９の上に中間メタル３０を形成し、その上に例え
ば金または鉛／錫からなるボンディングバンプ３１を形
成する。その後、ボンディングバンプ３１上に、タブ用
テープのインナリード２２の先端部を置き、熱圧着剤を
利用してインナリード２２とチップ２７とを接続する。
【００１７】図２１〜図２３は、タブ工程の別の例を示
す断面図である。
【００１８】まず、図２１に示すように、ガラス板３２
を用意し、この上にチップの表面に形成されたボンディ
ングパッド２９の配列に対応するように、ボンディング
バンプ３１を形成する。その後、図２２に示すように、
ガラス板３２の上に形成されたボンディングバンプ３１
をそれぞれ、図１９に示したように、タブ用テープのイ
ンナリード２２の先端部の底面に移動して取り付ける。
【００１９】次いで、図２３に示すように、ボンディン
グバンプ３１を、チップ２７のボンディングパッド２９
上に載置した後、熱圧着剤を使用して熱圧着し、タブ用
テープのインナリード２２とチップ２７とを接続する。
これらの工程を通常、バンプ転写タブ工程（トランスフ
ァード バンプト タブ(transferred bumped TAB)）とい
う。
【００２０】
【発明が解決しようとする課題】しかし、上記の従来技
術では、以下のような問題がある。
【００２１】まず、第１に、いずれのパッケージも、重
量が重く、体積が大きいから、ＣＣＤ素子を必要とする
キャンコーダやスチルカメラとして使用する場合、該パ
ッケージの内部空間の占有率が高くなる。したがって、
製品のコンパクト化に不利である。
【００２２】第２に、上記セラミックパッケージは、製
造コストが高い。
【００２３】第３に、上記中空型プラスチックパッケー
ジの場合は、チップ上にガイドブロックを介してガラス
板を載置した後、ガラス板以外の部分をモールディング
するため、このモールディング時、ガラス板の位置ずれ
の発生確率が高い。したがって、製品の品質および生産
性が低下する。
【００２４】本発明の目的は、上記問題点を解消するた
めのもので、ダイ取付用パドルおよびリードを有するタ
ブ用テープ等を利用して、パッケージの軽薄短小化と費
用節減および組立工程の単純化を実現するＣＣＤパッケ
ージおよびその組立方法を提供することにある。
【００２５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のＣＣＤパッケージは、複数本のアウタリ
ードと複数本のインナリードとを有し、上記アウタリー
ドと上記インナリードとがそれぞれ分離して形成され、
上記各アウタリードと上記各インナリードとが、貫通孔
を有する絶縁体を介して連結され、かつ、上記各アウタ
リードと上記各インナリードとは、上記絶縁体の上記貫
通孔に詰めた導電体により電気的に接続され、上記各イ
ンナリードの先端部の下面が、チップの各ボンディング
パッドとそれぞれ接続され、ガラス板の端部が上記イン
ナリードの上記先端部の上面に取り付けられて、該ガラ
ス板が上記チップの上面の受光領域を覆い、かつ、光遮
蔽層の端部が上記絶縁体または上記アウタリードの下面
に取り付けられて該光遮蔽層が上記チップの下面を覆っ
ていることを特徴とする。
【００２６】また、本発明のＣＣＤパッケージの組立方
法は、複数本のアウタリードと複数本のインナリードと
フィルムベースとを含んでなるタブ用テープを用意する
工程と、チップの各ボンディングパッドに上記各インナ
リードの先端部の下面をボンディングする工程と、光遮
蔽層の端部を上記アウタリードの下面に取り付けて上記
チップの下方に該光遮蔽層を設け、また、ガラス板の端
部を上記インナリードの上面に取り付けて上記チップの
上方に該ガラス板を設ける工程と（光遮蔽層とガラス板
の取り付け順序はどちらが先でもよい）、上記フィルム
ベースを除去し、上記アウタリードを所定の形状に形成
する工程とを含むことを特徴とする。
【００２７】
【作用】まず、第１に、複数のリードを有する薄いテー
プを使用するタブ工程を利用するので、パッケージの軽
量、薄型、構造の単純化を実現できる。その結果、ＣＣ
Ｄ素子をキャンコーダとスチルカメラのような製品に適
用する場合、占有面積が小さいので、製品のコンパクト
化に有利である。
【００２８】第２に、従来のセラミックパッケージや中
空型プラスチックパッケージを使用する場合のように、
ワイヤボンディングを行なわず、タブ工程を利用してチ
ップとインナリードとを取り付けるので取付力が向上す
る。その結果、不良品発生確率が低下（歩留りが向上）
するとともに、電気伝導度および放熱性が向上する。
【００２９】第３に、パッケージを製造するのに、モー
ルド工程およびワイヤボンディング工程を除去できるの
で、工程が単純化し、製造コストをも低減することがで
きる。
【００３０】第４に、ガラス板をパッケージ上に形成す
る代わりに、インナリード上に形成するので、チップの
受光領域がガラス板に非常に近接して位置する。したが
って、受光効率が増大するからＣＣＤ素子の性能が向上
する。第５に、アウタリードとインナリードとがそれぞ
れ分離して形成され、各アウタリードと各インナリード
とが、貫通孔を有する絶縁体を介して連結され、かつ、
各アウタリードと各インナリードとは、該絶縁体の貫通
孔に詰めた導電体により電気的に接続されているので、
アウタリードとインナリードとは、異なる厚さあるいは
材質を適宜選択することができ、その結果、フォーミン
グ工程におけるアウタリードの不良の発生を低減でき
る。また、アウタリードとインナリードとが分離して形
成されているので、該アウタリードの不良の修理が容易
である。
【００３１】
【実施例】以下、本発明のＣＣＤパッケージの実施例を
図１〜図６を用いて詳細に説明する。図１〜図６は、本
発明の一実施例のＣＣＤパッケージの組立方法を示す工
程図である。
【００３２】まず、図１に示すような、所望の構造のタ
ブ用テープを用意する。ここでは、図１９に示したのと
同様のタブ用テープを使用する。各部名称とそれらの説
明は、図１９を用いて既に説明したので、省略する。
【００３３】次に、図２に示すように、タブ用テープの
インナリード２２の、内側先端部の底面に金等を利用し
てボンディングバンプ３１を形成した後、このボンディ
ングバンプ３１に対応して形成されたチップ２７のボン
ディングパッド（ここでは図示せず）上に載置し、かつ
熱圧着してインナリード２２とチップ２７とを接続す
る。この工程の詳細は、上記タブ工程で説明したので省
略する。
【００３４】その後、図３に示すように、平坦に処理し
た光遮蔽板３３の端部を、アウタリード２１の外側底面
に固定して取り付け、チップ２７の下方に、光遮蔽板３
３を設ける。この際、チップ２７と光遮蔽板３３とを接
着剤層２５により固定する。
【００３５】図４は、図３とは別の実施例である。この
実施例では、テープのインナリード２２とアウタリード
２１とを分離し、図２の工程と同様にして、インナリー
ド２２を、チップ２７のボンディングパッド２９とボン
ディングバンプ３１を介して接続する。
【００３６】次に、インナリード２２の外側表面上に絶
縁体３４を形成し、この絶縁体３４の所定の部位に貫通
孔３５を形成する。次いで、この貫通孔３５内に導電体
を詰めた後、インナリード２２と分離されたアウタリー
ド２１を、貫通孔３５内の導電体を介してインナリード
２２とそれぞれ接続する。
【００３７】その後、チップ２７の下側に、下方からの
光の入射を遮断するための光遮蔽板３３を設ける。この
際、光遮蔽板３３の端部Ｋは、絶縁体３４の外側底面に
それぞれ固定して取り付け、チップ２７と光遮蔽層３３
とを接着剤層２５により固定する。
【００３８】次に、図５に示すように、チップ２７の上
方の、インナリード２２の表面上に、ガラス板（蓋）３
６を載置し、固定して取り付ける。この配置により、チ
ップ２７の受光領域が、ガラス板３６に非常に接近して
位置する。
【００３９】その後、図６に示すように、フィルムベー
ス（図１の２６）を除去するトリミング工程と、アウタ
リード２１をガルウィング状またはＪ状のような所望の
形状に形成するためのフォーミング工程を実施してＣＣ
Ｄパッケージの組立工程を完了する。
【００４０】本実施例では、以下のような効果がある。
【００４１】まず、第１に、外形面からの効果である
が、複数のリード２１、２２を有する薄いテープ（フィ
ルムベース２６）を使用するタブ工程を利用するので、
パッケージの軽量、薄型、構造の単純化を実現できる。
その結果、ＣＣＤ素子をキャンコーダとスチルカメラの
ような製品に適用する場合、占有面積が小さいので、製
品のコンパクト化に有利である。
【００４２】第２に、従来のセラミックパッケージや中
空型プラスチックパッケージを使用する場合のように、
ワイヤボンディングを行なわず、タブ工程を利用してチ
ップ２７とインナリード２２とを取り付けるので取付力
が向上する。その結果、不良品発生確率が低下（歩留り
が向上）するとともに、電気伝導度および放熱性が向上
する。
【００４３】第３に、パッケージを製造するのに、モー
ルド工程およびワイヤボンディング工程を除去できるの
で、工程が単純化し、製造コストをも低減することがで
きる。
【００４４】第４に、ガラス板３６をパッケージ上に形
成する代わりに、インナリード２２上に形成するので、
チップ２７の受光領域がガラス板３６に非常に近接して
位置する。したがって、受光効率が増大するからＣＣＤ
素子の性能が向上する。
【００４５】第５に、モールディングを行なわないた
め、モールディングによるガラス板の位置ずれが発生し
ないので、製品の品質および生産性が向上する。第６
に、アウタリード２１とインナリード２２とがそれぞれ
分離して形成され、各アウタリード２１と各インナリー
ド２２とが、貫通孔３５を有する絶縁体３４を介して連
結され、かつ、各アウタリード２１と各インナリード２
２とは、絶縁体３４の貫通孔３５に詰めた導電体により
電気的に接続されているので、アウタリード２１とイン
ナリード２２とは、異なる厚さあるいは材質を適宜選択
することができ、その結果、アウタリード２１のフォー
ミング工程における不良の発生を低減できる。また、ア
ウタリード２１とインナリード２２とが分離して形成さ
れているので、該アウタリード２１の不良の修理が容易
である。
【００４６】以上本発明を実施例に基づいて具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。
【００４７】
【発明の効果】以上説明したように、本発明において
は、軽薄短小、構造簡単で、かつ、チップとインナリー
ドとの取付力、受光効率、電気伝導度、放熱性等の性能
の良いＣＣＤパッケージを提供でき、キャンコーダとス
チルカメラ等の製品のコンパクト化を実現できる。ま
た、モールド工程、ワイヤボンディング工程が不要で、
工程が単純で、歩留りが高く、製造コストの低い組立方
法を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施例のＣＣＤパッケージの組立方
法を示す工程平面図である。
【図２】本発明の一実施例のＣＣＤパッケージの組立方
法を示す工程斜視図である。
【図３】本発明の一実施例のＣＣＤパッケージの組立方
法を示す工程断面図である。
【図４】本発明の一実施例のＣＣＤパッケージの組立方
法を示す工程断面図である。
【図５】本発明の一実施例のＣＣＤパッケージの組立方
法を示す工程断面図である。
【図６】本発明の一実施例のＣＣＤパッケージの組立方
法を示す工程断面図である。
【図７】従来のＣＣＤセラミックパッケージの組立方法
を示す工程断面図である。
【図８】従来のＣＣＤセラミックパッケージの組立方法
を示す工程断面図である。
【図９】従来のＣＣＤセラミックパッケージの組立方法
を示す工程断面図である。
【図１０】従来のＣＣＤセラミックパッケージの組立方
法を示す工程断面図である。
【図１１】従来のＣＣＤセラミックパッケージの組立方
法を示す工程断面図である。
【図１２】従来のＣＣＤ中空型プラスチックパッケージ
の組立方法を示す工程斜視図である。
【図１３】従来のＣＣＤ中空型プラスチックパッケージ
の組立方法を示す工程平面図である。
【図１４】従来のＣＣＤ中空型プラスチックパッケージ
の組立方法を示す工程平面図である。
【図１５】従来のＣＣＤ中空型プラスチックパッケージ
の組立方法を示す工程断面図である。
【図１６】従来のＣＣＤ中空型プラスチックパッケージ
の組立方法を示す工程断面図である。
【図１７】従来のＣＣＤ中空型プラスチックパッケージ
の組立方法を示す工程平面図である。
【図１８】従来のＣＣＤ中空型プラスチックパッケージ
の組立方法を示す工程断面図である。
【図１９】タブ用テープの一般的な形態を示す平面図で
ある。
【図２０】タブ工程の一例を示す工程断面図である。
【図２１】タブ工程の別の例を示す工程断面図である。
【図２２】タブ工程の別の例を示す工程断面図である。
【図２３】タブ工程の別の例を示す工程断面図である。
【符号の説明】
２１…アウタリード、２２…インナリード、２３…アウ
タリード窓、２４…インナリード窓、２５…ダイ取付用
パドル、２６…フィルムベース、２７…チップ、２９…
ボンディングパッド、３１…ボンディングバンプ、３３
…光遮蔽板、３４…絶縁体、３５…貫通孔、３６…ガラ
ス板、Ｋ…光遮蔽板の端部。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】複数本のアウタリードと複数本のインナリ
    ードとを有し、上記アウタリードと上記インナリードと
    がそれぞれ分離して形成され、上記各アウタリードと上
    記各インナリードとが、貫通孔を有する絶縁体を介して
    連結され、かつ、上記各アウタリードと上記各インナリ
    ードとは、上記絶縁体の上記貫通孔に詰めた導電体によ
    り電気的に接続され、上記各インナリードの先端部の下
    面が、チップの各ボンディングパッドとそれぞれ接続さ
    れ、ガラス板の端部が上記インナリードの上記先端部の
    上面に取り付けられて、該ガラス板が上記チップの上面
    の受光領域を覆い、かつ、光遮蔽層の端部が上記絶縁体
    または上記アウタリードの下面に取り付けられて該光遮
    蔽層が上記チップの下面を覆っていることを特徴とする
    ＣＣＤパッケージ。
  2. 【請求項２】複数本のアウタリードと複数本のインナリ
    ードとフィルムベースとを含んでなるタブ用テープを用
    意する工程と、チ ップの各ボンディングパッドに上記各インナリードの
    先端部の下面をボンディングする工程と、 光遮蔽層の端部を上記アウタリードの下面に取り付けて
    上記チップの下方に該光遮蔽層を設け、また、ガラス板
    の端部を上記インナリードの上面に取り付けて上記チッ
    プの上方に該ガラス板を設ける工程と、 上記フィルムベースを除去し、上記アウタリードを所定
    の形状に形成する工程とを含むことを特徴とするＣＣＤ
    パッケージの組立方法。
JP3263814A 1990-10-13 1991-10-11 Ｃｃｄパッケージおよびその組立方法 Expired - Lifetime JP2658673B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019900016252A KR930010072B1 (ko) 1990-10-13 1990-10-13 Ccd패키지 및 그 제조방법
KR1990-16252 1990-10-13

Publications (2)

Publication Number Publication Date
JPH06342854A JPH06342854A (ja) 1994-12-13
JP2658673B2 true JP2658673B2 (ja) 1997-09-30

Family

ID=19304604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3263814A Expired - Lifetime JP2658673B2 (ja) 1990-10-13 1991-10-11 Ｃｃｄパッケージおよびその組立方法

Country Status (4)

Country Link
US (1) US5321204A (ja)
JP (1) JP2658673B2 (ja)
KR (1) KR930010072B1 (ja)
DE (1) DE4133183B4 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940001333A (ko) * 1992-06-16 1994-01-11 문정환 수지봉합형 고체촬상소자 패키지 및 그 제조방법
KR970005706B1 (ko) * 1994-01-24 1997-04-19 금성일렉트론 주식회사 고체촬상소자 및 그 제조방법
KR0149798B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 장치 및 그 제조방법과 리드프레임
JPH08111491A (ja) * 1994-10-12 1996-04-30 Toshiba Corp 半導体装置
US5770479A (en) * 1996-01-11 1998-06-23 Micron Technology, Inc. Bonding support for leads-over-chip process
JP3536504B2 (ja) * 1996-01-17 2004-06-14 ソニー株式会社 固体撮像素子及びその製造方法
US6093894A (en) 1997-05-06 2000-07-25 International Business Machines Corporation Multiconductor bonded connection assembly with direct thermal compression bonding through a base layer
TW434760B (en) * 1998-02-20 2001-05-16 United Microelectronics Corp Interlaced grid type package structure and its manufacturing method
US6531341B1 (en) 2000-05-16 2003-03-11 Sandia Corporation Method of fabricating a microelectronic device package with an integral window
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
AU2001253547A1 (en) 2000-05-23 2001-12-03 Atmel Corporation Integrated ic chip package for electronic image sensor die
KR20010007997A (ko) * 2000-11-01 2001-02-05 김영선 촬상소자용 플라스틱 패캐지
US6541837B2 (en) 2001-02-09 2003-04-01 International Business Machines Corporation Charge-coupled device wafer cover plate with compact interconnect wiring
US7276394B2 (en) * 2001-09-20 2007-10-02 Eastman Kodak Company Large area flat image sensor assembly
DE10151151A1 (de) * 2001-10-19 2002-06-13 Infineon Technologies Ag Chipmodul
KR100494666B1 (ko) * 2001-12-28 2005-06-13 동부아남반도체 주식회사 씨시디이미지센서장착 씨에스피 반도체
DE10239524A1 (de) * 2002-08-23 2004-03-04 Z/I Imaging Gmbh Sensormodul
US6995462B2 (en) 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages
JP2005252140A (ja) * 2004-03-08 2005-09-15 Olympus Corp 固体撮像装置用パッケージ
JP3936365B2 (ja) * 2004-09-14 2007-06-27 ソニーケミカル＆インフォメーションデバイス株式会社 機能素子実装モジュール及びその製造方法
US7902644B2 (en) * 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US9059074B2 (en) * 2008-03-26 2015-06-16 Stats Chippac Ltd. Integrated circuit package system with planar interconnect
DE102010047128A1 (de) * 2010-09-30 2012-04-05 Infineon Technologies Ag Hallsensoranordnung zum redundanten Messen eines Magnetfeldes
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
JP7071926B2 (ja) * 2016-03-12 2022-05-19 ニンボー サニー オプテック カンパニー，リミテッド カメラモジュール及びその感光性部品並びにその製造方法
JP6846225B2 (ja) * 2017-02-06 2021-03-24 ラピスセミコンダクタ株式会社 検査回路、半導体記憶素子、半導体装置、および接続検査方法
US11476128B2 (en) * 2020-08-25 2022-10-18 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3706409A (en) * 1970-02-26 1972-12-19 Gen Electric Semiconductor lead attachment system including a semiconductor pellet orientation plate
US4209355A (en) * 1978-07-26 1980-06-24 National Semiconductor Corporation Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
JPS5818949A (ja) * 1981-07-28 1983-02-03 Nec Corp 半導体装置
JPS5946050A (ja) * 1982-09-09 1984-03-15 Narumi China Corp 半導体用セラミツクパツケ−ジ
FI76220C (fi) * 1984-09-17 1988-09-09 Elkotrade Ag Foerfarande foer inkapsling av pao ett baerarband anordnade halvledarkomponenter.
JPS6298737A (ja) * 1985-10-25 1987-05-08 Sharp Corp 半導体装置の交換方法
JPS6394645A (ja) * 1986-10-08 1988-04-25 Mitsubishi Electric Corp 電子装置
US4766479A (en) * 1986-10-14 1988-08-23 Hughes Aircraft Company Low resistance electrical interconnection for synchronous rectifiers
JPH0777411B2 (ja) * 1987-01-10 1995-08-16 株式会社東芝 固体撮像装置
JPH0824155B2 (ja) * 1987-05-06 1996-03-06 富士通株式会社 半導体パッケ−ジ
JPS6432682A (en) * 1987-07-28 1989-02-02 Mitsubishi Electric Corp Optoelectronic semiconductor
DE3731787C2 (de) * 1987-09-22 2000-11-16 Aeg Ges Moderne Inf Sys Mbh Anordnung von mehreren IC's auf einem Bandstreifen aus Isoliermaterial
EP0370738A1 (en) * 1988-11-21 1990-05-30 Honeywell Inc. Solder bumped leadframe
JPH03155671A (ja) * 1989-08-28 1991-07-03 Toshiba Corp 固体撮像装置

Also Published As

Publication number Publication date
KR930010072B1 (ko) 1993-10-14
KR920008914A (ko) 1992-05-28
DE4133183A1 (de) 1992-04-23
US5321204A (en) 1994-06-14
DE4133183B4 (de) 2005-07-28
JPH06342854A (ja) 1994-12-13

Similar Documents

Publication Publication Date Title
JP2658673B2 (ja) Ｃｃｄパッケージおよびその組立方法
US5200367A (en) Method for assembling packages of semi-conductor elements
US6574107B2 (en) Stacked intelligent power module package
US5710695A (en) Leadframe ball grid array package
US8058104B2 (en) Reversible leadless package and methods of making and using same
US5554886A (en) Lead frame and semiconductor package with such lead frame
US4974057A (en) Semiconductor device package with circuit board and resin
US7508054B2 (en) Semiconductor device and a method of manufacturing the same
US6462274B1 (en) Chip-scale semiconductor package of the fan-out type and method of manufacturing such packages
JP2936062B2 (ja) 半導体装置の製造方法
JP3388609B2 (ja) 半導体パッケージおよびその製造方法
JP3535879B2 (ja) 半導体パッケージアセンブリ方法
CN209785926U (zh) 半导体器件
JPH1174442A (ja) リードフレーム及びこれを用いた半導体パッケージ
US5559316A (en) Plastic-molded semiconductor device containing a semiconductor pellet mounted on a lead frame
JP3418373B2 (ja) 弾性表面波装置及びその製造方法
US4677741A (en) Method of manufacturing package for high power integrated circuit
US5102831A (en) Method of manufacturing multi-chip package
JP6490453B2 (ja) 半導体装置の製造方法および半導体装置
JPH04368167A (ja) 電子装置
JP2004165429A (ja) 半導体装置及びその製造方法、受動素子及びその集積体、並びにリードフレーム
JP2875591B2 (ja) 半導体装置及びその製造方法
US6538303B1 (en) Lead frame and semiconductor device using the same
EP0474224A1 (en) Semiconductor device comprising a plurality of semiconductor chips
US20220208746A1 (en) Semiconductor packages with vertical passive components

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080606

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 13

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 13

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 13

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 15