DE4133183A1 - Verfahren zur montage eines ccd-gehaeuses sowie ccd-gehaeusekonstruktion - Google Patents
Verfahren zur montage eines ccd-gehaeuses sowie ccd-gehaeusekonstruktionInfo
- Publication number
- DE4133183A1 DE4133183A1 DE4133183A DE4133183A DE4133183A1 DE 4133183 A1 DE4133183 A1 DE 4133183A1 DE 4133183 A DE4133183 A DE 4133183A DE 4133183 A DE4133183 A DE 4133183A DE 4133183 A1 DE4133183 A1 DE 4133183A1
- Authority
- DE
- Germany
- Prior art keywords
- chip
- leads
- bonding
- inner leads
- undersides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011888 foil Substances 0.000 title abstract description 10
- 239000011521 glass Substances 0.000 claims abstract description 21
- 238000005520 cutting process Methods 0.000 claims abstract description 4
- 125000006850 spacer group Chemical group 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 54
- 238000010276 construction Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 238000000465 moulding Methods 0.000 claims description 5
- 238000012216 screening Methods 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 12
- 239000004033 plastic Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910001245 Sb alloy Inorganic materials 0.000 description 3
- KAPYVWKEUSXLKC-UHFFFAOYSA-N [Sb].[Au] Chemical compound [Sb].[Au] KAPYVWKEUSXLKC-UHFFFAOYSA-N 0.000 description 3
- 239000002140 antimony alloy Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- QEWYKACRFQMRMB-UHFFFAOYSA-N fluoroacetic acid Chemical compound OC(=O)CF QEWYKACRFQMRMB-UHFFFAOYSA-N 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000272168 Laridae Species 0.000 description 1
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000006060 molten glass Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/166—Material
- H01L2924/16786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/16788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Montage eines CCD-
Gehäuses (CCD= Ladungsspeicherbaustein) sowie die Konstruk
tion eines CCD-Gehäuses.
Im allgemeinen werden konventionell eingesetzte CCD-Gehäuse
im wesentlichen in Kunststoff- und Keramikgehäuse unterteilt.
Nachstehend wird unter Bezugnahme auf die Fig. 6a-6d zuerst
ein Verfahren zur Montage eines Keramikgehäuses beschrieben.
Im Hinblick auf ihren Aufbau sind Keramikgehäuse im wesent
lichen in Dual-in-line-Gehäuse aus Keramik und Mehrschicht
gehäuse klassifiziert.
Im vorliegenden Fall wird das Verfahren nur in Verbindung mit
der Montage eines Mehrschicht-Keramikgehäuses beschrieben.
Zuerst werden mehrere Flächenkörper bzw. Folien hergestellt
unter Einsatz eines Pulvers, das durch Vermischen einer
Al2O3-Verbindung mit bestimmten Zusatzstoffen erhalten wird.
Auf den jeweiligen Flächenkörpern werden Strukturen gebildet,
die in entsprechenden Schichten eines herzustellenden Ge
häuses verwendet werden sollen. Gemeinsam mit einem vorher
präparierten Leiterrahmen werden die Flächenkörper überein
ander angeordnet und dann gemeinsam gebrannt oder gesintert
unter Bildung eines Gehäuses 1 mit einer gewünschten Form,
wie Fig. 1a zeigt.
Das Keramikgehäuse 1 von Fig. 6a hat einen Aufbau mit drei
Schichten, und zwar einer unteren Schicht 2, einer mittleren
Schicht 3 und einer oberen Schicht 4. Selbstverständlich kann
das Keramikgehäuse 1 auch mehr Schichten aufweisen.
Bei der Bildung von Strukturen auf jeweiligen Schichten wer
den auch metallische Kontaktflächen von Leitern gebildet, die
durch Drahtbonden mit Bondinseln eines Chips verbunden wer
den.
Die weiteren Vorgänge sind die gleichen wie bei der Montage
des Kunststoffgehäuses.
Dabei wird das Drahtbonden durchgeführt, bei dem ein Chip 5
auf einer Kontaktfläche eines an dem Keramikgehäuse 1 fest
gelegten Leiterrahmens (nicht gezeigt) befestigt wird, wie
Fig. 6b zeigt. Dann wird jeder Draht 6 an seinen beiden Enden
durch Bonden mit dem Chip 5 und der entsprechenden Zuleitung
kontaktiert, so daß sie miteinander verbunden sind, wie Fig.
6c zeigt. Um den offenen Teil des Gehäuses 1 abzudecken, wird
dann eine Glasschicht 7 gebildet, wie Fig. 6d zeigt. Die
Glasschicht 7 läßt Licht auf einen Lichtempfangsbereich eines
CCD-Elements durch.
Fig. 6a zeigt den Aufbau des schließlich erhaltenen Gehäuses,
das Stufenform hat.
Nachstehend wird unter Bezugnahme auf die Fig. 2a-2g ein Ver
fahren zur Montage eines hohlen Kunststoffgehäuses beschrie
ben.
Eine Halbleiterscheibe 8 wird zertrennt und in einzelne Chips
9 unterteilt, wie Fig. 2a zeigt. Der Trennvorgang umfaßt ein
chemisches Verfahren unter Einsatz von Essigsäure oder Fluor
essigsäure und ein Ritzverfahren unter Anwendung eines Dia
mantritzwerkzeugs.
Danach wird das Drahtbonden durchgeführt, um den Chip 9 auf
einem Paddel 11 eines vorher hergestellten Leiterrahmens 10
zu befestigen.
In den Zeichnungen sind mit 12 Seitenschienen, mit 13 Zulei
tungen mit jeweils einer inneren Zuleitung 13a und einer
äußeren Zuleitung 13b, mit 14 Abstandshalter, mit 15 Stütz
stege und mit 16 Arretieröffnungen bezeichnet.
Zum Drahtbonden wird ein nachstehend beschriebenes Verfahren
mit einer eutektischen Legierung angewandt.
Zuerst wird das Paddel 11 mit einem dünnen Überzug einer
Gold-Antimon-Legierung versehen. Wenn der Chip 9 auf der
aufgebrachten Gold-Antimon-Legierungsschicht angeordnet ist,
wird das Paddel 11 aufgeheizt. Durch diese Wärmebehandlung
wird die Gold-Antimon-Legierung eutektisch mit dem Silizium
material des Chips 9 verschweißt. Die Aufheiztemperatur kann
bis zu ca. 300-400°C betragen, sie ist jedoch in Abhängig
keit von der Art der eingesetzten Lötmaterialien veränder
lich. Um eine Oxidierung des Chips 9 oder des Paddels 11 bei
der genannten hohen Temperatur zu verhindern, wird die Wärme
behandlung im allgemeinen in einer Schutzgasatmosphäre, bei
spielsweise unter Stickstoff, durchgeführt.
Im übrigen kann ein Verfahren unter Einsatz eines leitfähigen
Klebstoffs auf Epoxidbasis, ein Lötverfahren mit einem kon
ventionellen Pb-Sn-Lot oder ein Glasverfahren angewandt wer
den. Bei dem Glasverfahren wird Glaslot auf einem Substrat
angeordnet und bei ca. 500-600°C zum Schmelzen gebracht. Auf
das geschmolzene Glaslot wird ein keramisches Chipgehäuse
durch Druck gebondet.
Danach wird ein Drahtbondverfahren durchgeführt, um Bondin
seln 17 mit Zuleitungen 13 des Leiterrahmens 10 über Drähte
zu verbinden.
Im allgemeinen ist das für die Drähte verwendete Material
Aluminium oder Gold. Als Drahtbondverfahren kann Thermokom
pressionsbonden, Ultraschallschweißen, ein Lötverfahren, ein
Laserverfahren oder ein Elektronenstrahlverfahren angewandt
werden. Hinsichtlich der Anwendung in der Praxis werden das
Thermokompressionsbonden und das Ultraschallschweißen be
vorzugt.
Nach Fig. 2d sind an den Oberflächenbereichen des drahtgebon
deten Chips 9 Führungsblöcke 18 gebildet, die beiden Seiten
des Lichtempfangsbereichs entsprechen. Auf den Führungs
blöcken 18 ist ein Glas 19 gehalten.
Der Leiterrahmen 10, an dem das Chip- und das Drahtbonden
durchgeführt wurden, wird in eine vorher bereitgestellte Form
gelegt, wie Fig. 2e zeigt. Dann wird eine Epoxidformmasse in
die Form geleitet, und ein Gießvorgang wird für die Konstruk
tion mit Ausnahme desjenigen Teils, an dem das Glas 19 vorge
sehen ist, durchgeführt. So wird ein hohles Kunststoffgehäuse
20 geformt.
Nach Fig. 2f wird dann ein Schneidvorgang durchgeführt, um
jeweils zwischen der inneren Zuleitung 13a und der äußeren
Zuleitung 13b jeder Zuleitung 13 gebildete Abstandshalter 14
zu entfernen, so daß zwischen benachbarten Zuleitungen 13 des
Leiterrahmens 10 ein jeweils gleicher Abstand aufrechterhal
ten wird. Dann wird ein Formvorgang durchgeführt, um äußeren
Zuleitungen 9b eine bestimmte Form zu geben.
Durch den Formvorgang erhalten die äußeren Zuleitungen 13b
Mövenflügelform oder J-Form.
Die oben beschriebenen konventionellen Verfahren weisen je
doch die folgenden Nachteile auf:
Erstens sind nach den beiden konventionellen Verfahren her
gestellte Gehäuse schwer und voluminös, so daß sie bei Ver
wendung in Camcordern und photographischen Kameras, die CCD-
Elemente benötigen, viel Platz im Innenraum von Produkten
einnehmen, wodurch die Kompaktheit der Produkte beeinträch
tigt wird.
Zweitens sind die Herstellungskosten der Keramikgehäuse hoch,
wodurch die Konkurrenzfähigkeit der Produkte in bezug auf die
Preise geschwächt wird.
Drittens wird im Fall eines hohlen Kunststoffgehäuses ein
Glas auf einen Chip gelegt, und zwar über am Chip vorgesehene
Führungsblöcke, wonach die Konstruktion mit Ausnahme desje
nigen Teils, an dem das Glas angeordnet ist, umgossen wird.
Infolgedessen besteht die Gefahr, daß das Glas aus seiner
Lage verschoben wird, wodurch die Produktgüte und die Pro
duktivität beeinträchtigt werden.
Aufgabe der Erfindung ist daher die Oberwindung der beim
Stand der Technik auftretenden Nachteile und die Bereitstel
lung eines Verfahrens zur Montage eines CCD-Gehäuses unter
Anwendung einer für ein Folienbondverfahren geeigneten Folie
mit einem Paddel zum Befestigen eines Chips und mit Zulei
tungen, so daß Gehäuse mit geringem Gewicht mit einfacher
Laminatstruktur erhalten werden, wodurch die Herstellungsko
sten gesenkt und der Montagevorgang vereinfacht werden
können.
Gemäß einem Aspekt der Erfindung ist ein Verfahren zur Mon
tage eines CCD-Gehäuses angegeben unter Anwendung einer für
ein automatisches Folienbondverfahren geeigneten Folie mit
einer Vielzahl von Zuleitungen und einer Vielzahl von Paddeln
zum Chipbonden, wobei das Verfahren folgende Schritte auf
weist: Bonden eines Chips auf die Paddel; Bilden von Bondhü
geln an jeweiligen inneren Enden der Zuleitungen von Bond
inseln des Chips; Aufbringen der Bondhügel auf die Bondinseln
des Chips und Thermokompressionsbonden derselben; Abdecken
der Oberflächen jeweiliger innerer Enden der Zuleitungen mit
einer Glasabdeckung, um den oberen Teil des Chips vollständig
abzudecken; Bilden einer Lichtabschirmschicht, deren beide
Ränder an bestimmten Bereichen von entsprechenden äußeren
Zuleitungen unter dem Chip befestigt sind.
Gemäß einem weiteren Aspekt der Erfindung wird eine CCD-Ge
häusekonstruktion angegeben, die aufweist: eine Vielzahl von
inneren Zuleitungen und von diesen jeweils entsprechenden und
damit verbundenen äußeren Zuleitungen; einen Chip, der Bond
inseln aufweist, mit denen die Unterseiten jeweiliger freier
Enden der inneren Zuleitungen verbunden sind; eine auf ent
sprechenden Oberflächenteilen der inneren Zuleitungen, die
unmittelbar über dem Chip positioniert sind, befestigte Glas
abdeckung; und eine Lichtabschirmplatte, deren Ränder an
jeweiligen Unterseiten der äußeren Zuleitungen unter dem Chip
befestigt sind.
Die Erfindung wird nachstehend auch hinsichtlich weiterer
Merkmale und Vorteile anhand der Beschreibung von Ausfüh
rungsbeispielen und unter Bezugnahme auf die beiliegenden
Zeichnungen näher erläutert. Die Zeichnungen zeigen in:
Fig. 6a bis 6e Verfahren zur Montage eines Keramikgehäuses für
CCD-Elemente gemäß dem Stand der Technik;
Fig. 2a bis 2g Verfahren zur Montage eines hohlen Kunststoff
gehäuses für CCD-Elemente gemäß dem Stand der
Technik;
Fig. 3 eine Draufsicht auf eine für ein automatisches
Folienbondverfahren geeignete Folie;
Fig. 4 eine schematische Darstellung, die ein Beispiel
eines konventionellen automatischen Folienbond
verfahrens zeigt;
Fig. 5 eine schematische Darstellung eines weiteren Bei
spiels eines konventionellen automatischen
Folienbondverfahrens; und
Fig. 1 eine Darstellung eines CCD-Gehäuse-Montage
verfahrens gemäß der Erfindung.
Vor der Erläuterung der Erfindung soll ein automatisches
Folienbondverfahren unter Anwendung einer Folie beschrieben
werden.
Das automatische Folienbondverfahren unterscheidet sich
grundlegend vom Drahtbondverfahren, bei dem Drähte zum Ver
binden von Chips und Zuleitungen verwendet werden. Beim
automatischen Folienbondverfahren wird im wesentlichen eine
Folie benötigt, die vorher entsprechend den Kundenspezifika
tionen hergestellt und mit einem Chipbefestigungspaddel und
Zuleitungen versehen wird.
Ein Beispiel von Folien für das automatische Folienbondver
fahren ist in Fig. 3 gezeigt.
Dabei bezeichnet 21 äußere Zuleitungen, 23 äußere Zuleitungs
fenster, 24 innere Zuleitungsfenster, 25 ein Paddel zum Be
festigen eines Chips und 26 einen Folienträger.
Die äußeren und inneren Zuleitungen 22 und 23 bestehen aus
verzinnten Kupferfolien. Dagegen besteht der Folienträger 26
aus Polyimid oder Glasepoxid.
In Verbindung mit Fig. 4 soll nun ein automatisches Folien
bondverfahren gemäß einem Ausführungsbeispiel der Erfindung
erläutert werden.
Zuerst wird ein Chip 27 hergestellt, der auf seiner Ober
fläche Bondinseln 29 beispielsweise aus Aluminium trägt, die
jeweils von Schutzüberzügen 28 umgeben sind. Auf der Bond
insel 29 wird eine intermetallische Verbindung 30 gebildet.
Auf dieser wird ein Bondhügel 31 etwa aus Gold oder Blei/Zinn
gebildet. Dann werden innere Zuleitungen 22 der Folie auf dem
Bondhügel 31 angeordnet und mit dem Chip 27 mit Hilfe eines
Thermokompressionsbondgerätes verbunden.
Fig. 5 zeigt ein weiteres automatisches Folienbondverfahren
gemäß einem anderen Ausführungsbeispiel der Erfindung.
Zuerst wird ein Glaskörper 32 hergestellt, und dann werden
darauf Bondhügel 31 so gebildet, daß ihre Anordnung derjeni
gen von Bondinseln 29 auf dem Chip 27 entspricht (Fig. 5a).
Danach werden die gebildeten Bondhügel 31 auf die Unterseiten
von jeweiligen freien Enden von inneren Zuleitungen 22 gemäß
Fig. 3 übertragen und daran befestigt, wie Fig. 5b zeigt, die
die inneren Zuleitungen 22 in umgekehrter Stellung zeigt.
Danach werden die an den inneren Zuleitungen 22 befestigten
Bondhügel 31 auf die entsprechenden Bondinseln 29 des Chips
27 aufgebracht und unter Anwendung eines Thermokompressions
bondgerätes thermokompressionsgebondet unter Herstellung der
Verbindungen zwischen den inneren Zuleitungen 22 und dem
jeweiligen Chip 27.
Der oben beschriebene Vorgang wird als automatisches Folien
bondverfahren mit Bondhügelübertragung bezeichnet.
Das Verfahren nach der Erfindung wird nun unter Bezugnahme
auf die Fig. 1a-1f im einzelnen erläutert.
Zuerst wird eine zum automatischen Folienbonden geeignete
Folie mit gewünschter Struktur hergestellt. Die Beschreibung
der diversen Teile der Folie entfällt, da sie eingangs im
einzelnen beschrieben wurden.
Nach Fig. 1b werden an den Unterseiten von jeweiligen inneren
Enden von inneren Zuleitungen 22 der Folie Bondhügel 31 aus
Gold gebildet. Die Bondhügel 31 werden auf die entsprechenden
Bondinseln 29 des Chips 27 gelegt und dann thermokompres
sionsgebondet, so daß die Verbindung zwischen den inneren
Zuleitungen 22 und dem Chip 27 hergestellt wird. Auch dieser
Vorgang wurde bereits im einzelnen erläutert.
Dann wird am unteren Teil des Chips 27 eine Lichtabschirm
platte 33 angebracht (Fig. 1c). Beide Ränder K der Licht
abschirmplatte 33 sind so bearbeitet, daß sie jeweils ebene
Flächen aufweisen, so daß die Lichtabschirmplatte 33 an den
Unterseiten von jeweiligen äußeren Enden von äußeren Zu
leitungen 22 festgelegt werden kann.
Fig. 1d zeigt ein weiteres Ausführungsbeispiel, das von
demjenigen nach Fig. 1c verschieden ist.
Dabei werden innere Zuleitungen 22 der Folie zuerst von
äußeren Zuleitungen 21 getrennt. Dann werden die inneren
Zuleitungen 22 mit Bondinseln 29 des Chips 27 über Bondhügel
31 in gleicher Weise wie in Fig. 1b verbunden.
An der Außenseite jeder inneren Zuleitung 22 wird dann eine
Isolation 34 mit einem Durchkontaktloch 35 gebildet. Die
Durchkontaktlöcher 35 werden mit Leitermaterial ausgefüllt,
so daß äußere Zuleitungen 21, die von inneren Zuleitungen 22
getrennt sind, mit den inneren Zuleitungen 22 über das Lei
termaterial in den Durchkontaktlöchern 35 verbindbar sind.
Danach wird eine Lichtabschirmplatte 33 unter dem Chip 27
vorgesehen und dient als Abschirmung gegen Licht, das von
oben in den Chip 27 gelangt. Beide Ränder der Lichtabschirm
platte 33 werden an den Unterseiten jeweiliger Außenenden der
Isolationen 34 dauerhaft befestigt.
Nach Fig. 1e wird eine Glasabdeckung 36 auf entsprechenden
Oberflächenteilen von inneren Zuleitungen 22 angeordnet, die
unmittelbar über dem Chip 27 liegen, und daran befestigt. Bei
dieser Anordnung liegt der Lichtempfangsbereich des Chips 27
nahe der Glasabdeckung 36.
Danach wird ein Formvorgang durchgeführt, um den äußeren Zu
leitungen 21 eine bestimmte Form zu geben (Fig. 1f). Durch
den Formvorgang können die äußeren Zuleitungen Mövenflügel
form oder J-Form erhalten. Damit ist das Verfahren zur Mon
tage eines CCD-Gehäuses abgeschlossen.
Wie aus der obigen Beschreibung ersichtlich ist, hat das
Verfahren nach der Erfindung die folgenden vorteilhaften
Auswirkungen:
Erstens können Gehäuse mit geringem Gewicht und einfacher
Laminatstruktur erhalten werden, da das Verfahren nach der
Erfindung ein automatisches Folienbondverfahren anwendet, das
laminierte Folien mit einer Vielzahl von Zuleitungen und
chipgebondeten Paddeln verwendet. Infolgedessen nehmen die
Gehäuse im Inneren von Produkten wenig Raum ein, wenn sie
z. B. in Kamerarekordern und photographischen Kameras mit
CCD-Elementen verwendet werden, wodurch die Erzeugnisse in
vorteilhafter Weise kompakt gestaltet werden können.
Zweitens wird die Haftung zwischen dem Chip und den inneren
Zuleitungen dadurch verbessert, daß diese Zuleitungen unter
Anwendung des automatischen Folienbondverfahrens befestigt
sind, ohne daß ein Drahtbondvorgang stattfindet, der für die
Herstellung von konventionellen Keramikgehäusen und hohlen
Kunststoffgehäusen angewandt wird. Infolgedessen kann nicht
nur die Ausschußrate herabgesetzt, sondern auch die elektri
sche Leitfähigkeit und das Wärmeemissionsvermögen verbessert
werden.
Drittens ist das Verfahren dadurch vereinfacht, daß ein Form
vorgang und ein Drahtbondvorgang, die bisher bei der Herstel
lung von Gehäusen notwendig waren, entfallen, wodurch die
Herstellungskosten gesenkt werden können.
Viertens befindet sich der Lichtempfangsbereich des Chips
nahe der Glasabdeckung, weil diese nicht an dem Gehäuse, son
dern auf den inneren Zuleitungen gebildet ist. Somit werden
der Lichtempfangs-Wirkungsgrad und damit das Betriebsverhal
ten von CCD-Elementen verbessert.
Claims (5)
1. Verfahren zur Montage eines CCD-Gehäuses,
gekennzeichnet durch
die folgenden Verfahrensschritte:
Bereitstellen einer Folie zum automatischen Folienbonden mit einer Vielzahl von äußeren und inneren Zuleitungen sowie einer Vielzahl von Chipbondpaddeln;
Bonden eines Chips auf die Paddel und anschließendes Bon den der Unterseiten jeweiliger freier Enden der inneren Zu leitungen auf Bondinseln des Chips;
Bilden einer Lichtabschirmschicht, deren beide Ränder an bestimmten Bereichen jeweiliger äußerer Zuleitungen unter dem Chip befestigt sind;
Befestigen eines Glaselements an jeweiligen Oberflächen teilen der inneren Zuleitungen, die unmittelbar über dem Chip liegen; und
Durchführen eines Schneidvorgangs zum Entfernen von Ab standshaltern und eines Formvorgangs zum Formen der äußeren Zuleitungen zu bestimmter Konfiguration.
Bereitstellen einer Folie zum automatischen Folienbonden mit einer Vielzahl von äußeren und inneren Zuleitungen sowie einer Vielzahl von Chipbondpaddeln;
Bonden eines Chips auf die Paddel und anschließendes Bon den der Unterseiten jeweiliger freier Enden der inneren Zu leitungen auf Bondinseln des Chips;
Bilden einer Lichtabschirmschicht, deren beide Ränder an bestimmten Bereichen jeweiliger äußerer Zuleitungen unter dem Chip befestigt sind;
Befestigen eines Glaselements an jeweiligen Oberflächen teilen der inneren Zuleitungen, die unmittelbar über dem Chip liegen; und
Durchführen eines Schneidvorgangs zum Entfernen von Ab standshaltern und eines Formvorgangs zum Formen der äußeren Zuleitungen zu bestimmter Konfiguration.
2. Verfahren nach Anspruch 1,
gekennzeichnet durch
die weiteren Verfahrensschritte:
Trennen der äußeren von den inneren Zuleitungen, wobei dieser Schritt den Schritt des Formens einer Lichtabschirm schicht ersetzt;
Bilden von Isolationen zwischen jeweiligen inneren und entsprechenden äußeren Zuleitungen, wobei jede Isolation ein mit Leitermaterial ausgefülltes Durchkontaktloch aufweist; und
Bilden einer Lichtabschirmschicht, deren beide Ränder an entsprechenden Unterseiten der Isolationen unter dem Chip be festigt sind.
Trennen der äußeren von den inneren Zuleitungen, wobei dieser Schritt den Schritt des Formens einer Lichtabschirm schicht ersetzt;
Bilden von Isolationen zwischen jeweiligen inneren und entsprechenden äußeren Zuleitungen, wobei jede Isolation ein mit Leitermaterial ausgefülltes Durchkontaktloch aufweist; und
Bilden einer Lichtabschirmschicht, deren beide Ränder an entsprechenden Unterseiten der Isolationen unter dem Chip be festigt sind.
3. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß das Glas so geformt ist, daß es die gleiche Fläche wie
der Chip hat.
4. CCD-Gehäusekonstruktion,
gekennzeichnet durch
eine Vielzahl von inneren Zuleitungen (22) und von diesen entsprechenden und damit verbundenen äußeren Zuleitungen (21);
einen Chip (27) mit Bondinseln (29), mit denen die Unter seiten von entsprechenden freien Enden der inneren Zulei tungen (22) verbunden sind;
eine Glasabdeckung (36), die auf entsprechenden Oberflä chenteilen der inneren Zuleitungen (22), die unmittelbar über dem Chip (27) liegen, befestigt sind; und
eine Lichtabschirmplatte (33), die Ränder (K) aufweist, die an entsprechenden Unterseiten der äußeren Zuleitungen (21) unter dem Chip (27) befestigt sind.
eine Vielzahl von inneren Zuleitungen (22) und von diesen entsprechenden und damit verbundenen äußeren Zuleitungen (21);
einen Chip (27) mit Bondinseln (29), mit denen die Unter seiten von entsprechenden freien Enden der inneren Zulei tungen (22) verbunden sind;
eine Glasabdeckung (36), die auf entsprechenden Oberflä chenteilen der inneren Zuleitungen (22), die unmittelbar über dem Chip (27) liegen, befestigt sind; und
eine Lichtabschirmplatte (33), die Ränder (K) aufweist, die an entsprechenden Unterseiten der äußeren Zuleitungen (21) unter dem Chip (27) befestigt sind.
5. CCD-Gehäusekonstruktion nach Anspruch 4,
dadurch gekennzeichnet,
daß die äußeren Zuleitungen (21) von den inneren Zuleitungen (22) getrennt und damit durch Isolationen (34) verbunden sind, die jeweils ein mit Leitermaterial ausgefülltes Durch kontaktloch (35) haben, und
daß die Ränder (K) der Lichtabschirmplatte (33) an entspre chenden Unterseiten der Isolationen (34) befestigt sind.
daß die äußeren Zuleitungen (21) von den inneren Zuleitungen (22) getrennt und damit durch Isolationen (34) verbunden sind, die jeweils ein mit Leitermaterial ausgefülltes Durch kontaktloch (35) haben, und
daß die Ränder (K) der Lichtabschirmplatte (33) an entspre chenden Unterseiten der Isolationen (34) befestigt sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR16252/90 | 1990-10-13 | ||
KR1019900016252A KR930010072B1 (ko) | 1990-10-13 | 1990-10-13 | Ccd패키지 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4133183A1 true DE4133183A1 (de) | 1992-04-23 |
DE4133183B4 DE4133183B4 (de) | 2005-07-28 |
Family
ID=19304604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4133183A Expired - Lifetime DE4133183B4 (de) | 1990-10-13 | 1991-10-07 | Gehäusekonstruktion für Chip-TAB-Bauelemente, Verwendung derselben und Verfahren zu deren Montage |
Country Status (4)
Country | Link |
---|---|
US (1) | US5321204A (de) |
JP (1) | JP2658673B2 (de) |
KR (1) | KR930010072B1 (de) |
DE (1) | DE4133183B4 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4319786A1 (de) * | 1992-06-16 | 1993-12-23 | Gold Star Electronics | In Kunststoff gegossene CCD-Einheit und Verfahren zu deren Herstellung |
DE4424541A1 (de) * | 1994-01-24 | 1995-08-03 | Gold Star Electronics | Bildaufnahmebauelement vom Festkörpertyp und Verfahren zu dessen Herstellung |
US11476128B2 (en) * | 2020-08-25 | 2022-10-18 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0149798B1 (ko) * | 1994-04-15 | 1998-10-01 | 모리시다 요이치 | 반도체 장치 및 그 제조방법과 리드프레임 |
JPH08111491A (ja) * | 1994-10-12 | 1996-04-30 | Toshiba Corp | 半導体装置 |
US5770479A (en) * | 1996-01-11 | 1998-06-23 | Micron Technology, Inc. | Bonding support for leads-over-chip process |
JP3536504B2 (ja) * | 1996-01-17 | 2004-06-14 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
US6093894A (en) | 1997-05-06 | 2000-07-25 | International Business Machines Corporation | Multiconductor bonded connection assembly with direct thermal compression bonding through a base layer |
TW434760B (en) * | 1998-02-20 | 2001-05-16 | United Microelectronics Corp | Interlaced grid type package structure and its manufacturing method |
US6384473B1 (en) | 2000-05-16 | 2002-05-07 | Sandia Corporation | Microelectronic device package with an integral window |
US6531341B1 (en) | 2000-05-16 | 2003-03-11 | Sandia Corporation | Method of fabricating a microelectronic device package with an integral window |
WO2001091193A2 (en) | 2000-05-23 | 2001-11-29 | Atmel Corporation | Integrated ic chip package for electronic image sensor die |
KR20010007997A (ko) * | 2000-11-01 | 2001-02-05 | 김영선 | 촬상소자용 플라스틱 패캐지 |
US6541837B2 (en) | 2001-02-09 | 2003-04-01 | International Business Machines Corporation | Charge-coupled device wafer cover plate with compact interconnect wiring |
US7276394B2 (en) * | 2001-09-20 | 2007-10-02 | Eastman Kodak Company | Large area flat image sensor assembly |
DE10151151A1 (de) * | 2001-10-19 | 2002-06-13 | Infineon Technologies Ag | Chipmodul |
KR100494666B1 (ko) * | 2001-12-28 | 2005-06-13 | 동부아남반도체 주식회사 | 씨시디이미지센서장착 씨에스피 반도체 |
DE10239524A1 (de) * | 2002-08-23 | 2004-03-04 | Z/I Imaging Gmbh | Sensormodul |
US6995462B2 (en) * | 2003-09-17 | 2006-02-07 | Micron Technology, Inc. | Image sensor packages |
JP2005252140A (ja) * | 2004-03-08 | 2005-09-15 | Olympus Corp | 固体撮像装置用パッケージ |
JP3936365B2 (ja) | 2004-09-14 | 2007-06-27 | ソニーケミカル&インフォメーションデバイス株式会社 | 機能素子実装モジュール及びその製造方法 |
US7902644B2 (en) * | 2007-12-07 | 2011-03-08 | Stats Chippac Ltd. | Integrated circuit package system for electromagnetic isolation |
US9059074B2 (en) * | 2008-03-26 | 2015-06-16 | Stats Chippac Ltd. | Integrated circuit package system with planar interconnect |
DE102010047128A1 (de) * | 2010-09-30 | 2012-04-05 | Infineon Technologies Ag | Hallsensoranordnung zum redundanten Messen eines Magnetfeldes |
JP6238121B2 (ja) * | 2013-10-01 | 2017-11-29 | ローム株式会社 | 半導体装置 |
KR102360319B1 (ko) * | 2016-03-12 | 2022-02-08 | 닝보 써니 오포테크 코., 엘티디. | 카메라 모듈, 그 감광성 부품 및 그 제조 방법 |
JP6846225B2 (ja) * | 2017-02-06 | 2021-03-24 | ラピスセミコンダクタ株式会社 | 検査回路、半導体記憶素子、半導体装置、および接続検査方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3706409A (en) * | 1970-02-26 | 1972-12-19 | Gen Electric | Semiconductor lead attachment system including a semiconductor pellet orientation plate |
US4209355A (en) * | 1978-07-26 | 1980-06-24 | National Semiconductor Corporation | Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices |
JPS5818949A (ja) * | 1981-07-28 | 1983-02-03 | Nec Corp | 半導体装置 |
JPS5946050A (ja) * | 1982-09-09 | 1984-03-15 | Narumi China Corp | 半導体用セラミツクパツケ−ジ |
FI76220C (fi) * | 1984-09-17 | 1988-09-09 | Elkotrade Ag | Foerfarande foer inkapsling av pao ett baerarband anordnade halvledarkomponenter. |
JPS6298737A (ja) * | 1985-10-25 | 1987-05-08 | Sharp Corp | 半導体装置の交換方法 |
JPS6394645A (ja) * | 1986-10-08 | 1988-04-25 | Mitsubishi Electric Corp | 電子装置 |
US4766479A (en) * | 1986-10-14 | 1988-08-23 | Hughes Aircraft Company | Low resistance electrical interconnection for synchronous rectifiers |
JPH0777411B2 (ja) * | 1987-01-10 | 1995-08-16 | 株式会社東芝 | 固体撮像装置 |
JPH0824155B2 (ja) * | 1987-05-06 | 1996-03-06 | 富士通株式会社 | 半導体パッケ−ジ |
JPS6432682A (en) * | 1987-07-28 | 1989-02-02 | Mitsubishi Electric Corp | Optoelectronic semiconductor |
DE3731787C2 (de) * | 1987-09-22 | 2000-11-16 | Aeg Ges Moderne Inf Sys Mbh | Anordnung von mehreren IC's auf einem Bandstreifen aus Isoliermaterial |
EP0370738A1 (de) * | 1988-11-21 | 1990-05-30 | Honeywell Inc. | Leiterramen mit Lötpodesten |
JPH03155671A (ja) * | 1989-08-28 | 1991-07-03 | Toshiba Corp | 固体撮像装置 |
-
1990
- 1990-10-13 KR KR1019900016252A patent/KR930010072B1/ko not_active IP Right Cessation
-
1991
- 1991-10-07 DE DE4133183A patent/DE4133183B4/de not_active Expired - Lifetime
- 1991-10-11 JP JP3263814A patent/JP2658673B2/ja not_active Expired - Lifetime
- 1991-10-11 US US07/775,307 patent/US5321204A/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4319786A1 (de) * | 1992-06-16 | 1993-12-23 | Gold Star Electronics | In Kunststoff gegossene CCD-Einheit und Verfahren zu deren Herstellung |
DE4424541A1 (de) * | 1994-01-24 | 1995-08-03 | Gold Star Electronics | Bildaufnahmebauelement vom Festkörpertyp und Verfahren zu dessen Herstellung |
US11476128B2 (en) * | 2020-08-25 | 2022-10-18 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2658673B2 (ja) | 1997-09-30 |
KR930010072B1 (ko) | 1993-10-14 |
KR920008914A (ko) | 1992-05-28 |
DE4133183B4 (de) | 2005-07-28 |
US5321204A (en) | 1994-06-14 |
JPH06342854A (ja) | 1994-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4133183A1 (de) | Verfahren zur montage eines ccd-gehaeuses sowie ccd-gehaeusekonstruktion | |
DE4135189B4 (de) | Verfahren zur Montage des Gehäuses eines Halbleiter-Bauelements | |
DE69120066T2 (de) | Zusammenbauverfahren vom batch-typ fuer chippackungen | |
DE1300788C2 (de) | Verfahren zur herstellung kugeliger loetperlen auf traegerplatten | |
DE68928428T2 (de) | Leistungsvorrichtung mit selbstzentrierender Elektrode | |
DE69132685T2 (de) | Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren | |
DE69210183T2 (de) | Verpackungsstrukture fuer halbleiteranordnung und verfahren zu deren herstellung | |
DE69526895T2 (de) | Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe | |
DE68908808T2 (de) | Verfahren zum Montieren elektronischer Mikrokomponenten auf einer Unterlage und Zwischenprodukt. | |
DE1564491B2 (de) | Integriertes halbleiterbauelement und verfahren zu seiner herstellung | |
DE3042085C2 (de) | Halbleiteranordnung | |
DE102012103759B4 (de) | Verbindung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE3536908A1 (de) | Induktivitaetselement und verfahren zur herstellung desselben | |
DE69524855T2 (de) | Bauelementstapel in mehrchiphalbleiterpackungen | |
DE102007049481A1 (de) | Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements | |
DE1591186B1 (de) | Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen | |
DE2229070A1 (de) | Verfahren zum befestigen eines halbleiterkoerpers an einem substrat | |
DE10033977A1 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
DE4230030A1 (de) | Halbleitergehaeuse und verfahren zu dessen zusammenbau | |
DE8816922U1 (de) | Gehäuse für eine Halbleiteranordnung | |
DE60114338T2 (de) | Herstellungsverfahren für optisches Halbleitermodul | |
DE2315711A1 (de) | Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens | |
DE69118308T2 (de) | Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung | |
DE19801488B4 (de) | Verfahren zum Zusammenbau eines Halbleiterbausteins | |
DE3243689C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: CROSSTEK CAPITAL, LLC, WILMINGTON, DEL., US |
|
R071 | Expiry of right | ||
R071 | Expiry of right |