JP2519623Y2

JP2519623Y2 - 自動演奏装置

Info

Publication number: JP2519623Y2
Application number: JP1988030510U
Authority: JP
Inventors: 昌夫近藤
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1988-03-08
Filing date: 1988-03-08
Publication date: 1996-12-11
Anticipated expiration: 2003-03-08
Also published as: JPH01135498U; US5101707A

Description

【考案の詳細な説明】［産業上の利用分野］この考案は、メロディ音，伴奏音，リズム音等の各パ
ートの自動演奏を各々個別にオン／オフ制御することが
できる自動演奏装置に関する。

［従来の技術］従来のこの種の自動演奏装置として、各パート毎にメ
モリ、読出制御回路およびオン／オフ制御スイッチを設
け、各パートの自動演奏を各々スイッチによって個別に
オン／オフ制御するようにしたものが知られている（特
開昭60−163094号参照）。

［考案が解決しようとする課題］しかしながら、上述した従来の自動演奏装置は、各パ
ート毎に設けられたメモリを共通の１個のアドレスカウ
ンタによって読み出すようになっていたため、発音する
か否かについてはオン／オフ制御スイッチによって制御
することができるが、発音停止の場合においても、その
メモリの読出しが進行してしまうため、例えば第１のパ
ートより一定時間遅れて第２のパートを頭からスタート
させるというようなことができない問題があった。

この考案は、このような背景の下になされたもので、
各パートの自動演奏を任意のタイミングで開始／停止す
ることができると共に、さらに、１のパートの自動演奏
のオン／オフを他のパートの自動演奏の進行に応じて自
動的に制御することができる自動演奏装置を提供するこ
とを目的とする。

［課題を解決するための手段］この考案は、楽曲の１つのパートの演奏データを、該
楽曲の進行に従って順次記憶している第１の演奏データ
メモリと、該第１の演奏データメモリから演奏データを
順次読み出す第１の読出手段と、前記第１の演奏データ
メモリに記憶された演奏データのパートとは異なる他の
パートの演奏データを前記楽曲の進行に従って順次記憶
する第２の演奏データメモリと、該第２の演奏データメ
モリから演奏データを順次読み出す第２の読出手段とを
備え、前記第１の演奏データメモリには演奏データ中に
第２の演奏データメモリ内の演奏データの読出開始を指
示する読出開始信号および読出停止を指示する読出停止
信号を記憶するとともに、演奏データの読み出し中に前
記読出開始信号が読み出されると第２の演奏データメモ
リからの演奏データの読み出しを開始し、前記読出停止
信号が読み出されると第２の演奏データメモリからの演
奏データの読み出しを停止するようにしたことを特徴と
している。

［作用］上記構成によれば、第１の演奏データメモリからの１
つのパートの演奏データの読み出しは第１の読出手段に
よって、また第２の演奏データメモリからの他のパート
の演奏データの読み出しは第２の読出手段によってそれ
ぞれ個別に行われる。これにより、第１、第２の演奏デ
ータメモリからの演奏データの読出／停止をそれぞれ任
意に制御することが可能となる。また、第２の演奏デー
タメモリ内のデータの読出開始／読出停止を前記第２の
読出手段へ指示する指示信号を、第１の演奏データメモ
リ内に記憶させたので、第１の演奏データメモリに記憶
されたある１つのパートの演奏データの読み出しに応じ
て第２の演奏データメモリに記憶された他のパートの演
奏データを自動的に読出／停止させることができる。

［実施例］以下、図面を参照して、この考案の一実施例を説明す
る。第１図はこの考案の一実施例の構成を示すブロック
図である。この図において、符号１は複数のキーを有す
るキーボードであり、各キーの下部には各々、キーのオ
ン／オフ検出用のキースイッチが設けられている。ま
た、このキーボードは予め３つのキーエリアKB1〜KB3に
分けられている。そして、キーエリアKB1の各キースイ
ッチの出力が各々マニュアル演奏楽音形成回路２および
和音データ発生回路３へ供給され、キーエリアKB2の各
キースイッチの出力がマニュアル演奏楽音形成回路２の
みへ供給され、キーエリアKB3の各キースイッチの出力
がマニュアル演奏楽音形成回路２および符長データ発生
回路４へ供給される。

マニュアル演奏楽音形成回路２は、キーボード１のオ
ンとされたキーに対応する楽音信号を形成し、増幅器５
へ出力する。和音データ発生回路３は、キーエリアKB1
において押下されたキーを検出し、この検出結果に基づ
いて、伴奏者の和音を指示する和音データを出力する。
すなわち、この実施例においては、キーエリアKB1のキ
ー操作によってＣメジャ,Aマイナ等の和音種類を指定す
るようになっている。例えば、キーエリアKB1のキーC,
E,Gを押すと、Ｃメジャが指定される。和音データ発生
回路３はキーエリアKB1において押下されたキーを検出
し、この検出結果に基づいて、和音の根音（C,D,E等）
を示す根音データCCDおよび和音の種類（メジャ，マイ
ナ等）を示すタイプデータTPDからなる和音データを出
力する。この和音データに基づいて、後述するように自
動伴奏音が形成される。符長データ発生回路４は、キー
エリアKB3において押下されたキーに対応する符長デー
タFTDを出力する。すなわち、この実施例においては、
キーエリアKB3のキー操作によって伴奏音の和音の符長
（長さ）を指定するようになっている。そして、符長デ
ータ発生回路４は、キーエリアKB3において押下された
キーを検出し、この検出結果に対応する符長データFTD
を出力する。

音色スイッチ６は伴奏者の音色を設定するためのスイ
ッチ、効果スイッチ７は伴奏者の効果を設定するための
スイッチ、メロディオンスイッチ８はメロディ音の自動
演奏の開始信号を記録するためのスイッチ、メロディオ
フスイッチ９はメロディ音の自動演奏の停止信号を記録
するためのスイッチ、音量スイッチ10は伴奏者の音量を
指示するための多段スイッチ、エンドスイッチ11は伴奏
者の終了を指示するためのスイッチである。また、12は
レコードスイッチであり、和音シーケンスメモリCMの書
込みを行う場合に、オンとされる。13はプレイスイッチ
であり、和音シーケンスメモリCM内のデータを読み出し
て伴奏者の自動演奏を行う場合にオンとされる。14は、
メロディ音の自動演奏を手動によってオン／オフ制御す
るためのスタート／ストップスイッチである。

16はコード変換回路であり、スイッチ６〜11のいずれ
かが操作された時に、操作されたスイッチに対応するレ
ジストデータを出力する。このレジストデータは操作さ
れたスイッチの種類（音色スイッチ，効果スイッチ等）
を示すレジスト種類データRGSと、操作されたスイッチ
の番号，音量レベル（音量スイッチ10が操作された場
合）等を示すレジスト内容データRGDから構成されてい
る。17はオアゲートであり、前述した符長データFTDの
各ビットおよび上記レジストデータRGS,RGDの各ビット
のオアをとり、その結果を微分回路18へ出力する。微分
回路18はオアゲート17の立ち下がりにおいてパルス信号
を出力する。20はレジストデータRGS,RGDの各ビットの
オアをとるオアゲート、21はオアゲート20の出力が“1"
か“0"かに応じて入力端〈１〉または〈０〉のデータを
出力端から出力するセレクタである。

和音シーケンスメモリCMは、和音データ発生回路３か
ら出力される根音データCCDおよびタイプデータTPD、符
長データ発生回路14から出力される符長データFTD、コ
ード変換回路16から出力されるレジストデータRGS,RGD
が各々書き込まれるメモリであり、読出制御回路22から
アドレスデータADが供給されて、書込／読出が行なわれ
る。また、レコードスイッチ12がオンの時書込モード、
オフの時読出モードとなる。第２図に、この和音シーケ
ンスメモリCMの記憶内容の一例を示す。読出制御回路22
は、第３図に示すように、アンドゲート23,24、オアゲ
ート25,26,27,28、オアゲート26の出力の立ち上がりを
微分する微分回路29、フリップフロップ30、アドレスカ
ウンタ31、比較回路32および符長カウンタ33から構成さ
れている。なお、この読出制御回路22の動作は後に詳述
する。

第１図の符号35はエンド検出回路であり、和音シーケ
ンスメモリCMからエンドスイッチ11を示すレジストデー
タRGS,RGDが出力された時これを検出し、エンド信号ES
を出力する。メロディオン／オフ検出回路36は、第４図
に示すように、メロディオンスイッチ８またはメロディ
オフスイッチ９を示すレジスト種類データRGSを検出す
るオン／オフデータ検出回路37と、この検出回路37から
出力される検出信号MSに基づいてレジスト内容データRG
Dを読み込むラッチとから構成され、ラッチ38の出力の
最下位ビットがオン／オフ制御信号MCDとしてオアゲー
ト39（第１図）へ出力される。ここで、メロディオンス
イッチ８に対応するレジスト内容データRGDの最下位ビ
ットは“1"、メロディオフスイッチ９に対応するレジス
ト内容データRGDの最下位ビットは“0"となっている。

符長検出回路40は、和音シーケンスメモリCMから符長
データFTDが出力された時、その符長データFTDを内部の
ラッチに記憶し、この記憶した符長データFTDを読出制
御回路22へ出力する。和音検出回路41は、和音シーケン
スメモリCMから和音データ、すなわち根音データCCDお
よびタイプデータTPDが出力された時これを検出し、和
音検出信号CS（パルス信号）をラッチ43へ出力する。ラ
ッチ43は該和音検出信号CSを受け、その時点で和音シー
ケンスメモリCMから出力されている和音データを読み込
み、伴奏音形成回路44へ出力する。

レジストデータ検出回路42は、第５図に示すように、
音色スイッチ６を示すレジスト種類データRGSを検出す
る音色データ検出回路46と、この音色データ検出回路46
が検出信号を出力した時、レジスト内容データRGDが読
み込むラッチ47と、効果スイッチ７を示すレジスト種類
データRGSを検出する効果データ検出回路48と、この効
果データ検出回路48が検出信号を出力した時、レジスト
内容データRGDを読み込むラッチ49と、音量スイッチ10
を示すレジスト種類データRGSを検出する音量データ検
出回路50と、この音量データ検出回路50が検出信号を出
力した時、レジスト内容データRGDを読み込むラッチ51
と、音色データ検出回路46,効果データ検出回路48,音量
データ検出回路50の各出力のオアをとるオアゲート52と
から構成され、ラッチ47,49,51の各出力データが伴奏音
形成回路44へ供給され、オアゲート52の出力が信号RSと
して読出制御回路22へ供給される。

伴奏音形成回路44は、ラッチ43から供給される根音デ
ータCCDおよびタイプデータTPDが示す和音の伴奏者であ
って、レジストデータ検出回路42から出力される音色デ
ータ，効果データ，音量データに基づく音色，効果，音
量の伴奏者信号を形成し、増幅器５へ出力する。

テンポクロック発振器54は、テンポの基礎となるテン
ポクロックTCLを出力する。オートリズム装置55はワル
ツ、マンボ等のリズム音信号を、内部のリズム音源を駆
動して形成し、増幅器５へ出力する。メロディ自動演奏
装置56は、メロディ音を自動演奏するための演奏データ
が記憶されたメモリ56aと、このメモリ56a内のデータを
読み出し、楽音信号に変換して出力する読出制御回路56
bとから構成されており、読出制御回路56bから出力され
た楽音信号が増幅器５へ供給される。増幅器５は、マニ
ュアル楽音形成回路２、伴奏音形成回路44、オートリズ
ム装置55、メロディ自動演奏装置56から各々出力される
各楽音信号をミキシングして増幅し、スピーカ57へ出力
する。

次に、上記構成による自動演奏装置の動作を説明す
る。

（１）和音シーケンスメモリの書込み和音シーケンスメモリCMにデータを書き込む場合は、
まず、レコードスイッチ12をオンとする。レコードスイ
ッチ12がオンとされると、信号RECが“1"信号となり、
和音シーケンスメモリCMが書込モードに設定される。ま
た、信号RECが“1"信号になり、この“1"信号が第３図
のオアゲート26を介して微分回路29へ供給されると、同
微分回路29からパルス信号が出力され、フリップフロッ
プ30のリセット端子へ供給される。これにより、フリッ
プフロップ30がリセットされ、アドレスカウンタ31のリ
セット端子Ｒへ“0"信号が供給され、アドレスカウンタ
31のリセット状態が解除される。なお、この時点では、
アドレスカウンタ31のカウント出力は「０」である。ま
た、信号RECが“1"信号になると、アンドゲート23（第
３図）が開状態となる。

以後、操作者がスイッチ６〜11またはキーエリアKB1,
KB3のキーを操作すると、操作されたスイッチまたはキ
ーに対応するデータが和音シーケンスメモリCMに順次書
き込まれる。以下、第２図のように書込む場合を例にと
り、書込みの過程を説明する。まず、操作者が音色スイ
ッチ６のピアノ音を指定するスイッチを押すと、コード
変換回路16から音色スイッチ６を示すレジスト種類デー
タRGSおよびピアノを示すレジスト内容データRGDが各々
出力される。このレジストデータRGS,RGDが出力される
と、オアゲート20の出力が“1"となり、したがって、レ
ジストデータRGS,RGDがセレクタ21を介して和音シーケ
ンスメモリCMへ供給される。この時、和音シーケンスメ
モリCMへはアドレスデータAD「０」が供給されており、
したがって、レジストデータRGS,RGDが同メモリCMの０
番地に書き込まれる。また、レジストデータRGS,RGDが
コード変換回路16から出力されると、オアゲート17の出
力が“1"となる。次に、音色スイッチ６が離されると、
コード変換回路16の出力が「０」となり、オアゲート17
の出力が“0"に立ち下がる。オアゲート17の出力が“0"
に立ち下がると、微分回路18からパルス信号WPが出力さ
れ、第３図のアンドゲート23およびオアゲート25を介し
てアドレスカウンタ31のクロック端子CKへ供給される。
これにより、アドレスカウンタ31がカウントアップし、
そのカウント出力が「１」となり、このカウント出力
「１」がアドレスデータADとして和音シーケンスメモリ
CMへ供給される。

次に、操作者がキーエリアKB1のキーを操作して和音
Ｃメジャを入力すると、和音データ発生回路３からＣメ
ジャの根音データCCDおよびタイプデータTPDが各々出力
される。次に、操作者がキーエリアKB3のキーを操作し
て全音符の符長を入力すると、符長データ発生回路４か
ら全音符の符長を示す符長データFTDが出力される。こ
の時、コード変換回路16の出力データは「０」であり、
オアゲート20の出力は“0"となっている。この結果、和
音データ発生回路３から出力されたデータCCD,TPDおよ
び符長データ発生回路４から出力された符長データFTD
がセレクタ21を介して和音シーケンスメモリCMへ供給さ
れ、同メモリCMの１番地へ書き込まれる。次に、操作者
がキーエリアKB1およびKB3のキーを操作して、和音Ｆメ
ジャおよび２分音符の符長を入力すると、入力された和
音および符長に対応するデータCCD,TPD,FTDが上記と同
様にして和音シーケンスメモリCMの２番地に書き込まれ
る。次に、メロディオンスイッチ８が押されると、コー
ド変換回路16からメロディオンスイッチ８に対応するレ
ジストデータRGS,RGDが出力され、メモリCMの３番地に
書き込まれる。以下、同様にして第２図の書き込みが行
なわれる。

（２）自動演奏次に、和音シーケンスメモリCM内に第２図のデータが
記憶されている場合を例にとり、自動演奏時の動作を説
明する。自動演奏を行う場合、操作者は、レコードスイ
ッチ12をオフ、プレイスイッチ13をオンとする。レコー
ドスイッチ12がオフとされると、和音シーケンスメモリ
CMが読出モードとなる。また、プレイスイッチ13がオン
とされると、信号PLYが“1"信号となり、第３図のアン
ドゲート24が開状態となり、また、オアゲート26の出力
が“1"信号に立ち上がる。オアゲート26の出力が“1"信
号に立ち上がると、この立ち上がりにおいて微分回路30
からパルス信号が出力されフリップフロップ30のリセッ
ト端子Ｒへ供給される。これにより、フリップフロップ
30がリセットされ、その出力端Ｑから“0"信号が出力さ
れ、アドレスカウンタ31のリセット端子Ｒおよびオアゲ
ート28へ供給される。この結果、アドレスカウンタ31お
よび符長カウンタ33のリセット状態が解除される。符長
カウンタ33のリセット状態が解除されると、以後、同カ
ウンタ33がテンポクロックTCLをアップカウントする。

一方、この時、アドレスカウンタ31のカウント出力は
「０」であり、したがって、アドレスデータAD「０」が
和音シーケンスメモリCMへ供給される。アドレスデータ
AD「０」がメモリCMへ供給されると、同メモリCMの０番
地内のデータ、すなわち、ピアノ音（第２図参照）を示
すレジストデータRGS,RGDが読み出され、出力される。
メモリCMから、該レジストデータRGS,RGDが出力される
と、レジストデータ検出回路42内の音色データ検出回路
46（第５図）がこれを検知し、検出信号を出力する。こ
れにより、ラッチ47に、ピアノ音を示すレジスト内容デ
ータRGDが読み込まれ、この読み込まれたデータRGDが伴
奏音形成回路44へ出力され、同回路44の内部に設定され
る。また、音色データ検出回路46から検出信号が出力さ
れると、オアゲート52から信号RSが出力され、第３図の
オアゲート27,アンドゲート24,オアゲート25を介してア
ドレスカウンタ31のクロック端子CKへ供給される。これ
により、アドレスカウンタ31のカウント出力が「１」と
なり、したがって、アドレスデータADが「１」となる。

アドレスデータADが「１」になると、和音シーケンス
メモリCMの１番地内のデータ、すなわち、Ｃメジャの和
音データ（根音データおよびタイプデータ）CCD,TPDお
よび全音符の符長データFTDが読み出される。Ｃメジャ
の和音データCCD,TPDが和音シーケンスメモリCMから出
力されると、和音検出回路41がこれを検知し、検出信号
CSをラッチ43のロード端子Ｌへ出力する。これにより、
該和音データCCD,TPDがラッチ43に読み込まれ、伴奏音
形成回路44へ供給される。伴奏音形成回路44へ和音デー
タCCD,TPDが供給されると、伴奏音形成回路44が、和音
データCCD,TPDが示す和音（この場合、Ｃメジャ）のピ
アノ音による伴奏音信号を形成し、増幅器５を介してス
ピーカ６へ出力する。これにより、ピアノ音によるＣメ
ジャの伴奏音が発生する。

また、全音符の符長データFTDがメモリCMから出力さ
れると、符長データ検出回路40がこの符長データFTDを
読み込み、第３図の比較回路32の一方の入力端へ出力す
る。以後、この符長データFTDと符長カウンタ33のカウ
ント出力とが比較回路32において比較される。そして、
和音シーケンスメモリCMから全音符の符長データFTDが
出力された時点から、全音符の時間が経過すると、符長
カウンタ33（第３図）のカウント出力と符長データFTD
とが一致し、比較回路32から一致信号EQ（“1"信号）が
出力される。そして、この一致信号EQがオアゲート27,
アンドゲート24,オアゲート25を介してアドレスカウン
タ31のクロック端子CKへ供給されると、アドレスカウン
タ31がカウントアップし、そのカウント出力が「２」と
なる。また、上記一致信号EQはオアゲート28を介して符
長カウンタ33のリセット端子Ｒへ供給される。これによ
り、符長カウンタ33がリセットされ、そのカウント出力
が「０」となり、したがって、一致信号EQが“0"に戻
り、以後、符長カウンタ33が再びテンポクロックTCLの
アップカウントを行う。

アドレスカウンタ31のカウント出力、すなわちアドレ
スデータADが「２」になると、和音シーケンスメモリCM
の２番地のデータ、すなわち、Ｆメジャの和音データCC
D,TPDおよび２分音符の符長データFTDがメモリCMから出
力される。そして、和音データCCD,TPDがラッチ43に読
み込まれ、これにより、以後Ｆメジャの伴奏音が発生
し、また、２分音符の符長データFTDが符長データ検出
回路40を介して比較回路32（第３図）へ供給される。そ
して、上述した和音データCCD,TPDおよび符長データFTD
がメモリCMから出力された後２分音符の時間が経過する
と、比較回路32から一致信号EQが出力され、これによ
り、アドレスデータADが「３」となり、また、符長カウ
ンタ33がリセットされる。

アドレスデータADが「３」になると、和音シーケンス
メモリCMの３番地のデータ、すなわち、メロディオンを
示すレジストデータRGS,RGDがメモリCMから出力され
る。このレジストデータRGS,RGDが出力されると、メロ
ディオン／オン検出回路36内のオン／オフデータ検出回
路37（第４図）がこれを検出し、検出信号MSを出力す
る。メロディデータ検出回路37から検出信号MSが出力さ
れ、ラッチ38のロード端子Ｌへ供給されると、ラッチ38
に上記レジスト内容データRGDが読み込まれ、その最下
位ビット（この場合、“1"）がメロディ制御信号MCDと
して、オアゲート39を介してメロディ自動演奏装置56の
読出制御回路56bへ出力される。これにより、以後、メ
モリ56a内の演奏データが逐次読み出され、メロディ音
信号に変換され、増幅器５を介してスピーカ57へ供給さ
れ、メロディ音の自動演奏が行なわれる。また、オン／
オフデータ検出回路37から検出信号MSが出力され、第３
図のオアゲート27,アンドゲート24,オアゲート25を介し
てアドレスカウンタ31へ供給されると、アドレスカウン
タ31のカウント出力、すなわち、アドレスデータADが
「４」となる。これにより、和音シーケンスメモリCMの
４番地内のデータが読み出される。

以下、上記の過程が繰り返される。そして、アドレス
データADが「Ｋ」になると、和音シーケンスメモリCMの
Ｋ番地内のデータ、すなわち、メロディオフを示すレジ
ストデータRGS,RGDが読み出される。これにより、第４
図のオン／オフデータ検出回路37から検出信号MSが出力
される。オン／オフデータ検出回路37から検出信号MSが
出力されると、ラッチ38に上記のレジスト内容データRG
Dが読み込まれる。これにより、メロディ制御信号MCDが
“0"信号となり、この“0"信号がオアゲート39を介して
メロディ自動演奏装置56へ供給される。これにより、メ
ロディ音の自動演奏が停止する。また、オン／オフデー
タ検出回路37から検出信号MSが出力されると、アドレス
カウンタ31のカウントアップが行なわれる。

以下、和音シーケンスメモリCM内のデータの読み出し
が順次行なわれ、そして、アドレスデータADが「Ｎ」に
なると、エンドを示すレジストデータRGS,RGDがメモリC
Mから読み出される。そして、このレジストデータRGS,R
GDがメモリCMから出力されると、エンド検出回路35がこ
れを検出し、エンド信号ESを出力する。このエンド信号
ESは、メロディオン／オフ検出回路36内のラッチ38のク
リア端子へ供給され、これにより、ラッチ38がクリアさ
れる。また、ラッチ43のクリア端子へ供給され、これに
よりラッチ43がクリアされる。ラッチ43がクリアされる
と、伴奏音形成回路44における伴奏音信号の形成が停止
する。さらに、エンド信号ESはフリップフロップ30（第
３図）のセット端子Ｓへ供給され、これにより、フリッ
プフロップ30がセットされる。フリップフロップ30がセ
ットされると、アドレスカウンタ31および符長カウンタ
33の各リセット端子Ｒへ“1"信号が供給され、これによ
り、アドレスカウンタ31および符長カウンタ33がリセッ
トされる。このようにして、自動演奏が終了する。

なお、上記実施例においては、メロディメモリが１個
（符号56a）であったが、メロディメモリを複数個設
け、各メモリに基づくメロディ音のオン／オフタイミン
グを各々、和音シーケンスメモリCMに記憶させてもよ
い。またこの場合、第１のメロディメモリの楽音のオン
／オフタイミングをメモリCMに記憶させ、第２のメロデ
ィメモリの楽音のオン／オフタイミングを第１のメロデ
ィメモリに記憶させ、……のようにしてもよい。また、
メロディメモリの代わりに、ベース音の演奏データを記
録したベースメモリを設け、このベースメモリに基づく
ベース音のオン／オフタイミングを和音シーケンスメモ
リCMに記憶させてもよい。また、和音シーケンスメモリ
CMを設けないで、メロディメモリを２個設け、一方のメ
ロディメモリに基づくメロディ音のオン／オフタイミン
グを、他方のメロディメモリ内に記憶させてもよい。ま
た、メロディメモリを３個以上設け、１つのメロディメ
モリ内に、他の複数のメロディメモリに基づく楽音のオ
ン／オフタイミングを記憶させてもよい。また、和音シ
ーケンスメモリCMと２個のメロディメモリを設け、第１
のメロディメモリの楽音のオンタイミングを和音シーケ
ンスメモリCMに記憶させ、第２のメロディメモリの楽音
のオンタイミングを第１のメロディメモリに記憶させ、
第１のメロディメモリの楽音のオフタイミングを第２の
メロディメモリに記憶させてもよい。

［考案の効果］以上説明したように、この考案によれば、以下のよう
な効果を奏する。すなわち、（１）第１の演奏データメモリに記憶された演奏データ
に基づくある１つのパートの自動演奏の進行に応じて、
手動操作を行うことなく第２の演奏データメモリに記憶
された演奏データに基づく他のパートの自動演奏をオン
／オフ制御することができる。

（２）ある１つのパートの進行を見ながら該パートと関
連性の深い他のパートのオン／オフに関する読出開始信
号および読出停止信号を記憶させることができるので該
読出開始信号および読出停止信号の記憶作業が容易とな
ると共に、その後の編集時においても上記ある１つのパ
ートの進行を考慮しながら編集したい他のパートの演奏
データを探すことができるので編集作業を容易にし、編
集時の作業性をも向上させることができる。

（３）第１の演奏データメモリには演奏データ中に第２
の演奏データメモリ内の演奏データの読出開始を指示す
る読出開始信号および読出停止を指示する読出停止信号
を記憶するので、ある１つのパートに基づいて他のパー
トの演奏時間を規定することができる。したがって、他
のパートの演奏データが複数ある場合でもこれらのパー
トの演奏時間の長短に依らず、ある１つのパートが規定
する演奏時間に従って他のパートを演奏させることが可
能であり、複数のパートを適した演奏時間で演奏するこ
とができる。

【図面の簡単な説明】

第１図はこの考案の一実施例の構成を示すブロック図、
第２図は同実施例における和音シーケンスメモリCMの記
憶データの一例を示す図、第３図は同実施例における読
出制御回路22の詳細を示すブロック図、第４図は同実施
例におけるメロディオン／オフ検出回路36の構成を示す
ブロック図、第５図は同実施例におけるレジストデータ
検出回路42の詳細を示すブロック図である。８……メロディオンスイッチ、９……メロディオフスイ
ッチ、22……読出制御回路、56a……メモリ、56b……読
出制御回路、CM……和音シーケンスメモリ。

Claims

(57)【実用新案登録請求の範囲】

【請求項１】楽曲の１つのパートの演奏データを、該楽
曲の進行に従って順次記憶している第１の演奏データメ
モリと、該第１の演奏データメモリから演奏データを順次読み出
す第１の読出手段と、前記第１の演奏データメモリに記憶された演奏データの
パートとは異なる他のパートの演奏データを前記楽曲の
進行に従って順次記憶する第２の演奏データメモリと、該第２の演奏データメモリから演奏データを順次読み出
す第２の読出手段とを備え、前記第１の演奏データメモリには演奏データ中に第２の
演奏データメモリ内の演奏データの読出開始を指示する
読出開始信号および読出停止を指示する読出停止信号を
記憶するとともに、演奏データの読み出し中に前記読出
開始信号が読み出されると第２の演奏データメモリから
の演奏データの読み出しを開始し、前記読出停止信号が
読み出されると第２の演奏データメモリからの演奏デー
タの読み出しを停止するようにしたことを特徴とする自
動演奏装置。