JP2022105112A - 半導体装置および製造方法 - Google Patents

半導体装置および製造方法 Download PDF

Info

Publication number
JP2022105112A
JP2022105112A JP2022073798A JP2022073798A JP2022105112A JP 2022105112 A JP2022105112 A JP 2022105112A JP 2022073798 A JP2022073798 A JP 2022073798A JP 2022073798 A JP2022073798 A JP 2022073798A JP 2022105112 A JP2022105112 A JP 2022105112A
Authority
JP
Japan
Prior art keywords
region
hydrogen
concentration
depth
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022073798A
Other languages
English (en)
Other versions
JP7487753B2 (ja
Inventor
泰典 阿形
Yasunori Agata
尚 吉村
Takashi Yoshimura
博 瀧下
Hiroshi Takishita
美佐稀 目黒
Misaki MEGURO
奈緒子 兒玉
Naoko Kodama
巧裕 伊倉
Yoshihiro Ikura
晴司 野口
Seishi Noguchi
祐一 原田
Yuichi Harada
洋輔 桜井
Yosuke Sakurai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2022105112A publication Critical patent/JP2022105112A/ja
Priority to JP2024016677A priority Critical patent/JP2024040283A/ja
Application granted granted Critical
Publication of JP7487753B2 publication Critical patent/JP7487753B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26526—Recoil-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】結晶欠陥と水素が結合することで生じるドナー領域の範囲及びドナー濃度を、精度よく制御する半導体装置及びその製造方法を提供する。【解決手段】半導体装置は、深さ方向において、水素濃度分布が第１の水素濃度ピーク１３１と第２の水素濃度ピーク１４１を有し、ドナー濃度分布が第１のドナー濃度ピーク１１１と第２のドナー濃度ピーク１２１を有する。第１濃度ピーク夫々は、第１の深さＺ１に配置されており、第２の濃度ピークそ夫々は、下面を基準として第１の深さよりも深い第２の深さＺ２に配置されている。各濃度ピークは、下面から上面に向かうにつれて濃度値が増大する上りスロープを有し、第２のドナー濃度ピークの上りスロープの傾きを、第２の水素濃度ピークの上りスロープの傾きで規格化した値が、第１のドナー濃度ピークの上りスロープの傾きを、第１の水素濃度ピークの上りスロープの傾きで規格化した値よりも小さい。【選択図】図２

Description

本発明は、半導体装置および製造方法に関する。
従来、半導体基板に水素を注入して拡散させることで、拡散領域に存在していた結晶欠陥と水素が結合してドナー化することが知られている（例えば、特許文献１参照）。
特許文献１ 特表２０１６－２０４２２７号公報
解決しようとする課題
結晶欠陥と水素が結合することで生じるドナー領域の範囲およびドナー濃度は、精度よく制御できることが好ましい。
一般的開示
上記課題を解決するために、本発明の一つの態様においては、上面および下面を有する半導体基板を備える半導体装置を提供する。半導体基板の上面と下面とを結ぶ深さ方向において、水素濃度分布が第１の水素濃度ピークと第２の水素濃度ピークを有してよい。深さ方向において、ドナー濃度分布が第１のドナー濃度ピークと第２のドナー濃度ピークを有してよい。第１の水素濃度ピークと第１のドナー濃度ピークは第１の深さに配置されてよい。第２の水素濃度ピークと第２のドナー濃度ピークは、下面を基準として第１の深さよりも深い第２の深さに配置されてよい。それぞれの濃度ピークは、下面から上面に向かうにつれて濃度値が増大する上りスロープを有してよい。第２のドナー濃度ピークの上りスロープの傾きを、第２の水素濃度ピークの上りスロープの傾きで規格化した値が、第１のドナー濃度ピークの上りスロープの傾きを、第１の水素濃度ピークの上りスロープの傾きで規格化した値よりも小さくてよい。
それぞれの濃度ピークは、下面から上面に向かうにつれて濃度値が減少する下りスロープを有してよい。第２の水素濃度ピークは、上りスロープの傾きが、下りスロープの傾きよりも小さくてよい。第２のドナー濃度ピークは、上りスロープの傾きが、下りスロープの傾きよりも小さくてよい。
第１の深さと第２の深さとの間におけるドナー濃度分布は、ドーピング濃度がほぼ一定の平坦領域を有してよい。平坦領域の深さ方向における長さが、半導体基板の深さ方向における厚みの１０％以上であってよい。
第１の深さと第２の深さとの間におけるドナー濃度分布は、ドナー濃度がほぼ一定の平坦領域を有してよい。平坦領域の深さ方向における長さが１０μｍ以上であってよい。
平坦領域のドナー濃度の最小値は、半導体基板のドナー濃度よりも高くてよい。
第１の深さと第２の深さとの間におけるドナー濃度の最小値は、半導体基板のドナー濃度よりも高くてよい。
第２の水素濃度ピークの濃度値が、第１の水素濃度ピークの濃度値よりも小さくてよい。
半導体装置は、半導体基板に設けられたＮ型のドリフト領域を備えてよい。半導体装置は、半導体基板において上面に接して設けられ、ドリフト領域よりもドナー濃度の高いエミッタ領域を備えてよい。半導体装置は、エミッタ領域とドリフト領域との間に設けられたＰ型のベース領域を備えてよい。半導体装置は、半導体基板において下面に接して設けられたＰ型のコレクタ領域を備えてよい。コレクタ領域とドリフト領域との間に設けられ、ドリフト領域よりもドナー濃度の高い１つ以上のドナー濃度ピークを有するＮ型のバッファ領域を備えてよい。第１のドナー濃度ピークは、バッファ領域のドナー濃度ピークであってよい。
半導体装置は、ベース領域とドリフト領域との間に設けられ、ドリフト領域よりもドナー濃度の高い１つ以上のドナー濃度ピークを有する蓄積領域を備えてよい。第２のドナー濃度ピークは、蓄積領域のドナー濃度ピークであってよい。
蓄積領域は、第２のドナー濃度ピーク以外に、水素以外のドナーによるドナー濃度ピークを有してよい。
第２のドナー濃度ピークは、バッファ領域と蓄積領域との間に配置されていてよい。
半導体装置は、半導体基板の上面に設けられたゲートトレンチ部を備えてよい。第２のドナー濃度ピークは、ゲートトレンチ部の底部と、半導体基板の上面との間に配置されていてよい。
半導体装置は、半導体基板に設けられた活性部を備えてよい。半導体装置は、半導体基板の上面視において活性部を囲んで設けられたエッジ終端構造部を備えてよい。半導体基板は、第２の水素濃度ピークの位置に注入された水素が通過した通過領域を有してよい。深さ方向において、エッジ終端構造部に設けられた通過領域は、活性部に設けられた通過領域よりも短いか、または、エッジ終端構造部には通過領域が設けられていなくてよい。
半導体装置は、半導体基板に設けられたトランジスタ部およびダイオード部を備えてよい。深さ方向において、ダイオード部に設けられた通過領域は、トランジスタ部に設けられた通過領域よりも短いか、または、ダイオード部には通過領域が設けられていなくてよい。
深さ方向において、トランジスタ部に設けられた通過領域は、ダイオード部に設けられた通過領域よりも短いか、または、トランジスタ部には通過領域が設けられていなくてよい。
第１の深さが、下面から深さ方向に５μｍ以下の範囲に含まれていてよい。
第１の水素濃度ピークにおけるドナー濃度が、１×１０１５／ｃｍ３以上、１×１０１７／ｃｍ３以下であってよい。
本発明の第２の態様においては、上面および下面を有する半導体基板を備える半導体装置を提供する。半導体基板の上面と下面とを結ぶ深さ方向における水素濃度分布が、下面から深さ方向に５μｍ以下の範囲に配置された第１の水素濃度ピークと、第１の水素濃度ピークよりも上面側に配置された第２の水素濃度ピークとを有してよい。
半導体基板は、下面と第１の水素濃度ピークの間に不純物濃度ピークを有し、不純物はアルゴンまたはフッ素であってよい。
本発明の第３の態様においては、第１の態様に係る半導体装置の製造方法を提供する。製造方法は、半導体基板の下面から第１の深さに水素を注入する第１注入段階を備えてよい。製造方法は、半導体基板の下面から第２の深さに水素を注入して、水素が通過した通過領域を形成する第２注入段階を備えてよい。製造方法は、半導体基板を熱処理して、第１の深さに注入された水素を、通過領域に拡散させる拡散段階を備えてよい。拡散段階において熱処理された半導体基板において、通過領域のドナー濃度の最小値が、水素を注入する前の半導体基板のドナー濃度よりも高くなるように、第１注入段階における水素のドーズ量を定めてよい。
第１注入段階では、半導体基板における水素の拡散係数と、第２の深さから定まる最小ドーズ量以上のドーズ量で、水素を注入してよい。
半導体基板はシリコン基板であり、下面からの第２の深さをｘ（ｃｍ）とした場合に、第１注入段階における水素のドーズ量Ｑ（／ｃｍ２）が下式を満たしてよい。
Ｑ≧２．６×１０１０×ｅ０．１２ｘ
第１注入段階において、プラズマドーピングにより、第１の深さに水素を注入してよい。
プラズマドーピングの後に、半導体基板の下面を研削してよい。
プラズマドーピングの後に、半導体基板の下面をレーザーアニールしてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の一例を示す断面図である。 図１のＡ－Ａ線に示した位置における、深さ方向の水素濃度分布およびドナー濃度分布を示している。 第１の水素濃度ピーク１３１と、第１のドナー濃度ピーク１１１との関係を説明する図である。 第２の水素濃度ピーク１４１と、第２のドナー濃度ピーク１２１との関係を説明する図である。 上りスロープ１４２の傾きを説明する図である。 上りスロープ１１２の傾きの規格化の他の定義を説明する図である。 上りスロープ１２２の傾きの規格化の他の定義を説明する図である。 平坦領域１５０を説明する図である。 半導体装置１００の構造例を示す図である。 図６のＢ－Ｂ線の位置における、深さ方向のキャリア濃度分布の一例を示す図である。 半導体装置１００の他の構造例を示す図である。 図８のＣ－Ｃ線の位置における、深さ方向のキャリア濃度分布の一例を示す図である。 図１のＡ－Ａ線に示した位置における、深さ方向の水素濃度分布およびキャリア濃度分布を示している。 半導体基板１０の上面２１における各要素の配置例を示す図である。 図１１におけるｃ－ｃ'断面の一例を示す図である。 通過領域１０６の他の配置例を示す図である。 通過領域１０６の他の配置例を示す図である。 通過領域１０６の他の配置例を示す図である。 通過領域１０６の他の配置例を示す図である。 通過領域１０６の他の配置例を示す図である。 通過領域１０６の他の配置例を示す図である。 通過領域１０６の他の配置例を示す図である。 水素イオンを半導体基板１０に侵入させないための、フォトレジスト膜２００の最小の厚さＭを説明する図である。 通過領域１０６の他の配置例を示す図である。 通過領域１０６の他の配置例を示す図である。 半導体装置１００の製造方法において、通過領域１０６を形成する工程を示す図である。 拡散段階Ｓ１９０４の後の半導体基板１０における、キャリア濃度分布の一例を示す図である。 水素の拡散係数Ｄと、第１のドーズ量Ｑとの関係を示す図である。 拡散係数Ｄと、アニール温度Ｔとの関係を示す図である。 水素の拡散深さと、第１のドーズ量との関係を示す図である。 拡散係数Ｄと拡散深さｘの関係を示す図である。 アニール温度毎の、最小ドーズ量を規定する直線を示す図である。 第２のドーズ量と、第１のドーズ量の最小ドーズ量との関係を示す図である。 第１の深さＺ１の一例を説明する図である。 半導体基板１０の深さ方向におけるドナー濃度分布と、水素化学濃度分布の他の例を示している。 第１の水素濃度ピーク１３１の近傍における、水素化学濃度分布と、アルゴン化学濃度分布の一例を示す図である。 半導体装置１００の他の構造例を示す図である。 図３０のＤ－Ｄ線における、キャリア濃度分布、水素化学濃度分布およびボロン化学濃度分布の一例を示している。 図３０のＥ－Ｅ線における、キャリア濃度分布、水素化学濃度分布およびリン化学濃度分布の一例を示している。 半導体装置１００の製造方法の一部の工程を示す図である。 半導体装置１００の製造方法の一部の工程を示す図である。 下面側構造形成段階において、第１の深さＺ１および第２の深さＺ２に水素イオンを注入する工程の一例を示す。 下面側構造形成段階において、第１の深さＺ１および第２の深さＺ２に水素イオンを注入する工程の他の例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書において化学濃度とは、活性化の状態によらずに測定される不純物の濃度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。本明細書において、ドナーおよびアクセプタの濃度差を、ドナーまたはアクセプタのうちの多い方の濃度とする場合がある。当該濃度差は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ）により計測されるキャリア濃度を、ドナーまたはアクセプタの濃度としてよい。また、ドナーまたはアクセプタの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナーまたはアクセプタの濃度としてよい。ドナーまたはアクセプタが存在する領域におけるドナーまたはアクセプタの濃度がほぼ均一な場合等においては、当該領域におけるドナーまたはアクセプタ濃度の平均値をドナーまたはアクセプタ濃度としてよい。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差（すなわちネットドーピング濃度）をドーピング濃度とする場合がある。また、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度とする場合がある。
本明細書において、単位体積当りの濃度単位にａｔоｍｓ／ｃｍ３、または、ｉｏｎｓ／ｃｍ３、または、／ｃｍ３を用いる。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。単位面積当りの濃度単位にａｔоｍｓ／ｃｍ２、または、ｉｏｎｓ／ｃｍ２、または、／ｃｍ２を用いる。この単位は、基板に注入する原子またはイオンの注入量（ドーズ量）に用いられる。ａｔоｍｓとｉｏｎｓの表記は省略してもよい。
本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
図１は、半導体装置１００の一例を示す断面図である。半導体装置１００は半導体基板１０を備える。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。半導体基板１０は、製造時に注入された不純物等によって定まるドナー濃度を有する。本例の半導体基板１０の導電型はＮ－型である。本明細書では、半導体基板１０におけるドナー濃度を基板濃度と称する場合がある。
半導体基板１０は、上面２１および下面２３を有する。上面２１および下面２３は、半導体基板１０の２つの主面である。本明細書では、上面２１および下面２３と平行な面における直交軸をＸ軸およびＹ軸、上面２１および下面２３と垂直な軸をＺ軸とする。半導体基板１０には、ＩＧＢＴまたはＦＷＤ等の半導体素子が形成されているが、図１ではこれらの素子構造を省略している。
半導体基板１０には、下面２３側から水素イオンが注入されている。本例の水素イオンはプロトンである。水素イオンは、半導体基板１０の深さ方向（Ｚ軸方向）において少なくとも２つの深さＺ１、Ｚ２に注入されている。本例では、２つの深さのうち、下面２３に近い方を第１の深さＺ１とし、下面２３から見て第１の深さＺ１よりも深い方を第２の深さＺ２とする。図１においては、注入された水素を×印で模式的に示しているが、水素は注入位置Ｚ１、Ｚ２の周囲にも分布する。
第１の深さＺ１は、半導体基板１０の深さ方向において下面２３側に配置されてよい。例えば第１の深さＺ１は、下面２３を基準として、半導体基板１０の厚みの半分以下の範囲に配置されていてよく、半導体基板１０の厚みの１／４以下の範囲に配置されていてもよい。第２の深さＺ２は、半導体基板１０の深さ方向において上面２１側に配置されてよい。例えば第２の深さＺ２は、上面２１を基準として、半導体基板１０の厚みの半分以下の範囲に配置されていてよく、半導体基板１０の厚みの１／４以下の範囲に配置されていてもよい。ただし、第１の深さＺ１および第２の深さＺ２はこれらの範囲に限定されない。
第２の深さＺ２に注入された水素イオンは、下面２３から第２の深さＺ２までの通過領域１０６を通過する。通過領域１０６には、水素イオンが通過したことによって空孔（Ｖ）、複空孔（ＶＶ）等の空孔欠陥が発生する。本明細書では、特に言及がなければ空孔は複空孔も含むものとする。通過領域１０６における空孔密度は、第２の深さＺ２に注入する水素イオンのドーズ量等で調整できる。
水素イオンを注入した後に半導体基板１０を熱処理することで、第１深さＺ１および第２深さＺ２に注入された水素が、通過領域１０６に拡散する。通過領域１０６に存在する空孔（Ｖ）および酸素（Ｏ）と水素（Ｈ）とが結合することで、ＶＯＨ欠陥が形成される。ＶＯＨ欠陥は、電子を供給するドナーとして機能する。これにより、通過領域１０６のドナー濃度を、半導体基板１０の基となる半導体インゴットの製造時におけるドナー濃度Ｄｂ（または比抵抗、ベースドーピング濃度）よりも高くすることができる。従って、半導体基板１０に形成される素子が有するべき特性に応じて、半導体基板１０のドナー濃度を容易に調整できる。なお、特に断りがなければ、本明細書では、水素の化学濃度分布に相似する分布を有するＶＯＨ欠陥も、通過領域１０６の空孔欠陥の分布に相似するＶＯＨ欠陥も、水素ドナー、またはドナーとしての水素と称する。
なお、ベースドーピング濃度Ｄｂを設定するためのドーパントは、半導体インゴット製造時に添加するドーパントである。一例として半導体インゴットがシリコンの場合、ｎ型のならリン、アンチモン、ヒ素であり、ｐ型ならホウ素、アルミニウムなどでよい。シリコン以外の化合物半導体、酸化物半導体の場合も、それぞれのドーパントであってよい。また、半導体インゴットの製造方法は、フロートゾーン（ＦＺ）法、チョクラルスキー（ＣＺ）法、磁場印加チョクラルスキー（ＭＣＺ）法のいずれであってよい。
通常は、半導体基板１０に形成すべき素子の特性、特に定格電圧または耐圧に対応させて、ベースドーピング濃度Ｄｂを有する半導体基板１０を準備しなければならない。これに対して、図１に示した半導体装置１００によれば、水素イオンのドーズ量および注入深さを制御することで、半導体装置１００完成時の半導体基板１０のドナー濃度および通過領域１０６の範囲を、ベースドーピング濃度Ｄｂよりも部分的に高くできる。このため、ベースドーピング濃度の異なる半導体基板１０を用いても、所定の定格電圧または耐圧特性の素子を形成できる。また、半導体基板１０の製造時におけるドナー濃度のバラツキは比較的に大きいが、水素イオンのドーズ量は比較的に高精度に制御できる。このため、水素イオンを注入することで生じる空孔（Ｖ）の濃度も高精度に制御でき、通過領域１０６のドナー濃度を高精度に制御できる。
図２は、図１のＡ－Ａ線に示した位置における、深さ方向の水素濃度分布、ドナー濃度分布および空孔欠陥濃度分布１７５を示している。図２の横軸は、下面２３からの深さ位置を示しており、縦軸は、単位体積当たりの水素濃度、ドナー濃度および空孔欠陥濃度を対数軸で示している。なお、空孔欠陥濃度分布１７５については、以下に述べる第２の水素濃度分布を得るための水素イオンをイオン注入した直後の分布である。半導体装置１００が完成したときには、イオン注入した直後に比べて空孔は減少または消滅しており、図２とは異なる濃度分布を示す。図２における水素濃度は、例えばＳＩＭＳ法で計測される化学濃度である。図２におけるドナー濃度は、例えばＣＶ法またはＳＲ法で計測される、電気的に活性化したドーピング濃度である。図２では、水素濃度分布および空孔欠陥濃度分布１７５を破線で示し、ドナー濃度分布を実線で示している。
水素濃度分布は、第１の水素濃度ピーク１３１および第２の水素濃度ピーク１４１を有する。第１の水素濃度ピーク１３１は、第１の深さＺ１において極大値を示している。第２の水素濃度ピーク１４１は、第２の深さＺ２において極大値を示している。
ドナー濃度分布は、第１のドナー濃度ピーク１１１および第２のドナー濃度ピーク１２１を有する。第１のドナー濃度ピーク１１１は、第１の深さＺ１において極大値を示している。第２のドナー濃度ピーク１２１は、第２の深さＺ２において極大値を示している。ただし、第１のドナー濃度ピーク１１１が極大値を示す位置は、第１の深さＺ１と厳密に一致していなくともよい。例えば、第１の深さＺ１を基準とした第１の水素濃度ピーク１３１の半値全幅の範囲内に、第１のドナー濃度ピーク１１１が極大値を示す位置が含まれていれば、第１のドナー濃度ピーク１１１が実質的に第１の深さＺ１に配置されているとしてよい。同様に、第２の深さＺ２を基準とした第２の水素濃度ピーク１４１の半値全幅の範囲内に、第２のドナー濃度ピーク１２１が極大値を示す位置が含まれていれば、第２のドナー濃度ピーク１２１が実質的に第２の深さＺ２に配置されているとしてよい。
空孔欠陥濃度分布１７５は、第１の水素濃度ピーク１３１に対応した第１の空孔濃度ピークと、第２の水素濃度ピーク１４１に対応した第２の空孔濃度ピーク（空孔濃度ピーク１７１）を有する。ただし、第１の空孔濃度ピークについては図示を省略する。空孔濃度ピーク１７１は、深さＺｄ２において極大値を示している。
それぞれの濃度ピークは、半導体基板１０の下面２３から上面２１に向かうにつれて、濃度値が増大する上りスロープと、濃度値が減少する下りスロープとを有する。本例では、第１の水素濃度ピーク１３１は上りスロープ１３２および下りスロープ１３３を有する。第２の水素濃度ピーク１４１は上りスロープ１４２および下りスロープ１４３を有する。第１のドナー濃度ピーク１１１は上りスロープ１１２および下りスロープ１１３を有する。第２のドナー濃度ピーク１２１は上りスロープ１２２および下りスロープ１２３を有する。空孔濃度ピーク１７１は上りスロープ１７２および下りスロープ１７３を有する。
半導体基板１０のドナーには、水素イオンを注入する前から半導体基板１０に存在していたドナー、すなわちベースドーピング濃度（濃度Ｄｂ）と、注入された水素が活性化したドナーと、上述したＶＯＨ欠陥とが含まれる。水素がドナーとして活性化する比率は、例えば１％程度である。通過領域１０６のうち、第１の深さＺ１および第２の深さＺ２からある程度離れた領域では、水素化学濃度に対応するＶＯＨ欠陥によるドナーよりも、空孔欠陥濃度に対応するＶＯＨ欠陥によるドナーの比率が高くなり、ドナー濃度は空孔欠陥の濃度に律速される。水素化学濃度に対応するＶＯＨ欠陥とは、空孔欠陥濃度よりも、水素化学濃度が支配的なＶＯＨ欠陥を指す。空孔欠陥濃度に対応するＶＯＨ欠陥とは、水素化学濃度よりも、空孔欠陥濃度が支配的なＶＯＨ欠陥を指す。
ここで、水素化学濃度分布が支配的なＶＯＨ欠陥とは、下記の意味とする。空孔、酸素、水素がクラスターを形成してＶＯＨ欠陥を形成する場合において、空孔欠陥濃度に対して水素化学濃度が十分多いために、ＶＯＨ欠陥によるドナー濃度の分布が、水素化学濃度の分布に相似であることを示す。一例として、ある深さおよびその近傍の深さにおいて、空孔欠陥濃度よりも水素化学濃度が大きい場合に、水素化学濃度分布が支配的なＶＯＨ欠陥のドナー濃度分布になると言える。
一方、空孔欠陥濃度分布１７５が支配的なＶＯＨ欠陥とは、水素化学濃度に対して空孔欠陥濃度が十分多いために、ＶＯＨ欠陥によるドナー濃度の分布が、空孔欠陥濃度の分布に相似であることを示す。一例として、ある深さおよびその近傍の深さにおいて、水素化学濃度よりも空孔欠陥濃度が大きい場合に、空孔欠陥濃度分布１７５が支配的なＶＯＨ欠陥のドナー濃度分布になると言える。
通過領域１０６には、第１の深さＺ１および第２の深さＺ２の近傍を除き、水素が通過することで生じた空孔（Ｖ、ＶＶ等）が、図２に示すように深さ方向にほぼ一様の濃度で分布すると考えられる。また、半導体基板１０の製造時等に注入される酸素（Ｏ）も、深さ方向に一様に分布すると考えられる。また、通過領域１０６には、第１の水素濃度ピーク１３１の水素と、第２の水素濃度ピーク１４１の水素とが、深さ方向の両側から拡散するので十分な量の水素が存在する。これらが、ＶＯＨ欠陥として、平坦なドナー分布を形成する。
第２の水素濃度ピーク１４１の近傍では、水素イオンの注入によって形成された空孔欠陥、特にダングリングボンドを、注入された水素で終端していると考えられる。そのため、空孔濃度ピーク１７１の第２の深さＺｄ２は、第２の水素濃度ピーク１４１の第２の深さＺ２よりも若干、イオン注入の注入面側、もしくは第１の水素濃度ピーク１３１側に位置する場合がある。第１の空孔濃度ピークについても同様であるが、位置のずれはＺ２とＺｄ２よりも十分小さいため、図示を省略している。
このため、第１の深さＺ１および第２の深さＺ２の近傍以外の通過領域１０６には、ドナーとして機能するＶＯＨ欠陥がほぼ一様に分布した平坦領域１５０が存在する。平坦領域１５０におけるドナー濃度分布は、深さ方向においてほぼ一定である。ドナー濃度が深さ方向においてほぼ一定とは、例えば、ドナー濃度の最大値と最小値との差分がドナー濃度の最大値の５０％以内である領域が、深さ方向に連続している状態を指してよい。当該差分は、当該領域のドナー濃度の最大値の３０％以下であってよく、１０％以下であってもよい。
あるいは、深さ方向の所定範囲におけるドナー濃度分布の平均濃度に対して、ドナー濃度分布の値が、当該ドナー濃度分布の平均濃度の±５０％以内にあってよく、±３０％以内にあってよく、±１０％以内にあってよい。深さ方向の所定範囲は、一例として以下の通りでよい。つまり、第１の深さＺ１から第２の深さＺ２までの長さをＺＬとして、Ｚ１とＺ２との間の中心Ｚｃから、第１の深さＺ１側および第２の深さＺ２側にそれぞれ０．２５Ｚ離れた２点間の長さ０．５ＺＬの区間を当該範囲としてよい。平坦領域１５０の長さに応じて、所定範囲の長さを０．７５ＺＬとしてもよく、０．３ＺＬとしてもよく、０．９ＺＬとしてもよい。
平坦領域１５０が設けられる範囲は、第２の水素濃度ピーク１４１の位置により制御できる。平坦領域１５０は、第１の水素濃度ピーク１３１と、第２の水素濃度ピーク１４１との間に設けられる。また、平坦領域１５０のドナー濃度は、第２の水素濃度ピーク１４１における水素イオンのドーズ量で制御できる。水素イオンのドーズ量を多くすることで、通過領域１０６に生じる空孔（Ｖ）が多くなり、ドナー濃度が上昇する。
なお、第１の水素濃度ピーク１３１よりも深い位置に水素イオンを注入するにあたり、水素イオンの加速エネルギーを、水素が半導体基板１０を突き抜ける（貫通する）程度の値まで高くしてもよい。つまり、第２の水素濃度１４１ピークが半導体基板１０に残留しないようにしてもよい。これにより、空孔欠陥の濃度を増加させることも可能である。一方で、加速エネルギーが過大の場合、イオン注入時に基板が受けるダメージが強すぎて、通過領域１０６の空孔欠陥の分布に平坦性が保てなくなる場合がある。そのため、第２の水素濃度ピーク１４１が半導体基板１０の内部に位置するようにしてよい。
第２の水素濃度ピーク１４１は、第１の水素濃度ピーク１３１よりも深い位置に設けられるので、ピークの広がり方が、第１の水素濃度ピーク１３１よりも大きくなりやすい。このため、第２のドナー濃度ピーク１２１も、第１のドナー濃度ピーク１１１に比べて、ピークの広がり方が大きくなりやすい。つまり、第２のドナー濃度ピーク１２１は、第１のドナー濃度ピーク１１１よりもなだらかなピークになりやすい。
また本例では、第１の水素濃度ピーク１３１の濃度値が、第２の水素濃度ピーク１４１の濃度値よりも大きい。第１の水素濃度ピーク１３１の濃度値が、第２の水素濃度ピーク１４１の濃度値の１０倍以上であってよく、１００倍以上であってもよい。他の例では、第１の水素濃度ピーク１３１の濃度値が、第２の水素濃度ピーク１４１の濃度値以下であってもよい。
本例では、第１の水素濃度ピーク１３１の濃度値が高いので、第１の水素濃度ピーク１３１においてドナーとして活性化する水素の量も比較的に多くなる。つまり、空孔欠陥濃度分布１７５に対して、水素化学濃度分布が支配的なＶＯＨ欠陥のドナーの比率が高くなる。この場合、第１のドナー濃度ピーク１１１の形状は、第１の水素濃度ピーク１３１の形状と相似する。
一方で、第２の水素濃度ピーク１４１の濃度値は比較的に低く、第２の水素濃度ピーク１４１においてドナーとして活性化する水素の量は比較的に少ない。つまり、水素化学濃度分布が支配的なＶＯＨ欠陥のドナーに比べて、空孔欠陥濃度分布１７５が支配的なＶＯＨ欠陥のドナーの比率が比較的に高くなる。この場合、第２のドナー濃度ピーク１２１の形状と、第２の水素濃度ピーク１４１の形状との相似度は、第１のドナー濃度ピーク１１１の形状と第１の水素濃度ピーク１３１の形状との相似度よりも小さくなる。ＶＯＨ欠陥は、通過領域１０６のほとんどにおいてほぼ一様に分布すると考えられるので、第２のドナー濃度ピーク１２１は、更になだらかな形状になる。ピーク形状の相似度は、水素濃度ピークとドナー濃度ピークとの間で、対応するスロープの傾きの差が大きくなるほど小さい値を示す指標であってよい。
このような構造により、第１の深さＺ１と、第２の深さＺ２との間に、平坦領域１５０を設けることができる。通過領域１０６に対して、深さ方向における両側から水素が拡散するので、平坦領域１５０を深さ方向に長く形成することが容易になる。平坦領域１５０の深さ方向における長さは、半導体基板１０の深さ方向における厚みの１０％以上であってよく、３０％以上であってよく、５０％以上であってもよい。また、平坦領域１５０の深さ方向における長さは、１０μｍ以上であってよく、３０μｍ以上であってよく、５０μｍ以上であってよく、１００μｍ以上であってもよい。
平坦領域１５０のドナー濃度の最小値は、半導体基板１０のベースドーピング濃度Ｄｂより高くてよい。つまり、平坦領域１５０のドナー濃度は、平坦領域１５０の全体にわたって、ベースドーピング濃度Ｄｂより高くてよい。平坦領域１５０のドナー濃度と、半導体基板１０のベースドーピング濃度Ｄｂとの差分は、例えば第２の水素濃度ピーク１４１における水素ドーズ量で調整できる。
第１の深さＺ１と第２の深さＺ２との間におけるドナー濃度の最小値は、半導体基板１０のベースドーピング濃度より高くてもよい。第１の水素濃度ピーク１３１と、第２の水素濃度ピーク１４１との間は、Ｎ型の領域が連続して設けられていてよい。また、第２の深さＺ２と、半導体基板１０の下面２３との間におけるドナー濃度の最小値は、半導体基板１０のドナー濃度より高くてもよい。
図３Ａは、第１の水素濃度ピーク１３１と、第１のドナー濃度ピーク１１１との関係を説明する図である。本例では、第１の水素濃度ピーク１３１の上りスロープ１３２の傾き１３４を用いて、第１のドナー濃度ピーク１１１の上りスロープ１１２の傾き１１４を規格化する。規格化は、一例として傾き１３４で傾き１１４を除算する処理である。
上りスロープの傾きは、濃度が極大値を示す位置と、濃度が極大値に対して予め定められた比率となる位置との傾きであってよい。予め定められた比率は、８０％であってよく、５０％であってよく、１０％であってよく、１％であってよく、他の比率を用いてもよい。また、第１の水素濃度ピーク１３１および第１のドナー濃度ピーク１１１においては、第１の深さＺ１と、半導体基板１０の下面２３との間の濃度分布の傾きを用いてもよい。図３Ａに示す例では、第１の水素濃度ピーク１３１の傾き１３４は（Ｈ１－ａＨ１）／（Ｚ１－Ｚ３）で与えられ、第１のドナー濃度ピーク１１１の傾き１１４は（Ｄ１－ａＤ１）／（Ｚ１－Ｚ４）で与えられる。Ｈ１は第１の深さＺ１における水素濃度であり、Ｄ１は第１の深さＺ１におけるドナー濃度であり、ａは予め定められた比率であり、Ｚ３は第１の水素濃度ピーク１３１の上りスロープ１３２において水素濃度がａＨ１となる深さであり、Ｚ４は第１のドナー濃度ピーク１１１の上りスロープ１１２においてドナー濃度がａＤ１となる深さである。例えば、傾き１３４で傾き１１４を規格化すると、（Ｄ１－ａＤ１）（Ｚ１－Ｚ３）／｛（Ｈ１－ａＨ１）（Ｚ１－Ｚ４）｝となる。傾き１３４で傾き１１４を規格化した傾きをαとする。
図３Ｂは、第２の水素濃度ピーク１４１と、第２のドナー濃度ピーク１２１との関係を説明する図である。本例では、第２の水素濃度ピーク１４１の上りスロープ１４２の傾き１４４を用いて、第２のドナー濃度ピーク１２１の上りスロープ１２２の傾き１２４を規格化する。
図３Ｂに示す例では、第２の水素濃度ピーク１４１の傾き１４４は（Ｈ２－ａＨ２）／（Ｚ２－Ｚ５）で与えられ、第２のドナー濃度ピーク１２１の傾き１２４は（Ｄ２－ａＤ２）／（Ｚｄ２－Ｚ６）で与えられる。Ｈ２は第２の深さＺ２における水素濃度であり、Ｄ２は第２の深さＺ２におけるドナー濃度であり、ａは予め定められた比率であり、Ｚ５は第２の水素濃度ピーク１４１の上りスロープ１４２において水素濃度がａＨ２となる深さであり、Ｚ６は第２のドナー濃度ピーク１２１の上りスロープ１２２においてドナー濃度がａＤ２となる深さである。第２のドナー濃度ピーク１２１の傾きを規格化するのに用いる比率ａは、第１のドナー濃度ピーク１１１の傾きを規格化するのに用いる比率ａと同一であってよく、異なっていてもよい。例えば、傾き１４４で傾き１２４を規格化すると、（Ｄ２－ａＤ２）（Ｚ２－Ｚ５）／｛（Ｚｄ２－Ｚ６）（Ｈ２－ａＨ２）｝となる。傾き１４４で傾き１２４を規格化した傾きをβとする。
第２のドナー濃度ピーク１２１の上りスロープ１２２の規格化された傾きβは、第１のドナー濃度ピーク１１１の上りスロープ１１２の規格化された傾きαよりも小さい。つまり、第２のドナー濃度ピーク１２１のほうが、第１のドナー濃度ピーク１１１に比べて、水素濃度ピークに対してよりなだらかなピークになっている。このような第２のドナー濃度ピーク１２１が形成されるように水素イオンを注入することで、平坦領域１５０を形成できる。また、第２のドナー濃度ピーク１２１をなだらかな形状にすることで、平坦領域１５０の先端におけるドナー濃度の変化を緩やかにすることもできる。第２のドナー濃度ピーク１２１の上りスロープ１２２の規格化された傾きβは、第１のドナー濃度ピーク１１１の上りスロープ１１２の規格化された傾きαの１倍以下であってよく、０．１倍以下であってよく、０．０１倍以下であってもよい。
また、第２の水素濃度ピーク１４１の上りスロープ１４２の傾き１４４は、下りスロープ１４３の傾き１４５よりも小さくてよい。下面２３から深い位置に注入した水素イオンの濃度分布は、下面２３側にゆるやかな裾を引く場合があるので、上りスロープ１４２の傾き１４４と、下りスロープ１４３の傾き１４５とを比較することで、第２の水素濃度ピーク１４１の水素が、下面２３側から注入されたか否かを判別できる場合がある。傾き１４５は（Ｈ２－ａＨ２）／（Ｚ７－Ｚ２）で与えられる。傾き１２５は（Ｄ２－ａＤ２）／（Ｚ７－Ｚｄ２）で与えられる。なお、図３Ｂにおいては、第２のドナー濃度ピーク１２１の上りスロープ１２２の傾き１２４が、下りスロープ１２３の傾き１２５より大きいが、第２の水素濃度ピーク１４１と同様に、第２のドナー濃度ピーク１２１の上りスロープ１２２の傾き１２４は、下りスロープ１２３の傾き１２５より小さくてもよい。
図３Ｃは、上りスロープ１４２の傾きを説明する図である。上りスロープ１４２の傾きは、以下のように考えてもよい。図３Ｃに記載しているように、第２の水素濃度ピーク１４１において、ピーク濃度Ｈ２の１０％（０．１×Ｈ２）の濃度となる２つの位置Ｐ８、Ｐ９の間の幅（１０％全幅）を、ＦＷ１０％Ｍとする。２つの位置Ｐ８、Ｐ９は、ピーク位置Ｚ２を挟んで、水素濃度が０．１×Ｈ２となる点のうち、ピーク位置Ｚ２に最も近い２つの位置である。２つの位置Ｐ８、Ｐ９のうち第１の水素濃度ピーク側の位置をＺ８とする。位置Ｚ８におけるドナー濃度の傾きはほぼ平坦である。位置Ｚ８における水素濃度の傾きは、位置Ｚ８におけるドナー濃度の傾きの１００倍を超える。例えば、位置Ｚ８における水素濃度の傾きは位置Ｚ８におけるドナー濃度の傾きの１００倍以上であってよく、１０００倍以上であってよい。
図４Ａは、上りスロープ１１２の傾きの規格化の他の定義を説明する図である。上りスロープ１１２の傾きの規格化においては、例えば、以下の指標γを導入する。図３Ａの例では位置Ｚ３と位置Ｚ４とが異なっていたが、本例では位置Ｚ３と位置Ｚ４を同じ位置とする（Ｚ３＝Ｚ４）。位置Ｚ３は、ここでは予め定められた位置である。位置Ｚ３は、水素濃度分布およびドナー濃度分布が、位置Ｚ１よりも下面側にて上りスロープ１３２、１１２となっている位置であればよい。位置Ｚ３における水素濃度をａ×Ｈ１、ドナー濃度をｂ×Ｄ１とする。ａは位置Ｚ１の第１の水素濃度ピーク１３１の濃度Ｈ１に対する、位置Ｚ３における水素濃度の比率である。ｂは位置Ｚ１の第１のドナー濃度ピーク１１１の濃度Ｄ１に対する、位置Ｚ３のドナー濃度の比率である。ここで、区間Ｚ３～Ｚ１における水素濃度およびドナー濃度のそれぞれ傾きの比と、当該傾きの比を規格化した傾き比γを導入する。区間Ｚ３～Ｚ１における水素濃度の傾きの比を、（Ｈ１／ａＨ１）／（Ｚ１－Ｚ３）と定義する。同じく、区間Ｚ３～Ｚ１におけるドナー濃度の傾きの比を、（Ｄ１／ｂＤ１）／（Ｚ１－Ｚ３）と定義する。そして、区間Ｚ３～Ｚ１における水素濃度の傾きの比で、ドナー濃度の傾きの比を規格化した傾き比γを、｛（Ｄ１／ｂＤ１）／（Ｚ１－Ｚ３）｝／｛（Ｈ１／ａＨ１）／（Ｚ１－Ｚ３）｝と定義する。規格化した傾き比γは、前式を計算することにより、簡単な比ａ／ｂとなる。
図４Ｂは、上りスロープ１２２の傾きの規格化の他の定義を説明する図である。上りスロープ１２２の傾きの規格化においては、例えば、指標γと同様の指標εを導入する。図３Ｂの例では位置Ｚ５と位置Ｚ６とが異なっていたが、本例では位置Ｚ５と位置Ｚ６を同じ位置とする（Ｚ５＝Ｚ６）。位置Ｚ５は、ここでは予め定められた位置である。位置Ｚ５は、水素濃度分布およびドナー濃度分布が、位置Ｚ２よりも下面側にて上りスロープ１４２、１２２となっている位置であればよい。位置Ｚ５における水素濃度をｃ×Ｈ２、ドナー濃度をｄ×Ｄ２とする。ｃは位置Ｚ２の第２の水素濃度ピーク１４１の濃度Ｈ２に対する、位置Ｚ５における水素濃度の比率である。ｄは位置Ｚ１の第２のドナー濃度ピーク１２１の濃度Ｄ２に対する、位置Ｚ５のドナー濃度の比率である。ここで、区間Ｚ５～Ｚ２における水素濃度およびドナー濃度のそれぞれ傾きの比と、当該傾きの比を規格化した傾き比εを導入する。区間Ｚ５～Ｚ２における水素濃度の傾きの比を、（Ｈ２／ｃＨ２）／（Ｚ２－Ｚ５）と定義する。同じく、区間Ｚ５～Ｚ２におけるドナー濃度の傾きの比を、（Ｄ２／ｄＤ２）／（Ｚｄ２－Ｚ５）と定義する。そして、区間Ｚ５～Ｚ２における水素濃度の傾きの比で、ドナー濃度の傾きの比を規格化した傾き比γを、｛（Ｄ２／ｄＤ２）／（Ｚ２－Ｚ５）｝／｛（Ｈ２／ｃＨ２）／（Ｚｄ２－Ｚ５）｝と定義する。規格化した傾き比γは、前式を計算することにより、簡単な比（ｃ／ｄ）｛（Ｚｄ２－Ｚ５）／（Ｚ２－Ｚ５）｝となる。さらに、Ｚｄ２がＺ２に十分近ければ、傾き比γはｃ／ｄに近似してよい。一例として、｜Ｚｄ２－Ｚ２｜がＺ２－Ｚ５の１０％以下なら、傾き比γをｃ／ｄに近似してよい。
第１の水素濃度ピーク１３１と第１のドナー濃度ピーク１１１については、水素濃度分布とドナー濃度分布は相似形になることが多い。ここで相似形になるとは、例えば横軸を深さ、縦軸を濃度の常用対数としたときに、ドナー濃度分布は水素濃度分布を反映した分布を示すことを意味する。すなわち、所定の区間Ｚ３～Ｚ１において、水素イオンをイオン注入し、さらに熱アニールを行うことにより、ドナー濃度分布は水素濃度分布を反映した分布となる。一例として、第１の水素濃度ピーク１３１のＨ１が１×１０１７ａｔоｍｓ／ｃｍ３で、位置Ｚ３の水素濃度ａＨ１が２×１０１６ａｔоｍｓ／ｃｍ３とすると、ａは０．２となる。一方、第１のドナー濃度ピーク１１１のＤ１が１×１０１６ａｔоｍｓ／ｃｍ３で、位置Ｚ３のドナー濃度ｂＤ１が２×１０１５ａｔоｍｓ／ｃｍ３とすると、ｂは０．２となる。したがって、規格化した傾き比γは、ａ／ｂであるので、１となる。すなわち、下面に近い深さ位置Ｚ１においては、水素濃度分布の傾きの比ａとドナー濃度分布の傾きの比ｂはほぼ同じ値となり、相似形であると言える。
一方、第２の水素濃度ピーク１４１と第２のドナー濃度ピーク１２１については、水素濃度分布とドナー濃度分布は相似形にならなくてもよい。すなわち、所定の区間Ｚ５～Ｚ２において、ドナー濃度分布は水素濃度分布を反映しなくてもよい。一例として、第２の水素濃度ピーク１４１のＨ２が１×１０１６ａｔоｍｓ／ｃｍ３で、位置Ｚ５の水素濃度ｃＨ２が１×１０１５ａｔоｍｓ／ｃｍ３とすると、ｃは１となる。一方、第２のドナー濃度ピーク１２１のＤ２が３×１０１４ａｔоｍｓ／ｃｍ３で、位置Ｚ５のドナー濃度Ｄ２が１．５×１０１４ａｔоｍｓ／ｃｍ３とすると、ｄは０．５となる。したがって、規格化した傾き比εは、ｃ／ｄであるので、２となる。すなわち、下面から十分深い位置深さ位置Ｚ２においては、水素濃度分布の傾きの比ｃはドナー濃度分布の傾きの比ｄよりも２倍大きい値となり、相似とは離れた形を示すと言える。
規格化した傾き比γとεを比較すると、水素濃度分布のピーク位置が下面に近い場合にγは１に近くなり、水素濃度分布のピーク位置が下面から十分深い場合にはεは１よりも十分高い値になってよい。すなわち、規格化した傾き比εは、規格化した傾き比γよりも大きくてよい。さらに、傾き比εは、１．１以上であってよく、１．５以上であってよく、２以上であってよい。あるいは、１０以上であってよく、１００以上であってもよい。
さらに、第２のドナー濃度ピーク１２１の他の例として、キャリア移動度の低下により、広がり抵抗から算出したドナー濃度、すなわちキャリア濃度が、深さ位置Ｚ２において前後の位置のキャリア濃度より低下する場合がある。このような場合は、上りスロープ１２２は減少の傾きとなるので、ｄは符号を負とする。つまりｄは絶対値が１以上の負の数となる。これにより、εは負の数となる。すなわち、規格化した傾き比εは規格化した傾き比γよりも小さくてよい。さらに、傾き比εは、０．９以下であってよく、０以下であってよく、－１以下であってもよい。あるいは、－１０以下であってよく、－１００以下であってよい。
なお、第２の水素濃度ピーク１４１の実際の位置と、第２のドナー濃度ピーク１２１の実際の位置が、異なる場合もある。また、第１、第２ともに水素濃度ピークの位置とドナー濃度ピークの位置が厳密に一致しなくてもよい、このように水素濃度ピークの位置とドナー濃度の位置が一致しない場合は、水素濃度の位置をＺ１とし、ドナー濃度についてはＺ１における濃度を便宜的にピークの位置としてもよい。これにより、上記の定義による計算は可能となる。
以上の説明で重要な点は、第２の水素濃度ピーク１４１は、極大値を備えることである。すなわち、水素濃度の分布が、深さＺ２において極大値を備えることである。第２の水素濃度ピーク１４１が極大値を備えていることで、上記の規格化した傾き比の比較を可能としている。
図５は、平坦領域１５０を説明する図である。上述したように、平坦領域１５０におけるドナー濃度分布は、深さ方向においてほぼ一定である。平坦領域１５０は、ドナー濃度が、所定の最大値ｍａｘと所定の最小値ｍｉｎとの間となっている領域が、深さ方向において連続している部分である。最大値ｍａｘは、当該領域におけるドナー濃度の最大値を用いてよい。最小値ｍｉｎは、最大値ｍａｘの５０％の値であってよく、７０％の値であってよく、９０％の値であってもよい。
あるいは、前述のように、深さ方向の所定範囲におけるドナー濃度分布の平均濃度に対して、ドナー濃度分布の値が、当該ドナー濃度分布の平均濃度の±５０％以内にあってよく、±３０％以内にあってよく、±１０％以内にあってよい。深さ方向の所定範囲も、前述と同じであってよい。
図６は、半導体装置１００の構造例を示す図である。本例の半導体装置１００は、ＩＧＢＴとして機能する。本例の半導体装置１００は、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極５４を有する。層間絶縁膜３８は、半導体基板１０の上面２１のすくなくとも一部を覆って形成される。層間絶縁膜３８には、コンタクトホール等の貫通孔が形成されている。コンタクトホールにより、半導体基板１０の上面２１が露出する。層間絶縁膜３８は、ＰＳＧ、ＢＰＳＧ等のシリケートガラスであってよく、酸化膜または窒化膜等であってもよい。
エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上面に形成される。エミッタ電極５２は、コンタクトホールの内部にも形成されており、コンタクトホールにより露出する半導体基板１０の上面２１と接触している。
コレクタ電極５４は、半導体基板１０の下面２３に形成される。コレクタ電極５４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極５４は、アルミニウム等の金属材料で形成される。
本例の半導体基板１０には、Ｎ－型のドリフト領域１８、Ｎ＋型のエミッタ領域１２、Ｐ－型のベース領域１４、Ｎ＋型の蓄積領域１６、Ｎ＋型のバッファ領域２０、および、Ｐ＋型のコレクタ領域２２が設けられている。
エミッタ領域１２は、半導体基板１０の上面２１に接して設けられ、ドリフト領域１８よりもドナー濃度の高い領域である。エミッタ領域１２は、例えばリン等のＮ型不純物を含む。
ベース領域１４は、エミッタ領域１２とドリフト領域１８との間に設けられている。ベース領域１４は、例えばボロン等のＰ型不純物を含む。トレンチ部の延伸方向（図６のＹ軸方向）には、エミッタ領域１２と交互に配置される、図示しないＰ型のコンタクト領域を備える。コンタクト領域はベース領域の上面２１に形成され、エミッタ領域１２よりも深く形成されてよい。コンタクト領域により、ターンオフ時のＩＧＢＴのラッチアップを抑制する。
蓄積領域１６は、ベース領域１４とドリフト領域１８との間に設けられ、ドリフト領域１８よりもドナー濃度の高い１つ以上のドナー濃度ピークを有する。蓄積領域１６は、リン等のＮ型不純物を含んでよく、水素を含んでいてもよい。
コレクタ領域２２は、半導体基板１０の下面２３に接して設けられている。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高くてよい。コレクタ領域２２は、ベース領域１４と同一のＰ型不純物を含んでよく、異なるＰ型不純物を含んでもよい。
バッファ領域２０は、コレクタ領域２２とドリフト領域１８との間に設けられ、ドリフト領域１８よりもドナー濃度の高い１つ以上のドナー濃度ピークを有する。バッファ領域２０は、水素等のＮ型不純物を有する。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、コレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。
ゲートトレンチ部４０は、半導体基板１０の上面２１から、エミッタ領域１２、ベース領域１４および蓄積領域１６を貫通して、ドリフト領域１８に達している。本例の蓄積領域１６は、ゲートトレンチ部４０の下端よりも上側に配置されている。蓄積領域１６は、ベース領域１４の下面全体を覆うように設けられてよい。ドリフト領域１８とベース領域１４との間に、ドリフト領域１８よりも高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果、Ｉｎｊｅｃｔｉｏｎ‐Ｅｎｈａｎｃｅｍｅｎｔ ｅｆｆｅｃｔ）を高めて、ＩＧＢＴにおけるオン電圧を低減することができる。
ゲートトレンチ部４０は、半導体基板１０の上面側に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、ゲート絶縁膜４２を挟んでベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面において層間絶縁膜３８により覆われているが、ゲート導電部４４は、他の断面においてゲート電極と接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
第１のドナー濃度ピーク１１１は、バッファ領域２０に設けられてよい。第２のドナー濃度ピーク１２１は、バッファ領域２０よりも上方のＮ型の領域に設けられてよい。第２のドナー濃度ピーク１２１は、バッファ領域２０と蓄積領域１６との間に設けられてよい。本例の第２のドナー濃度ピーク１２１は、ドリフト領域１８に設けられている。第２のドナー濃度ピーク１２１は、ゲートトレンチ部４０の下端よりも下側に配置されていてよく、ゲートトレンチ部４０の下端に接して配置されていてよく、ゲートトレンチ部４０の下端より上側に配置されていてもよい。
図７は、図６のＢ－Ｂ線の位置における、深さ方向のキャリア濃度分布の一例を示す図である。図７においては、水素濃度分布の一部を合わせて示している。図７の縦軸は、対数軸である。
本例のバッファ領域２０におけるキャリア濃度分布は、深さ方向において異なる位置に設けられた複数のピーク２４を有する。ピーク２４は、ドナー濃度のピークである。ピーク２４は、不純物として水素を有してよい。複数のピーク２４を設けることで、空乏層がコレクタ領域２２に達することを、より抑制できる。第１のドナー濃度ピーク１１１は、バッファ領域２０におけるピーク２４として機能してよい。
一例として第１のドナー濃度ピーク１１１は、バッファ領域２０の複数のピーク２４のうち、半導体基板１０の下面２３から最も離れたピークとして機能してよい。平坦領域１５０は、バッファ領域２０に含まれる第１のドナー濃度ピーク１１１から、第２のドナー濃度ピーク１２１の間に配置されている。
第１のドナー濃度ピーク１１１は、バッファ領域２０の複数のピーク２４のうち、第１のドナー濃度ピーク１１１の次に下面２３から離れたピーク２４よりも、ドナー濃度が高くてよい。第１のドナー濃度ピーク１１１の濃度を高くすることで、第１のドナー濃度ピーク１１１と第２のドナー濃度ピーク１２１との距離が離れていても、平坦領域１５０を形成しやすくなる。水素化学濃度分布は、第１の深さＺ１と、下面２３との間に、１つ以上の水素濃度ピーク１９４を有してよい。水素濃度ピーク１９４は、図６等において説明したバッファ領域２０に配置されてよい。水素濃度ピーク１９４は、ピーク２４と同一の深さ位置に配置されてよい。
本例の蓄積領域１６は、複数のピーク２５を有している。ピーク２５は、ドナー濃度のピークである。第２のドナー濃度ピーク１２１は、蓄積領域１６よりも、下面２３側に配置されている。第２のドナー濃度ピーク１２１と、蓄積領域１６との間には、基板のベースドーピング濃度Ｄｂの領域（ベースドーピング領域１８０）が設けられていてよい。他の例では、第２のドナー濃度ピーク１２１と、蓄積領域１６との間のドナー濃度は、半導体基板のベースドーピング濃度Ｄｂより高くてもよい。
また半導体装置１００は、半導体基板１０として、半導体インゴット製造時にリン（Ｐ）等のドーパントがインゴット全体にドーピングされないノンドーピング基板を用いてもよい。この場合、半導体基板１０のベースドーピング濃度Ｄｎは、ベースドーピング濃度Ｄｂよりも低い。図７の例では、ドーピング濃度がベースドーピング濃度Ｄｎである領域を、ノンドーピング領域１８１とする。ノンドーピング領域１８１のベースドーピング濃度Ｄｎは、例えば１×１０１０ａｔｏｍｓ／ｃｍ３以上、５×１０１２ａｔｏｍｓ／ｃｍ３以下である。ベースドーピング濃度Ｄｎは、１×１０１１ａｔｏｍｓ／ｃｍ３以上であってよい。ベースドーピング濃度Ｄｎは、５×１０１２ａｔｏｍｓ／ｃｍ３以下であってよい。なお、本明細書における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）のときの値を用いてよい。
図８は、半導体装置１００の他の構造例を示す図である。本例の半導体装置１００は、第２のドナー濃度ピーク１２１（および、第２の水素濃度ピーク１４１）が、蓄積領域１６に配置されている点で、図６および図７において説明した半導体装置１００と相違する。他の構造は、図６および図７において説明した半導体装置１００と同一であってよい。
図９は、図８のＣ－Ｃ線の位置における、深さ方向のキャリア濃度分布の一例を示す図である。図９においては、水素濃度分布の一部を合わせて示している。図９の縦軸は、対数軸である。
本例の蓄積領域１６におけるキャリア濃度分布は、深さ方向において異なる位置に設けられた複数のピークを有する。当該ピークは、ドナー濃度のピークである。蓄積領域１６におけるピークは、不純物として水素またはリンを有してよい。蓄積領域１６に複数のピークを設けることで、ゲートトレンチ部とダミートレンチ部とが隣り合って配置された構造において、ゲートトレンチ部への変位電流を抑制できる（例えば、ＷＯ２０１８／０３０４４０参照）。ダミートレンチ部は、ゲートトレンチ部と同様の構造を有しており、エミッタ電位が印加されるトレンチ部である。
本例の第２のドナー濃度ピーク１２１は、蓄積領域１６におけるいずれかのドナー濃度ピークとして機能する。一例として第２のドナー濃度ピーク１２１は、蓄積領域１６の複数のピークのうち、半導体基板１０の上面２１から最も離れたピークとして機能してよい。本例の平坦領域１５０は、バッファ領域２０に含まれる第１のドナー濃度ピーク１１１から、蓄積領域１６に含まれる第２のドナー濃度ピーク１２１の間に配置されている。
第２のドナー濃度ピーク１２１のドナー濃度は、バッファ領域２０の他のピーク２５のドナー濃度に対して低くてよく、同一であってよく、高くてもよい。バッファ領域２０が３以上のピークを有する場合、第２のドナー濃度ピーク１２１以外のピーク２５のドナー濃度は同一であってよい。第２のドナー濃度ピーク１２１のドナー濃度は、平坦領域１５０が有するべきドナー濃度に応じて定められてよい。
本例のドリフト領域１８のキャリア濃度は、深さ方向の全体にわたって、基板のベースドーピング濃度Ｄｂよりも高くてよい。このような構造により、ドリフト領域１８のキャリア濃度全体を精度よく調整できる。
第２のドナー濃度ピーク１２１以外のピーク２５は、水素以外のドナーによるピークであってよい。例えばピーク２５は、リンがドナーとして機能しているピークである。ドナーとしてリンを用いることでＶＯＨ欠陥が生じにくくなり、ピーク２５およびその近傍のドナー濃度をリンの濃度で制御しやすくなる。さらに、第２のドナー濃度ピーク１２１の深さ方向の幅を、ピーク２５の深さ方向の幅よりも広くしてよい。これにより、ゲートトレンチ部への変位電流をさらに抑制することができる。また、蓄積領域１６の第２のドナー濃度ピーク１２１とピーク２５の間には、図９に示すようにドナー濃度分布の谷があってよい。あるいは、図９の当該２つのピーク間で点線で示すように、蓄積領域１６のドナー濃度分布が、谷ではなくキンクになっていてもよい。
図１０は、図１のＡ－Ａ線に示した位置における、深さ方向の水素濃度分布およびキャリア濃度分布を示している。キャリア濃度はＳＲ法で測定した。第２の水素濃度ピーク１４１の飛程（Ｚ２）の近傍には、通過領域１０６よりも多くの欠陥が発生しやすい。水素と結合せずに残った欠陥により、第２の深さＺ２の近傍におけるキャリア濃度分布に谷１５１が生じる場合がある。
谷１５１が生じていると、第２のドナー濃度ピーク１２１の上りスロープ１２２の傾きが、計算上急峻になる場合がある。このため、上りスロープ１２２の傾きは、谷１５１の影響を除外して計算することが好ましい。例えば、第２のドナー濃度ピーク１２１および第２の水素濃度ピーク１４１の各上りスロープの傾きを、第２の深さＺ２における各濃度と、深さＺｃにおける各濃度を用いて計算してよい。深さＺｃは、谷１５１よりも下面２３側の位置であってよい。本例において深さＺｃは、平坦領域１５０の深さ方向における中央の深さである。他の例として、第１の水素濃度ピーク１３１と第２の水素濃度ピーク１４１の間で、水素濃度分布が極小になる位置をＺｃとしてもよい。これにより、谷１５１の影響を除外して、第２のドナー濃度ピーク１２１の上りスロープ１２２の傾きを規格化できる。規格化は上述のように、濃度差の傾きを用いてもよく、濃度の比の傾きを用いてもよい。
図１１は、半導体基板１０の上面２１における各要素の配置例を示す図である。図１１においては、半導体基板１０の外周の端部を外周端１４０とする。
半導体装置１００は、活性部１２０およびエッジ終端構造部９０を備える。活性部１２０は、半導体装置１００をオン状態に制御した場合に半導体基板１０の上面２１と下面２３との間で主電流が流れる領域である。即ち、半導体基板１０の上面２１から下面２３、または下面２３から上面２１に、半導体基板１０の内部を深さ方向に電流が流れる領域である。
本例の活性部１２０には、トランジスタ部７０およびダイオード部８０が設けられている。トランジスタ部７０およびダイオード部８０は、Ｘ軸方向に並んで配置されてよい。図１１の例では、トランジスタ部７０およびダイオード部８０が、Ｘ軸方向に交互に接して配置されている。活性部１２０において、Ｘ軸方向における両端には、トランジスタ部７０が設けられてよい。エミッタ電極５２は、トランジスタ部７０およびダイオード部８０を覆っていてよい。活性部１２０は、エミッタ電極５２で覆われた領域を指してもよい。
本例のトランジスタ部７０は、図６から図１０において説明したＩＧＢＴ（ゲート絶縁型バイポーラトランジスタ）を有する。本例のダイオード部８０は、ＦＷＤ（還流ダイオード）を有する。それぞれのダイオード部８０には、半導体基板１０の下面２３に接する領域にＮ＋型のカソード領域８２が設けられている。図１１において、実線で示すダイオード部８０は、半導体基板１０の下面２３にカソード領域８２が設けられた領域である。本例の半導体装置１００において、半導体基板１０の下面２３に接する領域のうち、カソード領域８２以外の領域には、コレクタ領域２２が設けられる。
ダイオード部８０は、カソード領域８２をＺ軸方向に投影した領域である。トランジスタ部７０は、半導体基板１０の下面２３にコレクタ領域２２が設けられ、且つ、半導体基板１０の上面２１にエミッタ領域１２を含む単位構造が周期的に設けられた領域である。Ｙ軸方向におけるダイオード部８０とトランジスタ部７０との境界は、カソード領域８２とコレクタ領域２２との境界である。カソード領域８２を投影した領域を、Ｙ軸方向に活性部１２０の端部またはゲートランナー４８まで伸ばした部分（図１１において、ダイオード部８０を延長した破線で示される部分）も、ダイオード部８０に含めてよい。当該延長部分には、エミッタ領域１２が設けられていない。
本例の半導体装置１００は、ゲート金属層５０およびゲートランナー４８を更に備えている。また半導体装置１００は、ゲートパッド１１６およびエミッタパッド１１８等の各パッドを有してよい。ゲートパッド１１６は、ゲート金属層５０およびゲートランナー４８と電気的に接続されている。エミッタパッド１１８は、エミッタ電極５２と電気的に接続されている。
ゲート金属層５０は、上面視で活性部１２０を囲うように設けられてよい。ゲートパッド１１６およびエミッタパッド１１８は、ゲート金属層５０に囲まれた領域内に配置されてよい。ゲート金属層５０は、アルミニウム、または、アルミニウムシリコン合金等の金属材料で形成されてよい。ゲート金属層５０は、層間絶縁膜３８により半導体基板１０と絶縁されている。図１１においては、層間絶縁膜３８を省略している。また、ゲート金属層５０は、エミッタ電極５２とは分離して設けられている。ゲート金属層５０は、ゲートパッド１１６に印加されたゲート電圧をトランジスタ部７０に伝達する。トランジスタ部７０のゲート導電部４４は、ゲート金属層５０に直接接続され、または、他の導電部材を介して間接的に接続されている。
ゲートランナー４８は、ゲート金属層５０と、ゲート導電部４４とを接続する。ゲートランナー４８は、不純物がドープされたポリシリコン等の半導体材料で形成されてよい。ゲートランナー４８の一部は、活性部１２０の上方に設けられてよい。図１１に示すゲートランナー４８は、活性部１２０をＸ軸方向に横切って設けられている。これにより、ゲート金属層５０から離れた活性部１２０の内側においても、ゲート電圧の低下および遅延を抑制できる。ゲートランナー４８の一部は、ゲート金属層５０に沿って、活性部１２０を囲んで配置されていてもよい。ゲートランナー４８は、活性部１２０の端部において、ゲート導電部４４と接続されてよい。
エッジ終端構造部９０は、半導体基板１０の上面２１において、活性部１２０と半導体基板１０の外周端１４０との間に設けられる。本例では、エッジ終端構造部９０と活性部１２０との間に、ゲート金属層５０が配置されている。エッジ終端構造部９０は、半導体基板１０の上面２１において活性部１２０を囲むように環状に配置されてよい。本例のエッジ終端構造部９０は、半導体基板１０の外周端１４０に沿って配置されている。エッジ終端構造部９０は、半導体基板１０の上面２１側の電界集中を緩和する。エッジ終端構造部９０は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
図１２は、図１１におけるｃ－ｃ'断面の一例を示す図である。図１２においては、図１から図１０において説明した通過領域１０６の、当該断面における配置例を示している。図１２においては、通過領域１０６に斜線のハッチングを付している。なお図１２では、ドリフト領域１８における通過領域１０６のみを示しており、バッファ領域２０、コレクタ領域２２およびカソード領域８２における通過領域１０６は省略している。
図１２に示す断面は、エッジ終端構造部９０、トランジスタ部７０およびダイオード部８０を含むＸＺ面である。なお、エッジ終端構造部９０およびトランジスタ部７０の間には、ゲート金属層５０およびゲートランナー４８が配置されているが、図１２では省略している。トランジスタ部７０の構造は、図６から図１０において説明したＩＧＢＴと同様である。
ダイオード部８０は、半導体基板１０の内部において、ベース領域１４、ドリフト領域１８、カソード領域８２およびダミートレンチ部３０を備える。ベース領域１４およびドリフト領域１８は、トランジスタ部７０におけるベース領域１４およびドリフト領域１８と同一である。
ダイオード部８０において半導体基板１０の上面２１に接する領域には、ベース領域１４が設けられていてよく、コンタクト領域１５が設けられていてもよい。コンタクト領域１５は、ベース領域１４よりもドーピング濃度の高いＰ＋型の領域である。本例のダイオード部８０には、エミッタ領域１２は設けられていない。また、ダイオード部８０には、蓄積領域１６が設けられていてよく、設けられていなくともよい。
ダミートレンチ部３０は、ゲートトレンチ部４０と同一の構造を有する。ただしダミートレンチ部３０は、エミッタ電極５２と電気的に接続されている。ダミートレンチ部３０は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８まで設けられている。ダミートレンチ部３０は、トランジスタ部７０にも設けられてよい。トランジスタ部７０には、ダミートレンチ部３０とゲートトレンチ部４０とが、予め定められた周期で配置されてよい。
トランジスタ部７０とダイオード部８０の間には、中間境界領域１９０があってよい。中間境界領域１９０は、トランジスタ部７０の動作もダイオード部８０の動作も直接的に行わない領域である。一例として、中間境界領域１９０の上面２１に接する領域は、ダイオード部８０の上面２１側と同じ構造を有してよい。また、上面視で、中間境界領域１９０の下面２３に接する領域には、トランジスタ部７０のコレクタ領域が延伸して設けられてよい。図１２においては、中間境界領域１９０の範囲例だけを矢印で示している。図１２においては、中間境界領域１９０として例示した範囲も、トランジスタ部７０と同一の構造になっている。
ダイオード部８０のドリフト領域１８で、深さ方向の中心よりも上面２１側には、ライフタイム制御領域１９２が設けられてよい。ライフタイム制御領域１９２は、キャリア（電子または正孔）の再結合中心が、周辺よりも高い濃度で設けられた領域である。再結合中心は、空孔や複空孔などの空孔系の欠陥であってよく、転位であってよく、格子間原子であってよく、遷移金属等であってよい。ライフタイム制御領域１９２は、ダイオード部８０から中間境界領域１９０まで延伸してよい。
エッジ終端構造部９０には、複数のガードリング９２、複数のフィールドプレート９４およびチャネルストッパ１７４が設けられている。エッジ終端構造部９０において、下面２３に接する領域には、コレクタ領域２２が設けられていてよい。各ガードリング９２は、上面２１において活性部１２０を囲むように設けられてよい。複数のガードリング９２は、活性部１２０において発生した空乏層を半導体基板１０の外側へ広げる機能を有してよい。これにより、半導体基板１０内部における電界集中を防ぐことができ、半導体装置１００の耐圧を向上できる。
本例のガードリング９２は、上面２１近傍にイオン注入により形成されたＰ＋型の半導体領域である。ガードリング９２の底部の深さは、ゲートトレンチ部４０およびダミートレンチ部３０の底部の深さより深くてよい。
ガードリング９２の上面は、層間絶縁膜３８により覆われている。フィールドプレート９４は、金属またはポリシリコン等の導電材料で形成される。フィールドプレート９４は、ゲート金属層５０またはエミッタ電極５２と同じ材料で形成されてよい。フィールドプレート９４は、層間絶縁膜３８上に設けられている。フィールドプレート９４は、層間絶縁膜３８に設けられた貫通孔を通って、ガードリング９２に接続されている。
半導体基板１０の上面２１側には、保護膜１８２が設けられる。保護膜１８２は、エッジ終端構造部９０、ゲート金属層５０、境界部７２および活性部のうち境界部７２に接する部分の一部などを覆ってよい。保護膜１８２は、絶縁性膜、有機薄膜であってよい。本例の保護膜１８２はポリイミドである。エミッタ電極５２のうち保護膜１８２が形成されておらずに露出する部分の全面に、めっき層１８４が設けられてよい。めっき層１８４の表面は保護膜１８２の表面よりも上面２１側に位置してよい。めっき層１８４は、半導体装置１００が実装されるパワーモジュールの電極端子と接続している。
チャネルストッパ１７４は、外周端１４０における上面２１および側面に露出して設けられる。チャネルストッパ１７４は、ドリフト領域１８よりもドーピング濃度の高いＮ型の領域である。チャネルストッパ１７４は、活性部１２０において発生した空乏層を半導体基板１０の外周端１４０において終端させる機能を有する。
トランジスタ部７０と、エッジ終端構造部９０との間には、境界部７２が設けられていてもよい。境界部７２は、半導体基板１０の上面２１側において、コンタクト領域１５、ベース領域１４およびダミートレンチ部３０を有してよい。境界部７２は、ベース領域１４よりもドーピング濃度の高いＰ＋型のウェル領域１１を有してよい。ウェル領域１１は、半導体基板１０の上面２１に接して設けられる。ウェル領域１１の上方には、ゲート金属層５０およびゲートランナー４８が設けられてよい。ウェル領域１１の底部の深さは、ガードリング９２の底部と同じ深さであってよい。境界部７２における一部のトレンチ部は、ウェル領域１１内に形成されてよい。境界部７２において、下面２３に接する領域には、コレクタ領域２２が設けられていてよい。
本例では、第２の水素濃度ピーク１４１は、ゲートトレンチ部４０のＺ軸方向における底部と、半導体基板１０の上面２１との間に配置されている。図１２の例では、第２の水素濃度ピーク１４１は、蓄積領域１６よりも深い位置に配置されているが、第２の水素濃度ピーク１４１は、蓄積領域１６と同じ深さに配置されていてよく、ベース領域１４と同じ深さに配置されていてよく、エミッタ領域１２と同じ深さに配置されていてもよい。なお、蓄積領域１６は、図１２の点線で示すように、ダイオード部８０にも形成されてよい。
通過領域１０６は、半導体基板１０の下面２３から、第２の水素濃度ピーク１４１までの範囲に形成される。各図においては、第２の水素濃度ピーク１４１と通過領域１０６とは重なっていないが、通過領域１０６は、第２の水素濃度ピーク１４１の深さまで形成されている。
また本例の通過領域１０６は、トランジスタ部７０、ダイオード部８０、境界部７２およびエッジ終端構造部９０のそれぞれに設けられている。トランジスタ部７０、ダイオード部８０、境界部７２およびエッジ終端構造部９０のそれぞれにおいて、通過領域１０６の深さは同一であってよい。通過領域１０６は、半導体基板１０の上面視における全体に設けられてもよい。本例によれば、半導体基板１０の深さ方向のほぼ全体にわたって、ドナー濃度を調整できる。また、半導体基板１０の上面視におけるほぼ全体にわたって、ドナー濃度を調整できる。
本例では、通過領域１０６が形成されない領域が、特にエッジ終端構造部９０の上面２１に接する部分に設けられる。この通過領域１０６が形成されない領域は、ドナー濃度がベースドーピング濃度Ｄｂと同じになる部分である。通過領域１０６が形成されない領域は、第２の水素濃度ピーク１４１の深さよりも上面２１側となる。つまり、通過領域１０６が形成されない領域は、ドーピング濃度がほぼベースドーピング濃度Ｄｂとなる領域であってよい。ドーピング濃度がベースドーピング濃度Ｄｂである領域を、ベースドーピング領域１８０とする。本例では、ベースドーピング領域１８０は、上面２１に接してウェル領域１１より浅い部分に設けられる。
図１３は、通過領域１０６の他の配置例を示す図である。本例の通過領域１０６は、図１２における通過領域１０６に対して、深さ方向における幅が異なる。上面視における配置は、図１２における通過領域１０６と同一である。
本例の第２の水素濃度ピーク１４１は、ゲートトレンチ部４０の底部と、半導体基板１０の下面２３との間に配置されている。半導体基板１０の深さ方向における厚みをＴ１、第２の水素濃度ピーク１４１と半導体基板１０の下面２３との距離をＴ２とする。距離Ｔ２は、通過領域１０６の深さ方向における厚みに対応する。距離Ｔ２は、厚みＴ１の４０％以上、６０％以下であってよい。つまり、通過領域１０６は、半導体基板１０の下面２３から、半導体基板１０の深さ方向におけるほぼ中央まで設けられていてよい。ただし、距離Ｔ２は適宜変更できる。
上述のようにベースドーピング領域１８０は、第２の水素濃度ピーク１４１よりも上面２１側に設けられる。本例のベースドーピング領域１８０は、トレンチ部の底面から第２の水素濃度ピーク１４１までの領域であり、およそＴ１－Ｔ２の深さを有する。上面視では、本例のベースドーピング領域１８０は半導体基板１０の全面に設けられる。
図１４は、通過領域１０６の他の配置例を示す図である。本例の通過領域１０６は、図１２における通過領域１０６に対して、上面視における配置が異なる。深さ方向における配置は、図１２における通過領域１０６と同一であってよい。
本例では、上面視におけるエッジ終端構造部９０の少なくとも一部の領域には、通過領域１０６および第２の水素濃度ピーク１４１が設けられていない。図１４では、上面視におけるエッジ終端構造部９０の全体に、通過領域１０６および第２の水素濃度ピーク１４１が設けられていない例を示している。他の例では、エッジ終端構造部９０のうち、活性部１２０に近い側の端部には、通過領域１０６および第２の水素濃度ピーク１４１が設けられていてもよい。つまり、半導体基板１０の外周端１４０と接する領域には、通過領域１０６および第２の水素濃度ピーク１４１が設けられていない。本例では、外周端１４０の近傍には、第２の水素濃度ピーク１４１が設けられないので、外周端１４０の近傍に欠陥が形成されるのを抑制できる。このため、外周端１４０におけるリークの増大を抑制できる。
すなわち、本例のベースドーピング領域１８０は、半導体基板１０の外周端１４０と接する領域に設けられる。本例のベースドーピング領域１８０は、上面視で、エッジ終端構造部９０の少なくとも一部の領域に設けられる。さらにベースドーピング領域１８０は、上面視で、エッジ終端構造部９０の全体と、境界部７２に設けられてよい。
なお境界部７２の通過領域１０６の配置は、エッジ終端構造部９０と同一であってよく、トランジスタ部７０と同一であってよく、ダイオード部８０と同一であってもよい。図１４では、境界部７２に通過領域１０６を設けていない例を示している。
図１５は、通過領域１０６の他の配置例を示す図である。本例の通過領域１０６は、深さ方向における配置が、図１３に示した通過領域１０６と同一であり、上面視における配置が、図１４に示した通過領域１０６と同一である。つまり、エッジ終端構造部９０には通過領域１０６が設けられていない。また、トランジスタ部７０およびダイオード部８０には、半導体基板１０の下面２３から、半導体基板１０の深さ方向の中央近傍まで、通過領域１０６が設けられている。
本例のベースドーピング領域１８０は、境界部７２とエッジ終端構造部９０において、上面２１からバッファ領域２０まで形成される。また、活性部においては、第２の水素濃度ピーク１４１より上面２１側のドリフト領域１８に、ベースドーピング領域１８０が形成される。第２の水素濃度ピーク１４１よりも上面２１側では、本例のベースドーピング領域１８０は、上面視で、半導体基板１０の全面に設けられる。
図１６Ａは、通過領域１０６の他の配置例を示す図である。本例においては、上面視におけるダイオード部８０の少なくとも一部に通過領域１０６および第２の水素濃度ピーク１４１が設けられていない点で、図１２から図１５における例と相違する。他の構造は、図１２から図１５において説明した例と同一である。
図１６Ａでは、上面視におけるダイオード部８０の全体に通過領域１０６および第２の水素濃度ピーク１４１が設けられていない例を示している。すなわち、ベースドーピング領域１８０を、上面視でダイオード部８０の全体に設けている。また、境界部７２とエッジ終端構造部９０の全体にも、ベースドーピング領域１８０を設けている。他の例では、ダイオード部８０のうち、トランジスタ部７０と接する端部には、通過領域１０６および第２の水素濃度ピーク１４１が設けられていてもよい。トランジスタ部７０とダイオード部８０とで、通過領域１０６の配置を異ならせることで、ダイオード部８０とトランジスタ部７０のドーピング濃度の分布を適宜異ならせることができる。
図１６Ｂは、活性部において、通過領域１０６とベースドーピング領域１８０を、図１６Ａと逆に形成した構成である。ダイオード部８０に通過領域１０６を形成することで、逆回復時の空間電荷領域の拡張を抑制し、逆回復時の波形振動を抑える。一方、トランジスタ部７０をベースドーピング領域１８０とすることで、例えば短絡発生時に空間電荷領域の拡張を促して正孔の注入を促進させ、短絡破壊を抑制する。
図１７Ａは、通過領域１０６の他の配置例を示す図である。本例の通過領域１０６は、深さ方向における配置が、図１３に示した通過領域１０６と同一であり、上面視における配置が、図１６Ａに示した通過領域１０６と同一である。つまり、ダイオード部８０には通過領域１０６が設けられていない。トランジスタ部７０には、半導体基板１０の下面２３から、半導体基板１０の深さ方向の中央近傍まで、通過領域１０６が設けられている。また、図１７Ａの例においては、第２の水素濃度ピーク１４１をトレンチ部底面から下面２３側へ後退させ、第２の水素濃度ピーク１４１よりも上面２１側でベースドーピング領域１８０を上面視の全面に形成している。
図１７Ｂは、通過領域１０６の他の配置例を示す図である。図１７Ｂの例は、活性部において、通過領域１０６とベースドーピング領域１８０を、図１７Ａと逆に形成した構成である。図１７Ｂの例においても、図１６Ｂと同様の効果を奏する。
図１４から図１７Ｂにおいて説明した通過領域１０６を形成するには、後述する第２注入段階Ｓ１９０２において、水素イオンの注入を上面視で選択的に行う。例えば、図１４から図１７Ｂに示したフォトレジスト膜２００を用いて、選択的な水素イオン注入を行うことができる。
この場合、第２注入段階Ｓ１９０２の前に、半導体基板１０の下面２３の一部に、所定の厚みのフォトレジスト膜２００を選択的に形成する。フォトレジスト膜２００の厚みは、水素イオンを遮蔽できる厚みである。
フォトレジスト膜２００を形成した後、第２注入段階Ｓ１９０２を行う。フォトレジスト膜２００を形成した領域は、フォトレジスト膜２００により水素イオンが遮蔽される。このため、フォトレジスト膜２００で覆われた半導体基板１０の領域には水素イオンが侵入しない。フォトレジスト膜２００を形成していない領域は、加速エネルギーに応じて、第２の深さ位置Ｚ２に水素イオンが注入される。なお、図１４、図１５、図１６Ａ、図１６Ｂ、図１７Ａおよび図１７Ｂの各例において、フォトレジスト膜２００は、半導体基板１０の下面２３に接して形成される。フォトレジスト膜２００を形成する段階においては、下面２３にコレクタ電極５４が設けられていない。
図１７Ｃは、水素イオンを半導体基板１０に侵入させないための、フォトレジスト膜２００の最小膜厚Ｍを説明する図である。図１７Ｃは、水素イオンの飛程Ｒｐに対する、膜厚Ｍを示している。
本例の水素イオンは、フォトレジスト膜２００以外のアブソーバーを介さずに、加速器から半導体基板１０に注入される。水素イオンの飛程Ｒｐは、加速器における加速エネルギーによって一義的に定まる。
また、水素イオンを遮蔽できるフォトレジスト膜２００の最小膜厚Ｍは、水素イオンの加速エネルギーによって定まる。このため、フォトレジスト膜２００の最小膜厚Ｍは、水素イオンの飛程Ｒｐであらわすことができる。図１７Ｃは、水素イオンの飛程Ｒｐと、膜厚Ｍとの関係を３点計測し、直線で近似した図である。膜厚Ｍ（μｍ）と飛程Ｒｐ（μｍ）との関係は、下式で表すことができる。
Ｍ＝１．７６×Ｒｐ＋１２．３２
フォトレジスト膜２００の厚みは、上式で示される最小膜厚Ｍと同一か、より大きいことが好ましい。
図１８Ａは、通過領域１０６の他の配置例を示す図である。本例では、エッジ終端構造部９０に設けられた通過領域１０６の深さ方向における幅Ｔ５は、活性部１２０（本例ではダイオード部８０）に設けられた通過領域１０６の深さ方向における幅Ｔ４よりも短い。
ダイオード部８０においては、第２の水素濃度ピーク１４１は、ダミートレンチ部３０の底部と、半導体基板１０の上面２１との間に配置されていてよい。エッジ終端構造部９０においては、第２の水素濃度ピーク１４１は、ガードリング９２と、半導体基板１０の下面２３との間に配置されていてよい。エッジ終端構造部９０における通過領域１０６の幅Ｔ５は、半導体基板１０の厚さＴの半分より大きくてよい。
また、トランジスタ部７０に設けられた通過領域１０６の深さ方向における幅Ｔ３は、ダイオード部８０に設けられた通過領域１０６の深さ方向における幅Ｔ４よりも短くてよい。すなわち、トランジスタ部７０においては、ベースドーピング領域１８０が、トレンチ部深さよりも深く形成される。つまりトランジスタ部７０の第２の水素濃度ピーク１４１は、トレンチ部の底面よりも下面２３側に位置する。トランジスタ部７０においては、第２の水素濃度ピーク１４１は、ゲートトレンチ部４０の底部と、半導体基板１０の下面２３との間に配置されていてよい。幅Ｔ３は、幅Ｔ５と同一であってよく、幅Ｔ５より大きくてよく、幅Ｔ５より小さくてもよい。トランジスタ部７０における通過領域１０６の幅Ｔ３は、半導体基板１０の厚さＴの半分より大きくてよい。これにより、トランジスタ部７０においてチャネルが形成されるベース領域１４と、第２の水素濃度ピーク１４１とを離して配置できる。このため、チャネル近傍における欠陥の増大を抑制できる。
境界部７２における通過領域１０６は、エッジ終端構造部９０における通過領域１０６と同一の構造を有してよく、トランジスタ部７０における通過領域１０６と同一の構造を有してよく、ダイオード部８０における通過領域１０６と同一の構造を有してもよい。また、図１８Ａの例において、トランジスタ部７０に通過領域１０６が設けられていなくてもよい。ダイオード部８０に通過領域１０６が設けられていなくてもよい。エッジ終端構造部９０に通過領域１０６が設けられていなくてもよい。境界部７２に通過領域１０６が設けられていなくてもよい。
図１８Ｂは、通過領域１０６の他の配置例を示す図である。本例では、エッジ終端構造部９０に設けられた通過領域１０６の深さ方向における幅Ｔ５は、活性部１２０（本例ではトランジスタ部７０）に設けられた通過領域１０６の深さ方向における幅Ｔ３よりも短い。
トランジスタ部７０においては、第２の水素濃度ピーク１４１は、ゲートトレンチ部４０の底部と、半導体基板１０の上面２１との間に配置されていてよい。エッジ終端構造部９０における通過領域１０６および第２の水素濃度ピーク１４１の構造は、図１８Ａの例と同様である。
ダイオード部８０に設けられた通過領域１０６の深さ方向における幅Ｔ４は、トランジスタ部７０に設けられた通過領域１０６の深さ方向における幅Ｔ３よりも短くてよい。すなわち、ダイオード部８０においては、ベースドーピング領域１８０が、トレンチ部深さよりも深く形成される。つまりダイオード部８０の第２の水素濃度ピーク１４１は、トレンチ部の底面よりも下面２３側に位置する。ダイオード部８０においては、第２の水素濃度ピーク１４１は、ダミートレンチ部３０の底部と、半導体基板１０の下面２３との間に配置されていてよい。幅Ｔ４は、幅Ｔ５と同一であってよく、幅Ｔ５より大きくてよく、幅Ｔ５より小さくてもよい。ダイオード部８０における通過領域１０６の幅Ｔ４は、半導体基板１０の厚さＴの半分より大きくてよい。
境界部７２における通過領域１０６は、エッジ終端構造部９０における通過領域１０６と同一の構造を有してよく、トランジスタ部７０における通過領域１０６と同一の構造を有してよく、ダイオード部８０における通過領域１０６と同一の構造を有してもよい。また、図１８Ｂの例において、トランジスタ部７０に通過領域１０６が設けられていなくてもよい。ダイオード部８０に通過領域１０６が設けられていなくてもよい。エッジ終端構造部９０に通過領域１０６が設けられていなくてもよい。境界部７２に通過領域１０６が設けられていなくてもよい。
図１２から図１８Ｂに示したように、通過領域１０６の構造を調整することで、トランジスタ部７０、ダイオード部８０およびエッジ終端構造部９０におけるドナー濃度分布を容易に調整できる。通過領域１０６の構造は、図１２から図１８Ｂに示した例に限定されない。
図１９は、半導体装置１００の製造方法において、通過領域１０６を形成する工程を示す図である。通過領域１０６を形成する場合、第１注入段階Ｓ１９００において、半導体基板１０の下面２３から第１の深さＺ１に水素イオンを注入する。また、第２注入段階Ｓ１９０２において、半導体基板１０の下面２３から第２の深さＺ２に水素イオンを注入することで通過領域１０６を形成する。第１注入段階Ｓ１９００および第２注入段階Ｓ１９０２は、いずれを先に行ってもよい。
なお、第１注入段階Ｓ１９００を先に行う場合において、第１注入段階Ｓ１９００と第２注入段階Ｓ１９０２との間に熱処理を行うと、通過領域１０６のドナー濃度を高めることができない場合がある。つまり、通過領域１０６を形成する前に熱処理を行うと、第１注入段階Ｓ１９００で注入した水素が通過領域１０６の結晶欠陥と結合できずに、半導体基板１０の外部に抜けてしまう場合がある。このため、第１注入段階Ｓ１９００と第２注入段階Ｓ１９０２との間では、熱処理を行わないことが好ましい。熱処理は、例えば３００℃以上で半導体基板１０を加熱する処理である。
第１注入段階Ｓ１９００および第２注入段階Ｓ１９０２の後に、拡散段階Ｓ１９０４を行う。拡散段階Ｓ１９０４においては、半導体基板１０を熱処理して、第１の深さＺ１に注入された水素を通過領域１０６に拡散させる。拡散段階Ｓ１９０４においては、半導体基板１０を３００℃以上に加熱してよい。加熱温度は、３５０℃以上であってもよい。拡散段階Ｓ１９０４においては、半導体基板１０を１時間以上加熱してよく、３時間以上加熱してもよい。
拡散段階Ｓ１９０４において水素を拡散させることで、通過領域１０６における結晶欠陥と水素とが結合してドナー化する。これにより、通過領域１０６におけるドナー濃度を高めることができる。拡散段階Ｓ１９０４においては、通過領域１０６のドナー濃度の最小値が、第１注入段階Ｓ１９００および第２注入段階Ｓ１９０２の前の半導体基板１０のドナー濃度（ベースドーピング濃度）よりも高くなることが好ましい。つまり、通過領域１０６の全体において、ドナー濃度がベースドーピング濃度よりも高くなることが好ましい。
通過領域１０６の全体におけるドナー濃度を高めるには、第１の深さ位置Ｚ１に注入した水素が、第２の深さ位置Ｚ２の近傍まで拡散することが好ましい。第１注入段階Ｓ１９００において、第１の深さ位置Ｚ１に注入する水素のドーズ量を調整することで、第２の深さ位置Ｚ２の近傍まで、十分な水素を拡散させることができる。第１注入段階Ｓ１９００においては、通過領域１０６のドナー濃度の最小値が、ベースドーピング濃度よりも高くなるように、水素のドーズ量を定めることが好ましい。
バッファ領域２０に、図９等に示す複数の水素ドナーのピーク２４を形成する場合、第１注入段階Ｓ１９００および第２注入段階Ｓ１９０２における水素イオン注入の他に、水素イオン注入を複数回行ってよい。ピーク２４を形成するための複数の水素イオン注入は、第１注入段階Ｓ１９００で行ってよく、第２注入段階Ｓ１９０２で行ってもよい。つまり、第１注入段階Ｓ１９００を複数回行ってよく、第２注入段階Ｓ１９０２を複数回行ってもよい。また、第１注入段階Ｓ１９００および第２注入段階Ｓ１９０２のそれぞれを複数回行ってもよい。
第２注入段階Ｓ１９０２で水素イオン注入を複数回行う場合は、それぞれの水素イオンの飛程Ｒｐに応じた厚みのフォトレジスト膜２００（図１４等参照）を形成してよい。あるいは、複数回の水素イオン注入において最も深い飛程Ｒｐｍａｘに対応する最小膜厚Ｍ（図１７Ｃ参照）よりも十分厚いフォトレジスト膜２００を形成してよい。膜厚Ｍのフォトレジスト膜２００を用いて、それぞれの飛程Ｒｐに対応する加速エネルギーで水素イオン注入を行ってよい。フォトレジスト膜２００の厚さは、最も深い飛程Ｒｐｍａｘに対応する最小膜厚Ｍの２倍以上であってよい。これにより、複数回の水素イオン注入に対するフォトレジスト膜２００の耐久性を確保しつつ、フォトレジスト膜２００の形成回数を少なくできる。
図２０から図２６は、第１の深さＺ１に注入する水素イオンのドーズ量（第１ドーズ量と称する）を決定する方法を説明する図である。本例の第１注入段階Ｓ１９００では、半導体基板１０における水素の拡散係数と、第２の深さＺ２の位置（つまり、第１の深さ位置Ｚ１に注入した水素が拡散すべき距離）から定まる最小ドーズ量以上のドーズ量で、水素を注入する。
図２０は、拡散段階Ｓ１９０４の後の半導体基板１０における、キャリア濃度分布の一例を示す図である。図２０のキャリア濃度分布は、例えば拡がり抵抗測定（Ｓｐｒｅａｄ Ｒｅｓｉｓｔａｎｃｅ Ｐｒｏｆｉｌｉｎｇ）により取得できる。図２０から図２６の各図において、半導体基板１０の下面２３を、深さ（μｍ）の基準位置（０μｍ）とする。また、第１の深さＺ１は、１０μｍ以下である。第１の深さＺ１を０μｍとして扱ってもよい。
図２０においては、３種類の半導体基板１０のキャリア濃度分布を示している。第１の例１６１および第２の例１６２は、第１の深さＺ１および第２の深さＺ２に水素イオンを注入した例であり、第３の例１６３は、第２の深さＺ２だけに水素イオンを注入した例である。各例において、第２の深さＺ２への水素イオンのドーズ量（第２のドーズ量と称する）を１×１０１３／ｃｍ２とした。また、第２の深さＺ２への水素イオンの飛程を１００μｍ、加速エネルギーを３．１Ｍｅｖとした。水素イオンの飛程は、加速エネルギーによって調整してもよいし、アルミニウムアブソーバー等で調整してもよい。
第１の例１６１および第２の例１６２においては、第１の深さＺ１への水素イオンの加速エネルギーを４００ｋｅＶとした。第１の例１６１においては、第１のドーズ量を１×１０１５／ｃｍ２とした。第２の例１６２においては、第１のドーズ量を３×１０１４／ｃｍ２とした。
水素イオンを注入した後、各例の半導体基板１０を、同一のアニール炉で、３７０℃、５時間アニールした。図２０は、アニール後のキャリア濃度分布である。各例においてアニール前は、通過領域１０６（半導体基板１０の下面２３から第２の深さ位置Ｚ２までの範囲）に結晶欠陥が形成される。このため、通過領域１０６のキャリア濃度は低下する。
アニール後においては、水素が結晶欠陥と結合してドナー化することで、キャリア濃度が上昇する。ただし、第３の例１６３においては、第１の深さＺ１に水素を注入していないので、キャリア濃度がほとんど上昇しない。第１の例１６１および第２の例１６２に示すように、第１のドーズ量が増加するほど、通過領域１０６のキャリア濃度が上昇する。
なお、第２の例１６２においては、第２の深さＺ２より浅い位置（深さ８０μｍ近傍）において、キャリア濃度の谷が生じている。これは、第１の深さＺ１に注入した水素が深さ方向に拡散するときに、拡散する水素の濃度が不足しており、ｘ２より深い位置まで十分な濃度の水素が拡散しなかったためと考えられる。一方で、第１の例１６１においては、深さ０μｍから、第２の深さＺ２までの通過領域１０６の全範囲で、キャリア濃度がベースドーピング濃度（本例では１．０×１０１４／ｃｍ３）より高くなっている。これは、第１の深さＺ１に注入した水素が深さ方向に拡散するときに、拡散する水素の濃度が十分大きく、ｘ１より深い位置まで十分な濃度の水素が拡散したためと考えられる。
第１のドーズ量をＱ、第１の深さＺ１からの水素の拡散深さをｘ（ｘ１、ｘ２）（ｃｍ）、水素の拡散係数をＤ（ｃｍ２／ｓ）、拡散時間をｔ（ｓ）、半導体基板１０のベースドーピング濃度をＣ０（ａｔｏｍｓ／ｃｍ３）とすると、これらの関係は、下の式（１）であらわされる。
Figure 2022105112000002
 式（１）は、拡散方程式の解から算出する値である。拡散方程式を、水素の総量が一定であるという境界条件で解いたときの解は、ガウス分布となる。得られたガウス分布の解において、濃度Ｃ（ｘ、ｔ）がベースドーピング濃度Ｃ０と一致するときのｘが、式（１）である。
式（１）から、半導体基板１０における水素の拡散係数Ｄを数値的に算出できる。第２の例１６２における拡散深さｘは、図２０のプロファイル形状から決定してよい。例えば拡散深さｘは、第１の深さ位置Ｚ１から、キャリア濃度の谷の部分の最初の変曲点までの距離を用いることができる。また、拡散深さｘは、第１の深さ位置Ｚ１から、キャリア濃度がベースドーピング濃度を最初に下回る位置までの距離を用いてもよい。図２０の第１の例１６１では、Ｑ＝１×１０１５／ｃｍ２、ｔ＝５ｈ（＝１．８×１０３ｓ）、ｘ１＝８５μｍ（＝８．５×１０－３ｃｍ）、Ｃ０＝１×１０１４／ｃｍ３である。第２の例１６２では、Ｑ＝３×１０１４／ｃｍ２、ｔ＝５ｈ（＝１．８×１０３ｓ）、ｘ２＝７５μｍ（＝７．５×１０－３ｃｍ）、Ｃ０＝１×１０１４／ｃｍ３である。
なお、第２の深さＺ２に水素イオンを注入した場合に形成される結晶欠陥は、点欠陥、転位などの様々な欠陥である。特に点欠陥のうち、空孔、複空孔の空孔系欠陥が形成される。この場合、結晶欠陥の濃度は、第２の深さＺ２から、イオン注入面（半導体基板１０の下面２３）に若干近づいた位置にピークを有する。第１の深さＺ１に注入された水素イオンは、結晶欠陥と結合するので、第１の例１６１における水素の拡散深さｘ１は、第２の深さＺ２（１００μｍ）よりも若干小さい値（本例では８５μｍ）となる。
図２１は、水素の拡散係数Ｄと、第１のドーズ量Ｑとの関係を示す図である。図２１では、図２０に示した第１の例１６１と、第２の例１６２のそれぞれをプロットしている。第１のドーズ量Ｑに対する拡散係数Ｄの依存性は、比較的に強くはない。一方で、第１のドーズ量Ｑが増加すると、拡散係数Ｄは若干増加している。第１の深さＺ１に注入された水素は、通過領域１０６のダングリングボンドを終端しながら、第２の深さＺ２に向けて拡散する。第１のドーズ量Ｑが増加すると、ダングリングボンドが終端された領域を拡散する水素の割合が増えるので、水素が拡散しやすくなっていると考えられる。なお、実験条件等により拡散係数Ｄの値は変動する。図２１に示した拡散係数Ｄに対して、少なくとも±５０％以内の誤差は許容できる。±１００％以内の誤差も許容可能である。
図２２は、拡散係数Ｄと、アニール温度Ｔとの関係を示す図である。図２２は、図２０および図２１において説明した拡散係数を、複数のアニール温度Ｔについて取得して、アレニウスプロットしたグラフである。本例では、第１のドーズ量を、Ｑ＝１×１０１５／ｃｍ２とした。
拡散係数Ｄは、Ｄ＝Ｄ０ｅｘｐ（－Ｅａ／ｋＢＴ）であらわされる。Ｄ０は定数、Ｅａは活性化エネルギー、ｋＢはボルツマン定数である。図２２のグラフから、Ｄ０＝０．３３２３７（ｃｍ２／ｓ）、Ｅａ＝１．２０４（ｅＶ）である。これにより、半導体基板１０における水素の拡散係数を算出できる。
図２３は、水素の拡散深さと、第１のドーズ量との関係を示す図である。図２３においては、図２０に示した第１の例１６１および第２の例１６２を黒丸でプロットしている。図２０において説明したように、第１の例１６１における第１のドーズ量はＱ＝１×１０１５／ｃｍ２であり、拡散深さはｘ１＝８５μｍである。また、第２の例１６２における第１のドーズ量はＱ＝３×１０１４／ｃｍ２であり、拡散深さはｘ２＝７５μｍである。
図２３に示すように、第１の例１６１および第２の例１６２のプロットを直線で結ぶことで、それぞれの拡散深さｘに対する第１のドーズ量を決定できる。つまり、当該直線が、それぞれの拡散深さｘに対する、最小の第１のドーズ量を示している。第１注入段階Ｓ１９００において、当該直線より大きい第１のドーズ量を設定することで、通過領域１０６の全体のドナー濃度をベースドーピング濃度より大きくできる。一例として、第１のドーズ量Ｑ（ｉｏｎｓ／ｃｍ２）は、第２の深さＺ２を拡散深さｘ（μm）とした場合に、下式を満たしてよい。
Ｑ≧２．６１８６×１０１０×ｅ０．１２４１２ｘ
本式においては、ｘの単位は（μｍ）であることに注意が必要である。
上述したように、第２の深さＺ２に水素イオンを注入したときの結晶欠陥濃度のピークは、第２の深さＺ２よりも若干浅い位置に設けられる。図２３の横軸は、結晶欠陥濃度のピーク位置に対応している。このため、図２３の横軸に対応する長さＸ０の通過領域１０６を形成する場合には、イオン注入におけるストラグリングΔＲｐを考慮して、下式の飛程Ｒｐで、第２の深さＺ２に水素イオンを注入する。
Ｒｐ≧Ｘ０＋ΔＲｐ
半導体基板１０の上面２１に設けられたトレンチ部の底部よりも、上面２１に近い位置に、結晶欠陥の濃度ピーク位置（下面２３から長さＸ０の位置）を設定することで、半導体基板１０の深さ方向のほぼ全体に、通過領域１０６を形成できる。
なお、式（１）を変形した下の式（２）に基づいて、最小ドーズ量を算出してもよい。
Figure 2022105112000003
 拡散係数Ｄは、図２２において説明した方法で算出する。図２３には、式（２）から算出した最小ドーズ量を、白丸でプロットしている。なお、拡散係数Ｄは、距離の２乗の次元を有しているので、拡散係数Ｄを水素の拡散深さｘの関数であらわしてもよい。
図２４は、拡散係数Ｄと拡散深さｘの関係を示す図である。図２４においては、図２０における第１の例１６１、第２の例１６２をプロットしている。図２４に示すように、拡散深さｘが増加すると、拡散係数Ｄも増加する。
拡散深さｘが増加すると、第１の深さＺ１から、結晶欠陥の濃度ピークまでの距離が増加する。このため、通過領域１０６のうち、結晶欠陥が比較的に少ない領域の割合が増大する。結晶欠陥が少ないと拡散係数は大きくなるので、拡散深さｘが増加すると、通過領域１０６の平均的な拡散係数も大きくなる。
なお、図２０から図２４においては、第２のドーズ量を１×１０１３／ｃｍ２としている。ただし、第２のドーズ量を変更しても、同様の方法で第１のドーズ量の最小ドーズ量を決定できる。また、第２のドーズ量を調整することで、通過領域１０６のドナー濃度を調整してもよい。第２のドーズ量を調整することで、通過領域１０６に形成される結晶欠陥の濃度を調整できる。また、アニール温度は３７０℃としていたが、アニール温度を変更しても、式（２）から最小ドーズ量を決定できる。
図２５は、アニール温度毎の、最小ドーズ量を規定する直線を示す図である。本例では、拡散深さによらず、拡散係数Ｄは一定とした。第１の注入段階Ｓ１９００においては、図２５の直線で示される最小ドーズ量より大きいドーズ量で、第１の深さＺ１に水素イオンを注入すればよい。
図２６は、第２のドーズ量と、第１のドーズ量の最小ドーズ量との関係を示す図である。本例では、拡散深さｘ毎に、当該関係を示している。第１の注入段階Ｓ１９００においては、図２６の曲線で示される最小ドーズ量より大きいドーズ量で、第１の深さＺ１に水素イオンを注入すればよい。
図２７は、第１の深さＺ１の一例を説明する図である。図２７においては、半導体基板１０の深さ方向におけるドナー濃度分布と、水素化学濃度分布を示している。水素化学濃度分布は、ピークの近傍だけを模式的に示している。図２７においては、半導体基板１０の上面２１の近傍（下面２３からの距離が１００μｍ以上の領域）における分布を省略している。また、半導体基板１０のＮ型の領域におけるキャリア濃度分布を、ドナー濃度分布として用いてよい。
本例においては、第１の水素濃度ピーク１３１の第１の深さＺ１が、半導体基板１０の下面２３から、深さ方向に５μｍ以下の範囲に含まれている。半導体装置１００において、第１の深さＺ１以外の構成は、図１から図２６において説明したいずれかの態様と同一である。本例の半導体装置１００のドナー濃度分布は、図１０の例と同様である。
第１の深さＺ１を、下面２３の近傍に配置することで、第１の深さＺ１と、第２の深さＺ２との距離を広くできる。このため、半導体基板１０のより広い範囲において、ドナー濃度を精度よく調整できる。第１の深さＺ１は、下面２３から４μｍ以内の範囲に含まれてよく、３μｍ以内の範囲に含まれてもよい。
より広い範囲に水素を拡散させるために、第１の深さＺ１に注入する水素のドーズ量をより高くすることが好ましい。本例において水素の第１の深さＺ１に注入する水素のドーズ量は、１×１０１５ａｔｏｍｓ／ｃｍ２以上であってよく、１×１０１６ａｔｏｍｓ／ｃｍ２以上であってよく、１×１０１７ａｔｏｍｓ／ｃｍ２以上であってよく、１×１０１８ａｔｏｍｓ／ｃｍ２以上であってもよい。第１の深さＺ１には、水素ドナーによる第１のドナー濃度ピーク１１１が形成されてよい。第１のドナー濃度ピーク１１１のドナー濃度は、１×１０１５／ｃｍ３以上であってよく、１×１０１６／ｃｍ３以上であってもよい。第１のドナー濃度ピーク１１１のドナー濃度は、１×１０１７／ｃｍ３以下であってよい。
第１の深さＺ１への水素の注入は、プラズマドーピングにより行ってよい。プラズマドーピングにおいては、半導体基板１０を収容した収容容器内に、プラズマ励起用のガスと、水素を含む原料ガスを供給する。励起用ガスは、アルゴン等の不活性元素を含んでよい。原料ガスは、フォスフィン（ＰＨ３）等を用いてよい。収容容器内においてこれらのガスを用いてプラズマを発生させ、半導体基板１０の下面２３をプラズマ中に暴露することで、下面２３からみて浅い位置に、高濃度の水素を容易に注入できる。また、プラズマドーピングを用いて、下面２３近傍の浅い位置に水素を注入することで、半導体基板１０における結晶欠陥の発生を抑制できる。また、結晶欠陥が少ないのでアニール温度を低くでき、半導体装置１００の製造におけるスループットを向上できる。ただし、第１の深さＺ１への水素注入の方法は、プラズマドーピングに限定されない。
第２の水素濃度ピーク１４１の第２の深さＺ２への水素の注入は、プラズマドーピング以外の方法で行ってよい。水素イオンを電界等で加速させて、第２の深さＺ２に水素を注入してよい。第２の深さ位置Ｚ２は、下面２３から深さ方向に８０μｍ以上離れていてもよい。第２の深さ位置Ｚ２は、下面２３から９０μｍ以上離れていてよく、１００μｍ以上離れていてもよい。第１の深さ位置と第２の深さ位置の深さ方向における距離は、半導体基板１０の深さ方向の厚みの５０％以上であってよく、６５％以上であってよく、８０％以上であってもよい。
図２８は、半導体基板１０の深さ方向におけるドナー濃度分布と、水素化学濃度分布の他の例を示している。本例の第１の深さＺ１は、図２７の例と同一である。また、第２の深さＺ２は、半導体基板１０の上面２１側に配置されていてよい。上面２１側とは、半導体基板１０の深さ方向における中央から、上面２１までの領域を指す。
図２７および図２８のいずれの例においても、水素化学濃度分布は、第１の深さＺ１と、第２の深さＺ２との間に、１つ以上の水素濃度ピーク１９４を有してよい。水素濃度ピーク１９４は、図６等において説明したバッファ領域２０に配置されてよい。第１の水素濃度ピーク１３１は、バッファ領域２０に配置されてよく、バッファ領域２０と、下面２３との間に配置されてもよい。
図２９は、第１の水素濃度ピーク１３１の近傍における、水素化学濃度分布と、アルゴン化学濃度分布の一例を示す図である。本例においては、第１の水素濃度ピーク１３１は、プラズマドーピングにより注入された水素に対応するピークであり、水素濃度ピーク１９４は、プラズマドーピング以外の方法で注入された水素に対応するピークである。
プラズマドーピングにより第１の深さ位置Ｚ１に水素を注入すると、第１の深さ位置Ｚ１の近傍に、水素以外の不純物が注入される場合がある。例えば、プラズマ励起用にアルゴンガスを用いている場合、第１の深さ位置Ｚ１の近傍にアルゴンが注入される場合がある。図２９においては、深さ位置Ｚ０にアルゴン濃度ピーク１９６を示している。
深さ位置Ｚ０は、下面２３と、第１の深さ位置Ｚ１との間に配置されてよい。アルゴンは水素よりも重い元素なので、アルゴン濃度ピーク１９６は、第１の水素濃度ピーク１３１よりも浅い位置に形成されやすい。
本例では、第１の深さ位置Ｚ１と、第２の深さ位置Ｚ２との間には、アルゴン化学濃度のピークが設けられていない。第２の深さ位置Ｚ２における水素濃度ピーク１９４は、プラズマドーピング以外の方法で形成されているので、水素濃度ピーク１９４の近傍には、アルゴンが注入されていない。第１の深さ位置Ｚ１と、第２の深さ位置Ｚ２との間におけるアルゴン化学濃度は、アルゴン濃度ピーク１９６よりも小さい。第１の深さ位置Ｚ１と、第２の深さ位置Ｚ２との間におけるアルゴン化学濃度の最大値は、下面２３と第１の深さ位置Ｚ１との間におけるアルゴン化学濃度の最小値以下であってよい。
なお、プラズマドーピングに用いるガスの組成に応じて、半導体基板１０には、アルゴンに代えて、他の不純物が注入されていてもよい。プラズマドーピングにＰＨ３ガスを用いた場合、下面２３と第１の深さ位置Ｚ１との間には、リン濃度ピークが設けられてよい。プラズマドーピングにＢＦ３ガスを用いた場合、下面２３と第１の深さ位置Ｚ１との間には、フッ素濃度ピークが設けられてよく、ボロン濃度ピークが設けられてもよい。アルゴン、リン、フッ素、または、ボロンの濃度ピークの濃度値は、第１の水素濃度ピーク１３１の濃度値よりも小さくてよい。アルゴン、リン、フッ素、または、ボロンの濃度ピークの濃度値は、第１の水素濃度ピーク１３１の濃度値の半分以下であってよく、１／１０以下であってもよい。
図３０は、半導体装置１００の他の構造例を示す図である。本例の半導体装置１００は、図１１に示した例と同様に、トランジスタ部７０およびダイオード部８０を備える。トランジスタ部７０の構造は、図６に示した例と同一である。トランジスタ部７０およびダイオード部８０は、Ｘ軸方向に隣り合って設けられている。
本例のダイオード部８０は、トランジスタ部７０の構成に対して、ゲートトレンチ部４０に代えてダミートレンチ部３０を有し、コレクタ領域２２に代えてカソード領域８２を有し、且つ、エミッタ領域１２を有さない点で相違する。他の構造は、トランジスタ部７０と同様である。
ダミートレンチ部３０は、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２およびダミー導電部３４は、ゲート絶縁膜４２およびゲート導電部４４と同一の構造および材料を有してよい。ただし、ゲート導電部４４はゲート電極に電気的に接続されるのに対して、ダミー導電部３４はエミッタ電極５２に電気的に接続されている。なお、ダミートレンチ部３０は、トランジスタ部７０にも設けられてよい。つまり、トランジスタ部７０における一部のゲートトレンチ部４０が、ダミートレンチ部３０に置き換えられていてよい。
カソード領域８２は、コレクタ領域２２と同様に、半導体基板１０の下面２３に露出している。カソード領域８２は、下面２３において、コレクタ電極５４と接続されている。カソード領域８２は、リン等のＮ型不純物がドープされたＮ＋型の領域である。カソード領域８２とドリフト領域１８との間には、バッファ領域２０が設けられてよい。
また、ダイオード部８０においては、ベース領域１４が上面２１に露出していてよい。ダイオード部８０のベース領域１４は、エミッタ電極５２に電気的に接続されている。このような構成により、ダイオード部８０がダイオードとして機能する。
本例においては、ダイオード部８０においても、第１の深さ位置Ｚ１および第２の深さ位置Ｚ２には水素が注入されている。また、ダイオード部８０においても、トランジスタ部７０と同様の通過領域が形成されている。トランジスタ部７０における各濃度分布は、図１から図２９において説明したいずれかの態様と同一であってよい。ダイオード部８０の深さ方向における水素化学濃度分布は、トランジスタ部７０の深さ方向における水素化学濃度分布と同一であってよい。
図３１は、図３０のＤ－Ｄ線における、キャリア濃度分布、水素化学濃度分布およびボロン化学濃度分布の一例を示している。Ｄ－Ｄ線は、トランジスタ部７０において、コレクタ領域２２と、バッファ領域２０の一部とを通過する。本例のコレクタ領域２２は、ボロンを注入して形成されている。本例のコレクタ領域２２のボロンは、第１の水素濃度ピーク１３１の水素とは別の工程で注入されている。コレクタ領域２２のボロンの少なくとも一部は、第１の水素濃度ピーク１３１の水素を注入するためのプラズマドーピングにおいて注入されてもよい。
図７等の例においては、第１の水素濃度ピーク１３１は、バッファ領域２０に配置されていた。本例における第１の水素濃度ピーク１３１は、カソード領域８２およびコレクタ領域２２に配置されている。カソード領域８２およびコレクタ領域２２のドーピング濃度は非常に高いので、第１の水素濃度ピーク１３１をカソード領域８２およびコレクタ領域２２に設けることで、第１の水素濃度ピーク１３１によって高濃度の水素ドナーが発生した場合でも、キャリア濃度分布の形状の変動を抑制できる。このため、半導体装置１００の特性への影響を抑制しやすくなる。
第１の水素濃度ピーク１３１の濃度は、第１の深さ位置Ｚ１において、水素ドナー濃度が、キャリア濃度よりも十分小さくなるように設定される。水素の活性化率は１％程度である。第１の深さ位置Ｚ１において、水素化学濃度の１％が、ボロン化学濃度より小さくてよい。
また、コレクタ領域２２におけるキャリア濃度分布のピーク位置は、第１の水素濃度ピーク１３１よりも、ボロン化学濃度のピークの近くに配置される。図３１の例において、ボロン化学濃度のピークは、下面２３に配置されている。コレクタ領域２２におけるキャリア濃度分布のピーク位置は、ボロン化学濃度のピーク位置と同一であってもよい。第１の水素濃度ピーク１３１は、コレクタ領域２２におけるキャリア濃度分布のピークと、バッファ領域２０との間に配置されてよい。本例において、コレクタ領域２２におけるキャリア濃度分布のピーク位置は、下面２３と一致している。なお、バッファ領域２０においては、水素濃度ピーク１９４の深さ位置と、キャリア濃度分布のピーク２４の深さ位置とが一致していてよい。
図３２は、図３０のＥ－Ｅ線における、キャリア濃度分布、水素化学濃度分布およびリン化学濃度分布の一例を示している。Ｅ－Ｅ線は、ダイオード部８０において、カソード領域８２と、バッファ領域２０の一部とを通過する。本例のカソード領域８２は、リンを注入して形成されている。カソード領域８２のリンは、第１の水素濃度ピーク１３１の水素とは別の工程で注入されている。カソード領域８２のリンの少なくとも一部は、第１の水素濃度ピーク１３１の水素を注入するためのプラズマドーピングにおいて注入されてもよい。
本例における第１の水素濃度ピーク１３１は、カソード領域８２およびコレクタ領域２２に配置されている。第１の水素濃度ピーク１３１の濃度は、第１の深さＺ１において、水素ドナー濃度が、キャリア濃度よりも十分小さくなるように設定される。水素の活性化率は１％程度である。第１の深さＺ１において、水素化学濃度の１％が、リン化学濃度より小さくてよい。
また、カソード領域８２におけるキャリア濃度分布のピーク位置は、第１の水素濃度ピーク１３１よりも、リン化学濃度のピークの近くに配置される。図３２の例において、リン化学濃度のピークは、下面２３に配置されている。カソード領域８２におけるキャリア濃度分布のピーク位置は、リン化学濃度のピーク位置と同一であってもよい。第１の水素濃度ピーク１３１は、カソード領域８２におけるキャリア濃度分布のピークと、バッファ領域２０との間に配置されてよい。本例において、カソード領域８２におけるキャリア濃度分布のピーク位置は、下面２３と一致している。なお、バッファ領域２０においては、水素濃度ピーク１９４の深さ位置と、キャリア濃度分布のピーク２４の深さ位置とが一致していてよい。
図３３は、半導体装置１００の製造方法の一部の工程を示す図である。図３３に示す工程の前に、各トレンチ部、エミッタ領域１２、ベース領域１４、蓄積領域１６等の上面２１側の構造を形成してよい。
本例では、注入段階Ｓ３３００において、半導体基板１０の下面２３から第２の深さＺ２に水素イオンを注入する。注入段階Ｓ３３００は、図１９の例における第２注入段階Ｓ１９０２と同一であってよい。
また、注入段階Ｓ３３０２において、半導体基板１０の下面２３から第１の深さＺ１に水素イオンを注入する。注入段階Ｓ３３０２においては、プラズマドーピングにより、水素イオンを注入する。注入段階Ｓ３３０２における水素のドーズ量は、図１９の例の第１注入段階Ｓ１９００における水素のドーズ量と同一であってよい。注入段階Ｓ３３００および注入段階Ｓ３３０２は、いずれを先に行ってもよい。
注入段階Ｓ３３００および注入段階Ｓ３３０２の後に、拡散段階Ｓ３３０４を行う。拡散段階Ｓ３３０４は、図１９の例における拡散段階Ｓ１９０４と同様である。拡散段階Ｓ３３０４において水素を拡散させることで、通過領域１０６における結晶欠陥と水素とが結合してドナー化する。これにより、通過領域１０６におけるドナー濃度を高めることができる。
拡散段階Ｓ３３０４の後に、研削段階Ｓ３３０６を行う。研削段階Ｓ３３０６では、半導体基板１０の下面２３側を化学機械研磨（ＣＭＰ）等により研削する。研削段階Ｓ３３０６では、第１の深さＺ１よりも浅い範囲を研削してよく、第１の深さＺ１よりも深い範囲を研削してもよい。これにより、水素が高濃度に分布している領域を研削できるので、下面２３の近傍における水素量を低減できる。
研削段階Ｓ３３０６の後に、下面側構造形成段階Ｓ３３０８において、コレクタ領域２２、カソード領域８２およびバッファ領域２０等の下面２３側の構造を形成する。下面側構造形成段階Ｓ３３０８においては、カソード領域８２およびバッファ領域２０にドーパントを注入した後に、下面２３の近傍をレーザーアニールしてよい。これにより、半導体基板１０の下面２３の近傍を局所的に高温で熱処理できる。また、レーザーアニール後に、バッファ領域２０に水素等のドーパントを注入してよい。バッファ領域２０にドーパントを注入した後、半導体基板１０の全体をアニール炉により熱処理してよい。
図３４は、半導体装置１００の製造方法の一部の工程を示す図である。本例の製造方法は、図３３の研削段階Ｓ３３０６に代えて、レーザーアニール段階Ｓ３３０７を備える点で相違する。他の工程は、図３３の例と同一である。
レーザーアニール段階Ｓ３３０７では、半導体基板１０の下面２３をレーザーアニールする。レーザーアニール段階Ｓ３３０７においては、第１の深さＺ１の近傍にレーザーを照射してよい。これにより、第１の深さＺ１の近傍における水素の少なくとも一部を、半導体基板１０の外部に放出できる。これにより、第１の深さＺ１の近傍における水素化学濃度を低減できる。レーザーアニール段階Ｓ３３０７では、第１の水素濃度ピーク１３１が残存するようにレーザーを照射してよく、第１の水素濃度ピーク１３１が残存しないようにレーザーを照射してもよい。なお、レーザーが照射されても、アルゴン等の重い元素は、水素に比べて半導体基板１０に残存しやすい。このため、レーザーアニール段階Ｓ３３０７を行っても、半導体基板１０には、図２９に示したアルゴン等の不純物の濃度ピークが存在する場合がある。
また、レーザーアニール段階Ｓ３３０７においては、トランジスタ部７０にレーザーを照射し、ダイオード部８０にはレーザーを照射しなくてもよい。ダイオード部８０の下面２３に高濃度の水素ドナーが残存しても、特性に与える影響は比較的に小さい。この場合、ダイオード部８０の第１の深さＺ１における水素化学濃度は、トランジスタ部７０の第１の深さＺ１における水素化学濃度よりも高い。
図１９、図３３、図３４に示した例において、第１の深さＺ１および第２の深さＺ２への水素イオンの注入および熱処理は、下面側構造を形成する前に行ってよく、下面側構造を形成した後に行ってよく、下面側構造を形成している間に行ってもよい。
図３５は、下面側構造形成段階において、第１の深さＺ１および第２の深さＺ２に水素イオンを注入する工程の一例を示す。本例においては、第１の深さＺ１および第２の深さＺ２への水素イオンの注入および熱処理は、バッファ領域２０を形成するバッファ領域形成段階Ｓ３５０４で行う。
下面側構造形成段階は、トレンチ部等の上面側構造形成段階Ｓ３５００よりも後に行ってよい。下面側構造形成段階は、コレクタ領域形成段階Ｓ３５０２と、バッファ領域形成段階Ｓ３５０４を有する。図３５では、下面側構造形成段階の他の段階を省略している。本例では、バッファ領域形成段階Ｓ３５０４において、第１の深さＺ１、第２の深さＺ２を含む複数の位置に水素イオンを注入する。Ｓ３５０４においては、水素イオンを注入した後に半導体基板１０を熱処理して水素イオンを拡散させる。下面側構造形成段階の後に、コレクタ電極形成段階Ｓ３５０６を行ってよい。
図３６は、下面側構造形成段階において、第１の深さＺ１および第２の深さＺ２に水素イオンを注入する工程の他の例を示す。本例においては、第１の深さＺ１への水素イオンの注入および熱処理は、カソード領域形成段階Ｓ３５０３で行う。また、第２の深さＺ２への水素イオンの注入および熱処理は、バッファ領域形成段階Ｓ３５０６で行う。
下面側構造形成段階は、トレンチ部等の上面側構造形成段階Ｓ３５００よりも後に行ってよい。本例の下面側構造形成段階は、カソード領域形成段階Ｓ３５０３と、バッファ領域形成段階Ｓ３５０４を有する。図３６では、下面側構造形成段階の他の段階を省略している。
本例の半導体装置１００は、トランジスタ部７０とダイオード部８０を備えてよい。この場合、下面２３の全体にカソード領域８２を形成した後に、Ｐ型ドーパントを選択的に注入することで、カソード領域８２の一部にＰ型のコレクタ領域２２を形成してよい。カソード領域形成段階Ｓ３５０３においては、リン等のＮ型ドーパントを含むＰＨ３等の原料ガスを用いてよい。カソード領域形成段階Ｓ３５０３において、下面２３の全体に、第１の深さＺ１に水素イオンが注入される。
また、下面２３にコレクタ領域２２を選択的に形成した後に、下面２３の全体にＮ型ドーパントと水素イオンを注入してカソード領域８２を形成してもよい。この場合、コレクタ領域２２には、導電型がＮ型に反転しないように、予め高濃度のＰ型ドーパントが注入されてよい。このような工程により、第１の深さＺ１は、コレクタ領域２２およびカソード領域８２に配置される。
なお、半導体装置１００がトランジスタ部７０を備えず、ダイオード部８０を備える場合、コレクタ領域２２を形成する工程は省略できる。また、第２の深さＺ２への水素注入は、バッファ領域２０を形成する段階で行ってよい。下面側構造形成段階の後に、コレクタ電極形成段階Ｓ３５０６を行ってよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４、２５・・・ピーク、３０・・・ダミートレンチ部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４８・・・ゲートランナー、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コレクタ電極、７０・・・トランジスタ部、７２・・・境界部、８０・・・ダイオード部、８２・・・カソード領域、９０・・・エッジ終端構造部、９２・・・ガードリング、９４・・・フィールドプレート、１００・・・半導体装置、１０６・・・通過領域、１１１・・・第１のドナー濃度ピーク、１１２、１２２、１３２、１４２、１７２・・・上りスロープ、１１３、１２３、１３３、１４３、１７３・・・下りスロープ、１１４、１２４、１２５、１３４、１４４、１４５・・・傾き、１１６・・・ゲートパッド、１１８・・・エミッタパッド、１２０・・・活性部、１２１・・・第２のドナー濃度ピーク、１３１・・・第１の水素濃度ピーク、１４０・・・外周端、１４１・・・第２の水素濃度ピーク、１５０・・・平坦領域、１５１・・・谷、１６１・・・第１の例、１６２・・・第２の例、１６３・・・第３の例、１７１・・・空孔濃度ピーク、１７４・・・チャネルストッパ、１７５・・・空孔欠陥濃度分布、１８０・・・ベースドーピング領域、１８１・・・ノンドーピング領域、１８２・・・保護膜、１８４・・・めっき層、１９０・・・中間境界領域、１９２・・・ライフタイム制御領域、１９４・・・水素濃度ピーク、１９６・・・アルゴン濃度ピーク、２００・・・フォトレジスト膜
上記課題を解決するために、本発明の一つの態様においては、上面および下面を有する半導体基板を備える半導体装置を提供する。半導体装置は、前記半導体基板に設けられた第１導電型のドリフト領域を備えてよい。半導体装置は、前記ドリフト領域と前記上面との間に設けられた第２導電型のベース領域を備えてよい。半導体装置は、前記半導体基板において前記下面に接して設けられた第１導電型または第２導電型の高濃度領域を備えてよい。半導体装置は、前記高濃度領域と前記ドリフト領域との間に設けられ、前記ドリフト領域よりもドナー濃度の高い１つ以上のドナー濃度ピークを有する第１導電型のバッファ領域を備えてよい。前記上面から前記下面を結ぶ深さ方向における前記ドリフト領域の全体にわたって、前記ドリフト領域のドナー濃度は前記半導体基板のベースドーピング濃度よりも高くてよい。
前記深さ方向において、水素濃度分布が第１の水素濃度ピークと第２の水素濃度ピークを有し、ドナー濃度分布が第１のドナー濃度ピークと第２のドナー濃度ピークを有してよい。前記第１の水素濃度ピークと前記第１のドナー濃度ピークは第１の深さに配置されており、前記第２の水素濃度ピークと前記第２のドナー濃度ピークは、前記下面を基準として前記第１の深さよりも深い第２の深さに配置されていてよい。
前記第１の深さと前記第２の深さとの間における前記ドナー濃度分布は、ドナー濃度分布の値が第１範囲におけるドナー濃度分布の平均濃度の±５０％以内である平坦領域を有してよい。前記第１範囲は、前記第１の深さから前記第２の深さまでの長さをＺ Ｌ とした場合に、前記深さ方向の前記第１の深さと前記第２の深さとの間の中心から前記第１の深さ側および前記第２の深さ側にそれぞれ０．２５Ｚ Ｌ 離れた２点間の長さ０．５Ｚ Ｌ の範囲であってよい。前記平坦領域の前記深さ方向における長さが、前記半導体基板の前記深さ方向における厚みの１０％以上であってよい。
前記第１の深さと前記第２の深さとの間における前記ドナー濃度分布は、ドナー濃度分布の値が第１範囲におけるドナー濃度分布の平均濃度の±５０％以内である平坦領域を有してよい。前記第１範囲は、前記第１の深さから前記第２の深さまでの長さをＺ Ｌ とした場合に、前記深さ方向の前記第１の深さと前記第２の深さとの間の中心から前記第１の深さ側および前記第２の深さ側にそれぞれ０．２５Ｚ Ｌ 離れた２点間の長さ０．５Ｚ Ｌ の範囲であってよい。前記平坦領域の前記深さ方向における長さが１０μｍ以上であってよい。
前記ドリフト領域は、ドナー濃度の最大値と最小値との差分がドナー濃度の最大値の５０％以内である領域が深さ方向に連続している平坦領域を有してよい。前記平坦領域の前記深さ方向における長さが１０μｍ以上であってよい。
前記ドリフト領域は、ドナー濃度の最大値と最小値との差分がドナー濃度の最大値の５０％以内である領域が深さ方向に連続している平坦領域を有してよい。前記平坦領域の前記深さ方向における長さが、前記半導体基板の前記深さ方向における厚みの１０％以上であってよい。
前記深さ方向において、水素濃度分布が第１の水素濃度ピークと第２の水素濃度ピークを有し、ドナー濃度分布が第１のドナー濃度ピークと第２のドナー濃度ピークを有してよい。前記第１の水素濃度ピークと前記第１のドナー濃度ピークは第１の深さに配置されており、前記第２の水素濃度ピークと前記第２のドナー濃度ピークは、前記下面を基準として前記第１の深さよりも深い第２の深さに配置されていてよい。
前記ドリフト領域はドナーとして水素を含んでよい。
それぞれの濃度ピークは、前記下面から前記上面に向かうにつれて濃度値が増大する上りスロープを有してよい。前記第２のドナー濃度ピークの前記上りスロープの傾きを、前記第２の水素濃度ピークの前記上りスロープの傾きで規格化した値が、前記第１のドナー濃度ピークの前記上りスロープの傾きを、前記第１の水素濃度ピークの前記上りスロープの傾きで規格化した値よりも小さくてよい。
それぞれの水素濃度ピークは、前記下面から前記上面に向かうにつれて濃度値が減少する下りスロープを有してよい。前記第２の水素濃度ピークは、前記上りスロープの傾きが、前記下りスロープの傾きよりも小さくてよい。
それぞれのドナー濃度ピークは、前記下面から前記上面に向かうにつれて濃度値が減少する下りスロープを有してよい。前記第２のドナー濃度ピークは、前記上りスロープの傾きが、前記下りスロープの傾きよりも小さくてよい。
前記第２の水素濃度ピークの濃度値が、前記第１の水素濃度ピークの濃度値よりも小さくてよい。
前記第１のドナー濃度ピークは、前記バッファ領域の前記ドナー濃度ピークであってよい。
半導体装置は、前記ベース領域と前記ドリフト領域との間に設けられ、前記ドリフト領域よりもドナー濃度の高い１つ以上のドナー濃度ピークを有する蓄積領域を備えてよい。前記第２のドナー濃度ピークは、前記蓄積領域の前記ドナー濃度ピークであってよい。
前記蓄積領域は、前記第２のドナー濃度ピーク以外に、水素以外のドナーによる前記ドナー濃度ピークを有してよい。
半導体装置は、前記ベース領域と前記ドリフト領域との間に設けられ、前記ドリフト領域よりもドナー濃度の高い１つ以上のドナー濃度ピークを有する蓄積領域を備えてよい。前記第２のドナー濃度ピークは、前記バッファ領域と前記蓄積領域との間に配置されていてよい。
半導体装置は、前記半導体基板の前記上面に設けられたゲートトレンチ部を備えてよい。前記第２のドナー濃度ピークは、前記ゲートトレンチ部の底部と、前記半導体基板の前記上面との間に配置されていてよい。
半導体装置は、前記半導体基板に設けられた活性部を備えてよい。半導体装置は、前記半導体基板の上面視において前記活性部を囲んで設けられたエッジ終端構造部を備えてよい。前記半導体基板は、前記第２の水素濃度ピークの位置に注入された水素が通過した通過領域を有してよい。前記深さ方向において、前記エッジ終端構造部に設けられた前記通過領域は、前記活性部に設けられた前記通過領域よりも短いか、または、前記エッジ終端構造部には前記通過領域が設けられていなくてよい。
半導体装置は、前記半導体基板に設けられたトランジスタ部およびダイオード部を備えてよい。前記半導体基板は、前記第２の水素濃度ピークの位置に注入された水素が通過した通過領域を有してよい。前記深さ方向において、前記ダイオード部に設けられた前記通過領域は、前記トランジスタ部に設けられた前記通過領域よりも短いか、または、前記ダイオード部には前記通過領域が設けられていなくてよい。
半導体装置は、前記半導体基板に設けられたトランジスタ部およびダイオード部を備えてよい。前記半導体基板は、前記第２の水素濃度ピークの位置に注入された水素が通過した通過領域を有してよい。前記深さ方向において、前記トランジスタ部に設けられた前記通過領域は、前記ダイオード部に設けられた前記通過領域よりも短いか、または、前記トランジスタ部には前記通過領域が設けられていなくてよい。
前記第１の深さが、前記下面から前記深さ方向に５μｍ以下の範囲に含まれていてよい。
前記第１の水素濃度ピークにおけるドナー濃度が、１×１０ １５ ／ｃｍ ３ 以上、１×１０ １７ ／ｃｍ ３ 以下であってよい。
前記半導体基板の前記上面と前記下面とを結ぶ深さ方向における水素濃度分布が、前記下面から前記深さ方向に５μｍ以下の範囲に配置された第１の水素濃度ピークと、前記第１の水素濃度ピークよりも前記上面側でかつ前記下面から前記深さ方向に８０μｍ以上離れた範囲に配置された第２の水素濃度ピークとを有してよい。前記第１の水素濃度ピークの配置されている深さと前記第２の水素濃度ピークの配置されている深さとの間におけるドナー濃度の最小値は、前記半導体基板のドナー濃度よりも高くてよい。
前記半導体基板は、前記下面と前記第１の水素濃度ピークの間に不純物濃度ピークを有し、前記不純物濃度ピークの不純物はアルゴンまたはフッ素であってよい。前記半導体基板の前記上面と前記下面とを結ぶ深さ方向における水素濃度分布が、前記下面から前記深さ方向に５μｍ以下の範囲に配置された第１の水素濃度ピークと、前記第１の水素濃度ピークよりも前記上面側に配置された第２の水素濃度ピークとを有してよい。前記半導体基板は、前記下面と前記第１の水素濃度ピークの間に不純物濃度ピークを有してよい。前記不純物濃度ピークの不純物はアルゴンまたはフッ素であってよい。前記不純物濃度ピークの濃度値は、前記第１の水素濃度ピークの濃度値よりも小さくてよい。前記不純物濃度ピークの濃度値は、前記第１の水素濃度ピークの濃度値の１／１０以下であってよい。
本発明の第２の態様においては、第１の態様に係る半導体装置の製造方法を提供する。製造方法は、前記半導体基板の前記下面から、前記ドリフト領域が形成されるべき領域よりも前記上面側の位置に水素を注入して、前記水素が通過した通過領域を形成する注入段階を備えてよい。製造方法は、前記半導体基板を熱処理して前記通過領域に水素ドナーを形成し、前記深さ方向における前記ドリフト領域の全体にわたって、前記ドリフト領域のドナー濃度を前記半導体基板のベースドーピング濃度よりも高くする拡散段階を備えてよい。前記注入段階は、前記半導体基板の前記下面から、第１の深さに水素を注入する第１注入段階を含んでよい。前記注入段階は、前記半導体基板の前記下面から、前記ドリフト領域が形成されるべき領域よりも前記上面側の前記位置である第２の深さに水素を注入する第２注入段階を含んでよい。前記第１注入段階では、前記半導体基板における水素の拡散係数と、前記第２の深さから定まる最小ドーズ量以上のドーズ量で、水素を注入してよい。前記半導体基板はシリコン基板であり、前記下面からの前記第２の深さをｘ（μm）とした場合に、前記第１注入段階における水素のドーズ量Ｑ（ｉｏｎｓ／ｃｍ ２ ）が下式を満たしてよい。
Ｑ≧２．６１８６×１０ １０ ×ｅ ０．１２４１２ｘ
前記第１注入段階において、プラズマドーピングにより、前記第１の深さに水素を注入してよい。前記プラズマドーピングの後に、前記半導体基板の前記下面を研削してよい。前記プラズマドーピングの後に、前記半導体基板の前記下面をレーザーアニールしてよい。

Claims (26)

  1. 上面および下面を有する半導体基板を備える半導体装置であって、
    前記半導体基板の前記上面と前記下面とを結ぶ深さ方向において、水素濃度分布が第１の水素濃度ピークと第２の水素濃度ピークを有し、ドナー濃度分布が第１のドナー濃度ピークと第２のドナー濃度ピークを有し、
    前記第１の水素濃度ピークと前記第１のドナー濃度ピークは第１の深さに配置されており、前記第２の水素濃度ピークと前記第２のドナー濃度ピークは、前記下面を基準として前記第１の深さよりも深い第２の深さに配置されており、
    それぞれの濃度ピークは、前記下面から前記上面に向かうにつれて濃度値が増大する上りスロープを有し、
    前記第２のドナー濃度ピークの前記上りスロープの傾きを、前記第２の水素濃度ピークの前記上りスロープの傾きで規格化した値が、前記第１のドナー濃度ピークの前記上りスロープの傾きを、前記第１の水素濃度ピークの前記上りスロープの傾きで規格化した値よりも小さい半導体装置。
  2. それぞれの濃度ピークは、前記下面から前記上面に向かうにつれて濃度値が減少する下りスロープを有し、
    前記第２の水素濃度ピークは、前記上りスロープの傾きが、前記下りスロープの傾きよりも小さい
    請求項１に記載の半導体装置。
  3. それぞれの濃度ピークは、前記下面から前記上面に向かうにつれて濃度値が減少する下りスロープを有し、
    前記第２のドナー濃度ピークは、前記上りスロープの傾きが、前記下りスロープの傾きよりも小さい
    請求項１に記載の半導体装置。
  4. 前記第１の深さと前記第２の深さとの間における前記ドナー濃度分布は、ドナー濃度がほぼ一定の平坦領域を有し、
    前記平坦領域の前記深さ方向における長さが、前記半導体基板の前記深さ方向における厚みの１０％以上である
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記第１の深さと前記第２の深さとの間における前記ドナー濃度分布は、ドナー濃度がほぼ一定の平坦領域を有し、
    前記平坦領域の前記深さ方向における長さが１０μｍ以上である
    請求項１から３のいずれか一項に記載の半導体装置。
  6. 前記平坦領域のドナー濃度の最小値は、前記半導体基板のドナー濃度よりも高い
    請求項４または５に記載の半導体装置。
  7. 前記第１の深さと前記第２の深さとの間におけるドナー濃度の最小値は、前記半導体基板のドナー濃度よりも高い
    請求項６に記載の半導体装置。
  8. 前記第２の水素濃度ピークの濃度値が、前記第１の水素濃度ピークの濃度値よりも小さい
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記半導体基板に設けられたＮ型のドリフト領域と、
    前記半導体基板において前記上面に接して設けられ、前記ドリフト領域よりもドナー濃度の高いエミッタ領域と、
    前記エミッタ領域と前記ドリフト領域との間に設けられたＰ型のベース領域と、
    前記半導体基板において前記下面に接して設けられたＰ型のコレクタ領域と、
    前記コレクタ領域と前記ドリフト領域との間に設けられ、前記ドリフト領域よりもドナー濃度の高い１つ以上のドナー濃度ピークを有するＮ型のバッファ領域と
    を更に備え、
    前記第１のドナー濃度ピークは、前記バッファ領域の前記ドナー濃度ピークである
    請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記ベース領域と前記ドリフト領域との間に設けられ、前記ドリフト領域よりもドナー濃度の高い１つ以上のドナー濃度ピークを有する蓄積領域を更に備え、
    前記第２のドナー濃度ピークは、前記蓄積領域の前記ドナー濃度ピークである
    請求項９に記載の半導体装置。
  11. 前記蓄積領域は、前記第２のドナー濃度ピーク以外に、水素以外のドナーによる前記ドナー濃度ピークを有する
    請求項１０に記載の半導体装置。
  12. 前記ベース領域と前記ドリフト領域との間に設けられ、前記ドリフト領域よりもドナー濃度の高い１つ以上のドナー濃度ピークを有する蓄積領域を更に備え、
    前記第２のドナー濃度ピークは、前記バッファ領域と前記蓄積領域との間に配置されている
    請求項９に記載の半導体装置。
  13. 前記半導体基板の前記上面に設けられたゲートトレンチ部を更に備え、
    前記第２のドナー濃度ピークは、前記ゲートトレンチ部の底部と、前記半導体基板の前記上面との間に配置されている
    請求項１から１１のいずれか一項に記載の半導体装置。
  14. 前記半導体基板に設けられた活性部と、
    前記半導体基板の上面視において前記活性部を囲んで設けられたエッジ終端構造部と
    を更に備え、
    前記半導体基板は、前記第２の水素濃度ピークの位置に注入された水素が通過した通過領域を有し、
    前記深さ方向において、前記エッジ終端構造部に設けられた前記通過領域は、前記活性部に設けられた前記通過領域よりも短いか、または、前記エッジ終端構造部には前記通過領域が設けられていない
    請求項１から１３のいずれか一項に記載の半導体装置。
  15. 前記半導体基板に設けられたトランジスタ部およびダイオード部を更に備え、
    前記半導体基板は、前記第２の水素濃度ピークの位置に注入された水素が通過した通過領域を有し、
    前記深さ方向において、前記ダイオード部に設けられた前記通過領域は、前記トランジスタ部に設けられた前記通過領域よりも短いか、または、前記ダイオード部には前記通過領域が設けられていない
    請求項１から１４のいずれか一項に記載の半導体装置。
  16. 前記半導体基板に設けられたトランジスタ部およびダイオード部を更に備え、
    前記半導体基板は、前記第２の水素濃度ピークの位置に注入された水素が通過した通過領域を有し、
    前記深さ方向において、前記トランジスタ部に設けられた前記通過領域は、前記ダイオード部に設けられた前記通過領域よりも短いか、または、前記トランジスタ部には前記通過領域が設けられていない
    請求項１から１４のいずれか一項に記載の半導体装置。
  17. 前記第１の深さが、前記下面から前記深さ方向に５μｍ以下の範囲に含まれている
    請求項１から１５のいずれか一項に記載の半導体装置。
  18. 前記第１の水素濃度ピークにおけるドナー濃度が、１×１０１５／ｃｍ３以上、１×１０１７／ｃｍ３以下である
    請求項１７に記載の半導体装置。
  19. 上面および下面を有する半導体基板を備える半導体装置であって、
    前記半導体基板の前記上面と前記下面とを結ぶ深さ方向における水素濃度分布が、前記下面から前記深さ方向に５μｍ以下の範囲に配置された第１の水素濃度ピークと、前記第１の水素濃度ピークよりも前記上面側に配置された第２の水素濃度ピークとを有する半導体装置。
  20. 前記半導体基板は、前記下面と前記第１の水素濃度ピークの間に不純物濃度ピークを有し、前記不純物はアルゴンまたはフッ素である
    請求項１９に記載の半導体装置。
  21. 請求項１から１８のいずれか一項に記載の半導体装置の製造方法であって、
    前記半導体基板の前記下面から前記第１の深さに水素を注入する第１注入段階と、
    前記半導体基板の前記下面から前記第２の深さに水素を注入して、前記水素が通過した通過領域を形成する第２注入段階と、
    前記半導体基板を熱処理して、前記第１の深さに注入された水素を、前記通過領域に拡散させる拡散段階と
    を備え、
    前記拡散段階において熱処理された前記半導体基板において、前記通過領域のドナー濃度の最小値が、前記水素を注入する前の前記半導体基板のドナー濃度よりも高くなるように、前記第１注入段階における水素のドーズ量を定める製造方法。
  22. 前記第１注入段階では、前記半導体基板における水素の拡散係数と、前記第２の深さから定まる最小ドーズ量以上のドーズ量で、水素を注入する
    請求項２１に記載の製造方法。
  23. 前記半導体基板はシリコン基板であり、前記下面からの前記第２の深さをｘ（μm）とした場合に、前記第１注入段階における水素のドーズ量Ｑ（ｉｏｎｓ／ｃｍ２）が下式を満たす
    Ｑ≧２．６１８６×１０１０×ｅ０．１２４１２ｘ
    請求項２１または２２に記載の製造方法。
  24. 前記第１注入段階において、プラズマドーピングにより、前記第１の深さに水素を注入する
    請求項２１から２３のいずれか一項に記載の製造方法。
  25. 前記プラズマドーピングの後に、前記半導体基板の前記下面を研削する
    請求項２４に記載の製造方法。
  26. 前記プラズマドーピングの後に、前記半導体基板の前記下面をレーザーアニールする
    請求項２４に記載の製造方法。
JP2022073798A 2018-10-18 2022-04-27 半導体装置および製造方法 Active JP7487753B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024016677A JP2024040283A (ja) 2018-10-18 2024-02-06 半導体装置および製造方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2018196766 2018-10-18
JP2018196766 2018-10-18
JP2018248523 2018-12-28
JP2018248523 2018-12-28
JP2019159499 2019-09-02
JP2019159499 2019-09-02
JP2020553157A JP7067636B2 (ja) 2018-10-18 2019-10-11 半導体装置および製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020553157A Division JP7067636B2 (ja) 2018-10-18 2019-10-11 半導体装置および製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024016677A Division JP2024040283A (ja) 2018-10-18 2024-02-06 半導体装置および製造方法

Publications (2)

Publication Number Publication Date
JP2022105112A true JP2022105112A (ja) 2022-07-12
JP7487753B2 JP7487753B2 (ja) 2024-05-21

Family

ID=70283522

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020553157A Active JP7067636B2 (ja) 2018-10-18 2019-10-11 半導体装置および製造方法
JP2022073798A Active JP7487753B2 (ja) 2018-10-18 2022-04-27 半導体装置および製造方法
JP2024016677A Pending JP2024040283A (ja) 2018-10-18 2024-02-06 半導体装置および製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020553157A Active JP7067636B2 (ja) 2018-10-18 2019-10-11 半導体装置および製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024016677A Pending JP2024040283A (ja) 2018-10-18 2024-02-06 半導体装置および製造方法

Country Status (5)

Country Link
US (3) US11342186B2 (ja)
JP (3) JP7067636B2 (ja)
CN (1) CN111886682A (ja)
DE (1) DE112019001123B4 (ja)
WO (1) WO2020080295A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014065080A1 (ja) * 2012-10-23 2014-05-01 富士電機株式会社 半導体装置およびその製造方法
JP6835291B2 (ja) 2018-03-19 2021-02-24 富士電機株式会社 半導体装置および半導体装置の製造方法
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
CN113711364A (zh) 2019-10-11 2021-11-26 富士电机株式会社 半导体装置和半导体装置的制造方法
JP7215599B2 (ja) 2019-12-18 2023-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
CN114127930A (zh) * 2020-01-17 2022-03-01 富士电机株式会社 半导体装置
DE112021000055T5 (de) 2020-02-18 2022-06-30 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7257984B2 (ja) * 2020-03-24 2023-04-14 株式会社東芝 半導体装置及びその製造方法
JP7384287B2 (ja) * 2020-06-09 2023-11-21 富士電機株式会社 半導体装置
JP7400663B2 (ja) * 2020-08-17 2023-12-19 信越半導体株式会社 シリコン単結晶基板中の水素濃度の評価方法
WO2022102711A1 (ja) * 2020-11-11 2022-05-19 富士電機株式会社 半導体装置および半導体装置の製造方法
CN113054041B (zh) * 2021-03-05 2023-01-31 中国科学院苏州纳米技术与纳米仿生研究所 用于光导开关的衬底及其制作方法、光导开关
WO2022196768A1 (ja) * 2021-03-17 2022-09-22 富士電機株式会社 半導体装置
CN117397038A (zh) * 2021-12-23 2024-01-12 富士电机株式会社 半导体装置
WO2023157330A1 (ja) * 2022-02-17 2023-08-24 富士電機株式会社 半導体装置およびその製造方法
JP7513668B2 (ja) * 2022-07-29 2024-07-09 住重アテックス株式会社 半導体装置および半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028109A (ja) * 2008-06-17 2010-02-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014107278A (ja) * 2012-11-22 2014-06-09 Shi Exaination & Inspection Ltd 半導体装置の製造方法、基板処理システム、及び基板処理装置
WO2014208404A1 (ja) * 2013-06-26 2014-12-31 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2015087507A1 (ja) * 2013-12-10 2015-06-18 株式会社アルバック 絶縁ゲートバイポーラトランジスタおよびその製造方法
JP2017011000A (ja) * 2015-06-17 2017-01-12 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017047285A1 (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018074434A1 (ja) * 2016-10-17 2018-04-26 富士電機株式会社 半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP5228282B2 (ja) 2006-03-28 2013-07-03 トヨタ自動車株式会社 電力用半導体装置及びその製造方法
US7557386B2 (en) 2006-03-30 2009-07-07 Infineon Technologies Austria Ag Reverse conducting IGBT with vertical carrier lifetime adjustment
WO2011052787A1 (ja) 2009-11-02 2011-05-05 富士電機システムズ株式会社 半導体装置および半導体装置の製造方法
JP5719167B2 (ja) * 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP2015018951A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置
DE102013216195B4 (de) 2013-08-14 2015-10-29 Infineon Technologies Ag Verfahren zur Nachdotierung einer Halbleiterscheibe
US10211325B2 (en) 2014-01-28 2019-02-19 Infineon Technologies Ag Semiconductor device including undulated profile of net doping in a drift zone
US9679774B2 (en) 2014-03-18 2017-06-13 Infineon Technologies Ag Method for removing crystal originated particles from a crystalline silicon body
US9312135B2 (en) 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
US9887125B2 (en) 2014-06-06 2018-02-06 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising field stop zone
US9754787B2 (en) 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
DE102014116666B4 (de) 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102014117538A1 (de) 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
JP6457324B2 (ja) 2015-04-27 2019-01-23 株式会社ジェイエスピー ガラス板用間紙
DE112016000170T5 (de) * 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Hestellung einer Halbleitervorrichtung
JP6428945B2 (ja) 2015-09-16 2018-11-28 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102016112139B3 (de) 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE112017000297T5 (de) 2016-08-12 2018-11-15 Fuji Electric Co., Ltd. Halbleiterbauteil und Herstellungsverfahren eines Halbleiterbauteils
DE102016120771B3 (de) 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE112017002352B4 (de) 2016-12-08 2023-12-14 Fuji Electric Co., Ltd. Verfahren zum herstellen einer halbleitervorrichtung
CN109417093B (zh) 2017-01-17 2021-08-31 富士电机株式会社 半导体装置
JP6618944B2 (ja) * 2017-03-10 2019-12-11 株式会社東芝 半導体装置及び電気装置
JP7045005B2 (ja) * 2017-05-19 2022-03-31 学校法人東北学院 半導体装置
DE102017128243B4 (de) 2017-11-29 2021-09-23 Infineon Technologies Ag Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028109A (ja) * 2008-06-17 2010-02-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014107278A (ja) * 2012-11-22 2014-06-09 Shi Exaination & Inspection Ltd 半導体装置の製造方法、基板処理システム、及び基板処理装置
WO2014208404A1 (ja) * 2013-06-26 2014-12-31 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2015087507A1 (ja) * 2013-12-10 2015-06-18 株式会社アルバック 絶縁ゲートバイポーラトランジスタおよびその製造方法
JP2017011000A (ja) * 2015-06-17 2017-01-12 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017047285A1 (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018074434A1 (ja) * 2016-10-17 2018-04-26 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20210082702A1 (en) 2021-03-18
DE112019001123B4 (de) 2024-03-28
US11735424B2 (en) 2023-08-22
US11342186B2 (en) 2022-05-24
US20230360915A1 (en) 2023-11-09
DE112019001123T5 (de) 2020-11-19
JP7067636B2 (ja) 2022-05-16
JP7487753B2 (ja) 2024-05-21
JPWO2020080295A1 (ja) 2021-04-01
JP2024040283A (ja) 2024-03-25
US20220277959A1 (en) 2022-09-01
WO2020080295A1 (ja) 2020-04-23
CN111886682A (zh) 2020-11-03

Similar Documents

Publication Publication Date Title
JP7067636B2 (ja) 半導体装置および製造方法
JP7099550B2 (ja) 半導体装置および製造方法
US11742249B2 (en) Semiconductor device and fabrication method for semiconductor device
JPWO2020100997A1 (ja) 半導体装置および製造方法
JP7544160B2 (ja) 半導体装置および半導体装置の製造方法
US20210384330A1 (en) Semiconductor device and manufacturing method
WO2021166980A1 (ja) 半導体装置
JP2023179647A (ja) 半導体装置および半導体装置の製造方法
JP7452632B2 (ja) 半導体装置および半導体装置の製造方法
WO2021125147A1 (ja) 半導体装置および半導体装置の製造方法
WO2023157330A1 (ja) 半導体装置およびその製造方法
JP2024157038A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240206

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240422

R150 Certificate of patent or registration of utility model

Ref document number: 7487753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150