JP2021172559A - 酸化ガリウム系半導体及びその製造方法 - Google Patents

酸化ガリウム系半導体及びその製造方法 Download PDF

Info

Publication number
JP2021172559A
JP2021172559A JP2020077639A JP2020077639A JP2021172559A JP 2021172559 A JP2021172559 A JP 2021172559A JP 2020077639 A JP2020077639 A JP 2020077639A JP 2020077639 A JP2020077639 A JP 2020077639A JP 2021172559 A JP2021172559 A JP 2021172559A
Authority
JP
Japan
Prior art keywords
gallium oxide
based semiconductor
substrate
sample
present disclosure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020077639A
Other languages
English (en)
Other versions
JP7247945B2 (ja
Inventor
颯 山野
So Yamano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2020077639A priority Critical patent/JP7247945B2/ja
Priority to US17/221,881 priority patent/US11929252B2/en
Priority to DE102021109368.6A priority patent/DE102021109368A1/de
Priority to CN202110428555.6A priority patent/CN113555419B/zh
Publication of JP2021172559A publication Critical patent/JP2021172559A/ja
Application granted granted Critical
Publication of JP7247945B2 publication Critical patent/JP7247945B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/28—Vacuum evaporation by wave energy or particle radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】バンドギャップが充分に縮小されている酸化ガリウム系半導体及びその製造方法を提供する。【解決手段】（Ｇａ（１−ｘ）Ｆｅｘ）２ｙＯ３（ただし、０．１０≦ｘ≦０．４０及び０．８≦ｙ≦１．２）で表される組成の混晶を有し、かつ前記混晶が、ベータガリア構造を有する、酸化ガリウム系半導体を提供する。また、基板表面に、（Ｇａ（１−ｘ）Ｆｅｘ）２ｙＯ３（ただし、０．１０≦ｘ≦０．４０及び０．８≦ｙ≦１．２）で表される組成の混晶を、パルスレーザ堆積法で成膜すること、を含み、前記基板の温度をＴ℃としたとき、前記ｘと前記Ｔが、５００ｘ＋８００≦Ｔ＜１０００で表される関係を満足する、酸化ガリウム系半導体の製造方法を提供する。【選択図】図２

Description

本開示は、酸化ガリウム系半導体及びその製造方法に関する。本開示は、特に、バンドギャップが縮小された酸化ガリウム系半導体及びその製造方法に関する。
半導体パワーデバイスは、家電、自動車、鉄道車両（電車）、及び産業用機器等、様々な電気機器に搭載されており、電圧及び／又は電流を制御するデバイスとして用いられている。電圧及び／又は電流の制御の際、半導体パワーデバイス中を電気が流れる。そのとき、半導体パワーデバイスの電気抵抗が大きいと、電気エネルギーの損失が生じる。例えば、電気自動車の場合、半導体パワーデバイスによる電力変換で電気エネルギー損失が生じると、一回の充電で走行できる距離が短くなる。このことから、半導体パワーデバイスにおいて、電気抵抗を低下させて、電気エネルギーの損失を低下させることは、重要である。
上述したような半導体パワーデバイス用の材料として、これまで、炭化ケイ素及び／又は窒化ガリウムが開発及び実用化されていきた。これらの材料に比べて、一層低損失な半導体パワーデバイス用材料として、近年、酸化ガリウムが注目されている。
酸化ガリウムには、α、β、γ、δ、及びεの５つの型の結晶構造を有する相がある。このうち、最安定相は、β型の結晶構造を有する相、すなわち、β−Ｇａ２Ｏ３相である。β−Ｇａ２Ｏ３相は、特有の単斜晶系のベータガリア構造（以下、単に「ベータガリア構造」ということがある。）を有する。
ベータガリア構造を有する酸化ガリウム系半導体として、例えば、非特許文献１には、（Ｇａ（１−ｘ）Ｆｅｘ）２Ｏ３の組成を有する酸化ガリウム系半導体が開示されている。また、非特許文献１には、上記酸化ガリウム系半導体は、バルスレーザ堆積法を用いて、７５０℃の基板上に形成されることが開示されている。
半導体パワーデバイス用材料は、基本的に、広いバンドギャップを有することが要求される。酸化ガリウム系半導体は、広いバンドギャップを有するが、半導体パワーデバイスの種類によっては、バンドギャップが過剰に広く、適用が難しい場合がある。このことから、酸化ガリウム系半導体のバンドギャップを縮小したい場合がある。
酸化ガリウム系半導体のバンドギャップを縮小するには、酸化ガリウム中のガリウムの一部を鉄で置換することが有効であることが知られている。しかし、鉄の置換割合が高くなると、ベータガリア構造の維持が難しくなる。酸化ガリウム系半導体中のベータガリア構造が損なわれると、酸化ガリウム系半導体を用いたデバイスの導電率、耐電圧、安定性、及び製造歩留が損なわれる。このことから、非特許文献１に記載された酸化ガリウム系半導体のように、酸化ガリウムにドーパントとして微量の鉄を添加するに留まり、バンドギャップを充分に縮小することはできなかった。
このことから、バンドギャップが充分に縮小されている酸化ガリウム系半導体及びその製造方法が望まれている、という課題を本発明者らは見出した。
本開示は、上記課題を解決するためになされたものである。すなわち、本開示は、バンドギャップが充分に縮小されている酸化ガリウム系半導体及びその製造方法を提供することを目的とする。
本発明者らは、上記目的を達成すべく、鋭意検討を重ね、本開示の酸化ガリウム系半導体及びその製造方法を完成させた。本開示の酸化ガリウム系半導体及びその製造方法は、次の態様を含む。
〈１〉（Ｇａ（１−ｘ）Ｆｅｘ）２ｙＯ３（ただし、０．１０≦ｘ≦０．４０及び０．８≦ｙ≦１．２）で表される組成の混晶を有し、かつ
前記混晶が、ベータガリア構造を有する、
酸化ガリウム系半導体。
〈２〉前記ベータガリア構造に由来するＸ線回折ピークの半値幅が１度以下である、〈１〉項に記載の酸化ガリウム系半導体。
〈３〉前記ｘが０．１０≦ｘ≦０．３０である、〈１〉又は〈２〉項に記載の酸化ガリウム系半導体。
〈４〉前記ｙが１．０である、〈１〉〜〈３〉項のいずれか一項に記載の酸化ガリウム系半導体。
〈５〉〈１〉項に記載の酸化ガリウム系半導体の製造方法であって、
基板表面に、（Ｇａ（１−ｘ）Ｆｅｘ）２ｙＯ３（ただし、０．１０≦ｘ≦０．４０及び０．８≦ｙ≦１．２）で表される組成の混晶を、パルスレーザ堆積法で成膜すること、
を含み、
前記基板の温度をＴ℃としたとき、前記ｘと前記Ｔが、５００ｘ＋８００≦Ｔ＜１０００で表される関係を満足する、
酸化ガリウム系半導体の製造方法。
〈６〉前記ｘと前記Ｔが、５００ｘ＋８００≦Ｔ≦９５０で表される関係を満足する、〈５〉項に記載の酸化ガリウム系半導体の製造方法。
〈７〉前記パルスレーザ堆積法で用いるレーザが、紫外線パルスレーザである、〈５〉又は〈６〉項に記載の酸化ガリウム系半導体の製造方法。
〈８〉前記ｘが、０．１０≦ｘ≦０．３０である、〈５〉〜〈７〉項のいずれか一項に記載の酸化ガリウム系半導体の製造方法。
〈９〉前記ｙが１．０である、〈５〉〜〈８〉項のいずれか一項に記載の酸化ガリウム系半導体の製造方法。
本開示によれば、パルスレーザ堆積法を用い、所定の基板温度で成膜することにより、ガリウムを比較的多くの鉄で置換しても、ベータガリア構造を維持し、充分にバンドギャップが縮小されている酸化ガリウム系半導体及びその製造方法を提供することができる。
図１は、本開示の酸化ガリウム系半導体の製造方法に用いるパルスレーザ堆積法を模式的に示す説明図である。 図２は、酸化ガリウム系半導体中の混晶の組成、基板温度、及び結晶性の関係を示したグラフである。 図３は、比較例１の試料のＸ線回折パターンを示す図である。 図４は、比較例２の試料のＸ線回折パターンを示す図である。 図５は、実施例１の試料のＸ線回折パターンを示す図である。 図６は、実施例２の試料のＸ線回折パターンを示す図である。 図７は、実施例３の試料のＸ線回折パターンを示す図である。 図８は、比較例３の試料のＸ線回折パターンを示す図である。 図９は、酸化ガリウム系半導体中の混晶の組成とバンドギャップとの関係を示すグラフである。
以下、本開示の酸化ガリウム系半導体及びその製造方法の実施形態を詳細に説明する。なお、以下に示す実施形態は、本開示の酸化ガリウム系半導体及びその製造方法を限定するものではない。
従来、パルスレーザ堆積法では、基板温度を５００〜７５０℃にして対象物を成膜するのがよいと考えられてきた。上述した基板温度の範囲内でも、基板温度が６００℃以上になると、基板に堆積した原子の離脱が促進されるため、成膜速度が急激に低下する。そのため、基板温度を５００〜６００℃の低温域にして対象物を製膜することがより好ましいと考えられてきた。
しかし、酸化ガリウム（Ｇａ２Ｏ３）を成膜する場合、５００〜６００℃の低温域で成膜すると、コランダム構造を有する準安定相（α−Ｇａ２Ｏ３）の生成を抑制することが難しくなり、その結果、ベータガリア構造を有する最安定相（β−Ｇａ２Ｏ３）を得ることが難しくなる。そのため、ベータガリア構造を有する酸化ガリウム（β−Ｇａ２Ｏ３）を成膜する場合、６５０〜７５０℃の高温域で成膜する。
一方、酸化ガリウム（Ｇａ２Ｏ３）と比較して、酸化鉄（Ｆｅ２Ｏ３）のバンドギャップは狭い。このことから、ガリウム（Ｇａ２Ｏ３）と酸化鉄（Ｆｅ２Ｏ３）を混晶化する、すなわち、酸化ガリウム中のガリウムの一部を鉄で置換して混晶化することによって、酸化ガリウム系半導体のバンドギャップを縮小することができる。
酸化ガリウム中のガリウムの一部を鉄で置換した混晶を成膜する場合、ターゲットとして、酸化ガリウム（Ｇａ２Ｏ３）と酸化鉄（Ｆｅ２Ｏ３）を用いる。酸化ガリウム（Ｇａ２Ｏ３）の最安定相は単斜晶系のベータガリア構造を有しており、酸化鉄（Ｆｅ２Ｏ３）の最安定相は三方晶系コランダム構造を有している。そのため、酸化ガリウム（Ｇａ２Ｏ３）について、ベータガリア構造を得るために、６５０〜７５０℃の高温域で成膜しても、酸化鉄（Ｆｅ２Ｏ３）によって、混晶はベータガリア構造が得られないという懸念がある。また、混晶中で鉄が偏析する懸念もある。
しかし、実際には、鉄の置換割合（ターゲットの酸化鉄（Ｆｅ２Ｏ３）の配合割合）が所定の範囲であれば、６５０〜７５０℃を超える高温域で、鉄の置換割合の増加に比例して基板温度を上昇させることによって、ベータガリア構造を有する相を成膜することができることを、本発明者らは知見した。
これらの知見に基づく、本開示に係る酸化ガリウム系半導体及びその製造方法の構成要件を次に説明する。
《酸化ガリウム系半導体》
まず、本開示の酸化ガリウム系半導体の構成要件について説明する。
〈混晶の組成〉
本開示の酸化ガリウム系半導体は、（Ｇａ（１−ｘ）Ｆｅｘ）２ｙＯ３で表される混晶を有する。この混晶は、酸化ガリウム（Ｇａ２Ｏ３）のガリウムの一部が鉄によって置換されており、酸化ガリウム（Ｇａ２Ｏ３）に鉄が固溶している。
鉄の置換割合はｘで表され、０．１≦ｘ≦０．４を満足する。ｘが０．１以上であれば、酸化ガリウム（Ｇａ２Ｏ３）に対して、バンドギャップを所望量縮小することができる。この観点からは、ｘは０．１５以上が好ましく、０．２０以上がより好ましい。所望の縮小量とは、１〜２ｅＶである。
一方、ｘが０．４０以下であれば、ベータガリア構造を有する相を得ることができる。この観点からは、ｘは、０．３５以下が好ましく、０．３０以下がより好ましい。
本開示の酸化ガリウム系半導体は、典型的には、（Ｇａ（１−ｘ）Ｆｅｘ）２ｙＯ３（ｙ＝１．０）、すなわち、（Ｇａ（１−ｘ）Ｆｅｘ）２Ｏ３で表される組成の混晶を有するが、０．８≦ｙ≦１．２の範囲で、ｙ＝１．０以外で表される組成の混晶であってもよい。本開示の酸化ガリウム半導体は、すべての混晶が（Ｇａ（１−ｘ）Ｆｅｘ）２Ｏ３で表される組成を有していることが理想である。しかし、結晶格子欠陥などにより、一部に（Ｇａ（１−ｘ）Ｆｅｘ）２Ｏ３でない混晶が含まれていてもよい。この観点からは、ｙは０．８５以上、０．９０以上、又は０．９５以上であってよく、１．１５以下、１．１０以下、又は１．０５以下であってもよい。
本開示の酸化ガリウム系半導体は、上述した混晶の他に、微量元素等を含有していてもよい。微量元素としては、典型的には、ドーパントが挙げられる。
ｎ型ドーパントとしては、錫（Ｓｎ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、マンガン（Ｍｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、フッ素（Ｆ）、塩素（Ｃｌ）、臭素（Ｂｒ）、及びヨウ素（Ｉ）等が挙げられる。これらを組み合わせて用いてもよい。
ｐ型ドーパントとしては、マグネシウム（Ｍｇ）、水素（Ｈ）、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）、ルビジウム（Ｒｂ）、セシウム（Ｃｓ）、フランシウム（Ｆｒ）、ベリリウム（Ｂｅ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、ラジウム（Ｒａ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、水銀（Ｈｇ）、タリウム（Ｔｌ）、窒素（Ｎ）、及びリン（Ｐ）等が挙げられる。これらを組み合わせて用いてもよい。
上述したような微量元素の他に、不可避的不純物を含有していてもよい。不可避的不純物とは、本開示の酸化ガリウム系半導体の原材料に含まれる不純物、あるいは、製造工程で混入してしまう不純物等、その含有を回避することが避けられない、あるいは、回避するためには著しい製造コストの上昇を招くような不純物のことをいう。製造工程で混入してしまう不純物等には、製造上の都合により、本開示の酸化ガリウム系半導体の特性に実質的に影響を与えない範囲で含有させる物質を含む。
本開示の酸化ガリウム系半導体の組成の分析方法に制限はない。特に、本開示の酸化ガリウム系半導体中の混晶の組成は、例えば、電子プローブマイクロアナライザ（ＥＰＭＡ）を用いて分析することができる。これにより、精度良く、混晶の成分、特に鉄の置換割合ｘを分析することができる。
〈混晶の結晶構造〉
本開示の酸化ガリウム系半導体中の混晶は、ベータガリア構造を有する。これにより、導電率及び耐電圧並びにこれらの安定性が向上する。本開示の酸化ガリウム系半導体のベータガリア構造は、酸化ガリウムの最安定相（β−Ｇａ２Ｏ３）が有する結晶構造と同等である。
ベータガリア構造は、本開示の酸化ガリウム系半導体を、例えば、Ｘ線回折分析して、確認することができる。本開示の酸化ガリウム系半導体の、ベータガリア構造に由来するＸ線回折ピークの半値幅は、１度以下であることが好ましい。これにより、本開示の酸化ガリウム系半導体中のベータガリア構造は、結晶格子欠陥が少なく、導電率及び耐電圧並びにこれらの安定性が一層向上する。この観点からは、Ｘ線回折ピークの半値幅は、０．８度以下、０．６度以下、０．４度以下、又は０．２度以下であることが好ましい。一方、Ｘ線回折のピークの半値幅が小さいほど、ベータガリア構造の結晶格子欠陥が少ないが、結晶格子欠陥が皆無でなくとも実用上問題はない。この観点からは、Ｘ線回折ピークの半値幅は、０．１度以上であってもよい。
《製造方法》
次に、本開示の酸化ガリウム系半導体の製造方法について説明する。本開示の酸化ガリウム系半導体の製造方法は成膜工程を含む。以下、成膜工程について説明する。
〈成膜工程〉
基板表面に、（Ｇａ（１−ｘ）Ｆｅｘ）２ｙＯ３（ただし、０．１０≦ｘ≦０．４０及び０．８≦ｙ≦１．２）で表される組成の混晶を、パルスレーザ堆積法で成膜して、本開示の酸化ガリウム半導体を得る。これについて、図面を用いて説明する。
図１は、本開示の酸化ガリウム系半導体の製造方法に用いるパルスレーザ堆積法を模式的に示す説明図である
本開示の酸化ガリウム系半導体の製造方法は、例えば、図１に示した、パルスレーザ堆積装置１００を用いる。パルスレーザ堆積装置１００は、真空チャンバ１０を備える。真空チャンバ１０には、雰囲気ガス導入装置１２及び真空排気装置１４が連結されている。
真空チャンバ１０の内部には、ターゲット２０、基板３０、及びレーザ導入口４０が設置されている。ターゲット２０と基板３０は対向している。基板３０の、ターゲット２０と対向していない側の面には、基板加熱装置３２が設置されている。パルスレーザ発振器（図示しない）から発射されたパルスレーザ４２は、レーザ導入口４０を通じて、真空チャンバ１０の内部に導入される。
本開示の酸化ガリウム系半導体の製造方法では、レーザ導入口４０から導入したパルスレーザ４２を、ターゲット２０に照射して、ターゲット２０の一部を蒸発又は昇華（アブレーション）する。また、基板３０を、基板加熱装置３２で加熱する。そうすると、蒸発又は昇華（アブレーション）された物質が基板３０の表面に堆積する。この堆積物が酸化ガリウム系半導体５０である。
（Ｇａ（１−ｘ）Ｆｅｘ）２ｙＯ３（ただし、０．１０≦ｘ≦０．４０及び０．８≦ｙ≦１．２）で表される組成の混晶を有する酸化ガリウム系半導体が得られれば、ターゲット２０に特に制限はない。典型的には、酸化ガリウム（Ｇａ２Ｏ３）の粉末と酸化鉄（Ｆｅ２Ｏ３）の粉末との混合粉末の圧粉焼結体を用いる。酸化ガリウム系半導体中の混晶で、鉄の置換割合ｘが所望の値になるように、酸化ガリウム（Ｇａ２Ｏ３）の粉末と酸化鉄（Ｆｅ２Ｏ３）の粉末とを配合する。
パルスレーザ４２の種類に、特に制限はない。高出力が得られるという観点から、紫外線パルスレーザが好ましい。レーザ発振器としては、不活性ガスエキシマレーザ発振器及びハロゲンガスレーザ発振器等を用いることができる。典型的には、アルゴンガスエキシマレーザ発振器及びアルゴンフッ素エキシマレーザ発振器等を用いることができる。
ターゲット２０にパルスレーザ４２を照射すると、ターゲット２０中の酸化ガリウム（Ｇａ２Ｏ３）と酸化鉄（Ｆｅ２Ｏ３）から、ガリウム原子、鉄原子、及び酸素原子が真空チャンバ１０の内部に放出される。このとき、ガリウム原子及び鉄原子が、確実に酸化されて堆積するように、真空チャンバ１０の内部に、雰囲気ガス導入装置１２から、酸素ガスを供給することが好ましい。
基板３０としては、ベータガリア構造を有する酸化ガリウム（β−Ｇａ２Ｏ３）を成膜可能な基板を用いることができる。このような基板としては、例えば、β-Ｇａ２Ｏ３、（０００１）面α−Ａｌ２Ｏ３、及びｃ面サファイア等が挙げられる。基板の結晶構造と膜の結晶構造の整合性の観点からは、β-Ｇａ２Ｏ３基板が好ましい。成膜後に、膜の組成及び結晶構造を調査する際、基板からの情報と、膜からの情報を区別する観点からは、（０００１）面α−Ａｌ２Ｏ３基板が好ましい。
上述したように、成膜中、基板３０は加熱される。基板温度Ｔが６００℃以上であれば、結晶質の酸化ガリウム系半導体を成膜することができる。一方、基板温度Ｔが１０００℃以下であれば、成膜済の酸化ガリウム系半導体から、構成元素の多くが離脱することを抑制できるため、成膜速度が著しく低下することを抑制できる。そして、鉄の置換割合ｘと基板温度Ｔの関係が、０．１０≦ｘ≦０．４０及び５００ｘ＋８００≦Ｔ＜１０００を満足すれば、成膜された酸化ガリウム系半導体中の混晶が、ベータガリア構造を有する。さらに、鉄の置換割合ｘと基板温度Ｔの関係が、０．１０≦ｘ≦０．３０及び５００ｘ＋８００≦Ｔ≦９５０を満足すれば、成膜された酸化ガリウム系半導体をＸ線回折分析したとき、ベータガリア構造由来のピークの半値値が１度以下となる。すなわち、結晶格子欠陥の少ないベータガリア構造を得ることができる。この観点からは、上式において、Ｔは、（５００ｘ＋８００）以上を満足し、かつ、９３０以下、９００以下、８７０以下、又は８５０以下であってもよい。
〈変形〉
これまで説明してきたこと以外でも、本開示の酸化ガリウム系半導体及びその製造方法は、特許請求の範囲に記載した内容の範囲内で種々の変形を加えることができる。上述したように、本開示の酸化ガリウム系半導体は、基板上に成膜される。本開示の酸化ガリウム半導体は、基板が付いたまま使用してもよいし、基板を除去して使用してもよい。基板を除去して使用する場合には、本開示の酸化ガリウム系半導体の製造方法に、基板除去工程を加える。基板除去の方法は、周知の方法、例えば、研磨及びラッピング等を適用することができる。
以下、本開示の酸化ガリウム系半導体及びその製造方法を実施例及び比較例により、さらに具体的に説明する。なお、本開示の酸化ガリウム系半導体及びその製造方法は、以下の実施例で用いた条件に限定されるものではない。
《試料の準備》
図１に示したパルスレーザ堆積装置１００を用いて、次の手順で、実施例１〜６及び比較例１〜７の試料を準備した。
〈実施例１の試料の準備〉
真空チャンバ１０の内部に、ターゲット２０及び基板３０を設置し、真空排気装置１４を用いて、真空チャンバ１０の内部を真空引きした。真空チャンバ１０の内部に、雰囲気ガス導入装置１２から、酸素ガスを供給した。酸素ガスの流量は０．６ｓｃｃｍであり、真空チャンバ１０の内部の圧力は０．８Ｐａであった。
基板加熱装置３２を用いて、基板３０を８５０℃に加熱した（基板温度Ｔが８５０℃）。パルスレーザ４２をターゲット２０に照射して、加熱中の基板３０に酸化ガリウム系半導体５０を成膜した。
基板３０としてはα−Ａｌ２Ｏ３を用い、堆積面は（０００１）であった。パルスレーザ４２としては、紫外線パルスレーザを用いた。パルスレーザ発振器としては、アルゴンフッ素エキシマレーザ発振器を用いた。ターゲット２０としては、酸化ガリウム（Ｇａ２Ｏ３）の粉末と酸化鉄（Ｆｅ２Ｏ３）の粉末の混合粉末の圧粉焼結体を用いた。酸化ガリウム（Ｇａ２Ｏ３）の粉末と酸化鉄（Ｆｅ２Ｏ３）を、鉄の置換割合ｘが０．１０になるように配合した。
〈実施例２の試料の準備〉
基板温度Ｔが９００℃であり、そして、鉄の置換ｘが０．２０であること以外、実施例１と同様に、実施例２の試料を準備した。
〈実施例３の試料の準備〉
基板温度Ｔが９５０℃であり、そして、鉄の置換割合ｘが０．３０であること以外、実施例１と同様に、実施例３の試料を準備した。
〈実施例４の試料の準備〉
基板温度Ｔが９００℃であること以外、実施例１と同様に実施例４の試料を準備した。
〈実施例５の試料の準備〉
基板温度Ｔが９５０℃であること以外、実施例１と同様に実施例５の試料を準備した。
〈実施例６の試料の準備〉
基板温度Ｔが９５０℃であること以外、実施例２と同様に実施例６の試料を準備した。
〈比較例１の試料の準備〉
基板温度Ｔが７５０℃であること以外、実施例２と同様に比較例１の試料を準備した。
〈比較例２の試料の準備〉
基板温度Ｔが８５０℃であること以外、実施例２と同様に比較例２の試料を準備した。
〈比較例３の試料の準備〉
基板温度Ｔが９５０℃であり、そして、鉄の置換割合ｘが０．４０であること以外、実施例１と同様に、比較例３の試料を準備した。
〈比較例４の試料の準備〉
基板温度Ｔが８００℃であること以外、実施例１と同様に比較例４の試料を準備した。
〈比較例５の試料の準備〉
基板温度Ｔが６５０℃であること以外、実施例２と同様に比較例５の試料を準備した。
〈比較例６の試料の準備〉
基板温度Ｔが８００℃であること以外、実施例２と同様に比較例６の試料を準備した。
〈比較例７の試料の準備〉
基板温度Ｔが９００℃であること以外、比較例３と同様に比較例７の試料を準備した。
《評価》
各試料について、Ｘ線回折分析を行った。また、実施例１〜３及び比較例３の試料について、バンドギャップを評価（測定）した。バンドギャップは、光の透過率を測定することにより評価した。具体的には、エネルギーの異なる光を試料に照射し、その透過率を測定した。バンドギャップよりもエネルギーが小さい光のみが試料を通過（透過）するため、その透過率のエネルギー依存性からバンドギャップを求めた。
結果を図２に示す。図２において、Ｘ線回折分析の結果、ベータガリア構造のピークを示し、かつ、そのピークの半値値が１度以下であった試料については、結晶性が良好な実施例として丸印、ベータガリア構造のピークを示さなかった試料については、結晶性が良好でない比較例としてバツ印で示した。また、非特許文献１に示された結果については、従来例として四角印で示した。
また、図３は、比較例１の試料のＸ線回折パターンを示す図である。図４は、比較例２の試料のＸ線回折パターンを示す図である。図５は、実施例１の試料のＸ線回折パターンを示す図である。図６は、実施例２の試料のＸ線回折パターンを示す図である。図７は、実施例３の試料のＸ線回折パターンを示す図である。図８は、比較例３の試料のＸ線回折パターンを示す図である。図９は、酸化ガリウム系半導体中の混晶の組成とバンドギャップとの関係を示すグラフである。
図３〜図９からわかるように、５００ｘ＋８００≦Ｔ＜１０００を満足する実施例１〜６の試料の酸化ガリウム系半導体は、所望のベータガリア構造を有していることを確認できた。また、図３及び図１０から、ベータガリア構造を有している酸化ガリウム系半導体で、鉄の置換割合ｘが０．１〜０．４であると、充分にバンドギャップが縮小していることを確認できた。
上述した結果から、本開示の酸化ガリウム系半導体及びその製造方法の効果を確認できた。
１０ 真空チャンバ
１２ 雰囲気ガス導入装置
１４ 真空排気装置
２０ ターゲット
３０ 基板
４０ レーザ導入口
５０ 酸化ガリウム系半導体
１００ パルスレーザ堆積装置１００

Claims (9)

  1. （Ｇａ（１−ｘ）Ｆｅｘ）２ｙＯ３（ただし、０．１０≦ｘ≦０．４０及び０．８≦ｙ≦１．２）で表される組成の混晶を有し、かつ
    前記混晶が、ベータガリア構造を有する、
    酸化ガリウム系半導体。
  2. 前記ベータガリア構造に由来するＸ線回折ピークの半値幅が１度以下である、請求項１に記載の酸化ガリウム系半導体。
  3. 前記ｘが０．１０≦ｘ≦０．３０である、請求項１又は２に記載の酸化ガリウム系半導体。
  4. 前記ｙが１．０である、請求項１〜３のいずれか一項に記載の酸化ガリウム系半導体。
  5. 請求項１に記載の酸化ガリウム系半導体の製造方法であって、
    基板表面に、（Ｇａ（１−ｘ）Ｆｅｘ）２ｙＯ３（ただし、０．１０≦ｘ≦０．４０及び０．８≦ｙ≦１．２）で表される組成の混晶を、パルスレーザ堆積法で成膜すること、
    を含み、
    前記基板の温度をＴ℃としたとき、前記ｘと前記Ｔが、５００ｘ＋８００≦Ｔ＜１０００で表される関係を満足する、
    酸化ガリウム系半導体の製造方法。
  6. 前記ｘと前記Ｔが、５００ｘ＋８００≦Ｔ≦９５０で表される関係を満足する、請求項５に記載の酸化ガリウム系半導体の製造方法。
  7. 前記パルスレーザ堆積法で用いるレーザが、紫外線パルスレーザである、請求項５又は６に記載の酸化ガリウム系半導体の製造方法。
  8. 前記ｘが、０．１０≦ｘ≦０．３０である、請求項５〜７のいずれか一項に記載の酸化ガリウム系半導体の製造方法。
  9. 前記ｙが１．０である、請求項５〜８のいずれか一項に記載の酸化ガリウム系半導体の製造方法。
JP2020077639A 2020-04-24 2020-04-24 酸化ガリウム系半導体及びその製造方法 Active JP7247945B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020077639A JP7247945B2 (ja) 2020-04-24 2020-04-24 酸化ガリウム系半導体及びその製造方法
US17/221,881 US11929252B2 (en) 2020-04-24 2021-04-05 Gallium oxide-based semiconductor and production method thereof
DE102021109368.6A DE102021109368A1 (de) 2020-04-24 2021-04-14 Galliumoxid-basierter halbleiter und herstellungsverfahren desselben
CN202110428555.6A CN113555419B (zh) 2020-04-24 2021-04-21 氧化镓系半导体及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020077639A JP7247945B2 (ja) 2020-04-24 2020-04-24 酸化ガリウム系半導体及びその製造方法

Publications (2)

Publication Number Publication Date
JP2021172559A true JP2021172559A (ja) 2021-11-01
JP7247945B2 JP7247945B2 (ja) 2023-03-29

Family

ID=78130140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020077639A Active JP7247945B2 (ja) 2020-04-24 2020-04-24 酸化ガリウム系半導体及びその製造方法

Country Status (4)

Country Link
US (1) US11929252B2 (ja)
JP (1) JP7247945B2 (ja)
CN (1) CN113555419B (ja)
DE (1) DE102021109368A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114597269B (zh) * 2022-03-07 2022-11-22 湖北大学 一种氧化镓基深紫外透明导电薄膜及其制备方法和应用
CN114804924B (zh) * 2022-04-29 2023-04-14 四川大学 一种锰掺杂氧化镓基磁性陶瓷薄膜材料及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235961A (ja) * 2004-02-18 2005-09-02 Univ Waseda Ｇａ２Ｏ３系単結晶の導電率制御方法
JP2007191365A (ja) * 2006-01-20 2007-08-02 Japan Science & Technology Agency 単結晶製造装置及びそれを用いた高圧単結晶製造方法
JP2014169206A (ja) * 2013-03-04 2014-09-18 Tamura Seisakusho Co Ltd Ｇａ２Ｏ３系単結晶基板、及びその製造方法
JP2015017027A (ja) * 2013-10-17 2015-01-29 株式会社Flosfia 半導体装置及びその製造方法、並びに結晶及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822150B2 (ja) * 2002-08-12 2006-09-13 独立行政法人科学技術振興機構 酸化ガリウム鉄混晶の結晶製造方法
US8193020B2 (en) * 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
KR20150032279A (ko) 2015-03-06 2015-03-25 이화여자대학교 산학협력단 금속-도핑된 갈륨 철 산화물 박막의 제조 방법 및 그에 의한 금속-도핑된 갈륨 철 산화물 박막
CN105845824B (zh) * 2016-04-13 2018-09-14 浙江理工大学 一种具有室温铁磁性和高紫外光透过的Ga2O3/(Ga1-xFex)2O3薄膜及其制备方法
EP3480840A4 (en) * 2016-06-30 2020-03-11 Flosfia Inc. OXIDE SEMICONDUCTOR FILM AND METHOD FOR PRODUCING THE SAME
US11087977B2 (en) * 2016-08-31 2021-08-10 Flosfia Inc P-type oxide semiconductor and method for manufacturing same
JP2019151922A (ja) * 2018-02-28 2019-09-12 株式会社Flosfia 積層体および半導体装置
CN108878552B (zh) * 2018-07-03 2020-10-13 北京镓族科技有限公司 一种带隙纵向梯度分布Al和Fe共掺杂Ga2O3薄膜的制法
CN112424947A (zh) * 2018-07-12 2021-02-26 株式会社Flosfia 半导体装置及包含半导体装置的半导体系统
CN109411328B (zh) 2018-09-19 2021-05-11 北京镓族科技有限公司 一种通过掺杂铁降低结晶温度的氧化镓薄膜制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235961A (ja) * 2004-02-18 2005-09-02 Univ Waseda Ｇａ２Ｏ３系単結晶の導電率制御方法
JP2007191365A (ja) * 2006-01-20 2007-08-02 Japan Science & Technology Agency 単結晶製造装置及びそれを用いた高圧単結晶製造方法
JP2014169206A (ja) * 2013-03-04 2014-09-18 Tamura Seisakusho Co Ltd Ｇａ２Ｏ３系単結晶基板、及びその製造方法
JP2015017027A (ja) * 2013-10-17 2015-01-29 株式会社Flosfia 半導体装置及びその製造方法、並びに結晶及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"High-insulating β-Ga2O3 thin films by doping with a valence controllable Fe element", APPLIED PHYSICS A MATERIALS SCIENCE & PROCESSING, vol. 124, Article number 611, JPN6023005290, 2018, pages 1 - 9, ISSN: 0004988639 *

Also Published As

Publication number Publication date
JP7247945B2 (ja) 2023-03-29
CN113555419A (zh) 2021-10-26
CN113555419B (zh) 2023-10-24
DE102021109368A1 (de) 2021-10-28
US20210335608A1 (en) 2021-10-28
US11929252B2 (en) 2024-03-12

Similar Documents

Publication Publication Date Title
JP3694737B2 (ja) 酸化亜鉛基ホモロガス化合物薄膜の製造法
Giordano et al. Nucleation of Pd dimers at defect sites of the MgO (100) surface
TW201905231A (zh) 原子級薄金屬硫族化合物的合成
Muhunthan et al. Growth of CZTS thin films by cosputtering of metal targets and sulfurization in H 2 S
JP2021172559A (ja) 酸化ガリウム系半導体及びその製造方法
JP5884101B2 (ja) 窒化物エレクトライド及びその製法
JP6459001B2 (ja) 半導体装置又は結晶構造体の製造方法
Jamali-Sheini et al. Surface characterization of Au–ZnO nanowire films
WO2015189284A1 (en) Battery electrode and method for producing the same
JP5641402B2 (ja) 酸化物膜及びその製造方法、並びにターゲット及び酸化物焼結体の製造方法
JP2009111275A (ja) 酸化ランタン化合物の製造方法
Chang et al. Orthorhombic Ta3-xN5-yOy thin films grown by unbalanced magnetron sputtering: The role of oxygen on structure, composition, and optical properties
KR20190024675A (ko) 금속 칼코겐 화합물 박막의 제조 방법
JP2000178713A (ja) β−ＦｅＳｉ２薄膜の形成方法
KR20150032279A (ko) 금속-도핑된 갈륨 철 산화물 박막의 제조 방법 및 그에 의한 금속-도핑된 갈륨 철 산화물 박막
US20070235711A1 (en) Methods of reducing the bandgap energy of a metal oxide
JPWO2017017886A1 (ja) 光電極及びその製造方法、並びに光電気化学セル
Maki et al. Fabrication of pyrite FeS2 films from electrochemically deposited FeOOH by sulfur annealing
Lee et al. Characterization of indium hydroxide powders synthesized by a precipitation method
Dereeper et al. Bi4V2O11 and BITAVOX. 20 coatings deposited by reactive magnetron sputtering
JP5857775B2 (ja) 導電性酸化物およびその製造方法
Wen-Ting et al. Influence of Radio-Frequecy Power on Structural and Electrical Properties of Sputtered Hafnium Dioxide Thin Films
WO2021014706A1 (ja) 薄膜の製造方法及び積層体
WO2021261089A1 (ja) ｎ型ＳｎＳ薄膜、光電変換素子、太陽光電池、ｎ型ＳｎＳ薄膜の製造方法、およびｎ型ＳｎＳ薄膜の製造装置
JP7245525B2 (ja) 水素分離用膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220422

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230227

R151 Written notification of patent or utility model registration

Ref document number: 7247945

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151