JP2009111275A - 酸化ランタン化合物の製造方法 - Google Patents

酸化ランタン化合物の製造方法 Download PDF

Info

Publication number
JP2009111275A
JP2009111275A JP2007284108A JP2007284108A JP2009111275A JP 2009111275 A JP2009111275 A JP 2009111275A JP 2007284108 A JP2007284108 A JP 2007284108A JP 2007284108 A JP2007284108 A JP 2007284108A JP 2009111275 A JP2009111275 A JP 2009111275A
Authority
JP
Japan
Prior art keywords
lanthanum
substrate
oxide compound
lanthanum oxide
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007284108A
Other languages
English (en)
Other versions
JP5100313B2 (ja
Inventor
Akira Takashima
章 高島
Koichi Muraoka
浩一 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007284108A priority Critical patent/JP5100313B2/ja
Priority to US12/051,286 priority patent/US7736446B2/en
Priority to KR1020080107350A priority patent/KR20090045106A/ko
Priority to CNA2008101739405A priority patent/CN101423932A/zh
Publication of JP2009111275A publication Critical patent/JP2009111275A/ja
Application granted granted Critical
Publication of JP5100313B2 publication Critical patent/JP5100313B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】電気的な絶縁性能が良好で、目的とする誘電率の酸化ランタン化合物を高い歩留まりで安定して得るための製造方法を提供する。
【解決手段】酸化ランタン化合物を形成する雰囲気中のH2O分子、CO分子、及びCO2分子を、ランタン原子１個に対してそれぞれ1/2個,1/5個,及び１/10個以下とし、次いで、前記基板に対して、ランタンと、アルミニウム、チタン、ジルコニウム及びハフニウムからなる群より選ばれる少なくとも一種と、ランタン原子１個に対して２０個以上の酸素分子を含むようにして酸素とを同時に供給し、前記基板上に、前記アルミニウム、前記チタン、前記ジルコニウム及び前記ハフニウムからなる群より選ばれる少なくとも一種を含む前記酸化ランタン化合物を形成する。
【選択図】図１

Description

本発明は、電気的な絶縁性能が良好であり、高い誘電率を有する酸化ランタン化合物の製造方法に関する。
これまで、半導体集積回路のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)のゲート絶縁膜やフラッシュメモリのメモリセルの電極間絶縁膜には酸化シリコン膜もしくは酸窒化シリコン膜が用いられてきた。これらの絶縁膜は微細化に伴って急速に薄膜化が進められており、今後絶縁性能の維持が困難になることが予想される。そこで、物理膜厚を維持しながらも電気的膜厚を薄膜化できる高誘電体絶縁膜への置き換えが検討されている。中でもランタンアルミネート(以下LAO)やランタンハフネート（以下LHO）等の酸化ランタン化合物は高い誘電率と大きなバンドギャップを持つことから有力な候補の一つと考えられている（非特許文献１）。
酸化ランタン化合物膜を産業利用するには、大量生産が可能な成膜手法と成膜装置を開発する必要がある。半導体プロセスの生産ラインでの薄膜形成には一般的にCVD法(Chemical Vapor Deposition) が用いられている。しかしながら、ランタンは蒸気圧が低いためにCVD法による酸化ランタン化合物膜の形成は困難が予想される。故に、前記酸化ランタン化合物膜は、CVD法ではなくPVD法(Physical Vapor Deposition)が望ましいと考えられている（特許文献１）。
前記PVD法の候補の一つとしてMBE法(Molecular Beam Epitaxy)が挙げられる。MBE法は原料の供給レートを制御し易く、かつスパッタリング法等と比べて原料供給時における基板へのダメージが小さいといった優れた特徴がある。
一般的に、MBE法による酸化物材料の成膜は原料である金属と酸素を同時に供給することで行なう。例えば酸化ランタン化合物のLAOは、アルミニウム、ランタン及び酸素を同時に基板上に供給することで形成できる。しかしながら、MBE法で酸化ランタン化合物膜を形成する際に下記の課題がある。
金属のランタン分子の供給レートが高すぎて酸化が不十分な場合、酸化ランタン化合物膜に酸素欠損が形成され易くなることがある。大量生産ではランタンの供給レートを高くすることが望まれる。しかしながら、酸化ランタン化合物膜中の酸素欠損が含まれると電気的な絶縁性能が劣化する恐れがある。したがって、当初予定していた前記酸化ランタン化合物膜の電気的絶縁性を担保することができない場合がある。
奈良 安雄、応用物理,Vol.76,No9,1006(2007) USP 6,770,923
本発明は、電気的な絶縁性能が良好で、目的とする誘電率の酸化ランタン化合物を高い歩留まりで安定して得るための製造方法を提供することを目的とする。
本発明の一態様は、基板上に酸化ランタン化合物を製造する方法であって、
前記酸化ランタン化合物を形成する雰囲気中のH2O分子、CO分子、及びCO2分子を、ランタン原子１個に対してそれぞれ1/2個,1/5個,及び１/10個以下とする工程と、前記基板に対して、ランタンと、アルミニウム、チタン、ジルコニウム及びハフニウムからなる群より選ばれる少なくとも一種と、ランタン原子１個に対して２０個以上の酸素分子を含むようにして酸素とを同時に供給し、前記基板上に、前記アルミニウム、前記チタン、前記ジルコニウム及び前記ハフニウムからなる群より選ばれる少なくとも一種を含む前記酸化ランタン化合物を形成する工程と、を具えることを特徴とする、酸化ランタン化合物の製造方法に関する。
上記態様によれば、電気的な絶縁性能が良好で、目的とする誘電率の酸化ランタン化合物を高い歩留まりで安定して得るための製造方法を提供することができる。
以下、図面を参照して本発明の実施形態について詳細に説明する。
図１は、本実施形態に係わる製造方法において使用するMBE装置を概略的に示す構成図である。但し、図１に示すMBE装置は一例であって、前記製造方法はかかるMBE装置のみにおいて実施できるものではなく、他の構成のMBE装置を含む任意の装置を用いて実施することができる。
しかしながら、目的とする酸化ランタン化合物の主構成元素であるランタンは上述のように蒸気圧が低いので、MBE装置によれば、前記ランタンの蒸気圧をある程度まで増大させることができ、前記酸化ランタン化合物を比較的短時間で効率的に製造することができる。また、MBE装置によれば、原料の供給レートを制御し易く、かつスパッタリング装置等と比べて原料供給時における基板へのダメージが小さいといった特徴もある。
図１に示すMBE装置においては、略中央部において成膜チャンバー１が配置されており、図示しないターボ分子ポンプ等の真空ポンプを用いて、内部を真空排気するように構成されている。また、成膜チャンバー１内には、基板９を保持するためのホルダー１０が設けられており、基板９の裏面側には、基板９を所定の温度に加熱できるように基板加熱用ヒータ１２が設けられている。
さらに、基板９上での酸化ランタン化合物の厚さの面内均一性を確保するために、ホルダー１０には図示しない回転機構が設けられている。この回転機構は、自転と公転とを組み合わせた回転運動を行うように構成することができ、これによって、厚さの面内均一性をより向上させることができる。また、基板９の主面を覆うようにして、原料の供給及び停止を行うための基板シャッター１３を配置している。
なお、本実施形態において、ホルダー１０はインコネルで形成されている。インコネルはニッケルを主材料とした鉄、クロム、ニオブ、モリブデン等の遷移金属の合金であって、酸素に対して高い耐性を有する。したがって、以下に説明するように、目的とする酸化ランタン化合物を製造する際に、比較的多量の酸素を使用した場合においても、ホルダー１０の酸素による腐食を抑制することができ、長寿命化を図ることができる。
また、本実施形態では、ホルダー１０の、基板９と接触する保持部１１は、酸化アルミニウム及び酸化シリコンの少なくとも一方で形成することができる。ホルダー１０を上記のようにインコネル等で形成した場合、例えば基板９をシリコンなどの半導体基板とした場合において、インコネルを構成するクロム等の遷移金属が半導体基板中に混入すると深い準位を形成し不良の原因となる。しかしながら、保持部１１を酸化アルミニウム等から形成することにより、かかる不都合を回避することができる。
なお、保持部１１は酸化アルミニウム等から直接構成することもできるが、ホルダー１０の保持部１１に相当する部分のみをこれら物質から膜状に形成して被覆してもよい。
また、ホルダー１０をインコネルで形成すること、及び保持部１１を酸化アルミニウム等で形成することは必須の要件ではなく、以下に示すような製造方法を経れば、目的とする酸化ランタン化合物を高い歩留まりで安定して得ることができる。
成膜チャンバー１内の、基板９（ホルダー１０）の近傍には、成膜チャンバー１内に存在する物質（ガス）の分圧測定のための四重極型質量分析計２が設けられているとともに、以下に示す供給源から供給される金属分子の供給量測定のための水晶振動子型の膜厚測定計３が設けられている。
また、成膜チャンバー１には、基板９と対向するようにして酸化ランタン化合物を構成する元素の供給源が配置されている。具体的には、図１に示すように、右側から順に時計周りにクヌーセンセル（Kセル：Knudsen cell）１４，１５，１６、及び電子線加熱蒸着源１７，１８，１９が配置されている。この場合、例えば、Kセル１４にランタン、Kセル１５にチタニウム、Kセル１６にアルミニウムを投入し、電子線加熱蒸着源１７にハフニウム、電子線加熱蒸着源１８にジルコニウム、電子線加熱蒸着源１９にはランタンを投入し、これら元素の供給源とする。
なお、電子線加熱蒸着源内に、ハフニウム及びジルコニウムを投入するのは、これらの融点が高く、Kセルによる加熱では十分な蒸気圧を得ることができず、目的とする酸化ランタン化合物を得ることができない場合があるためである。また、Kセル及び電子線加熱蒸着源の双方にランタンを投入するのは、ランタンの蒸気圧が比較的低いことから、Kセル及び電子線過熱蒸着源の双方を用いることによって、より高い自由度で前記ランタンの蒸気圧を変化させ、目的とする酸化ランタン化合物をより効率的に得るためである。
各Kセルの開口部にはシャッター２３が設けられ、各電子線加熱蒸着源の開口部にもシャッター２４が設けられており、これらシャッター２３及び２４の開閉により各元素の供給及び停止を行なうことができるように構成されている。
Kセルのルツボの素材は、Kセル１４及びKセル１５にタンタル、Kセル１６に熱分解窒化ホウ素(以下PBN: Pyrolitic Boron Nitride )を用いた。PBNを用いた理由は不純物が少なく、熱伝導に優れかつ耐酸性にも優れているためである。
また、Kセル１６は、アルミニウムの供給量が経時的変化しないように、供給口付近で開口部が狭窄された構造（オリフィス）とした。また、このような構造の代わりに、Kセル１６の開口部の温度を、その底部の温度よりも高くすることによっても同様の効果を得ることができる。この場合、例えば開口部の温度を990〜1000℃とし、底部の温度を970〜980℃とする。
なお、前者の場合は、Kセルの開口部が狭窄構造を呈することによって、アルミニウムのKセル開口部での堆積如何によらず、予めKセルの略中央部を通るアルミニウムのみを抽出して安定的に供給するようにしたものであり、後者の場合は、Kセルの開口部の縁に堆積するアルミニウムを適宜溶解除去して、前記開口部の面積を確保し、アルミニウムを安定的に供給するようにしたものである。
また、Kセル１４〜１６及び電子線加熱蒸着源１７〜１９の間には、図示しない酸素供給源を配置している。前記酸素供給源からは、配管７を介して酸素がオゾン生成器８に供給され、前記酸素をオゾンに変換した後、酸素バルブ４を介して成膜チャンバー１、すなわち基板９に供給されるようになっている。また、オゾン生成器８をそのまま通過して、酸素ラジカル源６に供給され、酸素ラジカルに変換された後、酸素バルブ４を介して成膜チャンバー１、すなわち基板９に供給されるようになっている。
なお、酸素（オゾン）の流量は、配管７の途中に設けられたマスフローコントローラ５で制御する。
また、成膜チャンバー１には、真空粗引きのための準備チャンバー２０が設けられている。これによって、成膜チャンバー１内をより高い真空度に簡易に保持することができる。もし、準備チャンバー２０がないとすると、成膜チャンバー１を所定の真空度に設定する際に、長時間の排気操作やベーキング操作が必要となり、製造歩留まりが低下する。なお、準備チャンバーは図示したような１つに限られるものではなく、２以上とすることができる。
なお、準備チャンバー２０には基板９のデガスを行うためのデガス用ヒータ２２が設けられている。また、成膜チャンバー１及び準備チャンバー２０間には、ゲートバルブ２１が設けられており、このゲートバルブ２１の開閉を通じて、成膜チャンバー１及び準備チャンバー２０間を基板９が移動できるようにできるなっている。
次に、図１に示すMBE装置を用いた酸化ランタン化合物の製造方法について説明する。ここでは、代表的な酸化ランタン化合物であるランタンアルミネート（LAO）の製造方法
について説明する。ランタンアルミネートの原料であるランタン及びアルニウムの供給にはそれぞれKセル１４及び１６を用いた。また、基板９には、ｎ型のSi基板を用いた。
最初にKセル１４、Kセル１６を所定の温度にそれぞれ設定し、ルツボの温度が均一になる所定の時間を保持する。その後、Kセルシャッター２３を開くことにより原料を供給し、水晶振動子型の膜厚測定計で供給レートを測定し、例えば、ランタンおよびアルミニウムの供給レートが1:1になっていることを確認する。
次に、通常の希弗酸処理を行って表面を水素終端したSi基板９を準備チャンバー２０に導入し、準備チャンバー２０の真空度が所定の値まで達したことを確認してから準備チャンバー２０のデガス用ヒータ２２によりSi基板９を加熱する。この加熱は、主としてSi基板９のH2O等のデガスを目的としており、少なくとも１００℃以上にする。なお、上限は特に限定されないが、例えば400℃とすることができる。
上述したデガスが完了した後、ゲートバルブ２１を介して成膜チャンバー１内にSi基板９を移動し、ホルダー１０に設置する。続いて、必要に応じて、Si基板９の表面を清浄化すべく、水素が前記表面から脱離してSi（100）清浄表面が形成される温度まで昇温し、保持する。かかる温度は、例えば400〜800℃とすることができ、保持時間は１〜60分とすることができる。
なお、Si(100)清浄表面が形成できているかの確認は、例えばRHEED(Reflection High Energy Electron Diffraction)やLEED(Low Energy Electron Diffraction)、STM(Scanning Tunneling Microscopy)などでその場観察できる。
次いで、Si基板９の表面にランタン、アルミニウムそして酸素ガス(O2)を、Kセルシャッター２２及び基板シャッター１３を同時に開くことで供給し、LAO膜を形成する。この際、雰囲気中のH2O分子、CO分子、及びCO2分子を、ランタン原子１個に対してそれぞれ1/2個,1/5個,及び１/10個以下とし、前記基板に対して供給する酸素ガスを、ランタン原子１個に対して２０個以上の酸素分子を含むようにする。これによって、電気的な絶縁性能が良好で、目的とする誘電率の酸化ランタン化合物を高い歩留まりで安定して得ることができる。
なお、雰囲気中のH2O分子、CO分子、及びCO2分子を、ランタン原子１個に対してそれぞれ1/2個,1/5個,及び１/10個以下とするには、成膜チャンバー１内を予めベーキングしたり、供給源、本例では、Kセル１４及び１６中のランタンおよびアルミニウムに対してデガス処理を行ったりすることによって実現することができる。
供給される原料が金属のランタン分子であるために、酸素と反応しなかったランタン分子が真空中の残留ガスであるH2O、 CO、CO2と反応すると、水酸化ランタンや炭酸ランタンになってしまう。水酸化ランタンや炭酸ランタンは低誘電率材料であることから、酸化ランタン化合物膜中に大量に混入した場合、上述したように、意図せぬ誘電率の低下が起こる恐れがある。しかしながら、上記のようにH2O分子、CO分子、及びCO2分子の量を規定することによって、上記水酸化ランタンや炭酸ランタン等の生成を抑制し、前記誘電率低下を防止することができる。
このデガス処理は、Kセルから実際に原料を供給する際の温度よりも僅かに低い温度に前記原料を保持することによって行う。例えば、アルミニウムの場合は８００℃以上１２００℃以下で行い、ランタンの場合は９００℃以上、好ましくは１２００℃以上１４００℃以下で行う。また、デガス時間は、原料ランタンがH2O分子、CO分子、及びCO2分子をどの程度含んでいるかによるが、数時間〜数日のオーダである。特に、ランタンはランタノイド元素であって、大気中に保管しておいただけで多量の酸素を吸着するようになる。したがって、上記要件を満足するには、ランタンに対するデガス処理が特に重要である。なお、上述したデガス温度は予想外に高い温度であって、本発明者らの鋭意検討に基づいて見出されたものである。
また、酸素ガスがランタン原子１個に対して２０個以上の酸素分子を含むようにするには、上述した酸素供給源からの酸素ガスの供給量をマスフローコントローラ５で制御することによって実施する。
なお、電気的な絶縁性能が良好で、目的とする誘電率の酸化ランタン化合物を高い歩留まりで安定して得るために、上述した要件が必要とされるのは、以下に示す実験事実から導きだされるものである。
表１は、実験例１〜４におけるランタン及びアルミニウムの供給レート、並びにO2分圧を示している。なお、O2分圧は四重極質量分析計３により測定した。
Figure 2009111275
また、四重極質量分析計３によって、H2O、CO、CO2の分圧を測定したところ、それぞれ1x10-8 Torr、5x10-9 Torr、3x10-9 Torrであった。
LAO膜を所定の時間成膜した後、成膜チャンバー１から準備チャンバー２０へホルダーを移動して、LAO膜２４が成膜されたSi基板９を取り出した。その後、MIS
(Metal-Insulator-Semiconductor)キャパシタを各実験例で得たLAO膜２４毎に作製した。MISキャパシタの概略図を図2に示す。なお、LAO膜２４上にモリブデン電極２５を形成し、Si基板９の裏面にはアルミニウム電極２６を形成した。なお、これらの形成には、それぞれ電子線蒸着法と抵抗加熱法を用いた。
実験例１及び２に関するMISキャパシタの静電容量-電圧特性(以下CV特性)を図３及び図４に示すとともに、実験例１、３及び４に関するMISキャパシタの電流-電圧特性(以下IV特性)を図５に示す。
図３のCV特性は実験例１の計算から得られる理想CV曲線のフィッティング曲線とほぼ一致することが分かった。更に図５より、IV特性は理論上のFNトンネル電流とほぼ一致することが分かった。つまり実験例１の条件で形成したLAO膜は良好な絶縁性能をもつことが明らかになった。
しかしながら、実験例２に関するMISトランジスタのCV特性は図４より測定周波数によってフラットバンドが変化し、かつ理想CV曲線とも異なることからCV特性の劣化が見られた。実験例１の場合と比較して異なるのは、アルミニウム及びランタン供給レートに対するO2分圧であることから、O2の供給量不足によってCV特性に影響が出るほどの酸素欠損がLAO膜中に形成されたためと考えられる。以上より、今回のランタンとアルミニウムの供給レートである1×1013[cm-2・s-1]に対するO2分圧は5x10-7[Torr]以上必要であることが明らかとなった。つまり、ランタンの供給レートに対するO2分圧の比率において、O2分圧を十分高くする必要があることを示している。
なお、ランタン及びアルミニウムの供給レートは、実際に得られたLAO膜に対してICP分析（誘導結合プラズマ分析）を行い、ランタン及びアルミニウムの重量を実際に測定するとともに、測定した重量をランタン及びアルミニウムの原子量で除して単位体積当りのランタン数及びアルミニウム数を求めた後、前記LAO膜の厚さを乗じるとともに、成膜時間で除することによって求めたものである。
次に、実験例１〜４に関するMISトランジスタの電気特性の結果を表２に示す。
Figure 2009111275
表２より、実験例１に関するMISトランジスタのみCV特性、IV特性が良好なランタンアルミネートが形成できることが分かった。かかる観点より、実験例１の成膜条件を定量化し、供給されるO2ガスと残留ガスの主成分であるH2O、CO及びCO2のそれぞれの分子とが、Si基板に衝突している数とを求めた。上述したように、これらのガス成分は、圧力（分圧）表示されているが、これらの圧力において、単位時間、単位面積当たりにSi基板に衝突する分子の数はHertz-Knudsenの式
Figure 2009111275
 から求めることができる。
したがって、(１)式から実験例１の場合で供給されたO2、H2O、CO、CO2のSi基板に衝突する数をそれぞれの分圧から求め、上述のようにして得たランタン及びアルミニウムの供給量と併せて表３に示す。また、O2ガス等は成膜チャンバー１内に均一に充満してSi基板と接触していると考えられるので、上記（１）式では、Si基板とO2ガス等との供給源との距離はパラメータとして含まれない。
Figure 2009111275
表３から、ランタン及びアルミニウム対するO2、H2O、CO及びCO2の比（ランタン及びアルミニウムを１とした場合）が求まる。衝突数の比は原子、分子の数の比となり、その結果を表４に示す。
Figure 2009111275
なお、上述した内容から明らかなように、表３におけるO2量は、良好なCV特性等を得るために必要な下限値を示している。また、H2O、CO、CO2量は、雰囲気中のH2O分子、CO分子、及びCO2分子は上記O2ガスとは異なって、酸化ランタン化合物を形成するために積極的に供給する原料ガスではなく、雰囲気中に残存するガス成分である。したがって、ランタンの供給レートに関して考察すべきものではなく、LAO膜の絶縁性能を考慮して決定されるべきものであって、表3に示すH2O、CO、CO2量は、後述するように、表3に示す酸素分子数を下限値とした場合に、表2に示す良好な電気特性を得るための上限値である。
一方、電気的な絶縁性能が良好で、目的とする誘電率の酸化ランタン化合物を高い歩留まりで安定して得るには、O2分圧を高める必要がある。このような観点からO2分圧の最大値は装置イオンゲージや基板、kセルのヒータ酸化などによる劣化を考慮して、例えば1×10-４[Torr]とすることができる。したがって、上記表3と同様に（１）式を用いて単位時間、単位面積当たりにSi基板に衝突するO2分子の数を求めると4×1016となり、さらに、表3に示すランタン（及びアルミニウム）の供給レート（1×1013）で規格化することによって、4000となる。すなわち、供給できるO2ガスの上限は、ランタン原子1個当り4000となる。
一方、上述したように、雰囲気中のH2O分子、CO分子、及びCO2分子は上記O2ガスとは異なって、酸化ランタン化合物を形成するために積極的に供給する原料ガスではなく、雰囲気中に残存するガス成分である。したがって、ランタンの供給レートに関して考察すべきものではなく、上記同様に、LAO膜の絶縁性能を考慮して決定されるべきものである。このため、O2ガスの最大値4000に対しても、ランタン原子1個当り、それぞれ1/2以下、1/5以下、1/10以下とすべきものである。このことは、O2ガスの供給レートが増大してもH2O分子等の数が増大するものではなく、H2O分子等はあくまで雰囲気中に残存し、酸化ランタン形成時において、酸化ランタンに付着し、以下に示すようにその特性を変化（劣化）させるものだからである。
また、実験例３及び４に関するMISトランジスタの静電容量-電圧特性(以下CV特性)を図６に示す。計算から得られる理想CV曲線と比較すると、実験例３に関するMISトランジスタのCV特性と、実験例４に関するMISトランジスタのCV特性はほぼ一致することから、これらのCV特性は良好であることが分かった。
ところが、図５に示すように、実験例１に関するIV特性よりも、実験例３及び４に関するIV特性では、大幅にリーク電流が大きいことが分かる。これは、実験例１におけるH2O、CO、CO2分子数は、それぞれ1／2，1／5，1／10であって上記上限値と等しいが、実験例３及び４におけるH2O、CO、CO2分子数は、上記上限値を超えていることによる（表１の実験例毎のランタン供給量とそのときのH2O分圧等参照）。実際、得られたLAO膜のHRBS（High-resolution Rutherford Back Scattering）分析を行ったところ、炭素量が、実験例３及び４で得たLAOに対して実験例１で得たLAOが少ないことが分かった。
炭素は残留ガスつまりCO及びCO2が供給時にランタンアルミネート膜中に取り込まれたものと考えられる。これは、供給される原料が金属のランタン分子であるために、酸素と反応しなかったランタン分子が真空中の残留ガスであるH2O、 CO、CO2と反応し水酸化ランタンや炭酸ランタンになったものと予想される。したがって、実験例3及び4では、実験例１と比較して残留するH2O分子等の割合が高いため、水酸化ランタンや炭酸ランタンの生成割合が実験例１と比較して増大し、その絶縁性能を劣化させるためにリーク電流が増大したものと考えられる。
通常、H2O、CO、CO2等の分子は酸化シリコン膜や酸化アルミニウム膜を形成する場合では酸化促進材となり、酸素欠損を抑制し絶縁性能を向上させる効果がある。しかしながら、LAO膜の場合は劣化することが分かった。
なお、実験例2では、H2O、CO、CO2分子数の上限値1／2，1／5，1／10をそれぞれ満足しているが、O2ガスの下限値20を満足していない（表１の実験例毎のランタン供給量、O2分圧とそのときのH2O分圧等参照）。
上記実施例ではランタンを供給する方法としてK セルを用いたが、アルミニウムやチタン等を供給する場合に、図１で示すように、電子線加熱蒸着源を用いてもよい。また成膜した酸化ランタン化合物はランタンアルミネートであったが、アルミニウムに変えてハフニウムやジルコニウム、チタニウムでもランタンの供給レートにおいてほぼ同様の関係が得られた。つまりランタン分子がH2O 、COやCO2を吸収することによるものと考えられ、酸化ランタン化合物に特徴的な現象と考えられる。
さらにランタンアルミネートを形成するにあたっては、酸化種としてO2分子ではなく、ラジカル酸素やオゾンを用いることもできる。この場合は、O2分子に比較して酸化力が増大し、酸素欠損が形成されにくくなるため、その分圧が上述した5x10-7[Torr]より低い場合であっても、同様の作用効果を得ることができる。
また、上記ランタンアルミネートの場合、アルミナとランタンアルミネートの積層構造形成が容易である。例えば、最初にランタンのKセルのシャッターを閉じてアルミニウムとO2ガスとを供給することでアルミナを形成し、続いてランタンのシャッターを開いてランタンアルミネートを連続して成膜可能である。また、この成膜チャンバーではハフニウムも電子線蒸着法により供給可能であることから、同様に酸化ハフニウムとランタンアルミネートとの積層構造の連続成膜が可能である。
さらに、ランタノイド元素のアルミネート膜もしくはハフネート膜の製造方法も類似の製造方法で作製可能である。ランタノイド元素はランタンと同様に高温で供給される傾向があり、Kセルの加熱温度を変えるだけでよい。
また、上記実施例では、Si基板を用いた場合について説明したが、本発明はSi基板以外のその他の半導体基板や、半導体基板以外の汎用の基板に対しても用いることができる。
次に、上記のようにして得た酸化ランタン化合物を用いた実際のデバイス構造であるMONOSメモリについて説明する。
図７〜１１は、本実施形態におけるMONOSメモリの製造方法を説明するための工程図である。最初に、図7に示すように、Si基板３１上にトンネル絶縁層として酸窒化シリコン層３２を例えば厚さ5nmに形成し、次いで、電荷蓄積層としてCVD法により窒化シリコン層３３を例えば厚さ5nmに形成し、次いで、ブロック絶縁層としてCVD法による酸化アルミニウム層３４を例えば厚さ5nmに形成する。その後、上述したMBE法によるアルミン酸ランタン層３５を例えば厚さ5nmに形成し、制御ゲート電極としてスパッタ法により窒化タンタル層３６を形成する。
なお、本実施形態では、酸化アルミニウム層３４を形成した後に1000℃の加熱を行って酸化アルミニウム層３４を安定化させてから、アルミン酸ランタン層３５を形成する。これによって、電荷蓄積層である窒化シリコン３３とアルミン酸ランタン層３５との反応を抑制することができる。
次いで、図８に示すように、窒化タンタル層３６上にマスク３７を形成し、マスク３７を介して窒化タンタル層３６から酸窒化シリコン層３２までをイオンエッチングし、Si基板３１の表面を露出させる（図９）。次いで、図１０に示すように、ドナーであるリン（Ｐ）のイオン注入を行なってイオン注入領域３８を形成し、900℃の熱処理を施してイオン注入領域３８を活性化領域３９とすることによってMONOS型メモリを形成することができる（図１１）。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
本実施形態で使用するＭＢＥ装置の概略構成図である。 実施例におけるＭＩＳキャパシタの概略構成図である。 実施例におけるＭＩＳキャパシタの容量-電圧特性を示すグラフである。 同じく、実施例におけるＭＩＳキャパシタの容量-電圧特性を示すグラフである。 実施例におけるＭＩＳキャパシタの電流-電圧特性を示すグラフである。 実施例におけるＭＩＳキャパシタの容量−電圧特性を示すグラフである。 MONOSメモリの製造方法を説明するための工程図である。 同じく、MONOSメモリの製造方法を説明するための工程図である。 同じく、MONOSメモリの製造方法を説明するための工程図である。 同じく、MONOSメモリの製造方法を説明するための工程図である。 同じく、MONOSメモリの製造方法を説明するための工程図である。
符号の説明
１ 成膜チャンバー
２ 四重極型質量分析計
３ 膜厚測定計
４ 酸素供給バルブ
５ マスフローコントローラ
６ 酸素ラジカル源
７ 酸素ガスの供給配管
８ オゾン生成器
９ 基板
１０ ホルダー
１１ 基板とホルダーとの接触部
１２ 基板用ヒータ
１３ 基板シャッター
１４ Kセル（ランタン）
１５ Kセル（チタニウム）
１６ Kセル（アルミニウム）
１７ 電子線加熱蒸着源（ハフニウム）
１８ 電子線加熱蒸着源（ジルコニウム）
１９ 電子線加熱蒸着源（ランタン）
２０ 準備チャンバー
２１ ゲートバルブ
２２ デガス用ヒータ
２３ Kセルシャッター
２４ 電子線加熱蒸着源シャッター

Claims (12)

  1. 基板上に酸化ランタン化合物を製造する方法であって、
    前記酸化ランタン化合物を形成する雰囲気中のH2O分子、CO分子、及びCO2分子を、ランタン原子１個に対してそれぞれ1/2個,1/5個,及び１/10個以下とする工程と、
    前記基板に対して、ランタンと、アルミニウム、チタン、ジルコニウム及びハフニウムからなる群より選ばれる少なくとも一種と、ランタン原子１個に対して２０個以上の酸素分子を含むようにして酸素とを同時に供給し、前記基板上に、前記アルミニウム、前記チタン、前記ジルコニウム及び前記ハフニウムからなる群より選ばれる少なくとも一種を含む前記酸化ランタン化合物を形成する工程と、
    を具えることを特徴とする、酸化ランタン化合物の製造方法。
  2. 前記ランタン、前記アルミニウム及び前記チタンの少なくとも一つは、電子線加熱蒸着法またはクヌーセンセルを用いた分子線蒸着法により、前記基板に供給することを特徴とする、請求項１に記載の酸化ランタン化合物の製造方法。
  3. 前記ジルコニウム及び前記ハフニウムの少なくとも一方は、電子線加熱蒸着法により前記基板に供給することを特徴とする、請求項１又は２に記載の酸化ランタン化合物の製造方法。
  4. 前記ランタンを前記基板に供給する以前に、その供給源を前記真空中で９００℃以上の温度に加熱することを特徴とする、請求項１〜３のいずれか一に記載の酸化ランタン化合物の製造方法。
  5. 前記酸素は、酸素ラジカル及びオゾンの少なくとも一方であることを特徴とする、請求項１〜４のいずれか一に記載の酸化ランタン化合物の製造方法。
  6. 前記基板上に前記酸化ランタン化合物を形成する以前に、前記基板を１００℃以上に加熱する工程を具えることを特徴とする、請求項１〜５のいずれか一に記載の酸化ランタン化合物の製造方法。
  7. 前記アルミニウムを、前記クヌーセンセルを用いた分子線蒸着法によって供給する際に、前記クヌーセンセルの開口部の温度を、前記クヌーセンセルの底部の温度よりも高くすることを特徴とする、請求項２に記載の酸化ランタン化合物の製造方法。
  8. 前記アルミニウムを、前記クヌーセンセルを用いた分子線蒸着法によって供給する際に、
    前記クヌーセンセルの開口部を狭窄することを特徴とする、請求項２に記載の酸化ランタン化合物の製造方法。
  9. 前記基板は、インコネルを含むホルダーで保持することを特徴とする、請求項１〜８のいずれか一に記載の酸化ランタン化合物の製造方法。
  10. 前記ホルダーの、前記基板と接触する保持部は、酸化アルミニウム及び酸化シリコンの少なくとも一方を含むことを特徴とする、請求項９に酸化ランタン化合物の製造方法。
  11. 前記基板は、半導体基板であることを特徴とする、請求項１〜１０のいずれか一に記載の酸化ランタン化合物の製造方法。
  12. 前記半導体基板は、シリコン基板であることを特徴とする、請求項１１に記載の酸化ランタン化合物の製造方法。
JP2007284108A 2007-10-31 2007-10-31 酸化ランタン化合物の製造方法 Expired - Fee Related JP5100313B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007284108A JP5100313B2 (ja) 2007-10-31 2007-10-31 酸化ランタン化合物の製造方法
US12/051,286 US7736446B2 (en) 2007-10-31 2008-03-19 Method for manufacturing a lanthanum oxide compound
KR1020080107350A KR20090045106A (ko) 2007-10-31 2008-10-30 산화란타늄 화합물의 제조 방법
CNA2008101739405A CN101423932A (zh) 2007-10-31 2008-10-31 制造氧化镧复合物的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007284108A JP5100313B2 (ja) 2007-10-31 2007-10-31 酸化ランタン化合物の製造方法

Publications (2)

Publication Number Publication Date
JP2009111275A true JP2009111275A (ja) 2009-05-21
JP5100313B2 JP5100313B2 (ja) 2012-12-19

Family

ID=40581305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007284108A Expired - Fee Related JP5100313B2 (ja) 2007-10-31 2007-10-31 酸化ランタン化合物の製造方法

Country Status (4)

Country Link
US (1) US7736446B2 (ja)
JP (1) JP5100313B2 (ja)
KR (1) KR20090045106A (ja)
CN (1) CN101423932A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213363A (ja) * 2015-05-12 2016-12-15 国立研究開発法人情報通信研究機構 超伝導トンネル接合素子の形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101120150B1 (ko) * 2003-03-17 2012-03-23 시그마-알드리치컴퍼니 금속 옥사이드층 또는 금속 옥사이드 필름 증착용 전구체
JP5178152B2 (ja) * 2007-11-05 2013-04-10 株式会社東芝 相補型半導体装置及びその製造方法
TW200949939A (en) * 2008-05-23 2009-12-01 Sigma Aldrich Co High-k dielectric films and methods of producing using titanium-based β -diketonate precursors
TWI467045B (zh) * 2008-05-23 2015-01-01 Sigma Aldrich Co 高介電常數電介質薄膜與使用鈰基前驅物製造高介電常數電介質薄膜之方法
FR3025219B1 (fr) * 2014-09-03 2016-12-02 Riber Dispositif sous vide pour le traitement ou l'analyse d'un echantillon
FR3025220B1 (fr) * 2014-09-03 2016-09-09 Riber Dispositif sous vide pour le traitement ou l'analyse d'un echantillon

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61274328A (ja) * 1985-05-30 1986-12-04 Hitachi Ltd 半導体装置用エピタキシヤル絶縁膜とその製造方法
JP2001284349A (ja) * 2000-02-07 2001-10-12 Lucent Technol Inc シリコン基材装置のための高誘電率ゲート酸化物
JP2002134485A (ja) * 2000-10-23 2002-05-10 Matsushita Electric Ind Co Ltd 絶縁膜製造装置
JP2007273531A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 半導体装置およびその製造方法
JP2007529112A (ja) * 2003-11-12 2007-10-18 フリースケール セミコンダクター インコーポレイテッド 高ｋ誘電体膜

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0130835B1 (en) * 1983-07-01 1990-05-02 Hitachi, Ltd. High temperature stable catalyst, process for preparing same and process for conducting chemical reaction using same
US4879079A (en) * 1984-07-16 1989-11-07 Gte Products Corporation Formation of lanthanum aluminate
US5055169A (en) * 1989-03-17 1991-10-08 The United States Of America As Represented By The Secretary Of The Army Method of making mixed metal oxide coated substrates
JPH04285012A (ja) * 1991-03-15 1992-10-09 Fujitsu Ltd 酸化物超伝導体薄膜の形成方法
US5470668A (en) * 1994-03-31 1995-11-28 The Regents Of The University Of Calif. Metal oxide films on metal
US5478610A (en) * 1994-09-02 1995-12-26 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
US6077344A (en) * 1997-09-02 2000-06-20 Lockheed Martin Energy Research Corporation Sol-gel deposition of buffer layers on biaxially textured metal substances
JP3965711B2 (ja) * 1996-10-25 2007-08-29 株式会社日立製作所 窒素酸化物の浄化触媒及び浄化方法
US6156630A (en) * 1997-08-22 2000-12-05 Micron Technology, Inc. Titanium boride gate electrode and interconnect and methods regarding same
WO1999023271A1 (de) * 1997-11-03 1999-05-14 Siemens Aktiengesellschaft Erzeugnis, insbesondere bauteil einer gasturbine, mit keramischer wärmedämmschicht
US6770923B2 (en) * 2001-03-20 2004-08-03 Freescale Semiconductor, Inc. High K dielectric film
US6893984B2 (en) * 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US7049192B2 (en) * 2003-06-24 2006-05-23 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectrics
US20050242387A1 (en) * 2004-04-29 2005-11-03 Micron Technology, Inc. Flash memory device having a graded composition, high dielectric constant gate insulator
US7494939B2 (en) * 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US7514387B2 (en) * 2005-02-15 2009-04-07 Umicore Ag & Co. Kg Reformer and method of making the same
US7504085B2 (en) * 2005-05-12 2009-03-17 Basf Catalysts Llc Alumina-based perovskite catalysts and catalyst supports

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61274328A (ja) * 1985-05-30 1986-12-04 Hitachi Ltd 半導体装置用エピタキシヤル絶縁膜とその製造方法
JP2001284349A (ja) * 2000-02-07 2001-10-12 Lucent Technol Inc シリコン基材装置のための高誘電率ゲート酸化物
JP2002134485A (ja) * 2000-10-23 2002-05-10 Matsushita Electric Ind Co Ltd 絶縁膜製造装置
JP2007529112A (ja) * 2003-11-12 2007-10-18 フリースケール セミコンダクター インコーポレイテッド 高ｋ誘電体膜
JP2007273531A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213363A (ja) * 2015-05-12 2016-12-15 国立研究開発法人情報通信研究機構 超伝導トンネル接合素子の形成方法

Also Published As

Publication number Publication date
US7736446B2 (en) 2010-06-15
US20090107586A1 (en) 2009-04-30
KR20090045106A (ko) 2009-05-07
CN101423932A (zh) 2009-05-06
JP5100313B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
JP5100313B2 (ja) 酸化ランタン化合物の製造方法
JP4792132B2 (ja) 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体
JP5038659B2 (ja) 正方晶系構造のジルコニウム酸化膜形成方法及びその膜を備えたキャパシタの製造方法
US6989573B2 (en) Lanthanide oxide/zirconium oxide atomic layer deposited nanolaminate gate dielectrics
TWI392022B (zh) Semiconductor device manufacturing apparatus and method
JP4494525B1 (ja) 誘電体膜の製造方法、半導体装置の製造方法、誘電体膜、およびコンピュータ読み取り可能な記録媒体
KR20140144222A (ko) 원자층 퇴적
US20090004801A1 (en) Method of forming lutetium and lanthanum dielectric structures
JPWO2012073471A1 (ja) 不揮発性記憶素子およびその製造方法
JP4502189B2 (ja) 薄膜の形成方法および半導体装置の製造方法
US20230114347A1 (en) Method of forming transition metal dichalcogenide thin film
Lee et al. Improved interface quality of atomic-layer-deposited ZrO2 metal-insulator-metal capacitors with Ru bottom electrodes
US10074872B2 (en) Solid electrolyte containing oxynitride, and secondary battery including the solid electrolyte
JP2016026987A (ja) プロトン伝導性酸化物
US20110038094A1 (en) Capacitor
Kolkovsky et al. Point defects in stoichiometric and nonstoichiometric metal oxides for modern microelectronics
US20200313218A1 (en) Method for manufacturing an electrolyte for solid oxide cells by magnetron cathode sputtering
JP2016146382A (ja) Ｍｏｓキャパシタ及びｍｏｓｆｅｔ
KR102580742B1 (ko) 박막 결정 특성 제어를 위한 전구체 주입 및 퍼지 단계를 갖는 원자층 증착법
Seo et al. Crystallization and wet etching characteristics of atomic layer deposited HfO2 films using Hf ([N (CH3)(C2H5)] 3 [OC (CH3) 3]) precursor and O3 oxidant
PT104865A (pt) Barreira metálica de magnésio contra a difusão de oxigénio aplicada a dispositivos de microelectrónica
Nishida et al. Atomic layer deposition of Y 2 O 3 films using a novel liquid homoleptic yttrium precursor tris (sec-butylcyclopentadienyl) yttrium [Y (s BuCp) 3] and water
US20170271185A1 (en) Thin Film Device Fabrication Methods and Apparatus
JP2019189487A (ja) 酸化亜鉛薄膜の形成方法
Ozawa et al. La 2 O 3 insulators prepared by ALD using La (i PrCp) 3 source: Self-limiting growth conditions and electrical properties

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110427

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5100313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees