JP2007273531A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007273531A JP2007273531A JP2006094285A JP2006094285A JP2007273531A JP 2007273531 A JP2007273531 A JP 2007273531A JP 2006094285 A JP2006094285 A JP 2006094285A JP 2006094285 A JP2006094285 A JP 2006094285A JP 2007273531 A JP2007273531 A JP 2007273531A
- Authority
- JP
- Japan
- Prior art keywords
- adsorption layer
- dielectric film
- semiconductor substrate
- semiconductor device
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】単結晶半導体基板1と、単結晶半導体基板に吸着した金属元素を含み、単結晶半導体基板表面の原子配列と整合した単一の周期構造を有する吸着層2と、吸着層上に形成された誘電体膜3と、誘電体膜上に形成された電極4とを備え、吸着層を構成する金属元素の酸化物、単結晶半導体基板の元素の酸化物、および誘電体膜を構成する金属元素の酸化物の単位酸素当たりの標準生成エンタルピーをそれぞれ、ΔHa、ΔHs、ΔHdとしたとき、ΔHa≧ΔHdかつΔHs≧ΔHdの関係を満足する金属元素で吸着層および誘電体膜が形成されている
【選択図】図1
Description
a)界面反応層を抑制することと、
b)界面の欠陥を抑制し界面準位を低減すること、
が重要となる。
Y. Nishikawa, T. Yamaguchi, M. Yoshiki, H. Satake, and N. Fukushima, Appl. Phys. Lett. 81, 4386(2002) S. Jeon, F.J. Walker, C. A. Billman, R. A. Mckee and H. Hwang, IEDM Tech. Dig.p955 (2002) R. A. Mckee, F. J. Walker and M. F. Chisholm, Phys. Rev. Lett. 81, 3014(1998) Y. Liang, S. Gan, and M. Engelhard, Appl. Phys. Lett. 79, 3591(2001)
a)半導体基板と誘電体膜との界面に単一の周期構造をもつ金属元素の吸着層を形成して界面反応層の形成を抑制し、
b)吸着層の耐酸化性を維持できる成膜条件下において酸素欠損を形成し難い誘電体材料を選択してゲート絶縁膜に用いる
ことが必要であると考えた。
吸着層の形成方法の第1例として、金属元素としてSrを用い、Sr/Si(100)2×1構造の吸着層を形成する方法について説明する。Srの供給方法は分子線エピタキシー法(MBE(Molecular Beam Epitaxy)法)を用いた。Sr/Si(100)2×1構造の成膜工程を図2(a)乃至図3(b)を参照して説明する。
次に、吸着層の形成方法の第2の例として、吸着層の金属元素としてBaを用い、Ba/Si(100)2×1構造の吸着層を形成する方法について説明する。Ba/Si(100)2×1構造を形成する方法には電子線蒸着法を用いる。
吸着層上の高誘電体膜として、アルミン酸ランタン膜(LaAlO3:LAO)を用い、吸着層としてSr/Si(100)2×1構造を有する例を示す。LAO膜はLa2O3とAl2O3の単位酸素当たりにおける標準生成エンタルピーの値がSrOやSiO2の値よりも小さいことから、LAO膜は低温もしくは低酸素分圧の酸素雰囲気下でも酸素欠損が形成されにくく良好な絶縁性を維持することができる。LAO膜はSr吸着層と同様にMBE法にて成膜した。LAO膜の成膜方法を以下に示す。Si(100)2×1構造を形成した後、基板温度を200℃〜700℃に設定しランタン金属(La)及びアルミニウム金属(Al)のkセルを用いてLa、Alを酸素分圧1×10−8torr〜1×10−6torrの酸素雰囲気中で供給することによりLAO膜を形成できる。LAO膜の膜厚は2.8nm形成とし、最後に電子線蒸着法にてモリブデン電極(Mo)を形成した。ゲート電極とSi基板間の容量−電圧測定(CV測定)を実施した結果、CV特性から見積もられた酸化膜換算膜厚(EOT(Equivalent Oxide Thickness))は0.5nmと非常に薄い膜を形成できた。またMISFETを作製して界面準位を測定したところ、9.0×109eV−1cm−2とSiO2と同程度まで低減することができ、高移動度のMISFETを形成できた。加えて、断面TEM観察によって界面反応層を有しないことを確認し、更にTEM/HAADF像においてSr/Si(100)2×1構造の存在を確認できた。
次に、吸着層2としてBa/Si(100)2×1構造を、高誘電体膜3としてハフニウムアルミネート(HfAlON)を用いた例を示す。まず、Si基板上にBa/Si(100)2×1構造の吸着層を形成した後に基板温度を200℃以上700℃以下に設定し、N2及びO2の1:1の混合ガス(合計圧力:1×10−8torr〜1×10−6torr)を成膜チャンバーに導入した。次に3kwのスパッタガンを用いてHfAlOターゲットをスパッタリングすることでHfAlON膜をSi基板に成膜した。HfAlON膜を2.5nm形成し、Si基板を成膜チャンバーから取り出した後に断面TEM観察を行うことで、界面反応層が抑制されていることを確認した。この膜に電子線蒸着法にてMo電極を形成したあとでCV測定を実施した結果、見積もられた酸化膜換算膜厚(EOT)は0.6nmと非常に薄い膜を形成できた。また、界面準位は8.7×10−9cm−2まで低減することができた。この方法で形成したゲート絶縁膜を用いたMISFETを形成したところ、非常に高移動度をもつ高速なMISFETを形成することができた。
比較例1として、吸着層としてSr/Si(100)2×1構造を、高誘電体膜としてTiO2膜を用いる。TiO2膜の成膜はMBE法を用いた。Sr/Si(100)2×1構造は吸着層の形成方法1に示した方法と同じ方法を用いて形成する。TiO2膜は基板温度200℃以上400℃以下において、チタン(Ti)金属の蒸発源を用いて1×10−8〜1×10−6torrの酸素雰囲気中でTiO2膜をSr/Si(100)2×1構造上に供給し11.2nm成膜した。
上記の例では吸着層の形成を2例示し、それに対して高誘電体膜の成膜を2例示したが、吸着層の金属元素と誘電体膜の組み合せは、標準生成エンタルピーの一覧を示す図7を参照して、以下のように決定することができる。
してはAl、Mg、Ca、Sr、Ba、Ra、Ti、Zr、Hfの中から選択できる。
2 吸着層
3 誘電体膜
4 電極
5 ソース・ドレイン
Claims (9)
- 単結晶半導体基板と、
前記単結晶半導体基板に吸着した金属元素を含み、前記単結晶半導体基板表面の原子配列と整合した単一の周期構造を有する吸着層と、
前記吸着層上に形成された誘電体膜と、
前記誘電体膜上に形成された電極と
を備え、
前記吸着層を構成する金属元素の酸化物、前記単結晶半導体基板の元素の酸化物、および前記誘電体膜を構成する金属元素の酸化物の単位酸素当たりの標準生成エンタルピーをそれぞれ、ΔHa、ΔHs、ΔHdとしたとき、ΔHa≧ΔHdかつΔHs≧ΔHdの関係を満足する金属元素で前記吸着層および前記誘電体膜が形成されていることを特徴とする半導体装置。 - 前記吸着層は、Al、Mg、Ca、Sr、Ba、Ra、Ti、Zr、Hfの中から少なくとも一つの元素を含み、前記誘電体膜はAl2O3またはLnAlO3(ここで、Lnは、Sc、Y、Pr、Nd、Pm、Sm、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luのいずれか1つ)であることを特徴とする請求項1記載の半導体装置。
- 前記吸着層はTi、Ba、Ra、Zr、Hfの中から少なくとも一つの元素を含み、前記誘電体膜はZr2Hf2O7、Hf2Al2O7、およびLn2Hf2O7(ここで、LnはSc、Y、Pr、Nd、Pm、Sm、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luのいずれか1つ)のいずれかであることを特徴とする請求項1記載の半導体装置。
- 前記吸着層はTi、Ba、Ra、Zrの中から少なくとも一つの元素を含み、前記誘電体膜はZrO2、Zr2Al2O7およびLn2Zr2O7(ここで、LnはSc、Y、Pr、Nd、Pm、Sm、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luのいずれか1つ)のいずれかであることを特徴とする請求項1記載の半導体装置。
- 前記吸着層を構成する金属元素はMg、Ca、Sr、Ba、Raから少なくとも1種類選択され、その面密度は前記半導体基板表面の原子の面密度の1/2であることを特徴とする請求項1乃至4のいずれかに記載の半導体装置。
- 前記半導体基板の断面構造の単位胞の単位ベクトルを→a1、→a2とすると、前記吸着層の周期構造の単位胞は2×→a1、1×→a2を単位ベクトルとする特徴とする請求項1乃至5のいずれかに記載の半導体装置。
- 単結晶半導体基板表面に金属元素を供給するステップと、
前記単結晶半導体基板を加熱することより前記単結晶半導体基板表面の原子配列と整合した単一の原子配列をした吸着層を形成するステップと、
前記吸着層上に誘電体膜を形成するステップと、
前記誘電体膜上にゲート電極を形成するステップと、
を備えたことを特徴とする半導体装置の製造方法。 - 前記金属元素はSrであり、
前記吸着層における単一の原子配列は、Sr/Si(100)2×1構造であり、
前記吸着層を形成するステップは、加熱温度を650℃以上850℃以下とすることにより、余分に供給したSrを前記半導体基板から脱離させるステップを備えていることを特徴とする請求項7記載の半導体装置の製造方法。 - 前記誘電体膜を形成するステップは、基板温度が200℃以上700℃以下であり、酸素分圧1×10−8torr以上1×10−6torr以下の雰囲気で行うことを特徴とする請求項7又は8記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006094285A JP4868910B2 (ja) | 2006-03-30 | 2006-03-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006094285A JP4868910B2 (ja) | 2006-03-30 | 2006-03-30 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007273531A true JP2007273531A (ja) | 2007-10-18 |
JP4868910B2 JP4868910B2 (ja) | 2012-02-01 |
Family
ID=38676065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006094285A Expired - Fee Related JP4868910B2 (ja) | 2006-03-30 | 2006-03-30 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4868910B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111275A (ja) * | 2007-10-31 | 2009-05-21 | Toshiba Corp | 酸化ランタン化合物の製造方法 |
JP2010067929A (ja) * | 2008-09-12 | 2010-03-25 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2014523131A (ja) * | 2011-06-27 | 2014-09-08 | クリー インコーポレイテッド | チャンネル移動度を増加させた半導体デバイスを製造するためのウェット・ケミストリー・プロセス |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11168096A (ja) * | 1997-12-04 | 1999-06-22 | Sony Corp | 高誘電酸化膜の形成方法 |
JP2000332007A (ja) * | 1999-03-17 | 2000-11-30 | Matsushita Electric Ind Co Ltd | 誘電体膜の形成方法およびその形成装置 |
JP2001077102A (ja) * | 1999-09-01 | 2001-03-23 | Matsushita Electric Ind Co Ltd | 誘電体膜およびその形成方法 |
JP2002043565A (ja) * | 2000-07-26 | 2002-02-08 | Toshiba Corp | 半導体装置の製造方法 |
JP2004153238A (ja) * | 2002-10-31 | 2004-05-27 | Sharp Corp | CMOSアプリケーション用の多重高κゲート誘電体を堆積する方法 |
JP2004214661A (ja) * | 2002-12-31 | 2004-07-29 | Texas Instruments Inc | トランジスタゲートの製造及び高誘電率ゲート誘電体の粗さを減少する方法 |
JP2005294564A (ja) * | 2004-03-31 | 2005-10-20 | Toshiba Corp | 半導体デバイスおよび半導体デバイスの製造方法 |
JP2006080409A (ja) * | 2004-09-13 | 2006-03-23 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2006120848A (ja) * | 2004-10-21 | 2006-05-11 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2006
- 2006-03-30 JP JP2006094285A patent/JP4868910B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11168096A (ja) * | 1997-12-04 | 1999-06-22 | Sony Corp | 高誘電酸化膜の形成方法 |
JP2000332007A (ja) * | 1999-03-17 | 2000-11-30 | Matsushita Electric Ind Co Ltd | 誘電体膜の形成方法およびその形成装置 |
JP2001077102A (ja) * | 1999-09-01 | 2001-03-23 | Matsushita Electric Ind Co Ltd | 誘電体膜およびその形成方法 |
JP2002043565A (ja) * | 2000-07-26 | 2002-02-08 | Toshiba Corp | 半導体装置の製造方法 |
JP2004153238A (ja) * | 2002-10-31 | 2004-05-27 | Sharp Corp | CMOSアプリケーション用の多重高κゲート誘電体を堆積する方法 |
JP2004214661A (ja) * | 2002-12-31 | 2004-07-29 | Texas Instruments Inc | トランジスタゲートの製造及び高誘電率ゲート誘電体の粗さを減少する方法 |
JP2005294564A (ja) * | 2004-03-31 | 2005-10-20 | Toshiba Corp | 半導体デバイスおよび半導体デバイスの製造方法 |
JP2006080409A (ja) * | 2004-09-13 | 2006-03-23 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2006120848A (ja) * | 2004-10-21 | 2006-05-11 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111275A (ja) * | 2007-10-31 | 2009-05-21 | Toshiba Corp | 酸化ランタン化合物の製造方法 |
JP2010067929A (ja) * | 2008-09-12 | 2010-03-25 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2014523131A (ja) * | 2011-06-27 | 2014-09-08 | クリー インコーポレイテッド | チャンネル移動度を増加させた半導体デバイスを製造するためのウェット・ケミストリー・プロセス |
US9269580B2 (en) | 2011-06-27 | 2016-02-23 | Cree, Inc. | Semiconductor device with increased channel mobility and dry chemistry processes for fabrication thereof |
US9396946B2 (en) | 2011-06-27 | 2016-07-19 | Cree, Inc. | Wet chemistry processes for fabricating a semiconductor device with increased channel mobility |
Also Published As
Publication number | Publication date |
---|---|
JP4868910B2 (ja) | 2012-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4492783B2 (ja) | 半導体装置及びその製造方法 | |
He et al. | Effect of postdeposition annealing on the thermal stability and structural characteristics of sputtered HfO2 films on Si (1 0 0) | |
TWI232588B (en) | A method for making a semiconductor device having an ultra-thin high-k gate dielectric | |
US6955973B2 (en) | Method for forming a semiconductor device | |
US7495264B2 (en) | Semiconductor device with high dielectric constant insulating film and manufacturing method for the same | |
KR101052587B1 (ko) | 유전체막 및 유전체막을 사용하는 반도체 디바이스 | |
JP5203133B2 (ja) | 半導体デバイスの製造方法 | |
JP2009059882A (ja) | 半導体装置 | |
EP2449579A2 (en) | Methods of forming oxide layers on substrates | |
JP4181195B2 (ja) | 絶縁膜、およびそれを用いた半導体装置 | |
CN1551371A (zh) | 半导体器件及其制造方法 | |
US9786762B2 (en) | Gate electrode of a semiconductor device, and method for producing same | |
CN1677691A (zh) | 半导体器件和半导体器件的制造方法 | |
JP4868910B2 (ja) | 半導体装置およびその製造方法 | |
US20160218182A1 (en) | Semiconductor structure in which film including germanium oxide is provided on germanium layer, and method for manufacturing semiconductor structure | |
US9159779B2 (en) | Method of fabricating semiconductor device | |
JP2007273587A (ja) | 絶縁膜および半導体装置 | |
WO2004107451A1 (ja) | Mis型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法 | |
JP2006253440A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2008053554A (ja) | 電子デバイスとその製造方法 | |
KR100864871B1 (ko) | 반도체 소자 제조방법 | |
WO2006022175A1 (ja) | 半導体装置及びその製造方法 | |
JP2004158481A (ja) | 半導体装置の製造方法 | |
JP2005079563A (ja) | 電子デバイスの製造方法 | |
Lin et al. | Embedding of Nanocrystalline Ruthenium in ZrHfO High-k Film for Nonvolatile Memories |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111021 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |