JP2002043565A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002043565A JP2002043565A JP2000225740A JP2000225740A JP2002043565A JP 2002043565 A JP2002043565 A JP 2002043565A JP 2000225740 A JP2000225740 A JP 2000225740A JP 2000225740 A JP2000225740 A JP 2000225740A JP 2002043565 A JP2002043565 A JP 2002043565A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- metal oxide
- metal
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 付加的に生じる不具合を何等伴なうことなく
界面ＳｉＯ2形成を確実に抑止することができるととも
に、ゲート絶縁膜形成以降の後工程においてもＳｉＯ2
の再成長を起こさない、汎用性の高いＨｉｇｈ−Ｋゲー
ト絶縁膜を形成し得る半導体装置の製造方法を提供す
る。 【解決手段】 シリコン基板（１）表面に、金属を含む
酸素と結合可能な薄膜（９）を積層する工程と、前記薄
膜の上に、金属酸化物膜（３）を形成する工程と、前記
薄膜および金属酸化物膜が形成されたシリコン基板に熱
処理を施し、前記薄膜を酸化させて金属酸化薄膜を形成
して、金属酸化物薄膜および金属酸化物膜を含むゲート
絶縁膜を得る工程とを具備することを特徴とする。
界面ＳｉＯ2形成を確実に抑止することができるととも
に、ゲート絶縁膜形成以降の後工程においてもＳｉＯ2
の再成長を起こさない、汎用性の高いＨｉｇｈ−Ｋゲー
ト絶縁膜を形成し得る半導体装置の製造方法を提供す
る。 【解決手段】 シリコン基板（１）表面に、金属を含む
酸素と結合可能な薄膜（９）を積層する工程と、前記薄
膜の上に、金属酸化物膜（３）を形成する工程と、前記
薄膜および金属酸化物膜が形成されたシリコン基板に熱
処理を施し、前記薄膜を酸化させて金属酸化薄膜を形成
して、金属酸化物薄膜および金属酸化物膜を含むゲート
絶縁膜を得る工程とを具備することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に金属酸化物をゲート絶縁膜として使用
する半導体装置の製造方法に関する。
方法に係り、特に金属酸化物をゲート絶縁膜として使用
する半導体装置の製造方法に関する。
【０００２】
【従来の技術】サブ０．１μｍ世代のＣＭＯＳ（Ｃｏｍ
ｐｌｅｍｅｎｔａｌｙ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ）デバイスにおけるゲート絶縁
膜は、ＳｉＯ2換算で１．５ｎｍという高いスペックが
要求される。厚さ１．５ｎｍのＳｉＯ2は、直接トンネ
ル電流のために絶縁性が劣化しているため、ＳｉＯ2よ
りも比誘電率の大きな材料を利用して物理的な膜厚を大
きくすることによって絶縁性を確保しつつ、ＳｉＯ2換
算１．５ｎｍの絶縁膜容量を得るという、いわゆるＨｉ
ｇｈ−Ｋ絶縁膜技術の研究開発が盛んに行なわれてい
る。
ｐｌｅｍｅｎｔａｌｙ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ）デバイスにおけるゲート絶縁
膜は、ＳｉＯ2換算で１．５ｎｍという高いスペックが
要求される。厚さ１．５ｎｍのＳｉＯ2は、直接トンネ
ル電流のために絶縁性が劣化しているため、ＳｉＯ2よ
りも比誘電率の大きな材料を利用して物理的な膜厚を大
きくすることによって絶縁性を確保しつつ、ＳｉＯ2換
算１．５ｎｍの絶縁膜容量を得るという、いわゆるＨｉ
ｇｈ−Ｋ絶縁膜技術の研究開発が盛んに行なわれてい
る。
【０００３】Ｈｉｇｈ−Ｋ材料をＣＭＯＳのゲート絶縁
膜に適用する際の最大の課題は、Ｈｉｇｈ−Ｋ材料とＳ
ｉ基板との界面をいかに制御するかということである。
Ｈｉｇｈ−Ｋ材料とＳｉ基板との界面にはＳｉＯ2層が
不可避的に形成され、このＳｉＯ2層の厚みを制御する
ことが、極めて重要な技術課題となっている。界面に形
成されるＳｉＯ2層とＨｉｇｈ−Ｋ材料との積層構造の
全体の厚さでＳｉＯ2換算１．５ｎｍにする必要がある
ので、界面ＳｉＯ2層の厚さは、１．５ｎｍ未満に抑え
ることが要求される。
膜に適用する際の最大の課題は、Ｈｉｇｈ−Ｋ材料とＳ
ｉ基板との界面をいかに制御するかということである。
Ｈｉｇｈ−Ｋ材料とＳｉ基板との界面にはＳｉＯ2層が
不可避的に形成され、このＳｉＯ2層の厚みを制御する
ことが、極めて重要な技術課題となっている。界面に形
成されるＳｉＯ2層とＨｉｇｈ−Ｋ材料との積層構造の
全体の厚さでＳｉＯ2換算１．５ｎｍにする必要がある
ので、界面ＳｉＯ2層の厚さは、１．５ｎｍ未満に抑え
ることが要求される。
【０００４】現在、Ｈｉｇｈ−Ｋ材料とＳｉ基板との界
面におけるＳｉＯ2形成を抑制するためのいくつかの方
法が実現されている。Ｈｉｇｈ−Ｋ材料の形成法は多様
であるが、ここでは、２つの具体例を挙げてＳｉＯ2形
成抑止方法の公知例を説明する。
面におけるＳｉＯ2形成を抑制するためのいくつかの方
法が実現されている。Ｈｉｇｈ−Ｋ材料の形成法は多様
であるが、ここでは、２つの具体例を挙げてＳｉＯ2形
成抑止方法の公知例を説明する。
【０００５】第一の例は、Ｓｉ基板表面をオキシナイト
ライドで被覆し、その上にＨｉｇｈ−Ｋ材料を構成する
金属を物理堆積し、その金属を酸化して金属酸化物（Ｈ
ｉｇｈ−Ｋゲート絶縁膜）を構成する方法である。（Ｈ
ｉｇｈ−Ｋ材料とは、一般に一元以上の金属の酸化物な
ので、以下、金属酸化物という記述をＨｉｇｈ−Ｋ材料
と同義に用いる）。金属を酸化してＨｉｇｈ−Ｋ材料を
得るこの手法では、オキシナイトライドを挿入すること
によって、確かにＳｉ基板表面の酸化が抑制される。し
かしながら、その抑止力は十分でなく、３ｎｍ以上の厚
さでＳｉＯ2層が形成されることが報告されている。所
望のＨｉｇｈ−Ｋ材料を得るための金属酸化には、十分
高い温度が必要とされるという制約があるため、こうし
た手法を用いて、例えばＳｉＯ2換算１．５ｎｍという
スペックを得ることは困難と予測される。
ライドで被覆し、その上にＨｉｇｈ−Ｋ材料を構成する
金属を物理堆積し、その金属を酸化して金属酸化物（Ｈ
ｉｇｈ−Ｋゲート絶縁膜）を構成する方法である。（Ｈ
ｉｇｈ−Ｋ材料とは、一般に一元以上の金属の酸化物な
ので、以下、金属酸化物という記述をＨｉｇｈ−Ｋ材料
と同義に用いる）。金属を酸化してＨｉｇｈ−Ｋ材料を
得るこの手法では、オキシナイトライドを挿入すること
によって、確かにＳｉ基板表面の酸化が抑制される。し
かしながら、その抑止力は十分でなく、３ｎｍ以上の厚
さでＳｉＯ2層が形成されることが報告されている。所
望のＨｉｇｈ−Ｋ材料を得るための金属酸化には、十分
高い温度が必要とされるという制約があるため、こうし
た手法を用いて、例えばＳｉＯ2換算１．５ｎｍという
スペックを得ることは困難と予測される。
【０００６】第二の例は、Ｓｉ基板表面にＨｉｇｈ−Ｋ
材料を構成する金属を薄く堆積し、これを真空中でアニ
ールして、それに引き続き、酸素／アルゴンの混合比を
厳密に管理した混合ガスによる反応性スパッタで金属酸
化物を堆積するという手法である。この手法では、初期
に堆積される金属薄膜が、その後の金属酸化物堆積時に
おけるＳｉ基板表面の酸化に対するバリア層として機能
する。この手法の問題点として、金属堆積後の真空アニ
ールが挙げられる。真空アニールの役割は明言されてい
ないが、このアニールにより金属とＳｉとが反応して、
金属シリサイドが形成されると予測され、金属シリサイ
ドの形成に伴なって金属原子のＳｉ中への拡散が避けら
れない。Ｓｉ中に拡散した金属原子は、キャリアにとっ
ての捕獲生成中心となってデバイスの性能を劣化させ
る。
材料を構成する金属を薄く堆積し、これを真空中でアニ
ールして、それに引き続き、酸素／アルゴンの混合比を
厳密に管理した混合ガスによる反応性スパッタで金属酸
化物を堆積するという手法である。この手法では、初期
に堆積される金属薄膜が、その後の金属酸化物堆積時に
おけるＳｉ基板表面の酸化に対するバリア層として機能
する。この手法の問題点として、金属堆積後の真空アニ
ールが挙げられる。真空アニールの役割は明言されてい
ないが、このアニールにより金属とＳｉとが反応して、
金属シリサイドが形成されると予測され、金属シリサイ
ドの形成に伴なって金属原子のＳｉ中への拡散が避けら
れない。Ｓｉ中に拡散した金属原子は、キャリアにとっ
ての捕獲生成中心となってデバイスの性能を劣化させ
る。
【０００７】これらの方法に共通な問題点として、ゲー
ト絶縁膜形成後の後工程における界面ＳｉＯ2の再成長
が挙げられる。高濃度不純物領域の電気的活性化のため
には９００℃以上の高温熱処理が必要とされるものの、
このような高温に曝されることによって、Ｈｉｇｈ−Ｋ
膜とＳｉとの間に新たなＳｉＯ2膜の成長が起きてしま
う。この追加的な酸化を起こす起源となる酸素は、金属
酸化物中に含まれている余剰酸素であることが多い。
ト絶縁膜形成後の後工程における界面ＳｉＯ2の再成長
が挙げられる。高濃度不純物領域の電気的活性化のため
には９００℃以上の高温熱処理が必要とされるものの、
このような高温に曝されることによって、Ｈｉｇｈ−Ｋ
膜とＳｉとの間に新たなＳｉＯ2膜の成長が起きてしま
う。この追加的な酸化を起こす起源となる酸素は、金属
酸化物中に含まれている余剰酸素であることが多い。
【０００８】
【発明が解決しようとする課題】上述したように、従来
のＨｉｇｈ−Ｋゲート絶縁膜の形成方法においては、界
面ＳｉＯ2制御を試みているものの、原理的にＳｉＯ2形
成抑止力が不充分であった。仮に界面ＳｉＯ2の形成を
抑止できたところで、不可避的にＳｉ基板中への金属拡
散が生じてデバイス性能に劣化が生じた。さらには、ゲ
ート絶縁膜形成以降の後工程において、ＳｉＯ2の再成
長を抑制できないという問題を抱えていた。
のＨｉｇｈ−Ｋゲート絶縁膜の形成方法においては、界
面ＳｉＯ2制御を試みているものの、原理的にＳｉＯ2形
成抑止力が不充分であった。仮に界面ＳｉＯ2の形成を
抑止できたところで、不可避的にＳｉ基板中への金属拡
散が生じてデバイス性能に劣化が生じた。さらには、ゲ
ート絶縁膜形成以降の後工程において、ＳｉＯ2の再成
長を抑制できないという問題を抱えていた。
【０００９】本発明は、上述の問題点を考慮してなされ
たものであり、その目的は、付加的に生じる不具合を何
等伴なうことなく界面ＳｉＯ2形成を抑止することがで
きるとともに、ゲート絶縁膜形成以降の後工程において
もＳｉＯ2の再成長を抑制する、汎用性の高いＨｉｇｈ
−Ｋゲート絶縁膜を形成し得る半導体装置の製造方法を
提供することにある。
たものであり、その目的は、付加的に生じる不具合を何
等伴なうことなく界面ＳｉＯ2形成を抑止することがで
きるとともに、ゲート絶縁膜形成以降の後工程において
もＳｉＯ2の再成長を抑制する、汎用性の高いＨｉｇｈ
−Ｋゲート絶縁膜を形成し得る半導体装置の製造方法を
提供することにある。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、シリコン基板表面に、金属を含む酸素と
結合可能な薄膜を積層する工程と、前記薄膜の上に、金
属酸化物膜を形成する工程と、前記薄膜および金属酸化
物膜が形成されたシリコン基板に熱処理を施し、前記薄
膜を酸化させて金属酸化物薄膜を形成して、金属酸化物
薄膜および金属酸化物膜を含むゲート絶縁膜を得る工程
とを具備する半導体装置の製造方法を提供する。
に、本発明は、シリコン基板表面に、金属を含む酸素と
結合可能な薄膜を積層する工程と、前記薄膜の上に、金
属酸化物膜を形成する工程と、前記薄膜および金属酸化
物膜が形成されたシリコン基板に熱処理を施し、前記薄
膜を酸化させて金属酸化物薄膜を形成して、金属酸化物
薄膜および金属酸化物膜を含むゲート絶縁膜を得る工程
とを具備する半導体装置の製造方法を提供する。
【００１１】以下、本発明を詳細に説明する。
【００１２】本発明の半導体装置の製造方法において
は、シリコン基板上に、まず金属を含む酸素と結合可能
な薄膜を形成し、引き続いて金属酸化物膜を形成する。
金属を含む酸素と結合可能な薄膜は、その後に熱処理を
施すことにより酸素と結合することによってＳｉ表面酸
化防止膜として作用する。
は、シリコン基板上に、まず金属を含む酸素と結合可能
な薄膜を形成し、引き続いて金属酸化物膜を形成する。
金属を含む酸素と結合可能な薄膜は、その後に熱処理を
施すことにより酸素と結合することによってＳｉ表面酸
化防止膜として作用する。
【００１３】従来の方法においても金属膜をＳｉ酸化防
止膜に用いる例は存在しているが、この方法では、金属
堆積後にアニールが必要であり、このことがＳｉ側への
金属拡散を引き起こして、デバイス性能劣化をもたらす
ことは上述した通りである。これに対して本発明では、
Ｓｉ表面酸化防止膜として作用する、金属を含む酸素と
結合可能な薄膜は、金属酸化物堆積初期過程におけるＳ
ｉ表面の酸化を抑制する。加えて、その後の熱処理時に
は、Ｓｉと反応するよりも早く酸素と反応し、それを取
り込むことによってＳｉ表面の酸化を抑制する。しか
も、酸素を吸収し酸素と金属との結合を生じ、金属を含
む酸素と結合可能な薄膜はそれ自体が安定な金属酸化物
薄膜となる。
止膜に用いる例は存在しているが、この方法では、金属
堆積後にアニールが必要であり、このことがＳｉ側への
金属拡散を引き起こして、デバイス性能劣化をもたらす
ことは上述した通りである。これに対して本発明では、
Ｓｉ表面酸化防止膜として作用する、金属を含む酸素と
結合可能な薄膜は、金属酸化物堆積初期過程におけるＳ
ｉ表面の酸化を抑制する。加えて、その後の熱処理時に
は、Ｓｉと反応するよりも早く酸素と反応し、それを取
り込むことによってＳｉ表面の酸化を抑制する。しか
も、酸素を吸収し酸素と金属との結合を生じ、金属を含
む酸素と結合可能な薄膜はそれ自体が安定な金属酸化物
薄膜となる。
【００１４】また、従来法ではゲート絶縁膜形成以降の
後工程における高温熱処理の際に、界面にＳｉＯ2が再
成長して、ゲート絶縁膜容量が低下するという問題があ
った。高温熱処理時における界面ＳｉＯ2の再成長は、
金属酸化物内に含まれる余剰酸素に起因するものである
が、本発明においては、金属酸化物内の余剰酸素は、熱
処理によって全て、金属を含む酸素と結合可能な薄膜
（Ｓｉ表面酸化防止膜）に取り込まれる。したがって、
従来のような追加的なＳｉＯ2再成長を抑制することが
可能となった。
後工程における高温熱処理の際に、界面にＳｉＯ2が再
成長して、ゲート絶縁膜容量が低下するという問題があ
った。高温熱処理時における界面ＳｉＯ2の再成長は、
金属酸化物内に含まれる余剰酸素に起因するものである
が、本発明においては、金属酸化物内の余剰酸素は、熱
処理によって全て、金属を含む酸素と結合可能な薄膜
（Ｓｉ表面酸化防止膜）に取り込まれる。したがって、
従来のような追加的なＳｉＯ2再成長を抑制することが
可能となった。
【００１５】本発明においてＳｉ基板上に形成される、
金属を含む酸素と結合可能な薄膜は、酸素と結合できる
能力を有していればよく、金属あるいは金属以外のもの
を用いることができる。例えば、金属窒化物、および化
学量論組成から酸素不足側に組成のずれた金属酸化物を
用いることもできる。Ｓｉ基板と酸化物との間の界面特
性が良好な点から、金属酸化膜が特に好ましい。薄膜が
具備する金属としては、Ｔｉ、Ｔａ、Ｚｒ、Ｈｆ、Ｌ
ａ、Ｍｇ、Ａｌ、Ｙ、Ｂｉ、およびＣｅが挙げられ、酸
化物の熱的安定性、比誘電率の高さ、Ｓｉによる還元性
の低さの点から、Ｔｉ、Ｚｒ、Ｈｆ、Ｌａが特に好まし
い。また、薄膜の中にＳｉ原子が混入していても構わな
い。
金属を含む酸素と結合可能な薄膜は、酸素と結合できる
能力を有していればよく、金属あるいは金属以外のもの
を用いることができる。例えば、金属窒化物、および化
学量論組成から酸素不足側に組成のずれた金属酸化物を
用いることもできる。Ｓｉ基板と酸化物との間の界面特
性が良好な点から、金属酸化膜が特に好ましい。薄膜が
具備する金属としては、Ｔｉ、Ｔａ、Ｚｒ、Ｈｆ、Ｌ
ａ、Ｍｇ、Ａｌ、Ｙ、Ｂｉ、およびＣｅが挙げられ、酸
化物の熱的安定性、比誘電率の高さ、Ｓｉによる還元性
の低さの点から、Ｔｉ、Ｚｒ、Ｈｆ、Ｌａが特に好まし
い。また、薄膜の中にＳｉ原子が混入していても構わな
い。
【００１６】金属を含む酸素と結合可能な薄膜の成膜方
法は特に限定されず、スパッタ法、ＣＶＤ法、および電
子ビーム蒸着法などのいずれ方法により成膜してもよ
い。この薄膜の形成時にＳｉ表面酸化を防止するために
は、堆積雰囲気は酸素濃度の低い系で行なうことが好ま
しく、酸素を含まないことがより好ましい。薄膜を堆積
する際の酸素濃度は、１０-3Ｐａ以下程度とすることが
望まれる。
法は特に限定されず、スパッタ法、ＣＶＤ法、および電
子ビーム蒸着法などのいずれ方法により成膜してもよ
い。この薄膜の形成時にＳｉ表面酸化を防止するために
は、堆積雰囲気は酸素濃度の低い系で行なうことが好ま
しく、酸素を含まないことがより好ましい。薄膜を堆積
する際の酸素濃度は、１０-3Ｐａ以下程度とすることが
望まれる。
【００１７】また、その膜厚は使用する金属の材質、酸
化物の比誘電率、リーク電流の大きさ等により適宜決定
することができる。例えば、ＴｉＯx（ｘ＜２）の場合
には、０．５〜２ｎｍ程度とすることが好ましい。
化物の比誘電率、リーク電流の大きさ等により適宜決定
することができる。例えば、ＴｉＯx（ｘ＜２）の場合
には、０．５〜２ｎｍ程度とすることが好ましい。
【００１８】金属を含む酸素と結合可能な薄膜の上に
は、金属酸化物膜が引き続いて形成される。この金属酸
化物としては、ＴｉＯ2、ＺｒＯ2、ＨｆＯ2、Ｌａ
2Ｏ3、Ｔａ2Ｏ5、ＭｇＯ、Ａｌ2Ｏ3、Ｙ2Ｏ5、ＢｉＯ2
およびＣｅＯ2などが挙げられる。Ｓｉとの界面安定
性、および材料自体の熱的安定性が求められるので、Ｔ
ｉＯ2、ＺｒＯ2、ＨｆＯ2、およびＬａ2Ｏ3などが特に
好ましい。また、これらの金属酸化物中に、Ｓｉが混入
していてもよい。金属を含む酸素と結合可能な薄膜と金
属酸化物膜との界面安定性や、プロセスの簡略化を考慮
すると、金属酸化物膜に含まれる金属は、酸素と結合可
能な薄膜に含まれる金属と同一であることが好ましい
が、異なっていてもよい。この金属酸化物膜は、例え
ば、スパッタ法、ＣＶＤ法、および電子ビーム蒸着法な
どを用いて堆積することができる。堆積に当たっては、
雰囲気中の酸素はなるべく少ないことが望まれる。酸素
が過剰に存在していると次のような不都合が生じるおそ
れがあるからである。例えば酸素と結合可能な薄膜が金
属からなる場合には、この金属が全て酸化してしまい、
酸素不足組成の金属酸化物の場合には、化学量論組成の
膜になってしまう。いずれの場合も、本発明の目的を達
成することが困難になる。
は、金属酸化物膜が引き続いて形成される。この金属酸
化物としては、ＴｉＯ2、ＺｒＯ2、ＨｆＯ2、Ｌａ
2Ｏ3、Ｔａ2Ｏ5、ＭｇＯ、Ａｌ2Ｏ3、Ｙ2Ｏ5、ＢｉＯ2
およびＣｅＯ2などが挙げられる。Ｓｉとの界面安定
性、および材料自体の熱的安定性が求められるので、Ｔ
ｉＯ2、ＺｒＯ2、ＨｆＯ2、およびＬａ2Ｏ3などが特に
好ましい。また、これらの金属酸化物中に、Ｓｉが混入
していてもよい。金属を含む酸素と結合可能な薄膜と金
属酸化物膜との界面安定性や、プロセスの簡略化を考慮
すると、金属酸化物膜に含まれる金属は、酸素と結合可
能な薄膜に含まれる金属と同一であることが好ましい
が、異なっていてもよい。この金属酸化物膜は、例え
ば、スパッタ法、ＣＶＤ法、および電子ビーム蒸着法な
どを用いて堆積することができる。堆積に当たっては、
雰囲気中の酸素はなるべく少ないことが望まれる。酸素
が過剰に存在していると次のような不都合が生じるおそ
れがあるからである。例えば酸素と結合可能な薄膜が金
属からなる場合には、この金属が全て酸化してしまい、
酸素不足組成の金属酸化物の場合には、化学量論組成の
膜になってしまう。いずれの場合も、本発明の目的を達
成することが困難になる。
【００１９】こうした不都合を避けるためには、酸素と
結合可能な薄膜および金属酸化物膜は、同一装置内で連
続的に堆積して、大気雰囲気からの酸素、二酸化炭素、
および水等の吸着を排除することが望まれる。しかしな
がら、現実には、金属酸化物膜の堆積時に雰囲気酸素を
皆無にすることはほぼ不可能なので、酸素と結合可能な
薄膜がある程度の酸素を受け入れてしまうことを見越し
た厚さで、酸素と結合可能な薄膜を準備しておくことが
好ましい。
結合可能な薄膜および金属酸化物膜は、同一装置内で連
続的に堆積して、大気雰囲気からの酸素、二酸化炭素、
および水等の吸着を排除することが望まれる。しかしな
がら、現実には、金属酸化物膜の堆積時に雰囲気酸素を
皆無にすることはほぼ不可能なので、酸素と結合可能な
薄膜がある程度の酸素を受け入れてしまうことを見越し
た厚さで、酸素と結合可能な薄膜を準備しておくことが
好ましい。
【００２０】金属酸化物膜の厚さは、この金属酸化物膜
の比誘電率、リーク電流等に応じて適宜決定することが
できる。例えば、ＴｉＯ2の場合には、１〜５ｎｍ程度
とすることができる。
の比誘電率、リーク電流等に応じて適宜決定することが
できる。例えば、ＴｉＯ2の場合には、１〜５ｎｍ程度
とすることができる。
【００２１】本発明の方法においては、上述したような
酸素と結合可能な薄膜および金属酸化物膜が形成された
シリコン基板に熱処理を施す。熱処理の温度および時間
は、世代ごとに要求されるゲート絶縁膜容量のスペッ
ク、リーク電流の許容値等に応じて適宜決定することが
できる。ただし、熱処理の温度は、半導体装置の製造プ
ロセスにおける最大温度、すなわち９００〜１０５０℃
で行なうことが好ましい。これは、これらの熱プロセス
に酸素と結合可能な薄膜への酸素吸収を兼ねさせること
によって、余分な熱工程を減らすためである。
酸素と結合可能な薄膜および金属酸化物膜が形成された
シリコン基板に熱処理を施す。熱処理の温度および時間
は、世代ごとに要求されるゲート絶縁膜容量のスペッ
ク、リーク電流の許容値等に応じて適宜決定することが
できる。ただし、熱処理の温度は、半導体装置の製造プ
ロセスにおける最大温度、すなわち９００〜１０５０℃
で行なうことが好ましい。これは、これらの熱プロセス
に酸素と結合可能な薄膜への酸素吸収を兼ねさせること
によって、余分な熱工程を減らすためである。
【００２２】なお、この熱処理によって、酸素と結合可
能な薄膜のみならず、シリコン基板表面も酸化してもよ
い。ただし、シリコン基板表面の酸化は、０．５ｎｍ程
度以下であることがゲート絶縁膜容量を高い値に保つ点
から好ましい。
能な薄膜のみならず、シリコン基板表面も酸化してもよ
い。ただし、シリコン基板表面の酸化は、０．５ｎｍ程
度以下であることがゲート絶縁膜容量を高い値に保つ点
から好ましい。
【００２３】こうした熱処理を施すことによって、上層
に形成された金属酸化物中の酸素は、ほとんど全て酸素
と結合可能な薄膜中に吸収されるので、後の工程におい
て界面ＳｉＯ2は抑制される。
に形成された金属酸化物中の酸素は、ほとんど全て酸素
と結合可能な薄膜中に吸収されるので、後の工程におい
て界面ＳｉＯ2は抑制される。
【００２４】以上のような本発明の方法により、デバイ
ス性能の劣化を何等伴なうことなく、Ｓｉ基板表面酸化
を制御した形で、後工程にも強靭な金属酸化物／Ｓｉの
ゲート絶縁膜構造を形成することが初めて可能となっ
た。
ス性能の劣化を何等伴なうことなく、Ｓｉ基板表面酸化
を制御した形で、後工程にも強靭な金属酸化物／Ｓｉの
ゲート絶縁膜構造を形成することが初めて可能となっ
た。
【００２５】
【発明の実施の形態】以下、図面を参照しつつ、本発明
を用いたＭＩＳＦＥＴ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏ
ｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆ
ｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造方法を説明す
る。
を用いたＭＩＳＦＥＴ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏ
ｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆ
ｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造方法を説明す
る。
【００２６】実施例１ 図１は、本発明の方法により製造されたＭＩＳＦＥＴの
断面構造である。
断面構造である。
【００２７】図示するように、Ｓｉ基板１上には、金属
膜２／金属酸化物層３／ゲート絶縁膜層４の積層ＭＩＳ
構造が形成され、この積層ＭＩＳ構造は、ＳｉＯ2など
からなるゲート側壁５により取り囲まれている。また、
Ｓｉ基板１中には、ＭＩＳ構造に自己整合的に高濃度に
不純物を拡散した深い拡散領域６および浅い拡散領域７
が形成されており、その表面にはサリサイド１１が形成
されている。
膜２／金属酸化物層３／ゲート絶縁膜層４の積層ＭＩＳ
構造が形成され、この積層ＭＩＳ構造は、ＳｉＯ2など
からなるゲート側壁５により取り囲まれている。また、
Ｓｉ基板１中には、ＭＩＳ構造に自己整合的に高濃度に
不純物を拡散した深い拡散領域６および浅い拡散領域７
が形成されており、その表面にはサリサイド１１が形成
されている。
【００２８】図２には、本発明にかかる半導体装置の製
造方法の工程の一例を表わす断面図を示す。
造方法の工程の一例を表わす断面図を示す。
【００２９】まず、通常の工程により素子分離８を施し
たＳｉ基板１を準備し、この基板上に一様に薄い金属を
含む酸素と結合可能な薄膜（Ｓｉ表面酸化防止膜）９を
堆積して、図２（ａ）に示す構造を得る。
たＳｉ基板１を準備し、この基板上に一様に薄い金属を
含む酸素と結合可能な薄膜（Ｓｉ表面酸化防止膜）９を
堆積して、図２（ａ）に示す構造を得る。
【００３０】本実施例においては、金属ＴｉをＲＦスパ
ッタ法により１ｎｍの厚さで堆積して、酸素と結合可能
な薄膜９を形成した。堆積に当たっては、Ｔｉターゲッ
トを用い、ベース真空度１０-3Ｐａ、堆積時真空度１Ｐ
ａ、Ａｒ流量２２ｓｃｃｍ、電力６０Ｗの条件で行なっ
た。これにより、薄い金属Ｔｉ膜からなる酸素と結合可
能な薄膜９をＳｉ基板１上に連続的に堆積することがで
きる。
ッタ法により１ｎｍの厚さで堆積して、酸素と結合可能
な薄膜９を形成した。堆積に当たっては、Ｔｉターゲッ
トを用い、ベース真空度１０-3Ｐａ、堆積時真空度１Ｐ
ａ、Ａｒ流量２２ｓｃｃｍ、電力６０Ｗの条件で行なっ
た。これにより、薄い金属Ｔｉ膜からなる酸素と結合可
能な薄膜９をＳｉ基板１上に連続的に堆積することがで
きる。
【００３１】酸素と結合可能な薄膜９の上には、金属酸
化物膜３を図２（ｂ）に示すように形成する。
化物膜３を図２（ｂ）に示すように形成する。
【００３２】本実施例においては、酸素と結合可能な薄
膜９として形成された膜厚１ｎｍの金属Ｔｉ膜上に、Ｔ
ｉＯ2からなる金属酸化物膜３をＲＦスパッタリングに
より３ｎｍ堆積する。堆積に当たっては、ＴｉＯ2ター
ゲットを用いて、ベース真空度１０-3Ｐａ、堆積時真空
度１Ｐａ、Ａｒ流量２２ｓｃｃｍ、酸素流量１．２ｓｃ
ｃｍ、電力３００Ｗの条件で行なった。この堆積過程に
おいて、酸素と結合可能な薄膜９として形成された金属
Ｔｉ膜は、１ｎｍのうちの約０．５ｎｍが約１ｎｍのＴ
ｉＯ2へと変性し、図２（ｂ）に示される界面反応層１
０を形成する。残りの約０．５ｎｍの金属Ｔｉ膜９は、
この界面反応層１０とＳｉ基板１との間に残される。
膜９として形成された膜厚１ｎｍの金属Ｔｉ膜上に、Ｔ
ｉＯ2からなる金属酸化物膜３をＲＦスパッタリングに
より３ｎｍ堆積する。堆積に当たっては、ＴｉＯ2ター
ゲットを用いて、ベース真空度１０-3Ｐａ、堆積時真空
度１Ｐａ、Ａｒ流量２２ｓｃｃｍ、酸素流量１．２ｓｃ
ｃｍ、電力３００Ｗの条件で行なった。この堆積過程に
おいて、酸素と結合可能な薄膜９として形成された金属
Ｔｉ膜は、１ｎｍのうちの約０．５ｎｍが約１ｎｍのＴ
ｉＯ2へと変性し、図２（ｂ）に示される界面反応層１
０を形成する。残りの約０．５ｎｍの金属Ｔｉ膜９は、
この界面反応層１０とＳｉ基板１との間に残される。
【００３３】次いで、熱処理を施すことによって、Ｓｉ
基板１と金属酸化物層３との界面に薄く残された酸素と
結合可能な薄膜９を酸化し、図３（ａ）に示すように金
属酸化物３としてゲート絶縁膜構造を完成させる。残っ
た酸素と結合可能な薄膜を酸化する酸素の起源は種々あ
るが、一つには、金属酸化物中に過剰に混入した酸素原
子があり、雰囲気から拡散する酸素原子の場合もある。
基板１と金属酸化物層３との界面に薄く残された酸素と
結合可能な薄膜９を酸化し、図３（ａ）に示すように金
属酸化物３としてゲート絶縁膜構造を完成させる。残っ
た酸素と結合可能な薄膜を酸化する酸素の起源は種々あ
るが、一つには、金属酸化物中に過剰に混入した酸素原
子があり、雰囲気から拡散する酸素原子の場合もある。
【００３４】本実施例においては、ＴｉＯ2／Ｔｉ／Ｓ
ｉ積層構造に、Ａｒ雰囲気中で７００℃、６０分の熱処
理を施した。この熱処理により約０．５ｎｍ残されてい
た金属Ｔｉは酸化されて、約１ｎｍのＴｉＯ2へと変性
する。７００℃でＴｉが酸化することは公知の事実であ
る。これにより、ＴｉＯ2／Ｓｉが直接接触するゲート
絶縁膜を形成することが可能である。
ｉ積層構造に、Ａｒ雰囲気中で７００℃、６０分の熱処
理を施した。この熱処理により約０．５ｎｍ残されてい
た金属Ｔｉは酸化されて、約１ｎｍのＴｉＯ2へと変性
する。７００℃でＴｉが酸化することは公知の事実であ
る。これにより、ＴｉＯ2／Ｓｉが直接接触するゲート
絶縁膜を形成することが可能である。
【００３５】現実には、金属酸化物膜３とＳｉ基板１と
の間に薄いＳｉＯ2層を挿入することによって、界面の
電気的特性は格段に向上する。このため、酸素と結合可
能な薄膜は、完全な金属酸化膜／Ｓｉ系にならないよう
に、若干薄く設計して、金属酸化物形成後の熱処理によ
って、図３（ｂ）に示すように下のＳｉ基板を極わずか
酸化し、ＳｉＯ2膜４を得ることが好ましい。
の間に薄いＳｉＯ2層を挿入することによって、界面の
電気的特性は格段に向上する。このため、酸素と結合可
能な薄膜は、完全な金属酸化膜／Ｓｉ系にならないよう
に、若干薄く設計して、金属酸化物形成後の熱処理によ
って、図３（ｂ）に示すように下のＳｉ基板を極わずか
酸化し、ＳｉＯ2膜４を得ることが好ましい。
【００３６】ここで、ＴｉＯ2／Ｓｉ構造において、界
面を酸化した場合と、そうでない場合とのＭＩＳＦＥＴ
のトランジスタ特性を比較して図４のグラフに示す。６
００℃の熱処理を施して界面を酸化することによって、
ＴｉＯ2／Ｓｉ界面の特性は理論的にＳｉＯ2／Ｓｉ界面
のそれに匹敵するものとなる。
面を酸化した場合と、そうでない場合とのＭＩＳＦＥＴ
のトランジスタ特性を比較して図４のグラフに示す。６
００℃の熱処理を施して界面を酸化することによって、
ＴｉＯ2／Ｓｉ界面の特性は理論的にＳｉＯ2／Ｓｉ界面
のそれに匹敵するものとなる。
【００３７】金属酸化膜堆積時にＳｉ基板表面を金属で
覆っておくことは、リーク電流の低減にも効果がある。
Ｓｉ基板上に２ｎｍの金属Ｔｉ膜をスパッタ堆積した後
にＴｉＯ2膜を堆積して上述した手法によりゲート絶縁
膜を形成したところ、ゲート絶縁膜のリーク電流密度
は、ＴｉＯ2をＳｉ基板上に直接スパッタ堆積した場合
より２桁以上も低下した。これは、Ｓｉ表面酸化防止の
ために挿入した金属膜が、スパッタ成膜時の基板へのダ
メージ混入をも阻止する機能を果たしたためと思われ
る。
覆っておくことは、リーク電流の低減にも効果がある。
Ｓｉ基板上に２ｎｍの金属Ｔｉ膜をスパッタ堆積した後
にＴｉＯ2膜を堆積して上述した手法によりゲート絶縁
膜を形成したところ、ゲート絶縁膜のリーク電流密度
は、ＴｉＯ2をＳｉ基板上に直接スパッタ堆積した場合
より２桁以上も低下した。これは、Ｓｉ表面酸化防止の
ために挿入した金属膜が、スパッタ成膜時の基板へのダ
メージ混入をも阻止する機能を果たしたためと思われ
る。
【００３８】こうして形成されたゲート絶縁膜上には、
図３（ｃ）に示すようにゲート電極２を堆積して、ＭＩ
ＳＦＥＴを形成する。以降の工程は、常法により行なう
ことができる。ここでは一例としてＴｉＮをゲート電極
として堆積して常法によって加工し、浅い拡散層７をセ
ルフアラインプロセスによって基板１中に形成する。浅
い拡散層７は、イオン注入と活性化熱処理とによって形
成され、この活性化熱処理は９００℃以上の高温で行な
われる。従来の手法では、この際に金属酸化物／Ｓｉ界
面で追加的にＳｉＯ2の成長が起きることが危惧され
る。しかしながら、本発明の製造方法においては、金属
酸化物膜３の内部に存在する可能性のある余剰な酸素
は、全て酸素と結合可能な薄膜９によって取り込まれて
いるため、加熱雰囲気からの酸化拡散のみをケアすれ
ば、原理的にはＳｉＯ2の成長が起きることはない。
図３（ｃ）に示すようにゲート電極２を堆積して、ＭＩ
ＳＦＥＴを形成する。以降の工程は、常法により行なう
ことができる。ここでは一例としてＴｉＮをゲート電極
として堆積して常法によって加工し、浅い拡散層７をセ
ルフアラインプロセスによって基板１中に形成する。浅
い拡散層７は、イオン注入と活性化熱処理とによって形
成され、この活性化熱処理は９００℃以上の高温で行な
われる。従来の手法では、この際に金属酸化物／Ｓｉ界
面で追加的にＳｉＯ2の成長が起きることが危惧され
る。しかしながら、本発明の製造方法においては、金属
酸化物膜３の内部に存在する可能性のある余剰な酸素
は、全て酸素と結合可能な薄膜９によって取り込まれて
いるため、加熱雰囲気からの酸化拡散のみをケアすれ
ば、原理的にはＳｉＯ2の成長が起きることはない。
【００３９】なお、図３（ａ）に示した構造を得るため
の７００℃アニールを省略して、浅い拡散層７を形成す
るための活性化熱処理によって酸素と結合可能な薄膜９
を酸化することもできる。
の７００℃アニールを省略して、浅い拡散層７を形成す
るための活性化熱処理によって酸素と結合可能な薄膜９
を酸化することもできる。
【００４０】この後、通常の製造方法によってゲート側
壁５形成、深い拡散層６形成、およびサリサイド形成を
行なって、図１に示したＭＩＳＦＥＴ構造を得ることが
できる。
壁５形成、深い拡散層６形成、およびサリサイド形成を
行なって、図１に示したＭＩＳＦＥＴ構造を得ることが
できる。
【００４１】実施例２ 図５を参照して、本実施例を説明する。
【００４２】まず、図５（ａ）に示すようにＳｉ基板１
表面を水素終端して、Ｓｉ基板１表面を酸素から保護す
る。
表面を水素終端して、Ｓｉ基板１表面を酸素から保護す
る。
【００４３】次に、Ｓｉ基板１上には、図５（ｂ）に示
すように、金属を含む酸素と結合可能な薄膜を形成す
る。第一の実施例では保護膜は単層であったが、本実施
例では酸素不足の金属酸化物１２と、酸素不足のシリコ
ン酸化膜１３との積層で形成される。
すように、金属を含む酸素と結合可能な薄膜を形成す
る。第一の実施例では保護膜は単層であったが、本実施
例では酸素不足の金属酸化物１２と、酸素不足のシリコ
ン酸化膜１３との積層で形成される。
【００４４】こうした積層酸化防止膜は、以下のように
してスパッタリングにより形成することができる。ま
ず、化学量論組成の金属酸化物ターゲットを用いて、ア
ルゴンガス流量２２ｓｃｃｍ、電力３００Ｗの条件で、
２ｎｍ程度のごく薄い金属酸化膜をＲＦスパッタリング
によりＳｉ基板１上に堆積する。これにより、Ｓｉ表面
はわずかに酸化されて図５（ｂ）のごとき構造となる。
この堆積の際、酸素をプロセスガスとして混入させる
と、Ｓｉ基板１の表面酸化が極端に進行してしまうた
め、酸素ガスを混入させないことがポイントとなる。
してスパッタリングにより形成することができる。ま
ず、化学量論組成の金属酸化物ターゲットを用いて、ア
ルゴンガス流量２２ｓｃｃｍ、電力３００Ｗの条件で、
２ｎｍ程度のごく薄い金属酸化膜をＲＦスパッタリング
によりＳｉ基板１上に堆積する。これにより、Ｓｉ表面
はわずかに酸化されて図５（ｂ）のごとき構造となる。
この堆積の際、酸素をプロセスガスとして混入させる
と、Ｓｉ基板１の表面酸化が極端に進行してしまうた
め、酸素ガスを混入させないことがポイントとなる。
【００４５】引き続き、アルゴン流量２２ｓｃｃｍ、酸
素流量１．２ｓｃｃｍの混合ガスを用い、電力３００Ｗ
で金属酸化物をスパッタリングして、図５（ｃ）の構造
を得る。
素流量１．２ｓｃｃｍの混合ガスを用い、電力３００Ｗ
で金属酸化物をスパッタリングして、図５（ｃ）の構造
を得る。
【００４６】その後、９００℃、３０分程度の熱処理を
施すことによって、前述の図３（ｂ）と同様の構造を形
成することができる。
施すことによって、前述の図３（ｂ）と同様の構造を形
成することができる。
【００４７】上述したように、本実施例においては、酸
素不足のシリコン酸化膜と、この上に形成された酸素不
足の金属酸化膜との積層構造により酸素と結合可能な薄
膜を構成する。こうした酸素と結合可能な薄膜のうち、
上層の金属酸化物は、その上に化学量論組成の金属酸化
膜を形成する際、あるいはその後の熱処理の際に、余分
な酸素と結合する。こうして、その下部にあるシリコン
基板の酸化を防止する役割を果たす。その一方、下層の
シリコン酸化膜は、基板との良質な界面特性を得るため
に有効に作用する。しかも、このシリコン酸化膜は、上
層の金属酸化膜と結合しきれなかった酸素を吸収してそ
の下のシリコン基板の酸化を抑制する機能を有してい
る。
素不足のシリコン酸化膜と、この上に形成された酸素不
足の金属酸化膜との積層構造により酸素と結合可能な薄
膜を構成する。こうした酸素と結合可能な薄膜のうち、
上層の金属酸化物は、その上に化学量論組成の金属酸化
膜を形成する際、あるいはその後の熱処理の際に、余分
な酸素と結合する。こうして、その下部にあるシリコン
基板の酸化を防止する役割を果たす。その一方、下層の
シリコン酸化膜は、基板との良質な界面特性を得るため
に有効に作用する。しかも、このシリコン酸化膜は、上
層の金属酸化膜と結合しきれなかった酸素を吸収してそ
の下のシリコン基板の酸化を抑制する機能を有してい
る。
【００４８】
【発明の効果】以上詳述したように本発明によれば、付
加的に生じる不具合を何等伴なうことなく界面ＳｉＯ2
形成を確実に抑止することができるとともに、ゲート絶
縁膜形成以降の後工程においてもＳｉＯ2の再成長を起
こさない、汎用性の高いＨｉｇｈ−Ｋゲート絶縁膜を形
成し得る半導体装置の製造方法が提供される。本発明
は、ゲート絶縁膜として金属酸化物を用いた半導体装置
の製造に有効に用いられ、その工業的価値は絶大であ
る。
加的に生じる不具合を何等伴なうことなく界面ＳｉＯ2
形成を確実に抑止することができるとともに、ゲート絶
縁膜形成以降の後工程においてもＳｉＯ2の再成長を起
こさない、汎用性の高いＨｉｇｈ−Ｋゲート絶縁膜を形
成し得る半導体装置の製造方法が提供される。本発明
は、ゲート絶縁膜として金属酸化物を用いた半導体装置
の製造に有効に用いられ、その工業的価値は絶大であ
る。
【図１】本発明の方法により製造されたＭＩＳＦＥＴの
断面図。
断面図。
【図２】本発明の半導体装置の製造方法の一例を表わす
工程断面図。
工程断面図。
【図３】本発明の半導体装置の製造方法の一例を表わす
工程断面図。
工程断面図。
【図４】本発明の実施例１にかかるＭＩＳＦＥＴの静特
性を表わすグラフ図。
性を表わすグラフ図。
【図５】本発明の半導体装置の製造方法の他の例を表わ
す工程断面図。
す工程断面図。
１…Ｓｉ基板 ２…ゲート電極 ３…金属酸化物 ４…ゲート絶縁膜 ５…ゲート側壁 ６…深い拡散層 ７…浅い拡散層 ８…素子分離 ９…金属を含む酸素と結合可能な薄膜（Ｓｉ表面酸化防
止膜） １０…金属酸化物 １１…サリサイド １２…酸素不足の金属酸化膜 １３…酸素不足のシリコン酸化膜
止膜） １０…金属酸化物 １１…サリサイド １２…酸素不足の金属酸化膜 １３…酸素不足のシリコン酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/316 Ｈ０１Ｌ 29/78 ３０１Ｇ 29/43 29/62 Ｇ Ｆターム(参考） 4M104 AA01 BB30 CC05 DD02 DD04 EE03 EE12 EE15 EE16 EE17 GG08 HH10 5F040 DA19 EC04 ED03 ED07 EH02 EK01 FA05 FB02 FB04 FC19 5F058 BA20 BC03 BD01 BD04 BD05 BE10 BF12 BF52 BF62 BH03 BJ01
Claims (5)
- 【請求項１】 シリコン基板表面に、金属を含む酸素と
結合可能な薄膜を積層する工程と、 前記薄膜の上に、金属酸化物膜を形成する工程と、 前記薄膜および金属酸化物膜が形成されたシリコン基板
に熱処理を施し、前記薄膜を酸化させて金属酸化物薄膜
を形成して、金属酸化物薄膜および金属酸化物膜を含む
ゲート絶縁膜を得る工程とを具備する半導体装置の製造
方法。 - 【請求項２】 前記金属を含む酸素と結合可能な薄膜は
酸素を含まない雰囲気中で形成され、前記金属酸化物膜
は、酸素を含む雰囲気中で形成される請求項１に記載の
半導体装置の製造方法。 - 【請求項３】 前記金属を含む酸素と結合可能な薄膜
は、Ｔｉ、Ｔａ、Ｚａ、Ｈｆ、Ｍｇ、Ａｌ、Ｙ、Ｂｉ、
Ｃｅ、Ｌａ、およびＳｉからなる群から選択される少な
くとも１種の金属を備える請求項１または２に記載の半
導体装置の製造方法。 - 【請求項４】 前記金属を含む酸素と結合可能な薄膜
は、Ｔｉ、Ｔａ、Ｚａ、Ｈｆ、Ｍｇ、Ａｌ、Ｙ、Ｂｉ、
Ｃｅ、Ｌａ、およびＳｉからなる群から選択される少な
くとも１種の金属の酸化物を備え、この酸化物の組成は
化学量論組成よりも酸素が少ない請求項１または２に記
載の半導体装置の製造方法。 - 【請求項５】 前記金属を含む酸素と結合可能な薄膜
は、Ｔｉ、Ｔａ、Ｚａ、Ｈｆ、Ｍｇ、Ａｌ、Ｙ、Ｂｉ、
Ｃｅ、Ｌａ、およびＳｉからなる群から選択される少な
くとも１種の金属の窒化物を備える請求項１または２に
記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000225740A JP2002043565A (ja) | 2000-07-26 | 2000-07-26 | 半導体装置の製造方法 |
| US09/911,397 US6602753B2 (en) | 2000-07-26 | 2001-07-25 | Semiconductor device having a gate insulating film comprising a metal oxide and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000225740A JP2002043565A (ja) | 2000-07-26 | 2000-07-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002043565A true JP2002043565A (ja) | 2002-02-08 |
Family
ID=18719464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000225740A Pending JP2002043565A (ja) | 2000-07-26 | 2000-07-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002043565A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273531A (ja) * | 2006-03-30 | 2007-10-18 | Toshiba Corp | 半導体装置およびその製造方法 |
| CN100367513C (zh) * | 2002-06-27 | 2008-02-06 | 日本电气株式会社 | 在硅衬底上层叠栅极绝缘膜和栅极电极的半导体器件及其制造方法 |
| JP2008288227A (ja) * | 2007-05-15 | 2008-11-27 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2009071322A (ja) * | 2002-08-20 | 2009-04-02 | National Institute Of Advanced Industrial & Technology | 半導体強誘電体記憶デバイスの製造方法 |
| JP2009164635A (ja) * | 2009-04-15 | 2009-07-23 | Nec Corp | 高誘電率薄膜を用いた半導体装置の製造方法 |
| KR101301215B1 (ko) * | 2011-12-27 | 2013-08-29 | 연세대학교 산학협력단 | 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자 |
-
2000
- 2000-07-26 JP JP2000225740A patent/JP2002043565A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100367513C (zh) * | 2002-06-27 | 2008-02-06 | 日本电气株式会社 | 在硅衬底上层叠栅极绝缘膜和栅极电极的半导体器件及其制造方法 |
| JP2009071322A (ja) * | 2002-08-20 | 2009-04-02 | National Institute Of Advanced Industrial & Technology | 半導体強誘電体記憶デバイスの製造方法 |
| JP2007273531A (ja) * | 2006-03-30 | 2007-10-18 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2008288227A (ja) * | 2007-05-15 | 2008-11-27 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2009164635A (ja) * | 2009-04-15 | 2009-07-23 | Nec Corp | 高誘電率薄膜を用いた半導体装置の製造方法 |
| KR101301215B1 (ko) * | 2011-12-27 | 2013-08-29 | 연세대학교 산학협력단 | 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6602753B2 (en) | Semiconductor device having a gate insulating film comprising a metal oxide and method of manufacturing the same | |
| US6784508B2 (en) | Semiconductor device having a gate insulating film structure including an insulating film containing metal, silicon and oxygen and manufacturing method thereof | |
| US6727148B1 (en) | ULSI MOS with high dielectric constant gate insulator | |
| JP2002314067A (ja) | 半導体装置およびｍｉｓ型電界効果トランジスタの製造方法 | |
| JP2002016248A (ja) | 半導体装置の製造方法 | |
| JP2001274380A (ja) | 半導体装置およびその製造方法 | |
| JPH08306687A (ja) | 半導体装置およびその製造方法 | |
| JP5127694B2 (ja) | 半導体装置及びその製造方法 | |
| US6326670B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2003249497A (ja) | 半導体装置の製造方法 | |
| JP2002299607A (ja) | Ｍｉｓ型電界効果トランジスタ及びこれの製造方法 | |
| JPWO2007142010A1 (ja) | 半導体装置およびその製造方法 | |
| JP2002043565A (ja) | 半導体装置の製造方法 | |
| JP3647785B2 (ja) | 半導体装置の製造方法 | |
| KR100444492B1 (ko) | 반도체소자의 제조 방법 | |
| JP4347479B2 (ja) | 電界効果トランジスタ | |
| JP3563032B2 (ja) | 半導体装置及びその製造方法 | |
| US6432801B1 (en) | Gate electrode in a semiconductor device and method for forming thereof | |
| JPH07263674A (ja) | 電界効果型半導体装置とその製造方法 | |
| JP2006114633A (ja) | 半導体装置の製造方法 | |
| US20030190790A1 (en) | Method of fabricating gate dielectric for use in semiconductor device | |
| JP2000307069A (ja) | 半導体装置の製造方法 | |
| JP5195421B2 (ja) | 半導体装置 | |
| JP2003204058A (ja) | 半導体装置及びその製造方法 | |
| JP2003188374A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040921 |