JP2001077102A - 誘電体膜およびその形成方法 - Google Patents

誘電体膜およびその形成方法

Info

Publication number
JP2001077102A
JP2001077102A JP24693399A JP24693399A JP2001077102A JP 2001077102 A JP2001077102 A JP 2001077102A JP 24693399 A JP24693399 A JP 24693399A JP 24693399 A JP24693399 A JP 24693399A JP 2001077102 A JP2001077102 A JP 2001077102A
Authority
JP
Japan
Prior art keywords
layer
forming
dielectric film
substrate
ceo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24693399A
Other languages
English (en)
Other versions
JP3470068B2 (ja
Inventor
Koji Nishikawa
孝司 西川
Kenji Iijima
賢二 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP24693399A priority Critical patent/JP3470068B2/ja
Priority to US09/527,475 priority patent/US6569240B1/en
Publication of JP2001077102A publication Critical patent/JP2001077102A/ja
Priority to US10/107,334 priority patent/US6899965B2/en
Priority to US10/702,458 priority patent/US20040096692A1/en
Application granted granted Critical
Publication of JP3470068B2 publication Critical patent/JP3470068B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

(57)【要約】 【課題】 SiO2 層の形成やダブルドメインのない、
結晶性の高いCeO2 膜を有する誘電体膜及びその形成
方法を提供する。 【解決手段】 Si基板21上に単結晶のMg層22,
Ce層23を連続して形成した後、Ce層23の上にO
2 分子24を供給する。Ce層23のCeが酸化されて
CeO2 層25になり、Mg層22の一部又は全部が酸
化されてMgO層26になる。Mg以外にBi,Zrな
どを用いることもできる。つまり、Si基板などの半導
体層の上に、金属材料の膜が形成されていることで、シ
リコン酸化膜等の半導体層を構成する材料の酸化膜が形
成されにくいので、比誘電率の高いMgO層などの下地
層及び結晶性CeO2 層を含む単位面積当たりの容量の
大きい誘電体膜が得られる。誘電体膜の厚みを十分厚く
して、リークの低減や、破壊耐圧の向上を実現すること
ができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、金属Ceと酸素と
を原料として、Si基板上に結晶性の高いCeO 2 膜を
形成するための形成方法及びその形成装置に関する。
【0002】
【従来の技術】近年、Si基板上に形成されるC−MO
Sデバイスの微細化、集積化の進展には著しいものがあ
る。そして、それに伴いMOSFETの一部を構成する
ゲート絶縁膜の薄膜化も強く要請されている。ゲート絶
縁膜の薄膜化が要請されるのは、以下の理由による。
【0003】まず、省電力を目指して動作電圧が低下し
つづけているにも関わらず、素子動作に必要な電荷量は
ほぼ一定であってさほど低減されていない。Q=CV
(Q:電荷量、C:静電容量、V:電圧)の関係によ
り、電荷量Qがほぼ一定でありながら、電圧Vが低下し
つづけるためには、ゲート絶縁膜に保持することが可能
な静電容量Cを上げざるを得ない。ここで、C=(εr
・S)/d(εr :比誘電率、S:キャパシタ面積、
d:電極間隔)であるので、静電容量Cを増大するため
には、まず、現在SiO2 により構成されているゲート
絶縁膜の膜厚dを薄くすることによって実現できる。そ
のために、現在では10nm〜15nmあるいは10n
m以下というゲート絶縁膜の薄膜化が試みられている。
【0004】しかし、ゲート絶縁膜の薄膜化を進める
と、ゲート絶縁膜の破壊耐圧の悪化や、リーク電流の増
大という不具合が生じるおそれが出てきた。
【0005】そこで、最近では、ゲート絶縁膜を比誘電
率が約3.9のSiO2 よりも高い比誘電率εr を有
し、しかも、他の電気的特性もSiO2 に劣らない特性
を有する絶縁膜材料が探索されている。すなわち、比誘
電率εr を高くすることにより、厚みdをある程度厚く
しても静電容量Cを高く維持できるので、低電圧化され
ても必要な電荷量Qを保持できるからである。このよう
な観点から、現行のSiO2 ゲート絶縁膜と同等の性能
を得ることができ、かつ、高い比誘電率と破壊耐圧を持
ち、界面準位やリーク電流が小さい新しい絶縁材料から
なる絶縁膜のSi基板上への形成方法が検討されつつあ
る。
【0006】また、別な要請から、Si基板上にSiO
2 とは異なる絶縁体材料による絶縁膜の形成を行なう試
みもなされている。例えば第1の文献「JAPAN JOURNAL
OF APPLIED PHYSICS 35, 4987,(1996)」に開示されてい
る例では、電界効果型トランジスタのゲートに強誘電性
を持つ薄膜を用いてメモリー効果のあるトランジスタを
実現することを目的とした研究について示されている。
その検討の一つとして、ここでは、強誘電性を持つPb
Zr1-x Tix3 (PZT)からなる薄膜(PZT
膜)の形成を試みている。しかしながら、このPZT膜
は直接Si基板上に形成することが困難であるので、P
ZT膜とSi基板との間にCeO2 などからなるバッフ
ァ層となる絶縁膜を積層している。
【0007】また、強誘電体材料を始めとしてその他の
誘電体(例えば超伝導体)膜をSi基板上に形成するた
めにも、前述のゲート絶縁膜と同じように、比誘電率や
破壊耐圧が高く、界面準位やリーク電流が小さいという
特性を実現できるような新しい絶縁体膜のSi基板上へ
の形成方法が検討されつつある。
【0008】そして、それらの検討においても、CeO
2 膜はバッファ層として非常に注目されている絶縁体材
料の一つである。これは以下の理由による。CeO2
格子定数は他の材料に比べてSiの格子定数に近く、C
eO2 とSiとの格子不整合率が−0.37%(aCeO2
=5.411Å、aSi=5.431Å)しかないからで
ある。さらに、CeO2 の結晶構造は螢石型であり、ダ
イヤモンド構造を持つSi基板に連続して結晶格子をつ
くることができる。すなわち、Siでは全ての原子が4
配位であるのに対して、CeO2 の場合は酸素原子が4
配位、Ce原子が8配位となっているという違いはある
が、面心立方格子を基本とした立方晶系であるという点
で両結晶は共通しており、両結晶は破綻なく積層するこ
とができる(酸素とCeの構成比は2:1になってい
る)。従って、Si基板上に非常に高い結晶性の薄膜を
作製することが可能となり、さらにその上に重ねて高い
結晶性を持つ強誘電体膜や超伝導体膜を形成しやすくな
る。また、CeO2 はその比誘電率が26前後と高いの
で、SiO2 に代わるあたらしいゲート絶縁膜材料とし
ての充分な可能性も持っている。
【0009】第1の文献以外にもSi基板上にCeO2
を形成することに関しては様々な試みが行われており、
その代表例を幾つかあげると以下の文献がある。
【0010】第2の文献「JAPAN JOURNAL OF APPLIED P
HYSICS 1765,(1993)」に開示されている例では、電子線
(ELECTRON BEAM :EB)蒸着装置を備えた分子線エピ
タキシ(MOLECULAR BEAM EPITAXY:MBE)装置中にお
いて、ペレット状のCeO2焼結体にEBを照射するこ
とによってCeO2 を蒸発させ、Si基板上に結晶性の
高いCeO2 薄膜を形成している。この時、CeO2
蒸発と同時に酸素ガスを供給し、CeO2 薄膜の酸素欠
損による結晶性の低下を防いでいる。なお、上述の第1
の文献にあるCeO2 膜の形成もこれと同じ方法で行わ
れている。
【0011】第3の文献「JAPAN JOURNAL OF APPLIED P
HYSICS 270, 1994」に開示されている例では、第1,第
2の文献の方法とは異なる薄膜形成方法を用いている。
ここでは、金属Ceからなるターゲットを装着した反応
性スパッタリング装置を用い、酸素ガスを供給しながら
ターゲット内のCe原子をスパッタし、Si基板上でC
eと酸素とを反応させることによってSi基板上に結晶
性の高いCeO2 薄膜を形成している。
【0012】第4の文献「APPLIED PHISICS LETTERS 20
27, (1991)」に開示されている例では、上記各方法とは
さらに異なる方法によってCeO2 膜を形成している。
ここでは、外部からArFによるエキシマレーザー光を
導入することが可能なMBE装置を用い、内部に置かれ
たペレット状のCeO2 焼結体にこのレーザー光を照射
してCeO2 を蒸発させ、それと同時に酸素ガスを導入
することにより、Si基板上に結晶性の高いCeO2
膜を形成している。
【0013】
【発明が解決しようとする課題】しかしながら、上記各
文献における結晶性CeO2 薄膜の形成においては以下
に示すような幾つかの不具合がある。
【0014】ただし、以下の記載においては、(00
1)面という時は結晶学上{001}面として表される
結晶面群を代表的に表すものとする。(011),(1
11)という時も同様である。また、(001)基板又
は膜,(011)基板又は膜,(111)基板又は膜と
いう時は、それぞれ主面が(001)面,(011)
面,(111)面である基板又は膜をいうものとする。
【0015】まず、第1および第2の文献にある例で
は、ペレット状のCeO2 をEBで加熱させて蒸発させ
ることにより、酸素とCeが同時に供給されてしまう。
すなわち、Si基板表面にはCeと酸素とが同時に到達
することになり、CeO2 と同時にSiO2 も形成され
てしまう。SiO2 が形成されてしまった場合、SiO
2 は一般にアモルファス構造を有しているので、界面構
造の結晶性の急峻性が低下し平坦性も悪くなる。また、
SiO2 膜の形成後、素子として動作させようとした場
合、せっかく比誘電率が高いCeO2 膜を形成している
にも関わらず、加えた電圧がより低い比誘電率を持つS
iO2 膜に集中することになる。その結果、ゲート絶縁
膜としての機能を確保するに足る電荷量を蓄積すること
が困難である。さらに、このようなSiO2 が混在した
CeO2 膜を強誘電体膜や超伝導体膜のバッファ層とし
て用いた場合にも、必要な電圧を強誘電体層や超伝導体
層に印加することが困難である。
【0016】第2の文献にある例では、(111)Si
基板の上には(111)CeO2 膜を形成することが可
能であるが、(001)Si基板の上には(001)C
eO 2 膜が形成できず、(011)CeO2 膜しか形成
されていない。すなわち、いくら格子定数が近くとも、
両者の面方位がくい違っているために、格子歪みの発生
を抑え、欠陥の発生を抑える効果が全く期待できない。
しかも、実際には、同じ(011)CeO2 膜であって
もSi基板の主面上で互いに90°の角度で回転対称と
なる2つの結晶が混在した多結晶構造となっているの
で、平滑で均一な単結晶薄膜を得ることは困難である。
【0017】第5の文献「JAPAN JOURNAL OF APPLIED P
HYSICS 31, L1736, (1992)」は、この理由について解説
している。すなわち、高真空中で形成されるSi結晶の
表面の(001)面上の2×1再構成構造上に現れるダ
ングリングボンド(末端未結合手、浮遊未結合手)と、
CeO2 結晶の(011)面内の酸素原子の位置とが近
いので、両者の(001)面同士で連続するよりも、S
i結晶の(001)面とCeO2 の(011)面とが連
続する方が安定性が高いことによると考えられている。
【0018】第4の文献にある例では、(111)Si
基板に非常に結晶性の高い(111)CeO2 膜を形成
することが可能であることが示されている。この例で
は、結晶成長中に反射型高エネルギー電子線回折(Refl
ection High Energy ElectronDiffraction :RHEE
D)観察において、その回折パターン強度の振動(RH
EED振動)が見られる。このRHEED振動の発生
は、結晶の成長が二次元的であり、高い表面平滑性を持
ち、層毎に進行しているということを表している。断面
TEMによる観察でも大きな欠陥の存在はほとんど観測
されず、SiとCeO2 の界面でのSiO2 の形成も見
えない。しかしながら、この例でもSi結晶の(00
1)面上でのCeO2 結晶の(001)面の形成は報告
されていない。
【0019】第6の文献「JAPAN JOURNAL OF APPLIED P
HYSICS 29, L1199, (1990)」は、このことについて開示
している。すなわち、この系においてもCeと酸素が同
時に供給されることになるので(001)Si基板の上
には、(011)CeO2 膜が形成されてしまうのであ
る。
【0020】第3の文献にある例においても、第2,第
4の文献と同様に、Si基板の(111)面上に非常に
結晶性の高いCeO2 の(111)を形成している。こ
の例にあげられている方法では、供給原料として金属C
eを用いているのでSi基板界面にCeだけを供給して
SiO2 の形成を抑制することに成功している。しかし
ながら、高い結晶性のCeO2 膜を得るために必要とな
る金属Ce単独の層の厚さが5nmと厚い。従って、ト
ランジスタのゲート絶縁膜としての利用を考える場合、
厚い金属層が存在してしまうことになり、素子の動作上
重大な問題がある。また、やはりこの例においても(0
01)Si基板上での(001)CeO 2 膜の形成は報
告されていない。
【0021】本発明の目的は、かかる点に鑑み、Si基
板の上に結晶性の高い単結晶のCeO2 膜を有する誘電
体膜及びその形成方法を提供することにある。
【0022】
【課題を解決するための手段】まず、本発明に係るCe
2 膜の形成方法に到達するために行なった考察につい
て説明する。
【0023】(001)Si基板の上には(011)C
eO2 膜しか形成できず、(001)CeO2 膜が形成
できない理由については、上述の第5の文献に開示され
ている。その詳細について、以下に説明する。
【0024】図12は、Si基板の(001)面上への
CeO2 結晶のエピタキシャル状態を示す図であって、
第5の文献中の図2に相当する図である。同図におい
て、大きな白丸はCe原子1を、中ぐらいの斜線付丸は
Si原子2を、小さな白丸は酸素原子3をそれぞれ示
す。Si基板の表面には単位胞4を有するSi結晶の
(001)面が現れている。この単位胞4の1つの辺は
[100]方向に平行であり、単位胞4の他の辺は[0
10]方向に平行である。言い換えると、図12の紙面
をSi結晶の結晶面(001)に平行な面と規定する
と、Si結晶のx軸,y軸は紙面内に存在しており、S
i結晶のz軸は紙面に垂直である。一方、Si結晶の
(001)面と整合するCeO2 結晶としては、同図に
示す単位胞5又は単位胞6で表される2つの結晶が同じ
確率で生成される。各単位胞5,6の各1つの辺は[1
00]方向(つまりx軸方向)に平行であり、他の辺は
[011]方向(つまりy軸に対して45°傾いた方
向)に平行である。そして、単位胞5のx軸と単位胞6
のx軸とは互いに直交しており、単位胞5の[011]
方向と単位胞6の[011]方向とは互いに直交してい
る。言い換えると、単位胞5と単位胞6とは図12の紙
面に垂直な軸の回りに90°だけ回転移動させた関係に
ある。なお、各単位胞5,6のy軸及びz軸は図12の
紙面から45°傾いている。
【0025】同図に示すように、CeO2 の(011)
面においては、O原子1がSi結晶中のSi原子列の中
間部分の上方に位置している。Si結晶の格子構造の
[100]方向に沿って一次元的に見た場合、つまり紙
面に垂直な方向から見た場合、このO原子1の位置は、
Si基板の最表面の2×1再構成構造に現れるダングリ
ングボンドの位置と非常に近い。その結果、Si基板上
に同時に供給されたCeとO(酸素)とは、CeO2
晶の(001)面を形成するよりも、CeO2 の(01
1)面を形成しやすいことになる。そして、Si基板上
にCeO2 結晶の(011)面が形成される場合、同図
に示すように、単位胞5と単位胞6という互いに回転対
称関係にある2つの結晶構造が同等の確率で現れること
になる。従って、Si基板上にCeO2 結晶のエピタキ
シャル成長を行なった場合、2つの異なる方位を有する
2つの結晶がドメインを作って混在し、全体として多結
晶のCeO2 膜が形成される。
【0026】図13は、上記第5の文献に記載されてい
るもので、CeO2 膜に2つのドメインが混在する状態
を高分解能走査型トンネル電子顕微鏡(High Resolutio
n Transmission Electron Microscopy:HRTM)で観
察して得られた顕微鏡写真図である。同図に示すよう
に、同図の横方向に平行なx軸[100]を有するドメ
インCrAと、同図の縦方向に平行なx軸[100]を有
するドメインCrBとが混在しており、各ドメインCrA,
CrBのサイズは10nm〜50nmである。
【0027】図11は、(100)Si基板8の上に形
成された(011)CeO2 膜9中に2種類のCeO2
結晶のドメインが形成されている状態を示す模式断面図
である。
【0028】次に、(111)Si基板の上に(11
1)CeO2 結晶を形成する過程を考える。この時のS
i結晶とCeO2 結晶の構造については、上述の第6の
文献に開示されている。図14(a)〜(c)は、同文
献中の図4に相当する図であって、Si基板の(00
1)面,(111)面及び(110)面にそれぞれエピ
タキシャル成長するCeO2 結晶の方位を示す図であ
る。図14(a)は、第5の文献と同様に、Si基板の
(001)面上に膜面の方位が(011)面であるCe
2 結晶の2種類のドメインが形成されることを表して
いる。一方、図14(c)は、(011)Si基板の上
には(011)CeO2 膜と(111)CeO 2 膜とが
形成可能であることを表している。
【0029】ここで、図14(b)に示すように、(1
11)Si基板の上には(111)CeO2 膜が成長し
やすく、格子不整合も小さい。このとき、CeO2 結晶
の構造は、厳密には基板面と垂直な方向にCeのみから
なる層と酸素のみからなる層が交互に積層されたものと
なっているが、両層の層間距離は非常に近いので、近似
的には共通の面内に2つの原子が混在しているとみなす
ことができる。したがって、Ce原子とO原子という2
種類の原子のうち一方の種類の原子を排除して他方の種
類の原子のみからなる層を形成するエネルギーは、いず
れの種類の原子の層についても大きくない。すなわち、
Si基板上にCe原子とO原子とが同時に供給される場
合にも、(111)CeO2 膜を形成することができ、
これとは異なる面方位を有するCeO2 膜が形成される
ことはないといってよい。
【0030】しかるに、(111)面はダイヤモンド構
造を有する結晶中の最稠密面であるので、(111)面
上には最も多くのSiダングリングボンド(未結合手)
が存在している。このSi基板の表面上にO原子とCe
原子とを同時に供給すると、Si基板の表面上にCeO
2 結晶だけでなくSiO2 層も形成されることになる。
従って、結晶性の悪化や比誘電率の低下を招くおそれが
ある。
【0031】なお、第1,第3,第4,第6の各文献で
は、形成したCeO2 薄膜の結晶性をX線によって評価
している。それらのうちで最も小さな半値全幅(Full W
idthof Half Maximum:FWHM)の回折ピークを示し
ているのは、第4の文献のものであるが、それでも半値
全幅が3500 arc sec. と大きい。また、他の文献で
得られている半値全幅はそれを大きく上回る。これは、
Si結晶とCeO2 結晶との格子不整合率が−0.37
%しかないことを考えると非常に悪い値であると考えら
れる。例えば、GaAsに対して0.26%の格子不整
合率(aGaAs=5.6533、aZnSe=5.668)を
持つZnSeのFWHMが300 arc sec. 以下である
(ただし、2θ軸固定,ω軸走査のロッキングカーブの
場合)。各文献で得られている半値全幅の値はω−2θ
(θ−2θ)両軸走査によって得られている値であるの
で、その半分がω軸走査の値と等価であるとしてもおよ
そ6倍の違いがある。すなわち各文献において形成され
ているCeO2 膜は、TEMを用いて観察されるような
局所的なレベルでは平滑で欠陥が少ないように見えてい
ても、X線ビームのスポット径の範囲に亘って格子の乱
れ・欠陥等不規則性が大きく、化合物半導体で用いられ
る結晶と比較した場合、その結晶性はかなり劣ると考え
られる。このようにCeO2 膜の結晶性が低いというこ
とも、両者の間にSiO2 層を形成してしまう要因の一
つと考えられる。すなわち、すでに形成されたCeO2
層で格子が乱れている場合、その部分を酸素(O)原子
が通過しやすくなり、Si基板の表面に供給される酸素
原子の量が増える。また、Si基板の表面部分において
も直上のCeO2 層の結晶格子が乱れた部分にはダング
リングボンドが多く存在するので、そこに酸素が結合し
やすくなってSiO2 層の形成が促進される。
【0032】本発明者は、以上の考察から、蛍石型結晶
構造を有する酸化物など、(001)Si基板の上にS
iのダイヤモンド立方構造に連続する構造を有する薄膜
を形成してから、Ceと酸素とを交互に供給すること
で、ダブルドメインを有する(011)CeO2 膜は形
成されることがなく、単結晶の(001)CeO2 膜を
形成することができることを想到するに至った。
【0033】以下、以上の考察から導かれた本発明につ
いて説明する。
【0034】本発明の第1の誘電体膜は、結晶性半導体
層の上に形成され酸素との親和性が上記半導体層を構成
する半導体材料と酸素との親和性よりも高い金属材料か
らなる下地層と、上記下地層の上に形成された結晶性C
eO2 膜とを備えている。
【0035】これにより、半導体層の上にシリコン酸化
膜等の半導体層を構成する材料の酸化膜が形成されにく
い構造となっているので、比誘電率の高い下地層及び結
晶性CeO2 層を含む単位面積当たりの容量の大きい誘
電体膜が得られる。したがって、誘電体膜の厚みを十分
厚くして、リークの低減や、破壊耐圧の向上を図ること
が可能になる。
【0036】上記第1の誘電体膜において、上記下地層
のうち少なくとも一部が酸化されていることが好まし
い。
【0037】本発明の第2の誘電体膜は、結晶性半導体
層の上に形成され、金属元素と上記半導体層を構成する
半導体材料とを含めた複合酸化物からなる下地層と、上
記下地層の上に形成された結晶性CeO2 層とを備えて
いる。
【0038】これにより、半導体層とのなじみがよくひ
ずみや界面準位の少ない下地層を含み、かつ、比誘電率
の高いCeO2 層を有する誘電体膜が得られる。
【0039】本発明の第3の誘電体膜は、結晶性半導体
層の上に形成され、上記半導体層の主面において上記半
導体の結晶とほぼ格子整合する結晶性金属酸化物からな
る下地層と、上記下地層の上に形成された結晶性CeO
2 層とを備えている。
【0040】これにより、半導体層の結晶構造に関する
情報を下地層から引き継いだ結晶性の高いCeO2 層を
有する誘電体膜が得られる。
【0041】上記第1〜第3の誘電体膜において、上記
下地層を構成する金属材料は、Mg,Zr,Y及びBi
のうち少なくともいずれか1つから選ばれることが好ま
しい。
【0042】本発明の第4の誘電体膜は、結晶性半導体
層の上に形成され、Mg,Zr,Y,Ce及びBiのう
ち少なくともいずれか1つから選ばれる金属材料からな
る下地層と、上記下地層の上に形成された強誘電体層と
を備えている。
【0043】これにより、シリコン酸化膜などの半導体
材料の酸化膜がほとんどない下地層と、配向性の高い強
誘電体層とが得られる。したがって、誘電体膜全体に印
加される電圧を有効に強誘電体層に配分することが可能
になり、強誘電体層の残留分極量を十分大きく確保する
ことができる。
【0044】上記第4の誘電体膜において、上記下地層
のうち少なくとも一部が酸化されていることが好まし
い。
【0045】本発明の第5の誘電体膜は、結晶性半導体
層の上に形成され上記半導体層を構成する半導体材料の
酸化物からなる酸化層と、上記酸化層の上に形成された
金属材料の酸化物からなる下地層と、上記下地層の上に
形成された強誘電体層とを備えている。
【0046】これにより、半導体層を構成する半導体材
料の酸化物からなる酸化層の界面準位が少なく半導体層
とのなじみがきわめてよいことを利用して、配向性の高
い強誘電体層を有し、信頼性の高い誘電体膜が得られ
る。
【0047】上記第5の誘電体膜において、上記下地層
を構成する金属材料は、Mg,Zr,Y,Ce及びBi
のうち少なくともいずれか1つから選ばれることが好ま
しい。
【0048】本発明の第1の誘電体膜の形成方法は、結
晶性半導体層を有する基板を用意する工程(a)と、上
記結晶性半導体層の上に、酸素との親和性が上記半導体
層を構成する半導体材料と酸素との親和性よりも高い金
属材料のみからなる下地層を形成する工程(b)と、上
記下地層の上にCe層を形成する工程(c)と、上記C
e層の上方から酸素を供給して、少なくともCeO2
を形成する工程(d)とを含んでいる。
【0049】この方法により、半導体材料の酸化膜の形
成を抑制しつつ、結晶性の高いCeO2 層を形成するこ
とができる。したがって、厚みが厚くても単位面積当た
りの容量が大きく、リークが小さく、破壊耐圧の大きい
誘電体膜を形成することが可能になる。
【0050】上記第1の誘電体膜の形成方法において、
上記工程(d)では、上記下地層の少なくとも一部を酸
化することが好ましい。
【0051】上記第1の誘電体膜の形成方法において、
上記工程(b)〜(d)は、超高真空のエピタキシャル
成長用装置の中で連続して行なわれることが好ましい。
【0052】上記第1の誘電体膜の形成方法において、
上記工程(b)及び(c)は、EB加熱蒸発装置を用い
たMBE法により行なわれることが好ましい。
【0053】上記第1の誘電体膜の形成方法において、
上記工程(b)では、Mg,Zr,Y及びBiのうち少
なくともいずれか1つから選ばれる金属材料のみからな
る下地層を形成することが好ましい。
【0054】本発明の第2の誘電体膜の形成方法は、結
晶性半導体層を有する基板を用意する工程(a)と、上
記結晶性半導体層の上に金属材料のみからなる下地層を
形成する工程(b)と、上記下地層の上方から酸素を供
給して、上記下地層の少なくとも一部を酸化して金属酸
化層を形成する工程(c)と、上記金属酸化層の上に強
誘電体層を形成する工程(d)とを含んでいる。
【0055】この方法により、半導体材料の酸化膜の形
成を抑制しつつ、結晶性の高い下地層が形成されるの
で、下地層の上に配向性の高い強誘電体層が形成され
る。したがって、強誘電体デバイスに適した誘電体膜を
形成することが可能になる。
【0056】上記第2の誘電体膜の形成方法において、
上記工程(c)を、上記工程(d)における強誘電体層
を形成するための酸素の供給を利用して、工程(d)と
同時に行なうこともできる。
【0057】上記第2の誘電体膜の形成方法において、
上記工程(b)では、Mg,Zr,Y,Ce及びBiの
うち少なくともいずれか1つから選ばれる金属材料のみ
からなる下地層を形成することが好ましい。
【0058】本発明の第3の誘電体膜の形成方法は、結
晶性半導体層を有する基板を用意する工程(a)と、上
記結晶性半導体層の表面を熱酸化して、熱酸化膜を形成
する工程(b)と、上記熱酸化膜の上に金属材料のみか
らなる下地層を形成する工程(c)と、上記下地層の上
方から酸素を供給して、上記下地層の少なくとも一部を
酸化して金属酸化層を形成する工程(d)と、上記金属
酸化層の上に強誘電体層を形成する工程(e)とを含ん
でいる。
【0059】この方法により、半導体層となじみのよい
熱酸化膜を用いつつ、熱酸化膜,下地層及び強誘電体層
を相互拡散のほとんどない状態で形成することが可能に
なる。したがって、強誘電体メモリデバイスに適した誘
電体膜を容易に形成することができる。
【0060】上記第3の誘電体膜の形成方法において、
上記工程(c)を、上記工程(d)における強誘電体層
を形成するための酸素の供給を利用して、工程(d)と
同時に行なうことができる。
【0061】上記第3の誘電体膜の形成方法において、
上記工程(c)では、Mg,Zr,Y,Ce及びBiの
うち少なくともいずれか1つから選ばれる金属材料のみ
からなる下地層を形成することが好ましい。
【0062】
【発明の実施の形態】(第1の実施形態)次に、本発明
の誘電体膜の形成方法及び誘電体膜の形成装置に関する
第1の実施形態について図面を参照しながら説明する。
【0063】図1は、本発明の各実施形態で用いたMB
E装置の構造を概略的に示す断面図である。同図に示す
ように、このMBE装置は、MBE成長又は成膜を行な
うための真空容器13と、真空容器13内を減圧するた
めの真空ポンプ16と、CeO2 などの薄膜を形成する
ための第1,第2のEB加熱蒸発装置17a,17b
と、真空容器13内へのCeの供給量を制御するための
シャッター11a,11bと、真空容器13内への酸素
ガスの供給量を制御するためのガスバルブ15とを備え
ている。そして、図示されていない試料取り付け部に被
処理物である基板14を取り付けて、MBE成長又は成
膜を行なうように構成されている。ここで、第1のEB
加熱蒸発装置17aは、金属Ce18aを担持するとと
もに金属Ce18aに電子線(Electron Beam :E
B)を照射して加熱するための機構19aを備えてい
る。第2のEB加熱蒸発装置17bは、金属Ceとは異
なる金属材料18b(例えばMg,Bi,Zr,Yな
ど)を担持するとともに金属材料18bに電子線を照射
して加熱するための機構19bを備えている。そして、
各EB加熱蒸発装置17a,17bは、シャッター11
a,11bの操作によっていわゆる分子線状のCe,金
属を供給することが可能に構成されている。
【0064】なお、第1のEB加熱蒸発装置17aの機
構19aにおいて金属Ce18aを直接担持する部分
は、通常のEB装置において用いられているカーボン
(C)や銅(Cu)ではなく、タングステン(W)やモ
リブデン(Mo)あるいはタンタル(Ta)などによっ
て構成されていることが好ましい。その理由は、以下の
通りである。Cuの融点は1000℃前後であって、C
eの融点に対して100〜200℃しか余裕がないの
で、Ceを融解,蒸発させるときにCuも同時に融解し
て蒸発するおそれがある。また、カーボンは融点が30
00℃前後とかなり高いが、Ceと化合物を形成しやす
いため、1000℃以下でカーボンとCeとが化学反応
して炭化物を形成し、機構19aが壊れてしまうおそれ
がある。それに対して、W,Mo,Taは、それぞれ融
点が2000℃以上であり、かつCeと化合物を形成し
にくいことから、Ceの融点付近の低温状態では両者が
化学反応を生じることもないので、金属Ce18aを直
接担持する部分を構成する材料として非常に安定してい
る。なお、第2のEB加熱蒸発装置17bの機構19b
における金属材料18bを直接担持する部分についても
同様である。
【0065】そして、シャッター11a,11bの開閉
制御により、いわゆる分子線状の金属材料とCeとを供
給することが可能であるように構成されている。また、
真空容器13にEB加熱蒸発装置17a,17bと共に
装着されたガスバルブ15の制御により、真空容器13
に連続的に、かつ、金属Ce18aや金属材料18bと
は個別に、酸素を供給することが可能である。また、酸
素の供給量を非常に短く規則正しいパルス状に制御する
ことも可能である。すなわち、ガスバルブ15には、電
磁弁が備えられており、この電磁弁の開閉は0.1秒以
内で行なうことが可能であり、かつ、電磁弁を閉鎖した
場合にはそのリークレートを1×10-5cc/sec.以下に
抑制することが可能である。
【0066】なお、本実施形態では金属Ce18aと金
属材料18bとを供給するためにEB加熱蒸発装置を用
いたが、低温でも蒸気圧が充分確保できるMgやBiの
場合には、EB加熱蒸発装置の代わりにクヌードセンセ
ル(K−セル)を用いてもよい。
【0067】次に、MBEの手順について説明する。M
BE装置内は、真空ポンプ16によって常時排気されて
いる。この操作により、金属Ce,金属材料中の不純物
や表面付近の汚染物およびEB加熱蒸発装置17a,1
7bに付着した汚染物を蒸発させることができる。その
結果、実際に誘電体膜を形成するに際しては、不純物や
汚染物の大部分が除去された高純度の金属Ce,その他
の金属材料を用いてCe原子を真空容器13内に供給す
ることができ、これにより、後述のように結晶性の良好
なCeO2 薄膜を形成することができる。
【0068】一方、被処理物である基板14は、以下の
ように準備される。まず、Si基板上にLOCOS膜な
どが形成された基板14が洗浄された後、基板14が弗
化水素(HF)や弗化アンモニウム(NH4 F)を含む
液に浸漬されて、水洗,乾燥された後直ちに結晶成長の
ためのMBE装置内に装着される。この時、この操作に
より基板14の表面は水素(H)原子やごく薄いSiO
2 アモルファス層によって覆われている。本実施形態に
おいては、Si基板21の主面は(001)面である
が、(111)面や他の高次の面方位、あるいはそれら
を数度オフさせた面方位の主面を有するSi基板を用い
てもよい。そして、MBE装置内で基板14が100℃
〜400℃の温度まで昇温されると、基板14の表面に
残る水分や吸着ガスが除去される。その後、さらに基板
14が昇温されて800℃〜900℃に保持される。こ
の時、基板14の表面を覆っていたH原子や薄いSiO
2 アモルファス層も脱離し、基板14の清浄・平滑な面
が真空容器13中に露出される。
【0069】図2(a)〜(c)は、本実施形態におけ
る金属材料であるMgと、CeとをSi基板上に積層し
た後、これらを酸化して、CeO2 膜を形成する過程を
説明するための図である。
【0070】図1に示す第2EB加熱蒸発装置17b,
第1EB加熱蒸発装置17aを順次作動させて、金属材
料であるMgやCeを真空容器13内に供給すると、図
2(a)に示すように、Si基板21上にそれぞれ単結
晶のMg層22,Ce層23が連続して形成される。M
g層22,Ce層23の厚さは、いずれもSi基板21
の結晶格子の情報を上方に伝達できるほど十分薄いこと
が望まれる。具体的には、Mg層22,Ce層23の厚
さは、5Å(4原子層)以下であることが好ましい。
【0071】その後、図1に示すガスバルブ15が開か
れると、Ce層23の上にO2 分子24が供給される。
このO2 分子24(又は原子)は、まず、Ce層23内
に浸透して拡散するので、図2(b)に示すように、C
e層23のCeが酸化されてCeO2 層25が形成され
る。O2 分子24による酸化を奥方まで行なわずに、図
2(b)に示すごとく、CeO2 層25のみが形成され
る程度にO2 分子24の供給量を制御することも可能で
ある。
【0072】しかしながら、実際の工程では、CeO2
層25からの酸素抜けを防ぐために酸化を過剰に行うの
が一般的である。また、形成されたCeO2 層25はO
2 分子24を非常に通過させやすい性質がある。その結
果、図2(c)に示すように、CeO2 層25の直下に
あるMg層22中のMgも酸化されて、MgO層26が
形成される。ここで、Mgは酸素との親和性がSiより
も高く,かつ,酸素を通過させにくい。そのために、S
i基板21の表面まで酸素が到達することはほとんどあ
り得ず、Si基板21の表面が酸化されてSiO2 が形
成されるというおそれはほとんどない。
【0073】本実施形態の形成方法によると、まず、S
i基板21の結晶構造に倣った結晶構造を有するMg層
22及びCe層23を先に形成してから、O2 分子24
を供給してCeO2 層25を形成するので、CeO2
25もSi基板21の結晶構造に倣った結晶構造を有し
ている。本実施形態では、Si基板21として(00
1)Si基板を用いているので、良好な結晶性を有する
(001)CeO2 膜25が形成される。すでに説明し
たように、上記従来の製造方法のごとく、O2 分子とC
e原子とが同時に供給される条件でエピタキシャル成長
を行なった場合には、CeO2 結晶の(011)面での
結晶成長の方がより起こりやすい。しかし、本実施形態
のように、先に(001)Si基板の結晶構造に倣った
Ce層23を形成してあれば、その後Ce層23中のC
eを酸化しても、図12に示すような共通の格子面にC
e原子とO原子とが共存する(011)CeO2 膜は形
成されることがない。つまり、本実施形態により、ダブ
ルドメインのない高い結晶性を有する(001)CeO
2 膜からなるCeO2 層25を容易に形成することがで
きる。すなわち、MISデバイスのゲート絶縁膜として
も、FeRAMなどにおける強誘電体層のバッファ層と
しても用いることができる比誘電率の高い(約29),
かつ,結晶性の良好なCeO2 層を得ることができる。
【0074】また、Ce層23の下地金属層として、酸
素を通過させにくいMg層22を形成しているので、S
i基板21の酸化によって比誘電率の小さいSiO2
(比誘電率約3.9)が形成されるのを抑制することが
できる。そして、MISデバイスのゲート絶縁膜として
も、FeRAMなどにおける強誘電体層のバッファ層と
しても用いることができる比誘電率の高い(約9.
7),かつ,結晶性の良好なMgO層を得ることができ
る。
【0075】なお、本実施形態においては、Si基板2
1として(001)Si基板を用いて、Si基板21の
上に(001)CeO2 膜からなるCeO2 層25を形
成する場合を例にとって説明したが、Si基板21とし
て(111)Si基板を用いてもよい。その場合には、
Si(111)基板上に(111)CeO2 膜が形成さ
れることになる。
【0076】(第2の実施形態)次に、本発明の第2の
実施形態について説明する。本実施形態においても第1
の実施形態と同様に、図1に示す製造装置を用いるもの
とする。ただし、本実施形態においても、金属Ceや金
属材料を供給するための装置として図1に示すEB加熱
蒸発装置17a,17bの代わりにクヌードセンセル
(K−セル)を用いてもよい。
【0077】次に、本実施形態におけるCeO2 膜の形
成方法について説明する。MBE成長に先立ちSi基板
を準備する手順は、上記第1の実施形態で説明したとお
りである。
【0078】図3(a)〜(c)は、本実施形態におけ
る金属材料であるBiと、CeとをSi基板上に積層し
た後、これらを酸化して、CeO2 膜を形成する過程を
説明するための図である。
【0079】図1に示す第2EB加熱蒸発装置17b,
第1EB加熱蒸発装置17aを順次作動させて、金属材
料であるBiやCeを真空容器13内に供給すると、図
3(a)に示すように、Si基板21上にそれぞれ単結
晶のBi層28,Ce層23が連続して形成される。B
i層28,Ce層23の厚さは、いずれもSi基板21
の結晶格子の情報を上方に伝達できるほど十分薄いこと
が望まれる。具体的には、Bi層28,Ce層23の厚
さは、5Å(4原子層)以下であることが好ましい。
【0080】その後、図1に示すガスバルブ15が開か
れると、Ce層23の上にO2 分子24が供給される。
このO2 分子24(又は原子)は、まず、Ce層23内
に浸透して拡散するので、図3(b)に示すように、C
e層23のCeが酸化されてCeO2 層25が形成され
る。O2 分子24による酸化を奥方まで行なわずに、図
3(b)に示すごとく、CeO2 層25のみが形成され
る程度にO2 分子24の供給量を制御することも可能で
ある。
【0081】しかしながら、実際の工程では、CeO2
層25からの酸素抜けを防ぐために酸化を過剰に行うの
が一般的である。また、形成されたCeO2 層25はO
2 分子24を非常に通過させやすい性質がある。その結
果、図3(c)に示すように、CeO2 層25の直下に
あるBi層28中の全体又は一部のBiも酸化される。
このとき、Biが酸化される形態には2通りの形態があ
る。
【0082】1つの形態では、Biが酸素のみと反応す
る場合であって、この場合にはBi 23 が形成され
る。ここで、Biは酸素との親和性がSiよりも高く,
かつ,酸素を通過させにくい。そのために、Si基板2
1の表面まで酸素が到達することはほとんどあり得ず、
Si基板21の表面が酸化されてSiO2 が形成される
というおそれはほとんどない。
【0083】また、もう1つの形態では、Biが酸素
(O),Siの両方と反応する場合であって、この場合
には、図3(c)に示すように、珪酸化合物つまりBi
2 SiO5 の結晶体からなるBi2 SiO5 層29が形
成される。Bi2 SiO5 は、SiO2 と異なり、Si
基板21の上で容易に高い結晶性の結晶構造を形成す
る。このBi2 SiO5 の結晶構造は立方晶であり、ダ
イヤモンド立方構造であるSi単結晶の構造と共通して
いる。しかも、いったんBi層,Ce層を形成してか
ら、酸素を供給するので、酸素が薄いBi層中を拡散し
ながらSi基板の最表面も巻き込んだ状態でBi2 Si
5 の結晶が成長する。言い換えると、Bi2SiO5
層29は下方にも成長して形成される。そして、SiO
2 は形成されないと考えてよい。さらに、Bi層28が
形成されたときに、Bi層28とSi基板21とが界面
で反応するので、界面に存在した浮遊未結合手(ダング
リングボンド)が終端されており、界面順位密度を3×
1010cm-2以下にまで、小さくすることができる。
【0084】以上の2通りのBi層28の酸化形態は、
成膜条件を調整することによって選択することができ
る。この成膜条件とは、主として基板温度と酸素供給量
である。
【0085】本実施形態の形成方法によると、まず、S
i基板21の結晶構造に倣った結晶構造を有するBi層
28及びCe層23を先に形成してから、O2 分子24
を供給してCeO2 層25を形成するので、CeO2
25もSi基板21の結晶構造に倣った結晶構造を有し
ている。本実施形態では、Si基板21として(00
1)Si基板を用いているので、良好な結晶性を有する
(001)CeO2 膜であるCeO2 層25が形成され
る。すでに説明したように、上記従来の製造方法のごと
く、O2 分子とCe原子とが同時に供給される条件でエ
ピタキシャル成長を行なった場合には、CeO2 結晶の
(011)面での結晶成長の方がより起こりやすい。し
かし、本実施形態のように、先に(001)Si基板の
結晶構造に倣ったCe層23を形成してあれば、その後
Ce層23中のCeを酸化しても、図12に示すような
共通の格子面にCe原子とO原子とが共存する(01
1)CeO2 膜は形成されることがない。つまり、本実
施形態により、ダブルドメインのない高い結晶性を有す
る(001)CeO2 膜からなるCeO2 層25を容易
に形成することができる。すなわち、MISデバイスの
ゲート絶縁膜としても、FeRAMなどにおける強誘電
体層のバッファ層としても用いることができる比誘電率
の高い(約29),かつ,結晶性の良好なCeO2 層を
得ることができる。
【0086】また、Ce層23の下地金属層として、酸
素を通過させにくいBi層28を形成しているので、S
i基板21の酸化によるSiO2 層が形成されるのを抑
制することができる。そして、MISデバイスのゲート
絶縁膜としても、ふぇんRAMなどにおける強誘電体層
のバッファ層としても用いることができる比誘電率の高
い,かつ,結晶性の良好なBiO2 層又はBi2 SiO
5 層を得ることができる。
【0087】特に、上述の2つの酸化形態のうちBi2
SiO5 層29が形成される場合は、ダイヤモンド立方
構造であるSi単結晶と共通した結晶構造である立方晶
の,Si基板21との親和性のよいBi2 SiO5 層2
9が得られるので、その上に形成されるCeO2 層23
の結晶性や誘電特性が良好となる。また、強誘電体層の
バッファ層としても用いることができる比誘電率の高
い,かつ,結晶性の良好なZrO2 層を得ることができ
る。
【0088】なお、本実施形態においては、Si基板2
1として(001)Si基板を用いて、Si基板21の
上に(001)CeO2 膜からなるCeO2 層25を形
成する場合を例にとって説明したが、Si基板21とし
て(111)Si基板を用いてもよい。その場合には、
Si(111)基板上に(111)CeO2 膜が形成さ
れることになる。
【0089】なお、Bi2 SiO5 層は強誘電性を発揮
しうるので、これを強誘電体層として用いることも可能
である。
【0090】(第3の実施形態)次に、本発明の第3の
実施形態について説明する。本実施形態においても第1
の実施形態と同様に、図1に示す製造装置を用いるもの
とする。ただし、本実施形態においても、金属Ceや金
属材料を供給するための装置として図1に示すEB加熱
蒸発装置17a,17bの代わりにクヌードセンセル
(K−セル)を用いてもよい。
【0091】次に、本実施形態におけるCeO2 膜の形
成方法について説明する。MBE成長に先立ちSi基板
を準備する手順は、上記第1の実施形態で説明したとお
りである。
【0092】図4(a)〜(d)は、本実施形態におけ
る金属材料であるZrと、CeとをSi基板上に積層し
た後、これらを酸化して、CeO2 膜を形成する過程を
説明するための図である。
【0093】図1に示す第2EB加熱蒸発装置17bを
作動させて、金属材料であるZrを真空容器13内に供
給すると、図4(a)に示すように、Si基板21上に
単結晶のZr層30が形成される。Zr層30の厚さ
は、Si基板21の結晶格子の情報を上方に伝達できる
ほど十分薄いことが望まれる。具体的には、Zr層30
の厚さは、5Å(4原子層)以下であることが好まし
い。
【0094】その後、図1に示すガスバルブ15が開か
れると、Ce層23の上にO2 分子24が供給される。
このO2 分子24(又は原子)は、Zr層30内に浸透
して拡散するので、Zr層30のCeが酸化されてZr
2 層31が形成される。
【0095】その後、図1に示す第1EB加熱蒸発装置
17aを作動させると、図4(b)に示すように、Ce
原子20がZrO2 層31の上に供給される。すると、
図4(c)に示すように、ZrO2 層31の上に単結晶
のCe層23が形成される。Ce層23の厚さは、Si
基板21の結晶格子の情報を上方に伝達できるほど十分
薄いことが望まれる。具体的には、Ce層23の厚さ
は、5Å(4原子層)以下であることが好ましい。
【0096】その後、図1に示すガスバルブ15が開か
れると、Ce層23の上にO2 分子24が供給される。
このO2 分子24は、Ce層23内に浸透して拡散する
ので、図4(d)に示すように、Ce層23のCeが酸
化されてCeO2 層25が形成される。
【0097】本実施形態の形成方法によると、まず、S
i基板21の結晶構造に倣った位置に原子が並ぶZr層
30を形成し、さらにO2 分子24を供給してZrO2
層31を形成している。このZrO2 結晶は蛍石型結晶
構造を有し、上述のようにSi単結晶のダイヤモンド立
方晶とにほぼ連続した格子を形成する。しかも、先にZ
r層30を形成し、さらに、O2 分子24を供給してZ
rO2 層31を形成するので、ZrO2 層31はSi基
板21の結晶にほぼ格子整合している。本実施形態で
は、Si基板21として(001)Si基板を用いてい
るので、良好な結晶性を有する(001)ZrO2 膜で
あるZrO2 層31が形成される。すでに説明したよう
に、上記従来の製造方法のごとく、O2 分子とCe原子
とが同時に供給される条件でエピタキシャル成長を行な
った場合には、CeO2 結晶の(011)面での結晶成
長の方がより起こりやすい。CeO2 層と同じ蛍石型結
晶構造を有するZrO2 層を形成する場合も同様であ
る。しかし、本実施形態のように、先に(001)Si
基板の結晶構造に倣ったZr層30を形成してあれば、
その後Zr層30中のCeを酸化しても、図12に示す
CeO2 結晶のごとくダブルドメインを有する(01
1)ZrO2 層は形成されることがない。つまり、本実
施形態により、ダブルドメインのない高い結晶性を有す
る(001)ZrO 2 膜からなるZrO2 層31を容易
に形成することができる。すなわち、MISデバイスの
ゲート絶縁膜としても、FeRAMなどにおける強誘電
体層のバッファ層としても用いることができる比誘電率
の高い(約12.5),かつ,結晶性の良好なZrO2
層を得ることができる。
【0098】そして、その上に、Ce層23,CeO2
層25を形成するので、取り扱いにくい材料である金属
Ceを用いなくても、容易に結晶性のよい(001)C
eO 2 膜からなるCeO2 層25を形成することができ
る。すなわち、MISデバイスのゲート絶縁膜として
も、FeRAMなどにおける強誘電体層のバッファ層と
しても用いることができる比誘電率の高い(約29),
かつ,結晶性の良好なCeO2 層を得ることができる。
【0099】また、Zr層30は、酸素を通過させにく
い性質を有するので、Si基板21の酸化によるSiO
2 層が形成されるのを抑制することができる。
【0100】なお、本実施形態においては、Si基板2
1として(001)Si基板を用いて、Si基板21の
上に(001)CeO2 膜からなるCeO2 層25を形
成する場合を例にとって説明したが、Si基板21とし
て(111)Si基板を用いてもよい。その場合には、
Si(111)基板上に(111)CeO2 膜が形成さ
れることになる。
【0101】(第1〜第3の実施形態における変形形
態)上記第1〜第3の実施形態において、CeO2 層を
形成する際には、Ce層とO層とを交互に積層しなくて
も、同時に供給してもよい。
【0102】また、Si基板21とCeO2 層25との
間に介在させる下地層を構成する金属材料として、M
g,Bi,Zrに代えて、Y(イットリウム)を用い、
Y層やY23 層を形成してもよい。
【0103】また、下地層として、Mg層,Bi層,Z
r層,Y層又はこれらの酸化物からなるMgO層,Bi
23 層,ZrO2 層,Y23 層などを複数層組み合
わせた積層膜を形成してもよい。
【0104】(第4の実施形態)次に、本発明の第4の
実施形態について説明する。ここで、本実施形態及び以
下の実施形態においては、比誘電率の高い誘電体層の上
に強誘電体層を設けた例について説明する。
【0105】本実施形態においても第1の実施形態と同
様に、図1に示す製造装置を用いるものとする。ただ
し、本実施形態においても、金属Ceや強誘電体膜を構
成する金属材料を供給するための装置として図1に示す
EB加熱蒸発装置17a,17bの代わりにクヌードセ
ンセル(K−セル)を用いてもよい。また、強誘電体膜
を形成するためのEB加熱装置17bやクヌードセンセ
ルは、強誘電体膜を構成する金属の種類数だけ設けられ
ているものとする。
【0106】本実施形態においても、MBE成長に先立
ちSi基板を準備する手順は、上記第1の実施形態で説
明したとおりである。
【0107】図5(a),(b)は、本実施形態におけ
るCeO2 層の上に強誘電体層を設けた場合の2つの構
造例を示す図である。
【0108】図5(a)に示す構造においては、清浄平
滑なSi基板21の表面上に、比誘電率の高い誘電体か
らなるバッファ層であるCeO2 層25と、強誘電体層
41とが設けられている。強誘電体層41は、例えばP
bLaTiOx (いわゆるPLT)や、PbZrTiO
x (いわゆるPZT)から構成されるが、その他の結晶
性を有する強誘電体膜を用いることができる。図5
(a)に示す構造においては、後述するように上記特願
平11−171352号に開示された方法などにより、
高い結晶性を有するCeO2 層25が強誘電体層41の
バッファ層として設けられている。したがって、強誘電
体層41も高い結晶性あるいは高い配向性を有してい
る。ただし、PLTやPZTからなる強誘電体層41の
結晶構造は必ずしもCeO2 層25の結晶構造と共通で
はなく、格子定数も異なっているので、強誘電体層41
とCeO2 層25との間の境界面において両者の原子が
完全な結合を形成しているわけではない。すなわち、強
誘電体層41は必ずしも広い範囲に亘る単結晶構造を有
しているわけではないが、CeO2 層25の結晶構造の
影響を受けて、強誘電体層41の全体において、特定の
結晶軸(例えばc軸)が基板面に垂直な方向を向いてい
るという、高い配向性を有している。そのために、強誘
電体層41は、結晶軸の方向が少しずつずれたいくつか
のドメインに分離した多結晶状態になっているが、強誘
電体性の特に大きい方向(残留分極状態が生じる方向)
が基板面に垂直な方向,あるいは特定の角度を持った方
向にそろっていれば、大きな残留分極量を確保し、ある
いは均一な強誘電特性を発揮することができる。
【0109】また、図5(b)は、CeO2 層25とS
i基板21との間にCe層23が介在している場合の構
造を示す図である。このような構造は、例えば当初Ce
層を数原子層(図5(b)に示す場合には3原子層)堆
積してから、酸素とCeとを交互に供給するか、先に堆
積したCe層23を部分的に酸化することにより形成さ
れる。この場合にも、その後この基板を用いて半導体メ
モリなどの素子を形成した場合にも、Ce層23が素子
の電気的,機械的な特性に悪影響を及ぼすことはない。
【0110】ここで、本実施形態におけるCeO2 層の
形成方法は、例えば特願平11−171352号に開示
された方法によるか、上記第1〜第3の実施形態に開示
された方法による。具体的には、金属Ceを用いて、S
i基板の上にまずCeの1原子層を堆積してから酸素原
子層を堆積することにより、MEEモードによる単原子
層を交互に形成して、例えば(001)Si基板上に結
晶性のよい,ダブルドメインのない(001)CeO2
層を形成することができる。また、先に金属Ceのみを
供給して数原子層のCe膜を形成してから酸素を供給す
ることによりCeO2 層を形成してもよい。さらに、こ
の酸素の供給は、第6の実施形態で説明するように、強
誘電体膜の形成時に必要な酸素によって行なうことがで
きる。つまり、Ce層の上に強誘電体層を形成すること
で、CeをCeO2 層にすることができる。Ceは酸素
を通過させやすいので、後者の方法は有効である。
【0111】また、本実施形態における強誘電体層41
は、周知技術となっているMBE法による強誘電体膜の
形成方法を用いれば容易に実現できるので、ここでは形
成方法についての説明を省略する。
【0112】本実施形態の強誘電体層41を備えた誘電
体膜によると、比誘電率が高いバッファ層としてのCe
2 層25の上に、強誘電体層41を設けることによ
り、バッファ層の厚みを厚くしても単位面積当たりの容
量を高く維持することができるので、バッファ層の厚み
が薄いことに起因するリーク電流の発生などを有効に防
止することが可能になる。また、結晶性の良好なCeO
2 層25を形成し、このCeO2 層25の上に強誘電体
層41を形成しているので、高い配向性を有し、残留分
極の大きい,あるいは、強誘電特性のばらつきの少ない
強誘電体層41を形成することができる。
【0113】その際、比誘電率の低いSiO2 層をほと
んど形成することがないので、強誘電体層の上方に電極
を設けて、電極−基板間に電圧を印加した場合、誘電率
の低いSiO2 層に対する印加電圧の配分が多くなって
強誘電体層に実質的に印加される電圧がわずかになるよ
うな不具合を抑制することができる。
【0114】(第5の実施形態)次に、本発明の第5の
実施形態について説明する。本実施形態においても第1
の実施形態と同様に、図1に示す製造装置を用いるもの
とする。ただし、本実施形態においても、金属Ceや強
誘電体膜を構成する金属材料を供給するための装置とし
て図1に示すEB加熱蒸発装置17a,17bの代わり
にクヌードセンセル(K−セル)を用いてもよい。ま
た、強誘電体膜を形成するためのEB加熱装置17bや
クヌードセンセルは、強誘電体膜を構成する金属の種類
数だけ設けられているものとする。
【0115】本実施形態においても、MBE成長に先立
ちSi基板を準備する手順は、上記第1の実施形態で説
明したとおりである。
【0116】図6(a),(b)は、本実施形態におけ
るMgO層の上に強誘電体層を設けた場合の2つの構造
例を示す図である。
【0117】図6(a)に示す構造においては、清浄平
滑なSi基板21の表面上に、比誘電率の高い誘電体か
らなるバッファ層であるMgO層26と、強誘電体層4
1とが設けられている。強誘電体層41は、例えばPb
LaTiOx (いわゆるPLT)や、PbZrTiOx
(いわゆるPZT)から構成されるが、その他の結晶性
を有する強誘電体膜を用いることができる。図6(a)
に示す構造においては、上記第1の実施形態に開示され
た方法により、高い結晶性を有するMgO層26が強誘
電体層41のバッファ層として設けられている。したが
って、強誘電体層41も高い結晶性あるいは高い配向性
を有している。ただし、PLTやPZTからなる強誘電
体層41の結晶構造は必ずしもMgO層26の結晶構造
と共通ではなく、格子定数も異なっているので、強誘電
体層41とMgO層26との間の境界面において両者の
原子が完全な結合を形成しているわけではない。これ
は、上記第4の実施形態と同様である。すなわち、強誘
電体層41は必ずしも広い範囲に亘る単結晶構造を有し
ているわけではないが、MgO層26の結晶構造の影響
を受けて、強誘電体層41の全体において、特定の結晶
軸(例えばc軸)が基板面に垂直な方向を向いていると
いう、高い配向性を有している。そのために、強誘電体
層41は、結晶軸の方向が少しずつずれたいくつかのド
メインに分離した多結晶状態になっているが、強誘電体
性の特に大きい方向(残留分極状態が生じる方向)が基
板面に垂直な方向,あるいは特定の角度を持った方向に
そろっていれば、大きな残留分極量を確保し、あるいは
均一な強誘電特性を発揮することができる。
【0118】また、図5(b)は、MgO層26とSi
基板21との間にMg層22が介在している場合の構造
を示す図である。このような構造は、O2 分子24の供
給量を、Mg層22全体が酸化されない程度に制御する
ことにより形成される。この場合、その後この基板を用
いて半導体メモリなどの素子を形成した場合にも、Mg
層22が素子の電気的,機械的な特性に悪影響を及ぼす
ことはない。
【0119】ここで、本実施形態におけるMgO層の形
成方法としては、例えば第1の実施形態における図2
(a)に示す工程において、Ce層23を形成する工程
を設けずに、Mg層22のみを形成しておいて、その
後、図2(b)に示すように、O 2 分子24を供給する
方法を用いることができる。また、第6の実施形態で説
明するように強誘電体層41を形成する際に必要な酸素
を利用して、Mg層を酸化してMgO層にすることもで
きる。
【0120】また、本実施形態における強誘電体膜の形
成は、周知技術となっているMBE法による強誘電体膜
の形成方法を用いればよいので、ここでの形成方法につ
いての説明は省略する。
【0121】本実施形態の強誘電体層41を備えた構造
によると、比誘電率が約9.7と高いバッファ層として
のMgO層26の上に、強誘電体層41を設けることに
より、バッファ層の厚みを厚くしても必要な誘電率を維
持することができるので、バッファ層の厚みが薄いこと
に起因するリーク電流の発生などを有効に防止すること
が可能になる。また、結晶性の良好なMgO層26を形
成し、このMgO層26の上に強誘電体層41を形成し
ているので、高い配向性を有し、残留分極の大きい,あ
るいは、強誘電特性のばらつきの少ない強誘電体層41
を形成することができる。
【0122】その際、比誘電率の低いSiO2 層をほと
んど形成することがないので、強誘電体層の上方に電極
を設けて、電極−基板間に電圧を印加した場合、誘電率
の低いSiO2 層に対する印加電圧の分配比が多くなっ
て強誘電体層に実質的に印加される電圧がわずかになる
ような不具合を抑制することができる。
【0123】(第6の実施形態)次に、本発明の第6の
実施形態について説明する。ここで、本実施形態及び次
の実施形態においては、SiO2 層の上に、比誘電率の
高い誘電体層と強誘電体層とを順次形成した例について
説明する。
【0124】本実施形態においても第1の実施形態と同
様に、図1に示す製造装置を用いるものとする。ただ
し、本実施形態においても、金属Ceや強誘電体膜を構
成する金属材料を供給するための装置として図1に示す
EB加熱蒸発装置17a,17bの代わりにクヌードセ
ンセル(K−セル)を用いてもよい。また、強誘電体膜
を形成するためのEB加熱装置17bやクヌードセンセ
ルは、強誘電体膜を構成する金属の種類数だけ設けられ
ているものとする。
【0125】本実施形態においても、MBE成長に先立
ちSi基板を準備する手順は、上記第1の実施形態で説
明したとおりである。
【0126】図7(a)〜(d)は、本実施形態におけ
るSiO2 層の上に、ZrO2 層及び強誘電体層を形成
する手順を示す図である。
【0127】図7(a)に示す工程の前に、清浄平滑な
Si基板21の表面上に、熱酸化法により、アモルファ
ス酸化シリコンからなるSiO2 層35を形成する。S
iO 2 層35の厚みは、デバイスに要求される特性に応
じて選択することができ、通常は0.5〜20nmであ
る。Si基板21の表面は(001)面であることが好
ましいが、(111)面や他の高次の面、あるいはそれ
らを数°オフさせた面であってもよいものとする。その
後、超高真空のチャンバ内に導入して、100〜400
℃に加熱することにより、SiO2 層35の表面に残留
している水分やガスを除去する。
【0128】次に、図7(a)に示すように、SiO2
層35の上にZr原子32を供給すると、アモルファス
構造のSiO2 層35の表面に到達したZr原子32
は、SiO2 層35の表面に沿って拡散し、面内でほぼ
均一に分散して安定状態に達する。つまり、SiO2
35の上にZr原子のみからなるZr層30が形成され
る。このZr層30はアモルファス構造又は多結晶構造
を有している。
【0129】次に、図7(b)に示すように、Zr層3
0の上に強誘電体層を構成するための金属原子42(例
えばPLTを構成するPb,La,Tiなど)とO2
子24とを供給する。
【0130】すると、図7(c)に示すように、強誘電
体層41が形成されていくが、このとき、O2 分子24
のみがZr層30内を拡散して、Zr層30の固相結晶
化を生ぜしめて、ZrO2 層31が形成される。
【0131】その結果、図7(d)に示すように、Zr
2 層31の上に強誘電体層41が形成されることにな
る。
【0132】本実施形態における強誘電体膜の形成は、
周知技術となっているMBE法による強誘電体膜の形成
方法を用いればよいので、ここでの形成方法についての
説明は省略する。
【0133】本実施形態の製造方法によると、アモルフ
ァス構造のSiO2 層35を形成した後、SiO2 層3
5の上にZr層30を形成してから、強誘電体層を形成
する際に必要なO2 分子24(又は原子)をZr層30
内に拡散させてZrの酸化による固相結晶化を利用して
ZrO2 層31を形成する。したがって、製造上特に難
しい技術を用いることなく、配向性の高い強誘電体層4
1を形成することができるという利点がある。
【0134】なお、図7(b)に示すO2 分子24は、
強誘電体層を構成するための金属原子42と同時に供給
してもよいし、それに先だってO2 分子をZr層30に
供給して先にZrO2 層を形成してから、その上に強誘
電体層を形成してもよい。また、(001)Si基板に
代えて(111)Si基板を用いてもよい。
【0135】図8(a),(b)は、本実施形態の製造
方法によって形成されたSiO2 層とZrO2 層と強誘
電体層との積層構造(誘電体膜)を示す図である。
【0136】図8(a)は、Si基板21の上に、アモ
ルファス構造のSiO2 層35と、結晶構造のZrO2
層25と、高い配向性を有する強誘電体層41とが順次
積層された状態を示す図である。また、図8(b)は、
Zr層30の全体が酸化されずに一部がZr層30のま
まで残存している状態を示す図である。図8(b)に示
す構造においても、強誘電体層41の高配向性を固相結
晶化されたZrO2 層31によって実現することができ
るので、デバイス特性における不具合は生じない。
【0137】次に、図9は第6の実施形態の製造方法に
よって形成された積層構造(誘電体膜)の断面を透過電
子顕微鏡(TEM)によって撮影した結果得られた断面
TEM像の複写図である。Si基板としては(001)
面を有するP型Si基板を用いている。SiO2 層の厚
みは10nmであり、ZrO2 層の厚みは約9nmであ
る。このZrO2 層は、アモルファス構造のSiO2
の上に、厚みが3nmのZr層を形成した後、強誘電体
層を形成するための酸素の供給によってZr層を固相結
晶化した結果得られたものである。また、ZrO2 層の
上には強誘電体層であるPLT層(PbLaTiOx
層)が形成されていることがわかる。
【0138】ここで、図9において注目すべき点は、S
i基板とSiO2 層との界面、SiO2 層とZrO2
との界面がそれぞれ非常に平坦で相互に交わることなく
鮮明に形成されている点である。また、EPMA(Elec
tron Probe Microanalysis:電子線プローブマイクロア
ナリシス)分析装置による組成分析から、各層から他の
層への原子の拡散は非常に少ないことが確認されてい
る。そして、この積層構造(誘電体膜)から得られる強
誘電特性も良好であることがわかった。
【0139】一方、図10は、第6の実施形態における
製造方法とは異なり、図7(b)に示すようなZr層3
0を形成する代わりに、SiO2 層の上に直接Zr原子
とO 2 分子とを供給することにより、ZrO2 層を形成
した後、強誘電体層を構成する金属原子とO2 分子とを
供給して、得られた積層構造(誘電体膜)の断面TEM
像を示す図である。
【0140】図10において、注目すべき点は、Si基
板と強誘電体層であるPLT層との間に、明確に分離し
たSiO2 層やZrO2 層が観察されず、その代わりに
両者間に広く介在する固溶層がみられることである。
【0141】つまり、第6の実施形態においては、最初
にZr/SiO2 /Siの積層構造を形成しているのに
対し、図10に示す積層構造(誘電体膜)は最初にZr
2/SiO2 /Siの積層構造を形成した後、強誘電
体層を構成する金属原子とO 2 分子とを供給している。
その結果、最初に形成したアモルファス構造のSiO 2
層が消失し、Si,Zr,Oと、強誘電体を構成する金
属原子Pb,La,Tiが相互に拡散して固溶すること
によって固溶層が形成されている。しかも、この固溶層
とSi基板との界面、固溶層とPLT層との界面は相互
に交わっていて、各界面の位置が不鮮明である。さら
に、界面自体の形状が平坦でなく大きく湾曲しているの
が観察される。加えて、EPMAによる分析からも、S
i基板にPbやZrが拡散していることが観測されてお
り、電子デバイスへの応用には不具合のある状態となっ
ている。そして、十分高い強誘電特性も得られないこと
がわかった。
【0142】すなわち、第6の実施形態の製造方法によ
って、強誘電体層のバッファ層として、比誘電率の高い
ZrO2 層と、Si基板との親和性の高いSiO2 層と
を設けることが容易であることがわかる。そして、比誘
電率の低い(約3.9)SiO2 層が存在するもののき
わめて薄い膜としてデバイス全体としての残留分極量の
低下を抑制することができ、高い残留分極量を発揮しう
るFeRAMなどのデバイスを形成することができるこ
とがわかった。
【0143】また、比誘電率の高い(約12.5)Zr
2 層が存在することで、バッファ層の厚みを大きくし
てもバッファ層全体としての比誘電率を高く維持するこ
とができるので、リーク電流の小さい,破壊耐圧の大き
いバッファ層を有する強誘電体メモリが得られる。
【0144】上記第4,第5の実施形態では、第1〜第
3の実施形態において形成したMgO層,Bi23
層,ZrO2 層,Y23 層などと、CeO2 層との積
層膜をバッファ層として用いてもよい。
【0145】
【発明の効果】本発明の第1〜第3の誘電体膜、又はこ
れらの形成方法によると、Mg,Zr,Bi等の金属材
料からなる下地層とCe層とを積層してから酸素を供給
することにより、半導体層の熱酸化膜の形成を抑制しつ
つ、結晶性の高いCeO2 を得ることを利用して、比誘
電率の高い誘電体膜を得ることができる。
【0146】本発明の第4又は第5の誘電体膜、又はこ
れらの形成方法によると、半導体層もしくはその酸化膜
の上に金属材料からなる下地層を形成してから、強誘電
体膜を形成する際又は別途下地層を酸化することによ
り、配向性の高い残留分極量の大きい強誘電体層を有す
る誘電体膜を得ることができる。
【図面の簡単な説明】
【図1】本発明の各実施形態で用いたMBE装置の構造
を概略的に示す断面図である。
【図2】(a)〜(c)は、第1の実施形態における金
属材料であるMgとCeとを積層した後酸化して、Ce
2 膜を形成する過程を説明するための図である。
【図3】(a)〜(c)は、第2の実施形態における金
属材料であるBiとCeとを積層した後酸化して、Ce
2 膜を形成する過程を説明するための図である。
【図4】(a)〜(d)は、第3の実施形態における金
属材料であるZrとCeとを積層した後酸化して、Ce
2 膜を形成する過程を説明するための図である。
【図5】(a),(b)は、第4の実施形態におけるC
eO2 層の上に強誘電体層を設けた場合の2つの構造例
を示す図である。
【図6】(a),(b)は、第5の実施形態におけるM
gO層の上に強誘電体層を設けた場合の2つの構造例を
示す図である。
【図7】(a)〜(d)は、第6の実施形態におけるS
iO2 層の上に、ZrO2 層及び強誘電体層を形成する
手順を示す図である。
【図8】(a),(b)は、第6の実施形態の製造方法
によって形成された低誘電体膜,高誘電体膜及び強誘電
体膜の積層構造(誘電体膜)を示す図である。
【図9】第6の実施形態の製造方法によって形成された
積層構造(誘電体膜)の断面を透過電子顕微鏡(TE
M)によって撮影した結果得られた断面TEM像の複写
図である。
【図10】SiO2 層の上にZr原子とO2 分子とを供
給することによりZrO2 層を形成した後、強誘電体層
を形成した積層構造の断面TEM像を示す図である。
【図11】(100)Si基板の上にCeO2 結晶の2
種類のドメインが形成されている状態を示す模式断面図
である。
【図12】第5の文献に記載されている,Si基板の
(001)面上へのCeO2 結晶のエピタキシャル状態
を示す模式平面図である。
【図13】第5の文献に記載されている,CeO2 膜に
2つのドメインが混在する状態を高分解能走査型トンネ
ル電子顕微鏡で観察して得られた顕微鏡写真図である。
【図14】第6の文献に記載されている,Si基板の
(001)面,(111)面及び(110)面にそれぞ
れエピタキシャル成長するCeO2 結晶の方位を示す模
式平面図である。
【符号の説明】
11 シャッター 12 K−セル 13 真空容器 14 基板 15 ガスバルブ 16 真空ポンプ 17a 第1EB加熱蒸発装置 17b 第2EB加熱蒸発装置 18a 金属Ce 18b 金属材料 19a,19b 機構 20 Ce原子 21 Si基板 22 Mg層 23 Ce層 24 O2 分子 25 CeO2 層 26 MgO層 28 Bi層 29 Bi2 SiO5 層 30 Zr層 31 ZrO2 層 32 Zr原子 35 SiO2 層 41 強誘電体層 42 金属原子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01B 3/00 H01B 3/00 F 5F058 3/12 315 3/12 315 5F083 H01L 21/203 H01L 21/203 M 5F103 21/283 21/283 C 5G303 21/31 21/31 A 27/10 451 27/10 451 29/78 29/78 301G 21/8247 301F 29/788 371 29/792 Fターム(参考) 4G077 AA03 BB02 BB10 DA05 EF02 HA11 SC01 4M104 AA01 EE03 EE12 EE16 HH20 5F001 AA17 AG27 5F040 DA19 DC01 DC10 ED03 FC05 5F045 AA15 AB31 AB32 AC11 AF03 AF13 BB16 CB02 DC51 DC52 DC55 DC63 DP05 EB02 HA23 5F058 BA20 BD01 BD02 BD04 BD05 BF20 BF29 BF62 BG01 BJ01 5F083 FR05 GA06 GA24 HA08 JA02 JA15 PR21 PR25 5F103 AA04 BB04 DD27 DD28 GG01 HH03 HH08 LL20 NN06 PP03 PP18 RR05 RR10 5G303 AA10 AB02 AB06 BA03 BA06 CA01 CB08 CB15 CB25 CB35 CB39 DA01

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 結晶性半導体層の上に形成され、酸素と
    の親和性が上記半導体層を構成する半導体材料と酸素と
    の親和性よりも高い金属材料からなる下地層と、 上記下地層の上に形成された結晶性CeO2 層とを備え
    ている誘電体膜。
  2. 【請求項2】 請求項1記載の誘電体膜において、 上記下地層のうち少なくとも一部が酸化されていること
    を特徴とする誘電体膜。
  3. 【請求項3】 結晶性半導体層の上に形成され、金属元
    素と上記半導体層を構成する半導体材料とを含めた複合
    酸化物からなる下地層と、 上記下地層の上に形成された結晶性CeO2 層とを備え
    ている誘電体膜。
  4. 【請求項4】 結晶性半導体層の上に形成され、上記半
    導体層の主面において上記半導体の結晶とほぼ格子整合
    する結晶性金属酸化物からなる下地層と、 上記下地層の上に形成された結晶性CeO2 層とを備え
    ている誘電体膜。
  5. 【請求項5】 請求項1〜4のうちいずれか1つに記載
    の誘電体膜において、 上記下地層を構成する金属材料は、Mg,Zr,Y及び
    Biのうち少なくともいずれか1つから選ばれることを
    特徴とする誘電体膜。
  6. 【請求項6】 結晶性半導体層の上に形成され、M
    g,Zr,Y,Ce及びBiのうち少なくともいずれか
    1つから選ばれる金属材料からなる下地層と、 上記下地層の上に形成された強誘電体層とを備えている
    誘電体膜。
  7. 【請求項7】 請求項6記載の誘電体膜において、 上記下地層のうち少なくとも一部が酸化されていること
    を特徴とする誘電体膜。
  8. 【請求項8】 結晶性半導体層の上に形成され、上記半
    導体層を構成する半導体材料の酸化物からなる酸化層
    と、 上記酸化層の上に形成された金属材料の酸化物からなる
    下地層と、 上記下地層の上に形成された強誘電体層とを備えている
    誘電体膜。
  9. 【請求項9】 請求項8記載の誘電体膜において、 上記下地層を構成する金属材料は、Mg,Zr,Y,C
    e及びBiのうち少なくともいずれか1つから選ばれる
    ことを特徴とする誘電体膜。
  10. 【請求項10】 結晶性半導体層を有する基板を用意す
    る工程(a)と、 上記結晶性半導体層の上に、酸素との親和性が上記半導
    体層を構成する半導体材料と酸素との親和性よりも高い
    金属材料のみからなる下地層を形成する工程(b)と、 上記下地層の上にCe層を形成する工程(c)と、 上記Ce層の上方から酸素を供給して、少なくともCe
    2 層を形成する工程(d)とを含む誘電体膜の形成方
    法。
  11. 【請求項11】 請求項10記載の誘電体膜の形成方法
    において、 上記工程(d)では、上記下地層の少なくとも一部を酸
    化することを特徴とする誘電体膜の形成方法。
  12. 【請求項12】 請求項10又は11記載の誘電体膜の
    形成方法において、 上記工程(b)〜(d)は、超高真空のエピタキシャル
    成長用装置の中で連続して行なわれることを特徴とする
    誘電体膜の形成方法。
  13. 【請求項13】 請求項10〜12のうちいずれか1つ
    に記載の誘電体膜の形成方法において、 上記工程(b)及び(c)は、EB加熱蒸発装置を用い
    たMBE法により行なわれることを特徴とする誘電体膜
    の形成方法。
  14. 【請求項14】 請求項10〜12のうちいずれか1つ
    に記載の誘電体膜の形成方法において、 上記工程(b)では、Mg,Zr,Y及びBiのうち少
    なくともいずれか1つから選ばれる金属材料のみからな
    る下地層を形成することを特徴とする誘電体膜の形成方
    法。
  15. 【請求項15】 結晶性半導体層を有する基板を用意す
    る工程(a)と、 上記結晶性半導体層の上に、金属材料のみからなる下地
    層を形成する工程(b)と、 上記下地層の上方から酸素を供給して、上記下地層の少
    なくとも一部を酸化して金属酸化層を形成する工程
    (c)と、 上記金属酸化層の上に強誘電体層を形成する工程(d)
    とを含む誘電体膜の形成方法。
  16. 【請求項16】 請求項14記載の誘電体膜の形成方法
    において、 上記工程(c)は、上記工程(d)における強誘電体層
    を形成するための酸素の供給を利用して、工程(d)と
    同時に行なわれることを特徴とする誘電体膜の形成方
    法。
  17. 【請求項17】 請求項15又は16記載の誘電体膜の
    形成方法において、 上記工程(b)では、Mg,Zr,Y,Ce及びBiの
    うち少なくともいずれか1つから選ばれる金属材料のみ
    からなる下地層を形成することを特徴とする誘電体膜の
    形成方法。
  18. 【請求項18】 結晶性半導体層を有する基板を用意す
    る工程(a)と、 上記結晶性半導体層の表面を熱酸化して、熱酸化膜を形
    成する工程(b)と、 上記熱酸化膜の上に金属材料のみからなる下地層を形成
    する工程(c)と、 上記下地層の上方から酸素を供給して、上記下地層の少
    なくとも一部を酸化して金属酸化層を形成する工程
    (d)と、 上記金属酸化層の上に強誘電体層を形成する工程(e)
    とを含む誘電体膜の形成方法。
  19. 【請求項19】 請求項18記載の誘電体膜の形成方法
    において、 上記工程(c)は、上記工程(d)における強誘電体層
    を形成するための酸素の供給を利用して、工程(d)と
    同時に行なわれることを特徴とする誘電体膜の形成方
    法。
  20. 【請求項20】 請求項18又は19記載の誘電体膜の
    形成方法において、 上記工程(c)では、Mg,Zr,Y,Ce及びBiの
    うち少なくともいずれか1つから選ばれる金属材料のみ
    からなる下地層を形成することを特徴とする誘電体膜の
    形成方法。
JP24693399A 1999-03-17 1999-09-01 誘電体膜の形成方法 Expired - Fee Related JP3470068B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP24693399A JP3470068B2 (ja) 1999-09-01 1999-09-01 誘電体膜の形成方法
US09/527,475 US6569240B1 (en) 1999-03-17 2000-03-17 Dielectric film and method for forming the same
US10/107,334 US6899965B2 (en) 1999-03-17 2002-03-28 Dielectric film and method for forming the same
US10/702,458 US20040096692A1 (en) 1999-03-17 2003-11-07 Dielectric film and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24693399A JP3470068B2 (ja) 1999-09-01 1999-09-01 誘電体膜の形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003278964A Division JP2004006960A (ja) 2003-07-24 2003-07-24 誘電体膜の形成方法

Publications (2)

Publication Number Publication Date
JP2001077102A true JP2001077102A (ja) 2001-03-23
JP3470068B2 JP3470068B2 (ja) 2003-11-25

Family

ID=17155918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24693399A Expired - Fee Related JP3470068B2 (ja) 1999-03-17 1999-09-01 誘電体膜の形成方法

Country Status (1)

Country Link
JP (1) JP3470068B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960539B2 (en) 2002-09-05 2005-11-01 Seiko Epson Corporation Substrate for electronic devices, manufacturing method therefor, and electronic device
JP2007227945A (ja) * 2007-03-19 2007-09-06 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2007273531A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 半導体装置およびその製造方法
WO2018220731A1 (ja) * 2017-05-31 2018-12-06 アドバンストマテリアルテクノロジーズ株式会社 処理装置
WO2021024344A1 (ja) * 2019-08-05 2021-02-11 日本電信電話株式会社 希土類酸化物結晶の成長方法
CN114005875A (zh) * 2021-11-01 2022-02-01 南京大学 一种调控金属/绝缘体界面热导的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960539B2 (en) 2002-09-05 2005-11-01 Seiko Epson Corporation Substrate for electronic devices, manufacturing method therefor, and electronic device
JP2007273531A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 半導体装置およびその製造方法
JP2007227945A (ja) * 2007-03-19 2007-09-06 Toshiba Corp 半導体装置及び半導体装置の製造方法
WO2018220731A1 (ja) * 2017-05-31 2018-12-06 アドバンストマテリアルテクノロジーズ株式会社 処理装置
WO2021024344A1 (ja) * 2019-08-05 2021-02-11 日本電信電話株式会社 希土類酸化物結晶の成長方法
JPWO2021024344A1 (ja) * 2019-08-05 2021-02-11
JP7287469B2 (ja) 2019-08-05 2023-06-06 日本電信電話株式会社 希土類酸化物結晶の成長方法
CN114005875A (zh) * 2021-11-01 2022-02-01 南京大学 一种调控金属/绝缘体界面热导的方法

Also Published As

Publication number Publication date
JP3470068B2 (ja) 2003-11-25

Similar Documents

Publication Publication Date Title
US5801105A (en) Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
JP3193302B2 (ja) 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法
US6610548B1 (en) Crystal growth method of oxide, cerium oxide, promethium oxide, multi-layered structure of oxides, manufacturing method of field effect transistor, manufacturing method of ferroelectric non-volatile memory and ferroelectric non-volatile memory
JP3310881B2 (ja) 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
US6709776B2 (en) Multilayer thin film and its fabrication process as well as electron device
US20030045022A1 (en) Perovskite-type material forming methods, capacitor dielectric forming methods, and capacitor constructions
JP4483849B2 (ja) 強誘電体薄膜
US20040224459A1 (en) Layered structure, method for manufacturing the same, and semiconductor element
US6747317B2 (en) Semiconductor device
JP3999300B2 (ja) 強誘電体薄膜およびその製造方法
JP3817068B2 (ja) 積層薄膜
US6307225B1 (en) Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device
JP3435633B2 (ja) 薄膜積層体、薄膜キャパシタ、およびその製造方法
JP3669860B2 (ja) 積層薄膜
JP3470068B2 (ja) 誘電体膜の形成方法
US6899965B2 (en) Dielectric film and method for forming the same
EP1209729A1 (en) Multilayered body, method for fabricating multilayered body, and semiconductor device
Tambo et al. Improvement of electrical properties of epitaxial SrTiO 3 films on Si (001)-2× 1 by in situ annealing
JP4142128B2 (ja) 積層薄膜およびその製造方法
JP2004006960A (ja) 誘電体膜の形成方法
JP3223233B2 (ja) 酸化物薄膜、電子デバイス用基板および酸化物薄膜の形成方法
Joseph et al. Ferroelectric behavior of epitaxial Bi 2 VO 5.5 thin films on Si (100) formed by pulsed-laser deposition
JP3467430B2 (ja) 誘電体膜の形成方法およびその形成装置
JP4239343B2 (ja) 酸化物の結晶成長方法、電界効果トランジスタの製造方法および強誘電体不揮発性メモリの製造方法
JP4142127B2 (ja) 積層薄膜およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees