JP4239343B2 - 酸化物の結晶成長方法、電界効果トランジスタの製造方法および強誘電体不揮発性メモリの製造方法 - Google Patents
酸化物の結晶成長方法、電界効果トランジスタの製造方法および強誘電体不揮発性メモリの製造方法 Download PDFInfo
- Publication number
- JP4239343B2 JP4239343B2 JP2000027362A JP2000027362A JP4239343B2 JP 4239343 B2 JP4239343 B2 JP 4239343B2 JP 2000027362 A JP2000027362 A JP 2000027362A JP 2000027362 A JP2000027362 A JP 2000027362A JP 4239343 B2 JP4239343 B2 JP 4239343B2
- Authority
- JP
- Japan
- Prior art keywords
- cerium oxide
- silicon substrate
- oxide
- cerium
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、酸化物の結晶成長方法、セリウム酸化物、プロメチウム酸化物、酸化物積層構造、電界効果トランジスタの製造方法、電界効果トランジスタ、強誘電体不揮発性メモリの製造方法および強誘電体不揮発性メモリに関し、特に、シリコン基板上に展開される酸化物エレクトロニクスに適用して好適なものである。
【０００２】
【従来の技術】
シリコン（Ｓｉ）の熱酸化により形成した酸化シリコン（ＳｉＯ2 ）膜は、電気的絶縁性の高さ、界面準位密度の低さ、プロセス的容易さ、熱的安定性等により、これまで、ＭＯＳ（Metal-Oxide-Semiconductor)−ＦＥＴのゲート絶縁膜として専ら用いられてきた。ゲート絶縁膜として用いられるこの熱酸化によるＳｉＯ2 膜は、比誘電率が低い（εr 〜３．８）ため、Ｓｉ基板上に極めて薄く形成する必要がある。しかしながら、集積化の要請から、ゲート絶縁膜の薄膜化、短チャネル化等が進むにつれ、ゲート絶縁膜の絶縁破壊、ソース・ドレイン電圧の影響によるチャネルのピンチオフ（短チャネル効果）等の問題が顕著となり、ゲート絶縁膜の材料的な限界が近づいている。このような理由により、サブ０．１ミクロン世代のＭＯＳ−ＦＥＴの技術的課題として、リソグラフィー技術の進展は勿論のこと、高い誘電率を有する新たなゲート絶縁膜の必要性が叫ばれている（例えば、(1)MTL VLSI Seminar(Massachusetts Institute of Technology)）。高い誘電率を有する材料を用いてゲート絶縁膜を形成することができれば、あまり薄膜化しないで済むため、ゲートリークの抑制が可能となり、また短チャネル効果も抑制することができると考えられる。
【０００３】
一方、近年、強誘電体不揮発性メモリ（ＦｅＲＡＭ）（例えば、(2)Appl.Phys.Lett.,48(1986)1439 、(3)IEDM Tech.Dig.,(1987)850 、(4)IEEE J.Solid State Circuits,23(1988)1171 、(5)1988 IEEE Int.Solid-State Circuits Conf.(ISSCC88)、(6)Digest of Technical Papers,THAM 10.6(1988)130、(7)Oyo Buturi,62(1993)1212）の研究が活発化している。この強誘電体不揮発性メモリで現在最も実用に近いと考えられているものは、ＤＲＡＭ類似構造の強誘電体不揮発性メモリ（２トランジスタ−２キャパシタ型メモリセルまたは１トランジスタ−１キャパシタ型メモリセルを用いたもの）である。この構造は、ＣＭＯＳプロセスと強誘電体キャパシタプロセスとを層間絶縁膜の使用により分離することが可能であるため、Ｓｉプロセスとの干渉を比較的抑制し易い、という利点がある。しかしながら、この強誘電体不揮発性メモリでは、構造的にＳｉデバイスのスケーリング則を適用することができないことから、微細化が進むと、キャパシタの蓄積電荷量確保のため、構造を複雑にするか、さらに残留分極値の大きな材料を探索する必要がある。他方、この強誘電体不揮発性メモリと双璧をなす、ＭＦＳ（Metal-Ferroelectrics-Semiconductor）−ＦＥＴ型メモリセル（ＭＦＭＩＳ（Metal-Ferroelectrics-Metal-Insulator-Semiconductor）−ＦＥＴ型メモリセル、ＦＣＧ（Ferroelectric Capacitor Gate）型メモリセル等も含む）を用いた強誘電体不揮発性メモリの研究に取り組んでいる研究機関も少なくない。この強誘電体不揮発性メモリは、スケーリング則にのる上、必要な残留分極が非常に小さく（〜０．１μＣ／ｃｍ2 程度）、また、１トランジスタのみで記憶することができるため、セルサイズも小さく、高集積化に有利である。さらに、非破壊読み出しであるため、破壊読み出しの２トランジスタ−２キャパシタ型メモリセルまたは１トランジスタ−１キャパシタ型メモリセルに比べて、強誘電体の本質的問題とも考えられる疲労に対しても有利であり、高速動作も可能である。このように優れた特性を期待することができるため、ＭＦＳ−ＦＥＴ型強誘電体不揮発性メモリは究極のメモリと考えられている（(8)Appl.Surf.Sci.113/114(1997)656)。
【０００４】
このＭＦＳ−ＦＥＴ型強誘電体不揮発性メモリの実用化を阻害しているのは、プロセス的問題である。Ｓｉ基板上に直接強誘電体を成長させるのは極めて困難であり、そのため、Ｓｉ基板上への絶縁体からなるバッファ層の成長は、極めて重要な技術と位置付けられている。ＭＦＳ−ＦＥＴ型強誘電体不揮発性メモリの一種であるＭＦＩＳ（Metal-Ferroelectrics-Insulator-Semiconductor）−ＦＥＴ型強誘電体不揮発性メモリの場合には、絶縁層にもゲート電圧が分配されるため、書き込み電圧が高くなる欠点が生ずる。これを抑制するためには、高誘電率の絶縁層が必要になる。一方、強誘電体に要求される材料特性としては、低誘電率、適切な残留分極値（デバイス設計に依存するが、典型的には〜０．１μＣ／ｃｍ2 程度）、そして何よりも良好な角型比が挙げられる。また、より良好な界面を実現するためには、これらの材料を低温で成長させることができることが重要な条件である。このように、１トランジスタ−１キャパシタ方式とはまた異なった観点から、材料を選択、開発することが求められる。ＭＦＩＳ−ＦＥＴ型強誘電体不揮発性メモリの研究報告は多々あるが、界面特性が十分ではないため、リテンション（電荷保持特性）まで含めて実用化可能なものの報告例はほとんど皆無というのが現状である。一方で、ゲート絶縁膜として既存の熱酸化によるＳｉＯ2 膜を採用することができるＭＦＭＩＳ構造も検討されており（(9)Jpn.J.Appl.Phys.,33(1994)5207) 、これは比較的実用段階に近いと考えられる。これをさらに進めて、強誘電体キャパシタを別に形成し、これと多結晶Ｓｉゲートとを配線で接続する方式も提案されている（(10)特開平８−２５０６０８号公報、(11)特開平９−２０５１８１号公報）。この方法によれば、強誘電体とＳｉトランジスタとの素子分離が容易なだけでなく、キャパシタとゲートとの面積比の設計自由度が上がるため、キャパシタの相対面積を小さく設計することにより、低い書き込み電圧で十分な分極を得ることが可能になる。しかしながら、多結晶の強誘電体では必要な角型比を安定的に得るのは困難であり、また、微細化が進めば上述の熱酸化によるＳｉＯ2 膜の材料的限界に直面することに変わりはない。結局、ＭＦＳ−ＦＥＴ型強誘電体不揮発性メモリ実現のキーテクノロジーも、Ｓｉ基板上への高誘電率絶縁膜の成長に帰着する。それも、急峻な界面と熱酸化によるＳｉＯ2 膜並の低い界面準位密度とを実現するためには、格子整合性の良い材料をエピタキシャルに成長させることが有利であり、基板としてはＳｉの最大の易動度を有するＳｉ〈１１０〉方向にチャネルを形成することができ、ＭＯＳ−ＦＥＴ用基板として専ら用いられているＳｉ（００１）基板上である必要がある、という極めて高い技術的ハードルがある。
【０００５】
一方、半導体産業にＳｉＯ2 以外の酸化物材料を導入することは、意義深いことである。１９８６年の高温超伝導材料の発見（(12)Z.Phys.B.,64,189-193(1986)) は言うまでもなく、取り分け、ペロブスカイトまたはそれに関連した構造をとる酸化物材料は、強誘電性、高誘電率、超伝導性、超巨大磁気抵抗等、半導体デバイスにとって非常に重要な物性を有する（(13)Mater.Sci.Eng.,B41(1996)166 、(14)J.Ceram.Soc.Japan,Int.Ed.,103(1995)1088)。例えば、上述の強誘電体不揮発性メモリのキャパシタの強誘電体材料としては、自発分極値が大きく、プロセス温度の低いジルコンチタン酸鉛（ＰＺＴ）（例えば、(15)J.Appl.Phys.,70,382-388(1991))、駆動電圧が低く、分極反転に伴う自発分極値の劣化の少ないビスマスストロンチウムタンタレート（Ｂｉ2 ＳｒＴａ2 Ｏ9 （(16)Nature,374(1995)627 、(17)Appl.Phys.Lett.,66(1995)221 、(18)Mater.Sci.Eng.,B32(1995)75、(19)Mater.Sci.Eng.,B32(1995)83、(20)Appl.Phys.Lett.,67(1995)572 、(21)J.Appl.Phys.,78(1995)5073 、(22)Appl.Phys.Lett.,68(1996)566 、(23)Appl.Phys.Lett.,68(1996)690 、(24)国際公開公報ＷＯ９３／１２５４２号）が双璧をなしている。さらに、磁場印加により抵抗率変化が何桁にもおよぶ超巨大磁気抵抗材料（ＣＭＲ（Colossal Magnetoresistance）材料）がＭｎ酸化物系で発見される（(25)Phys.Rev.Lett.74(1995)5108）など、酸化物材料が如何に高い潜在力を有するかが注目され始めており（(26)Mater.Sci.Eng.,B41(1996)166 、(27)J.Ceram.Soc.Japan,Int.Ed.,103(1995)1088)、酸化物を薄膜化する技術はここ１０年ほどで驚異的に進展しつつある。
【０００６】
このような極めて高機能な物性を有する酸化物材料を半導体産業の基盤であるＳｉ上で展開することができれば、材料に高い市場性を付与することが可能になる。しかしながら、これらの機能性酸化物材料とＳｉとの間には、相互熱拡散、熱膨張率の違い等の問題があるため、直接これらの機能性酸化物材料をＳｉ上に成長させるのは一般には容易でない。
【０００７】
上述したように、これらの機能性酸化物材料群のほとんどは、ペロブスカイト構造を母体とする構造をとっている。中でも、液体窒素温度を超える臨界温度を有するイットリウム系超伝導材料、上述したＢｉ2 ＳｒＴａ2 Ｏ9 等、異方性の極めて大きな層状ペロブスカイトと称される構造をとるものが少なくない。これらの層状ペロブスカイト構造酸化物における超伝導電流経路、分極軸等は、特定の方向に限定されており、また、単純ペロブスカイト構造酸化物の場合も、上述のＰＺＴのように分極軸が特定の方向に限定されているものも多い。そのため、デバイス化した場合、最大の特性を引き出すためには、酸化物を配向させるか、より好ましくは下地に対してエピタキシャル成長させることが重要である。
【０００８】
さて、蛍石（フルオライト）構造を有するセリア（酸化セリウム：ＣｅＯ2 ）は、熱的安定性、高い比誘電率（εr 〜２６）、Ｓｉ基板との極めて良好な格子整合性（ミスフィット：約０．３５％）から、熱酸化によるＳｉＯ2 膜に代わるサブ０．１ミクロン世代の高誘電率のゲート絶縁膜の材料の候補の一つであり、また、Ｓｉ基板上でペロブスカイト関連酸化物をエピタキシャル成長させるための最も理想的なバッファ層材料の一つであると考えられている。実際、Ｓｉ基板上にセリアをエピタキシャル成長させる研究が行われているが、その多くが、最原子稠密で成長しやすいＣｅＯ2 （１１１）／Ｓｉ（１１１）構造のものである（例えば、(28)Jpn.J.Appl.Phys.34(1995),L688 、(29)特開平７−２５６９８号公報）。しかしながら、応用上最も重要なＳｉ（００１）基板に関しては、エピタキシャルＣｅＯ2 （００１）／Ｓｉ（００１）構造こそが理想であると認識され、積層構造、デバイス等も種々考案されていながら（(30)特開平２−２６７１０４号公報、(31)特開平６−９７４５２号公報、(32)特開平１０−１８２２９２号公報等）、実現されなかった経緯がある。これまでは、Ｓｉ（００１）−２×１、１×２の表面再構成によるダイマー（dimer)構造を反映し、アンチフェーズドメイン（antiphase domain) を有するＣｅＯ2 （１１０）がエピタキシャル成長すると考えられてきた。また、成長温度に関しては、高真空中でＳｉＯ2 膜がＳｉ表面に形成されない８００℃程度（(33)J.Vac.Sci.Technol.A13(1995)772) がエピタキシャル温度の下限であると考えられている（(34)Jpn.J.Appl.Phys.33(1994),5219 、(35)Appl.Phys.Lett.56(1990),1332、(36)Appl.Phys.Lett.59(1991),3604、(37)Physica C 192(1992)154、(38)Jpn.J.Appl.Phys.36(1997),5253 、(39)特開平９−６４２０６号公報）。また、急峻な界面を得るには成長温度を低温化することが必要と考えられ、このために電子線アシストエピタキシャル成長等が試みられているが、それでも報告されているエピタキシャル成長温度は７１０℃が下限である（(40)１９９８年春季応用物理学会学術講演会講演予稿集２８ｐ−ＰＡ−１）。ＣｅＯ2 （００１）／Ｓｉ（００１）構造の報告例も皆無ではないが、それを示す実験データがない（(41)特開平２−２６７１０４号公報）、基板回折との分離について全く議論されていない（(42)Solid State Comm.108(1998)225)等、エピタキシャル成長が証明されたものはこれまで存在しない。Ｓｉ（００１）基板上で、エピタキシャルでＣｅＯ2 （００１）を実現するため、ジルコニア（酸化ジルコニウム：ＺｒＯ2 ）とセリアとの固溶体（Ｃｅ，Ｚｒ）Ｏ2 （(43)Jpn.J.Appl.Phys.35(1996),5150)、これをバッファ層としたＣｅＯ2 ／（Ｃｅ，Ｚｒ）Ｏ2 ／Ｓｉ積層構造（(44)Jpn.J.Appl.Phys.36(1997),5253,(45)１９９８年春季応用物理学会学術講演会講演予稿集２９ｐ−ＺＦ−４）やＣｅＯ2 ／ＳｒＴｉＯ3 ／Ｓｉ構造（(46)Jpn.J.Appl.Phys.30(1991)L1136)も提案されているが、Ｓｉ（００１）基板上に直接ＣｅＯ2 （００１）がエピタキシャル成長したという報告はこれまで皆無であった。
【０００９】
Ｃ−希土構造（ビクスバイト（bixbyite) ）をとるイットリア（酸化イットリウム：Ｙ2 Ｏ3 ）に関しても、セリアに準ずる材料特性を有するため、鋭意検討が進められているが、セリアと同様な困難があり、Ｓｉ（００１）基板上には、Ｙ2 Ｏ3 （１１０）がエピタキシャル成長するのが通例である（(47)Appl.Phys.Lett.71(1997),903)。
【００１０】
一方、セリア（またはイットリア）上にはペロブスカイト型酸化物がエピタキシャル成長する例があり（例えば、(48)Appl.Phys.Lett.68(1996)553) 、したがってセリアの配向性を制御することができれば、機能性酸化物の特性を生かしたデバイスの実現が可能になる。
【００１１】
【発明が解決しようとする課題】
このような状況下、応用上最も重要なＳｉ（００１）基板上にＣｅＯ2 （００１）をエピタキシャル成長させる技術は、極めて重要となる。
【００１２】
したがって、この発明の目的は、酸化セリウムや酸化イットリウム、さらにはこれらと同様な結晶構造を有する希土類酸化物を（００１）面方位のシリコン基板上に（００１）面方位でエピタキシャル成長させ、エピタキシャルな希土類酸化物（００１）／シリコン（００１）構造を実現することができる酸化物の結晶成長方法、セリウム酸化物、プロメチウム酸化物、酸化物積層構造、この酸化物の結晶成長方法をゲート絶縁膜の形成に適用した電界効果トランジスタの製造方法、電界効果トランジスタ、この酸化物の結晶成長方法を強誘電体キャパシタの形成に適用した強誘電体不揮発性メモリの製造方法および強誘電体不揮発性メモリを提供することにある。
【００１３】
【課題を解決するための手段】
本発明者は、従来技術が有する上述の課題を解決するために、鋭意検討を行った。以下にその概要について説明する。ここでは、代表例として、酸化セリウムの成長について説明する。
【００１４】
すなわち、上記の目的を達成するためには、少なくとも一旦はシリコン基板表面をステップ、テラスで構成された表面とすることが重要になる。このような表面は、例えば、石坂、白木等によって提案された手法（(49)J.Electrochem.Soc.,133(1986)666)またはこれに準ずる手法により実現可能である。成長装置は、界面制御性に優れ、超高真空中で清浄な表面が保ちやすく、また、反射高速電子線回折（ＲＨＥＥＤ）等により表面観察可能な分子線エピタキシー（ＭＢＥ）装置、レーザアブレーション装置、反応性蒸着装置等が望ましいが、所定の圧力、温度等を制御可能なものであれば基本的にはどのようなものでもよい。酸化セリウム（ＣｅＯ2 ）の成長の場合、セリウム原料としては、一般的には酸化セリウムそのものが用いられることが多いが、蒸気圧の高い酸素が選択的に揮発するため、低い酸素分圧を制御するためにはセリウム金属を用いることが望ましい。ただし、例えば成長室の真空排気にゲッタポンプ等を併用して高真空を保つ工夫をすれば、酸化物原料を用いてもよいと考えられる。セリウム金属は、融点が高く、蒸気圧が低いため、高温型クヌーセンセル、電子線蒸着、エキシマレーザ等により気化させることが望ましい。また、これらの気体または金属元素等と活性度の高いシリコン基板の表面との反応を抑制するため、低温でのプロセスが重要となる。これまでになされた報告の中には、表面処理に関しては特に記述はなく、セリウム金属を用い、４５０〜６００℃の基板温度、（４〜６）×１０-4Ｔｏｒｒの酸素分圧（基板付近では１０-2Ｔｏｒｒ台と推定）にて、ＲＦプラズマにより活性化させて、エピタキシャルＣｅＯ2 をシリコン基板上に形成することができたとするものがある（(50)特開平２−２６７１０４号公報）。しかしながら、エピタキシャル成長方位に関しては記述がなく、このような基板温度、酸素分圧では、シリコン基板表面にＳｉＯ2 膜が生成してしまい、エピタキシャルＣｅＯ2 （００１）の成長には至らない。ＲＦプラズマにより活性化させれば、このような反応がさらに促進されてしまうと考えられる。
【００１５】
本発明者は、成長温度の低温化により、セリウムシリサイド生成、酸化シリコン生成等の速度を抑制し、さらにその他の観点から、シリコン（００１）基板上で、ＣｅＯ2 （００１）をエピタキシャル成長させる条件の検討を行った。その結果、まず、シリコン（００１）基板の表面を成長前に２×１、１×２表面再構成によるダイマー構造としておくことが基本的に重要であり、さらに、成長時の原料の供給の方法も重要であるという結論に至った。後者の原料の供給方法については、具体的には、シリコン（００１）基板表面への酸素などの酸化性ガスの供給をまず開始し、その後にＣｅ原料の供給を開始することが重要である。その理由は現時点では完全に解明されていないが、Ｃｅ原料の供給が開始される時点でシリコン（００１）基板の表面が酸素などの酸化性ガスの分子あるいは原子で覆われていることがＣｅＯ2 の（００１）エピタキシャル成長を促進するものと推測される。
【００１６】
上記のことに加えて、ＣｅＯ2 （００１）をエピタキシャル成長させるためには、成長温度に対し、Ｃｅ原料の供給量に対する酸化性ガスの供給量の比、あるいは、Ｃｅ原料の供給量を一定とすれば酸化性ガスの分圧あるいは供給量を適切に選ぶことが重要である。図１に、成長温度Ｔと、Ｃｅ原料の供給量を一定としたときのＣｅ原料の供給量に対する酸化性ガスの供給量の比Ｏ／Ｃｅとの関係を示す。ただし、便宜上、図１の縦軸には、Ｏ／Ｃｅの代わりにＯ2 流量［ｓｃｃｍ］の値を示してある。図１より、ＣｅＯ2 （００１）をエピタキシャル成長させることができる領域は限られていることがわかる。また、成長温度の上限は約３００℃付近にあることがわかる。さらに、成長温度をより低温にするにしたがってＯ／ＣｅあるいはＯ2 分圧の幅が広がり、１００℃より低くすることにより相当な幅が得られ、実用上好ましい。
【００１７】
本発明者は、以上の検討および知見に加えて、様々な観点から検討を行い、この発明を案出するに至ったものである。
【００１８】
すなわち、上記課題を解決するために、この発明の第１の発明は、
（００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
上記シリコン基板上に立方晶系または正方晶系の希土類酸化物を（００１）面方位にエピタキシャル成長させる工程と
を有することを特徴とする酸化物の結晶成長方法である。
【００１９】
この発明の第２の発明は、
（００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
酸化性ガスを含む雰囲気中で少なくとも一種以上の希土類元素を含む原料を用いて上記シリコン基板上に立方晶系または正方晶系の希土類酸化物を（００１）面方位にエピタキシャル成長させる工程と
を有することを特徴とする酸化物の結晶成長方法である。
【００２０】
この発明の第３の発明においては、典型的には、３００℃未満の成長温度、好適には１００℃以下の成長温度で希土類酸化物をエピタキシャル成長させる。
【００２１】
この発明の第３の発明は、
（００１）面方位のシリコン基板を１×１０-6Ｔｏｒｒ以下の圧力の真空中で加熱することによりその表面の酸化シリコン膜を揮発させる工程と、
上記酸化シリコン膜を揮発させた上記シリコン基板上に立方晶系または正方晶系の希土類酸化物を（００１）面方位にエピタキシャル成長させる工程と
を有することを特徴とする酸化物の結晶成長方法である。
【００２２】
この発明の第４の発明は、ビクスバイト構造を有することを特徴とするセリウム酸化物である。
【００２３】
この発明の第５の発明は、ビクスバイト構造を有することを特徴とするプロメチウム酸化物である。
【００２４】
この発明の第６の発明は、
（００１）面方位のシリコン基板と、
上記シリコン基板上に第１の成長温度で成長された第１のＣｅＯ2 膜と、
上記第１のＣｅＯ2 膜上に第１の成長温度より高い第２の成長温度でエピタキシャル成長された第２のＣｅＯ2 膜と
を有することを特徴とする酸化物積層構造である。
【００２５】
この発明の第６の発明において、典型的には、第２のＣｅＯ2 膜は（００１）面方位である。また、第１の成長温度は例えば室温から３００℃程度である。また、シリコン基板と第１のＣｅＯ2 膜との界面にはＳｉＯx 膜が存在する場合もある。
【００２６】
この発明の第７の発明は、
（００１）面方位のシリコン基板と、
上記シリコン基板上のＳｉＯx 膜と、
上記ＳｉＯx 膜上のアモルファスＣｅＯy 膜と、
上記アモルファスＣｅＯy 膜上の上記シリコン基板に対してエピタキシャルに配置した（００１）面方位のＣｅＯ2 膜と
を有することを特徴とする酸化物積層構造である。
【００２７】
この発明の第６および第７の発明において、ＳｉＯx 膜のｘは通常は１≦ｘ≦２であり、アモルファスＣｅＯy 膜のｙは通常は１．５≦ｘ≦２である。
【００２８】
この発明の第６の発明（シリコン基板と第１のＣｅＯ2 膜との界面にＳｉＯx 膜が存在しない場合と存在する場合）および第７の発明による酸化物積層構造を図示すると、それぞれ図１、図２および図３のようになる。
【００２９】
この発明の第８の発明は、
（００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
上記シリコン基板上に立方晶系または正方晶系の希土類酸化物を（００１）面方位にエピタキシャル成長させることによりゲート絶縁膜を形成する工程と
を有することを特徴とする電界効果トランジスタの製造方法である。
【００３０】
この発明の第８の発明においては、典型的には、３００℃未満の成長温度、好適には１００℃以下の成長温度で希土類酸化物をエピタキシャル成長させることによりゲート絶縁膜を形成する。また、シリコン基板を１×１０-6Ｔｏｒｒ以下の圧力の真空中で加熱することによりその表面の酸化シリコン膜を揮発させてその表面をダイマー構造とし、このシリコン基板上に希土類酸化物をエピタキシャル成長させることによりゲート絶縁膜を形成する場合もある。
【００３１】
この発明の第９の発明は、
（００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
酸化性ガスを含む雰囲気中で少なくとも一種以上の希土類元素を含む原料を用いて３００℃未満の成長温度で上記シリコン基板上に立方晶系または正方晶系の希土類酸化物を（００１）面方位にエピタキシャル成長させることによりゲート絶縁膜を形成する工程と
を有することを特徴とする電界効果トランジスタの製造方法である。
【００３２】
この発明の第１０の発明は、
（００１）面方位のシリコン基板を１×１０-6Ｔｏｒｒ以下の圧力の真空中で加熱することによりその表面の酸化シリコン膜を揮発させる工程と、
上記酸化シリコン層を揮発させた上記シリコン基板上に立方晶系または正方晶系の希土類酸化物を（００１）面方位にエピタキシャル成長させることによりゲート絶縁膜を形成する工程と
を有することを特徴とする電界効果トランジスタの製造方法である。
【００３３】
この発明の第１１の発明は、
（００１）面方位のシリコン基板と、
上記シリコン基板上にエピタキシャル成長された立方晶系または正方晶系の（００１）面方位の希土類酸化物からなるゲート絶縁膜と、
上記ゲート絶縁膜上にエピタキシャル成長された強誘電体膜と
を有することを特徴とする電界効果トランジスタである。
【００３４】
この発明の第１２の発明は、
（００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
上記シリコン基板上に立方晶系または正方晶系の希土類酸化物を（００１）面方位にエピタキシャル成長させる工程と、
上記希土類酸化物上に強誘電体膜をエピタキシャル成長させる工程と
を有することを特徴とする強誘電体不揮発性メモリの製造方法である。
【００３５】
この発明の第１３の発明は、
（００１）面方位のシリコン基板と、
上記シリコン基板上にエピタキシャル成長された立方晶系または正方晶系の（００１）面方位の希土類酸化物からなるゲート絶縁膜と、
上記ゲート絶縁膜上にエピタキシャル成長された強誘電体膜とを有する電界効果トランジスタを用いたことを特徴とする強誘電体不揮発性メモリである。
【００３６】
この発明の第１４の発明は、
（００１）面方位のシリコン基板と、
上記シリコン基板の第１の領域の表面にエピタキシャル成長された立方晶系または正方晶系の（００１）面方位の希土類酸化物と、
上記希土類酸化物上にエピタキシャル成長された強誘電体膜を用いたキャパシタと、
上記シリコン基板の第２の領域に形成されたＭＩＳ−ＦＥＴとを有し、
上記キャパシタと上記ＭＩＳ−ＦＥＴのゲート電極とが配線により互いに接続されている
ことを特徴とする強誘電体不揮発性メモリである。
【００３７】
この発明の第１５の発明は、
単結晶絶縁体基板と、
上記単結晶絶縁体基板の第１の領域の表面にエピタキシャル成長された立方晶系または正方晶系の（００１）面方位の希土類酸化物と、
上記希土類酸化物上にエピタキシャル成長された強誘電体膜を用いたキャパシタと、
上記単結晶絶縁体基板の第２の領域の表面にエピタキシャル成長されたシリコン膜に形成されたＭＩＳ−ＦＥＴとを有し、
上記キャパシタと上記ＭＩＳ−ＦＥＴのゲート電極とが配線により互いに接続されている
ことを特徴とする強誘電体不揮発性メモリである。
【００３８】
この発明において、（００１）面方位のシリコン基板には、実質的に（００１）面方位と同等と認められる範囲内で（００１）面からオフしたシリコン基板も含まれる。
【００３９】
この発明において、希土類酸化物は、具体的にはセリウム（Ｃｅ）、イットリウム（Ｙ）等の希土類元素の酸化物であり、これには１種の希土類元素の酸化物のほかに、２種以上の希土類元素の酸化物も含まれる。この希土類酸化物をＲｅＯz （ただし、Ｒｅは希土類元素）と表すと、通常、０＜ｚ≦３である。また、この希土類酸化物は立方晶系または正方晶系であるが、立方晶系または正方晶系と認められる範囲内で多少歪んだものも含まれるものとする。この希土類酸化物は、典型的には、蛍石構造（ＣｅＯ2 構造；フルオライト構造）またはＣ−希土構造（Ｙ2 Ｏ3 構造；ビクスバイト（bixbyite）構造）をとる。
【００４０】
この発明においては、希土類酸化物をより確実に（００１）面方位にエピタキシャル成長させる観点から、好適には、希土類酸化物をエピタキシャル成長させる際に、シリコン基板の表面に酸化性ガスの供給を開始してから少なくとも一種以上の希土類元素を含む原料の供給を行う。この少なくとも一種以上の希土類元素を含む原料は少なくとも一種以上の希土類元素からなるものであっても、例えば希土類酸化物からなるものであってもよい。ここで、希土類元素は金属元素である。
【００４１】
この発明においては、希土類酸化物をエピタキシャル成長させた後、１×１０-6Ｔｏｒｒ以下の圧力の真空中において希土類酸化物の成長温度以上の温度で熱処理を行う工程をさらに有する場合もある。この真空中熱処理により、希土類酸化物から一部の酸素が引き抜かれる。ここで、特に、希土類酸化物がＣｅＯz である場合、このＣｅＯz をエピタキシャル成長させた後、１×１０-6Ｔｏｒｒ以下の圧力の真空中においてＣｅＯz の成長温度以上の温度で熱処理を行い、ＣｅＯz から一部のＯを引き抜くことにより、酸素欠陥型蛍石構造またはＣ−希土構造（ビクスバイト構造）をとるＣｅＯz-d を生成することができる。ここで、ＣｅＯz-d におけるｚ−ｄは通常、１．５≦ｚ−ｄ＜２であり、典型的には例えば１．５≦ｚ−ｄ≦１．８である。希土類酸化物がＰｍＯz である場合も同様にしてビクスバイト構造をとるＣｅＯz-d を生成することができる。また、希土類酸化物をエピタキシャル成長させた後、上記希土類酸化物の成長温度より高い成長温度で上記希土類酸化物上に希土類酸化物をホモエピタキシャル成長させる工程をさらに有する場合もある。さらに、希土類酸化物をエピタキシャル成長させた後、希土類酸化物上に機能性酸化物をエピタキシャル成長させる工程をさらに有する場合もある。
【００４２】
この発明においては、成長条件等によっては、希土類酸化物の成長後に、シリコン基板と希土類酸化物との界面に厚さ５ｎｍ以下の酸化シリコン膜または欠陥層が形成されることもある。
【００４３】
この発明において、機能性酸化物は、典型的には、ペロブスカイト構造または層状ペロブスカイト構造である。このような機能性酸化物は、基本的にはどのようなものであってもよいが、具体的には、強誘電体、超伝導体、焦電体、圧電体などである。
【００４４】
上述のように構成されたこの発明によれば、（００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とし、さらに、好適には、希土類酸化物をエピタキシャル成長させる際に、シリコン基板の表面に酸化性ガスの供給を開始してから少なくとも一種以上の希土類元素を含む原料の供給を行うことにより、（００１）面方位のシリコン基板上に希土類酸化物を（００１）面方位に良好にエピタキシャル成長させることができる。
【００４５】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００４６】
まず、以下の実施形態においてＣｅＯ2 の成長に用いるＭＢＥ装置について説明する。このＭＢＥ装置は、通常の半導体成長用に設計されたＭＢＥ装置でも不可能ではないが、酸化性ガス、好ましくは酸素ガスを成長室に導入することができるようにノズル、配管等が設置されており、また、耐酸化性の部材で成長室、ヒータ、セル等が構成されている必要がある。また、基板表面の状態をモニタリングすることができるよう、基板表面に対して数度以内の角度で高速電子線を入射させることができ、また、その電子線回折像を観測することができるよう、蛍光体を塗布したスクリーンが配備されている（ＲＨＥＥＤシステム）。基板のサセプターはシリコンカーバイド（ＳｉＣ）からなり、裏面よりＳｉＣヒータで加熱されるようになっている。ソース原料の供給のため、分子線発生用の３基のクヌーセンセル、電子ビーム蒸着用の２基の電子ビーム（ＥＢ）ガンが設置されている。酸化性ガスは、マスフローコントローラにて流量制御された後、基板付近までノズルで供給され、基板に吹き付けられるようになっている。
【００４７】
まず、この発明の第１の実施形態による酸化物の結晶成長方法について説明する。
【００４８】
この第１の実施形態においては、まず、図５Ａに示すように、（１００）面方位のＳｉ基板１を用意する。
【００４９】
次に、この（１００）Ｓｉ基板１の表面処理を行う。この表面処理は、石坂、白木等によって提案された先に述べた手法またはこれに準ずる手法により、表面に揮発性の高いＳｉＯ2 膜を形成し、熱処理により表面を出すことにより行う。具体的には、Ｓｉ基板１をＲＣＡ洗浄し、これに対し、１２０〜１３０℃に煮沸した濃硝酸中での１０分間の処理（基板表面のエッチングとＳｉＯ2 膜の形成）と２．５％希フッ酸による１０〜１５秒程度の処理（ＳｉＯ2 膜の除去）とを３〜４回繰り返し行うことにより平坦面を形成する。次に、それを９０℃に加熱したアンモニア過水（ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１：３）中に入れてＳｉ基板１の表面に薄いＳｉＯ2 膜を形成し（１０分間）、２．５％希フッ酸で１０〜１５秒程度処理（ＳｉＯ2 膜の除去）する。それを、再び９０℃に加熱したアンモニア過水（ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１．２５：３）中に入れて薄いＳｉＯ2 膜を形成し（１０分間）、さらに抵抗率１８ＭΩｃｍ以上の超純水にてリンス後、窒素ガスで基板表面の水滴を除去してＭＢＥ装置の成長室に投入する。そして、この成長室において、真空中、６００℃で１時間脱ガスした後、１０００℃まで昇温して数秒保持し、Ｓｉ基板１の表面からＳｉＯを揮発させる（Ｓｉ＋ＳｉＯ2 →２ＳｉＯ↑）。この過程で、８５０℃前後まで昇温した時点で２×１、１×２再構成表面が得られる（図５Ｂ）。このようにして２×１、１×２表面再構成によるダイマー構造が形成されたＳｉ基板１を成長温度まで冷却してＣｅＯ2 成長用基板とする。なお、本発明者の実験では、ヒータおよびサセプターにＳｉＣを用いていることもあり、通常コンタミネーションであるとされるＳｉＣと思われる島状の構造を完全に除去するには至らなかった。
【００５０】
次に、図５Ｃに示すように、２×１、１×２の表面再構成によるダイマー構造が表面に形成されたＳｉ基板１上に、１００℃程度以下の低温の基板温度において、セリウム金属および酸素を原料に用い、それらを適切なレート（図１参照）で供給して、（００１）面方位のＣｅＯ2 膜２をエピタキシャル成長させる。具体的には、例えば、基板温度を２７℃とし、ＥＢガン電流１５０ｍＡ、酸素流量０．０５ｓｃｃｍにて、セリウム金属および酸素を成長室内に供給する。このとき重要なことは、まずＳｉ基板１の表面への酸素の供給を開始してから、セリウム金属の供給を行うことである。このようにして成長を行うと、ＣｅＯ2 （００１）が、エピタキシャルに成長していることがＲＨＥＥＤスクリーン上で確認される。図６および図７に、（００１）ＣｅＯ2 膜の〈１００〉入射による電子線回折位置のシミュレーションパターンおよび実際に得られたＲＨＥＥＤパターンをそれぞれ示す。また、図８および図９に、（００１）ＣｅＯ2 膜の〈１１０〉入射による電子線回折位置のシミュレーションパターンおよび実際に得られたＲＨＥＥＤパターンを示す。上記の条件でＣｅＯ2 膜２を５ｎｍ程度以上の膜厚に厚く成長させると、膜厚の増加に連れて配向性が悪化する傾向を示した。このようにして得られるＣｅＯ2 （００１）／Ｓｉ（００１）構造の透過型電子顕微鏡による断面格子像（〈１１０〉入射）の一例を図１０に示す。図１０より、Ｓｉ基板１とＣｅＯ2 膜２との界面に２ｎｍ程度の膜厚の欠陥層（ＳｉＯx 膜と考えられる）が存在しているものの、ＣｅＯ2 膜２の格子縞がＳｉ基板１のそれに揃っていることから、ＣｅＯ2 膜２はエピタキシャルに成長していることがわかる。
【００５１】
以上のように、この第１の実施形態によれば、（００１）Ｓｉ基板１の表面を２×１、１×２表面再構成によるダイマー構造とした後、成長室にセリウム金属および酸素を適切なレートで供給し、この際酸素の供給を先行させ、１００℃程度以下の低温の基板温度で成長を行っていることにより、ＣｅＯ2 膜２を（００１）面方位に良好にエピタキシャル成長させることができる。
【００５２】
次に、この発明の第２の実施形態による酸化物の結晶成長方法について説明する。
【００５３】
この第２の実施形態においては、まず、図１１Ａに示すように、第１の実施形態と同様にして、２×１、１×２の表面再構成によるダイマー構造が表面に形成された（００１）Ｓｉ基板１上に（００１）ＣｅＯ2 膜２をエピタキシャル成長させる。ＣｅＯ2 膜２の膜厚は例えば５ｎｍとする。
【００５４】
次に、このＣｅＯ2 膜２をＭＢＥ装置の成長室において、真空中（例えば、１０-9Ｔｏｒｒ台）で熱処理する。この真空中熱処理によるＲＨＥＥＤパターンの変化を図１２〜図１７に示す。ここで、図１２〜図１４は〈１００〉入射の場合で、図１２は成長直後の室温におけるＲＨＥＥＤパターン、図１３は熱処理温度が３００℃のときのＲＨＥＥＤパターン、図１４は熱処理温度が６００℃のときのＲＨＥＥＤパターンである。また、図１５〜図１７は〈１１０〉入射の場合で、図１５は成長直後の室温におけるＲＨＥＥＤパターン、図１６は熱処理温度が３００℃のときのＲＨＥＥＤパターン、図１７は熱処理温度が６００℃のときのＲＨＥＥＤパターンである。図１２〜図１７より、３００℃程度の真空中熱処理により一旦平坦化し、５００℃程度以上の温度の真空中熱処理により超格子スポットが現れているのがわかる。９００℃まで昇温した後に室温まで冷却することにより、図１１Ｂに示すように、ビクスバイト相の（００１）ＣｅＯ2-x 膜３が得られる。この試料の〈１００〉入射によるＲＨＥＥＤパターンを図１９に、ビクスバイト相のＣｅＯ2-x （００１）膜の〈１００〉入射による電子線回折位置のシミュレーションパターンを図１８に示す。また、同じ試料の〈１１０〉入射によるＲＨＥＥＤパターンを図２１に、ビクスバイト相のＣｅＯ2-x （００１）膜の〈１１０〉入射による電子線回折位置のシミュレーションパターンを図２０に示す。消滅則に対する考察から、空間群はＩａ３（２０６）と決定される（図１８および図２０）。これはＹ2 Ｏ3 と同形の酸素欠陥相ＣｅＯ2-X であると考えられる（(51)ＪＣＰＤＳ：２３−１０４８，４４−１０８６）。このビクスバイト相は、酸素量に関しては不定比性があると考えられ、高真空中でのみ安定な新規物質であり、１０-7Ｔｏｒｒ以上の酸素圧下では超格子パターンが消失する傾向を示した。
【００５５】
以上のように、この第２の実施形態によれば、第１の実施形態と同様にして、２×１、１×２の表面再構成によるダイマー構造が表面に形成された（００１）Ｓｉ基板１上に（００１）ＣｅＯ2 膜２をエピタキシャル成長させた後、真空中熱処理を行うことにより、ビクスバイト相の（００１）ＣｅＯ2-x 膜３を得ることができる。
【００５６】
次に、この発明の第３の実施形態による酸化物の結晶成長方法について説明する。
【００５７】
この第３の実施形態においては、まず、図２２Ａに示すように、第２の実施形態と同様にして、（００１）Ｓｉ基板１上にビクスバイト相の（００１）ＣｅＯ2-x 膜３を形成する。ここで、このＣｅＯ2-x 膜３はＣｅ2 Ｏ3 という定比でなくてもよい。
【００５８】
次に、図２２Ｂに示すように、ＣｅＯ2-x 膜３上にＣｅＯ2 膜４を（００１）面方位にホモエピタキシャル成長させる。このＣｅＯ2 膜４の成長は、具体的には、例えば、基板温度７００℃にて、ＥＢガン電流１５０ｍＡ、酸素流量０．２５ｓｃｃｍの条件で行う。また、このＣｅＯ2 膜４の膜厚は例えば４５ｎｍとする。このようにしてホモエピタキシャル成長したＣｅＯ2 膜４のＲＨＥＥＤパターンを図２３および図２４に示す。ここで、図２３は〈１００〉入射の場合、図２４は〈１１０〉入射の場合である。第１の実施形態における条件ではＣｅＯ2 膜を５ｎｍ程度以上の膜厚に厚く成長させることは難しかったが、この第３の実施形態のようにホモエピタキシャル成長させることにより、７００℃という高い基板温度でＣｅＯ2 膜４を厚く成長させることができる。このとき、ホモエピタキシャル成長の下地層は、１０-7Ｔｏｒｒ以上の酸素圧下で超格子パターンの認められない相でもよいが、表面を極力平坦化し、ＣｅＯ2 ／Ｓｉ界面への酸素拡散を緩和するためには、第２の実施形態において説明したようなビクスバイト相のＣｅＯ2-x 膜３を生成する工程を経るのが好ましいと考えられる。
【００５９】
第１の実施形態によるエピタキシャルＣｅＯ2 膜２は、膜厚が薄いため、Ｘ線による解析が困難であったが、このホモエピタキシャルＣｅＯ2 膜４では、膜厚が十分に厚いため、Ｘ線による解析が可能になった。図２５に、室温で成長されたＣｅＯ2-x 膜上に基板温度７００℃で（００１）ＣｅＯ2 膜をホモエピタキシャル成長させたＣｅＯ2 （００１）／Ｓｉ（００１）のθ／２θスキャンによるＸ線回折図形の測定結果を示す。ただし、この測定に使用されたディフラクトメータは、θ／２θ以外に、あおりαおよび面内回転βの自由度を有しており、軸立て、φスキャン等の測定が可能である。また、Ｘ線源はＣｕＫα線である。
【００６０】
図２５に示すＸ線回折図形においては、良好な格子整合性を反映して、ＣｅＯ2 （００２）に極めて近接するＳｉ基板１からの回折ピークが重畳する。ここでは、この回折ピークを便宜上Ｓｉ（００２）と表記する。これはダイヤモンド構造をとるＳｉ結晶（空間群：Ｆｄ３ｍ）では禁制反射である。この回折ピークの解釈については諸説あるが、特異な面内回転角依存性から、少なくとも主成分は例えば（１１１）、（−１−１１）等の組み合わせによる二重回折であると考えられている（(52)まてりあ第３７巻第５号、ｐ．４２１（１９９８））。このため、通常行われるように、Ｓｉ（００４）ピークで軸立てを行っても、Ｓｉ（００２）の強度には再現性がないのが普通である。一方、面内回転角依存性で、バックグラウンド成分も認められることから、結晶不完全性や、結晶として不完全である表面、界面等に起因して対称性が低下し、回折ピークとして観測される成分も存在している可能性がある。ここでは、このＳｉ（００２）ピークが出現する面内回転角に試料をセットした後、Ｓｉ（００４）の対称反射が最大強度をとるように軸立てを行い、結晶評価を行った。
【００６１】
図２５に示すＸ線回折図形のデータは、酸化性ガス導入ノズルが基板直近にあることから、ＣｅＯ2 膜の成長時の酸素供給濃度に若干の分布があるため、試料のノズル先端付近の１０ｍｍ角の領域を評価したものである。この領域では、ＣｅＯ2 （１１１）、（２２０）等の回折はほとんど認められず、単相のＣｅＯ2 （００１）が形成されているのがわかる。図２５のＳｉ（００２）、ＣｅＯ2 （００２）ピーク付近を拡大したのが図２６である。図２６においては、ピークの重畳は避け難いが、ＣｅＯ2 （００２）ピークが明瞭に認められる。格子定数はバルク値（〜５．４１１Å）よりもやや小さく、〜５．３９２Å程度である。
【００６２】
図２５および図２６の試料のＣｅＯ2 ｛２０４｝および基板Ｓｉ｛２０２｝ピークのφスキャンデータを図２７に示す。図２７より、ＣｅＯ2 ｛２０４｝、基板Ｓｉ｛２０２｝の面内回転位相が揃っており、マクロな領域でＣｅＯ2 およびＳｉの結晶軸がキューブオンキューブ（cube on cube) に重なっていることを確認することができ、この結果からも、ＣｅＯ2 膜４のエピタキシャル成長が確認される。
【００６３】
図２８に、（００１）Ｓｉ基板１上に室温でＣｅＯ2-x 膜３を成長させた後、このＣｅＯ2-x 膜３上にＣｅＯ2 膜４を（００１）面方位に７００℃で厚くホモエピタキシャル成長させた試料の透過型電子顕微鏡による断面格子像の一例を示す。ただし、図２８中ではＣｅＯ2-x 膜３をＣｅＯx と表記している。また、このＣｅＯx はアモルファスであるので、ａ−ＣｅＯx と表記している。図２８より、Ｓｉ基板１とＣｅＯ2 膜４との界面に厚さ２．５ｎｍのａ−ＳｉＯx が存在しているものの、ＣｅＯ2 膜４の格子縞がＳｉ基板１のそれに揃っていることから、ＣｅＯ2 膜４はエピタキシャルに成長していることがわかる。
【００６４】
以上のように、この第３の実施形態によれば、第２の実施形態と同様にして、（００１）Ｓｉ基板１上にビクスバイト相の（００１）ＣｅＯ2-x 膜３を形成した後、このＣｅＯ2-x 膜３上にＣｅＯ2 膜４を（００１）面方位にホモエピタキシャル成長させていることにより、十分な厚さのエピタキシャル（００１）ＣｅＯ2 膜４を得ることができる。
【００６５】
次に、この発明の第４の実施形態による強誘電体不揮発性メモリの製造方法について説明する。この強誘電体不揮発性メモリは、ＣｅＯ2 （００１）／Ｓｉ（００１）エピタキシャル構造を用いた、ＭＩＳ−ＦＥＴおよび強誘電体キャパシタゲート（ＦＣＧ）による強誘電体不揮発性メモリである。この強誘電体不揮発性メモリの完成状態を図２９に示す。
【００６６】
この第４の実施形態においては、まず、第１の実施形態と同様にして、（００１）Ｓｉ基板１１のキャパシタ形成領域にエピタキシャル（００１）ＣｅＯ2 膜１２を選択的に形成する。このＣｅＯ2 膜１２を形成するには、Ｓｉ基板１１の表面を成長マスク（図示せず）で選択的に覆ってＣｅＯ2 膜１２を選択的にエピタキシャル成長させてもよいし、Ｓｉ基板１１の全面にＣｅＯ2 膜１２をエピタキシャル成長させた後、このＣｅＯ2 膜１２をイオンミリング等でパターニングしてもよい。
【００６７】
（００１）ＣｅＯ2 ／（００１）Ｓｉ構造の形成以外のプロセスとしては、基本的に従来の半導体プロセスを用いることができる。すなわち、例えば、まず、ＬＯＣＯＳ（Local Oxidation of Silicon) 法によりＳｉ基板１１の表面を選択的に熱酸化してＳｉＯ2 膜からなるフィールド絶縁膜１３を形成する。次に、このフィールド絶縁膜１３に囲まれた活性領域の表面に熱酸化法によりＳｉＯ2 膜からなるゲート絶縁膜１４を形成する。次に、ＣＶＤ（Chemical Vapor Deposition)法などにより全面に多結晶Ｓｉ膜を形成し、この多結晶Ｓｉ膜に不純物をドープして低抵抗化した後、この多結晶Ｓｉ膜をエッチングしてパターニングすることによりゲート電極１５を形成する。次に、このゲート電極１５をマスクとしてＳｉ基板１中に不純物をイオン注入し、必要に応じてさらに不純物の電気的活性化のための熱処理を行うことにより、ソース領域１６およびドレイン領域１７をゲート電極１５に対して自己整合的に形成する。この不純物としては、ｎチャネルＭＩＳ−ＦＥＴを形成する場合にはｎ型不純物、例えばヒ素（Ａｓ）を用い、ｐチャネルＭＩＳ−ＦＥＴを形成する場合にはｐ型不純物、例えばホウ素（Ｂ）を用いる。
【００６８】
次に、（００１）ＣｅＯ2 膜１２上に、例えば（００１）ＳｒＲｕＯ3 のような導電性酸化物からなる下部電極１８、例えば（００１）ＰＺＴからなる強誘電体膜１９および例えば（００１）ＳｒＲｕＯ3 のような導電性酸化物からなる上部電極２０を順次形成し、強誘電体キャパシタを形成する。ここで、下部電極１８は、後に配線を接続することができるように、強誘電体膜１９および上部電極２０よりも大きめに形成する。これらの導電性酸化物や強誘電体膜は、スパッタリング法、ＣＶＤ法等によりエピタキシャル成長させることができる。この際には、成長マスクを用いて選択的に成長を行ってもよいし、全面に成長を行った後にＳｉＯ2 膜などからなるマスクを用いてイオンミリング等で加工するようにしてもよい。
【００６９】
次に、例えばＣＶＤ法により全面にＳｉＯ2 膜のような層間絶縁膜２１を成膜した後、この層間絶縁膜２１のうちゲート電極１５上の所定部分、上部電極２０上の所定部分および下部電極１８上の所定部分をエッチング除去することによりコンタクトホール２２、２３、２４を形成する。次に、例えば真空蒸着法、スパッタリング法等により全面に例えばアルミニウム（Ａｌ）膜を形成した後、このＡｌ膜をエッチングによりパターニングして、ゲート電極１５と上部電極２０とを接続する局所配線２５および下部電極１８に接続された局所配線２６を形成する。
【００７０】
以上の工程により、図２９に示すように、ＭＩＳ−ＦＥＴのゲート電極１５に強誘電体キャパシタが接続されたＭＦＭＩＳ構造の強誘電体不揮発性メモリが製造される。
【００７１】
この第４の実施形態による強誘電体不揮発性メモリによれば、上述したＭＦＳ（ＭＦＭＩＳ）構造の強誘電体不揮発性メモリとして多くの利点を有しているのみならず、信頼性の高いＳｉＯ2 膜をゲート絶縁膜として用いることが可能であること、強誘電体キャパシタをＭＩＳ−ＦＥＴと分離して形成しているため、ゲート／キャパシタ面積比の設計自由度が大きく、強誘電体キャパシタを相対的に小さく構成することで、低電圧でも十分な強誘電体の分極が得られること、そして何よりも強誘電体膜１９をエピタキシャル単結晶薄膜として形成することができるため、良好な角型性が期待され、ＭＦＳ構造の強誘電体不揮発性メモリの最大の課題であるリテンション、ディスターブ等に対して極めて有利であることが最大の特徴である。また、ＣｅＯ2 （００１）／Ｓｉ（００１）界面は、熱酸化プロセス等でＳｉＯx 膜が形成される等、劣化の可能性があるが、本構造では、（００１）ＣｅＯ2 上に例えばＳｒＲｕＯ3 等の導電性酸化物がエピタキシャル成長しさえすれば、界面劣化が起きてもデバイス動作上問題はなく、プロセス的にも従来のＭＦＩＳ構造の強誘電体不揮発性メモリに比べて有利である。
【００７６】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００７７】
例えば、上述の第１の実施形態においては、（００１）ＣｅＯ2 膜２の成長時には、石坂、白木等により提案された手法でＳｉ基板１の表面を処理しているが、必ずしもそのようにする必要はなく、他の方法で処理してもよい。
【００７８】
【発明の効果】
以上説明したように、この発明によれば、酸化セリウムなどの希土類酸化物を（００１）面方位のシリコン基板上に（００１）面方位でエピタキシャル成長させ、エピタキシャルな希土類酸化物（００１）／シリコン（００１）構造を実現することができる。そして、このエピタキシャル（００１）希土類酸化物を用いて電界効果トランジスタのゲート絶縁膜や、強誘電体不揮発性メモリにおける強誘電体膜の下地層を形成することにより、良好な特性の電界効果トランジスタや強誘電体不揮発性メモリを得ることができる。
【図面の簡単な説明】
【図１】（００１）Ｓｉ基板上にＣｅＯ2 を成長させる場合における得られる面方位と成長条件との関係を説明するための略線図である。
【図２】（００１）Ｓｉ基板に形成されたエピタキシャル構造の一例を示す略線図である。
【図３】（００１）Ｓｉ基板に形成されたエピタキシャル構造の一例を示す略線図である。
【図４】（００１）Ｓｉ基板に形成されたエピタキシャル構造の一例を示す略線図である。
【図５】この発明の第１の実施形態による酸化物の結晶成長方法を説明するための断面図である。
【図６】この発明の第１の実施形態において成長された（００１）ＣｅＯ2 膜の〈１００〉入射による電子線回折位置のシミュレーションパターンを示す略線図である。
【図７】この発明の第１の実施形態において成長された（００１）ＣｅＯ2 膜の〈１００〉入射により実際に得られたＲＨＥＥＤパターンを示す図である。
【図８】この発明の第１の実施形態において成長された（００１）ＣｅＯ2 膜の〈１１０〉入射による電子線回折位置のシミュレーションパターンを示す略線図である。
【図９】この発明の第１の実施形態において成長された（００１）ＣｅＯ2 膜の〈１１０〉入射により得られたＲＨＥＥＤパターンを示す図である。
【図１０】この発明の第１の実施形態により得られた試料の透過型電子顕微鏡による断面格子像を示す。
【図１１】この発明の第２の実施形態による酸化物の結晶成長方法を説明するための断面図である。
【図１２】この発明の第２の実施形態における（００１）ＣｅＯ2 膜の成長直後のＲＨＥＥＤパターンを示す略線図である。
【図１３】この発明の第２の実施形態において（００１）ＣｅＯ2 膜の成長後に３００℃で真空中熱処理を行った後の〈１００〉入射により得られたＲＨＥＥＤパターンを示す略線図である。
【図１４】この発明の第２の実施形態において（００１）ＣｅＯ2 膜の成長後に６００℃で真空中熱処理を行った後の〈１００〉入射により得られたＲＨＥＥＤパターンを示す略線図である。
【図１５】この発明の第２の実施形態における（００１）ＣｅＯ2 膜の成長直後の〈１１０〉入射により得られたＲＨＥＥＤパターンを示す略線図である。
【図１６】この発明の第２の実施形態において（００１）ＣｅＯ2 膜の成長後に３００℃で真空中熱処理を行った後の〈１１０〉入射により得られたＲＨＥＥＤパターンを示す略線図である。
【図１７】この発明の第２の実施形態において（００１）ＣｅＯ2 膜の成長後に６００℃で真空中熱処理を行った後の〈１１０〉入射により得られたＲＨＥＥＤパターンを示す略線図である。
【図１８】この発明の第２の実施形態において真空中熱処理を行った後に得られる（００１）ＣｅＯ2-x 膜の〈１００〉入射による電子線回折位置のシミュレーションパターンを示す略線図である。
【図１９】この発明の第２の実施形態において真空中熱処理を行った後に得られる（００１）ＣｅＯ2-x 膜の〈１００〉入射により得られたＲＨＥＥＤパターンを示す図である。
【図２０】この発明の第２の実施形態において真空中熱処理を行った後に得られる（００１）ＣｅＯ2-x 膜の〈１１０〉入射による電子線回折位置のシミュレーションパターンを示す略線図である。
【図２１】この発明の第２の実施形態において真空中熱処理を行った後に得られる（００１）ＣｅＯ2-x 膜の〈１１０〉入射により得られたＲＨＥＥＤパターンを示す図である。
【図２２】この発明の第３の実施形態による酸化物の結晶成長方法を説明するための断面図である。
【図２３】この発明の第３の実施形態においてホモエピタキシャル成長された（００１）ＣｅＯ2 膜の〈１００〉入射により得られたＲＨＥＥＤパターンを示す図である。
【図２４】この発明の第３の実施形態においてホモエピタキシャル成長された（００１）ＣｅＯ2 膜の〈１１０〉入射により得られたＲＨＥＥＤパターンを示す図である。
【図２５】この発明の第３の実施形態においてホモエピタキシャル成長された（００１）ＣｅＯ2 膜のＸ線回折図形を示す略線図である。
【図２６】図２５に示すＸ線回折図形の一部を拡大して示す略線図である。
【図２７】この発明の第３の実施形態において（００１）ＣｅＯ2 膜がホモエピタキシャル成長された試料のＣｅＯ2 ｛２０４｝および基板Ｓｉ｛２０２｝ピークのφスキャンデータを示す略線図である。
【図２８】この発明の第３の実施形態により得られた試料の透過型電子顕微鏡による断面格子像を示す。
【図２９】この発明の第４の実施形態による強誘電体不揮発性メモリの製造方法を説明するための断面図である。
【符号の説明】
１、１１・・・Ｓｉ基板、２、４、１２・・・ＣｅＯ2 膜、３・・・ＣｅＯ2-x 膜、１４、５４・・・ゲート絶縁膜、１５、５５・・・ゲート電極、１８、５８・・・下部電極、１９、５９・・・強誘電体膜、２０、６０・・・上部電極
【発明の属する技術分野】
この発明は、酸化物の結晶成長方法、セリウム酸化物、プロメチウム酸化物、酸化物積層構造、電界効果トランジスタの製造方法、電界効果トランジスタ、強誘電体不揮発性メモリの製造方法および強誘電体不揮発性メモリに関し、特に、シリコン基板上に展開される酸化物エレクトロニクスに適用して好適なものである。
【０００２】
【従来の技術】
シリコン（Ｓｉ）の熱酸化により形成した酸化シリコン（ＳｉＯ2 ）膜は、電気的絶縁性の高さ、界面準位密度の低さ、プロセス的容易さ、熱的安定性等により、これまで、ＭＯＳ（Metal-Oxide-Semiconductor)−ＦＥＴのゲート絶縁膜として専ら用いられてきた。ゲート絶縁膜として用いられるこの熱酸化によるＳｉＯ2 膜は、比誘電率が低い（εr 〜３．８）ため、Ｓｉ基板上に極めて薄く形成する必要がある。しかしながら、集積化の要請から、ゲート絶縁膜の薄膜化、短チャネル化等が進むにつれ、ゲート絶縁膜の絶縁破壊、ソース・ドレイン電圧の影響によるチャネルのピンチオフ（短チャネル効果）等の問題が顕著となり、ゲート絶縁膜の材料的な限界が近づいている。このような理由により、サブ０．１ミクロン世代のＭＯＳ−ＦＥＴの技術的課題として、リソグラフィー技術の進展は勿論のこと、高い誘電率を有する新たなゲート絶縁膜の必要性が叫ばれている（例えば、(1)MTL VLSI Seminar(Massachusetts Institute of Technology)）。高い誘電率を有する材料を用いてゲート絶縁膜を形成することができれば、あまり薄膜化しないで済むため、ゲートリークの抑制が可能となり、また短チャネル効果も抑制することができると考えられる。
【０００３】
一方、近年、強誘電体不揮発性メモリ（ＦｅＲＡＭ）（例えば、(2)Appl.Phys.Lett.,48(1986)1439 、(3)IEDM Tech.Dig.,(1987)850 、(4)IEEE J.Solid State Circuits,23(1988)1171 、(5)1988 IEEE Int.Solid-State Circuits Conf.(ISSCC88)、(6)Digest of Technical Papers,THAM 10.6(1988)130、(7)Oyo Buturi,62(1993)1212）の研究が活発化している。この強誘電体不揮発性メモリで現在最も実用に近いと考えられているものは、ＤＲＡＭ類似構造の強誘電体不揮発性メモリ（２トランジスタ−２キャパシタ型メモリセルまたは１トランジスタ−１キャパシタ型メモリセルを用いたもの）である。この構造は、ＣＭＯＳプロセスと強誘電体キャパシタプロセスとを層間絶縁膜の使用により分離することが可能であるため、Ｓｉプロセスとの干渉を比較的抑制し易い、という利点がある。しかしながら、この強誘電体不揮発性メモリでは、構造的にＳｉデバイスのスケーリング則を適用することができないことから、微細化が進むと、キャパシタの蓄積電荷量確保のため、構造を複雑にするか、さらに残留分極値の大きな材料を探索する必要がある。他方、この強誘電体不揮発性メモリと双璧をなす、ＭＦＳ（Metal-Ferroelectrics-Semiconductor）−ＦＥＴ型メモリセル（ＭＦＭＩＳ（Metal-Ferroelectrics-Metal-Insulator-Semiconductor）−ＦＥＴ型メモリセル、ＦＣＧ（Ferroelectric Capacitor Gate）型メモリセル等も含む）を用いた強誘電体不揮発性メモリの研究に取り組んでいる研究機関も少なくない。この強誘電体不揮発性メモリは、スケーリング則にのる上、必要な残留分極が非常に小さく（〜０．１μＣ／ｃｍ2 程度）、また、１トランジスタのみで記憶することができるため、セルサイズも小さく、高集積化に有利である。さらに、非破壊読み出しであるため、破壊読み出しの２トランジスタ−２キャパシタ型メモリセルまたは１トランジスタ−１キャパシタ型メモリセルに比べて、強誘電体の本質的問題とも考えられる疲労に対しても有利であり、高速動作も可能である。このように優れた特性を期待することができるため、ＭＦＳ−ＦＥＴ型強誘電体不揮発性メモリは究極のメモリと考えられている（(8)Appl.Surf.Sci.113/114(1997)656)。
【０００４】
このＭＦＳ−ＦＥＴ型強誘電体不揮発性メモリの実用化を阻害しているのは、プロセス的問題である。Ｓｉ基板上に直接強誘電体を成長させるのは極めて困難であり、そのため、Ｓｉ基板上への絶縁体からなるバッファ層の成長は、極めて重要な技術と位置付けられている。ＭＦＳ−ＦＥＴ型強誘電体不揮発性メモリの一種であるＭＦＩＳ（Metal-Ferroelectrics-Insulator-Semiconductor）−ＦＥＴ型強誘電体不揮発性メモリの場合には、絶縁層にもゲート電圧が分配されるため、書き込み電圧が高くなる欠点が生ずる。これを抑制するためには、高誘電率の絶縁層が必要になる。一方、強誘電体に要求される材料特性としては、低誘電率、適切な残留分極値（デバイス設計に依存するが、典型的には〜０．１μＣ／ｃｍ2 程度）、そして何よりも良好な角型比が挙げられる。また、より良好な界面を実現するためには、これらの材料を低温で成長させることができることが重要な条件である。このように、１トランジスタ−１キャパシタ方式とはまた異なった観点から、材料を選択、開発することが求められる。ＭＦＩＳ−ＦＥＴ型強誘電体不揮発性メモリの研究報告は多々あるが、界面特性が十分ではないため、リテンション（電荷保持特性）まで含めて実用化可能なものの報告例はほとんど皆無というのが現状である。一方で、ゲート絶縁膜として既存の熱酸化によるＳｉＯ2 膜を採用することができるＭＦＭＩＳ構造も検討されており（(9)Jpn.J.Appl.Phys.,33(1994)5207) 、これは比較的実用段階に近いと考えられる。これをさらに進めて、強誘電体キャパシタを別に形成し、これと多結晶Ｓｉゲートとを配線で接続する方式も提案されている（(10)特開平８−２５０６０８号公報、(11)特開平９−２０５１８１号公報）。この方法によれば、強誘電体とＳｉトランジスタとの素子分離が容易なだけでなく、キャパシタとゲートとの面積比の設計自由度が上がるため、キャパシタの相対面積を小さく設計することにより、低い書き込み電圧で十分な分極を得ることが可能になる。しかしながら、多結晶の強誘電体では必要な角型比を安定的に得るのは困難であり、また、微細化が進めば上述の熱酸化によるＳｉＯ2 膜の材料的限界に直面することに変わりはない。結局、ＭＦＳ−ＦＥＴ型強誘電体不揮発性メモリ実現のキーテクノロジーも、Ｓｉ基板上への高誘電率絶縁膜の成長に帰着する。それも、急峻な界面と熱酸化によるＳｉＯ2 膜並の低い界面準位密度とを実現するためには、格子整合性の良い材料をエピタキシャルに成長させることが有利であり、基板としてはＳｉの最大の易動度を有するＳｉ〈１１０〉方向にチャネルを形成することができ、ＭＯＳ−ＦＥＴ用基板として専ら用いられているＳｉ（００１）基板上である必要がある、という極めて高い技術的ハードルがある。
【０００５】
一方、半導体産業にＳｉＯ2 以外の酸化物材料を導入することは、意義深いことである。１９８６年の高温超伝導材料の発見（(12)Z.Phys.B.,64,189-193(1986)) は言うまでもなく、取り分け、ペロブスカイトまたはそれに関連した構造をとる酸化物材料は、強誘電性、高誘電率、超伝導性、超巨大磁気抵抗等、半導体デバイスにとって非常に重要な物性を有する（(13)Mater.Sci.Eng.,B41(1996)166 、(14)J.Ceram.Soc.Japan,Int.Ed.,103(1995)1088)。例えば、上述の強誘電体不揮発性メモリのキャパシタの強誘電体材料としては、自発分極値が大きく、プロセス温度の低いジルコンチタン酸鉛（ＰＺＴ）（例えば、(15)J.Appl.Phys.,70,382-388(1991))、駆動電圧が低く、分極反転に伴う自発分極値の劣化の少ないビスマスストロンチウムタンタレート（Ｂｉ2 ＳｒＴａ2 Ｏ9 （(16)Nature,374(1995)627 、(17)Appl.Phys.Lett.,66(1995)221 、(18)Mater.Sci.Eng.,B32(1995)75、(19)Mater.Sci.Eng.,B32(1995)83、(20)Appl.Phys.Lett.,67(1995)572 、(21)J.Appl.Phys.,78(1995)5073 、(22)Appl.Phys.Lett.,68(1996)566 、(23)Appl.Phys.Lett.,68(1996)690 、(24)国際公開公報ＷＯ９３／１２５４２号）が双璧をなしている。さらに、磁場印加により抵抗率変化が何桁にもおよぶ超巨大磁気抵抗材料（ＣＭＲ（Colossal Magnetoresistance）材料）がＭｎ酸化物系で発見される（(25)Phys.Rev.Lett.74(1995)5108）など、酸化物材料が如何に高い潜在力を有するかが注目され始めており（(26)Mater.Sci.Eng.,B41(1996)166 、(27)J.Ceram.Soc.Japan,Int.Ed.,103(1995)1088)、酸化物を薄膜化する技術はここ１０年ほどで驚異的に進展しつつある。
【０００６】
このような極めて高機能な物性を有する酸化物材料を半導体産業の基盤であるＳｉ上で展開することができれば、材料に高い市場性を付与することが可能になる。しかしながら、これらの機能性酸化物材料とＳｉとの間には、相互熱拡散、熱膨張率の違い等の問題があるため、直接これらの機能性酸化物材料をＳｉ上に成長させるのは一般には容易でない。
【０００７】
上述したように、これらの機能性酸化物材料群のほとんどは、ペロブスカイト構造を母体とする構造をとっている。中でも、液体窒素温度を超える臨界温度を有するイットリウム系超伝導材料、上述したＢｉ2 ＳｒＴａ2 Ｏ9 等、異方性の極めて大きな層状ペロブスカイトと称される構造をとるものが少なくない。これらの層状ペロブスカイト構造酸化物における超伝導電流経路、分極軸等は、特定の方向に限定されており、また、単純ペロブスカイト構造酸化物の場合も、上述のＰＺＴのように分極軸が特定の方向に限定されているものも多い。そのため、デバイス化した場合、最大の特性を引き出すためには、酸化物を配向させるか、より好ましくは下地に対してエピタキシャル成長させることが重要である。
【０００８】
さて、蛍石（フルオライト）構造を有するセリア（酸化セリウム：ＣｅＯ2 ）は、熱的安定性、高い比誘電率（εr 〜２６）、Ｓｉ基板との極めて良好な格子整合性（ミスフィット：約０．３５％）から、熱酸化によるＳｉＯ2 膜に代わるサブ０．１ミクロン世代の高誘電率のゲート絶縁膜の材料の候補の一つであり、また、Ｓｉ基板上でペロブスカイト関連酸化物をエピタキシャル成長させるための最も理想的なバッファ層材料の一つであると考えられている。実際、Ｓｉ基板上にセリアをエピタキシャル成長させる研究が行われているが、その多くが、最原子稠密で成長しやすいＣｅＯ2 （１１１）／Ｓｉ（１１１）構造のものである（例えば、(28)Jpn.J.Appl.Phys.34(1995),L688 、(29)特開平７−２５６９８号公報）。しかしながら、応用上最も重要なＳｉ（００１）基板に関しては、エピタキシャルＣｅＯ2 （００１）／Ｓｉ（００１）構造こそが理想であると認識され、積層構造、デバイス等も種々考案されていながら（(30)特開平２−２６７１０４号公報、(31)特開平６−９７４５２号公報、(32)特開平１０−１８２２９２号公報等）、実現されなかった経緯がある。これまでは、Ｓｉ（００１）−２×１、１×２の表面再構成によるダイマー（dimer)構造を反映し、アンチフェーズドメイン（antiphase domain) を有するＣｅＯ2 （１１０）がエピタキシャル成長すると考えられてきた。また、成長温度に関しては、高真空中でＳｉＯ2 膜がＳｉ表面に形成されない８００℃程度（(33)J.Vac.Sci.Technol.A13(1995)772) がエピタキシャル温度の下限であると考えられている（(34)Jpn.J.Appl.Phys.33(1994),5219 、(35)Appl.Phys.Lett.56(1990),1332、(36)Appl.Phys.Lett.59(1991),3604、(37)Physica C 192(1992)154、(38)Jpn.J.Appl.Phys.36(1997),5253 、(39)特開平９−６４２０６号公報）。また、急峻な界面を得るには成長温度を低温化することが必要と考えられ、このために電子線アシストエピタキシャル成長等が試みられているが、それでも報告されているエピタキシャル成長温度は７１０℃が下限である（(40)１９９８年春季応用物理学会学術講演会講演予稿集２８ｐ−ＰＡ−１）。ＣｅＯ2 （００１）／Ｓｉ（００１）構造の報告例も皆無ではないが、それを示す実験データがない（(41)特開平２−２６７１０４号公報）、基板回折との分離について全く議論されていない（(42)Solid State Comm.108(1998)225)等、エピタキシャル成長が証明されたものはこれまで存在しない。Ｓｉ（００１）基板上で、エピタキシャルでＣｅＯ2 （００１）を実現するため、ジルコニア（酸化ジルコニウム：ＺｒＯ2 ）とセリアとの固溶体（Ｃｅ，Ｚｒ）Ｏ2 （(43)Jpn.J.Appl.Phys.35(1996),5150)、これをバッファ層としたＣｅＯ2 ／（Ｃｅ，Ｚｒ）Ｏ2 ／Ｓｉ積層構造（(44)Jpn.J.Appl.Phys.36(1997),5253,(45)１９９８年春季応用物理学会学術講演会講演予稿集２９ｐ−ＺＦ−４）やＣｅＯ2 ／ＳｒＴｉＯ3 ／Ｓｉ構造（(46)Jpn.J.Appl.Phys.30(1991)L1136)も提案されているが、Ｓｉ（００１）基板上に直接ＣｅＯ2 （００１）がエピタキシャル成長したという報告はこれまで皆無であった。
【０００９】
Ｃ−希土構造（ビクスバイト（bixbyite) ）をとるイットリア（酸化イットリウム：Ｙ2 Ｏ3 ）に関しても、セリアに準ずる材料特性を有するため、鋭意検討が進められているが、セリアと同様な困難があり、Ｓｉ（００１）基板上には、Ｙ2 Ｏ3 （１１０）がエピタキシャル成長するのが通例である（(47)Appl.Phys.Lett.71(1997),903)。
【００１０】
一方、セリア（またはイットリア）上にはペロブスカイト型酸化物がエピタキシャル成長する例があり（例えば、(48)Appl.Phys.Lett.68(1996)553) 、したがってセリアの配向性を制御することができれば、機能性酸化物の特性を生かしたデバイスの実現が可能になる。
【００１１】
【発明が解決しようとする課題】
このような状況下、応用上最も重要なＳｉ（００１）基板上にＣｅＯ2 （００１）をエピタキシャル成長させる技術は、極めて重要となる。
【００１２】
したがって、この発明の目的は、酸化セリウムや酸化イットリウム、さらにはこれらと同様な結晶構造を有する希土類酸化物を（００１）面方位のシリコン基板上に（００１）面方位でエピタキシャル成長させ、エピタキシャルな希土類酸化物（００１）／シリコン（００１）構造を実現することができる酸化物の結晶成長方法、セリウム酸化物、プロメチウム酸化物、酸化物積層構造、この酸化物の結晶成長方法をゲート絶縁膜の形成に適用した電界効果トランジスタの製造方法、電界効果トランジスタ、この酸化物の結晶成長方法を強誘電体キャパシタの形成に適用した強誘電体不揮発性メモリの製造方法および強誘電体不揮発性メモリを提供することにある。
【００１３】
【課題を解決するための手段】
本発明者は、従来技術が有する上述の課題を解決するために、鋭意検討を行った。以下にその概要について説明する。ここでは、代表例として、酸化セリウムの成長について説明する。
【００１４】
すなわち、上記の目的を達成するためには、少なくとも一旦はシリコン基板表面をステップ、テラスで構成された表面とすることが重要になる。このような表面は、例えば、石坂、白木等によって提案された手法（(49)J.Electrochem.Soc.,133(1986)666)またはこれに準ずる手法により実現可能である。成長装置は、界面制御性に優れ、超高真空中で清浄な表面が保ちやすく、また、反射高速電子線回折（ＲＨＥＥＤ）等により表面観察可能な分子線エピタキシー（ＭＢＥ）装置、レーザアブレーション装置、反応性蒸着装置等が望ましいが、所定の圧力、温度等を制御可能なものであれば基本的にはどのようなものでもよい。酸化セリウム（ＣｅＯ2 ）の成長の場合、セリウム原料としては、一般的には酸化セリウムそのものが用いられることが多いが、蒸気圧の高い酸素が選択的に揮発するため、低い酸素分圧を制御するためにはセリウム金属を用いることが望ましい。ただし、例えば成長室の真空排気にゲッタポンプ等を併用して高真空を保つ工夫をすれば、酸化物原料を用いてもよいと考えられる。セリウム金属は、融点が高く、蒸気圧が低いため、高温型クヌーセンセル、電子線蒸着、エキシマレーザ等により気化させることが望ましい。また、これらの気体または金属元素等と活性度の高いシリコン基板の表面との反応を抑制するため、低温でのプロセスが重要となる。これまでになされた報告の中には、表面処理に関しては特に記述はなく、セリウム金属を用い、４５０〜６００℃の基板温度、（４〜６）×１０-4Ｔｏｒｒの酸素分圧（基板付近では１０-2Ｔｏｒｒ台と推定）にて、ＲＦプラズマにより活性化させて、エピタキシャルＣｅＯ2 をシリコン基板上に形成することができたとするものがある（(50)特開平２−２６７１０４号公報）。しかしながら、エピタキシャル成長方位に関しては記述がなく、このような基板温度、酸素分圧では、シリコン基板表面にＳｉＯ2 膜が生成してしまい、エピタキシャルＣｅＯ2 （００１）の成長には至らない。ＲＦプラズマにより活性化させれば、このような反応がさらに促進されてしまうと考えられる。
【００１５】
本発明者は、成長温度の低温化により、セリウムシリサイド生成、酸化シリコン生成等の速度を抑制し、さらにその他の観点から、シリコン（００１）基板上で、ＣｅＯ2 （００１）をエピタキシャル成長させる条件の検討を行った。その結果、まず、シリコン（００１）基板の表面を成長前に２×１、１×２表面再構成によるダイマー構造としておくことが基本的に重要であり、さらに、成長時の原料の供給の方法も重要であるという結論に至った。後者の原料の供給方法については、具体的には、シリコン（００１）基板表面への酸素などの酸化性ガスの供給をまず開始し、その後にＣｅ原料の供給を開始することが重要である。その理由は現時点では完全に解明されていないが、Ｃｅ原料の供給が開始される時点でシリコン（００１）基板の表面が酸素などの酸化性ガスの分子あるいは原子で覆われていることがＣｅＯ2 の（００１）エピタキシャル成長を促進するものと推測される。
【００１６】
上記のことに加えて、ＣｅＯ2 （００１）をエピタキシャル成長させるためには、成長温度に対し、Ｃｅ原料の供給量に対する酸化性ガスの供給量の比、あるいは、Ｃｅ原料の供給量を一定とすれば酸化性ガスの分圧あるいは供給量を適切に選ぶことが重要である。図１に、成長温度Ｔと、Ｃｅ原料の供給量を一定としたときのＣｅ原料の供給量に対する酸化性ガスの供給量の比Ｏ／Ｃｅとの関係を示す。ただし、便宜上、図１の縦軸には、Ｏ／Ｃｅの代わりにＯ2 流量［ｓｃｃｍ］の値を示してある。図１より、ＣｅＯ2 （００１）をエピタキシャル成長させることができる領域は限られていることがわかる。また、成長温度の上限は約３００℃付近にあることがわかる。さらに、成長温度をより低温にするにしたがってＯ／ＣｅあるいはＯ2 分圧の幅が広がり、１００℃より低くすることにより相当な幅が得られ、実用上好ましい。
【００１７】
本発明者は、以上の検討および知見に加えて、様々な観点から検討を行い、この発明を案出するに至ったものである。
【００１８】
すなわち、上記課題を解決するために、この発明の第１の発明は、
（００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
上記シリコン基板上に立方晶系または正方晶系の希土類酸化物を（００１）面方位にエピタキシャル成長させる工程と
を有することを特徴とする酸化物の結晶成長方法である。
【００１９】
この発明の第２の発明は、
（００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
酸化性ガスを含む雰囲気中で少なくとも一種以上の希土類元素を含む原料を用いて上記シリコン基板上に立方晶系または正方晶系の希土類酸化物を（００１）面方位にエピタキシャル成長させる工程と
を有することを特徴とする酸化物の結晶成長方法である。
【００２０】
この発明の第３の発明においては、典型的には、３００℃未満の成長温度、好適には１００℃以下の成長温度で希土類酸化物をエピタキシャル成長させる。
【００２１】
この発明の第３の発明は、
（００１）面方位のシリコン基板を１×１０-6Ｔｏｒｒ以下の圧力の真空中で加熱することによりその表面の酸化シリコン膜を揮発させる工程と、
上記酸化シリコン膜を揮発させた上記シリコン基板上に立方晶系または正方晶系の希土類酸化物を（００１）面方位にエピタキシャル成長させる工程と
を有することを特徴とする酸化物の結晶成長方法である。
【００２２】
この発明の第４の発明は、ビクスバイト構造を有することを特徴とするセリウム酸化物である。
【００２３】
この発明の第５の発明は、ビクスバイト構造を有することを特徴とするプロメチウム酸化物である。
【００２４】
この発明の第６の発明は、
（００１）面方位のシリコン基板と、
上記シリコン基板上に第１の成長温度で成長された第１のＣｅＯ2 膜と、
上記第１のＣｅＯ2 膜上に第１の成長温度より高い第２の成長温度でエピタキシャル成長された第２のＣｅＯ2 膜と
を有することを特徴とする酸化物積層構造である。
【００２５】
この発明の第６の発明において、典型的には、第２のＣｅＯ2 膜は（００１）面方位である。また、第１の成長温度は例えば室温から３００℃程度である。また、シリコン基板と第１のＣｅＯ2 膜との界面にはＳｉＯx 膜が存在する場合もある。
【００２６】
この発明の第７の発明は、
（００１）面方位のシリコン基板と、
上記シリコン基板上のＳｉＯx 膜と、
上記ＳｉＯx 膜上のアモルファスＣｅＯy 膜と、
上記アモルファスＣｅＯy 膜上の上記シリコン基板に対してエピタキシャルに配置した（００１）面方位のＣｅＯ2 膜と
を有することを特徴とする酸化物積層構造である。
【００２７】
この発明の第６および第７の発明において、ＳｉＯx 膜のｘは通常は１≦ｘ≦２であり、アモルファスＣｅＯy 膜のｙは通常は１．５≦ｘ≦２である。
【００２８】
この発明の第６の発明（シリコン基板と第１のＣｅＯ2 膜との界面にＳｉＯx 膜が存在しない場合と存在する場合）および第７の発明による酸化物積層構造を図示すると、それぞれ図１、図２および図３のようになる。
【００２９】
この発明の第８の発明は、
（００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
上記シリコン基板上に立方晶系または正方晶系の希土類酸化物を（００１）面方位にエピタキシャル成長させることによりゲート絶縁膜を形成する工程と
を有することを特徴とする電界効果トランジスタの製造方法である。
【００３０】
この発明の第８の発明においては、典型的には、３００℃未満の成長温度、好適には１００℃以下の成長温度で希土類酸化物をエピタキシャル成長させることによりゲート絶縁膜を形成する。また、シリコン基板を１×１０-6Ｔｏｒｒ以下の圧力の真空中で加熱することによりその表面の酸化シリコン膜を揮発させてその表面をダイマー構造とし、このシリコン基板上に希土類酸化物をエピタキシャル成長させることによりゲート絶縁膜を形成する場合もある。
【００３１】
この発明の第９の発明は、
（００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
酸化性ガスを含む雰囲気中で少なくとも一種以上の希土類元素を含む原料を用いて３００℃未満の成長温度で上記シリコン基板上に立方晶系または正方晶系の希土類酸化物を（００１）面方位にエピタキシャル成長させることによりゲート絶縁膜を形成する工程と
を有することを特徴とする電界効果トランジスタの製造方法である。
【００３２】
この発明の第１０の発明は、
（００１）面方位のシリコン基板を１×１０-6Ｔｏｒｒ以下の圧力の真空中で加熱することによりその表面の酸化シリコン膜を揮発させる工程と、
上記酸化シリコン層を揮発させた上記シリコン基板上に立方晶系または正方晶系の希土類酸化物を（００１）面方位にエピタキシャル成長させることによりゲート絶縁膜を形成する工程と
を有することを特徴とする電界効果トランジスタの製造方法である。
【００３３】
この発明の第１１の発明は、
（００１）面方位のシリコン基板と、
上記シリコン基板上にエピタキシャル成長された立方晶系または正方晶系の（００１）面方位の希土類酸化物からなるゲート絶縁膜と、
上記ゲート絶縁膜上にエピタキシャル成長された強誘電体膜と
を有することを特徴とする電界効果トランジスタである。
【００３４】
この発明の第１２の発明は、
（００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
上記シリコン基板上に立方晶系または正方晶系の希土類酸化物を（００１）面方位にエピタキシャル成長させる工程と、
上記希土類酸化物上に強誘電体膜をエピタキシャル成長させる工程と
を有することを特徴とする強誘電体不揮発性メモリの製造方法である。
【００３５】
この発明の第１３の発明は、
（００１）面方位のシリコン基板と、
上記シリコン基板上にエピタキシャル成長された立方晶系または正方晶系の（００１）面方位の希土類酸化物からなるゲート絶縁膜と、
上記ゲート絶縁膜上にエピタキシャル成長された強誘電体膜とを有する電界効果トランジスタを用いたことを特徴とする強誘電体不揮発性メモリである。
【００３６】
この発明の第１４の発明は、
（００１）面方位のシリコン基板と、
上記シリコン基板の第１の領域の表面にエピタキシャル成長された立方晶系または正方晶系の（００１）面方位の希土類酸化物と、
上記希土類酸化物上にエピタキシャル成長された強誘電体膜を用いたキャパシタと、
上記シリコン基板の第２の領域に形成されたＭＩＳ−ＦＥＴとを有し、
上記キャパシタと上記ＭＩＳ−ＦＥＴのゲート電極とが配線により互いに接続されている
ことを特徴とする強誘電体不揮発性メモリである。
【００３７】
この発明の第１５の発明は、
単結晶絶縁体基板と、
上記単結晶絶縁体基板の第１の領域の表面にエピタキシャル成長された立方晶系または正方晶系の（００１）面方位の希土類酸化物と、
上記希土類酸化物上にエピタキシャル成長された強誘電体膜を用いたキャパシタと、
上記単結晶絶縁体基板の第２の領域の表面にエピタキシャル成長されたシリコン膜に形成されたＭＩＳ−ＦＥＴとを有し、
上記キャパシタと上記ＭＩＳ−ＦＥＴのゲート電極とが配線により互いに接続されている
ことを特徴とする強誘電体不揮発性メモリである。
【００３８】
この発明において、（００１）面方位のシリコン基板には、実質的に（００１）面方位と同等と認められる範囲内で（００１）面からオフしたシリコン基板も含まれる。
【００３９】
この発明において、希土類酸化物は、具体的にはセリウム（Ｃｅ）、イットリウム（Ｙ）等の希土類元素の酸化物であり、これには１種の希土類元素の酸化物のほかに、２種以上の希土類元素の酸化物も含まれる。この希土類酸化物をＲｅＯz （ただし、Ｒｅは希土類元素）と表すと、通常、０＜ｚ≦３である。また、この希土類酸化物は立方晶系または正方晶系であるが、立方晶系または正方晶系と認められる範囲内で多少歪んだものも含まれるものとする。この希土類酸化物は、典型的には、蛍石構造（ＣｅＯ2 構造；フルオライト構造）またはＣ−希土構造（Ｙ2 Ｏ3 構造；ビクスバイト（bixbyite）構造）をとる。
【００４０】
この発明においては、希土類酸化物をより確実に（００１）面方位にエピタキシャル成長させる観点から、好適には、希土類酸化物をエピタキシャル成長させる際に、シリコン基板の表面に酸化性ガスの供給を開始してから少なくとも一種以上の希土類元素を含む原料の供給を行う。この少なくとも一種以上の希土類元素を含む原料は少なくとも一種以上の希土類元素からなるものであっても、例えば希土類酸化物からなるものであってもよい。ここで、希土類元素は金属元素である。
【００４１】
この発明においては、希土類酸化物をエピタキシャル成長させた後、１×１０-6Ｔｏｒｒ以下の圧力の真空中において希土類酸化物の成長温度以上の温度で熱処理を行う工程をさらに有する場合もある。この真空中熱処理により、希土類酸化物から一部の酸素が引き抜かれる。ここで、特に、希土類酸化物がＣｅＯz である場合、このＣｅＯz をエピタキシャル成長させた後、１×１０-6Ｔｏｒｒ以下の圧力の真空中においてＣｅＯz の成長温度以上の温度で熱処理を行い、ＣｅＯz から一部のＯを引き抜くことにより、酸素欠陥型蛍石構造またはＣ−希土構造（ビクスバイト構造）をとるＣｅＯz-d を生成することができる。ここで、ＣｅＯz-d におけるｚ−ｄは通常、１．５≦ｚ−ｄ＜２であり、典型的には例えば１．５≦ｚ−ｄ≦１．８である。希土類酸化物がＰｍＯz である場合も同様にしてビクスバイト構造をとるＣｅＯz-d を生成することができる。また、希土類酸化物をエピタキシャル成長させた後、上記希土類酸化物の成長温度より高い成長温度で上記希土類酸化物上に希土類酸化物をホモエピタキシャル成長させる工程をさらに有する場合もある。さらに、希土類酸化物をエピタキシャル成長させた後、希土類酸化物上に機能性酸化物をエピタキシャル成長させる工程をさらに有する場合もある。
【００４２】
この発明においては、成長条件等によっては、希土類酸化物の成長後に、シリコン基板と希土類酸化物との界面に厚さ５ｎｍ以下の酸化シリコン膜または欠陥層が形成されることもある。
【００４３】
この発明において、機能性酸化物は、典型的には、ペロブスカイト構造または層状ペロブスカイト構造である。このような機能性酸化物は、基本的にはどのようなものであってもよいが、具体的には、強誘電体、超伝導体、焦電体、圧電体などである。
【００４４】
上述のように構成されたこの発明によれば、（００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とし、さらに、好適には、希土類酸化物をエピタキシャル成長させる際に、シリコン基板の表面に酸化性ガスの供給を開始してから少なくとも一種以上の希土類元素を含む原料の供給を行うことにより、（００１）面方位のシリコン基板上に希土類酸化物を（００１）面方位に良好にエピタキシャル成長させることができる。
【００４５】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００４６】
まず、以下の実施形態においてＣｅＯ2 の成長に用いるＭＢＥ装置について説明する。このＭＢＥ装置は、通常の半導体成長用に設計されたＭＢＥ装置でも不可能ではないが、酸化性ガス、好ましくは酸素ガスを成長室に導入することができるようにノズル、配管等が設置されており、また、耐酸化性の部材で成長室、ヒータ、セル等が構成されている必要がある。また、基板表面の状態をモニタリングすることができるよう、基板表面に対して数度以内の角度で高速電子線を入射させることができ、また、その電子線回折像を観測することができるよう、蛍光体を塗布したスクリーンが配備されている（ＲＨＥＥＤシステム）。基板のサセプターはシリコンカーバイド（ＳｉＣ）からなり、裏面よりＳｉＣヒータで加熱されるようになっている。ソース原料の供給のため、分子線発生用の３基のクヌーセンセル、電子ビーム蒸着用の２基の電子ビーム（ＥＢ）ガンが設置されている。酸化性ガスは、マスフローコントローラにて流量制御された後、基板付近までノズルで供給され、基板に吹き付けられるようになっている。
【００４７】
まず、この発明の第１の実施形態による酸化物の結晶成長方法について説明する。
【００４８】
この第１の実施形態においては、まず、図５Ａに示すように、（１００）面方位のＳｉ基板１を用意する。
【００４９】
次に、この（１００）Ｓｉ基板１の表面処理を行う。この表面処理は、石坂、白木等によって提案された先に述べた手法またはこれに準ずる手法により、表面に揮発性の高いＳｉＯ2 膜を形成し、熱処理により表面を出すことにより行う。具体的には、Ｓｉ基板１をＲＣＡ洗浄し、これに対し、１２０〜１３０℃に煮沸した濃硝酸中での１０分間の処理（基板表面のエッチングとＳｉＯ2 膜の形成）と２．５％希フッ酸による１０〜１５秒程度の処理（ＳｉＯ2 膜の除去）とを３〜４回繰り返し行うことにより平坦面を形成する。次に、それを９０℃に加熱したアンモニア過水（ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１：３）中に入れてＳｉ基板１の表面に薄いＳｉＯ2 膜を形成し（１０分間）、２．５％希フッ酸で１０〜１５秒程度処理（ＳｉＯ2 膜の除去）する。それを、再び９０℃に加熱したアンモニア過水（ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１．２５：３）中に入れて薄いＳｉＯ2 膜を形成し（１０分間）、さらに抵抗率１８ＭΩｃｍ以上の超純水にてリンス後、窒素ガスで基板表面の水滴を除去してＭＢＥ装置の成長室に投入する。そして、この成長室において、真空中、６００℃で１時間脱ガスした後、１０００℃まで昇温して数秒保持し、Ｓｉ基板１の表面からＳｉＯを揮発させる（Ｓｉ＋ＳｉＯ2 →２ＳｉＯ↑）。この過程で、８５０℃前後まで昇温した時点で２×１、１×２再構成表面が得られる（図５Ｂ）。このようにして２×１、１×２表面再構成によるダイマー構造が形成されたＳｉ基板１を成長温度まで冷却してＣｅＯ2 成長用基板とする。なお、本発明者の実験では、ヒータおよびサセプターにＳｉＣを用いていることもあり、通常コンタミネーションであるとされるＳｉＣと思われる島状の構造を完全に除去するには至らなかった。
【００５０】
次に、図５Ｃに示すように、２×１、１×２の表面再構成によるダイマー構造が表面に形成されたＳｉ基板１上に、１００℃程度以下の低温の基板温度において、セリウム金属および酸素を原料に用い、それらを適切なレート（図１参照）で供給して、（００１）面方位のＣｅＯ2 膜２をエピタキシャル成長させる。具体的には、例えば、基板温度を２７℃とし、ＥＢガン電流１５０ｍＡ、酸素流量０．０５ｓｃｃｍにて、セリウム金属および酸素を成長室内に供給する。このとき重要なことは、まずＳｉ基板１の表面への酸素の供給を開始してから、セリウム金属の供給を行うことである。このようにして成長を行うと、ＣｅＯ2 （００１）が、エピタキシャルに成長していることがＲＨＥＥＤスクリーン上で確認される。図６および図７に、（００１）ＣｅＯ2 膜の〈１００〉入射による電子線回折位置のシミュレーションパターンおよび実際に得られたＲＨＥＥＤパターンをそれぞれ示す。また、図８および図９に、（００１）ＣｅＯ2 膜の〈１１０〉入射による電子線回折位置のシミュレーションパターンおよび実際に得られたＲＨＥＥＤパターンを示す。上記の条件でＣｅＯ2 膜２を５ｎｍ程度以上の膜厚に厚く成長させると、膜厚の増加に連れて配向性が悪化する傾向を示した。このようにして得られるＣｅＯ2 （００１）／Ｓｉ（００１）構造の透過型電子顕微鏡による断面格子像（〈１１０〉入射）の一例を図１０に示す。図１０より、Ｓｉ基板１とＣｅＯ2 膜２との界面に２ｎｍ程度の膜厚の欠陥層（ＳｉＯx 膜と考えられる）が存在しているものの、ＣｅＯ2 膜２の格子縞がＳｉ基板１のそれに揃っていることから、ＣｅＯ2 膜２はエピタキシャルに成長していることがわかる。
【００５１】
以上のように、この第１の実施形態によれば、（００１）Ｓｉ基板１の表面を２×１、１×２表面再構成によるダイマー構造とした後、成長室にセリウム金属および酸素を適切なレートで供給し、この際酸素の供給を先行させ、１００℃程度以下の低温の基板温度で成長を行っていることにより、ＣｅＯ2 膜２を（００１）面方位に良好にエピタキシャル成長させることができる。
【００５２】
次に、この発明の第２の実施形態による酸化物の結晶成長方法について説明する。
【００５３】
この第２の実施形態においては、まず、図１１Ａに示すように、第１の実施形態と同様にして、２×１、１×２の表面再構成によるダイマー構造が表面に形成された（００１）Ｓｉ基板１上に（００１）ＣｅＯ2 膜２をエピタキシャル成長させる。ＣｅＯ2 膜２の膜厚は例えば５ｎｍとする。
【００５４】
次に、このＣｅＯ2 膜２をＭＢＥ装置の成長室において、真空中（例えば、１０-9Ｔｏｒｒ台）で熱処理する。この真空中熱処理によるＲＨＥＥＤパターンの変化を図１２〜図１７に示す。ここで、図１２〜図１４は〈１００〉入射の場合で、図１２は成長直後の室温におけるＲＨＥＥＤパターン、図１３は熱処理温度が３００℃のときのＲＨＥＥＤパターン、図１４は熱処理温度が６００℃のときのＲＨＥＥＤパターンである。また、図１５〜図１７は〈１１０〉入射の場合で、図１５は成長直後の室温におけるＲＨＥＥＤパターン、図１６は熱処理温度が３００℃のときのＲＨＥＥＤパターン、図１７は熱処理温度が６００℃のときのＲＨＥＥＤパターンである。図１２〜図１７より、３００℃程度の真空中熱処理により一旦平坦化し、５００℃程度以上の温度の真空中熱処理により超格子スポットが現れているのがわかる。９００℃まで昇温した後に室温まで冷却することにより、図１１Ｂに示すように、ビクスバイト相の（００１）ＣｅＯ2-x 膜３が得られる。この試料の〈１００〉入射によるＲＨＥＥＤパターンを図１９に、ビクスバイト相のＣｅＯ2-x （００１）膜の〈１００〉入射による電子線回折位置のシミュレーションパターンを図１８に示す。また、同じ試料の〈１１０〉入射によるＲＨＥＥＤパターンを図２１に、ビクスバイト相のＣｅＯ2-x （００１）膜の〈１１０〉入射による電子線回折位置のシミュレーションパターンを図２０に示す。消滅則に対する考察から、空間群はＩａ３（２０６）と決定される（図１８および図２０）。これはＹ2 Ｏ3 と同形の酸素欠陥相ＣｅＯ2-X であると考えられる（(51)ＪＣＰＤＳ：２３−１０４８，４４−１０８６）。このビクスバイト相は、酸素量に関しては不定比性があると考えられ、高真空中でのみ安定な新規物質であり、１０-7Ｔｏｒｒ以上の酸素圧下では超格子パターンが消失する傾向を示した。
【００５５】
以上のように、この第２の実施形態によれば、第１の実施形態と同様にして、２×１、１×２の表面再構成によるダイマー構造が表面に形成された（００１）Ｓｉ基板１上に（００１）ＣｅＯ2 膜２をエピタキシャル成長させた後、真空中熱処理を行うことにより、ビクスバイト相の（００１）ＣｅＯ2-x 膜３を得ることができる。
【００５６】
次に、この発明の第３の実施形態による酸化物の結晶成長方法について説明する。
【００５７】
この第３の実施形態においては、まず、図２２Ａに示すように、第２の実施形態と同様にして、（００１）Ｓｉ基板１上にビクスバイト相の（００１）ＣｅＯ2-x 膜３を形成する。ここで、このＣｅＯ2-x 膜３はＣｅ2 Ｏ3 という定比でなくてもよい。
【００５８】
次に、図２２Ｂに示すように、ＣｅＯ2-x 膜３上にＣｅＯ2 膜４を（００１）面方位にホモエピタキシャル成長させる。このＣｅＯ2 膜４の成長は、具体的には、例えば、基板温度７００℃にて、ＥＢガン電流１５０ｍＡ、酸素流量０．２５ｓｃｃｍの条件で行う。また、このＣｅＯ2 膜４の膜厚は例えば４５ｎｍとする。このようにしてホモエピタキシャル成長したＣｅＯ2 膜４のＲＨＥＥＤパターンを図２３および図２４に示す。ここで、図２３は〈１００〉入射の場合、図２４は〈１１０〉入射の場合である。第１の実施形態における条件ではＣｅＯ2 膜を５ｎｍ程度以上の膜厚に厚く成長させることは難しかったが、この第３の実施形態のようにホモエピタキシャル成長させることにより、７００℃という高い基板温度でＣｅＯ2 膜４を厚く成長させることができる。このとき、ホモエピタキシャル成長の下地層は、１０-7Ｔｏｒｒ以上の酸素圧下で超格子パターンの認められない相でもよいが、表面を極力平坦化し、ＣｅＯ2 ／Ｓｉ界面への酸素拡散を緩和するためには、第２の実施形態において説明したようなビクスバイト相のＣｅＯ2-x 膜３を生成する工程を経るのが好ましいと考えられる。
【００５９】
第１の実施形態によるエピタキシャルＣｅＯ2 膜２は、膜厚が薄いため、Ｘ線による解析が困難であったが、このホモエピタキシャルＣｅＯ2 膜４では、膜厚が十分に厚いため、Ｘ線による解析が可能になった。図２５に、室温で成長されたＣｅＯ2-x 膜上に基板温度７００℃で（００１）ＣｅＯ2 膜をホモエピタキシャル成長させたＣｅＯ2 （００１）／Ｓｉ（００１）のθ／２θスキャンによるＸ線回折図形の測定結果を示す。ただし、この測定に使用されたディフラクトメータは、θ／２θ以外に、あおりαおよび面内回転βの自由度を有しており、軸立て、φスキャン等の測定が可能である。また、Ｘ線源はＣｕＫα線である。
【００６０】
図２５に示すＸ線回折図形においては、良好な格子整合性を反映して、ＣｅＯ2 （００２）に極めて近接するＳｉ基板１からの回折ピークが重畳する。ここでは、この回折ピークを便宜上Ｓｉ（００２）と表記する。これはダイヤモンド構造をとるＳｉ結晶（空間群：Ｆｄ３ｍ）では禁制反射である。この回折ピークの解釈については諸説あるが、特異な面内回転角依存性から、少なくとも主成分は例えば（１１１）、（−１−１１）等の組み合わせによる二重回折であると考えられている（(52)まてりあ第３７巻第５号、ｐ．４２１（１９９８））。このため、通常行われるように、Ｓｉ（００４）ピークで軸立てを行っても、Ｓｉ（００２）の強度には再現性がないのが普通である。一方、面内回転角依存性で、バックグラウンド成分も認められることから、結晶不完全性や、結晶として不完全である表面、界面等に起因して対称性が低下し、回折ピークとして観測される成分も存在している可能性がある。ここでは、このＳｉ（００２）ピークが出現する面内回転角に試料をセットした後、Ｓｉ（００４）の対称反射が最大強度をとるように軸立てを行い、結晶評価を行った。
【００６１】
図２５に示すＸ線回折図形のデータは、酸化性ガス導入ノズルが基板直近にあることから、ＣｅＯ2 膜の成長時の酸素供給濃度に若干の分布があるため、試料のノズル先端付近の１０ｍｍ角の領域を評価したものである。この領域では、ＣｅＯ2 （１１１）、（２２０）等の回折はほとんど認められず、単相のＣｅＯ2 （００１）が形成されているのがわかる。図２５のＳｉ（００２）、ＣｅＯ2 （００２）ピーク付近を拡大したのが図２６である。図２６においては、ピークの重畳は避け難いが、ＣｅＯ2 （００２）ピークが明瞭に認められる。格子定数はバルク値（〜５．４１１Å）よりもやや小さく、〜５．３９２Å程度である。
【００６２】
図２５および図２６の試料のＣｅＯ2 ｛２０４｝および基板Ｓｉ｛２０２｝ピークのφスキャンデータを図２７に示す。図２７より、ＣｅＯ2 ｛２０４｝、基板Ｓｉ｛２０２｝の面内回転位相が揃っており、マクロな領域でＣｅＯ2 およびＳｉの結晶軸がキューブオンキューブ（cube on cube) に重なっていることを確認することができ、この結果からも、ＣｅＯ2 膜４のエピタキシャル成長が確認される。
【００６３】
図２８に、（００１）Ｓｉ基板１上に室温でＣｅＯ2-x 膜３を成長させた後、このＣｅＯ2-x 膜３上にＣｅＯ2 膜４を（００１）面方位に７００℃で厚くホモエピタキシャル成長させた試料の透過型電子顕微鏡による断面格子像の一例を示す。ただし、図２８中ではＣｅＯ2-x 膜３をＣｅＯx と表記している。また、このＣｅＯx はアモルファスであるので、ａ−ＣｅＯx と表記している。図２８より、Ｓｉ基板１とＣｅＯ2 膜４との界面に厚さ２．５ｎｍのａ−ＳｉＯx が存在しているものの、ＣｅＯ2 膜４の格子縞がＳｉ基板１のそれに揃っていることから、ＣｅＯ2 膜４はエピタキシャルに成長していることがわかる。
【００６４】
以上のように、この第３の実施形態によれば、第２の実施形態と同様にして、（００１）Ｓｉ基板１上にビクスバイト相の（００１）ＣｅＯ2-x 膜３を形成した後、このＣｅＯ2-x 膜３上にＣｅＯ2 膜４を（００１）面方位にホモエピタキシャル成長させていることにより、十分な厚さのエピタキシャル（００１）ＣｅＯ2 膜４を得ることができる。
【００６５】
次に、この発明の第４の実施形態による強誘電体不揮発性メモリの製造方法について説明する。この強誘電体不揮発性メモリは、ＣｅＯ2 （００１）／Ｓｉ（００１）エピタキシャル構造を用いた、ＭＩＳ−ＦＥＴおよび強誘電体キャパシタゲート（ＦＣＧ）による強誘電体不揮発性メモリである。この強誘電体不揮発性メモリの完成状態を図２９に示す。
【００６６】
この第４の実施形態においては、まず、第１の実施形態と同様にして、（００１）Ｓｉ基板１１のキャパシタ形成領域にエピタキシャル（００１）ＣｅＯ2 膜１２を選択的に形成する。このＣｅＯ2 膜１２を形成するには、Ｓｉ基板１１の表面を成長マスク（図示せず）で選択的に覆ってＣｅＯ2 膜１２を選択的にエピタキシャル成長させてもよいし、Ｓｉ基板１１の全面にＣｅＯ2 膜１２をエピタキシャル成長させた後、このＣｅＯ2 膜１２をイオンミリング等でパターニングしてもよい。
【００６７】
（００１）ＣｅＯ2 ／（００１）Ｓｉ構造の形成以外のプロセスとしては、基本的に従来の半導体プロセスを用いることができる。すなわち、例えば、まず、ＬＯＣＯＳ（Local Oxidation of Silicon) 法によりＳｉ基板１１の表面を選択的に熱酸化してＳｉＯ2 膜からなるフィールド絶縁膜１３を形成する。次に、このフィールド絶縁膜１３に囲まれた活性領域の表面に熱酸化法によりＳｉＯ2 膜からなるゲート絶縁膜１４を形成する。次に、ＣＶＤ（Chemical Vapor Deposition)法などにより全面に多結晶Ｓｉ膜を形成し、この多結晶Ｓｉ膜に不純物をドープして低抵抗化した後、この多結晶Ｓｉ膜をエッチングしてパターニングすることによりゲート電極１５を形成する。次に、このゲート電極１５をマスクとしてＳｉ基板１中に不純物をイオン注入し、必要に応じてさらに不純物の電気的活性化のための熱処理を行うことにより、ソース領域１６およびドレイン領域１７をゲート電極１５に対して自己整合的に形成する。この不純物としては、ｎチャネルＭＩＳ−ＦＥＴを形成する場合にはｎ型不純物、例えばヒ素（Ａｓ）を用い、ｐチャネルＭＩＳ−ＦＥＴを形成する場合にはｐ型不純物、例えばホウ素（Ｂ）を用いる。
【００６８】
次に、（００１）ＣｅＯ2 膜１２上に、例えば（００１）ＳｒＲｕＯ3 のような導電性酸化物からなる下部電極１８、例えば（００１）ＰＺＴからなる強誘電体膜１９および例えば（００１）ＳｒＲｕＯ3 のような導電性酸化物からなる上部電極２０を順次形成し、強誘電体キャパシタを形成する。ここで、下部電極１８は、後に配線を接続することができるように、強誘電体膜１９および上部電極２０よりも大きめに形成する。これらの導電性酸化物や強誘電体膜は、スパッタリング法、ＣＶＤ法等によりエピタキシャル成長させることができる。この際には、成長マスクを用いて選択的に成長を行ってもよいし、全面に成長を行った後にＳｉＯ2 膜などからなるマスクを用いてイオンミリング等で加工するようにしてもよい。
【００６９】
次に、例えばＣＶＤ法により全面にＳｉＯ2 膜のような層間絶縁膜２１を成膜した後、この層間絶縁膜２１のうちゲート電極１５上の所定部分、上部電極２０上の所定部分および下部電極１８上の所定部分をエッチング除去することによりコンタクトホール２２、２３、２４を形成する。次に、例えば真空蒸着法、スパッタリング法等により全面に例えばアルミニウム（Ａｌ）膜を形成した後、このＡｌ膜をエッチングによりパターニングして、ゲート電極１５と上部電極２０とを接続する局所配線２５および下部電極１８に接続された局所配線２６を形成する。
【００７０】
以上の工程により、図２９に示すように、ＭＩＳ−ＦＥＴのゲート電極１５に強誘電体キャパシタが接続されたＭＦＭＩＳ構造の強誘電体不揮発性メモリが製造される。
【００７１】
この第４の実施形態による強誘電体不揮発性メモリによれば、上述したＭＦＳ（ＭＦＭＩＳ）構造の強誘電体不揮発性メモリとして多くの利点を有しているのみならず、信頼性の高いＳｉＯ2 膜をゲート絶縁膜として用いることが可能であること、強誘電体キャパシタをＭＩＳ−ＦＥＴと分離して形成しているため、ゲート／キャパシタ面積比の設計自由度が大きく、強誘電体キャパシタを相対的に小さく構成することで、低電圧でも十分な強誘電体の分極が得られること、そして何よりも強誘電体膜１９をエピタキシャル単結晶薄膜として形成することができるため、良好な角型性が期待され、ＭＦＳ構造の強誘電体不揮発性メモリの最大の課題であるリテンション、ディスターブ等に対して極めて有利であることが最大の特徴である。また、ＣｅＯ2 （００１）／Ｓｉ（００１）界面は、熱酸化プロセス等でＳｉＯx 膜が形成される等、劣化の可能性があるが、本構造では、（００１）ＣｅＯ2 上に例えばＳｒＲｕＯ3 等の導電性酸化物がエピタキシャル成長しさえすれば、界面劣化が起きてもデバイス動作上問題はなく、プロセス的にも従来のＭＦＩＳ構造の強誘電体不揮発性メモリに比べて有利である。
【００７６】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００７７】
例えば、上述の第１の実施形態においては、（００１）ＣｅＯ2 膜２の成長時には、石坂、白木等により提案された手法でＳｉ基板１の表面を処理しているが、必ずしもそのようにする必要はなく、他の方法で処理してもよい。
【００７８】
【発明の効果】
以上説明したように、この発明によれば、酸化セリウムなどの希土類酸化物を（００１）面方位のシリコン基板上に（００１）面方位でエピタキシャル成長させ、エピタキシャルな希土類酸化物（００１）／シリコン（００１）構造を実現することができる。そして、このエピタキシャル（００１）希土類酸化物を用いて電界効果トランジスタのゲート絶縁膜や、強誘電体不揮発性メモリにおける強誘電体膜の下地層を形成することにより、良好な特性の電界効果トランジスタや強誘電体不揮発性メモリを得ることができる。
【図面の簡単な説明】
【図１】（００１）Ｓｉ基板上にＣｅＯ2 を成長させる場合における得られる面方位と成長条件との関係を説明するための略線図である。
【図２】（００１）Ｓｉ基板に形成されたエピタキシャル構造の一例を示す略線図である。
【図３】（００１）Ｓｉ基板に形成されたエピタキシャル構造の一例を示す略線図である。
【図４】（００１）Ｓｉ基板に形成されたエピタキシャル構造の一例を示す略線図である。
【図５】この発明の第１の実施形態による酸化物の結晶成長方法を説明するための断面図である。
【図６】この発明の第１の実施形態において成長された（００１）ＣｅＯ2 膜の〈１００〉入射による電子線回折位置のシミュレーションパターンを示す略線図である。
【図７】この発明の第１の実施形態において成長された（００１）ＣｅＯ2 膜の〈１００〉入射により実際に得られたＲＨＥＥＤパターンを示す図である。
【図８】この発明の第１の実施形態において成長された（００１）ＣｅＯ2 膜の〈１１０〉入射による電子線回折位置のシミュレーションパターンを示す略線図である。
【図９】この発明の第１の実施形態において成長された（００１）ＣｅＯ2 膜の〈１１０〉入射により得られたＲＨＥＥＤパターンを示す図である。
【図１０】この発明の第１の実施形態により得られた試料の透過型電子顕微鏡による断面格子像を示す。
【図１１】この発明の第２の実施形態による酸化物の結晶成長方法を説明するための断面図である。
【図１２】この発明の第２の実施形態における（００１）ＣｅＯ2 膜の成長直後のＲＨＥＥＤパターンを示す略線図である。
【図１３】この発明の第２の実施形態において（００１）ＣｅＯ2 膜の成長後に３００℃で真空中熱処理を行った後の〈１００〉入射により得られたＲＨＥＥＤパターンを示す略線図である。
【図１４】この発明の第２の実施形態において（００１）ＣｅＯ2 膜の成長後に６００℃で真空中熱処理を行った後の〈１００〉入射により得られたＲＨＥＥＤパターンを示す略線図である。
【図１５】この発明の第２の実施形態における（００１）ＣｅＯ2 膜の成長直後の〈１１０〉入射により得られたＲＨＥＥＤパターンを示す略線図である。
【図１６】この発明の第２の実施形態において（００１）ＣｅＯ2 膜の成長後に３００℃で真空中熱処理を行った後の〈１１０〉入射により得られたＲＨＥＥＤパターンを示す略線図である。
【図１７】この発明の第２の実施形態において（００１）ＣｅＯ2 膜の成長後に６００℃で真空中熱処理を行った後の〈１１０〉入射により得られたＲＨＥＥＤパターンを示す略線図である。
【図１８】この発明の第２の実施形態において真空中熱処理を行った後に得られる（００１）ＣｅＯ2-x 膜の〈１００〉入射による電子線回折位置のシミュレーションパターンを示す略線図である。
【図１９】この発明の第２の実施形態において真空中熱処理を行った後に得られる（００１）ＣｅＯ2-x 膜の〈１００〉入射により得られたＲＨＥＥＤパターンを示す図である。
【図２０】この発明の第２の実施形態において真空中熱処理を行った後に得られる（００１）ＣｅＯ2-x 膜の〈１１０〉入射による電子線回折位置のシミュレーションパターンを示す略線図である。
【図２１】この発明の第２の実施形態において真空中熱処理を行った後に得られる（００１）ＣｅＯ2-x 膜の〈１１０〉入射により得られたＲＨＥＥＤパターンを示す図である。
【図２２】この発明の第３の実施形態による酸化物の結晶成長方法を説明するための断面図である。
【図２３】この発明の第３の実施形態においてホモエピタキシャル成長された（００１）ＣｅＯ2 膜の〈１００〉入射により得られたＲＨＥＥＤパターンを示す図である。
【図２４】この発明の第３の実施形態においてホモエピタキシャル成長された（００１）ＣｅＯ2 膜の〈１１０〉入射により得られたＲＨＥＥＤパターンを示す図である。
【図２５】この発明の第３の実施形態においてホモエピタキシャル成長された（００１）ＣｅＯ2 膜のＸ線回折図形を示す略線図である。
【図２６】図２５に示すＸ線回折図形の一部を拡大して示す略線図である。
【図２７】この発明の第３の実施形態において（００１）ＣｅＯ2 膜がホモエピタキシャル成長された試料のＣｅＯ2 ｛２０４｝および基板Ｓｉ｛２０２｝ピークのφスキャンデータを示す略線図である。
【図２８】この発明の第３の実施形態により得られた試料の透過型電子顕微鏡による断面格子像を示す。
【図２９】この発明の第４の実施形態による強誘電体不揮発性メモリの製造方法を説明するための断面図である。
【符号の説明】
１、１１・・・Ｓｉ基板、２、４、１２・・・ＣｅＯ2 膜、３・・・ＣｅＯ2-x 膜、１４、５４・・・ゲート絶縁膜、１５、５５・・・ゲート電極、１８、５８・・・下部電極、１９、５９・・・強誘電体膜、２０、６０・・・上部電極
Claims (14)
- （００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
上記シリコン基板上に酸化セリウムを（００１）面方位にエピタキシャル成長させる工程とを有し、
上記酸化セリウムをエピタキシャル成長させる際に、上記シリコン基板の表面に酸化性ガスの供給を開始してからセリウムを含む原料の供給を行うようにした酸化物の結晶成長方法。 - 上記セリウムを含む原料はセリウムからなる請求項１記載の酸化物の結晶成長方法。
- 上記セリウムを含む原料は酸化セリウムからなる請求項１記載の酸化物の結晶成長方法。
- （００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
上記シリコン基板上に酸化セリウムを（００１）面方位にエピタキシャル成長させる工程と、
上記酸化セリウムをエピタキシャル成長させた後、１×１０-6Ｔｏｒｒ以下の圧力の真空中において上記酸化セリウムの成長温度以上の温度で熱処理を行う工程とを有し、
上記酸化セリウムをエピタキシャル成長させる際に、上記シリコン基板の表面に酸化性ガスの供給を開始してからセリウムを含む原料の供給を行うようにした酸化物の結晶成長方法。 - （００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
上記シリコン基板上に酸化セリウムを（００１）面方位にエピタキシャル成長させる工程と、
上記酸化セリウムをエピタキシャル成長させた後、上記酸化セリウムの成長温度より高い成長温度で上記酸化セリウム上に酸化セリウムをホモエピタキシャル成長させる工程とを有し、
上記酸化セリウムをエピタキシャル成長させる際に、上記シリコン基板の表面に酸化性ガスの供給を開始してからセリウムを含む原料の供給を行うようにした酸化物の結晶成長方法。 - 上記酸化セリウムをエピタキシャル成長させた後、上記酸化セリウム上に酸化物からなる強誘電体、超伝導体、焦電体または圧電体をエピタキシャル成長させる工程をさらに有する請求項１〜４のいずれか一項記載の酸化物の結晶成長方法。
- 上記シリコン基板と上記酸化セリウムとの界面に厚さ５ｎｍ以下の酸化シリコン膜または欠陥層が形成された請求項１〜６のいずれか一項記載の酸化物の結晶成長方法。
- 上記酸化物からなる強誘電体、超伝導体、焦電体または圧電体はペロブスカイト構造または層状ペロブスカイト構造である請求項６記載の酸化物の結晶成長方法。
- （００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
上記シリコン基板上に酸化セリウムを（００１）面方位にエピタキシャル成長させることによりゲート絶縁膜を形成する工程とを有し、
上記酸化セリウムをエピタキシャル成長させる際に、上記シリコン基板の表面に酸化性ガスの供給を開始してからセリウムを含む原料の供給を行うようにした電界効果トランジスタの製造方法。 - （００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
上記シリコン基板上に酸化セリウムを（００１）面方位にエピタキシャル成長させることによりゲート絶縁膜を形成する工程と、
上記酸化セリウムをエピタキシャル成長させた後、１×１０ -6 Ｔｏｒｒ以下の圧力の真空中において上記酸化セリウムの成長温度以上の温度で熱処理を行う工程とを有し、
上記酸化セリウムをエピタキシャル成長させる際に、上記シリコン基板の表面に酸化性ガスの供給を開始してからセリウムを含む原料の供給を行うようにした電界効果トランジスタの製造方法。 - （００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
上記シリコン基板上に酸化セリウムを（００１）面方位にエピタキシャル成長させることによりゲート絶縁膜を形成する工程と、
上記酸化セリウムをエピタキシャル成長させた後、上記酸化セリウムの成長温度より高い成長温度で上記酸化セリウム上に酸化セリウムをホモエピタキシャル成長させる工程とを有し、
上記酸化セリウムをエピタキシャル成長させる際に、上記シリコン基板の表面に酸化性ガスの供給を開始してからセリウムを含む原料の供給を行うようにした電界効果トランジスタの製造方法。 - （００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
上記シリコン基板上に酸化セリウムを（００１）面方位にエピタキシャル成長させる工程と、
上記酸化セリウム上に強誘電体膜をエピタキシャル成長させる工程とを有し、
上記酸化セリウムをエピタキシャル成長させる際に、上記シリコン基板の表面に酸化性ガスの供給を開始してからセリウムを含む原料の供給を行うようにした強誘電体不揮発性メモリの製造方法。 - （００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
上記シリコン基板上に酸化セリウムを（００１）面方位にエピタキシャル成長させる工程と、
上記酸化セリウムをエピタキシャル成長させた後、１×１０ -6 Ｔｏｒｒ以下の圧力の真空中において上記酸化セリウムの成長温度以上の温度で熱処理を行う工程と、
上記酸化セリウム上に強誘電体膜をエピタキシャル成長させる工程とを有し、
上記酸化セリウムをエピタキシャル成長させる際に、上記シリコン基板の表面に酸化性ガスの供給を開始してからセリウムを含む原料の供給を行うようにした強誘電体不揮発性メモリの製造方法。 - （００１）面方位のシリコン基板の表面を２×１、１×２の表面再構成によるダイマー構造とする工程と、
上記シリコン基板上に酸化セリウムを（００１）面方位にエピタキシャル成長させる工程と、
上記酸化セリウムをエピタキシャル成長させた後、上記酸化セリウムの成長温度より高い成長温度で上記酸化セリウム上に酸化セリウムをホモエピタキシャル成長させる工程と、
上記酸化セリウム上に強誘電体膜をエピタキシャル成長させる工程とを有し、
上記酸化セリウムをエピタキシャル成長させる際に、上記シリコン基板の表面に酸化性ガスの供給を開始してからセリウムを含む原料の供給を行うようにした強誘電体不揮発性メモリの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000027362A JP4239343B2 (ja) | 1999-03-26 | 2000-01-31 | 酸化物の結晶成長方法、電界効果トランジスタの製造方法および強誘電体不揮発性メモリの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-84919 | 1999-03-26 | ||
| JP8491999 | 1999-03-26 | ||
| JP2000027362A JP4239343B2 (ja) | 1999-03-26 | 2000-01-31 | 酸化物の結晶成長方法、電界効果トランジスタの製造方法および強誘電体不揮発性メモリの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000344599A JP2000344599A (ja) | 2000-12-12 |
| JP2000344599A5 JP2000344599A5 (ja) | 2006-02-16 |
| JP4239343B2 true JP4239343B2 (ja) | 2009-03-18 |
Family
ID=26425882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000027362A Expired - Fee Related JP4239343B2 (ja) | 1999-03-26 | 2000-01-31 | 酸化物の結晶成長方法、電界効果トランジスタの製造方法および強誘電体不揮発性メモリの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4239343B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8099635B2 (en) | 2007-03-21 | 2012-01-17 | Arm Limited | Techniques for generating a trace stream for a data processing apparatus |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6569240B1 (en) | 1999-03-17 | 2003-05-27 | Matsushita Electric Industrial Co., Ltd. | Dielectric film and method for forming the same |
| JP5029539B2 (ja) * | 2007-09-04 | 2012-09-19 | 三菱マテリアル株式会社 | 多結晶シリコンの洗浄方法及び多結晶シリコンの製造方法 |
| JP5262068B2 (ja) * | 2007-11-01 | 2013-08-14 | 富士ゼロックス株式会社 | 画像形成装置 |
| JP2009224403A (ja) * | 2008-03-13 | 2009-10-01 | Toshiba Corp | 情報記録素子及びそれを備えた情報記録再生装置 |
| JP2010212391A (ja) * | 2009-03-10 | 2010-09-24 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
-
2000
- 2000-01-31 JP JP2000027362A patent/JP4239343B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8099635B2 (en) | 2007-03-21 | 2012-01-17 | Arm Limited | Techniques for generating a trace stream for a data processing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000344599A (ja) | 2000-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6610548B1 (en) | Crystal growth method of oxide, cerium oxide, promethium oxide, multi-layered structure of oxides, manufacturing method of field effect transistor, manufacturing method of ferroelectric non-volatile memory and ferroelectric non-volatile memory | |
| US5753934A (en) | Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film | |
| US5828080A (en) | Oxide thin film, electronic device substrate and electronic device | |
| US6387712B1 (en) | Process for preparing ferroelectric thin films | |
| JP3472087B2 (ja) | 膜構造体、電子デバイス、記録媒体および酸化物導電性薄膜の製造方法 | |
| JP3310881B2 (ja) | 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法 | |
| US7368172B2 (en) | Membrane multi-layer structure, and actuator element, capacitive element and filter element using the same | |
| JP3363301B2 (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
| US6307225B1 (en) | Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device | |
| JP4401300B2 (ja) | （００１）配向したペロブスカイト膜の形成方法、およびかかるペロブスカイト膜を有する装置 | |
| JP4239343B2 (ja) | 酸化物の結晶成長方法、電界効果トランジスタの製造方法および強誘電体不揮発性メモリの製造方法 | |
| JP3095944B2 (ja) | 酸化物結晶薄膜の製造方法及び薄膜素子 | |
| US6749686B2 (en) | Crystal growth method of an oxide and multi-layered structure of oxides | |
| JP3994468B2 (ja) | 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ | |
| JP4142128B2 (ja) | 積層薄膜およびその製造方法 | |
| JPH08109099A (ja) | 酸化物薄膜、電子デバイス用基板および酸化物薄膜の形成方法 | |
| JP3470068B2 (ja) | 誘電体膜の形成方法 | |
| JPH10182292A (ja) | 酸化物積層構造およびその製造方法 | |
| JPH11103024A (ja) | 強誘電体素子および半導体装置 | |
| JP3229911B2 (ja) | 強誘電体記憶素子 | |
| JP2004006960A (ja) | 誘電体膜の形成方法 | |
| JPH08181289A (ja) | 強誘電体薄膜と基体との複合構造体およびその製造方法 | |
| JP3251462B2 (ja) | Ｍｉｓ半導体デバイスおよびその製造方法 | |
| KR20040079884A (ko) | 갈륨나이트라이드를 기판으로한 페로브스카이트 구조의강유전체 박막트랜지스터 및 그 제조방법 | |
| JPH1197630A (ja) | 強誘電体薄膜の製造方法及び強誘電体メモリ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |