KR20090045106A - 산화란타늄 화합물의 제조 방법 - Google Patents

산화란타늄 화합물의 제조 방법 Download PDF

Info

Publication number
KR20090045106A
KR20090045106A KR1020080107350A KR20080107350A KR20090045106A KR 20090045106 A KR20090045106 A KR 20090045106A KR 1020080107350 A KR1020080107350 A KR 1020080107350A KR 20080107350 A KR20080107350 A KR 20080107350A KR 20090045106 A KR20090045106 A KR 20090045106A
Authority
KR
South Korea
Prior art keywords
raw material
lanthanum
substrate
molecules
aluminum
Prior art date
Application number
KR1020080107350A
Other languages
English (en)
Inventor
아끼라 다까시마
고이찌 무라오까
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20090045106A publication Critical patent/KR20090045106A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 제조시 대기 중의 H2O 가스 성분, CO 가스 성분, 및 CO2 가스 성분으로부터 기원한 H2O 분자의 수, CO 분자의 수, CO2 분자의 수를 각각 하나의 란타늄 원자 당 1/2 이하, 1/5 이하, 및 1/10 이하로 설정하는 단계; 및 하나의 란타늄 원자 당 O2 분자의 수를 20 이상으로 설정한 조건 하에서, 기판에 란타늄, 알루미늄, 티타늄, 지르코늄 및 하프늄으로 이루어진 군으로부터 선택된 하나 이상을 함유하는 금속 원료 및 산소 원료 가스를 동시에 공급하여 상기 기판 상에 산화란타늄 화합물을 제조하는 단계를 포함하는 기판 상에 산화란타늄 화합물을 제조하는 방법에 관한 것이다.
산화란타늄 화합물, 금속 원료, 란타늄

Description

산화란타늄 화합물의 제조 방법 {METHOD FOR MANUFACTURING A LANTHANUM OXIDE COMPOUND}
본 발명은 만족스러운 전기 절연성 및 높은 유전 상수를 나타낼 수 있는 산화란타늄 화합물의 제조 방법에 관한 것이다.
지금까지, 반도체 집적 회로 내의 MOSFET (금속 산화물 반도체 전계 효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor))의 게이트 절연막 또는 플러시 메모리 내의 메모리 셀의 전극을 위한 절연막으로써 산화규소 막 또는 산질화규소가 사용되었다. 최근의 MOSFET 및 메모리 셀의 다운사이징의 필요성으로 인해, 게이트 절연막의 두께 및 절연막 (예를 들면, 차폐 산화물)의 두께를 감소시키는 것이 또한 절실하게 요구된다. 이 관점에서, 산화규소막 및 산질화규소막은 게이트 절연막 및 절연막에 있어서 요구되는 절연성을 유지하지 못할 수 있다. 따라서, 통상적인 산화규소막 및 산질화규소막을 전기 절연성을 충분하게 유지하면서 두께를 감소시킬 수 있는 신규한 절연 물질로 대체하려는 시도가 행해지고 있다. 산화란타늄 화합물, 예를 들면 란타늄 알루미네이트 (LAO) 및 란타늄 하프네이트 (LHO)가 높은 유전 상수 및 넓은 밴드갭을 갖기 때문에, 산화란타늄은 신 규한 대체 물질로써 촉망 받고 있다 (참고 문헌 1).
산화란타늄을 산업적으로 사용하기 위해서, 대량 생산을 실현할 수 있는 신규한 막 형성 방법 및 막 형성 장치를 개발하는 것이 필요하다. 일반적으로, 몇몇 CVD (화학 증착) 방법이 반도체 제조 공정의 생산 라인 중 막 형성 단계에서 사용되고 있다. 그러나 란타늄의 증기압이 매우 낮기 때문에, CVD 방법에 의해 산화란타늄 화합물 막을 형성하는 것은 어려울 수 있다. 이 관점에서, 산화란타늄 화합물 막은 CVD 방법 대신에 PVD (물리적 증착) 방법에 의해 형성되는 것이 바람직하다고 여겨진다.
MBE (분자 빔 에피택시(Molecular Beam Epitaxy)) 방법은 PVD 방법의 한 예로 들 수 있다. MBE는 스퍼터링 방법 등과 비교해서 양호한 성능, 예를 들면 원료의 공급 속도에 있어서의 용이한 조작성 및 원료를 공급하는 동안 기판에 대한 적은 손상을 나타낼 수 있다.
산화막이 MBE 방법에 의해 형성되는 경우, 금속 원료 및 산소 원료가 동시에 공급된다. 예를 들면, 산화란타늄 (LAO) 화합물 막은 목적하는 기판에 알루미늄 원료, 란타늄 원료 및 산소 원료를 동시에 공급하여 형성될 수 있다. 그러나 MBE 방법에 의한 산화란타늄 화합물 막의 형성에는 하기와 같은 문제가 있다.
란타늄 원료의 공급 속도가 너무 높아 목적하는 산화가 실현될 수 없는 경우, 얻어진 산화란타늄 화합물 막에 다소의 산화물 결점이 생성될 수 있다. 대조적으로, 산화란타늄 화합물 막의 산소 결점이 그의 본래의 전기 절연성을 악화시킬 수 있음에도 불구하고, 대량 생산에 있어서는 란타늄 원료의 공급 속도를 증가시키 는 것이 바람직하다. 결과적으로, 산화란타늄 막은 초기에 고안된 바와 같이 전기 절연성을 실현하기 위해 형성되지 않을 수 있다.
[참고 문헌 1] 야스오 나라 (Yasuo Nara)의 문헌[J. Appl. Phys. Vol. 76, No. 9, 1006 (2007)]
[참고 문헌 2] 미국 특허 제6,770,923호
산화규소막 및 산질화규소막의 전기 절연성을 충분하게 유지하면서 두께를 감소시킬 수 있는 신규한 절연 물질을 제조하는 방법이 요구된다.
대기 중의 H2O 분자의 수, CO 분자의 수, CO2 분자의 수를 각각 하나의 란타늄 원자 당 1/2 이하, 1/5 이하, 및 1/10 이하로 설정하고, 하나의 란타늄 원자 당 O2 분자의 수가 20 이상인 조건 하에서, 기판에 란타늄 원료, 금속 원료 (알루미늄, 티타늄, 지르코늄 및 하프늄으로 이루어진 군으로부터 선택된 하나 이상을 함유), 및 산소 원료를 동시에 공급하여, 상기 기판 상에 상기 알루미늄, 티타늄, 지르코늄 및 하프늄으로 이루어진 군으로부터 선택된 하나 이상을 함유하는 상기 산화란타늄 화합물을 제조한다.
높은 유전 상수로 인해 높은 전기 절연성을 갖는 목적하는 LAO 막 (즉, 산화란타늄 화합물 막)이 높은 수율로 안정되게 제조할 수 있게 되었다.
본 발명은 2007년 10월 31일에 출원된 일본 특허 출원 제2007-284108호의 우선권을 기초로 하며, 이를 주장하고, 상기 출원의 전체 내용은 본원에 참고로 도입되었다.
<발명의 요약>
본 발명의 한 양태는 대기 중 H2O 분자의 수, CO 분자의 수 및 CO2 분자의 수를 각각 하나의 란타늄 원자 당 1/2 이하, 1/5 이하, 및 1/10 이하로 설정하는 단계; 란타늄 원료, 금속 원료 (알루미늄, 티타늄, 지르코늄 및 하프늄으로 이루어진 군으로부터 선택된 하나 이상을 함유)를 공급하는 단계를 포함하는 기판에 산화란타늄 화합물을 제조하는 방법에 관한 것이다.
이하에서, 도면을 참고로 하여 본 발명을 상세히 설명할 것이다. 도 1은 본원의 실시태양에서의 제조 방법에 따라 사용될 MBE 장치를 도시하는 구조도이다. 도 1에 도시한 MBE 장치는 하나의 예시이므로, 본원의 실시태양에서의 제조 방법은 예시된 MBE 장치에 제한되지 않고, 따라서 다른 MBE 장치가 사용될 수 있다.
목적하는 산화란타늄 화합물 막 중 주요 성분인 란타늄 원료의 증기압이 매우 낮기 때문에, 란타늄 원료의 증기압은 MBE 장치에 의해 어느 정도 증가될 수 있다. 이 관점에서, 목적하는 산화란타늄 화합물 막은 MBE 장치에 의해 짧은 시간동안 유효하게 및 효율적으로 형성될 수 있다. 또한, 스퍼터링 (sputtering) 장치 등에 비해 MBE 장치에 의해, 목적하는 산화란타늄 화합물 막의 원료의 공급 속도가 용이하게 조절될 수 있고, 원료의 공급 도중 기판의 손상을 줄일 수 있다.
도 1에 도시한 MBE 장치에 있어서, 막 형성 챔버(1)은 MBE 장치의 거의 중심에 배치되어, 막 형성 챔버(1)의 내부는 진공 펌프, 예를 들면 터보-분자 펌프 (turbo-molecular pump) (도시되지 않음)에 의해 진공-배출된다. 기판(9)를 잡고 있기 위한 홀더(10)이 막-형성 챔버(1)에 제공되고, 소정의 온도로 기판(9)를 가열하기 위해 히터(12)를 기판(9)의 후면에 제공된다.
회전 기구 (도시되지 않음)가 홀더(10)에 부착되어 기판(9) 상에 목적하는 산화란타늄 화합물 막의 두께의 균일성을 유지한다. 회전 기구는 그의 축 상 및 주변에서 회전하도록 배치될 수 있다. 이 경우, 목적하는 산화란타늄 화합물 막의 두께의 균일성이 향상될 수 있다. 그 다음, 셔터(13)은 기판(9) 상에 위치하여, 원료의 공급을 개시 및 중단시킨다.
상기 실시태양에서, 홀더(10)은 인코넬 (Inconel)로 만들어진다. 상기 인코넬은 철, 크로뮴, 니오븀, 몰리브데늄 등으로 만들어진 전이금속 합금이고, 산소에 대해 높은 내성을 보일 수 있다. 따라서, 하기에 기술하는 바와 같이, 산소가 상당히 많은 양으로 공급됨에도 불구하고, 산소에 의한 홀더(10)의 부식은 억제될 수 있어서, 홀더 (10)의 수명을 늘릴 수 있다.
상기 실시태양에서, 기판(9)와 접촉된 홀더(10)의 홀딩 부분(11)은 산화알루미늄 및 산화규소 중 하나 이상으로 만들어질 수 있다. 홀더(10)이 인코넬로 만들어진 경우, 기판(9)가 반도체 기판, 예를 들면 규소 기판이면, 인코넬의 원소성 크로뮴이 어느 정도 반도체 기판으로 혼입될 수 있어, 심각한 양의 불순물을 형성하고, 이에 따라 반도체 기판의 특성을 악화시킨다. 그러나 상술한 바와 같이 홀딩 부분(11)이 산화알루미늄 등으로 만들어지면, 상술한 반도체 기판의 특성의 악화의 불이익을 제거할 수 있다.
홀딩 부분(11)은 산화알루미늄 등에 의해 직접 형성되는 대신 산화알루미늄 등으로 만들어진 막으로 덮일 수 있다.
인코넬로 만들어진 홀더(10)은 상기 실시태양에서 필수적이지 않다. 또한, 산화알루미늄 등으로 만들어진 홀딩 부분(11)도 상기 실시태양에서 필수적이지 않다. 상기 목적하는 산화란타늄 화합물 막은 하기에서 설명하는 바와 같이 상기 실시태양 중 본래의 제조 방법에 따라 고수율로 형성될 수 있다.
그 다음, 막 형성 챔버(1)에 잔존하는 가스의 분압을 측정하기 위한 사중극자 질량분광계(2)가 막 형성 챔버 (1) 내의 기판(9) (홀더(10))에 근접하여 배치된다. 그 다음, 상응하는 금속 원료 공급원으로부터 금속 원료의 공급 속도를 측정하기 위한 수정 발진기 (crystal oscillator) 유형의 막 두께 계측기(3)이 또한 막 형성 챔버 (1) 내 기판(9) (홀더(10))에 근접하여 배치된다.
그 다음, 목적하는 산화란타늄 화합물 막을 형성하기 위한 원료 공급원이 막 형성 챔버(1) 내 기판(9)의 반대편에 배치된다. 도 1에 도시한 바와 같이, 구체적으로는, 크누드센 셀 (Knudsen-cell (K-셀)) (14), (15), (16) 및 전자빔 침착 공급원 (17), (18), (19)가 시계 방향으로 위치한다. 예를 들면, 란타늄 원료가 K-셀(14)에 설치되고, 티타늄 원료가 K-셀(15)에 설치되고, 알루미늄 원료가 K-셀(16)에 설치되었다. 그 다음, 하프늄 원료가 전자빔 침착 공급원(17)에 설치되고, 지르코늄 원료가 전자빔 침착 공급원(18)에 설치되고, 란타늄 원료가 전자빔 침착 공급원(19)에 설치된다.
상기 실시태양에서, 하프늄 원료 및 지르코늄 원료의 융점이 매우 높아 K-셀의 가열만을 통해서도 하프늄 원료 및 지르코늄 원료의 증기압이 매우 낮아질 수 있고, 이에 따라 목적하는 산화란타늄 화합물 막이 형성되지 않을 수도 있기 때문에, 하프늄 원료 및 지르코늄 원료는 전자빔 침착 공급원에 설치된다. 또한, 상기 실시태양에서, 란타늄 원료가 K-셀 및 전자빔 침착 공급원 내에 설치되어, 란타늄 원료의 증기압이 넓은 범위 내에서 자유롭게 조절될 수 있고, 이에 따라 목적하는 산화란타늄 막이 유효하게 및 효율적으로 형성될 수 있다.
그 다음, 셔터(23)은 K-셀의 개구에 각각, 셔터(24)는 전자빔 침착 공급원에 각각 제공될 수 있다. 각 원료의 공급은 상응하는 셔터의 개방 및 폐쇄에 의해 개시 및 중단될 수 있다.
상기 실시태양에서, 상기 K-셀(14) 및 (15)의 도가니는 탄탈룸으로 만들어지고, K-셀(16)의 도가니는 열분해 질화붕소(PBN)으로 만들어졌다. PBN은 소량의 불순물을 함유하고, 높은 열 전도성 및 산에 대한 높은 내성을 나타낼 수 있다.
K-셀(16)은 개구가 좁게 배열되어 오리피스가 되어, 시간에 따른 알루미늄 원료의 공급량을 일정하게 유지시킨다. 별법으로, K-셀(16)의 개구의 온도는 K-셀(16)의 바닥부의 온도보다 높게 설정될 수 있다. 이 경우, 알루미늄 원료의 공급량은 상술한 바와 같이 일정하게 유지될 수 있다. 후자의 경우, K-셀(16)의 개구의 온도는 990 내지 1000℃의 범위 내로 설정될 수 있고, K-셀(16)의 바닥부의 온도는 970 내지 980℃의 범위 내로 설정될 수 있다.
전자의 경우에서, K-셀의 개구가 오리피스로 배열되었기 때문에, K-셀의 중앙 영역을 통해 통과한 알루미늄 원료만이 K-셀의 개구에서의 알루미늄 원료의 침착에 무관하게 오리피스를 통해 얻어질 수 있고, 이에 따라 알루미늄 원료의 공급 량이 일정하게 유지될 수 있다. 후자의 경우에서, K-셀의 개구가 소정의 온도로 가열되기 때문에, K-셀의 개구에서의 침착이 용융되고 제거되어, K-셀의 개구 면적을 유지하고, 이에 따라 알루미늄 원료의 공급량이 일정하게 유지될 수 있다.
그 다음, 산소 원료 공급원 (도시되지 않음)은 K-셀(14) 내지 (16) 및 전자빔 침착 공급원(17) 내지 (19) 사이에 제공된다. 산소 원료는 튜브(7)을 통해 산소 원료 공급원으로부터 오존 발생기(8)로 공급된다. 이 경우, 산소 원료는 오존 원료로 전환되고, 그 다음, 막 형성 챔버(1)로, 즉, 산소 밸브(4)를 통해 기판(9)로 공급된다. 별법으로, 산소 원료는 오존 발생기(8)을 통해 산소 라디칼 공급원(6)으로 공급된다. 이 경우, 산소 원료는 산소 라디칼 원료로 전환되고, 그 다음, 막 형성 챔버(1)로, 즉, 산소 밸브(4)를 통해 기판(9)로 공급된다.
산소 원료 (오존 원료)의 유속은 튜브(7)의 중간 지점에 공급된 질량 유량 조절기(5)에서 조절된다.
그 다음, 막 형성 챔버(1)에 대해 제조 챔버(20)이 제공되어, 막 형성 챔버(1)의 내부는 제조 챔버(20)에 의해 개략적으로 배기된다. 이 경우, 막 형성 챔버(1)의 내부는 쉽게 고도의 진공 조건 하에 유지될 수 있다. 제조 챔버(20)이 없다면, 고도의 진공을 실현하기 위해 장기간의 배기 공정 및 베이킹 공정(baking process)이 필요하고, 이에 따라 목적하는 산화란타늄 화합물 막의 수율을 악화시킨다. 이 실시태양에서, 제조 챔버(20)이 제공될 뿐만 아니라 추가로 제조 챔버(20)외의 다른 챔버가 제공될 수 있다. 즉, 다수의 제조 챔버가 제공될 수 있다.
또한, 기판(9)를 탈기(degassing)하기 위한 히터(22)가 제조 챔버(20)에 제공된다. 그 다음, 게이트 밸브(21)이 막 형성 챔버(1)과 제조 챔버(20) 사이에 제공되어, 게이트 밸브(21)의 개폐에 의해 기판(9)가 막 형성 챔버(1)과 제조 챔버(20) 사이로 이송될 수 있다.
그 다음, 도 1에 도시된 MBE 장치를 사용하여 목적한 산화란타늄 화합물 막을 제조하는 방법을 기술할 것이다. 이 경우, 전형적인 산화란타늄 화합물 막 중 하나인 란타늄 알루미네이트 (LAO)를 제조하는 방법을 기술할 것이다. 란타늄 원료 및 알루미늄 원료는 각각 K-셀(14) 및 (16)에 설치된다. 기판(9)는 n-타입 Si 기판에 설치된다.
무엇보다, K-셀(14) 및 (16)의 온도는 각각 규정된 온도로 설정되고, 그 다음 K-셀(14) 및 (16)의 도가니의 온도가 전체적으로 일정하게 설정될 수 있을 때까지 규정된 기간의 시간 동안 유지한다. 그 다음, 셔터(23)이 개방되고, 이에 따라 란타늄 원료 및 알루미늄 원료가 기판(9)에 공급된다. 이 경우, 란타늄 원료 및 알루미늄 원료의 공급 속도는 수정 발진기 유형의 막 두께 계측기(3)에 의해 측정된다. 예를 들면, 알루미늄 원료의 공급 속도에 대한 란타늄 원료의 공급 속도가 "1"로 설정된다 (즉, 란타늄 원료의 공급 속도 : 알루미늄 원료의 공급 속도 = 1 : 1).
보통 Si 기판은 묽은 불화수소산에 의해 처리되어, Si 기판의 표면에 수소 종료를 실현하고, 그 다음, 제조 챔버(20)으로 도입된다. 제조 챔버(20) 내의 진공도가 규정된 진공도에 도달한 후, Si 기판(9)를 제조 챔버(20)에 제공된 탈기 히 터(22)에 의해 가열시킨다. 탈기 히터(22)를 사용하는 가열 공정을 수행하여, 100℃ 이상의 온도에서 Si 기판(9)에 흡수된 수증기 (H2O)를 탈기한다. 가열 공정에서의 상한 온도는 제한되지 않지만, 400℃로 설정될 수 있다.
탈기 공정 후, Si 기판(9)를 게이트 밸브(21)을 통해 막 형성 챔버(1)로 이송시키고, 홀더(10)에 탑재시킨다. 그 다음, 필요에 따라 Si 기판(9)를 소정의 온도로 가열하고, 이에 따라 Si 기판(9)의 표면 (100)에 흡수된 수소 분자가 방출될 수 있고, 이에 따라 Si 기판(9)의 표면 (100)이 세정될 수 있다. 예를 들면, 가열 공정은 400 내지 800℃의 온도 범위 내에서 1 내지 60 분 동안 수행될 수 있다.
세정된 Si 기판(9)의 표면 (100)은 RHEED (반사 고에너지 전자 회절법(Reflection High Energy Electron Diffraction), LEED (저에너지 전자 회절법(Low Energy Electron Diffraction) 또는 STM(주사 터널링 현미경(Scanning Tunneling Microscopy))에 의해 현장에서 관찰할 수 있다.
그 다음, K-셀 셔터(22) 및 기판 셔터(9)가 동시에 개방되고, 이에 따라 란타늄 원료, 알루미늄 원료 및 산소 원료가 Si 기판(9)의 표면으로 공급된다. 이 방식에서, 목적하는 LAO 막이 형성될 수 있다. 이 경우, 막 형성 공정하의 대기 중 H2O 분자의 수, CO 분자의 수 및 CO2 분자의 수가 각각 하나의 란타늄 원자 당 1/2 이하, 1/5 이하, 및 1/10 이하일 필요가 있다. 또한, Si 기판(9)에 공급되는 산소 원료 중 O2 분자의 수가 하나의 란타늄 원자 당 20 이상으로 설정될 필요가 있다. 결과적으로, 목적하는 유전 상수로 인한 높은 전기 절연성을 갖는 목적하는 LAO 막 (즉, 산화란타늄 화합물 막)이 높은 수율로 안정되게 제조될 수 있다.
막 형성 공정 하의 대기 중 H2O 분자의 수, CO 분자의 수 및 CO2 분자의 수가 각각 하나의 란타늄 원자 당 1/2 이하, 1/5 이하, 및 1/10 이하인 필요조건을 실현하기 위해서는, 막 형성 챔버(1)은 미리 베이킹 되고/되거나 란타늄 원료 및 알루미늄 원료는 미리 K-셀(14) 및 (16)에서 탈기될 수 있다.
산소 원료 중 O2 분자와 반응하지 않는 란타늄 원료 중 금속성 란타늄 원자가 막 형성 공정하의 대기 중 잔존하는 H2O 분자, CO 분자 및 CO2 분자와 반응하면, 수산화란타늄 화합물 및/또는 탄산란타늄 화합물이 생성될 수 있다. 수산화란타늄 화합물 및/또는 탄산란타늄 화합물의 유전 상수가 낮기 때문에, 다량의 수산화란타늄 및/또는 탄산란타늄이 산화란타늄 화합물 막에 혼입되면, 바람직하지 않게 산화란타늄 화합물 막의 유전 상수가 감소할 수 있다. 그러나 H2O 분자의 수, CO 분자의 수 및 CO2 분자의 수에 관련된 상술한 필요조건을 충족시키면, 수산화란타늄 및 탄산란타늄의 생성은 억제될 수 있고, 이에 따라 산화란타늄 화합물 막의 유전 상수의 감소를 막는다.
상술한 H2O 분자의 수, CO 분자의 수, 및 CO2 분자의 수에 관한 필요조건에 관련된 탈기 공정은 K-셀 내의 란타늄 원료 및 알루미늄 원료를 각각의 공급 온도 보다 약간 낮은 각각의 규정된 온도로 가열하여 수행된다. 예를 들면, 알루미늄 원료에 대한 탈기 공정은 800 내지 1200℃의 온도 범위 내에서 수행할 수 있고, 란 타늄 원료에 대한 탈기 공정은 900 ℃ 이상, 바람직하게는 1200 내지 1400℃의 온도 범위 내에서 수행할 수 있다. 탈기 공정의 기간은 란타늄 원료 및 알루미늄 원료 내에 함유된 H2O 분자, CO 분자, CO2 분자의 양에 의존하지만, 보통 수 시간 내지 수 일로 설정된다. 특히, 란타늄이 란타노이드이기 때문에, 란타늄 원료는 란타늄 원료가 대기기 중에 보관됨에도 불구하고 다량의 O2 분자를 흡수한다. 이 관점에서, H2O 분자의 수, CO 분자의 수, CO2 분자의 수에 관한 상술한 필요조건을 실현하기 위해서, 란타늄 원료에 대한 탈기 공정이 중요하다. 란타늄 원료의 탈기 온도는 예상을 뛰어 넘어 매우 높고, 발명자들에 의해 예의 연구를 통해 발견되었다.
막 형성 공정하의 대기에서, 하나의 란타늄 원자 당 산소 원료 중 O2 분자의 수가 20 이상으로 설정된다는 상술한 필요조건은 질량 유량 조절기(5)로 산소 원료 공급원으로부터의 산소 원료의 공급량을 조절하여 실현될 수 있다.
목적하는 유전 상수로 인한 높은 전기 절연성을 갖는 산화란타늄 화합물 막을 고수율로 제조하는데 있어서, 막 형성 공정하의 대기 중 H2O 분자의 수, CO 분자의 수, CO2 분자의 수에 관련된 상술한 필요조건 및 산소 원료 중 O2 분자의 수에 관련된 상술한 필요조건이 하기의 실시예에 의해 명확해질 수 있다.
표 1은 실험 실시예 1 내지 4에서의 란타늄 원료 및 알루미늄 원료의 공급 속도 및 O2 분압을 보여준다. 여기서, O2 분압은 사중극자 질량분광계(3)에 의해 측정되었다.
Figure 112008075632814-PAT00001
그 다음, H2O 분압, CO 분압 및 CO2 분압은 각각 1×10-8 Torr, 5×10-9 Torr 및 3×10-9 Torr였다. H2O 분압, CO 분압 및 CO2 분압은 또한 사중극자 질량분광계(3)에 의해 측정되었다.
상술한 막 형성 공정을 통해 LAO 막을 형성한 후, 막 형성 챔버(1)로부터 제조 챔버(20)으로 홀더(10)을 운송하여, Si 기판(9)와 그 위의 LAO 막(24)을 막 형성 챔버(1)로부터 제조 챔버(20)으로 이송하였다. 그 다음, Si 기판(9)를 LAO 막(24)와 제조 챔버(20)으로부터 취출하였다. 그 다음, MIS (금속-절연체-반도체) 캐패시터를 LAO 막(24)를 사용하여 제작하였다. 도 2는 MIS 캐패시터의 구조도이다. 도 2로부터 명백하듯이, 몰리브데늄 전극(25)를 전자빔 침착에 의해 LAO 막(24) 상에 형성하였고, 알루미늄 전극(26)을 저항 가열 침착에 의해 Si 기판(9)의 후면에 형성하였다.
도 3 및 4는 실험 실시예 1 및 2 각각의 MIS 캐패시터의 전기용량-전압 특성 (CV 특성)을 보이고, 도 5는 실험 실시예 1, 3 및 4 각각의 전류-전압 특성 (IV 특성)을 보였다.
도 3에서, 실험에서의 CV 특성 곡선은, 실험 실시예 1 중 MIS 캐패시터에서 계산된 피팅 곡선 (fitting curve)인 이상적인 CV 특성 곡선과 일치하였다. 또한, 도 5에서, 실험에서의 IV 특성 곡선은 이론상의 FN 터널링 전류 곡선과 일치하였다. 따라서, 실험 실시예 1 중 MIS 캐패시터의 LAO 막은 만족스러운 전기 절연성을 나타내었다.
도 4를 참고하면, 실험 실시예 2 중 MIS 캐패시터의 CV 특성 곡선은 각각의 측정 주파수과 잘 들어맞는 상이한 플랫 밴드 (flat band)를 나타내고, 이상적인 CV 특성 곡선과 일치하지 않았다. 결과적으로, 실험 실시예 2 중 MIS 캐패시터의 CV 특성이 악화되었다. 실험 실시예 1 및 2의 MIS 캐패시터를 비교하면, 실험 실시예 2에서의 란타늄 원료 및 알루미늄 원료의 공급 속도가 실험 실시예 1에서의 란타늄 원료 및 알루미늄 원료의 공급 속도와 동일한 반면, 실험 실시예 2에서의 O2 분압만이 실험 실시예 1의 O2 분압과 상이하기 때문에, 실험 실시예 2의 MIS 트랜지스터의 CV 특성의 악화는 산소 원료의 공급의 부족에서 기인하는 산소 결점에 의해 야기된다. 결과적으로, 란타늄 원료 및 알루미늄 원료의 공급 속도가 1×1013 [cm-2ㆍs-1]인 조건하에서는 5×10-7 Torr 이상의 O2 분압이 필요하다는 것이 밝혀졌다. 즉, 란타늄 원료의 공급 속도에 대한 O2 분압의 비율의 관점에서 O2 분압이 충분히 높게 설정되어야만 한다는 것이 밝혀졌다.
란타늄 원료 및 알루미늄 원료의 공급 속도는 다음과 같이 얻어졌다: 우선, LAO 막은 ICP (유도 커플링 플라스마(inductive coupling plasma)) 분석으로 분석하고, 이에 따라 LAO 막 중 란타늄 성분 및 알루미늄 성분의 중량이 측정되었다. 그 다음, LAO 막 중 란타늄 성분 및 알루미늄 성분의 중량을 각각 란타늄 원자량 및 알루미늄 원자량으로 나누고, 이에 따라 단위 체적당 란타늄 원소의 수 및 알루미늄 원소의 수가 얻어졌다. 그 다음, 단위 체적당 란타늄 원소의 수 및 알루미늄 원소의 수와 LAO 막의 두께를 곱한 후, 막 형성 시간으로 나누었다. 그 결과, 목적하는 란타늄 원료 및 알루미늄 원료의 공급 속도가 얻어질 수 있었다.
표 2는 실험 실시예 1 내지 4 중 MIS 트랜지스터의 전기적 특성을 보여준다.
Figure 112008075632814-PAT00002
표 2를 참고하면, 실험 실시예 1 중 LAO 막을 갖는 MIS 트랜지스터가 만족스러운 CV 특성 및 IV 특성을 나타낼 수 있다. 이 관점에서, 막 형성 조건을 정량화하고, 이에 따라 Si 기판과 충돌하는 산소 원료 중 O2 분자의 수 및 Si 기판과 충돌하는 막 형성 공정 하의 대기 중에 잔존하는 H2O 분자, CO 분자 및 CO2 분자의 수를 계산할 수 있다. 상술한 바와 같이, 각 가스 성분은 압력 단위 (분압)로 나타냈지만, 단위 시간 및 단위 면적 당 Si 기판과 충돌하는 각 가스 성분의 수는 "헤르쯔-크누드센(Hertz-Knudsen)" 방정식으로 계산할 수 있다.
Figure 112008075632814-PAT00003
P[Torr] : 압력, M : 분자량, T[K] : 온도
따라서, Si 기판과 충돌하는 O2 분자의 수 및 Si 기판과 충돌하는 H2O 분자, CO 분자 및 CO2 분자의 수는 실험 실시예 1의 방정식 (1)에 의해 계산할 수 있었다. 표 3은 이에 따라 계산된 O2 분자의 수 및 계산된 H2O 분자, CO 분자 및 CO2 분자의 수를 란타늄 원료 중 란타늄 원자의 수 및 알루미늄 원료 중 알루미늄 원자의 수와 함께 보여준다. 방정식 (1)에서, 각 가스 성분, 예를 들면 O2 가스가 막 형성 챔버(1)에 가득 채워져 있고, Si 기판과 접촉하기 때문에, Si 기판과 각 가스 성분, 예를 들면 O2 가스의 가스 공급원 사이의 거리는 인자로써 고려되지 않았다.
Figure 112008075632814-PAT00004
표 3을 참고하면, 란타늄 원자 및 알루미늄 원자의 수에 대한 H2O 분자, CO 분자 및 CO2 분자의 수의 비율이 각각 계산될 수 있다. 이 경우, H2O 분자, CO 분자, CO2 분자의 수를 란타늄 원자 및 알루미늄 원자의 수로 나누고, 이에 따라 란타늄 원자 및 알루미늄 원자의 수에 의해 표준화하였다 (이는 "1"로 정의 됨). 표 4는 이렇게 계산된 결과를 보여준다.
Figure 112008075632814-PAT00005
상술한 바와 같이, O2 분자의 수는 만족스러운 전기적 특성, 예를 들면 CV 특성 및 IV 특성을 실현하기 위한 하한값을 나타낸다. 그 다음, H2O 분자, CO 분자 및 CO2 분자의 수는 막 형성 공정하의 대기 중에 잔존하는 H2O 분자, CO 분자 및 CO2 분자로부터 기원하고, 따라서 목적하는 산화란타늄 화합물 막 (LAO 막)을 형성하기 위한 각각의 원료 가스로부터 기원하지 않는다. 이 관점에서, H2O 분자, CO 분자 및 CO2 분자의 수는 란타늄 원료 및 알루미늄 원료의 공급 속도의 관점에서 고려되어서는 안되고, 산화란타늄 화합물 막 (LAO 막)의 전기 절연성의 관점에서 고려되어야 한다. 결과적으로, O2 분자의 수를 하한값으로 설정한 조건과 마찬가지 이유로, 표 2에 보인 만족스러운 전기적 특성을 실현하기 위해 표 3에서 보인 H2O 분자, CO 분자 및 CO2 분자의 수를 상한값에 일치시켰다.
반면, 높은 유전 상수로 인한 만족스러운 전기 절연성의 산화란타늄 화합물 막을 안정되게 고수율로 제조하기 위해서는, O2 분압을 증가시킬 필요가 있다. 따라서, 산소 원료 중 O2 분자에 의해 산화될 막 형성 챔버(1), Si 기판 및 히터에 설치된 이온 게이지에서의 산소 원료의 소모의 관점으로부터 O2 분압의 상한값을 1×10-4 Torr로 설정할 수 있다. 이 경우, Si 기판과 충돌하는 O2 분자의 수는 표 3과 동일한 방식으로 방정식 (1)을 사용하여 4×1016으로 계산될 수 있고, 그 다음 란타늄 원자 및 알루미늄 원자의 수 (=1×1013)에 의해 4000으로 표준화 하였다. 즉, Si 기판에 공급되는 O2 분자의 수의 상한값은 하나의 란타늄 원자 당 4000으로 계산될 수 있었다.
반면, 상술한 바와 같이, H2O 분자, CO 분자 및 CO2 분자의 수는 막 형성 공정 하의 대기 중에 잔존하는 H2O 분자, CO 분자 및 CO2 분자로부터 기원하고, 따라서 목적하는 산화란타늄 화합물 막 (LAO 막)을 형성하는 각각의 원료 가스로부터 기원하는 것이 아니다. 이 관점에서, H2O 분자, CO 분자 및 CO2 분자의 수는 란타늄 원료 및 알루미늄 원료의 공급 속도의 관점에서 고려되어서는 안되고, 산화란타늄 화합물 막 (LAO 막)의 전기 절연성의 관점에서 고려되어야 한다. 결과적으로, O2 분자의 수의 상한값을 4000으로 설정했음에도 불구하고, H2O 분자의 수 등은 산소 원료 중 O2 분자의 수가 증가할 때 증가하지 않고, H2O 분자, CO 분자, CO2 분자가 막 형성 공정하의 대기 중에 잔존하고, 제조하의 산화란타늄 화합물 막에 흡수되어 목적하는 산화란타늄 화합물 막의 전기적 특성을 악화시킬 수 있기 때문에, 막 형성 공정하의 대기 중 H2O 분자의 수, CO 분자의 수 및 CO2 분자의 수는 각각 란타늄 원자 당 1/2 이하, 1/5 이하 및 1/10 이하로 설정될 필요가 있다.
도 6은 실험 실시예 3 및 4에서의 MIS 트랜지스터의 전기용량-전압 특성 (CV 특성)을 보인다. 도 6을 참고하면, 실험상 CV 특성 곡선을 계산된 이상적인 CV 특성 곡선과 일치하였다. 따라서, 실험 실시예 3 및 4에서의 MIS 트랜지스터가 만족스러운 전기적 특성을 나타낼 수 있음이 밝혀졌다.
대조적으로, 도 5의 IV 특성 곡선을 참고하면, 실험 실시예 3 및 4에서의 MIS 트랜지스터의 누설 전류가 실험 실시예 1에서의 MIS 트랜지스터의 누설 전류보다 훨씬 커졌는데, 이는 실험 실시예 1에서 H2O 분자의 수, CO 분자의 수 및 CO2 분자의 수가 각각 하나의 란타늄 원자 당 1/2, 1/5 및 1/10로 설정되고, 실험 실시예 3 및 4에서 H2O 분자의 수, CO 분자의 수 및 CO2 분자의 수가 각각 하나의 란타늄 원자 당 1/2 미만, 1/5 미만, 및 1/10을 지나게 설정된 것으로부터 기인한다. 즉, H2O 분자의 수, CO 분자의 수 및 CO2 분자의 수는 실험 실시예 3 및 4에서의 상응하는 상한값을 지나게 설정되기 때문에, 상응하는 MIS 트랜지스터의 IV 특성은 악화되어, 상응하는 MIS 트랜지스터로부터 다량의 누설 전류가 발생했다 (표 참조). LAO 막에 대한 HRBS (고해상도 러더포드 후방 산란법(High-resolution Rutherofrd Back Scattering)) 분석으로부터 실험 실시예 1로부터 얻은 LAO 막 중 탄소 함량이 실험 실시예 3 및 4에서 얻은 LAO 막 중 탄소 함량보다 낮은 것으로 밝혀졌다.
LAO 막의 탄소 성분은 막 형성 공정 하의 대기 중에 잔존하는 CO 가스 성분 및 CO2 가스 성분으로부터 기원하는 것으로 생각될 수 있다. 즉, 산소 원료 중 O2 분자와 반응하지 않은 란타늄 원료 중 란타늄 원자가 대기 중에 잔존하는 H2O 분자, CO 분자 및 CO2 분자와 반응하여 수산화란타늄 및 탄산란타늄을 생성할 수 있기 때문에, 대기 중에 잔존하는 CO 가스 성분 및 CO2 가스 성분이 제조시 LAO 막으로 혼입된다고 생각될 수 있다. 이 관점에서, 실험 실시예 3 및 4 중 H2O 분자, CO 분자 및 CO2 분자의 수가 실험 실시예 1 중 H2O 분자, CO 분자 및 CO2 분자의 수보다 크게 설정되기 때문에, 실험 실시예 3 및 4 중 수산화란타늄 및 탄산란타늄의 생성률이 실험 실시예 1 중 수산화란타늄 및 탄산란타늄의 생성률보다 클 수 있고, 이에 따라 실험 실시예 3 및 4에서 얻은 LAO 막의 전기 절연성이 악화되고, 따라서 LAO 막을 포함하는 MIS 트랜지스터의 누설 전류가 증가하였다.
일반적으로, 산화규소 막 및 산화알루미늄 막의 형성에 있어서, H2O 분자, CO 분자 및 CO2 분자 각각이 전구-산화제(pro-oxidant)로써 기능하였다. 그러나 H2O 분자, CO 분자 및 CO2 분자는 LAO 막을 악화시키는 것으로 밝혀졌다.
실험 실시예 2에 있어서, H2O 분자의 수, CO분자의 수 및 CO2 분자의 수를 각각 하나의 란타늄 원자 당 1/2, 1/5, 1/10의 상한값에 상응하도록 설정하였지만, O2 분자의 수는 20인 상응하는 하한값보다 작게 설정하였다 (표 참조).
실험 실시예에 있어서, 란타늄 원료는 상응하는 K-셀로부터 공급되었지만, 알루미늄 원료, 티타늄 원료 등은 상응하는 전자빔 침착 공급원으로부터 공급될 수 있다. 또한, 실험 실시예에서, LAO 막이 제조되었지만, 다른 산화란타늄 화합물 막은 산화란타늄 화합물 막의 알루미늄 성분을 다른 성분, 예를 들면 하프늄, 지르코늄 및 티타늄으로 치환하여 제조할 수 있다. 이러한 경우, 상기로부터 얻어진, 상응하는 산화란타늄 화합물 막을 갖는 MIS 트랜지스터의 전기적 특성은 상술한 바와 동일한 방식으로의 H2O 분자의 수, CO 분자의 수, CO2 분자의 수 및 O2 분자의 수에 의존한다. 즉, 산화란타늄 화합물 막이 대기 중에 잔존하는 H2O 분자, CO 분자, CO2 분자를 혼입하면, 산화란타늄 화합물 막의 특징인 산화란타늄 화합물 막의 전기적 특성이 악화될 수 있다.
LAO 막을 제조하는 경우, 라디칼 산소 원료 및 오존 원료를 산소 원료 가스 대신 사용할 수 있다. 더 낮은 분압에서 산소 결점의 생성률이 더 낮아질 수 있기 때문에, 라디칼 산소 원료 또는 오존 원료의 분압을 5×10-7 Torr 보다 낮게 설정하더라도, 라디칼 산소 원료 및 오존 원료의 산화가능성이 산소 원료 가스의 산화가능성보다 높기 때문에 상술한 바와 동일한 기능/효과를 얻을 수 있다.
LAO 막의 사용에 있어서, 알루미나 막 및 LAO 막의 다층 구조가 용이하게 형성될 수 있다. 우선, 예를 들면, 란타늄 원료의 K-셀에 대한 셔터가 폐쇄된 조건 하에서 산소 원료와 함께 알루미나 원료를 공급하여 알루미늄 막을 형성한 후, 상응하는 K-셀에 대한 셔터를 개방하여 란타늄 원료를 공급함으로써 LAO 막을 형성하였다. 도 1에서 보인 MBE 장치에 있어서, 하프늄 원료가 전자빔 침착에 의해 공급될 수 있기 때문에, 산화하프늄 막 및 LAO 막의 다층 구조를 형성할 수 있다.
다른 란타노이드가 다른 알루미네이트 막 또는 하프네이트 막을 형성하기 위해 사용될 수 있다. 이 경우, 란타노이드 원료가 고온에서 란타늄 원료로서 공급되는 경향이 있기 때문에, 다른 란타노이드를 갖는 알루미네이트 막 및 하프네이트 막을 LAO 막과 동일한 방식으로 상응하는 K-셀의 온도를 조절하여 제조할 수 있다. 이 관점에서, 산화란타늄 화합물은 란타늄 (La) 뿐만 아니라 다른 란타노이드를 함유할 수 있다.
실험 실시예에 있어서, Si 기판을 사용하지만, 반도체 기판 이외에 시판되는 다른 반도체 기판 또는 다른 기판을 사용할 수 있다.
그 다음, MONOS 메모리가 상술한 바와 같이 얻어진 산화란타늄 화합물 막을 사용하는 실질적인 소자로써 기술될 것이다.
도 7 내지 11은 상기 실시태양에서 MONOS 메모리의 제조 공정을 설명하는 단면도이다. 우선, 도 7에서 도시한 바와 같이, 터널링 절연막으로써 산질화규소 막(32)을, 예를 들면 5nm의 두께로 Si 기판(31) 상에 형성한 후, 전하 보존층으로써 질화규소 층(33)을, 예를 들면 5nm의 두께로 CVD 방법으로 형성한 후, 차폐 절연층으로써 산화알루미늄 층(34)을, 예를 들면 5nm의 두께로 CVD 방법으로 형성하였다. 그 다음, 상술한 MBE 방법으로 란타늄 알루미네이트 층(35)를, 예를 들면 5nm의 두께로 형성한 후, 조절 게이트 전극으로써 질화탄탈룸 층(36)을 스퍼터링으로 형성하였다.
이 실시태양에서, 산화알루미늄 층(34)를 형성한 후, 얻어진 층 구조를 1000℃의 온도로 가열하여 산화알루미늄 층(34)를 안정화한 후, 란타늄 알루미네이트 층(35)을 산화알루미늄 층(34) 위에 형성하였다. 이 경우, 전하 보존층으로써의 질화규소 층(33)과 란타늄 알루미네이트 층(35) 사이의 반응을 막을 수 있었다.
그 다음, 도 8에 도시한 바와 같이, 마스크(37)을 질화탄탈룸 층(36) 위에 형성하였고, 이에 따라 질화탄탈룸 층(36)부터 산질화규소(32)를 이온 에칭에 의해 적층 방향으로 에칭하여, Si 기판(31)의 표면을 부분적으로 노출시켰다 (도 9). 그 다음, 도 10에 도시한 바와 같이, 인 이온을 Si 기판(31)에 도너(donor) 불순물로써 이식하여, 이온 이식 영역(38)을 형성하였다. 이온 이식 영역(38)은 900℃의 온도로의 열처리를 통해 활성화하여, 상응하는 활성화 영역(39)으로 전환시켰다. 이 경우, 목적하는 MONOS 메모리를 제조할 수 있었다.
본 발명을 비록 상기 실시예를 참고로 하여 상세하게 설명하였음에도 불구하고, 본 발명은 상기 기술에 제한되지 않고, 본 발명의 범위를 벗어나지 않는 변형 및 변동이 이루어질 수 있다.
도 1은 하나의 실시태양에서 사용된 MBE 장치를 도시하는 구조도이다.
도 2는 실시예 중 MIS 캐패시터를 도시하는 구조도이다.
도 3은 실시예 중 MIS 캐패시터의 전기용량-전압의 특성을 도시하는 그래프이다.
도 4도 또한 실시예 중 MIS 캐패시터의 전기용량-전압의 특성을 도시하는 그래프이다.
도 5는 실시예 중 MIS 캐패시터의 전류-전압의 특성을 도시하는 그래프이다.
도 6은 실시예 중 MIS 캐패시터의 전기용량-전압의 특성을 도시하는 그래프이다.
도 7은 MONOS 메모리의 제조 방법 중 한 단계를 도시하는 단면도이다.
도 8은 도 7에서 보인 단계 후의 단계를 도시하는 단면도이다.
도 9는 도 8에서 보인 단계 후의 단계를 도시하는 단면도이다.
도 10은 도 9에서 보인 단계 후의 단계를 도시하는 단면도이다.
도 11은 도 10에서 보인 단계 후의 단계를 도시하는 단면도이다.

Claims (13)

  1. 대기 중의 H2O 분자의 수, CO 분자의 수 및 CO2 분자의 수를 각각 하나의 란타늄 원자 당 1/2 이하, 1/5 이하, 및 1/10 이하로 설정하는 단계; 및
    하나의 란타늄 원자 당 O2 분자의 수가 20 이상인 조건 하에서, 기판에 란타늄 원료, 금속 원료 (알루미늄, 티타늄, 지르코늄 및 하프늄으로 이루어진 군으로부터 선택된 하나 이상을 함유), 및 산소 원료 가스를 동시에 공급하여, 상기 기판 상에 상기 알루미늄, 티타늄, 지르코늄 및 하프늄으로 이루어진 군으로부터 선택된 하나 이상을 함유하는 산화란타늄 화합물을 제조하는 단계를 포함하는 기판에 산화란타늄 화합물 제조 방법.
  2. 제1항에 있어서, 전자빔 침착 방법 또는 크누드센 셀을 사용하는 분자빔 애피택시 방법에 의해 상기 기판에 란타늄, 알루미늄 및 티타늄으로 이루어진 군으로부터 선택된 하나 이상을 공급하는 산화란타늄 화합물 제조 방법.
  3. 제1항에 있어서, 전자빔 침착 방법에 의해 상기 기판에 지르코늄 및 하프늄으로 이루어진 군으로부터 선택된 하나 이상을 공급하는 산화란타늄 화합물 제조 방법.
  4. 제1항에 있어서, 상기 란타늄 원료를 상기 기판에 공급하기 전에 900℃ 이상의 온도로 상기 란타늄 원료를 가열하는 단계를 추가로 포함하는 산화란타늄 화합물 제조 방법.
  5. 제1항에 있어서, 상기 금속 원료로써 상기 알루미늄 원료가 선택될 때, 알루미늄 원료를 상기 기판에 공급하기 전에 800 내지 1200℃의 온도 범위 내에서 알루미늄 원료를 가열하는 단계를 추가로 포함하는 산화란타늄 화합물 제조 방법.
  6. 제1항에 있어서, 상기 산소 원료 가스가 산소 라디칼 및 오존 중 하나 이상을 함유하는 산화란타늄 화합물 제조 방법.
  7. 제1항에 있어서, 상기 산화란타늄 화합물이 상기 기판에 제조되기 전에, 100℃ 이상의 온도로 기판을 가열하는 단계를 추가로 포함하는 산화란타늄 화합물 제조 방법.
  8. 제2항에 있어서, 상기 금속 원료로써 상기 알루미늄 원료가 선택될 때, 상기 크누드센 셀의 바닥부의 온도보다 상기 크누드센 셀의 개구 온도가 더 높은 조건 하에서, 상기 크누드센 셀을 사용하는 분자빔 애피택시 방법에 의해 알루미늄 원료를 상기 기판에 공급하는 산화란타늄 화합물 제조 방법.
  9. 제2항에 있어서, 상기 금속 원료로써 상기 알루미늄 원료가 선택될 때, 상기 크누드센 셀의 개구가 더 좁아지는 조건 하에서, 상기 크누드센 셀을 사용하는 분자빔 애피택시 방법에 의해 알루미늄 원료를 상기 기판에 공급하는 산화란타늄 화합물 제조 방법.
  10. 제1항에 있어서, 인코넬로 만들어진 홀더로 상기 기판을 홀딩하는 단계를 추가로 포함하는 산화란타늄 화합물 제조 방법.
  11. 제10항에 있어서, 상기 기판과 접촉된 상기 홀더의 홀딩 부분이 산화알루미늄 및 산화규소 중 하나 이상을 함유하는 산화란타늄 화합물 제조 방법.
  12. 제1항에 있어서, 상기 기판이 반도체 기판인 산화란타늄 화합물 제조 방법.
  13. 제12항에 있어서, 상기 반도체 기판이 규소 기판인 산화란타늄 화합물 제조 방법.
KR1020080107350A 2007-10-31 2008-10-30 산화란타늄 화합물의 제조 방법 KR20090045106A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007284108A JP5100313B2 (ja) 2007-10-31 2007-10-31 酸化ランタン化合物の製造方法
JPJP-P-2007-284108 2007-10-31

Publications (1)

Publication Number Publication Date
KR20090045106A true KR20090045106A (ko) 2009-05-07

Family

ID=40581305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080107350A KR20090045106A (ko) 2007-10-31 2008-10-30 산화란타늄 화합물의 제조 방법

Country Status (4)

Country Link
US (1) US7736446B2 (ko)
JP (1) JP5100313B2 (ko)
KR (1) KR20090045106A (ko)
CN (1) CN101423932A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004083479A2 (en) * 2003-03-17 2004-09-30 Epichem Limited Alcoholates of rare earth mtals a precursors for metaloxide layers or films
JP5178152B2 (ja) * 2007-11-05 2013-04-10 株式会社東芝 相補型半導体装置及びその製造方法
TWI467045B (zh) * 2008-05-23 2015-01-01 Sigma Aldrich Co 高介電常數電介質薄膜與使用鈰基前驅物製造高介電常數電介質薄膜之方法
TW200949939A (en) * 2008-05-23 2009-12-01 Sigma Aldrich Co High-k dielectric films and methods of producing using titanium-based β -diketonate precursors
FR3025219B1 (fr) * 2014-09-03 2016-12-02 Riber Dispositif sous vide pour le traitement ou l'analyse d'un echantillon
FR3025220B1 (fr) * 2014-09-03 2016-09-09 Riber Dispositif sous vide pour le traitement ou l'analyse d'un echantillon
JP6562248B2 (ja) * 2015-05-12 2019-08-21 国立研究開発法人情報通信研究機構 超伝導トンネル接合素子の形成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0130835B1 (en) * 1983-07-01 1990-05-02 Hitachi, Ltd. High temperature stable catalyst, process for preparing same and process for conducting chemical reaction using same
US4879079A (en) * 1984-07-16 1989-11-07 Gte Products Corporation Formation of lanthanum aluminate
JPH0682651B2 (ja) * 1985-05-30 1994-10-19 株式会社日立製作所 半導体装置用エピタキシヤル絶縁膜とその製造方法
US5055169A (en) * 1989-03-17 1991-10-08 The United States Of America As Represented By The Secretary Of The Army Method of making mixed metal oxide coated substrates
JPH04285012A (ja) * 1991-03-15 1992-10-09 Fujitsu Ltd 酸化物超伝導体薄膜の形成方法
US5470668A (en) * 1994-03-31 1995-11-28 The Regents Of The University Of Calif. Metal oxide films on metal
US5478610A (en) * 1994-09-02 1995-12-26 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
US6077344A (en) * 1997-09-02 2000-06-20 Lockheed Martin Energy Research Corporation Sol-gel deposition of buffer layers on biaxially textured metal substances
JP3965711B2 (ja) * 1996-10-25 2007-08-29 株式会社日立製作所 窒素酸化物の浄化触媒及び浄化方法
US6156630A (en) * 1997-08-22 2000-12-05 Micron Technology, Inc. Titanium boride gate electrode and interconnect and methods regarding same
DE59801471D1 (de) * 1997-11-03 2001-10-18 Siemens Ag Erzeugnis, insbesondere bauteil einer gasturbine, mit keramischer wärmedämmschicht, und verfahren zu dessen herstellung
US6404027B1 (en) * 2000-02-07 2002-06-11 Agere Systems Guardian Corp. High dielectric constant gate oxides for silicon-based devices
JP2002134485A (ja) * 2000-10-23 2002-05-10 Matsushita Electric Ind Co Ltd 絶縁膜製造装置
US6770923B2 (en) * 2001-03-20 2004-08-03 Freescale Semiconductor, Inc. High K dielectric film
US6893984B2 (en) * 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US7049192B2 (en) * 2003-06-24 2006-05-23 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectrics
US7105886B2 (en) * 2003-11-12 2006-09-12 Freescale Semiconductor, Inc. High K dielectric film
US20050242387A1 (en) * 2004-04-29 2005-11-03 Micron Technology, Inc. Flash memory device having a graded composition, high dielectric constant gate insulator
US7494939B2 (en) * 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US7514387B2 (en) * 2005-02-15 2009-04-07 Umicore Ag & Co. Kg Reformer and method of making the same
US7504085B2 (en) * 2005-05-12 2009-03-17 Basf Catalysts Llc Alumina-based perovskite catalysts and catalyst supports
JP4868910B2 (ja) * 2006-03-30 2012-02-01 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7736446B2 (en) 2010-06-15
US20090107586A1 (en) 2009-04-30
CN101423932A (zh) 2009-05-06
JP2009111275A (ja) 2009-05-21
JP5100313B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
KR20090045106A (ko) 산화란타늄 화합물의 제조 방법
US6908827B2 (en) Perovskite-type material forming methods, capacitor dielectric forming methods, and capacitor constructions
Wilk et al. Hafnium and zirconium silicates for advanced gate dielectrics
JP4792132B2 (ja) 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体
TWI428984B (zh) 具有控制界面之鑭系元素介電質
Chin et al. Sm2O3 gate dielectric on Si substrate
US8088678B2 (en) Semiconductor manufacturing apparatus and method
KR101126650B1 (ko) 유전체막의 제조 방법
US20090130859A1 (en) Semiconductor Device Manufacturing Method and Substrate Processing Apparatus
KR20070107168A (ko) 나노―결정 결정립―크기의 폴리실리콘 및 반구형 결정립실리콘을 위한 단일 웨이퍼 열적 화학기상증착 프로세스
Devaray et al. An overview of conventional and new advancements in high kappa thin film deposition techniques in metal oxide semiconductor devices
US7893471B2 (en) Semiconductor apparatus with a crystalline dielectric film and method of manufacturing said semiconductor apparatus
EP1408541A1 (en) Hafnium silicide target for forming gate oxide film and method for preparation thereof
US20110038094A1 (en) Capacitor
US20070034918A1 (en) Ferroelectric film, semiconductor device, ferroelectric film manufacturing method, and ferroelectric film manufacturing apparatus
Papadatos et al. Characterization of ruthenium and ruthenium oxide thin films deposited by chemical vapor deposition for CMOS gate electrode applications
US20090267122A1 (en) Semiconductor device and method of manufacturing the semiconductor device
Marshall et al. Growth of hafnium aluminate thin films by liquid injection MOCVD using alkoxide precursors
Huang et al. Fabrication of rutile TiO2 thin films by low-temperature, bias-assisted cathodic arc deposition and their dielectric properties
Seo et al. Crystallization and wet etching characteristics of atomic layer deposited HfO2 films using Hf ([N (CH3)(C2H5)] 3 [OC (CH3) 3]) precursor and O3 oxidant
KR20070094154A (ko) 플래시 메모리 소자의 제조방법
Papadatos et al. Chemical Vapor Deposition of Ru and RuO 2 for Gate Electrode Applications
KR100793471B1 (ko) 반도체 장치 및 그 제조 방법
Matsumoto et al. Influence of substrate biasing on (Ba, Sr) TiO3 films prepared by electron cyclotron resonance plasma sputtering
Dubourdieu et al. The perovskite SrTiO3 on Si/SiO2 by liquid injection MOCVD

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application