KR20070094154A - 플래시 메모리 소자의 제조방법 - Google Patents

플래시 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR20070094154A
KR20070094154A KR1020060024432A KR20060024432A KR20070094154A KR 20070094154 A KR20070094154 A KR 20070094154A KR 1020060024432 A KR1020060024432 A KR 1020060024432A KR 20060024432 A KR20060024432 A KR 20060024432A KR 20070094154 A KR20070094154 A KR 20070094154A
Authority
KR
South Korea
Prior art keywords
film
high dielectric
oxide film
forming
entire structure
Prior art date
Application number
KR1020060024432A
Other languages
English (en)
Other versions
KR100927751B1 (ko
Inventor
구재형
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060024432A priority Critical patent/KR100927751B1/ko
Publication of KR20070094154A publication Critical patent/KR20070094154A/ko
Application granted granted Critical
Publication of KR100927751B1 publication Critical patent/KR100927751B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 플래시 메모리 소자의 제조방법에 관한 것으로, 반도체 기판 상부에 터널 산화막, 플로팅 게이트용 도전막 및 제1 산화막을 순차적으로 형성하는 단계와, 전체 구조 상부에 원거리 플라즈마 원자층 증착 방법을 이용하여 고유전막을 형성하는 단계와, 전체 구조 상부에 제2 산화막을 형성하여 상기 제1 산화막, 고유전막 및 제2 산화막으로 이루어진 유전체막을 형성한 후 전체 구조 상부에 컨트롤 게이트용 도전막을 형성하는 단계를 포함함으로써, 박막의 조성을 조절하여 유전율, 누설 전류, 브레이크다운 전압 및 플랫밴드(flatband) 전압 값을 조절할 뿐만 아니라, 박막의 결정화 온도를 조절할 수 있다.
고유전막, 원거리 플라즈마 원자층 증착 방법, 질화막

Description

플래시 메모리 소자의 제조방법{Method of manufacturing a flash memory device}
도 1은 본 발명에 적용되는 원거리 플라즈마 원자층 증착 방법을 설명하기 위해 도시한 순서도이다.
도 2a 내지 도 2c는 본 발명의 제1 실시 예에 따른 플래시 메모리 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도이다.
도 3a 내지 도 3c는 본 발명의 제2 실시 예에 따른 플래시 메모리 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도이다.
도 4a 내지 도 4c는 본 발명의 제3 실시 예에 따른 플래시 메모리 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100, 200, 300 : 반도체 기판 102, 202, 302 : 터널 산화막
104, 204, 304 : 플로팅 게이트용 도전막 106, 206, 306 : 제1 산화막
108, 210 : 고유전막 110, 214, 318 : 제2 산화막
112, 216, 320 : 유전체막 114, 218, 322 : 컨트롤 게이트용 도전막
208, 308 : 제1 질화막 212, 312 : 제2 질화막
310 : 제1 고유전막 314 : 제2 고유전막
316 : 제3 질화막
본 발명은 플래시 메모리 소자의 제조방법에 관한 것으로, 특히, 박막의 조성을 조절하여 유전율, 누설 전류, 브레이크다운 전압 및 플랫밴드(flatband) 전압 값을 조절할 뿐만 아니라, 박막의 결정화 온도를 조절하기 위한 플래시 메모리 소자의 제조방법에 관한 것이다.
플래시 메모리 소자는 전원이 공급되지 않더라도 그 메모리 셀에 저장되어 있는 정보를 유지할 뿐만 아니라 회로 기판에 장착되어 있는 상태로 고속의 전기적 소거가 가능한 비휘발성(non-volatile) 메모리 소자로서 고집적화에 유리한 구조로 인하여 최근 많이 연구 및 개발되는 메모리 소자이다.
플래시 메모리 소자에서 제1 산화막, 질화막 및 제2 산화막의 구조로 적층된 유전체막은 플로팅 게이트와 컨트롤 게이트가 적층된 게이트 구조를 갖는 셀 트랜지스터에서 프로그램, 소거 및 리드(read) 동작에 절대적인 영향을 미친다. 제1 및 제2 산화막은 DCS(dichlorosilane) 또는 MS(Mono Silane)를 기초로 하는 화학 기상 증착(Chemical Vapor Deposition; CVD) 방식으로 증착하는데, 이러한 화학 기상 반 응에 의해 형성된 산화막은 건식 및 습식 산화에 의해 형성된 산화막에 비해 막질이 떨어지며 85%이하의 낮은 스텝 커버리지(step coverage)를 갖는 문제점이 발생한다. 그리고 소자의 고집적화로 인하여 유전체막의 두께가 감소되어 누설 전류 및 신뢰성 특성이 열화 된다.
상기의 문제점을 해결하기 위해 최근 유전체막을 대체할 수 있는 새로운 물질로 SiO2 또는 Si3N4에 비해 상대적으로 유전율이 높은 금속 산화물인 고유전막(high-k)의 개발이 활발히 진행되고 있다. 즉, 유전율이 크면 동일한 캐패시턴스(capacitance)를 내는데 필요한 물리적인 두께를 늘릴 수 있기 때문에 같은 유효 산화 두께(Equivalent Oxide Thickness; EOT)에서 SiO2보다 누설 전류 특성 및 전하 보존 특성을 향상시킬 수 있다. 고유전막을 증착하는 방법에는 물리적 기상 증착 방법(Physical Vapor Deposition; PVD) 또는 화학적 기상 증착 방법(CVD)이 있는데, 스퍼터(sputter) 방식과 같은 물리적 기상 증착 방법(PVD)은 고진공하에서 불순물의 함유 없이 고순도의 박막을 쉽게 증착할 수 있다.
그러나, 물리적 기상 증착 방법(PVD)은 고체 소오스가 한정되어 있고, 박막의 스텝 커버리지(step coverage)가 좋지 않아 높은 종횡비(aspect ratio)를 갖는 반도체 소자의 제조공정에 더 이상 적용할 수 없게 되었다. 이러한 문제점을 해결하기 위해 무기물 소오스나 유기금속 소오스를 이용하여 화학적 기상 증착 방법(CVD)으로 유전체막의 산화막을 증착하는 연구가 진행되고 있다. 이 경우, 소오스에 대한 제약은 거의 없으며, 박막의 스텝 커버리지가 우수하다.
그러나, 소오스와 환원 가스와의 화학 반응에 의해 박막을 형성하므로 박막 내의 불순물 함유량이 많고, 기상반응에 의한 입자(particle) 오염이 매우 크며, 증착 균일도 및 재현성이 떨어지고, 박막의 화학 조성 조절이 용이하지 않다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 원거리 플라즈마 원자층 증착 방법을 이용한 고유전막 형성시 사이클 수를 조절하여 박막의 조성을 조절함으로써 유전율, 누설 전류, 브레이크다운 전압 및 플랫밴드 전압 값을 조절할 뿐만 아니라, 박막의 결정화 온도를 조절하기 위한 플래시 메모리 소자의 제조방법을 제공하는 데 있다.
본 발명의 제1 실시 예에 따른 플래시 메모리 소자의 제조방법은, 반도체 기판 상부에 터널 산화막, 플로팅 게이트용 도전막 및 제1 산화막을 순차적으로 형성하는 단계와, 전체 구조 상부에 원거리 플라즈마 원자층 증착 방법을 이용하여 고유전막을 형성하는 단계와, 전체 구조 상부에 제2 산화막을 형성하여 상기 제1 산화막, 고유전막 및 제2 산화막으로 이루어진 유전체막을 형성한 후 전체 구조 상부에 컨트롤 게이트용 도전막을 형성하는 단계를 포함하는 플래시 메모리 소자의 제조방법을 제공한다.
본 발명의 제2 실시 예에 따른 플래시 메모리 소자의 제조방법은, 반도체 기판 상부에 터널 산화막, 플로팅 게이트용 도전막 및 제1 산화막을 순차적으로 형성하는 단계와, 전체 구조 상부에 원거리 플라즈마 원자층 증착방법을 이용하여 제1 질화막, 고유전막 및 제2 질화막을 순차적으로 형성하는 단계와, 상기 제2 질화막 상부에 제2 산화막을 형성하여 상기 제1 산화막, 제1 질화막, 고유전막, 제2 질화막 및 제2 산화막으로 이루어진 유전체막을 형성하는 단계와, 전체 구조 상부에 컨트롤 게이트용 도전막을 형성하는 단계를 포함하는 플래시 메모리 소자의 제조방법을 제공한다.
본 발명의 제3 실시 예에 따른 플래시 메모리 소자의 제조방법은, 반도체 기판 상부에 터널 산화막, 플로팅 게이트용 도전막 및 제1 산화막을 순차적으로 형성하는 단계와, 전체 구조 상부에 원거리 플라즈마 원자층 증착 방법을 이용하여 제1 질화막, 제1 고유전막, 제2 질화막, 제2 고유전막 및 제3 질화막을 순차적으로 형성하는 단계와, 전체 구조 상부에 제2 산화막을 형성하여 상기 제1 산화막, 제1 질화막, 제1 고유전막, 제2 질화막, 제2 고유전막, 제3 질화막 및 제2 산화막으로 이루어진 유전체막을 형성하는 단계와, 전체 구조 상부에 컨트롤 게이트용 도전막을 형성하는 단계를 포함하는 플래시 메모리 소자의 제조방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시 예를 상세히 설명하면 다음과 같다.
도 1은 본 발명에 적용되는 원거리 플라즈마 원자층 증착 방법(Remote Plasma Atomic Layer Deposition)을 설명하기 위해 도시한 순서도이다.
도 1을 참조하면, 원거리 플라즈마 원자층 증착 방법은 실리콘 소오스 가스(10)를 공급하여 반도체 기판 표면에 한 층의 소오스를 화학적으로 흡착시키고 여분의 물리적 흡착된 소오스들을 퍼지가스를 흘려보내어 퍼지시킨(11) 다음, 한 층의 소오스에 반응 가스를 원거리 플라즈마로 공급(12)하여 한 층의 소오스와 반응 가스를 화학 반응시켜 원하는 원자층 박막을 증착하고 여분의 반응 가스는 퍼지가스를 흘려보내 퍼지시키는(11) 과정을 한 사이클(A)로 하고, 이 사이클을 여러 번 반복(B) 진행하여 요구하는 두께의 박막을 증착한다.
상술한 바와 같은 원거리 플라즈마 원자층 증착 방법은 불순물이 적으며 높은 밀도의 박막을 얻을 수 있다. 또한, 플라즈마에 의해 발생된 이온 충돌(ion bombardment)에 의한 영향을 최소화하고, 반응성 라디컬(radical)만 유입시킴으로 균일한 두께를 유지할 수 있으며 두께 조절 또한 용이하다. 그리고 플라즈마로 성장시킨 박막은 좋은 물리적 전기적 특성을 보일 뿐만 아니라 탄소나 산소와 같은 불순물을 줄이고, 활성화 에너지를 낮추어 저온에서 증착하기 때문에 써멀버짓(thermal budget)에 의한 터널 산화막의 신뢰성 저하를 막을 수 있다. 또한, 산소, 수소, 질소, N2O, NO 등과 같이 안정적인 기체를 플라즈마로 이용함으로써 반응성 높은 라디컬을 만들 수 있다. 따라서, 전구체와 반응기체의 선택의 폭이 넓어지게 되었다.
한편, 공정변수인 플라즈마의 입력 파워를 증가시키면 전자와 라디컬의 밀도가 증가하여 증착 속도가 빨라지고, 압력을 줄이면 라디컬의 확산속도와 전자에너지를 활성종에 전달하는 효율이 증가한다. 상기와 같이 플라즈마 조건의 최적화를 통해 생산성과 박막 특성을 극대화시킬 수 있다.
도 2a 내지 도 2c는 본 발명의 제1 실시 예에 따른 플래시 메모리 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 2a를 참조하면, 반도체 기판(100) 상부에 터널 산화막(102) 및 플로팅 게이트용 도전막(104)을 순차적으로 형성한 후 전체 구조 상부에 제1 산화막(106)을 형성한다. 이때, 제1 산화막(106)은 SiO2로 형성한다.
도 2b를 참조하면, 원거리 플라즈마 원자층 증착 방법, 원자층 증착 방법 또는 직접적인(direct) 플라즈마 원자층 증착 방법을 이용하여 전체 구조 상부에 고유전막(108)을 사이클 수를 조절하면서 형성한다. 이때, 고유전막(108)은 소오스 가스인 메탈 유기물 또는 할로겐(halide)과 반응 가스인 O2, N2, H2, H2O, NO, N2O 또는 Ar 가스와 플라즈마를 이용하여 형성한다.
상기의 고유전막(108)은 SiO2의 유전 상수, 즉, 3.9보다 큰 유전 상수를 갖는 유전체 물질을 말하며, Al2O3, HfO2, ZrO2, SiON, La2O3,Y2O3, TiO2, CeO2, N2O3, Ta2O5 등 중 적어도 둘 이상을 서로 혼합한 산화 물질로 형성하거나, 혼합된 산화 물질에 질소가 혼합된 물질인 HfAlON, ZrAlON, HfSiON, ZrSiON, LaAlON, LaSiON 또는 TiAlON으로 형성한다. 이는 원거리 플라즈마 원자층 증착 방법에서 사이클 수를 조절하여 Hf, Al, Zr, Si, O 및 N의 조성을 쉽게 조절할 수 있으며, 조성 조절에 따라 유전율, 누설 전류, 브레이크다운 전압(breakdown voltage) 및 플랫밴드 전압(flatband voltage) 값을 조절할 수 있을 뿐만 아니라, 누설 전류에 민감한 박막의 결정화 온도를 조절할 수 있어 원하는 박막을 형성할 수 있다.
도 2c를 참조하면, 전체 구조 상부에 제2 산화막(110)을 형성하여 제1 산화막(106), 고유전막(108) 및 제2 산화막(110)으로 이루어진 유전체막(112)을 형성한다. 이때, 제2 산화막(110)은 SiO2로 형성한다. 전체 구조 상부에 컨트롤 게이트용 도전막(114)을 형성한다.
도 3a 내지 도 3c는 본 발명의 제2 실시 예에 따른 플래시 메모리 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 3a를 참조하면, 반도체 기판(200) 상부에 터널 산화막(202) 및 플로팅 게이트용 도전막(204)을 순차적으로 형성한 후 전체 구조 상부에 제1 산화막(206)을 형성한다. 이때, 제1 산화막(206)은 SiO2로 형성한다.
도 3b를 참조하면, 전체 구조 상부에 원거리 플라즈마 원자층 증착방법을 이용하여 제1 질화막(208)을 형성한다. 이때, 제1 질화막(208)은 소오스 가스인 메탈 유기물 또는 할로겐(halide)과 반응 가스인 NO, N2O, N2 또는 NH3 플라즈마로 형성 한다. 원거리 플라즈마 원자층 증착 방법, 원자층 증착 방법 또는 직접적인(direct) 플라즈마 원자층 증착 방법을 이용하여 전체 구조 상부에 고유전막(210)을 사이클 수를 조절하면서 형성한다. 이때, 고유전막(210)은 소오스 가스인 메탈 유기물 또는 할로겐(halide)과 반응 가스인 O2, N2, H2, H2O, NO, N2O 또는 Ar 가스와 플라즈마를 이용하여 형성한다.
상기의 고유전막(210)은 SiO2의 유전 상수, 즉, 3.9보다 큰 유전 상수를 갖는 유전체 물질을 말하며, Al2O3, HfO2, ZrO2, SiON, La2O3,Y2O3, TiO2, CeO2, N2O3, Ta2O5 등 중 적어도 둘 이상을 서로 혼합한 산화 물질로 형성하거나, 혼합된 산화 물질에 질소가 혼합된 물질인 HfAlON, ZrAlON, HfSiON, ZrSiON, LaAlON, LaSiON 또는 TiAlON으로 형성한다. 이는 원거리 플라즈마 원자층 증착방법에서 사이클 수를 조절하여 Hf, Al, Zr, Si, O 및 N의 조성을 쉽게 조절할 수 있으며, 조성 조절에 따라 유전율, 누설 전류, 브레이크다운 전압 및 플랫밴드 전압 값을 조절할 수 있을 뿐만 아니라, 누설 전류에 민감한 박막의 결정화 온도를 조절할 수 있어 원하는 박막을 형성할 수 있다.
전체 구조 상부에 원거리 플라즈마 원자층 증착방법을 이용하여 제2 질화막(212)을 형성한다. 이때, 제2 질화막(212)은 소오스 가스인 메탈 유기물 또는 할로겐(halide)과 반응 가스인 NO, N2O, N2 또는 NH3 플라즈마로 형성한다.
도 3c를 참조하면, 전체 구조 상부에 제2 산화막(214)을 형성하여 제1 산화 막(206), 제1 질화막(208), 고유전막(210), 제2 질화막(212) 및 제2 산화막(214)으로 이루어진 유전체막(216)을 형성한다. 이때, 제2 산화막(214)은 SiO2로 형성한다. 전체 구조 상부에 컨트롤 게이트용 도전막(218)을 형성한다.
도 4a 내지 도 4c는 본 발명의 제3 실시 예에 따른 플래시 메모리 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 4a를 참조하면, 반도체 기판(300) 상부에 터널 산화막(302) 및 플로팅 게이트용 도전막(304)을 순차적으로 형성한 후 전체 구조 상부에 제1 산화막(306)을 형성한다. 이때, 제1 산화막(306)은 SiO2로 형성한다.
도 4b를 참조하면, 전체 구조 상부에 원거리 플라즈마 원자층 증착방법을 이용하여 제1 질화막(308), 제1 고유전막(310), 제2 질화막(312), 제2 고유전막(314) 및 제3 질화막(316)을 순차적으로 형성한다. 이때, 제1, 제2 및 제3 질화막(308, 312 및 316)은 소오스 가스인 메탈 유기물 또는 할로겐(halide)과 반응 가스인 NO, N2O, N2 또는 NH3 플라즈마를 이용하여 형성하고, 제1 및 제2 고유전막(310 및 314)은 원거리 플라즈마 원자층 증착 방법, 원자층 증착 방법 또는 직접적인(direct) 플라즈마 원자층 증착 방법을 이용하여 사이클 수를 조절하면서 형성한다. 여기서, 제1 및 제2 고유전막은(310 및 314) 소오스 가스인 메탈 유기물 또는 할로겐과 반응 가스인 O2, N2, H2, H2O, NO, N2O 또는 Ar 가스와 플라즈마를 이용하여 형성한다.
상기의 제1 및 제2 고유전막(310 및 314)은 SiO2의 유전 상수, 즉, 3.9보다 큰 유전 상수를 갖는 유전체 물질을 말하며, Al2O3, HfO2, ZrO2, SiON, La2O3,Y2O3, TiO2, CeO2, N2O3, Ta2O5 등 중 적어도 둘 이상을 서로 혼합한 산화 물질로 형성하거나, 혼합된 산화 물질에 질소가 혼합된 물질인 HfAlON, ZrAlON, HfSiON, ZrSiON, LaAlON, LaSiON 또는 TiAlON으로 형성한다. 이는 원거리 플라즈마 원자층 증착 방법에서 사이클 수를 조절하여 Hf, Al, Zr, Si, O 및 N의 조성을 쉽게 조절할 수 있으며, 조성 조절에 따라 유전율, 누설 전류, 브레이크다운 전압 및 플랫밴드 전압 값을 조절할 수 있을 뿐만 아니라, 누설 전류에 민감한 박막의 결정화 온도를 조절할 수 있어 원하는 박막을 형성할 수 있다.
도 4c를 참조하면, 전체 구조 상부에 제2 산화막(318)을 형성하여 제1 산화막(306), 제1 질화막(308), 제1 고유전막(310), 제2 질화막(312), 제2 고유전막(314), 제3 질화막(316) 및 제2 산화막(318)으로 이루어진 유전체막(320)을 형성한다. 이때, 제2 산화막(320)은 SiO2로 형성한다. 전체 구조 상부에 컨트롤 게이트용 도전막(322)을 형성한다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명의 효과는 다음과 같다.
첫째, 원거리 플라즈마 원자층 증착 방법을 이용하여 고유전막을 형성함으로써 조밀한 박막을 형성할 수 있다.
둘째, 원거리 플라즈마 원자층 증착 방법을 이용한 고유전막 형성시 사이클 수를 조절하여 박막의 조성을 조절함으로써 유전율, 누설 전류, 브레이크다운 전압 및 플랫밴드 전압 값을 조절할 수 있을 뿐만 아니라, 박막의 결정화 온도를 조절할 수 있다.
셋째, 고유전막 형성 전후 또는 고유전막 내에 질화막을 형성함으로써 전하 보존 특성을 향상시킬 수 있다.
넷째, 낮은 온도에서 실시하는 원거리 플라즈마 원자층 증착 방법을 이용하여 고유전막을 형성함으로써 써멀버짓에 의한 터널 산화막의 신뢰성 저하를 막을 수 있다.
다섯째, 높은 유전 상수를 갖는 고유전막을 형성함으로써 충전용량의 증가와 절연 파괴전압의 상승을 구현할 수 있다.

Claims (7)

  1. 반도체 기판 상부에 터널 산화막, 플로팅 게이트용 도전막 및 제1 산화막을 순차적으로 형성하는 단계;
    전체 구조 상부에 원거리 플라즈마 원자층 증착 방법을 이용하여 고유전막을 형성하는 단계; 및
    전체 구조 상부에 제2 산화막을 형성하여 상기 제1 산화막, 고유전막 및 제2 산화막으로 이루어진 유전체막을 형성한 후 전체 구조 상부에 컨트롤 게이트용 도전막을 형성하는 단계를 포함하는 플래시 메모리 소자의 제조방법.
  2. 반도체 기판 상부에 터널 산화막, 플로팅 게이트용 도전막 및 제1 산화막을 순차적으로 형성하는 단계;
    전체 구조 상부에 원거리 플라즈마 원자층 증착방법을 이용하여 제1 질화막, 고유전막 및 제2 질화막을 순차적으로 형성하는 단계;
    상기 제2 질화막 상부에 제2 산화막을 형성하여 상기 제1 산화막, 제1 질화막, 고유전막, 제2 질화막 및 제2 산화막으로 이루어진 유전체막을 형성하는 단계; 및
    전체 구조 상부에 컨트롤 게이트용 도전막을 형성하는 단계를 포함하는 플래시 메모리 소자의 제조방법.
  3. 반도체 기판 상부에 터널 산화막, 플로팅 게이트용 도전막 및 제1 산화막을 순차적으로 형성하는 단계;
    전체 구조 상부에 원거리 플라즈마 원자층 증착 방법을 이용하여 제1 질화막, 제1 고유전막, 제2 질화막, 제2 고유전막 및 제3 질화막을 순차적으로 형성하는 단계;
    전체 구조 상부에 제2 산화막을 형성하여 상기 제1 산화막, 제1 질화막, 제1 고유전막, 제2 질화막, 제2 고유전막, 제3 질화막 및 제2 산화막으로 이루어진 유전체막을 형성하는 단계; 및
    전체 구조 상부에 컨트롤 게이트용 도전막을 형성하는 단계를 포함하는 플래시 메모리 소자의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 고유전막, 제1 및 제2 고유전막은 소오스 가스인 메탈 유기물 또는 할로겐(halide)과 반응 가스인 O2, N2, H2, H2O, NO, N2O 또는 Ar 가스와 플라즈마를 이용하여 형성하는 플래시 메모리 소자의 제조방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 고유전막, 제1 및 제2 고유전막은 Al2O3, HfO2, ZrO2, SiON, La2O3,Y2O3, TiO2, CeO2, N2O3, Ta2O5 등 중 적어도 둘 이상을 서로 혼합한 산화 물질이거나, 혼합된 상기 산화 물질에 질소가 혼합된 물질인 HfAlON, ZrAlON, HfSiON, ZrSiON, LaAlON, LaSiON 또는 TiAlON인 플래시 메모리 소자의 제조방법.
  6. 제2항 또는 제3항에 있어서, 상기 제1, 제2 및 제3 질화막은 소오스 가스인 메탈 유기물 또는 할로겐과 반응 가스인 NO, N2O, N2 또는 NH3 플라즈마로 형성하는 플래시 메모리 소자의 제조방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 고유전막, 제1 및 제2 고유전막은 상기 원거리 플라즈마 원자층 증착방법 대신에 직접적인(direct) 플라즈마 원자층 증착 방법 또는 원자층 증착 방법으로 형성하는 플래시 메모리 소자의 제조방법.
KR1020060024432A 2006-03-16 2006-03-16 플래시 메모리 소자의 제조방법 KR100927751B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060024432A KR100927751B1 (ko) 2006-03-16 2006-03-16 플래시 메모리 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060024432A KR100927751B1 (ko) 2006-03-16 2006-03-16 플래시 메모리 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20070094154A true KR20070094154A (ko) 2007-09-20
KR100927751B1 KR100927751B1 (ko) 2009-11-20

Family

ID=38688092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060024432A KR100927751B1 (ko) 2006-03-16 2006-03-16 플래시 메모리 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100927751B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100932321B1 (ko) * 2006-12-28 2009-12-16 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조 방법
KR102205405B1 (ko) * 2019-07-19 2021-01-19 충남대학교 산학협력단 플래시 메모리 소자 및 그의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462175B1 (ko) * 2002-02-08 2004-12-16 삼성전자주식회사 부유게이트를 갖는 비휘발성 메모리 소자의 셀 및 그제조방법
KR100482747B1 (ko) * 2002-12-18 2005-04-14 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR100587670B1 (ko) * 2004-01-08 2006-06-08 삼성전자주식회사 비휘발성 메모리 셀의 유전막 형성방법
KR100541157B1 (ko) * 2004-02-23 2006-01-10 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100932321B1 (ko) * 2006-12-28 2009-12-16 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조 방법
KR102205405B1 (ko) * 2019-07-19 2021-01-19 충남대학교 산학협력단 플래시 메모리 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
KR100927751B1 (ko) 2009-11-20

Similar Documents

Publication Publication Date Title
US8399365B2 (en) Methods of forming titanium silicon oxide
US8951903B2 (en) Graded dielectric structures
KR100550641B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막 및 그 제조방법
US7601649B2 (en) Zirconium-doped tantalum oxide films
US7192824B2 (en) Lanthanide oxide / hafnium oxide dielectric layers
KR100894098B1 (ko) 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법
US8154066B2 (en) Titanium aluminum oxide films
US7875912B2 (en) Zrx Hfy Sn1-x-y O2 films as high k gate dielectrics
US8455959B2 (en) Apparatus containing cobalt titanium oxide
US7510983B2 (en) Iridium/zirconium oxide structure
US7851285B2 (en) Non-volatile memory device and method for fabricating the same
US9064866B2 (en) High-k dielectrics with gold nano-particles
KR20080049500A (ko) 전하 트랩형 반도체 메모리 소자
US7507644B2 (en) Method of forming dielectric layer of flash memory device
KR100859256B1 (ko) 반도체 소자 및 그 제조 방법
KR100927751B1 (ko) 플래시 메모리 소자의 제조방법
KR101494274B1 (ko) 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 비휘발성 메모리 셀
KR100833445B1 (ko) 플래시 메모리 소자의 제조방법
KR20090068001A (ko) 전하 트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080611

Effective date: 20090727

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee