JPH0682651B2 - 半導体装置用エピタキシヤル絶縁膜とその製造方法 - Google Patents

半導体装置用エピタキシヤル絶縁膜とその製造方法

Info

Publication number
JPH0682651B2
JPH0682651B2 JP60115305A JP11530585A JPH0682651B2 JP H0682651 B2 JPH0682651 B2 JP H0682651B2 JP 60115305 A JP60115305 A JP 60115305A JP 11530585 A JP11530585 A JP 11530585A JP H0682651 B2 JPH0682651 B2 JP H0682651B2
Authority
JP
Japan
Prior art keywords
substrate
insulating film
rare earth
semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60115305A
Other languages
English (en)
Other versions
JPS61274328A (ja
Inventor
一正 高木
憲三 須佐
俊雄 小林
孝信 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60115305A priority Critical patent/JPH0682651B2/ja
Priority to KR1019860004025A priority patent/KR900001667B1/ko
Priority to EP86107206A priority patent/EP0203578A3/en
Publication of JPS61274328A publication Critical patent/JPS61274328A/ja
Publication of JPH0682651B2 publication Critical patent/JPH0682651B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441Deposition of conductive or insulating materials for electrodes
    • H01L21/445Deposition of conductive or insulating materials for electrodes from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441Deposition of conductive or insulating materials for electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に使用されるエピタキシャル絶縁膜
とその製造方法に係り、特にダイヤモンド構造もしくは
立方晶ZnS構造を有する半導体基体上に形成するのに好
適なエピタキシャル絶縁膜に関する。
〔発明の背景〕
現在、MOS型半導体装置をはじめ、多くの半導体装置の
絶縁膜にはSiO2、Si3N4等の非晶質膜が幅広く使用され
ている。しかしながら、ゲート幅の微細化にともない、
酸化物・半導体界面の状態が素子特性に強い影響を及ぼ
すようになり、非晶質膜よりも半導体と格子の連続性を
有する絶縁膜が必要になってきた。一方、GaAsに代表さ
れる化合物半導体では、熱酸化膜を絶縁膜として使えな
いという問題がある。
これらの問題を解決する方法としては、半導体材料と格
子整合のあるエピタキシャル絶縁膜の使用がある。半導
体単結晶上に絶縁材料の単結晶薄膜をエピタキシャル成
長させる例は、ファロウら(Farrow et al)による“エ
ムビーイー・グロウン フルオライド フイルムズ:ア
ニュークラス オブ エピタキシャル ディーレクト
リックス(MBE−grown fluoride films:A new class of
epitaxial dielectrics)”と題するジャナール・オブ
・ザ・バキウム・サイエンス・テクノロジィ(J.Vac.Sc
i.Technol.)19(3)、Sept/Oct.1981、p.415〜420所
載の論文およびイシワラら(Ishiwara et al)による
“エピタキシャル・グロウム・オブ・フルオライド・フ
ィルムズ オン・シリコン・サブストレイト(EPITAXIA
L GROWTH OF FLUORIDE FILMS ON SILICON SUBSTRATE
S)”と題するマテリアル・リサーチ・ソサエティ・シ
ンポジウム・プロシーディングス(Mat.Res.Soc.Symp.P
roc.)第25巻(1984)第393〜403頁所載の論文において
報告されている。
両者は共にCaF2に代表されるアルカリ土類弗化物を絶縁
膜として使用し、前者はMBE(分子線エピタキシ)法に
よって、Si、InP、CdTe、(Hg,Cd)Te上に、後者は通常
の真空蒸着法によって、Si上に前記弗化物膜をエピタキ
シャル成長させたものである。前記弗化物は前記のよう
な半導体と結晶構造が似ており、しかもこれら弗化物の
格子定数の大きさは前記半導体のそれに近く、かつ混晶
を作製することにより、格子定数の整合を図ることがで
きる。これらの理由から、上記の方法により、アルカリ
土類弗化物のエピタキシャル膜が上記半導体上に形成さ
れている。
アルカリ土類弗化物は電気比抵抗が高く、絶縁材料に適
しているが、熱膨脹率が約19×10-6/Kで、Si、GaPの約
3×10-6/K、InP、GaAsの約5×10-6/K、Ge、ZnS、ZnSe
の約6〜7×10-6に比べて3〜6倍位大きい。そのた
め、400℃以上の成長温度から室温に下がる間に成長膜
に歪が入りやすいものがある。
一方、基板とその上に形成する絶縁膜の格子定数のミス
マッチは、BaF2とInPで+5.48、BaF2とCdTeで−4.46
%、SrF2とInPで−1.2%、CaF2とSiで+0.61%、混晶の
(CaF2)0.58(CdF2)0.42とSi及び(SrF2)0.8(BaF2)0.2とIn
Pで0であり、エピタキシャル膜の成長が可能である。
以上においても示されているように、アルカリ土類金属
弗化物同志の適当な混晶を選ぶことにより格子定数のミ
スマッチを小さくすることはできるが、熱膨脹率の大き
な違いを減少させることはできない欠点がある。
〔発明の目的〕
本発明の目的は、結晶構造がダイヤモンド構造もしくは
立方晶ZnS構造を有する半導体単結晶基体上にエピタキ
シャル成長させることができる絶縁材料単結晶薄膜およ
びその製造方法を提供することにある。
〔発明の概要〕
本発明は、結晶構造がダイヤモンド構造(例えばSi、Ge
等)、もしくは、立方晶ZnS構造(例えばGaP、GaAs、In
P、InAs等)を有する半導体材料基体上にエピタキシャ
ル成長させることができる絶縁薄膜材料として、Ln2O3
〔ここで、Lnはイットリウム(Y)、スカンジウム(S
c)および希土類金属元素のうちから選ばれた少なくと
も一つの元素〕なる分子式で表わされる金属酸化物が適
していることを見出したことに基づいている。
希土類金属酸化物は、結晶構造がC−レアアース(C−
Rare Earth)構造を有しており、それらの格子定数は希
土類金属元素の種類によって変化するが、その値はほぼ
9.845〜11.40Åの範囲にある。一方、上記のダイヤモン
ド構造もしくは立方晶ZnS構造を有する半導体の格子定
数はほぼ5.4307〜6.0584Åの範囲にあり、前記希土類金
属元素の約2倍前後に相当し、この程度の格子定数のミ
スマッチであれば前記基体上にエピタキシャル成長させ
ることは可能であることが分った。また、熱膨脹率は希
土類金属酸化物は約10×10-6・K-1で、前記半導体の4
〜5×10-6・K-1の2倍弱で、アルカリ土類金属弗化物
に比較して、エピタキシャル膜と半導体基板中に発生す
る熱歪を小さくすることができる。
本発明のエピタキシャル絶縁薄膜は、真空蒸着装置中で
希土類金属元素を抵抗加熱、電子ビーム加熱等により蒸
発させながら、所定分圧をもった酸素ガスまたはH2Oの
ように酸素を含む酸化性ガスを導入することにより、該
装置内に配置した半導体単結晶基体上にC−レアアース
結晶構造の金属酸化物薄膜をエピタキシャル成長させる
ことによって形成することができる。
〔発明の実施例〕
以下、本発明を実施例によって詳細に説明する。
第1図は本発明の絶縁膜の製造に使用した真空蒸着装置
の概略説明図である。
Si(100)単結晶基板3(直径50mm)に表面清浄化処理
を施こした後、該基板3を真空蒸着装置1中のヒータ付
基板支持台2上に取り付け、該装置1中を真空排気管6
を通して2×10-8Torrまで排気し、その後、基板3を40
0℃まで加熱した。そして、排気を行ないながら、装置
1内の酸素分圧が5×10-5Torrになるように酸素導入管
7から酸素を導入した。この状態で、金属ユーロピウム
(Eu)5を容れたタンタル(Ta)製ボートヒータ4を抵
抗加熱により加熱して0.5Å/Sの成膜速度で蒸着した。
そして、膜厚200Åまで蒸着した後、RHEED法(反射高速
電子線回折法)により該薄膜を評価した結果、薄膜はEu
2O3であり、Si基板3と同じ(100)の面方位を有してお
り、エピタキシャル成長していた。また、該薄膜断面を
高分解能透過電子顕微鏡で観察した結果、基板のSiと薄
膜のEu2O3の間には格子像の連続性があることが確認さ
れた。上記のEu2O3絶縁膜上にAl電極を形成し、該絶縁
膜の耐圧を調べたところ、7×106V/cmの大きさで、電
極面積依存性がなく、ピンホール等の欠陥が少ないこと
が分った。
実施例2 実施例1の場合と同様に、Si(100)単結晶基板3を真
空蒸着装置1中に入れ、該装置中を2×10-8Torrまで真
空にした後、基板3を250℃に加熱した。上記真空度を
保持した状態で、Euを2Åの厚さに蒸着した。その後、
上記装置中の酸素分圧が1×10-4Torrになるように酸素
を導入し、この状態でEuをさらに1Å/Sの成膜速度で、
膜厚が100Åになるまで蒸着した。得られた薄膜を実施
例1と同じように、RHEED法および透過電子顕微鏡によ
って評価した結果、Si基板上へのエピタキシャル成長と
薄膜、基板界面の連続性が確認された。さらに、酸素を
導入する代りに、H2Oを5×10-4Torr導入した場合に
も、Eu2O3のエピタキシャル成長が確認された。また、
耐圧を測定したところ、6.8×106V/cmであった。
実施例3 GaAs(100)単結晶基板上に実施例2と同じプロセス
で、ランタン(La)およびネオジウム(Nd)を同時に酸
素を含む雰囲気中で蒸着した。すなわち、到達真空度を
2×10-8Torr、基板温度を250℃、酸素分圧を1×10-4T
orrとした。LaとNdの蒸着速度はそれぞれ0.7Å/Sおよび
0.3Å/Sであった。形成された薄膜は(La・Nd)2O3の混晶
酸化物で、格子定数は11.30Åであり、GaAs単結晶基板
上にエピタキシャル成長した。
実施例4 実施例1に示した方法によって形成したEu2O3エピタキ
シャル絶縁膜上にさらにSi膜を形成した。その方法は酸
素分圧が5×10-5Torrの雰囲気中でEuを蒸着した後、酸
素の導入を止め、真空蒸着装置中を2×10-8Torrまで真
空に排気した。この状態で、基板を700℃に加熱すると
同時にSiを電子ビーム加熱によって2Å/Sの成膜速度で
膜厚1000Åに蒸着した。
形成したSi薄膜はEu2O3薄膜上にエピタキシャル成長
し、基板に用いたSi単結晶と同じ(100)面方位を有し
ていた。
実施例5 実施例1と同様にSi(100)単結晶基板上にイットリウ
ム(Y)を酸素を含む雰囲気中で蒸着した。すなわち、
到達真空度を1×10-8Torr、基板温度を300℃、酸素分
圧を1×10-4Torrとした。Yの蒸着は電子ビーム加熱に
より行ない、成膜速度は1Å/Sであった。Yの場合に
も、Euの場合と同様に、Si基板上にC−レアアース結晶
構造を有するY2O3薄膜がエピタキシャル成長しているこ
とがRHEED法によって確認された。Y2O3薄膜の絶縁耐圧
は、5.0×106V/cmであった。
実施例6 実施例5と同じ方法により、テルビウム(Tb)をSi(10
0)単結晶基板上に蒸着した。酸素分圧、到達真空度、
基板温度は実施例5と同じであった。Tbの蒸着も電子ビ
ーム加熱によって行ない、成膜速度は0.5Å/Sであっ
た。Si基板上に形成された膜はC−レアアース構造をも
つTb2O3になっており、基板と同じ方位関係をもってい
た。この膜の絶縁耐圧は6.2×106V/cmであった。
実施例7 酸化ガドリニウム(Gd)薄膜をスパッタ法によって、Si
(100)単結晶基板上に形成した。ターゲットは石英ガ
ラス板(直径150mm)上にGdの正方形ペレット(10mm
角)を敷きつめたものを用いた。到達真空度5×10-8To
rrまでスパッタ装置を真空にした後、Ar+5%O2ガスを
導入し、ガス流量を調節するメインバルブの調整によ
り、同装置中の圧力を5×102Torrにした。投入した高
周波電力は200W、基板温度はスパッタ時に200℃、基板
とターゲットの距離は70mmであった。成膜速度は1.2Å/
Sであった。0.1μm厚の膜を形成したところ、Gd2O3
膜がエピタキシャル成長していることが確認できた。こ
の膜の絶縁耐圧は4.9×106V/cmであった。
以上の実施例では、希土類金属酸化物として、Eu2O3
(La・Nd)2O3、Tb2O3、Gd2O3について示したが、希土類金
属元素の化学的、物理的性質の類似性からも、他の希土
類金属酸化物およびそれらの混晶についても、以上の実
施例と同様な効果が得られるものである。また、Scの酸
化物についても同様である。
なお、基板加熱温度は最高800℃程度とすることが好ま
しい。
〔発明の効果〕
以上詳述したところから明らかなように、本発明は結晶
構造がダイヤモンド構造もしくは立方晶ZnS構造を有す
る半導体基体上にエピタキシャル成長させることができ
る金属酸化物絶縁膜材料として、Ln2O3(ここでLnは
Y、Scおよび希土類金属元素のうちから選ばれた少なく
とも一つの元素)なる分子式で表わされる金属酸化物を
用いることができることを見出したものであり、この金
属酸化物薄膜はピンホール等の欠陥が少なく、絶縁膜と
して高耐圧である。また、基板と絶縁膜の間の熱膨脹率
の差がアルカリ土類金属弗化物よりも小さいので、この
絶縁膜を用いた半導体装置の製造工程においても、熱歪
の発生が少なく、さらに半導体基板と絶縁膜と格子定数
のミスマッチも小さくできるので、多層薄膜構造の半導
体装置の作製も可能になるなどの特徴がある。
【図面の簡単な説明】
第1図は本発明の絶縁膜の形成に使用した真空蒸着装置
の概略説明図である。 図において、1は真空蒸着装置、2はヒータ付基板支持
台、3は半導体単結晶基板、4はTaヒータ、5は蒸発原
料、6は真空排気管、7は酸化性ガス導入管である。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】結晶構造がダイヤモンド構造もしくは立方
    晶ZnS構造を有する半導体単結晶基体上にエピタキシャ
    ル成長によって形成された少なくとも一層のC−レアア
    ース結晶構造を有する金属酸化物単結晶薄膜であること
    を特徴とする半導体装置用エピタキシャル絶縁膜。
  2. 【請求項2】特許請求の範囲第1項記載の半導体装置用
    エピタキシャル絶縁膜において、前記C−レアアース構
    造を有する金属酸化物がLn2O3(ここでLnはイットリウ
    ム、スカンジウムおよび希土類金属元素のうちから選ば
    れた少なくとも一つの金属元素)なる分子式で表わされ
    ることを特徴とする半導体装置用エピタキシャル絶縁
    膜。
  3. 【請求項3】結晶構造がダイヤモンド構造もしくは立方
    晶ZnS構造を有する半導体単結晶基体上にLn金属(ここ
    でLnはイットリウム、スカンジウムおよび希土類金属元
    素)の蒸気と酸素ガスまたは酸素を含む酸化性化合物ガ
    スを供給し、該基体上にC−レアアース結晶構造を有す
    るLn2O3なる分子式で表わされる金属酸化物薄膜をエピ
    タキシャル成長させることを特徴とする半導体装置用エ
    ピタキシャル絶縁膜の製造方法。
JP60115305A 1985-05-30 1985-05-30 半導体装置用エピタキシヤル絶縁膜とその製造方法 Expired - Lifetime JPH0682651B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60115305A JPH0682651B2 (ja) 1985-05-30 1985-05-30 半導体装置用エピタキシヤル絶縁膜とその製造方法
KR1019860004025A KR900001667B1 (ko) 1985-05-30 1986-05-23 반도체장치용 에피택셜절연막 및 그 제조방법
EP86107206A EP0203578A3 (en) 1985-05-30 1986-05-27 Semiconductor device having epitaxial insulating film and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60115305A JPH0682651B2 (ja) 1985-05-30 1985-05-30 半導体装置用エピタキシヤル絶縁膜とその製造方法

Publications (2)

Publication Number Publication Date
JPS61274328A JPS61274328A (ja) 1986-12-04
JPH0682651B2 true JPH0682651B2 (ja) 1994-10-19

Family

ID=14659336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60115305A Expired - Lifetime JPH0682651B2 (ja) 1985-05-30 1985-05-30 半導体装置用エピタキシヤル絶縁膜とその製造方法

Country Status (3)

Country Link
EP (1) EP0203578A3 (ja)
JP (1) JPH0682651B2 (ja)
KR (1) KR900001667B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8809548D0 (en) * 1988-04-22 1988-05-25 Somekh R E Epitaxial barrier layers in thin film technology
US6469357B1 (en) * 1994-03-23 2002-10-22 Agere Systems Guardian Corp. Article comprising an oxide layer on a GaAs or GaN-based semiconductor body
US5962883A (en) * 1994-03-23 1999-10-05 Lucent Technologies Inc. Article comprising an oxide layer on a GaAs-based semiconductor body
US6271069B1 (en) * 1994-03-23 2001-08-07 Agere Systems Guardian Corp. Method of making an article comprising an oxide layer on a GaAs-based semiconductor body
JP3753920B2 (ja) * 2000-03-22 2006-03-08 Tdk株式会社 磁性ガーネット単結晶膜及びその製造方法、及びそれを用いたファラデー回転子
KR100601332B1 (ko) 2004-06-10 2006-07-13 박병주 유기 반도체 소자, 그의 제조 방법 및 제조 장치
KR100646239B1 (ko) * 2005-04-20 2006-11-23 주식회사 디토정보기술 다수의 키를 효율적으로 관리할 수 있는 디지털 도어장치
JP5100313B2 (ja) * 2007-10-31 2012-12-19 株式会社東芝 酸化ランタン化合物の製造方法
JP6382629B2 (ja) * 2014-08-07 2018-08-29 大陽日酸株式会社 気相成長装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0055032B1 (en) * 1980-12-23 1986-04-23 National Research Development Corporation Field effect transistors
JPS57211267A (en) * 1981-06-22 1982-12-25 Toshiba Corp Semiconductor device and manufacture thereof

Also Published As

Publication number Publication date
EP0203578A2 (en) 1986-12-03
KR860009482A (ko) 1986-12-23
EP0203578A3 (en) 1989-12-06
KR900001667B1 (ko) 1990-03-17
JPS61274328A (ja) 1986-12-04

Similar Documents

Publication Publication Date Title
US7432550B2 (en) Semiconductor structure including mixed rare earth oxide formed on silicon
US5849163A (en) Process for formation of epitaxial film
Farrow et al. Molecular beam epitaxial growth of high structural perfection, heteroepitaxial CdTe films on InSb (001)
Cho et al. Structural transition of crystalline Y2O3 film on Si (111) with substrate temperature
JPH0682651B2 (ja) 半導体装置用エピタキシヤル絶縁膜とその製造方法
Kao et al. Uniformity and crystalline quality of CoSi2/Si heterostructures grown by molecular beam epitaxy and reactive deposition epitaxy
US6869806B2 (en) Method and apparatus for the production of a semiconductor compatible ferromagnetic film
JPH0354116A (ja) 複合酸化物超電導薄膜および作製方法
EP0562273B1 (en) Method for improving the interface characteristics of CaF2 on silicon
JPH06232058A (ja) エピタキシャル半導体構造製造方法
JPH02258700A (ja) 強誘電体薄膜及びその製造法
US5041200A (en) Method of manufacturing crystalline thin-film of rare-earth compounds
JP2747173B2 (ja) 酸化物高温超伝導体単結晶薄膜形成方法
Park et al. Growth of polycrystalline silicon at low temperature on hydrogenated macrocrystalline silicon (μ c-Si: H) seed layer
JPS62174942A (ja) 半導体装置用エピタキシヤル絶縁膜とその製造方法
JPS62281432A (ja) 半導体装置用エピタキシヤル絶縁膜の構造
JPH06101465B2 (ja) 半導体装置用エピタキシヤル絶縁膜の形成方法
JPS6263419A (ja) 多結晶シリコン薄膜の形成方法
JP2541037B2 (ja) 酸化物超電導薄膜合成方法
Francombe et al. 2.5 Growth Of Epitaxial Films by Sputtering
JPS62298119A (ja) 半導体装置
JPH09309795A (ja) 立方晶窒化アルミニウム薄膜およびその合成方法
JPH0725698A (ja) 希土類金属酸化物の単結晶薄膜の製造方法
JP2863238B2 (ja) シリコン基板上に原子層制御した酸化物層を有する積層体及びその製造方法
JPH01257379A (ja) 超電導装置の製造方法