JP2021170654A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021170654A
JP2021170654A JP2021108307A JP2021108307A JP2021170654A JP 2021170654 A JP2021170654 A JP 2021170654A JP 2021108307 A JP2021108307 A JP 2021108307A JP 2021108307 A JP2021108307 A JP 2021108307A JP 2021170654 A JP2021170654 A JP 2021170654A
Authority
JP
Japan
Prior art keywords
layer
oxide
semiconductor layer
oxide semiconductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2021108307A
Other languages
English (en)
Inventor
舜平 山崎
Shunpei Yamazaki
健一 岡崎
Kenichi Okazaki
光男 増山
Mitsuo Masuyama
拓哉 半田
Takuya Handa
正寛 渡邊
Masahiro Watanabe
肇 徳永
Hajime Tokunaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021170654A publication Critical patent/JP2021170654A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices

Abstract

【課題】酸化物半導体層を用いたトランジスタに安定した電気特性を付与する。また、当該トランジスタを有する信頼性の高い半導体装置を提供する。【解決手段】酸化物層および酸化物半導体層からなる多層膜と、酸化物層と接して設けられたゲート絶縁膜と、ゲート絶縁膜を介して前記多層膜と重ねて設けられたゲート電極と、を有し、酸化物層は、酸化物半導体層と共通の元素を含み、かつ酸化物半導体層よりもエネルギーギャップが大きく、酸化物層と酸化物半導体層との間における組成が連続的に変化する半導体装置である。【選択図】図１

Description

本発明は、半導体装置およびその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置
全般をいい、電気光学装置、半導体回路および電子機器などは全て半導体装置である。
絶縁表面を有する基板上に形成された半導体層を用いて、トランジスタを構成する技術が
注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用
されている。トランジスタに適用可能な半導体層としてシリコン層が知られている。
トランジスタの半導体層に用いられるシリコン層は、用途によって非晶質シリコン層と多
結晶シリコン層とが使い分けられている。例えば、大型の表示装置を構成するトランジス
タに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコン層を用いる
と好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタ
に適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコン
層を用いると好適である。多結晶シリコン層は、非晶質シリコン層に対し高温での熱処理
、またはレーザ光処理を行うことで形成する方法が知られる。
さらに、近年では酸化物半導体層が注目されている。例えば、キャリア密度が１０１８／
ｃｍ３未満であるインジウム、ガリウムおよび亜鉛を含む酸化物半導体層を用いたトラン
ジスタが開示されている（特許文献１参照。）。
酸化物半導体層は、スパッタリング法を用いて成膜できるため、大型の表示装置を構成す
るトランジスタに適用することができる。また、酸化物半導体層を用いたトランジスタは
、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現で
きる。また、非晶質シリコン層を用いたトランジスタの生産設備の一部を改良して利用す
ることが可能であるため、設備投資を抑えられるメリットもある。
ところで、酸化物半導体層を用いたトランジスタは、オフ状態において極めてリーク電流
（オフ電流ともいう。）が小さいことが知られている。例えば、酸化物半導体層を用いた
トランジスタの低いリーク特性を応用した低消費電力のＣＰＵなどが開示されている（特
許文献２参照。）。
特開２００６−１６５５２８号公報 米国特許出願公開第２０１２／００３２７３０号明細書
酸化物半導体層を用いたトランジスタの応用が広がるに連れ、信頼性の要求が多様化して
いる。そこで、本発明の一態様は、酸化物半導体層を用いたトランジスタに安定した電気
特性を付与することを課題の一とする。また、当該トランジスタを有する信頼性の高い半
導体装置を提供することを課題の一とする。
本発明の一態様は、酸化物層および酸化物半導体層からなる多層膜と、酸化物層と接して
設けられたゲート絶縁膜と、ゲート絶縁膜を介して多層膜と重ねて設けられたゲート電極
と、を有し、酸化物層は、酸化物半導体層と共通の元素を含み、かつ酸化物半導体層より
もエネルギーギャップが大きく、酸化物層と酸化物半導体層との間における組成が連続的
に変化する半導体装置である。なお、酸化物層と酸化物半導体層との間における組成が連
続的に変化するとは、酸化物層と酸化物半導体層との間に酸化物層と酸化物半導体層の中
間の組成である酸化物層または酸化物半導体層を有することをいう。
または、本発明の一態様は、酸化物層および酸化物半導体層を含む多層膜と、酸化物層と
接して設けられたゲート絶縁膜と、ゲート絶縁膜を介して多層膜と重ねて設けられたゲー
ト電極と、を有し、酸化物層は、酸化物半導体層と共通の元素を含み、かつ酸化物半導体
層よりも伝導帯下端のエネルギーが真空準位に近く、酸化物層と酸化物半導体層との間に
おける組成が連続的に変化する半導体装置である。
酸化物層は、ゲート絶縁膜の対向側（酸化物半導体層のバックチャネル側ともいう。）に
設けられ、伝導帯下端のエネルギーが酸化物半導体層よりも０．０５ｅＶ以上、０．０７
ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．
５ｅＶ以下または０．４ｅＶ以下真空準位に近い酸化物層（バリア層とも呼ぶ。）である
。このとき、酸化物半導体層にはチャネルが形成され、酸化物層にはチャネルが形成され
ない。また、酸化物層は酸化物半導体層と共通の元素を含むため、酸化物層と酸化物半導
体層との間における組成が連続的に変化する。従って、酸化物層と酸化物半導体層との間
に明確な界面が存在せず、界面準位を形成しにくい。酸化物層と酸化物半導体層との間に
界面準位があると、該界面をチャネルとしたしきい値電圧の異なる第２のトランジスタが
形成され、トランジスタの見かけ上のしきい値電圧が変動することがある。従って、酸化
物半導体層のバックチャネル側に酸化物層を設けることにより、トランジスタのしきい値
電圧などの電気特性のばらつきを低減することができる。
酸化物半導体層にチャネルが形成されるトランジスタに安定した電気特性を付与するため
には、酸化物半導体層中の不純物濃度を低減し、高純度真性化することが有効である。高
純度真性化とは、酸化物半導体層を真性または実質的に真性にすることをいう。なお、実
質的に真性という場合、酸化物半導体層のキャリア密度は、１×１０１７／ｃｍ３未満、
１×１０１５／ｃｍ３未満、または１×１０１３／ｃｍ３未満である。酸化物半導体層に
おいて、主成分以外（１ａｔｏｍｉｃ％未満）の軽元素、半金属元素、金属元素などは不
純物となる。例えば、水素、窒素、炭素、シリコン、ゲルマニウム、チタンおよびハフニ
ウムは、酸化物半導体層中で不純物となる。酸化物半導体層中の不純物濃度を低減するた
めには、近接するゲート絶縁膜および酸化物層中の不純物濃度も低減することが好ましい
。
例えば、酸化物半導体層中でシリコンは、不純物準位を形成する。また、該不純物準位が
トラップ中心となることがある。具体的には、酸化物半導体層のシリコン濃度を１×１０
１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに
好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。従って、酸化物半導体層のバッ
クチャネル側にシリコンを含む絶縁膜（酸化シリコン、酸化窒化シリコン、窒化シリコン
、窒化酸化シリコンなど）が設けられないことが好ましい。
また、酸化物半導体層中で水素および窒素は、ドナー準位を形成し、キャリア密度を増大
させてしまう。
例えば、酸化物層は、アルミニウム、シリコン、ガリウム、ゲルマニウム、イットリウム
、ジルコニウム、ランタン、セリウム、ネオジムまたはハフニウム（特にアルミニウムま
たはガリウム）を酸化物半導体層よりも高い原子数比で含む酸化物層とすればよい。具体
的には、酸化物層として、酸化物半導体層よりも前述の元素を１．５倍以上、好ましくは
２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物層を用いる。前述の元素
は酸素と強く結合するため、酸素欠損が酸化物層に生じることを抑制する機能を有する。
即ち、酸化物層は酸化物半導体層よりも酸素欠損が生じにくい酸化物層である。
または、酸化物半導体層がＩｎ−Ｍ−Ｚｎ酸化物であり、酸化物層もＩｎ−Ｍ−Ｚｎ酸化
物であるとき、酸化物半導体層をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化
物層をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ２／ｘ２がｙ１／ｘ
１よりも大きくなる酸化物半導体層および酸化物層を選択する。なお、元素ＭはＩｎより
も酸素との結合力が強い金属元素であり、例えばＡｌ、Ｓｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｌ
ａ、Ｃｅ、ＮｄまたはＨｆ（特にＡｌまたはＧａ）などが挙げられる。好ましくは、ｙ２
／ｘ２がｙ１／ｘ１よりも１．５倍以上大きくなる酸化物半導体層および酸化物層を選択
する。さらに好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも２倍以上大きくなる酸化物半導
体層および酸化物層を選択する。より好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも３倍以
上大きくなる酸化物半導体層および酸化物層を選択する。このとき、酸化物半導体層にお
いて、ｙ１がｘ１以上であるとトランジスタに安定した電気特性を付与できるため好まし
い。ただし、ｙ１がｘ１の３倍以上になると、トランジスタの電界効果移動度が低下して
しまうため、ｙ１はｘ１の３倍未満であると好ましい。
酸化物層の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とす
る。
また、トランジスタのソース電極およびドレイン電極は、酸化物層と接して設けられる。
即ち、トランジスタのソース電極−ドレイン電極間の電流（ドレイン電流ともいう。）は
、酸化物層を介して酸化物半導体層を流れることになる。
半導体装置が大型化または微細化していくと、半導体装置の配線抵抗の影響が大きくなっ
てくる。そのため、配線は抵抗の低い銅を含む層を有する多層膜を用いることが好ましい
。ただし、前述したように、銅は酸化物半導体層中で不純物となる。本発明の一態様に係
る半導体装置では、酸化物層があることで、配線に銅を含む層を有する多層膜を用いた場
合でも、酸化物半導体層中の銅濃度を低くすることができる。なお、配線の一部がソース
電極およびドレイン電極として機能すると、半導体装置の作製工程が簡略化できるため、
好ましい。
本発明の一態様により、酸化物層および酸化物半導体層を含む多層膜を用いることで、ト
ランジスタに安定した電気特性を付与することができる。また、当該トランジスタを有す
る信頼性の高い半導体装置を提供することができる。
本発明の一態様に係る半導体装置を説明する上面図および断面図。 本発明の一態様に係る多層膜の酸素の拡散を説明する図。 本発明の一態様に係る多層膜のバンド構造を説明する図。 本発明の一態様に係る多層膜のバンド構造を説明する図。 本発明の一態様に係る半導体装置の作製方法を説明する断面図。 本発明の一態様に係る半導体装置の作製方法を説明する断面図。 本発明の一態様に係る酸化物層のパーティクル数を示す図。 成膜装置の一例を示す上面図。 成膜室の一例を示す断面図。 加熱処理室の一例を示す断面図。 本発明の一態様に係る半導体装置を説明する上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を説明する断面図。 本発明の一態様に係る半導体装置の作製方法を説明する断面図。 本発明の一態様に係るＥＬ表示装置の一例を示す回路図。 本発明の一態様に係るＥＬ表示装置の一例を示す上面図および断面図。 本発明の一態様に係るＥＬ表示装置の一例を示す断面図。 本発明の一態様に係る液晶表示装置の一例を示す回路図。 本発明の一態様に係る液晶表示装置の一例を示す断面図。 本発明の一態様に係る液晶装置の画素の一例を示す断面図。 本発明の一態様に係る液晶装置の画素の一例を示す断面図。 本発明の一態様に係る液晶装置の画素の一例を示す断面図。 本発明の一態様に係る液晶装置の画素の一例を示す上面図および断面図。 本発明の一態様に係る液晶装置の画素の一例を示す上面図。 本発明の一態様に係る液晶装置の画素の一例を示す上面図。 本発明の一態様に係る半導体装置の一例を示すブロック図。 本発明の一態様に係る半導体装置の一例を示す断面図。 本発明の一態様に係るＣＰＵの一例を示すブロック図。 本発明の一態様に係る電子機器の一例を示す図。 トランジスタのＶｇ−Ｉｄ特性を示す図。 トランジスタのＶｇ−Ｉｄ特性を示す図。 トランジスタのＶｇ−Ｉｄ特性を示す図。 トランジスタのＶｇ−Ｉｄ特性を示す図。 暗状態でのゲートＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示す図。 明状態でのゲートＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示す図。 暗状態でのゲートＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示す図。 明状態でのゲートＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示す図。 暗状態でのゲートＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示す図。 明状態でのゲートＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示す図。 暗状態でのゲートＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示す図。 明状態でのゲートＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示す図。 明状態でのゲートＢＴ試験に用いた白色ＬＥＤのスペクトルを示す図。 ゲートＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性の変動量を示す図。 酸化物層のＴＤＳ分析を示す図。 酸化物層のＸＲＤを示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは当業者であれば
容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈され
るものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符
号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを
同じくし、特に符号を付さない場合がある。
第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示す
ものではない。また、本明細書において発明を特定するための事項として固有の名称を示
すものではない。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）
との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である
。
また、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理
的な接続部分がなく、配線が延在しているだけの場合もある。
また、ソースおよびドレインの機能は、回路動作において電流の方向が変化する場合など
には入れ替わることがある。このため、本明細書においては、ソースおよびドレインの用
語は、入れ替えて用いることができるものとする。
なお、本実施の形態に記載の内容は、適宜組み合わせて用いることができる。
＜１．トランジスタについて＞
以下では、多層膜１０６を用いたトランジスタについて説明する。
＜１−１．トランジスタ構造（１）＞
本項では、ボトムゲート型トランジスタについて説明する。ここでは、ボトムゲート型ト
ランジスタの一種であるボトムゲートトップコンタクト構造（ＢＧＴＣ構造）のトランジ
スタについて図１を用いて説明する。
図１に、ＢＧＴＣ構造であるトランジスタの上面図および断面図を示す。図１（Ａ）は、
トランジスタの上面図を示す。図１（Ａ）において、一点鎖線Ａ１−Ａ２に対応する断面
図を図１（Ｂ）に示す。また、図１（Ａ）において、一点鎖線Ａ３−Ａ４に対応する断面
図を図１（Ｃ）に示す。
図１（Ｂ）に示すトランジスタは、基板１００上に設けられたゲート電極１０４と、ゲー
ト電極１０４上に設けられたゲート絶縁膜１１２と、ゲート絶縁膜１１２上に設けられた
、酸化物半導体層１０６ａ、および酸化物半導体層１０６ａ上に設けられた酸化物層１０
６ｂを含む多層膜１０６と、ゲート絶縁膜１１２および多層膜１０６上に設けられたソー
ス電極１１６ａおよびドレイン電極１１６ｂと、多層膜１０６、ソース電極１１６ａおよ
びドレイン電極１１６ｂ上に設けられた保護絶縁膜１１８と、を有する。
なお、ソース電極１１６ａおよびドレイン電極１１６ｂに用いる導電膜の種類によっては
、酸化物層１０６ｂの一部から酸素を奪い、または混合層を形成し、酸化物層１０６ｂ中
にソース領域１０６ｃおよびドレイン領域１０６ｄを形成することがある。
図１（Ａ）において、ゲート電極１０４と重なる領域において、ソース電極１１６ａとド
レイン電極１１６ｂとの間隔をチャネル長という。ただし、トランジスタが、ソース領域
１０６ｃおよびドレイン領域１０６ｄを含む場合、ゲート電極１０４と重なる領域におい
て、ソース領域１０６ｃとドレイン領域１０６ｄとの間隔をチャネル長といってもよい。
なお、チャネル形成領域とは、多層膜１０６において、ゲート電極１０４と重なり、かつ
ソース電極１１６ａとドレイン電極１１６ｂとに挟まれる領域をいう（図１（Ｂ）参照。
）。また、チャネル領域とは、チャネル形成領域において、電流が主として流れる領域を
いう。ここでは、チャネル領域は、チャネル形成領域中の酸化物半導体層１０６ａ部分で
ある。
なお、ゲート電極１０４は、図１（Ａ）に示すように、多層膜１０６が内側に含まれるよ
うに設けられる。こうすることで、基板１００側から光が入射した際に、多層膜１０６中
で光によってキャリアが生成されることを抑制することができる。即ち、ゲート電極１０
４は遮光膜としての機能を有する。ただし、ゲート電極１０４の外側まで多層膜１０６が
形成されていても構わない。
＜１−１−１．多層膜について＞
以下では、多層膜１０６、ならびに多層膜１０６を構成する酸化物半導体層１０６ａおよ
び酸化物層１０６ｂについて説明する。
酸化物層１０６ｂは、酸化物半導体層１０６ａを構成する酸素以外の元素一種以上から構
成され、伝導帯下端のエネルギーが酸化物半導体層１０６ａよりも０．０５ｅＶ以上、０
．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下
、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近い酸化物層である。このとき、ゲー
ト電極１０４に電界を印加すると、多層膜１０６のうち、伝導帯下端のエネルギーが小さ
い酸化物半導体層１０６ａにチャネルが形成される。即ち、酸化物半導体層１０６ａと保
護絶縁膜１１８との間に酸化物層１０６ｂを有することによって、トランジスタのチャネ
ルを保護絶縁膜１１８と接しない酸化物半導体層１０６ａに形成することができる。また
、酸化物半導体層１０６ａを構成する酸素以外の元素一種以上から酸化物層１０６ｂが構
成されるため、酸化物半導体層１０６ａと酸化物層１０６ｂとの間において、界面散乱が
起こりにくい。従って、酸化物半導体層１０６ａと酸化物層１０６ｂとの間において、キ
ャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。また、酸
化物半導体層１０６ａと酸化物層１０６ｂとの間に界面準位を形成しにくい。酸化物半導
体層１０６ａと酸化物層１０６ｂとの間に界面準位があると、該界面をチャネルとしたし
きい値電圧の異なる第２のトランジスタが形成され、トランジスタの見かけ上のしきい値
電圧が変動することがある。従って、酸化物層１０６ｂを設けることにより、トランジス
タのしきい値電圧などの電気特性のばらつきを低減することができる。
酸化物層１０６ｂは、例えば、アルミニウム、シリコン、ガリウム、ゲルマニウム、イッ
トリウム、ジルコニウム、ランタン、セリウム、ネオジムまたはハフニウム（特にアルミ
ニウムまたはガリウム）を酸化物半導体層１０６ａよりも高い原子数比で含む酸化物層と
すればよい。具体的には、酸化物層１０６ｂとして、酸化物半導体層１０６ａよりも前述
の元素を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で
含む酸化物層を用いる。前述の元素は酸素と強く結合するため、酸素欠損が酸化物層に生
じることを抑制する機能を有する。即ち、酸化物層１０６ｂは酸化物半導体層１０６ａよ
りも酸素欠損が生じにくい酸化物層である。
または、酸化物半導体層１０６ａがＩｎ−Ｍ−Ｚｎ酸化物であり、酸化物層１０６ｂもＩ
ｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物半導体層１０６ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１
：ｚ１［原子数比］、酸化物層１０６ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比
］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなる酸化物層１０６ｂおよび酸化物半
導体層１０６ａを選択する。なお、元素ＭはＩｎよりも酸素との結合力が強い金属元素で
あり、例えばＡｌ、Ｓｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ（特にＡ
ｌまたはＧａ）などが挙げられる。好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍
以上大きくなる酸化物層１０６ｂおよび酸化物半導体層１０６ａを選択する。さらに好ま
しくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きくなる酸化物層１０６ｂおよび酸化
物半導体層１０６ａを選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以
上大きくなる酸化物層１０６ｂおよび酸化物半導体層１０６ａを選択する。このとき、酸
化物半導体層１０６ａにおいて、ｙ１がｘ１以上であるとトランジスタに安定した電気特
性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、トランジスタの
電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。
酸化物層１０６ｂは、上述の通り酸素欠損の生じにくい酸化物層である。酸化物層１０６
ｂに対し、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐ
ｅｃｔｒｏｓｃｏｐｙ）分析を行い、質量電荷比（ｍ／ｚ）が３２である気体分子の放出
量を測定した結果を図４３に示す。なお、図４３では、基板温度が５０℃から測定を開始
し、基板温度が４２０℃となったところまでの結果を示す。
シリコンウェハ上に、酸化物層１０６ｂとして、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：
Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて厚さ
が３５ｎｍとなるように成膜した。なお、酸化物層１０６ｂの成膜は、アルゴンガスおよ
び酸素ガスを混合した成膜ガスを用い、圧力を０．６Ｐａとし、基板の温度を１７０℃と
し、ＡＣ電力を５ｋＷ印加することで行った。
なお、酸素割合が１０％（アルゴンガス：酸素ガス＝９：１）のときの酸化物層１０６ｂ
のＴＤＳ分析結果を図４３（Ａ）に、酸素割合が５０％（アルゴンガス：酸素ガス＝１：
１）のときの酸化物層１０６ｂのＴＤＳ分析結果を図４３（Ｂ）に、酸素割合が１００％
（アルゴンガス：酸素ガス＝０：１）のときの酸化物層１０６ｂのＴＤＳ分析結果を図４
３（Ｃ）に、それぞれ示す。
図４３より、いずれの酸化物層１０６ｂも、５０℃から４２０℃の範囲において、酸素分
子の放出がほとんど確認されないことがわかった。従って、酸化物層１０６ｂは酸素欠損
の生じにくい酸化物層であることがわかる。
次に、酸化物層１０６ｂの緻密さついて説明する。酸化物層１０６ｂが緻密であると、製
造時のプラズマなどによってダメージが入りにくく、安定した電気特性のトランジスタと
することができる。
酸化物層１０６ｂの膜密度を、Ｘ線反射率（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｉｏｎ
）測定法によって評価した。なお、石英基板上に、測定対象である酸化物層１０６ｂを、
Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲッ
トを用いて、スパッタリング法にて厚さが３５ｎｍとなるように成膜した。なお、酸化物
層１０６ｂの成膜は、アルゴンガスおよび酸素ガスを混合した成膜ガスを用い、圧力を０
．３Ｐａまたは０．６Ｐａとし、基板の温度を室温（約２５℃）とし、ＡＣ電力を５ｋＷ
印加することで行った。
結果、酸化物層１０６ｂの膜密度は、膜内の平均で５．７５ｇ／ｃｍ３〜５．９５ｇ／ｃ
ｍ３と高いことがわかった。
次に、酸化物層１０６ｂの結晶性を評価した。結晶性の評価は、Ｘ線回折（Ｘ−Ｒａｙ
Ｄｉｆｆｒａｃｔｉｏｎ）によって行った。
石英基板上に、酸化物層１０６ｂとして、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝
１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて厚さが１０
０ｎｍとなるように成膜した。なお、酸化物層１０６ｂの成膜は、アルゴンガスおよび酸
素ガスを混合した成膜ガスを用い、圧力を０．６Ｐａとし、ＡＣ電力を５ｋＷ印加するこ
とで行った。
なお、成膜時の酸素割合は、１０％（アルゴンガス：酸素ガス＝９：１）、５０％（アル
ゴンガス：酸素ガス＝１：１）、１００％（アルゴンガス：酸素ガス＝０：１）とした。
また、成膜時の基板温度は、室温（約２５℃）、１００℃または２００℃とした。結果を
図４４に示す。
図４４より、酸素割合が１０％で成膜した酸化物層１０６ｂ、および酸素割合が５０％か
つ基板温度が室温で成膜した酸化物層１０６ｂは、結晶の強い配向は見られなかった。一
方、上記を除く、酸素割合が５０％および１００％で成膜した酸化物層１０６ｂは、ＸＲ
Ｄによる鋭いピークが観測された。従って、酸素割合が５０％および１００％で成膜した
酸化物層１０６ｂは、空間群Ｆｄ−３ｍに分類される結晶構造（例えば、スピネル型の結
晶構造）を含んでおり、例えば、１８°近傍のピークは（１１１）面に、３６°近傍のピ
ークは（２２２）面に、５６°近傍のピークは（３３３）面に、それぞれ帰属すると考え
ることができる。
酸化物層１０６ｂの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ
以下とする。また、酸化物半導体層１０６ａの厚さは、３ｎｍ以上２００ｎｍ以下、好ま
しくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
以下では、酸化物半導体層１０６ａおよび酸化物層１０６ｂのシリコン濃度について説明
する。なお、トランジスタの電気特性を安定にするためには、酸化物半導体層１０６ａ中
の不純物濃度を低減し、高純度真性化することが有効である。なお、酸化物半導体層１０
６ａのキャリア密度は、１×１０１７／ｃｍ３未満、１×１０１５／ｃｍ３未満、または
１×１０１３／ｃｍ３未満とする。酸化物半導体層１０６ａにおいて、主成分以外（１ａ
ｔｏｍｉｃ％未満）の軽元素、半金属元素、金属元素などは不純物となる。例えば、水素
、窒素、炭素、シリコン、ゲルマニウム、チタンおよびハフニウムは酸化物半導体層１０
６ａ中で不純物となる。従って、近接するゲート絶縁膜１１２および酸化物層１０６ｂ中
の不純物濃度も低減することが好ましい。
例えば、酸化物半導体層１０６ａにシリコンが含まれる場合、不純物準位を形成する。特
に、酸化物半導体層１０６ａと酸化物層１０６ｂとの間にシリコンがあると、該不純物準
位がトラップ中心となる。そのため、酸化物半導体層１０６ａと酸化物層１０６ｂとの間
におけるシリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８
ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする
。
また、酸化物半導体層１０６ａ中で水素および窒素は、ドナー準位を形成し、キャリア密
度を増大させてしまう。酸化物半導体層１０６ａの水素濃度は二次イオン質量分析法（Ｓ
ＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において
、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以
下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１
８ａｔｏｍｓ／ｃｍ３以下とする。また、窒素濃度は、ＳＩＭＳにおいて、５×１０１９
ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好まし
くは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／
ｃｍ３以下とする。
また、酸化物半導体層１０６ａの水素濃度および窒素濃度を低減するために、酸化物層１
０６ｂの水素濃度および窒素濃度を低減すると好ましい。酸化物層１０６ｂの水素濃度は
ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔ
ｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ま
しくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、窒素濃度は、ＳＩＭＳにおい
て、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３
以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０
１７ａｔｏｍｓ／ｃｍ３以下とする。
なお、酸化物半導体層１０６ａおよび酸化物層１０６ｂは、非晶質構造または結晶質構造
とする。好ましくは、酸化物半導体層１０６ａは結晶質構造とし、酸化物層１０６ｂは非
晶質構造または結晶質構造とする。チャネルが形成される酸化物半導体層１０６ａが結晶
質構造であることにより、トランジスタに安定した電気特性を付与することができる。な
お、結晶質構造の酸化物半導体層１０６ａは、好ましくはＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ
Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
）層とする。
以下では、酸化物半導体層（酸化物層）の構造について説明する。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で
配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂
直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。し
たがって、８５°以上９５°以下の場合も含まれる。
また、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体層は、単結晶酸化物半導体層と非単結晶酸化物半導体層とに大別される。非
単結晶酸化物半導体層とは、非晶質酸化物半導体層、微結晶酸化物半導体層、多結晶酸化
物半導体層、ＣＡＡＣ−ＯＳ層などをいう。
非晶質酸化物半導体層は、膜中における原子配列が不規則であり、結晶成分を有さない酸
化物半導体層である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の
酸化物半導体層が典型である。
微結晶酸化物半導体層は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶
ともいう。）を含む。したがって、微結晶酸化物半導体層は、非晶質酸化物半導体層より
も原子配列の規則性が高い。そのため、微結晶酸化物半導体層は、非晶質酸化物半導体層
よりも欠陥準位密度が低いという特徴がある。
ＣＡＡＣ−ＯＳ層は、複数の結晶部を有する酸化物半導体層の一つであり、ほとんどの結
晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。したがって、ＣＡＡＣ
−ＯＳ層に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方
体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ層は、微結晶酸化物半導体層より
も欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ層について詳細な説明を
行う。
ＣＡＡＣ−ＯＳ層を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔ
ｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結
晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡ
ＡＣ−ＯＳ層は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ層を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察
）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、ＣＡＡＣ−ＯＳ層の膜を形成する面（被形成面ともいう。）または上面の凹凸
を反映した形状であり、ＣＡＡＣ−ＯＳ層の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ層を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥ
Ｍ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ層の結晶部は配向性を有して
いることがわかる。
ＣＡＡＣ−ＯＳ層に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ層
のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ−ＯＳ層の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ層に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化
物半導体層であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に
帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ層の場合は、２θを５
６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ層では、異なる結晶部間ではａ軸およびｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。したがって、前述の断面ＴＥＭ観察で確認された層状
に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ層を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ層の被形成面また
は上面の法線ベクトルに平行な方向に配向する。したがって、例えば、ＣＡＡＣ−ＯＳ層
の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ層の被形
成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ層中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ層
の結晶部が、ＣＡＡＣ−ＯＳ層の上面近傍からの結晶成長によって形成される場合、上面
近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡ
Ｃ−ＯＳ層に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分
的に結晶化度の異なる領域が形成されることもある。
ＣＡＡＣ−ＯＳ層を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体層は、例えば、非晶質酸化物半導体層、微結晶酸化物半導体層、ＣＡ
ＡＣ−ＯＳ層のうち、二種以上を有する積層膜であってもよい。
なお、酸化物半導体層１０６ａにシリコンおよび炭素が高い濃度で含まれることにより、
酸化物半導体層１０６ａの結晶性を低下させることがある。酸化物半導体層１０６ａの結
晶性を低下させないためには、酸化物半導体層１０６ａのシリコン濃度を１×１０１９ａ
ｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好まし
くは２×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。また、酸化物半導体層１０６ａ
の結晶性を低下させないためには、酸化物半導体層１０６ａの炭素濃度を１×１０１９ａ
ｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好まし
くは２×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。
このように、チャネルが形成される酸化物半導体層１０６ａが高い結晶性を有し、かつ不
純物や欠陥などに起因する準位密度が低い場合、多層膜１０６を用いたトランジスタは安
定した電気特性を有する。
以下では、多層膜１０６中の局在準位について説明する。多層膜１０６中の局在準位密度
を低減することで、多層膜１０６を用いたトランジスタに安定した電気特性を付与するこ
とができる。多層膜１０６の局在準位は、一定光電流測定法（ＣＰＭ：Ｃｏｎｓｔａｎｔ
Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）によって評価可能である。
なお、トランジスタに安定した電気特性を付与するためには、多層膜１０６中のＣＰＭ測
定で得られる局在準位による吸収係数を、１×１０−３ｃｍ−１未満、好ましくは３×１
０−４ｃｍ−１未満とすればよい。また、多層膜１０６中のＣＰＭ測定で得られる局在準
位による吸収係数を、１×１０−３ｃｍ−１未満、好ましくは３×１０−４ｃｍ−１未満
とすることで、トランジスタの電界効果移動度を高めることができる。なお、多層膜１０
６中のＣＰＭ測定で得られる局在準位による吸収係数を、１×１０−３ｃｍ−１未満、好
ましくは３×１０−４ｃｍ−１未満とするためには、酸化物半導体層１０６ａ中で局在準
位を形成する元素であるシリコン、ゲルマニウム、炭素、ハフニウム、チタンなどの濃度
を２×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３未
満とすればよい。
ＣＰＭ測定では、試料である多層膜１０６に接して設けられた電極および電極間に電圧を
印加した状態で光電流値が一定となるように端子間の試料面に照射する光量を調整し、照
射光量から吸収係数を導出することを各波長にて行うものである。ＣＰＭ測定において、
試料に欠陥があるとき、欠陥の存在する準位に応じたエネルギー（波長より換算）におけ
る吸収係数が増加する。この吸収係数の増加分に定数を掛けることにより、試料の欠陥密
度を導出することができる。
ＣＰＭ測定で観測される局在準位は、不純物や欠陥に起因する準位と考えられる。即ち、
ＣＰＭ測定で観測される局在準位による吸収係数が小さい多層膜１０６を用いたトランジ
スタは安定した電気特性を有することがわかる。
次に、加熱処理によって多層膜１０６中の酸素が、４５０℃の加熱処理後に拡散する様子
について図２を用いて説明する。
図２に、多層膜１０６のうち、いずれかの層を１８Ｏ２ガスを用いて成膜した試料につい
て、ＳＩＭＳを行い、深さ方向における１８Ｏの濃度分布を測定した結果を示す。
ここで、酸化物半導体層１０６ａは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝３：
１：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物
半導体層である。
また、酸化物層１０６ｂは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［
原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である
。
ここで、図２（Ａ）は、酸化物層１０６ｂに１８Ｏ２ガスを用い、酸化物半導体層１０６
ａには１８Ｏ２ガスを用いていない試料の酸化物層１０６ｂおよび酸化物半導体層１０６
ａの間を含む深さ方向における１８Ｏの濃度分布である。加熱処理なし（ａｓ−ｄｅｐｏ
と表記、細実線）と比べ、４５０℃加熱処理後（４５０℃加熱後と表記、太実線）では、
１８Ｏが酸化物層１０６ｂから酸化物半導体層１０６ａまで拡散していることがわかった
。
また、図２（Ｂ）は、酸化物半導体層１０６ａに１８Ｏ２ガスを用い、酸化物層１０６ｂ
には１８Ｏ２ガスを用いていない試料の酸化物半導体層１０６ａおよび酸化物層１０６ｂ
の間を含む深さ方向における１８Ｏの濃度分布である。加熱処理なし（ａｓ−ｄｅｐｏと
表記、細実線）と比べ、４５０℃加熱処理後（４５０℃加熱後と表記、太実線）では、１
８Ｏが酸化物半導体層１０６ａから酸化物層１０６ｂまで拡散していることがわかった。
図２に示すように、多層膜１０６中で酸素は相互に移動することがわかった。即ち、酸化
物半導体層１０６ａと酸化物層１０６ｂとの間には、酸化物半導体層１０６ａおよび酸化
物層１０６ｂの混合層が形成されていることがわかる。
以下では、多層膜１０６のバンド構造について、図３を用いて説明する。
なお、酸化物半導体層１０６ａとしてエネルギーギャップが３．１５ｅＶであるＩｎ−Ｇ
ａ−Ｚｎ酸化物を用い、酸化物層１０６ｂとしてエネルギーギャップが３．５ｅＶである
Ｉｎ−Ｇａ−Ｚｎ酸化物とする。エネルギーギャップは、分光エリプソメータ（ＨＯＲＩ
ＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定した。
酸化物半導体層１０６ａおよび酸化物層１０６ｂの真空準位と価電子帯上端のエネルギー
差（イオン化ポテンシャルともいう。）は、それぞれ８ｅＶおよび８．２ｅＶであった。
なお、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌ
ｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（
ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定した。
従って、酸化物半導体層１０６ａおよび酸化物層１０６ｂの真空準位と伝導帯下端のエネ
ルギー差（電子親和力ともいう。）は、それぞれ４．８５ｅＶおよび４．７ｅＶであった
。
図３に、多層膜のバンド構造の一部を模式的に示す。図３では、酸化物半導体層１０６ａ
および酸化物層１０６ｂのそれぞれと接する酸化シリコン層を設けた場合について説明す
る。ここで、ＥｃＩ１は酸化シリコン層の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸
化物半導体層１０６ａの伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物層１０６ｂの
伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン層の伝導帯下端のエネルギーを
示す。
図３に示すように、酸化物半導体層１０６ａおよび酸化物層１０６ｂにおいて、伝導帯下
端のエネルギーが連続的に変化する。これは、酸化物半導体層１０６ａおよび酸化物層１
０６ｂ間で、酸素が相互に移動することで混合層を形成するという図２に示す結果からも
理解される。
図３より、多層膜１０６の酸化物半導体層１０６ａがウェル（井戸）となり、多層膜１０
６を用いたトランジスタにおいて、チャネルが酸化物半導体層１０６ａに形成されること
がわかる。なお、多層膜１０６は伝導帯下端のエネルギーが連続的に変化しているため、
酸化物半導体層１０６ａと酸化物層１０６ｂとが連続接合している、ともいえる。
なお、図４に示すように、酸化物層１０６ｂと、保護絶縁膜１１８との界面近傍には、不
純物や欠陥に起因したトラップ中心が形成され得るものの、酸化物層１０６ｂがあること
により、酸化物半導体層１０６ａと当該トラップ中心とを遠ざけることができる。ただし
、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体層１０６ａの電子が
該エネルギー差を越えてトラップ中心に達することがある。トラップ中心に電子が捕獲さ
れることで、絶縁膜界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプ
ラス方向にシフトしてしまう。
従って、ＥｃＳ１とＥｃＳ２とのエネルギー差を、それぞれ０．１ｅＶ以上、好ましくは
０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電
気特性となるため、好ましい。
＜１−１−２．ソース電極およびドレイン電極＞
ソース電極１１６ａおよびドレイン電極１１６ｂは、アルミニウム、チタン、クロム、コ
バルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タ
ンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい
。好ましくは、ソース電極１１６ａおよびドレイン電極１１６ｂは、銅を含む層を有する
多層膜とする。ソース電極１１６ａおよびドレイン電極１１６ｂを銅を含む層を有する多
層膜とすることで、ソース電極１１６ａおよびドレイン電極１１６ｂと同一層で配線を形
成する場合、配線抵抗を低くすることができる。なお、ソース電極１１６ａとドレイン電
極１１６ｂは同一組成であってもよいし、異なる組成であってもよい。
ところで、ソース電極１１６ａおよびドレイン電極１１６ｂとして、銅を含む層を有する
多層膜を用いる場合、銅の影響により、酸化物層１０６ｂと保護絶縁膜１１８との界面に
図４に示したようなトラップ中心を形成することがある。この場合も、酸化物層１０６ｂ
を有することにより、当該トラップ中心に電子が捕獲されることを抑制することができる
。従って、トランジスタに安定した電気特性を付与し、かつ配線抵抗を低くすることが可
能となる。
＜１−１−３．保護絶縁膜＞
保護絶縁膜１１８は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シ
リコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イッ
トリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化
タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
保護絶縁膜１１８は、例えば、１層目を酸化シリコン層とし、２層目を窒化シリコン層と
した多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない
。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密
度の小さい酸化シリコン層を用いると好ましい。具体的には、電子スピン共鳴（ＥＳＲ：
Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）にてｇ値が２．００１の信号に由来
するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐ
ｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。窒化シリコン層は水素ガスおよびア
ンモニアガスの放出量が少ない窒化シリコン層を用いる。水素ガス、アンモニアガスの放
出量は、ＴＤＳ分析にて測定すればよい。また、窒化シリコン層は、水素、水および酸素
を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
または、保護絶縁膜１１８は、例えば、１層目を第１の酸化シリコン層１１８ａとし、２
層目を第２の酸化シリコン層１１８ｂとし、３層目を窒化シリコン層１１８ｃとした多層
膜とすればよい（図１（Ｄ）参照。）。この場合、第１の酸化シリコン層１１８ａまたは
／および第２の酸化シリコン層１１８ｂは酸化窒化シリコン層でも構わない。また、窒化
シリコン層は窒化酸化シリコン層でも構わない。第１の酸化シリコン層１１８ａは、欠陥
密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．０
０１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは
５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。第２の酸化シリコ
ン層１１８ｂは、過剰酸素を含む酸化シリコン層を用いる。窒化シリコン層１１８ｃは水
素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層を用いる。また、窒化シリ
コン層は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層
を用いる。
過剰酸素を含む酸化シリコン層とは、加熱処理などによって酸素を放出することができる
酸化シリコン層をいう。また、過剰酸素を含む絶縁膜は、加熱処理によって酸素を放出す
る機能を有する絶縁膜である。
過剰酸素を含む絶縁膜は、酸化物半導体層１０６ａ中の酸素欠損を低減することができる
。酸化物半導体層１０６ａ中で酸素欠損は、欠陥準位を形成し、その一部がドナー準位と
なる。従って、酸化物半導体層１０６ａ中の酸素欠損を低減することで、トランジスタに
安定した電気特性を付与することができる。
ここで、加熱処理によって酸素を放出する膜は、ＴＤＳ分析によって１×１０１８ａｔｏ
ｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ
／ｃｍ３以上の酸素（酸素原子数に換算）を放出することもある。
ここで、ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比
例する。そして標準試料との比較により、気体の全放出量を計算することができる。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、およ
び測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、数式（１
）で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの
全てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存
在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量
数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界におけ
る存在比率が極微量であるため考慮しない。
Figure 2021170654
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、Ｎ
Ｈ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値で
ある。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式（１）の詳細に
関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科
学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１
×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコンウェハを用いて測定した。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子
の放出量の２倍となる。
または、加熱処理によって酸素を放出する膜は、過酸化ラジカルを含むこともある。具体
的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上
であることをいう。なお、過酸化ラジカルを含む膜は、ＥＳＲにて、ｇ値が２．０１近傍
に非対称の信号を有することもある。
または、過剰酸素を含む絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））で
あってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））は、シリコン原子数の
２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原
子数および酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂ
ａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値である。
＜１−１−４．ゲート絶縁膜＞
ゲート絶縁膜１１２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化
シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イ
ットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸
化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
ゲート絶縁膜１１２は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層
とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わな
い。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥
密度の小さい酸化シリコン層を用いると好ましい。具体的にはＥＳＲにてｇ値が２．００
１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５
×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。酸化シリコン層は、
過剰酸素を含む酸化シリコン層を用いると好ましい。窒化シリコン層は水素ガスおよびア
ンモニアガスの放出量が少ない窒化シリコン層を用いる。水素ガス、アンモニアガスの放
出量は、ＴＤＳ分析にて測定すればよい。
ゲート絶縁膜１１２および保護絶縁膜１１８の少なくとも一方が過剰酸素を含む絶縁膜を
含む場合、酸化物半導体層１０６ａの酸素欠損が低減され、トランジスタに安定した電気
特性を付与することができる。
＜１−１−５．ゲート電極＞
ゲート電極１０４は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イット
リウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一
種以上含む導電膜を、単層で、または積層で用いればよい。
＜１−１−６．基板＞
基板１００に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなど
の単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板
、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能
であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよ
い。
また、基板１００として、第５世代（１０００ｍｍ×１２００ｍｍまたは１３００ｍｍ×
１５００ｍｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１８７０ｍｍ×
２２００ｍｍ）、第８世代（２２００ｍｍ×２５００ｍｍ）、第９世代（２４００ｍｍ×
２８００ｍｍ）、第１０世代（２８８０ｍｍ×３１３０ｍｍ）などの大型ガラス基板を用
いる場合、半導体装置の作製工程における加熱処理などで生じる基板１００の縮みによっ
て、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板
１００として用いる場合、加熱処理による縮みの小さいものを用いることが好ましい。例
えば、基板１００として、４００℃、好ましくは４５０℃、さらに好ましくは５００℃の
温度で１時間加熱処理を行った後の縮み量が１０ｐｐｍ以下、好ましくは５ｐｐｍ以下、
さらに好ましくは３ｐｐｍ以下である大型ガラス基板を用いればよい。
また、基板１００として、可とう性基板を用いてもよい。なお、可とう性基板上にトラン
ジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トラン
ジスタを剥離し、可とう性基板である基板１００に転置する方法もある。その場合には、
非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
以上のようにして構成されたトランジスタは、酸化物半導体層１０６ａにチャネルが形成
されることにより、安定した電気特性を有し、高い電界効果移動度を有する。また、ソー
ス電極１１６ａおよびドレイン電極１１６ｂに銅を含む層を有する多層膜を用いても、安
定した電気特性が得られる。
＜１−２．トランジスタ構造（１）の作製方法＞
ここで、トランジスタの作製方法について図５および図６を用いて説明する。
まずは、基板１００を準備する。
次に、ゲート電極１０４となる導電膜を成膜する。ゲート電極１０４となる導電膜は、ゲ
ート電極１０４として示した導電膜をスパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍ
ｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ
Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅ
ｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜すればよい。
次に、ゲート電極１０４となる導電膜の一部をエッチングし、ゲート電極１０４を形成す
る（図５（Ａ）参照。）。
次に、ゲート絶縁膜１１２を成膜する（図５（Ｂ）参照。）。ゲート絶縁膜１１２は、ゲ
ート絶縁膜１１２として示した絶縁膜をスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ
法またはＰＬＤ法を用いて成膜すればよい。
次に、酸化物半導体層１０６ａとなる酸化物半導体層を成膜する。酸化物半導体層１０６
ａの成膜方法については後述する。
次に、酸化物層１０６ｂとなる酸化物層を成膜する。酸化物層１０６ｂとなる酸化物層は
、酸化物層１０６ｂとして示した酸化物層をスパッタリング法、ＣＶＤ法、ＭＢＥ法、Ａ
ＬＤ法またはＰＬＤ法を用いて成膜すればよい。
なお、酸化物半導体層１０６ａとなる酸化物半導体層および酸化物層１０６ｂとなる酸化
物層は、大気曝露することなく連続で成膜すると、各層の間に不純物が取り込まれること
が少なくなり好ましい。
ここで、酸化物層１０６ｂに適用可能な酸化物層について、スパッタリング法で成膜し、
１μｍ以上のパーティクル数を測定した。
測定は、酸化ガリウムターゲットを用いて成膜した試料、Ｇａ−Ｚｎ酸化物（Ｇａ：Ｚｎ
＝２：５［原子数比］）ターゲットを用いて成膜した試料、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉ
ｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］）ターゲットを用いて成膜した試料、Ｉｎ−Ｇ
ａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）ターゲットを用いて成膜
した試料、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）ター
ゲットを用いて成膜した試料について行った。
図７より、酸化ガリウムターゲット用いて成膜した試料およびＧａ−Ｚｎ酸化物ターゲッ
トを用いて成膜した場合、酸化物層が厚くなるほど１μｍ以上のパーティクル数が急増し
ていくことがわかった。一方、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲットを用いて成膜した場合
、酸化物層が厚くなっても比較的１μｍ以上のパーティクル数が増大しにくいことがわか
った。
従って、スパッタリング法で酸化物層１０６ｂを成膜する場合、パーティクル数増大の観
点から、インジウムを含むターゲットを用いると好ましい。また、ガリウムの原子数比が
比較的小さい酸化物ターゲットを用いることが好ましいとわかる。特に、インジウムを含
むターゲットを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電およびＡ
Ｃ放電が容易となるため、大面積の基板へ対応しやすくなる。従って、半導体装置の生産
性を高めることができる。
次に、酸化物半導体層１０６ａとなる酸化物半導体層および酸化物層１０６ｂとなる酸化
物層の一部をエッチングし、酸化物半導体層１０６ａおよび酸化物層１０６ｂを含む多層
膜１０６を形成する（図５（Ｃ）参照。）。
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下
、好ましくは３００℃以上５００℃以下で行えばよい。第１の加熱処理の雰囲気は、不活
性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気、
または減圧状態で行う。または、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処
理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１
０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、酸化物半導体
層１０６ａの結晶性を高め、さらにゲート絶縁膜１１２または／および多層膜１０６から
水素や水などの不純物を除去することができる。
次に、ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜を成膜する。ソース
電極１１６ａおよびドレイン電極１１６ｂとなる導電膜は、ソース電極１１６ａおよびド
レイン電極１１６ｂとして示した導電膜をスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬ
Ｄ法またはＰＬＤ法を用いて成膜すればよい。
例えば、ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜として、タングス
テン層と、タングステン層上に設けられた銅層を含む多層膜を成膜すればよい。
次に、ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜の一部をエッチング
し、ソース電極１１６ａおよびドレイン電極１１６ｂを形成する（図６（Ａ）参照。）。
ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜として、タングステン層と
、タングステン層上に設けられた銅層を含む多層膜を用いた場合、同一のフォトマスクを
用いて当該多層膜をエッチングすることができる。タングステン層および銅層を一度にエ
ッチングしても、酸化物半導体層１０６ａ上に酸化物層１０６ｂが設けられることにより
、酸化物半導体層１０６ａと酸化物層１０６ｂとの間における銅濃度を１×１０１９ａｔ
ｏｍｓ／ｃｍ３未満、２×１０１８ａｔｏｍｓ／ｃｍ３未満、または２×１０１７ａｔｏ
ｍｓ／ｃｍ３未満とすることができるため、銅によるトランジスタの電気特性の劣化が起
こらない。そのため、工程の自由度が高くなり、トランジスタの生産性を高めることがで
きる。
次に、第２の加熱処理を行うと好ましい。第２の加熱処理は、第１の加熱処理の記載を参
照して行えばよい。第２の加熱処理により、多層膜１０６から水素や水などの不純物を除
去することができる。水素は多層膜１０６中で特に移動しやすいため、第２の加熱処理に
よって低減しておくとトランジスタに安定した電気特性を付与することができる。なお、
水も水素を含む化合物であるため、酸化物半導体層１０６ａ中で不純物となり得る。
次に、保護絶縁膜１１８を成膜する（図６（Ｂ）参照。）。保護絶縁膜１１８は、保護絶
縁膜１１８として示した絶縁膜をスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法また
はＰＬＤ法を用いて成膜すればよい。
ここで、保護絶縁膜１１８を図１（Ｄ）に示すような３層構造とする場合について説明す
る。まず、第１の酸化シリコン層１１８ａを成膜する。次に、第２の酸化シリコン層１１
８ｂを成膜する。次に、第２の酸化シリコン層１１８ｂに酸素イオンを添加する処理を行
ってもよい。酸素イオンを添加する処理は、イオンドーピング装置またはプラズマ処理装
置を用いればよい。イオンドーピング装置として、質量分離機能を有するイオンドーピン
グ装置を用いてもよい。酸素イオンの原料として、１６Ｏ２もしくは１８Ｏ２などの酸素
ガス、亜酸化窒素ガスまたはオゾンガスなどを用いればよい。次に、窒化シリコン層１１
８ｃを成膜することで、保護絶縁膜１１８を形成すればよい。
第１の酸化シリコン層１１８ａは、ＣＶＤ法の一種であるプラズマＣＶＤ法によって成膜
すると好ましい。具体的には、基板温度を１８０℃以上４００℃以下、好ましくは２００
℃以上３７０℃以下とし、シリコンを含む堆積性ガスおよび酸化性ガスを用いて圧力２０
Ｐａ以上２５０Ｐａ以下、好ましくは４０Ｐａ以上２００Ｐａ以下として、電極に高周波
電力を供給することで成膜すればよい。なお、シリコンを含む堆積性ガスの代表例として
は、シラン、ジシラン、トリシラン、フッ化シラン、などがある。酸化性ガスとしては、
酸素、オゾン、亜酸化窒素、二酸化窒素などがある。
なお、シリコンを含む堆積性ガスに対する酸化性ガスの流量を１００倍以上とすることで
、第１の酸化シリコン層１１８ａ中の水素含有量を低減し、かつダングリングボンドを低
減することができる。
以上のようにして、欠陥密度の小さい第１の酸化シリコン層１１８ａを成膜する。即ち、
第１の酸化シリコン層１１８ａは、ＥＳＲにてｇ値が２．００１の信号に由来するスピン
の密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、または５×１０１６ｓｐｉｎｓ／ｃｍ３
以下とすることができる。
第２の酸化シリコン層１１８ｂは、プラズマＣＶＤ法によって成膜すると好ましい。具体
的には、基板温度を１６０℃以上３５０℃以下、好ましくは１８０℃以上２６０℃以下と
し、シリコンを含む堆積性ガスおよび酸化性ガスを用いて圧力１００Ｐａ以上２５０Ｐａ
以下、好ましくは１００Ｐａ以上２００Ｐａ以下として、電極に０．１７Ｗ／ｃｍ２以上
０．５Ｗ／ｃｍ２以下、好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高
周波電力を供給することで成膜すればよい。
上述の方法によって、プラズマ中でのガスの分解効率が高まり、酸素ラジカルが増加し、
ガスの酸化が進むため、過剰酸素を含む第２の酸化シリコン層１１８ｂを成膜することが
できる。
窒化シリコン層１１８ｃは、プラズマＣＶＤ法によって成膜すると好ましい。具体的には
、基板温度を１８０℃以上４００℃以下、好ましくは２００℃以上３７０℃以下とし、シ
リコンを含む堆積性ガス、窒素ガスおよびアンモニアガスを用いて圧力２０Ｐａ以上２５
０Ｐａ以下、好ましくは４０Ｐａ以上２００Ｐａ以下として、高周波電力を供給すること
で成膜すればよい。
なお、窒素ガスはアンモニアガスの流量の５倍以上５０倍以下、好ましくは１０倍以上５
０倍以下とする。なお、アンモニアガスを用いることで、シリコンを含む堆積性ガスおよ
び窒素ガスの分解を促すことができる、これは、アンモニアガスがプラズマエネルギーお
よび熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む
堆積性ガスの結合、および窒素ガスの結合の分解に寄与するためである。
従って、上述の方法によって、水素ガスおよびアンモニアガスの放出量が少ない窒化シリ
コン層１１８ｃを成膜することができる。また、水素の含有量が少ないため、緻密となり
、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層１１８ｃ
とすることができる。
次に、第３の加熱処理を行うと好ましい。第３の加熱処理は、第１の加熱処理の記載を参
照して行えばよい。第３の加熱処理により、ゲート絶縁膜１１２または／および保護絶縁
膜１１８から過剰酸素が放出され、多層膜１０６の酸素欠損を低減することができる。な
お、多層膜１０６中では、酸素欠損が隣接する酸素原子を捕獲していくことで、見かけ上
移動する。
以上のようにして、ＢＧＴＣ構造のトランジスタを作製することができる。
当該トランジスタは、多層膜１０６の酸化物半導体層１０６ａの酸素欠損が低減されてい
るため、安定した電気特性を有する。
＜１−２−１．製造装置について＞
酸化物半導体層１０６ａに含まれる不純物濃度が低いことによって、トランジスタの電気
特性は安定となる。また、酸化物半導体層１０６ａが高い結晶性を有することで、酸化物
半導体層１０６ａが非晶質構造である場合と比べて、トランジスタの電気特性は安定とな
る。以下では、不純物濃度が低く、結晶性の高い酸化物半導体層１０６ａを成膜するため
の成膜装置について説明する。
まずは、成膜時に不純物の入り込みが少ない成膜装置の構成について図８を用いて説明す
る。
図８（Ａ）は、マルチチャンバーの成膜装置の上面図である。該成膜装置は、基板を収容
するカセットポート７４を３つ有する大気側基板供給室７１と、ロードロック室７２ａお
よびアンロードロック室７２ｂと、搬送室７３と、搬送室７３ａと、搬送室７３ｂと、基
板加熱室７５と、成膜室７０ａと、成膜室７０ｂと、を有する。大気側基板供給室７１は
、ロードロック室７２ａおよびアンロードロック室７２ｂと接続する。ロードロック室７
２ａおよびアンロードロック室７２ｂは、搬送室７３ａおよび搬送室７３ｂを介して搬送
室７３と接続する。基板加熱室７５、成膜室７０ａおよび成膜室７０ｂは、搬送室７３と
のみ接続する。なお、各室の接続部にはゲートバルブ（ＧＶ）が設けられており、大気側
基板供給室７１を除き、各室を独立して真空状態に保持することができる。また、大気側
基板供給室７１および搬送室７３は、一以上の基板搬送ロボット７６を有し、基板を搬送
することができる。ここで、基板加熱室７５は、プラズマ処理室を兼ねると好ましい。マ
ルチチャンバーの成膜装置は、処理と処理の間で基板を大気暴露することなく搬送可能な
ため、基板に不純物が吸着することを抑制できる。また、成膜や熱処理などの順番を自由
に構築することができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室
および基板加熱室の数は、上述の数に限定されるわけではなく、設置スペースやプロセス
に併せて適宜決めればよい。
図８（Ｂ）は、図８（Ａ）と構成の異なるマルチチャンバーの成膜装置の上面図である。
該成膜装置は、カセットポート８４を有する大気側基板供給室８１と、ロード／アンロー
ドロック室８２と、搬送室８３と、基板加熱室８５と、成膜室８０ａと、成膜室８０ｂと
、成膜室８０ｃと、成膜室８０ｄと、を有する。大気側基板供給室８１、基板加熱室８５
、成膜室８０ａ、成膜室８０ｂ、成膜室８０ｃおよび成膜室８０ｄは、搬送室８３を介し
てそれぞれ接続される。
なお、各室の接続部にはゲートバルブ（ＧＶ）が設けられており、大気側基板供給室８１
を除き各室を独立して真空状態に保持することができる。また、大気側基板供給室８１お
よび搬送室８３は一以上の基板搬送ロボット８６を有し、ガラス基板を搬送することがで
きる。
ここで、図９（Ａ）を用いて図８（Ｂ）に示す成膜室（スパッタリング室）の詳細につい
て説明する。成膜室８０ｂは、ターゲット８７と、防着板８８と、基板ステージ９０と、
を有する。なお、ここでは基板ステージ９０には、ガラス基板８９が設置されている。基
板ステージ９０は、図示しないが、ガラス基板８９を保持する基板保持機構や、ガラス基
板８９を裏面から加熱する裏面ヒーターなどを備えていても良い。また、防着板８８によ
って、ターゲット８７からスパッタリングされる粒子が不要な領域に堆積することを抑制
できる。
また、図９（Ａ）に示す成膜室８０ｂは、ゲートバルブを介して、搬送室８３と接続して
おり、搬送室８３はゲートバルブを介してロード／アンロードロック室８２と接続されて
いる。搬送室８３には、基板搬送ロボット８６が設けられており、成膜室８０ｂとロード
／アンロードロック室８２とのガラス基板の受け渡しを行うことができる。また、ロード
／アンロードロック室８２は、一つの真空チャンバー内で上下に分かれており、いずれか
一方をロードロック室として用い、他方をアンロードロック室として用いることができる
。このような構造とすることで、スパッタリング装置の設置面積を縮小することができる
ため、好適である。
また、図９（Ａ）に示す成膜室８０ｂは、マスフローコントローラ９７を介して精製機９
４と接続される。なお、精製機９４およびマスフローコントローラ９７は、ガス種の数だ
け設けられるが、簡単のため一つのみを示す。成膜室８０ｂなどに用いるガスは、露点が
−８０℃以下、好ましくは−１００℃以下であるガスを用いる。露点の低い酸素ガス、希
ガス（アルゴンガスなど）などを用いることで、成膜時に混入する水分を低減することが
できる。
また、図９（Ａ）に示す成膜室８０ｂは、バルブを介してクライオポンプ９５ａと接続さ
れ、搬送室８３は、ゲートバルブを介してクライオポンプ９５ｂと接続され、ロード／ア
ンロードロック室８２は、ゲートバルブを介して真空ポンプ９６と接続される。なお、ロ
ード／アンロードロック室８２は、ロードロック室、アンロードロック室をそれぞれ独立
して真空ポンプ９６と接続してもよい。また、成膜室８０ｂおよび搬送室８３は、それぞ
れゲートバルブを介して真空ポンプ９６と接続される。
なお、真空ポンプ９６は、例えば、ドライポンプおよびメカニカルブースターポンプが直
列に接続されたものとすればよい。このような構成とすることで、成膜室８０ｂおよび搬
送室８３は、大気圧から低真空（０．１Ｐａ〜１０Ｐａ程度）までは真空ポンプ９６を用
いて排気し、バルブを切り替えて低真空から高真空（１×１０−４Ｐａ〜１×１０−７Ｐ
ａ）まではクライオポンプ９５ａまたはクライオポンプ９５ｂを用いて排気される。
次に、図９（Ｂ）を用いて図８（Ｂ）に示す成膜室の他の一例について説明する。
図９（Ｂ）に示す成膜室８０ｂはゲートバルブを介して、搬送室８３と接続しており、搬
送室８３はゲートバルブを介してロード／アンロードロック室８２と接続されている。
図９（Ｂ）に示す成膜室８０ｂは、ガス加熱機構９８を介してマスフローコントローラ９
７と接続され、ガス加熱機構９８はマスフローコントローラ９７を介して精製機９４と接
続される。ガス加熱機構９８により、成膜室８０ｂに用いるガスを４０℃以上４００℃以
下、または５０℃以上２００℃以下に加熱することができる。なお、ガス加熱機構９８、
精製機９４およびマスフローコントローラ９７は、ガス種の数だけ設けられるが、簡単の
ため一つのみを示す。
図９（Ｂ）に示す成膜室８０ｂは、バルブを介してターボ分子ポンプ９５ｃおよび真空ポ
ンプ９６ｂと接続される。なお、ターボ分子ポンプ９５ｃは、補助ポンプとしてバルブを
介して真空ポンプ９６ａが設けられる。真空ポンプ９６ａおよび真空ポンプ９６ｂは真空
ポンプ９６と同様の構成とすればよい。
また、図９（Ｂ）に示す成膜室８０ｂは、クライオトラップ９９が設けられる。
ターボ分子ポンプ９５ｃは大きいサイズの分子（原子）を安定して排気し、かつメンテナ
ンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低いことが知られる
。そこで、水などの比較的融点の高い分子（原子）に対する排気能力が高い、クライオト
ラップ９９が成膜室８０ｂに接続された構成としている。クライオトラップ９９の冷凍機
の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ９９が複
数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能と
なるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段目の冷凍機
の温度を２０Ｋ以下とすればよい。
また、図９（Ｂ）に示す搬送室８３は、真空ポンプ９６ｂ、クライオポンプ９５ｄおよび
クライオポンプ９５ｅとそれぞれバルブを介して接続される。クライオポンプが１台の場
合、クライオポンプをリジェネしている間は排気することができないが、クライオポンプ
を２台以上並列に接続することで、１台がリジェネ中であっても残りのクライオポンプを
使って排気することが可能となる。なお、クライオポンプのリジェネとは、クライオポン
プ内にため込まれた分子（原子）を放出する処理をいう。クライオポンプは、分子（原子
）をため込みすぎると排気能力が低下してくるため、定期的にリジェネが行われる。
また、図９（Ｂ）に示すロード／アンロードロック室８２は、クライオポンプ９５ｆおよ
び真空ポンプ９６ｃとそれぞれバルブを介して接続される。なお、真空ポンプ９６ｃは真
空ポンプ９６と同様の構成とすればよい。
成膜室８０ｂに、ターゲット対向式スパッタリング装置を適用してもよい。
なお、成膜室８０ｂに、平行平板型スパッタリング装置、イオンビームスパッタリング装
置を適用しても構わない。
次に、図１０を用いて図８（Ｂ）に示す基板加熱室の一例の排気について説明する。
図１０に示す基板加熱室８５はゲートバルブを介して、搬送室８３と接続している。なお
、搬送室８３はゲートバルブを介してロード／アンロードロック室８２と接続されている
。なお、ロード／アンロードロック室８２の構成は図９（Ａ）または図９（Ｂ）の構成と
同様である。
図１０に示す基板加熱室８５は、マスフローコントローラ９７を介して精製機９４と接続
される。なお、精製機９４およびマスフローコントローラ９７は、ガス種の数だけ設けら
れるが、簡単のため一つのみを示す。また、基板加熱室８５は、バルブを介して真空ポン
プ９６ｂと接続される。
また、基板加熱室８５は、基板ステージ９２を有する。基板ステージ９２は、少なくとも
１枚の基板が設置できればよく、複数の基板を設置可能な基板ステージとしても構わない
。また、基板加熱室８５は、加熱機構９３を有する。加熱機構９３は、例えば、抵抗発熱
体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体から
の熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇ
ａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、
キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプ
などのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、
高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
なお、成膜室８０ｂおよび基板加熱室８５の背圧は、１×１０−４Ｐａ以下、好ましくは
３×１０−５Ｐａ以下、さらに好ましくは１×１０−５Ｐａ以下である。
また、成膜室８０ｂおよび基板加熱室８５は、ｍ／ｚが１８である気体分子（原子）の分
圧が３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１
０−６Ｐａ以下である。
また、成膜室８０ｂおよび基板加熱室８５は、ｍ／ｚが２８である気体分子（原子）の分
圧が３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１
０−６Ｐａ以下である。
また、成膜室８０ｂおよび基板加熱室８５は、ｍ／ｚが４４である気体分子（原子）の分
圧が３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１
０−６Ｐａ以下である。
なお、成膜室８０ｂおよび基板加熱室８５は、リークレートが３×１０−６Ｐａ・ｍ３／
ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。
また、成膜室８０ｂおよび基板加熱室８５は、ｍ／ｚが１８である気体分子（原子）のリ
ークレートが１×１０−７Ｐａ・ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ
以下である。
また、成膜室８０ｂおよび基板加熱室８５は、ｍ／ｚが２８である気体分子（原子）のリ
ークレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ
以下である。
また、成膜室８０ｂおよび基板加熱室８５は、ｍ／ｚが４４である気体分子（原子）のリ
ークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ
以下である。
なお、成膜室、基板加熱室、搬送室などの真空室内の全圧および分圧は、質量分析計を用
いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計（Ｑ−ｍ
ａｓｓともいう。）Ｑｕｌｅｅ ＣＧＭ−０５１を用いればよい。なお、リークレートに
関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。
リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシ
ール不良などによって真空系外から気体が流入することである。内部リークは、真空系内
のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレート
を上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要
がある。
例えば、成膜室の開閉部分はメタルガスケットでシールするとよい。メタルガスケットは
、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好
ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。ま
た、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用
いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リ
ークを低減することができる。
成膜装置を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、
チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、ク
ロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムおよびニッケル
などを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小
さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減でき
る。
または、前述の成膜装置の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆し
てもよい。
成膜装置の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成され
る覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミ
ニウム、酸化クロムなどで薄く被覆するとよい。
なお、成膜ガスを流す直前に精製機を設ける場合、精製機から成膜室までの配管の長さを
１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。配管の長さを１０
ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を長さに応じ
て低減できる。
さらに、成膜ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被
覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３１６Ｌ−ＥＰ配管と比
べ、不純物を含むガスの放出量が少なく、成膜ガスへの不純物の入り込みを低減できる。
また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継手）を用いるとよ
い。また、配管を全て金属で構成することで、樹脂等を用いた場合と比べ、生じる放出ガ
スおよび外部リークの影響を低減できて好ましい。
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが
、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相
関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り
脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、
成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大
きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき
、不活性ガスを成膜室に流しながら吸着物の除去を行うと、排気するだけでは脱離しにく
い水などの脱離速度をさらに大きくすることができる。なお、不活性ガスをベーキングの
温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで
不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガス
の代わりに酸素などを用いても構わない。例えば、酸化物半導体層を成膜する場合は、主
成分である酸素を用いた方が好ましい場合もある。
または、加熱した希ガスなどの不活性ガスまたは酸素などを流すことで成膜室内の圧力を
高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスを流
すことで成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減す
ることができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回以下
の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下、ま
たは５０℃以上２００℃以下である不活性ガスまたは酸素などを流すことで成膜室内の圧
力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、さらに好まし
くは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以下、好ましく
は５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００分以下、好まし
くは１０分以上１２０分以下の期間排気する。
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー
成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基
板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中
に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましく、例えば後述
する基板１００と同様の基板を用いてもよい。ダミー成膜を行うことで、後に成膜される
膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行っ
てもよい。
以上の成膜装置を用いて、酸化物半導体層を成膜することで、酸化物半導体層への不純物
の入り込みを抑制できる。さらには、以上の成膜装置を用いて、酸化物半導体層に接する
膜を成膜することで、酸化物半導体層に接する膜から酸化物半導体層へ不純物の入り込み
を抑制できる。
次に、上述した成膜装置を用いて酸化物半導体層１０６ａおよび酸化物層１０６ｂを成膜
する方法について説明する。
ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さらに好ましくは室温
程度（代表的には２０℃または２５℃）とする。大面積の基板に対応するスパッタリング
装置では大面積のターゲットを用いることが多い。ところが、大面積に対応した大きさの
ターゲットをつなぎ目なく作製することは困難である。現実には複数のターゲットをなる
べく隙間のないように並べて大きな形状としているが、どうしても僅かな隙間が生じてし
まう。こうした僅かな隙間から、ターゲットの表面温度が高まることでＺｎなどが揮発し
、徐々に隙間が広がっていくことがある。隙間が広がると、バッキングプレートや接着に
用いている金属がスパッタリングされることがあり、不純物濃度を高める要因となる。従
って、ターゲットは、十分に冷却されていることが好ましい。
具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属（具
体的にはＣｕ）を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量
の冷却水を流すことで、効率的にターゲットを冷却できる。ここで、十分な量の冷却水は
、ターゲットの大きさにもよるが、例えば直径が３００ｍｍである正円形のターゲットの
場合、３Ｌ／ｍｉｎ以上、５Ｌ／ｍｉｎ以上または１０Ｌ／ｍｉｎ以上とすればよい。
酸化物半導体層１０６ａは、基板加熱温度を１００℃以上６００℃以下、好ましくは１５
０℃以上５５０℃以下、さらに好ましくは２００℃以上５００℃以下とし、酸素ガス雰囲
気で成膜する。成膜時の加熱温度が高いほど、酸化物半導体層１０６ａの不純物濃度は低
くなる。また、被成膜面でスパッタリング粒子のマイグレーションが起こりやすくなるた
め、原子配列が整い、高密度化され、酸化物半導体層１０６ａの結晶性は高くなる。さら
に、酸素ガス雰囲気で成膜することで、プラズマダメージが軽減され、また希ガスなどの
余分な原子が含まれないため、結晶性の高い酸化物半導体層１０６ａが成膜される。ただ
し、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は３０体積
％以上、好ましくは５０体積％以上、より好ましくは８０体積％以上とする。
なお、ターゲットがＺｎを含む場合、酸素ガス雰囲気で成膜することにより、プラズマダ
メージが軽減され、Ｚｎの揮発が起こりにくい酸化物半導体層１０６ａを得ることができ
る。
酸化物半導体層１０６ａは、基板を成膜室に搬送した後、成膜ガスを流し、成膜圧力を０
．８Ｐａ以下、好ましくは０．４Ｐａ以下とし、圧力を安定させるために１０秒以上１０
００秒以下、好ましくは１５秒以上７２０秒以下保持してから成膜する。圧力を安定させ
るために上述の時間保持することで、酸化物半導体層１０６ａを成膜する際の不純物の混
入量を低減できる。このとき、ターゲットと基板との距離を４０ｍｍ以下、好ましくは２
５ｍｍ以下とする。このような条件で酸化物半導体層１０６ａを成膜することで、スパッ
タリング粒子と、別のスパッタリング粒子、ガス分子またはイオンとが衝突する頻度を下
げることができる。即ち、成膜圧力に応じてターゲットと基板との距離をスパッタリング
粒子、ガス分子またはイオンの平均自由行程よりも小さくすることで膜中に取り込まれる
不純物濃度を低減できる。
例えば、圧力を０．４Ｐａ、温度を２５℃（絶対温度を２９８Ｋ）における平均自由行程
は、水素分子（Ｈ２）が４８．７ｍｍ、ヘリウム原子（Ｈｅ）が５７．９ｍｍ、水分子（
Ｈ２Ｏ）が３１．３ｍｍ、メタン分子（ＣＨ４）が１３．２ｍｍ、ネオン原子（Ｎｅ）が
４２．３ｍｍ、窒素分子（Ｎ２）が２３．２ｍｍ、一酸化炭素分子（ＣＯ）が１６．０ｍ
ｍ、酸素分子（Ｏ２）が２６．４ｍｍ、アルゴン原子（Ａｒ）が２８．３ｍｍ、二酸化炭
素分子（ＣＯ２）が１０．９ｍｍ、クリプトン原子（Ｋｒ）が１３．４ｍｍ、キセノン原
子（Ｘｅ）が９．６ｍｍである。なお、圧力が２倍になれば平均自由行程は２分の１にな
り、絶対温度が２倍になれば平均自由行程は２倍になる。
平均自由行程は、圧力、温度および分子（原子）の直径から決まる。圧力および温度を一
定とした場合は、分子（原子）の直径が大きいほど平均自由行程は短くなる。なお、各分
子（原子）の直径は、Ｈ２が０．２１８ｎｍ、Ｈｅが０．２００ｎｍ、Ｈ２Ｏが０．２７
２ｎｍ、ＣＨ４が０．４１９ｎｍ、Ｎｅが０．２３４ｎｍ、Ｎ２が０．３１６ｎｍ、ＣＯ
が０．３８０ｎｍ、Ｏ２が０．２９６ｎｍ、Ａｒが０．２８６ｎｍ、ＣＯ２が０．４６０
ｎｍ、Ｋｒが０．４１５ｎｍ、Ｘｅが０．４９１ｎｍである。
従って、分子（原子）の直径が大きいほど、平均自由行程が短くなり、かつ膜中に取り込
まれた際には、分子（原子）の直径が大きいために結晶性を低下させる。そのため、例え
ば、Ａｒ以上の直径を有する分子（原子）は結晶性を低下させる不純物になりやすいとい
える。
次に、酸化物層１０６ｂを成膜する。酸化物層１０６ｂは、基板加熱温度を室温（２５℃
）以上６００℃以下、好ましくは７０℃以上５５０℃以下、さらに好ましくは１００℃以
上５００℃以下とし、酸素ガス雰囲気で成膜する。成膜時の加熱温度が高いほど、酸化物
層１０６ｂの不純物濃度は低くなる。また、被成膜面でスパッタリング粒子のマイグレー
ションが起こりやすくなるため、原子配列が整い、高密度化され、酸化物層１０６ｂの結
晶性は高くなる。さらに、酸素ガス雰囲気で成膜することで、プラズマダメージが軽減さ
れ、また希ガスなどの余分な原子が含まれないため、結晶性の高い酸化物層１０６ｂが成
膜される。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの
割合は３０体積％以上、好ましくは５０体積％以上、より好ましくは８０体積％以上とす
る。酸化物層１０６ｂは、基板を成膜室に搬送した後、成膜ガスを流し、成膜圧力を０．
８Ｐａ以下、好ましくは０．４Ｐａ以下とし、圧力を安定させるために１０秒以上１００
０秒以下、好ましくは１５秒以上７２０秒以下保持してから成膜する。圧力を安定させる
ために上述の時間保持することで、酸化物層１０６ｂを成膜する際の不純物の混入量を低
減できる。
次に、加熱処理を行う。加熱処理は、減圧下、不活性雰囲気または酸化性雰囲気で行う。
加熱処理により、酸化物半導体層１０６ａ中の不純物濃度を低減することができる。
加熱処理は、減圧下または不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸化性
雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、減圧下または不活性雰囲
気にて加熱処理を行うと、酸化物半導体層１０６ａ中の不純物濃度を低減することができ
るが、同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸化性雰
囲気での加熱処理により低減することができる。
酸化物半導体層１０６ａは、成膜時の基板加熱に加え、加熱処理を行うことで、膜中の不
純物濃度を低減することが可能となる。
具体的には、酸化物半導体層１０６ａ中の水素濃度は、ＳＩＭＳにおいて、２×１０２０
ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好まし
くは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／
ｃｍ３以下とすることができる。
また、酸化物半導体層１０６ａ中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏ
ｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１
×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３
以下とすることができる。
また、酸化物半導体層１０６ａ層中の炭素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔ
ｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは
２×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ
３以下とすることができる。
また、酸化物半導体層１０６ａは、ＴＤＳ分析によるｍ／ｚが２（水素分子など）である
気体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚが２８である気体分子
（原子）およびｍ／ｚが４４である気体分子（原子）の放出量が、それぞれ１×１０１９
個／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下とすることができる。
なお、ＴＤＳ分析にて放出量を測定する方法については、後述の酸素原子の放出量の測定
方法についての記載を参照する。
以上のようにして、酸化物半導体層１０６ａおよび酸化物層１０６ｂを成膜することで、
酸化物半導体層１０６ａの結晶性を高くでき、かつ酸化物半導体層１０６ａ、酸化物層１
０６ｂ、および酸化物半導体層１０６ａと酸化物層１０６ｂとの界面における不純物濃度
を低減することができる。
＜１−３．トランジスタ構造（２）＞
本項では、トップゲート型トランジスタについて説明する。ここでは、トップゲート型ト
ランジスタの一種であるトップゲートトップコンタクト構造（ＴＧＴＣ構造）のトランジ
スタについて図１１を用いて説明する。
図１１に、ＴＧＴＣ構造であるトランジスタの上面図および断面図を示す。図１１（Ａ）
は、トランジスタの上面図を示す。図１１（Ａ）において、一点鎖線Ｂ１−Ｂ２に対応す
る断面図を図１１（Ｂ）に示す。また、図１１（Ａ）において、一点鎖線Ｂ３−Ｂ４に対
応する断面図を図１１（Ｃ）に示す。
図１１（Ｂ）に示すトランジスタは、基板２００上に設けられた下地絶縁膜２０２と、下
地絶縁膜２０２上に設けられた酸化物層２０６ａ、および酸化物層２０６ａ上に設けられ
た酸化物半導体層２０６ｂを含む多層膜２０６と、下地絶縁膜２０２および多層膜２０６
上に設けられたソース電極２１６ａおよびドレイン電極２１６ｂと、多層膜２０６、ソー
ス電極２１６ａおよびドレイン電極２１６ｂ上に設けられたゲート絶縁膜２１２と、ゲー
ト絶縁膜２１２上に設けられたゲート電極２０４と、ゲート絶縁膜２１２およびゲート電
極２０４上に設けられた保護絶縁膜２１８と、を有する。なお、トランジスタは、下地絶
縁膜２０２または／および保護絶縁膜２１８を有さなくても構わない。
また、ソース電極２１６ａおよびドレイン電極２１６ｂに用いる導電膜の種類によっては
、酸化物半導体層２０６ｂの一部から酸素を奪い、または混合層を形成し、酸化物半導体
層２０６ｂ中にソース領域およびドレイン領域を形成することがある。
図１１（Ａ）において、ゲート電極２０４と重なる領域において、ソース電極２１６ａと
ドレイン電極２１６ｂとの間隔をチャネル長という。ただし、トランジスタが、ソース領
域およびドレイン領域を含む場合、ゲート電極２０４と重なる領域において、ソース領域
とドレイン領域との間隔をチャネル長といってもよい。
なお、チャネル形成領域とは、多層膜２０６において、ゲート電極２０４と重なり、かつ
ソース電極２１６ａとドレイン電極２１６ｂとに挟まれる領域をいう。また、チャネル領
域とは、チャネル形成領域において、電流が主として流れる領域をいう。ここでは、チャ
ネル領域は、チャネル形成領域中の酸化物半導体層２０６ｂ部分である。
多層膜２０６は多層膜１０６についての記載を参照する。具体的には、酸化物層２０６ａ
は酸化物層１０６ｂについての記載を参照し、酸化物半導体層２０６ｂは酸化物半導体層
１０６ａについての記載を参照する。
基板２００は、基板１００についての記載を参照する。また、ソース電極２１６ａおよび
ドレイン電極２１６ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂについての記
載を参照する。また、ゲート絶縁膜２１２は、ゲート絶縁膜１１２についての記載を参照
する。また、ゲート電極２０４は、ゲート電極１０４についての記載を参照する。また、
保護絶縁膜２１８は、保護絶縁膜１１８についての記載を参照する。
なお、図１１（Ａ）では、多層膜２０６がゲート電極２０４よりも外側まで形成されてい
るが、多層膜２０６中で光によってキャリアが生成されることを抑制するために、ゲート
電極２０４の内側に多層膜２０６が形成されていても構わない。
下地絶縁膜２０２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シ
リコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イッ
トリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化
タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
下地絶縁膜２０２は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層と
した多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない
。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密
度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００
１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５
×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。窒化シリコン層は水
素およびアンモニアの放出量が少ない窒化シリコン層を用いる。水素、アンモニアの放出
量は、ＴＤＳ分析にて測定すればよい。また、窒化シリコン層は、水素、水および酸素を
透過しない、またはほとんど透過しない窒化シリコン層を用いる。
または、下地絶縁膜２０２は、例えば、１層目を窒化シリコン層とし、２層目を第１の酸
化シリコン層とし、３層目を第２の酸化シリコン層とした多層膜とすればよい。この場合
、第１の酸化シリコン層または／および第２の酸化シリコン層は酸化窒化シリコン層でも
構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。第１の酸化シリコ
ン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにて
ｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下
、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。第２
の酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いる。窒化シリコン層は水素お
よびアンモニアの放出量が少ない窒化シリコン層を用いる。また、窒化シリコン層は、水
素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
ゲート絶縁膜２１２および下地絶縁膜２０２の少なくとも一方が過剰酸素を含む絶縁膜を
含む場合、酸化物半導体層２０６ｂの酸素欠損を低減することができる。
以上のようにして構成されたトランジスタは、多層膜２０６の酸化物半導体層２０６ｂに
チャネルが形成されることにより、安定した電気特性を有し、高い電界効果移動度を有す
る。
＜１−４．トランジスタ構造（２）の作製方法＞
ここで、トランジスタの作製方法について図１２および図１３を用いて説明する。
まずは、基板２００を準備する。
次に、酸化物層２０６ａとなる酸化物層を成膜する。酸化物層２０６ａとなる酸化物層の
成膜方法は、酸化物層１０６ｂについての記載を参照する。なお、酸化物層２０６ａは、
ＣＡＡＣ−ＯＳ層または非晶質酸化物半導体層となるように成膜する。酸化物層２０６ａ
がＣＡＡＣ−ＯＳ層または非晶質酸化物半導体層であると、酸化物半導体層２０６ｂとな
る酸化物半導体層がＣＡＡＣ−ＯＳ層となりやすい。
次に、酸化物半導体層２０６ｂとなる酸化物半導体層を成膜する。酸化物半導体層２０６
ｂとなる酸化物半導体層の成膜方法は、酸化物半導体層１０６ａについての記載を参照す
る。
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下
、好ましくは３００℃以上５００℃以下で行えばよい。第１の加熱処理の雰囲気は、不活
性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気、
または減圧状態で行う。または、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処
理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１
０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、酸化物半導体
層２０６ｂとなる酸化物半導体層の結晶性を高め、さらに下地絶縁膜２０２、酸化物層２
０６ａとなる酸化物層または／および酸化物半導体層２０６ｂとなる酸化物半導体層から
水素や水などの不純物を除去することができる。
次に、酸化物層２０６ａとなる酸化物層、および酸化物半導体層２０６ｂとなる酸化物半
導体層の一部をエッチングし、酸化物層２０６ａおよび酸化物半導体層２０６ｂを含む多
層膜２０６を形成する（図１２（Ａ）参照。）。
次に、ソース電極２１６ａおよびドレイン電極２１６ｂとなる導電膜を成膜する。ソース
電極２１６ａおよびドレイン電極２１６ｂとなる導電膜の成膜方法は、ソース電極１１６
ａおよびドレイン電極１１６ｂについての記載を参照する。
次に、ソース電極２１６ａおよびドレイン電極２１６ｂとなる導電膜の一部をエッチング
し、ソース電極２１６ａおよびドレイン電極２１６ｂを形成する（図１２（Ｂ）参照。）
。
次に、第２の加熱処理を行うと好ましい。第２の加熱処理は、第１の加熱処理の記載を参
照して行えばよい。第２の加熱処理により、多層膜２０６から水素や水などの不純物を除
去することができる。
次に、ゲート絶縁膜２１２を成膜する（図１２（Ｃ）参照。）。ゲート絶縁膜２１２の成
膜方法は、ゲート絶縁膜１１２についての記載を参照する。
次に、ゲート電極２０４となる導電膜を成膜する。ゲート電極２０４となる導電膜の成膜
方法は、ゲート電極１０４となる導電膜についての記載を参照する。
次に、ゲート電極２０４となる導電膜の一部をエッチングし、ゲート電極２０４を形成す
る（図１３（Ａ）参照。）。
次に、保護絶縁膜２１８を成膜する（図１３（Ｂ）参照。）。保護絶縁膜２１８の成膜方
法は、保護絶縁膜１１８についての記載を参照する。
以上のようにして、トランジスタを作製することができる。
当該トランジスタは、多層膜２０６の酸化物半導体層２０６ｂの酸素欠損が低減されてい
るため、安定した電気特性を有する。
＜２．応用製品について＞
以下では、上述したトランジスタを用いた応用製品について説明する。
＜２−１．表示装置＞
本項では、上述したトランジスタを適用した表示装置について説明する。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子
（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧に
よって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔ
ｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も表示素子として適用することができる。
以下では、表示装置の一例としてＥＬ素子を用いた表示装置および液晶素子を用いた表示
装置について説明する。
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコ
ントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
また、以下に示す表示装置は画像表示デバイスまたは光源（照明装置含む）を指す。また
、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリン
ト配線板が設けられたモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が
直接実装されたモジュールも全て表示装置に含むものとする。
＜２−１−１．ＥＬ表示装置＞
まずはＥＬ素子を用いた表示装置（ＥＬ表示装置ともいう。）について説明する。
図１４は、ＥＬ表示装置の画素の回路図の一例である。
図１４に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、キャパシ
タ７４２と、発光素子７１９と、を有する。
トランジスタ７４１のゲートはスイッチ素子７４３の一端およびキャパシタ７４２の一端
と電気的に接続される。トランジスタ７４１のソースは発光素子７１９の一端と電気的に
接続される。トランジスタ７４１のドレインはキャパシタ７４２の他端と電気的に接続さ
れ、電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に
接続される。発光素子７１９の他端は定電位が与えられる。なお、定電位は接地電位ＧＮ
Ｄまたはそれより小さい電位とする。
なお、トランジスタ７４１は、上述した酸化物半導体層を含む多層膜を用いたトランジス
タを用いる。当該トランジスタは、安定した電気特性を有する。そのため、表示品位の高
いＥＬ表示装置とすることができる。
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いる
ことで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また
、スイッチ素子７４３として、上述した酸化物半導体層を含む多層膜を用いたトランジス
タを用いてもよい。スイッチ素子７４３として当該トランジスタを用いることで、トラン
ジスタ７４１と同一工程によってスイッチ素子７４３を作製することができ、ＥＬ表示装
置の生産性を高めることができる。
図１５（Ａ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板１００と、基板７
００と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰ
Ｃ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路
７３６を囲むように基板１００と基板７００との間に設けられる。なお、駆動回路７３５
または／および駆動回路７３６をシール材７３４の外側に設けても構わない。
図１５（Ｂ）は、図１５（Ａ）の一点鎖線Ｍ−Ｎに対応するＥＬ表示装置の断面図である
。ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａ
は、ゲート電極１０４と同一層である。
なお、図１５（Ｂ）は、トランジスタ７４１とキャパシタ７４２とが、同一平面に設けら
れた例を示す。このような構造とすることで、キャパシタ７４２をトランジスタ７４１の
ゲート電極、ゲート絶縁膜およびソース電極（ドレイン電極）と同一平面に作製すること
ができる。このように、トランジスタ７４１とキャパシタ７４２とを同一平面に設けるこ
とにより、ＥＬ表示装置の作製工程を短縮化し、生産性を高めることができる。
図１５（Ｂ）では、トランジスタ７４１として、図１に示したトランジスタを適用した例
を示す。そのため、トランジスタ７４１の各構成のうち、以下で特に説明しないものにつ
いては、図１についての記載を参照する。
トランジスタ７４１およびキャパシタ７４２上には、絶縁膜７２０が設けられる。
ここで、絶縁膜７２０および保護絶縁膜１１８には、トランジスタ７４１のソース電極１
１６ａに達する開口部が設けられる。
絶縁膜７２０上には、電極７８１が設けられる。電極７８１は、絶縁膜７２０および保護
絶縁膜１１８に設けられた開口部を介してトランジスタ７４１のソース電極１１６ａと接
する。
電極７８１上には、電極７８１に達する開口部を有する隔壁７８４が設けられる。
隔壁７８４上には、隔壁７８４に設けられた開口部で電極７８１と接する発光層７８２が
設けられる。
発光層７８２上には、電極７８３が設けられる。
電極７８１、発光層７８２および電極７８３の重なる領域が、発光素子７１９となる。
なお、絶縁膜７２０は、保護絶縁膜１１８の記載を参照する。または、ポリイミド樹脂、
アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
発光層７８２は、一層に限定されず、複数種の発光層などを積層して設けてもよい。例え
ば、図１５（Ｃ）に示すような構造とすればよい。図１５（Ｃ）は、中間層７８５ａ、発
光層７８６ａ、中間層７８５ｂ、発光層７８６ｂ、中間層７８５ｃ、発光層７８６ｃおよ
び中間層７８５ｄの順番で積層した構造である。このとき、発光層７８６ａ、発光層７８
６ｂおよび発光層７８６ｃに適切な発光色の発光層を用いると演色性の高い、または発光
効率の高い、発光素子７１９を形成することができる。
発光層を複数種積層して設けることで、白色光を得てもよい。図１５（Ｂ）には示さない
が、白色光を着色層を介して取り出す構造としても構わない。
ここでは発光層を３層および中間層を４層設けた構造を示しているが、これに限定される
ものではなく、適宜発光層の数および中間層の数を変更することができる。例えば、中間
層７８５ａ、発光層７８６ａ、中間層７８５ｂ、発光層７８６ｂおよび中間層７８５ｃの
みで構成することもできる。また、中間層７８５ａ、発光層７８６ａ、中間層７８５ｂ、
発光層７８６ｂ、発光層７８６ｃおよび中間層７８５ｄで構成し、中間層７８５ｃを省い
た構造としても構わない。
また、中間層は、正孔注入層、正孔輸送層、電子輸送層および電子注入層などを積層構造
で用いることができる。なお、中間層は、これらの層を全て備えなくてもよい。これらの
層は適宜選択して設ければよい。なお、同様の機能を有する層を重複して設けてもよい。
また、中間層としてキャリア発生層のほか、電子リレー層などを適宜加えてもよい。
電極７８１は、可視光透過性を有する導電膜を用いればよい。可視光透過性を有するとは
、可視光領域（例えば４００ｎｍ〜８００ｎｍの波長範囲）における平均の透過率が７０
％以上、特に８０％以上であることをいう。
電極７８１としては、例えば、Ｉｎ−Ｚｎ−Ｗ酸化物膜、Ｉｎ−Ｓｎ酸化物膜、Ｉｎ−Ｚ
ｎ酸化物膜、酸化インジウム膜、酸化亜鉛膜および酸化スズ膜などの酸化物膜を用いれば
よい。また、前述の酸化物膜は、Ａｌ、Ｇａ、Ｓｂ、Ｆなどが微量添加されてもよい。ま
た、光を透過する程度の金属薄膜（好ましくは、５ｎｍ〜３０ｎｍ程度）を用いることも
できる。例えば５ｎｍの膜厚を有するＡｇ膜、Ｍｇ膜またはＡｇ−Ｍｇ合金膜を用いても
よい。
または、電極７８１は、可視光を効率よく反射する膜が好ましい。電極７８１は、例えば
、リチウム、アルミニウム、チタン、マグネシウム、ランタン、銀、シリコンまたはニッ
ケルを含む膜を用いればよい。
電極７８３は、電極７８１として示した膜から選択して用いることができる。ただし、電
極７８１が可視光透過性を有する場合は、電極７８３が可視光を効率よく反射すると好ま
しい。また、電極７８１が可視光を効率よく反射する場合は、電極７８３が可視光透過性
を有すると好ましい。
なお、電極７８１および電極７８３を図１５（Ｂ）に示す構造で設けているが、電極７８
１と電極７８３を入れ替えても構わない。アノードとして機能する電極には、仕事関数の
大きい導電膜を用いることが好ましく、カソードとして機能する電極には仕事関数の小さ
い導電膜を用いることが好ましい。ただし、アノードと接してキャリア発生層を設ける場
合には、仕事関数を考慮せずに様々な導電膜をアノードに用いることができる。
隔壁７８４は、保護絶縁膜１１８の記載を参照する。または、ポリイミド樹脂、アクリル
樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
発光素子７１９と接続するトランジスタ７４１は、安定した電気特性を有する。そのため
、表示品位の高いＥＬ表示装置を提供することができる。
図１６（Ａ）および図１６（Ｂ）は、図１５（Ｂ）と一部が異なるＥＬ表示装置の断面図
の一例である。具体的には、ＦＰＣ７３２と接続する配線が異なる。図１６（Ａ）では、
端子７３１を介してＦＰＣ７３２と配線７３３ｂが接続している。配線７３３ｂは、ソー
ス電極１１６ａおよびドレイン電極１１６ｂと同一層である。図１６（Ｂ）では、端子７
３１を介してＦＰＣ７３２と配線７３３ｃが接続している。配線７３３ｃは、電極７８１
と同一層である。
＜２−１−２．液晶表示装置＞
次に、液晶素子を用いた表示装置（液晶表示装置ともいう。）について説明する。
図１７は、液晶表示装置の画素の構成例を示す回路図である。図１７に示す画素７５０は
、トランジスタ７５１と、キャパシタ７５２と、一対の電極間に液晶の充填された素子（
以下液晶素子ともいう）７５３とを有する。
トランジスタ７５１では、ソースおよびドレインの一方が信号線７５５に電気的に接続さ
れ、ゲートが走査線７５４に電気的に接続されている。
キャパシタ７５２では、一方の電極がトランジスタ７５１のソースおよびドレインの他方
に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子７５３では、一方の電極がトランジスタ７５１のソースおよびドレインの他方に
電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。な
お、上述のキャパシタ７５２の他方の電極が電気的に接続する配線に与えられる共通電位
と、液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
なお、液晶表示装置も、上面図はＥＬ表示装置と概略同様である。図１５（Ａ）の一点鎖
線Ｍ−Ｎに対応する液晶表示装置の断面図を図１８（Ａ）に示す。図１８（Ａ）において
、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａ
は、ゲート電極１０４と同一層である。
図１８（Ａ）には、トランジスタ７５１とキャパシタ７５２とが、同一平面に設けられた
例を示す。このような構造とすることで、キャパシタ７５２をトランジスタ７５１のゲー
ト電極、ゲート絶縁膜およびソース電極（ドレイン電極）と同一平面に作製することがで
きる。このように、トランジスタ７５１とキャパシタ７５２とを同一平面に設けることに
より、液晶表示装置の作製工程を短縮化し、生産性を高めることができる。
トランジスタ７５１としては、上述したトランジスタを適用することができる。図１８（
Ａ）においては、図１に示したトランジスタを適用した例を示す。そのため、トランジス
タ７５１の各構成のうち、以下で特に説明しないものについては、図１についての記載を
参照する。
なお、トランジスタ７５１は極めてオフ電流の小さいトランジスタとすることができる。
従って、キャパシタ７５２に保持された電荷がリークしにくく、長期間に渡って液晶素子
７５３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画
の表示の際に、トランジスタ７５１をオフ状態とすることで、トランジスタ７５１の動作
のための電力が不要となり、消費電力の小さい液晶表示装置とすることができる。
トランジスタ７５１およびキャパシタ７５２上には、絶縁膜７２１が設けられる。
ここで、絶縁膜７２１および保護絶縁膜１１８には、トランジスタ７５１のドレイン電極
１１６ｂに達する開口部が設けられる。
絶縁膜７２１上には、電極７９１が設けられる。電極７９１は、絶縁膜７２１および保護
絶縁膜１１８に設けられた開口部を介してトランジスタ７５１のドレイン電極１１６ｂと
接する。
電極７９１上には、配向膜として機能する絶縁膜７９２が設けられる。
絶縁膜７９２上には、液晶層７９３が設けられる。
液晶層７９３上には、配向膜として機能する絶縁膜７９４が設けられる。
絶縁膜７９４上には、スペーサ７９５が設けられる。
スペーサ７９５および絶縁膜７９４上には、電極７９６が設けられる。
電極７９６上には、基板７９７が設けられる。
なお、絶縁膜７２１は、保護絶縁膜１１８の記載を参照する。または、ポリイミド樹脂、
アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
液晶層７９３は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、
強誘電性液晶、反強誘電性液晶などを用いればよい。これらの液晶は、条件により、コレ
ステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相などを
示す。
なお、液晶層７９３として、ブルー相を示す液晶を用いてもよい。その場合、配向膜とし
て機能する絶縁膜７９２および絶縁膜７９４を設けない構成とすればよい。
電極７９１は、可視光透過性を有する導電膜を用いればよい。
電極７９１としては、例えば、Ｉｎ−Ｚｎ−Ｗ酸化物膜、Ｉｎ−Ｓｎ酸化物膜、Ｉｎ−Ｚ
ｎ酸化物膜、酸化インジウム膜、酸化亜鉛膜および酸化スズ膜などの酸化物膜を用いれば
よい。また、前述の酸化物膜は、Ａｌ、Ｇａ、Ｓｂ、Ｆなどが微量添加されてもよい。ま
た、光を透過する程度の金属薄膜（好ましくは、５ｎｍ〜３０ｎｍ程度）を用いることも
できる。
または、電極７９１は、可視光を効率よく反射する膜が好ましい。電極７９１は、例えば
、アルミニウム、チタン、クロム、銅、モリブデン、銀、タンタルまたはタングステンを
含む膜を用いればよい。
電極７９６は、電極７９１として示した膜から選択して用いることができる。ただし、電
極７９１が可視光透過性を有する場合は、電極７９６が可視光を効率よく反射すると好ま
しい。また、電極７９１が可視光を効率よく反射する場合は、電極７９６が可視光透過性
を有すると好ましい。
なお、電極７９１および電極７９６を図１８（Ａ）に示す構造で設けているが、電極７９
１と電極７９６を入れ替えても構わない。
絶縁膜７９２および絶縁膜７９４は、有機化合物または無機化合物から選択して用いれば
よい。
スペーサ７９５は、有機化合物または無機化合物から選択して用いればよい。なお、スペ
ーサ７９５の形状は、柱状、球状など様々にとることができる。
電極７９１、絶縁膜７９２、液晶層７９３、絶縁膜７９４および電極７９６の重なる領域
が、液晶素子７５３となる。
基板７９７は、ガラス、樹脂または金属などを用いればよい。基板７９７は可とう性を有
してもよい。
図１８（Ｂ）および図１８（Ｃ）は、図１８（Ａ）と一部が異なる液晶表示装置の断面図
の一例である。具体的には、ＦＰＣ７３２と接続する配線が異なる。図１８（Ｂ）では、
端子７３１を介してＦＰＣ７３２と配線７３３ｂが接続している。配線７３３ｂは、ソー
ス電極１１６ａおよびドレイン電極１１６ｂと同一層である。図１８（Ｃ）では、端子７
３１を介してＦＰＣ７３２と配線７３３ｃが接続している。配線７３３ｃは、電極７９１
と同一層である。
液晶素子７５３と接続するトランジスタ７５１は、安定した電気特性を有する。そのため
、表示品位の高い液晶表示装置を提供することができる。また、トランジスタ７５１はオ
フ電流を極めて小さくできるため、消費電力の小さい液晶表示装置を提供することができ
る。
以下に液晶の動作モードについて例に挙げて説明する。なお、液晶表示装置には、液晶の
駆動方法に、基板に対して直交に電圧を印加する縦電界方式、基板に対して平行に電圧を
印加する横電界方式がある。
まず図１９（Ａ１）および（Ａ２）に、ＴＮモードの液晶表示装置の画素構成を説明する
断面模式図を示す。
互いに対向するように配置された基板３１０１および基板３１０２に、液晶層３１００が
挟持されている。また、基板３１０１側に偏光板３１０３が形成され、基板３１０２側に
偏光板３１０４が形成されている。偏光板３１０３の吸収軸と、偏光板３１０４の吸収軸
は、クロスニコルの状態で配置されている。
なお図示しないが、バックライト等は、偏光板３１０４の外側に配置される。基板３１０
１および基板３１０２上には、それぞれ電極３１０８および電極３１０９が設けられてい
る。そして、バックライトと反対側、つまり視認側の電極である電極３１０８は、透光性
を有するように形成する。
このような構成を有する液晶表示装置において、ノーマリホワイトモードの場合、電極３
１０８および電極３１０９に電圧が印加（縦電界方式と呼ぶ）されると、図１９（Ａ１）
に示すように、液晶分子３１０５は縦に並んだ状態となる。すると、バックライトからの
光は偏光板３１０３を通過することができず、黒色表示となる。
そして図１９（Ａ２）に示すように、電極３１０８および電極３１０９の間に電圧が印加
されていないときは、液晶分子３１０５は横に並び、平面内で捩れている状態となる。そ
の結果、バックライトからの光は偏光板３１０３を通過することができ、白色表示となる
。また、電極３１０８および電極３１０９に印加する電圧を調節することにより、階調を
表現することができる。このようにして、所定の映像表示が行われる。
このとき、着色層を設けることにより、フルカラー表示を行うことができる。着色層は、
基板３１０１側、または基板３１０２側のどちらに設けることもできる。
ＴＮモードに使用される液晶分子は、公知のものを使用すればよい。
図１９（Ｂ１）および（Ｂ２）に、ＶＡモードの液晶表示装置の画素構成を説明する断面
模式図を示す。ＶＡモードは、無電界の時に液晶分子３１０５が基板に垂直となるように
配向されているモードである。
図１９（Ａ１）および（Ａ２）と同様に、基板３１０１、および基板３１０２上には、そ
れぞれ電極３１０８、電極３１０９が設けられている。そして、バックライトと反対側、
つまり視認側の電極である電極３１０８は、透光性を有するように形成する。そして基板
３１０１側には、偏光板３１０３が形成され、基板３１０２側に偏光板３１０４が形成さ
れている。また、偏光板３１０３の吸収軸と、偏光板３１０４の吸収軸は、クロスニコル
の状態で配置されている。
このような構成を有する液晶表示装置において、電極３１０８および電極３１０９に電圧
が印加される（縦電界方式）と、図１９（Ｂ１）に示すように液晶分子３１０５は横に並
んだ状態となる。すると、バックライトからの光は、偏光板３１０３を通過することがで
き、白色表示となる。
そして図１９（Ｂ２）に示すように、電極３１０８および電極３１０９の間に電圧が印加
されていないときは、液晶分子３１０５は縦に並んだ状態となる。その結果、偏光板３１
０４により偏光されたバックライトからの光は、液晶分子３１０５の複屈折の影響を受け
ることなくセル内を通過する。すると、偏光されたバックライトからの光は、偏光板３１
０３を通過することができず、黒色表示となる。また、電極３１０８および電極３１０９
に印加する電圧を調節することにより、階調を表現することができる。このようにして、
所定の映像表示が行われる。
このとき、着色層を設けることにより、フルカラー表示を行うことができる。着色層は、
基板３１０１側、または基板３１０２側のどちらに設けることもできる。
図１９（Ｃ１）および（Ｃ２）に、ＭＶＡモードの液晶表示装置の画素構成を説明する断
面模式図を示す。ＭＶＡモードは一画素を複数に分割し、それぞれの部分の配向方向を異
ならせて、視野角依存性を互いに補償する方法である。図１９（Ｃ１）に示すように、Ｍ
ＶＡモードでは、電極３１０８および電極３１０９上に配向制御用に断面が三角の突起物
３１５８および突起物３１５９が設けられている。なお、他の構成はＶＡモードと同様で
ある。
電極３１０８および電極３１０９に電圧が印加される（縦電界方式）と、図１９（Ｃ１）
に示すように液晶分子３１０５は突起物３１５８および３１５９の面に対して液晶分子３
１０５の長軸が概ね垂直となるように配向する。すると、バックライトからの光は、偏光
板３１０３を通過することができ、白色表示となる。
そして図１９（Ｃ２）に示すように、電極３１０８および電極３１０９の間に電圧が印加
されていないときは、液晶分子３１０５は縦に並んだ状態となる。その結果、バックライ
トからの光は、偏光板３１０３を通過することができず、黒色表示となる。また、電極３
１０８および電極３１０９に印加する電圧を調節することにより、階調を表現することが
できる。このようにして、所定の映像表示が行われる。
このとき、着色層を設けることにより、フルカラー表示を行うことができる。着色層は、
基板３１０１側、または基板３１０２側のどちらに設けることもできる。
ＭＶＡモードの他の例を上面図および断面図を図２２に示す。図２２（Ａ）に示すように
、電極３１０９ａ、電極３１０９ｂおよび電極３１０９ｃは、くの字（Ｖ字）のように屈
曲したパターンに形成されている。図２２（Ｂ）で示すように、電極３１０９ａ、３１０
９ｂ、３１０９ｃ上および電極３１０８上に配向膜である絶縁膜３１６２および絶縁膜３
１６３がそれぞれが形成されている。電極３１０８上には突起物３１５８が電極３１０９
ｂと重なるように形成されている。
図２０（Ａ１）および（Ａ２）に、ＯＣＢモードの液晶表示装置の画素構成を説明する断
面模式図を示す。ＯＣＢモードは、液晶層内で液晶分子３１０５が視野角依存性を補償す
るように配向しており、これはベンド配向と呼ばれる。
図１９と同様に、基板３１０１および基板３１０２上には、それぞれ電極３１０８および
電極３１０９が設けられている。そして、バックライトと反対側、つまり視認側の電極で
ある電極３１０８は、透光性を有するように形成する。そして基板３１０１側には、偏光
板３１０３が形成され、基板３１０２側に偏光板３１０４が形成されている。また、偏光
板３１０３の吸収軸と、偏光板３１０４の吸収軸は、クロスニコルの状態で配置されてい
る。
このような構成を有する液晶表示装置において、電極３１０８および電極３１０９に電圧
が印加される（縦電界方式）と黒色表示が行われる。このとき液晶分子３１０５は、図２
０（Ａ１）に示すように縦に並んだ状態となる。すると、バックライトからの光は、偏光
板３１０３を通過することができず、黒色表示となる。
そして図２０（Ａ２）に示すように、電極３１０８および電極３１０９の間に電圧が印加
されていないときは、液晶分子３１０５はベンド配向の状態となる。その結果、バックラ
イトからの光は、偏光板３１０３を通過することができ、白色表示となる。また、電極３
１０８および電極３１０９に印加する電圧を調節することにより、階調を表現することが
できる。このようにして、所定の映像表示が行われる。
このとき、着色層を設けることにより、フルカラー表示を行うことができる。着色層は、
基板３１０１側、または基板３１０２側のどちらに設けることもできる。
このようなＯＣＢモードでは、液晶層内で液晶分子３１０５の配列により視野角依存性を
補償できる。さらに、一対の積層された偏光子を含む層によりコントラスト比を高めるこ
とができる。
図２０（Ｂ１）および（Ｂ２）に、ＦＬＣモードおよびＡＦＬＣモードの液晶表示装置の
画素構成を説明する断面模式図を示す。
図１９と同様に、基板３１０１、および基板３１０２上には、それぞれ電極３１０８、電
極３１０９が設けられている。そして、バックライトと反対側、つまり視認側の電極であ
る電極３１０８は、透光性を有するように形成する。そして基板３１０１側には、偏光板
３１０３が形成され、基板３１０２側に偏光板３１０４が形成されている。また、偏光板
３１０３の吸収軸と、偏光板３１０４の吸収軸は、クロスニコルの状態で配置されている
。
このような構成を有する液晶表示装置において、電極３１０８および電極３１０９に電圧
が印加（縦電界方式と呼ぶ）されると、液晶分子３１０５はラビング方向からずれた方向
で横に並んでいる状態となる。その結果、バックライトからの光は、偏光板３１０３を通
過することができ、白色表示となる。
そして図２０（Ｂ２）に示すように、電極３１０８および電極３１０９の間に電圧が印加
されていないときは、液晶分子３１０５はラビング方向に沿って横に並んだ状態となる。
すると、バックライトからの光は、偏光板３１０３を通過することができず、黒色表示と
なる。また、電極３１０８および電極３１０９に印加する電圧を調節することにより、階
調を表現することができる。このようにして、所定の映像表示が行われる。
このとき、着色層を設けることにより、フルカラー表示を行うことができる。着色層は、
基板３１０１側、または基板３１０２側のどちらに設けることもできる。
ＦＬＣモードおよびＡＦＬＣモードに使用される液晶分子は、公知のものを使用すればよ
い。
図２１（Ａ１）および（Ａ２）に、ＩＰＳモードの液晶表示装置の画素構成を説明する断
面模式図を示す。ＩＰＳモードは、一方の基板側のみに設けた電極の横電界によって液晶
分子３１０５を基板に対して平面内で回転させるモードである。
ＩＰＳモードは一方の基板に設けられた一対の電極により液晶を制御することを特徴とす
る。そのため、基板３１０２上に一対の電極３１５０および電極３１５１が設けられてい
る。一対の電極３１５０および電極３１５１は、それぞれ透光性を有するとよい。そして
基板３１０１側には、偏光板３１０３が形成され、基板３１０２側に偏光板３１０４が形
成されている。また、偏光板３１０３の吸収軸と、偏光板３１０４の吸収軸は、クロスニ
コルの状態で配置されている。
このような構成を有する液晶表示装置において、一対の電極３１５０および電極３１５１
に電圧が印加されると、図２１（Ａ１）に示すように液晶分子３１０５はラビング方向か
らずれた電気力線に沿って配向する。すると、バックライトからの光は、偏光板３１０３
を通過することができ、白色表示となる。
そして図２１（Ａ２）に示すように、一対の電極３１５０および電極３１５１の間に電圧
が印加されていないとき、液晶分子３１０５は、ラビング方向に沿って横に並んだ状態と
なる。その結果、バックライトからの光は、偏光板３１０３を通過することができず、黒
色表示となる。また、一対の電極３１５０および電極３１５１の間に印加する電圧を調節
することにより、階調を表現することができる。このようにして、所定の映像表示が行わ
れる。
このとき、着色層を設けることにより、フルカラー表示を行うことができる。着色層は、
基板３１０１側、または基板３１０２側のどちらに設けることもできる。
ＩＰＳモードで用いることできる一対の電極３１５０および電極３１５１の例を図２３に
示す。図２３（Ａ）乃至図２３（Ｃ）の上面図に示すように、一対の電極３１５０および
電極３１５１が互い違いとなるように形成されており、図２３（Ａ）では電極３１５０ａ
および電極３１５１ａはうねりを有する波状形状であり、図２３（Ｂ）では電極３１５０
ｂおよび電極３１５１ｂは櫛歯状であり一部重なっている形状であり、図２３（Ｃ）では
電極３１５０ｃおよび電極３１５１ｃは櫛歯状であり電極同士がかみ合うような形状であ
る。
図２１（Ｂ１）および（Ｂ２）に、ＦＦＳモードの液晶表示装置の画素構成を説明する断
面模式図を示す。ＦＦＳモードはＩＰＳモードと同じ横電界方式であるが、図２１（Ｂ１
）および（Ｂ２）に示すように、電極３１５０上に絶縁膜を介して電極３１５１が形成さ
れる構造である。
一対の電極３１５０、電極３１５１は、それぞれ透光性を有するとよい。そして基板３１
０１側には、偏光板３１０３が形成され、基板３１０２側に偏光板３１０４が形成されて
いる。また、偏光板３１０３の吸収軸と、偏光板３１０４の吸収軸は、クロスニコルの状
態で配置されている。
このような構成を有する液晶表示装置において、一対の電極３１５０、電極３１５１に電
圧が印加されると、図２１（Ｂ１）に示すように液晶分子３１０５はラビング方向からず
れた電気力線に沿って配向する。すると、バックライトからの光は、偏光板３１０３を通
過することができ、白色表示となる。
そして図２１（Ｂ２）に示すように、一対の電極３１５０および電極３１５１の間に電圧
が印加されていないとき、液晶分子３１０５は、ラビング方向に沿って横に並んだ状態と
なる。その結果、バックライトからの光は、偏光板３１０３を通過することができず、黒
色表示となる。また、一対の電極３１５０および電極３１５１の間に印加する電圧を調節
することにより、階調を表現することができる。このようにして、所定の映像表示が行わ
れる。
このとき、着色層を設けることにより、フルカラー表示を行うことができる。着色層は、
基板３１０１側、または基板３１０２側のどちらに設けることもできる。
ＦＦＳモードで用いることできる一対の電極３１５０および電極３１５１の例を図２４に
示す。図２４（Ａ）乃至図２４（Ｃ）の上面図に示すように、電極３１５０上に様々なパ
ターンに形成された電極３１５１が形成されており、図２４（Ａ）では電極３１５０ａ上
の電極３１５１ａは屈曲したくの字（Ｖ字）形状であり、図２４（Ｂ）では電極３１５０
ｂ上の電極３１５１ｂは櫛歯状で電極同士がかみ合うような形状であり、図２４（Ｃ）で
は電極３１５０ｃ上の電極３１５１ｃは櫛歯状の形状である。
ＩＰＳモードおよびＦＦＳモードに使用される液晶分子は、公知のものを使用すればよい
。
また、これら以外にも、ＰＶＡモード、ＡＳＭモード、ＴＢＡモードなどの動作モードを
適用することが可能である。
液晶表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防
止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板および位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式
（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシ
ャル駆動方式を適用することで、着色層を用いることなく、カラー表示を行うことができ
る。
上述したように、画素部における表示方式は、プログレッシブ方式やインターレース方式
などを用いる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、またはＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものがある。な
お、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明は
カラー表示の液晶表示装置に限定されるものではなく、モノクロ表示の液晶表示装置に適
用することもできる。
＜２−２．マイクロコンピュータ＞
上述したトランジスタは、さまざまな電子機器に搭載されるマイクロコンピュータに適用
することができる。
以下では、マイクロコンピュータを搭載した電子機器の例として火災報知器の構成および
動作について、図２５、図２６、図２７および図２８（Ａ）を用いて説明する。
なお、本明細書中において、火災報知器とは、火災の発生を急報する装置全般を示すもの
であり、例えば、住宅用火災警報器や、自動火災報知設備や、当該自動火災報知設備に用
いられる火災感知器なども火災報知器に含むものとする。
図２５に示す警報装置は、マイクロコンピュータ５００を少なくとも有する。ここで、マ
イクロコンピュータ５００は、警報装置の内部に設けられている。マイクロコンピュータ
５００は、高電位電源線ＶＤＤと電気的に接続されたパワーゲートコントローラ５０３と
、高電位電源線ＶＤＤおよびパワーゲートコントローラ５０３と電気的に接続されたパワ
ーゲート５０４と、パワーゲート５０４と電気的に接続されたＣＰＵ（Ｃｅｎｔｒａｌ
Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）５０５と、パワーゲート５０４およびＣＰＵ５０５と
電気的に接続された検出部５０９と、が設けられる。また、ＣＰＵ５０５には、揮発性記
憶部５０６と不揮発性記憶部５０７と、が含まれる。
また、ＣＰＵ５０５は、インターフェース５０８を介してバスライン５０２と電気的に接
続されている。インターフェース５０８もＣＰＵ５０５と同様にパワーゲート５０４と電
気的に接続されている。インターフェース５０８のバス規格としては、例えば、Ｉ２Ｃバ
スなどを用いることができる。また、警報装置には、インターフェース５０８を介してパ
ワーゲート５０４と電気的に接続される発光素子５３０が設けられる。
発光素子５３０は指向性の強い光を放出するものが好ましく、例えば、有機ＥＬ素子、無
機ＥＬ素子、ＬＥＤなどを用いることができる。
パワーゲートコントローラ５０３はタイマーを有し、当該タイマーに従ってパワーゲート
５０４を制御する。パワーゲート５０４は、パワーゲートコントローラ５０３の制御に従
って、ＣＰＵ５０５、検出部５０９およびインターフェース５０８に高電位電源線ＶＤＤ
から供給される電源を供給または遮断する。ここで、パワーゲート５０４としては、例え
ば、トランジスタなどのスイッチング素子を用いることができる。
このようなパワーゲートコントローラ５０３およびパワーゲート５０４を用いることによ
り、光量を測定する期間に検出部５０９、ＣＰＵ５０５およびインターフェース５０８へ
の電源供給を行い、測定期間の合間には検出部５０９、ＣＰＵ５０５およびインターフェ
ース５０８への電源供給を遮断することができる。このように警報装置を動作させること
により、上記の各構成に常時電源供給を行う場合より消費電力の低減を図ることができる
。
また、パワーゲート５０４としてトランジスタを用いる場合、不揮発性記憶部５０７に用
いられる、極めてオフ電流の低いトランジスタ、例えば上述した酸化物半導体層を含む多
層膜を用いたトランジスタを用いることが好ましい。このようなトランジスタを用いるこ
とにより、パワーゲート５０４で電源を遮断する際にリーク電流を低減し、消費電力の低
減を図ることができる。
警報装置に直流電源５０１を設け、直流電源５０１から高電位電源線ＶＤＤに電源を供給
してもよい。直流電源５０１の高電位側の電極は、高電位電源線ＶＤＤと電気的に接続さ
れ、直流電源５０１の低電位側の電極は、低電位電源線ＶＳＳと電気的に接続される。低
電位電源線ＶＳＳはマイクロコンピュータ５００に電気的に接続される。ここで、高電位
電源線ＶＤＤは、高電位Ｈが与えられている。また、低電位電源線ＶＳＳは、例えば接地
電位（ＧＮＤ）などの低電位Ｌが与えられている。
直流電源５０１として電池を用いる場合は、例えば、高電位電源線ＶＤＤと電気的に接続
された電極と、低電位電源線ＶＳＳに電気的に接続された電極と、当該電池を保持するこ
とができる筐体と、を有する電池ケースを筐体に設ける構成とすればよい。なお、警報装
置は、必ずしも直流電源５０１を設けなくてもよく、例えば、当該警報装置の外部に設け
られた交流電源から配線を介して電源を供給する構成としてもよい。
また、上記電池として、二次電池、例えば、リチウムイオン二次電池（リチウムイオン蓄
電池、リチウムイオン電池、またはリチウムイオンバッテリーとも呼ぶ。）を用いること
もできる。また、当該二次電池を充電できるように太陽電池を設けることが好ましい。
検出部５０９は、異常に係る物理量を計測して計測値をＣＰＵ５０５に送信する。異常に
係る物理量は、警報装置の用途によって異なり、火災報知器として機能する警報装置では
、火災に係る物理量を計測する。故に、検出部５０９には、火災に係る物理量として光量
を計測し、煙の存在を感知する。
検出部５０９は、パワーゲート５０４と電気的に接続された光センサ５１１と、パワーゲ
ート５０４と電気的に接続されたアンプ５１２と、パワーゲート５０４およびＣＰＵ５０
５と電気的に接続されたＡＤコンバータ５１３と、を有する。発光素子５３０、光センサ
５１１、アンプ５１２およびＡＤコンバータ５１３は、パワーゲート５０４が検出部５０
９に電源を供給したときに動作する。
図２６に警報装置の断面の一部を示す。ｐ型の半導体基板２０１に素子分離領域２０３を
有し、ゲート絶縁膜２０７およびゲート電極２０９、ｎ型の不純物領域２１１ａ、ｎ型の
不純物領域２１１ｂ、絶縁膜２１５および絶縁膜２１７を有するｎ型のトランジスタ５１
９が形成されている。ｎ型のトランジスタ５１９は、単結晶シリコンなどの半導体を用い
て形成されており、高速動作が可能である。従って、高速なアクセスが可能なＣＰＵの揮
発性記憶部を形成することができる。
また、絶縁膜２１５および絶縁膜２１７の一部を選択的にエッチングした開口部にコンタ
クトプラグ２１９ａおよびコンタクトプラグ２１９ｂを形成し、絶縁膜２１７およびコン
タクトプラグ２１９ａおよびコンタクトプラグ２１９ｂ上に溝部を有する絶縁膜２２１を
設けている。また、絶縁膜２２１の溝部に配線２２３ａおよび配線２２３ｂを形成する。
また、絶縁膜２２１、配線２２３ａおよび配線２２３ｂ上にスパッタリング法、ＣＶＤ法
等により絶縁膜２２０を形成し、当該絶縁膜２２０上に、溝部を有する絶縁膜２２２を形
成する。絶縁膜２２２の溝部に電極２２４を形成する。電極２２４は、第２のトランジス
タ５１７のバックゲート電極として機能する電極である。このような電極２２４を設ける
ことにより、第２のトランジスタ５１７のしきい値電圧の制御を行うことができる。
また、絶縁膜２２２および電極２２４上に、スパッタリング法、ＣＶＤ法等により、絶縁
膜２２５を設けている。
絶縁膜２２５上には、第２のトランジスタ５１７と、光電変換素子５１４が設けられる。
第２のトランジスタ５１７は、酸化物層２０６ａおよび酸化物半導体層２０６ｂを含む多
層膜２０６と、多層膜２０６上に接するソース電極２１６ａ、ドレイン電極２１６ｂと、
ゲート絶縁膜２１２と、ゲート電極２０４と、保護絶縁膜２１８を含む。また、光電変換
素子５１４と第２のトランジスタ５１７を覆う絶縁膜２４５が設けられ、絶縁膜２４５上
にドレイン電極２１６ｂに接して配線２４９を有する。配線２４９は、第２のトランジス
タ５１７のドレイン電極とｎ型のトランジスタ５１９のゲート電極２０９とを電気的に接
続するノードとして機能する。
光センサ５１１は、光電変換素子５１４と、容量素子と、第１のトランジスタと、第２の
トランジスタ５１７と、第３のトランジスタと、ｎ型のトランジスタ５１９と、を含む。
ここで光電変換素子５１４としては、例えば、フォトダイオードなどを用いることができ
る。
光電変換素子５１４の端子の一方は、低電位電源線ＶＳＳと電気的に接続され、端子の他
方は、第２のトランジスタ５１７のソース電極およびドレイン電極の一方に電気的に接続
される。第２のトランジスタ５１７のゲート電極は、電荷蓄積制御信号Ｔｘが与えられ、
ソース電極およびドレイン電極の他方は、容量素子の一対の電極の一方と、第１のトラン
ジスタのソース電極およびドレイン電極の一方と、ｎ型のトランジスタ５１９のゲート電
極と電気的に接続される（以下、当該ノードをノードＦＤと呼ぶ場合がある）。容量素子
の一対の電極の他方は、低電位電源線ＶＳＳと電気的に接続される。第１のトランジスタ
のゲート電極は、リセット信号Ｒｅｓが与えられ、ソース電極およびドレイン電極の他方
は、高電位電源線ＶＤＤと電気的に接続される。ｎ型のトランジスタ５１９のソース電極
およびドレイン電極の一方は、第３のトランジスタのソース電極およびドレイン電極の一
方と、アンプ５１２と電気的に接続される。また、ｎ型のトランジスタ５１９のソース電
極およびドレイン電極の他方は、高電位電源線ＶＤＤと電気的に接続される。第３のトラ
ンジスタのゲート電極は、バイアス信号Ｂｉａｓが与えられ、ソース電極およびドレイン
電極の他方は、低電位電源線ＶＳＳと電気的に接続される。
なお、容量素子は必ずしも設けなくてよく、例えば、ｎ型のトランジスタ５１９などの寄
生容量が十分大きい場合、容量素子を設けない構成としてもよい。
また、第１のトランジスタおよび第２のトランジスタ５１７に、極めてオフ電流の低いト
ランジスタを用いることが好ましい。また、極めてオフ電流の低いトランジスタとしては
、上述した酸化物半導体層を含む多層膜を用いたトランジスタを用いることが好ましい。
このような構成とすることによりノードＦＤの電位を長時間保持することが可能となる。
また、図２６に示す構成は、第２のトランジスタ５１７と電気的に接続して、絶縁膜２２
５上に光電変換素子５１４が設けられている。
光電変換素子５１４は、絶縁膜２２５上に設けられた半導体層２６０と、半導体層２６０
上に接して設けられたソース電極２１６ａ、電極２１６ｃと、を有する。ソース電極２１
６ａは第２のトランジスタ５１７のソース電極またはドレイン電極として機能する電極で
あり、光電変換素子５１４と第２のトランジスタ５１７とを電気的に接続している。
半導体層２６０、ソース電極２１６ａおよび電極２１６ｃ上には、ゲート絶縁膜２１２、
保護絶縁膜２１８および絶縁膜２４５が設けられている。また、絶縁膜２４５上に配線２
５６が設けられており、ゲート絶縁膜２１２、保護絶縁膜２１８および絶縁膜２４５に設
けられた開口を介して電極２１６ｃと接する。
電極２１６ｃは、ソース電極２１６ａおよびドレイン電極２１６ｂと、配線２５６は、配
線２４９と同様の工程で形成することができる。
半導体層２６０としては、光電変換を行うことができる半導体層を設ければよく、例えば
、シリコンやゲルマニウムなどを用いることができる。半導体層２６０にシリコンを用い
た場合は、可視光を検知する光センサとして機能する。また、シリコンとゲルマニウムで
は吸収できる電磁波の波長が異なるため、半導体層２６０にゲルマニウムを用いる構成と
すると、赤外線を検知するセンサとして用いることができる。
以上のように、マイクロコンピュータ５００に、光センサ５１１を含む検出部５０９を内
蔵して設けることができるので、部品数を削減し、警報装置の筐体を縮小することができ
る。
上述したＩＣチップを含む火災報知器には、上述したトランジスタを用いた複数の回路を
組み合わせ、それらを１つのＩＣチップに搭載したＣＰＵ５０５が用いられる。
＜２−２−１．ＣＰＵ＞
図２７は、上述したトランジスタを少なくとも一部に用いたＣＰＵの具体的な構成を示す
ブロック図である。
図２７（Ａ）に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈ
ｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、論理演算回路）、ＡＬＵコントローラ１１９２、イ
ンストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコ
ントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインター
フェース１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭイ
ンターフェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板
、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース
１１８９は、別チップに設けてもよい。もちろん、図２７（Ａ）に示すＣＰＵは、その構
成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を
有している。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号
ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記
各種回路に供給する。
図２７（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レ
ジスタ１１９６のメモリセルとして、上述したトランジスタを用いることができる。
図２７（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１
からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジス
タ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか
、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの
保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行
われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書
き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することが
できる。
電源停止に関しては、図２７（Ｂ）または図２７（Ｃ）に示すように、メモリセル群と、
電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を
設けることにより行うことができる。以下に図２７（Ｂ）および図２７（Ｃ）の回路の説
明を行う。
図２７（Ｂ）および図２７（Ｃ）は、メモリセルへの電源電位の供給を制御するスイッチ
ング素子に、上述したトランジスタを用いた記憶装置である。
図２７（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、メモリセル１１４２を複
数有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には、
上述したトランジスタを用いることができる。メモリセル群１１４３が有する各メモリセ
ル１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供
給されている。さらに、メモリセル群１１４３が有する各メモリセル１１４２には、信号
ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
図２７（Ｂ）では、スイッチング素子１１４１として、上述したトランジスタを用いてお
り、該トランジスタは、そのゲート電極層に与えられる信号ＳｉｇＡによりスイッチング
が制御される。
なお、図２７（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構
成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチン
グ素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合
、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよ
いし、直列と並列が組み合わされて接続されていてもよい。
また、図２７（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有
する各メモリセル１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが
、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されてい
てもよい。
また、図２７（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイ
ッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装
置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メ
モリセル１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、ス
イッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合
においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具
体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置へ
の情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消
費電力を低減することができる。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐ
ｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌ
ｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩにも応用可能である。
＜２−２−２．設置例＞
図２８（Ａ）において、テレビジョン装置８０００は、筐体８００１に表示部８００２が
組み込まれており、表示部８００２により映像を表示し、スピーカ部８００３から音声を
出力することが可能である。上述のトランジスタを表示部８００２に用いることが可能で
ある。
表示部８００２は、液晶表示装置、有機ＥＬ素子などの発光素子を各画素に備えた発光装
置、電気泳動表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃ
ｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの、半導体表示装置を
用いることができる。
また、テレビジョン装置８０００は、情報通信を行うためのＣＰＵや、メモリを備えてい
てもよい。ＣＰＵやメモリに、先に示したトランジスタ、記憶装置、またはＣＰＵを用い
ることによって省電力化を図ることができる。
図２８（Ａ）において、警報装置８１００は、住宅用火災警報器であり、検出部と、マイ
クロコンピュータ８１０１を有している。マイクロコンピュータ８１０１には、上述した
トランジスタを用いたＣＰＵが含まれる。
図２８（Ａ）において、室内機８２００および室外機８２０４を有するエアコンディショ
ナーには、上述したトランジスタを用いたＣＰＵが含まれる。具体的に、室内機８２００
は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３等を有する。図２８（Ａ）において
、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８
２０３は室外機８２０４に設けられていてもよい。または、室内機８２００と室外機８２
０４の両方に、ＣＰＵ８２０３が設けられていてもよい。上述したトランジスタを用いた
ＣＰＵが含まれることで、エアコンディショナーを省電力化できる。
図２８（Ａ）において、電気冷凍冷蔵庫８３００には、上述したトランジスタを用いたＣ
ＰＵが含まれる。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３
０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図２８（Ａ）では、ＣＰＵ８３
０４が、筐体８３０１の内部に設けられている。上述したトランジスタを用いたＣＰＵが
含まれることで、電気冷凍冷蔵庫８３００を省電力化できる。
図２８（Ｂ）および図２８（Ｃ）に、電気自動車の例を示す。電気自動車９７００には、
二次電池９７０１が搭載されている。二次電池９７０１の電力は、制御回路９７０２によ
り出力が調整されて、駆動装置９７０３に供給される。制御回路９７０２は、図示しない
ＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。上述したトラ
ンジスタを用いたＣＰＵが含まれることで、電気自動車９７００を省電力化できる。
駆動装置９７０３は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と、
を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情
報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる
負荷情報など）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路
９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気
エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場
合は、図示していないが、直流を交流に変換するインバータも内蔵される。
本実施例では、ＢＧＴＣ構造のトランジスタを作製し、その電気特性を測定した。
実施例試料および比較例試料であるトランジスタの構成について、以下に示す。なお、ト
ランジスタの構造は、図１（Ｂ）を参照する。ここで、実施例試料と比較例試料との違い
は、酸化物層１０６ｂの有無のみである。
基板１００としては、６００ｍｍ×７２０ｍｍの角形ガラス基板を用いた。
ゲート電極１０４としては、厚さが１００ｎｍのタングステン膜を用いた。タングステン
膜はスパッタリング法にて成膜した。
ゲート絶縁膜１１２としては、厚さが４００ｎｍの窒化シリコン層と、窒化シリコン層上
に設けられた厚さが５０ｎｍの酸化窒化シリコン層からなる多層膜を用いた。窒化シリコ
ン層および酸化窒化シリコン層はＣＶＤ法にて成膜した。
次に、実施例試料１、実施例試料２および実施例試料３の酸化物半導体層１０６ａおよび
酸化物層１０６ｂについて説明する。
酸化物半導体層１０６ａとしては、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１
：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物半
導体層を用いた。なお、酸化物半導体層１０６ａは、アルゴンガスおよび酸素ガスを１：
１の体積比で混合した成膜ガスを用い、圧力を０．６Ｐａとし、基板の温度を１７０℃と
し、ＡＣ電力を５ｋＷ印加することで成膜した。なお、実施例試料１では、酸化物半導体
層１０６ａの厚さを２０ｎｍとした。また、実施例試料２では、酸化物半導体層１０６ａ
の厚さを３５ｎｍとした。また、実施例試料３では、酸化物半導体層１０６ａの厚さを５
０ｎｍとした。
酸化物層１０６ｂとしては、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［
原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した厚さが２０ｎｍ
の酸化物層を用いた。なお、酸化物層１０６ｂは、アルゴンガスおよび酸素ガスを９：１
の体積比で混合した成膜ガスを用い、圧力を０．３Ｐａとし、基板の温度を室温（約２５
℃）とし、ＡＣ電力を５ｋＷ印加することで成膜した。
このとき、酸化物半導体層１０６ａのエネルギーギャップは、酸化物層１０６ｂのエネル
ギーギャップよりも０．４５ｅＶ大きかった。また、酸化物半導体層１０６ａの電子親和
力は、酸化物層１０６ｂの電子親和力よりも０．１５ｅＶ大きかった。
なお、比較例試料は、酸化物半導体層１０６ａの厚さを３５ｎｍとし、また酸化物層１０
６ｂを設けない構成とし、そのほかの構成については実施例試料１、実施例試料２および
実施例試料３と同様とした。
ソース電極１１６ａおよびドレイン電極１１６ｂとしては、厚さが５０ｎｍのタングステ
ン層と、タングステン層上に設けられた厚さが４００ｎｍのアルミニウム層と、アルミニ
ウム層上に設けられた厚さが１００ｎｍのチタン層からなる多層膜を用いた。なお、タン
グステン層、アルミニウム層およびチタン層は、スパッタリング法にて成膜した。
保護絶縁膜１１８としては、厚さが４５０ｎｍの酸化窒化シリコン層と、酸化窒化シリコ
ン層上に設けられた厚さが１００ｎｍの窒化シリコン層からなる多層膜を用いた。酸化窒
化シリコン層および窒化シリコン層は、ＣＶＤ法にて成膜した。
以上のようにして、トランジスタを作製した。
まず、トランジスタのＶｇ−Ｉｄ特性を、基板１００の面内で２０点測定し、図２９から
図３２に重ねて示す。ここでは、ドレイン電圧を１Ｖまたは１０Ｖとし、ゲート電圧Ｖｇ
を−２０Ｖ〜１５Ｖの範囲で掃引したときのドレイン電流Ｉｄを測定した。なお、図２９
（Ａ）には実施例試料１であるチャネル長Ｌが３μｍ、チャネル幅Ｗが５０μｍのトラン
ジスタのＶｇ−Ｉｄ特性を、図２９（Ｂ）には実施例試料１であるチャネル長Ｌが６μｍ
、チャネル幅Ｗが５０μｍのトランジスタのＶｇ−Ｉｄ特性を示す。また、図３０（Ａ）
には実施例試料２であるチャネル長Ｌが３μｍ、チャネル幅Ｗが５０μｍのトランジスタ
のＶｇ−Ｉｄ特性を、図３０（Ｂ）には実施例試料２であるチャネル長Ｌが６μｍ、チャ
ネル幅Ｗが５０μｍのトランジスタのＶｇ−Ｉｄ特性を示す。また、図３１（Ａ）には実
施例試料３であるチャネル長Ｌが３μｍ、チャネル幅Ｗが５０μｍのトランジスタのＶｇ
−Ｉｄ特性を、図３１（Ｂ）には実施例試料３であるチャネル長Ｌが６μｍ、チャネル幅
Ｗが５０μｍのトランジスタのＶｇ−Ｉｄ特性を示す。また、図３２（Ａ）には比較例試
料であるチャネル長Ｌが３μｍ、チャネル幅Ｗが５０μｍのトランジスタのＶｇ−Ｉｄ特
性を、図３２（Ｂ）には比較例試料であるチャネル長Ｌが６μｍ、チャネル幅Ｗが５０μ
ｍのトランジスタのＶｇ−Ｉｄ特性を示す。
なお、ドレイン電圧とは、ソース電位を基準としたときのドレイン電位との電位差をいう
。また、ゲート電圧とは、ソース電位を基準としたときのゲート電位との電位差をいう。
また、ドレイン電流とは、ソース−ドレイン間を流れる電流値をいう。
図２９乃至図３２より、実施例試料１、実施例試料２および実施例試料３は、比較例試料
と比べ、しきい値電圧の面内でのばらつきが小さかった。また、実施例試料１、実施例試
料２および実施例試料３は、サブスレッショルドスイング値の小さい、良好な電気特性を
有するトランジスタであることがわかった。
次に、実施例試料１、実施例試料２、実施例試料３および比較例試料であるトランジスタ
に対し、暗状態または明状態でのプラスゲートＢＴ試験およびマイナスゲートＢＴ試験を
行った。図３３乃至図４０に、実施例試料１、実施例試料２、実施例試料３および比較例
試料であるトランジスタのゲートＢＴ試験前後のＶｇ−Ｉｄ特性を示す。なお、ゲートＢ
Ｔ試験は、チャネル長Ｌが６μｍ、チャネル幅Ｗが５０μｍのトランジスタで行った。ま
た、Ｖｇ−Ｉｄ特性の測定は、ドレイン電圧を５Ｖとし、ゲート電圧Ｖｇを−３０Ｖ〜３
０Ｖの範囲で掃引したときのドレイン電流Ｉｄを測定することで行った。
プラスゲートＢＴ試験では、まず基板の温度を８０℃として、１回目のＶｇ−Ｉｄ特性の
測定を行った後、ゲート電圧Ｖｇを３０Ｖ、ドレイン電圧Ｖｄを０Ｖとして２０００秒保
持した後、２回目のＶｇ−Ｉｄ特性の測定を行った。
マイナスゲートＢＴ試験では、まず基板の温度を８０℃として、１回目のＶｇ−Ｉｄ特性
の測定を行った後、ゲート電圧Ｖｇを−３０Ｖ、ドレイン電圧Ｖｄを０Ｖとして２０００
秒保持した後、２回目のＶｇ−Ｉｄ特性の測定を行った。
なお、暗状態では、遮光状態でプラスまたはマイナスＢＴストレスを印加した。また、明
状態では、３０００ｌｘの白色ＬＥＤをトランジスタに照射し、プラスまたはマイナスＢ
Ｔストレスを印加した。図４１に、明状態でのゲートＢＴ試験に用いた白色ＬＥＤの発光
スペクトルを示す。
なお、図３３乃至図４０では、１回目（ゲートＢＴ試験前）のＶｇ−Ｉｄ特性を破線で示
し、２回目（ゲートＢＴ試験後）のＶｇ−Ｉｄ特性を実線で示す。
図３３（Ａ）には実施例試料１の暗状態でのプラスゲートＢＴ試験前後のＶｇ−Ｉｄ特性
を、図３３（Ｂ）には実施例試料１の暗状態でのマイナスゲートＢＴ試験前後のＶｇ−Ｉ
ｄ特性を示す。図３４（Ａ）には実施例試料１の明状態でのプラスゲートＢＴ試験前後の
Ｖｇ−Ｉｄ特性を、図３４（Ｂ）には実施例試料１の明状態でのマイナスゲートＢＴ試験
前後のＶｇ−Ｉｄ特性を示す。図３５（Ａ）には実施例試料２の暗状態でのプラスゲート
ＢＴ試験前後のＶｇ−Ｉｄ特性を、図３５（Ｂ）には実施例試料２の暗状態でのマイナス
ゲートＢＴ試験前後のＶｇ−Ｉｄ特性を示す。図３６（Ａ）には実施例試料２の明状態で
のプラスゲートＢＴ試験前後のＶｇ−Ｉｄ特性を、図３６（Ｂ）には実施例試料２の明状
態でのマイナスゲートＢＴ試験前後のＶｇ−Ｉｄ特性を示す。図３７（Ａ）には実施例試
料３の暗状態でのプラスゲートＢＴ試験前後のＶｇ−Ｉｄ特性を、図３７（Ｂ）には実施
例試料３の暗状態でのマイナスゲートＢＴ試験前後のＶｇ−Ｉｄ特性を示す。図３８（Ａ
）には実施例試料３の明状態でのプラスゲートＢＴ試験前後のＶｇ−Ｉｄ特性を、図３８
（Ｂ）には実施例試料３の明状態でのマイナスゲートＢＴ試験前後のＶｇ−Ｉｄ特性を示
す。図３９（Ａ）には比較例試料の暗状態でのプラスゲートＢＴ試験前後のＶｇ−Ｉｄ特
性を、図３９（Ｂ）には比較例試料の暗状態でのマイナスゲートＢＴ試験前後のＶｇ−Ｉ
ｄ特性を示す。図４０（Ａ）には比較例試料の明状態でのプラスゲートＢＴ試験前後のＶ
ｇ−Ｉｄ特性を、図４０（Ｂ）には比較例試料の明状態でのマイナスゲートＢＴ試験前後
のＶｇ−Ｉｄ特性を示す。
図４２に、実施例試料１、実施例試料２、実施例試料３および比較例試料のしきい値電圧
のゲートＢＴ試験前後の変動量（ΔＶｔｈ）、およびドレイン電流Ｉｄが１×１０−１２
Ａにおけるゲート電圧ＶｇのゲートＢＴ試験前後の変動量（ΔＳｈｉｆｔ）を示す。
図４２より、実施例試料１、実施例試料２および実施例試料３は、比較例試料と比べ暗状
態および明状態での、プラスゲートＢＴ試験前後におけるトランジスタのしきい値電圧の
変動量、およびドレイン電流Ｉｄが１×１０−１２Ａにおけるゲート電圧Ｖｇの変動量が
小さいことがわかった。また、実施例試料１、実施例試料２および実施例試料３は、マイ
ナスゲートＢＴ試験前後におけるしきい値電圧の変動量も小さく、安定した電気特性を有
するトランジスタであることがわかった。
本実施例より、酸化物半導体層上にエネルギーギャップが大きく、電子親和力の小さい酸
化物層を設けることで、ゲートＢＴ試験におけるトランジスタの電気特性の変動を小さく
できることがわかった。特に、プラスゲートＢＴ試験において、顕著な改善が見られた。
従って、酸化物半導体層上にエネルギーギャップが大きく、電子親和力の小さい酸化物層
を設けることで、安定した電気特性を有するトランジスタが得られることがわかる。
７０ａ 成膜室
７０ｂ 成膜室
７１ 大気側基板供給室
７２ａ ロードロック室
７２ｂ アンロードロック室
７３ 搬送室
７３ａ 搬送室
７３ｂ 搬送室
７４ カセットポート
７５ 基板加熱室
７６ 基板搬送ロボット
８０ａ 成膜室
８０ｂ 成膜室
８０ｃ 成膜室
８０ｄ 成膜室
８１ 大気側基板供給室
８２ ロード／アンロードロック室
８３ 搬送室
８４ カセットポート
８５ 基板加熱室
８６ 基板搬送ロボット
８７ ターゲット
８８ 防着板
８９ ガラス基板
９０ 基板ステージ
９２ 基板ステージ
９３ 加熱機構
９４ 精製機
９５ａ クライオポンプ
９５ｂ クライオポンプ
９５ｃ ターボ分子ポンプ
９５ｄ クライオポンプ
９５ｅ クライオポンプ
９５ｆ クライオポンプ
９６ 真空ポンプ
９６ａ 真空ポンプ
９６ｂ 真空ポンプ
９６ｃ 真空ポンプ
９７ マスフローコントローラ
９８ ガス加熱機構
９９ クライオトラップ
１００ 基板
１０４ ゲート電極
１０６ 多層膜
１０６ａ 酸化物半導体層
１０６ｂ 酸化物層
１０６ｃ ソース領域
１０６ｄ ドレイン領域
１１２ ゲート絶縁膜
１１６ａ ソース電極
１１６ｂ ドレイン電極
１１８ 保護絶縁膜
１１８ａ 第１の酸化シリコン層
１１８ｂ 第２の酸化シリコン層
１１８ｃ 窒化シリコン層
２００ 基板
２０１ 半導体基板
２０２ 下地絶縁膜
２０３ 素子分離領域
２０４ ゲート電極
２０６ 多層膜
２０６ａ 酸化物層
２０６ｂ 酸化物半導体層
２０７ ゲート絶縁膜
２０９ ゲート電極
２１１ａ 不純物領域
２１１ｂ 不純物領域
２１２ ゲート絶縁膜
２１５ 絶縁膜
２１６ａ ソース電極
２１６ｂ ドレイン電極
２１６ｃ 電極
２１７ 絶縁膜
２１８ 保護絶縁膜
２１９ａ コンタクトプラグ
２１９ｂ コンタクトプラグ
２２０ 絶縁膜
２２１ 絶縁膜
２２２ 絶縁膜
２２３ａ 配線
２２３ｂ 配線
２２４ 電極
２２５ 絶縁膜
２４５ 絶縁膜
２４９ 配線
２５６ 配線
２６０ 半導体層
５００ マイクロコンピュータ
５０１ 直流電源
５０２ バスライン
５０３ パワーゲートコントローラ
５０４ パワーゲート
５０５ ＣＰＵ
５０６ 揮発性記憶部
５０７ 不揮発性記憶部
５０８ インターフェース
５０９ 検出部
５１１ 光センサ
５１２ アンプ
５１３ ＡＤコンバータ
５１４ 光電変換素子
５１７ トランジスタ
５１９ トランジスタ
５３０ 発光素子
７００ 基板
７１９ 発光素子
７２０ 絶縁膜
７２１ 絶縁膜
７３１ 端子
７３２ ＦＰＣ
７３３ａ 配線
７３３ｂ 配線
７３３ｃ 配線
７３４ シール材
７３５ 駆動回路
７３６ 駆動回路
７３７ 画素
７４１ トランジスタ
７４２ キャパシタ
７４３ スイッチ素子
７４４ 信号線
７５０ 画素
７５１ トランジスタ
７５２ キャパシタ
７５３ 液晶素子
７５４ 走査線
７５５ 信号線
７８１ 電極
７８２ 発光層
７８３ 電極
７８４ 隔壁
７８５ａ 中間層
７８５ｂ 中間層
７８５ｃ 中間層
７８５ｄ 中間層
７８６ａ 発光層
７８６ｂ 発光層
７８６ｃ 発光層
７９１ 電極
７９２ 絶縁膜
７９３ 液晶層
７９４ 絶縁膜
７９５ スペーサ
７９６ 電極
７９７ 基板
１１４１ スイッチング素子
１１４２ メモリセル
１１４３ メモリセル群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
３１００ 液晶層
３１０１ 基板
３１０２ 基板
３１０３ 偏光板
３１０４ 偏光板
３１０５ 液晶分子
３１０８ 電極
３１０９ 電極
３１０９ａ 電極
３１０９ｂ 電極
３１０９ｃ 電極
３１５０ 電極
３１５０ａ 電極
３１５０ｂ 電極
３１５０ｃ 電極
３１５１ 電極
３１５１ａ 電極
３１５１ｂ 電極
３１５１ｃ 電極
３１５８ 突起物
３１５９ 突起物
３１６２ 絶縁膜
３１６３ 絶縁膜
８０００ テレビジョン装置
８００１ 筐体
８００２ 表示部
８００３ スピーカ部
８１００ 警報装置
８１０１ マイクロコンピュータ
８２００ 室内機
８２０１ 筐体
８２０２ 送風口
８２０３ ＣＰＵ
８２０４ 室外機
８３００ 電気冷凍冷蔵庫
８３０１ 筐体
８３０２ 冷蔵室用扉
８３０３ 冷凍室用扉
８３０４ ＣＰＵ
９７００ 電気自動車
９７０１ 二次電池
９７０２ 制御回路
９７０３ 駆動装置
９７０４ 処理装置

Claims (11)

  1. 酸化物層および酸化物半導体層を含む多層膜と、
    前記酸化物層と接して設けられたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記多層膜と重ねて設けられたゲート電極と、を有し、
    前記酸化物層は、前記酸化物半導体層と共通の元素を含み、かつ前記酸化物半導体層よりもエネルギーギャップが大きく、
    前記酸化物層と前記酸化物半導体層との間における組成が連続的に変化することを特徴とする半導体装置。
  2. 酸化物層および酸化物半導体層を含む多層膜と、
    前記酸化物層と接して設けられたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記多層膜と重ねて設けられたゲート電極と、を有し、
    前記酸化物層は、前記酸化物半導体層と共通の元素を含み、かつ前記酸化物半導体層よりも伝導帯下端のエネルギーが真空準位に近く、
    前記酸化物層と前記酸化物半導体層との間における組成が連続的に変化することを特徴とする半導体装置。
  3. 請求項２において、
    前記酸化物層は、伝導帯下端のエネルギーが前記酸化物半導体層よりも０．０５ｅＶ以上２ｅＶ以下真空準位に近いことを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記酸化物層と接してソース電極およびドレイン電極が設けられ、
    前記ソース電極および前記ドレイン電極は、少なくとも銅を含む層を有する多層膜であることを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記酸化物層は結晶質構造を有し、
    前記酸化物層に含まれる結晶部のｃ軸は、前記酸化物層の表面の法線ベクトルに平行であることを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一において、
    前記酸化物半導体層および前記酸化物層は、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｓｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、
    前記酸化物層は、前記酸化物半導体層よりもＭに対するＩｎの原子数比が小さいことを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一において、
    前記酸化物半導体層の厚さが３ｎｍ以上２００ｎｍ以下であり、前記酸化物層の厚さが３ｎｍ以上５０ｎｍ以下であることを特徴とする半導体装置。
  8. 請求項１乃至請求項７のいずれか一において、
    前記酸化物層の厚さが３ｎｍ以上５０ｎｍ以下であることを特徴とする半導体装置。
  9. 請求項１乃至請求項８のいずれか一において、
    前記酸化物層と前記酸化物半導体層との間におけるシリコン濃度が、５×１０１８ａｔｏｍｓ／ｃｍ３未満であることを特徴とする半導体装置。
  10. 請求項１乃至請求項９のいずれか一において、
    前記酸化物層と前記酸化物半導体層との間における炭素濃度が、５×１０１８ａｔｏｍｓ／ｃｍ３未満であることを特徴とする半導体装置。
  11. 請求項１乃至請求項１０のいずれか一において、
    前記酸化物半導体層の銅濃度が、１×１０１９ａｔｏｍｓ／ｃｍ３未満であることを特徴とする半導体装置。
JP2021108307A 2012-10-17 2021-06-30 半導体装置 Withdrawn JP2021170654A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012229597 2012-10-17
JP2012229597 2012-10-17
JP2020068292A JP6907372B2 (ja) 2012-10-17 2020-04-06 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020068292A Division JP6907372B2 (ja) 2012-10-17 2020-04-06 半導体装置

Publications (1)

Publication Number Publication Date
JP2021170654A true JP2021170654A (ja) 2021-10-28

Family

ID=50474583

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2013215219A Active JP6347935B2 (ja) 2012-10-17 2013-10-16 半導体装置
JP2018103484A Withdrawn JP2018148231A (ja) 2012-10-17 2018-05-30 半導体装置
JP2020068292A Active JP6907372B2 (ja) 2012-10-17 2020-04-06 半導体装置
JP2021108307A Withdrawn JP2021170654A (ja) 2012-10-17 2021-06-30 半導体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2013215219A Active JP6347935B2 (ja) 2012-10-17 2013-10-16 半導体装置
JP2018103484A Withdrawn JP2018148231A (ja) 2012-10-17 2018-05-30 半導体装置
JP2020068292A Active JP6907372B2 (ja) 2012-10-17 2020-04-06 半導体装置

Country Status (5)

Country Link
US (2) US9660093B2 (ja)
JP (4) JP6347935B2 (ja)
KR (1) KR102227591B1 (ja)
TW (1) TWI613817B (ja)
WO (1) WO2014061535A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5374980B2 (ja) * 2008-09-10 2013-12-25 ソニー株式会社 固体撮像装置
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2014191892A1 (en) * 2013-05-29 2014-12-04 Csir A field effect transistor and a gas detector including a plurality of field effect transistors
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2016015475A (ja) * 2014-06-13 2016-01-28 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US20160155849A1 (en) 2014-12-02 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
US9818880B2 (en) 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN105137660A (zh) * 2015-09-25 2015-12-09 京东方科技集团股份有限公司 一种光配向膜杂质去除装置和方法
US10043659B2 (en) 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
KR102391754B1 (ko) 2016-05-20 2022-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
KR102589754B1 (ko) * 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
TW202032242A (zh) 2018-08-03 2020-09-01 日商半導體能源研究所股份有限公司 半導體裝置
KR20220125512A (ko) * 2021-03-05 2022-09-14 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102553811B1 (ko) 2021-03-19 2023-07-07 김현덕 고주파 반도체 메모리 테스트를 위한 mpc 기반 일체형 pcb 테스트 모듈
KR20220149216A (ko) * 2021-04-30 2022-11-08 에스케이하이닉스 주식회사 메모리 셀 및 그를 구비한 반도체 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100025678A1 (en) * 2008-07-31 2010-02-04 Shunpei Yamazaki Semiconductor device and method for manufacturing the same
JP2012059860A (ja) * 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Family Cites Families (162)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5345359B2 (ja) 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI478356B (zh) * 2008-10-31 2015-03-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
KR101671210B1 (ko) * 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
EP2494594B1 (en) * 2009-10-29 2020-02-19 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR20120094013A (ko) * 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
KR101844972B1 (ko) 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR101035357B1 (ko) * 2009-12-15 2011-05-20 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
KR101097322B1 (ko) * 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101883629B1 (ko) * 2010-01-20 2018-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR20220119771A (ko) 2010-04-02 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101706081B1 (ko) * 2010-04-06 2017-02-15 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
WO2011132769A1 (ja) * 2010-04-23 2011-10-27 株式会社日立製作所 半導体装置およびそれを用いたｒｆｉｄタグならびに表示装置
JP5606787B2 (ja) 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
CN102906882B (zh) 2010-05-21 2015-11-25 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011151990A1 (ja) * 2010-06-01 2011-12-08 シャープ株式会社 薄膜トランジスタ及びその製造方法
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
KR101552961B1 (ko) 2010-09-29 2015-09-14 주식회사 케이티 중복 공사 정보를 제공하는 방법 및 장치
JP2012094853A (ja) 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
US8629496B2 (en) * 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
KR101749387B1 (ko) 2010-12-03 2017-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101830170B1 (ko) * 2011-05-17 2018-02-21 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 산화물 반도체소자를 포함하는 표시 장치 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
TWI567985B (zh) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2013149953A (ja) 2011-12-20 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
TW201340329A (zh) * 2012-03-28 2013-10-01 Wintek Corp 薄膜電晶體及其製作方法
KR20130111874A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
JP6128906B2 (ja) 2012-04-13 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
WO2013168687A1 (en) 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2013179922A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6310194B2 (ja) 2012-07-06 2018-04-11 株式会社半導体エネルギー研究所 半導体装置
JP2014042004A (ja) 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US9929276B2 (en) * 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100025678A1 (en) * 2008-07-31 2010-02-04 Shunpei Yamazaki Semiconductor device and method for manufacturing the same
JP2010056539A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2012059860A (ja) * 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Also Published As

Publication number Publication date
JP2014099599A (ja) 2014-05-29
KR102227591B1 (ko) 2021-03-15
WO2014061535A1 (en) 2014-04-24
KR20150067379A (ko) 2015-06-17
US9660093B2 (en) 2017-05-23
JP2018148231A (ja) 2018-09-20
JP6347935B2 (ja) 2018-06-27
JP2020109875A (ja) 2020-07-16
TWI613817B (zh) 2018-02-01
TW201419542A (zh) 2014-05-16
US10217796B2 (en) 2019-02-26
US20170250204A1 (en) 2017-08-31
US20140103335A1 (en) 2014-04-17
JP6907372B2 (ja) 2021-07-21

Similar Documents

Publication Publication Date Title
JP6907372B2 (ja) 半導体装置
US9647095B2 (en) Semiconductor device and method for manufacturing the same
US10269835B2 (en) Semiconductor device and manufacturing method thereof
JP6982040B2 (ja) 半導体装置
JP2024028810A (ja) 半導体装置
KR101953912B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230314

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20230607