JP2021077869A - 半導体素子及びこれを備えた半導体パッケージ - Google Patents

半導体素子及びこれを備えた半導体パッケージ Download PDF

Info

Publication number
JP2021077869A
JP2021077869A JP2020173726A JP2020173726A JP2021077869A JP 2021077869 A JP2021077869 A JP 2021077869A JP 2020173726 A JP2020173726 A JP 2020173726A JP 2020173726 A JP2020173726 A JP 2020173726A JP 2021077869 A JP2021077869 A JP 2021077869A
Authority
JP
Japan
Prior art keywords
region
semiconductor
connecting pad
semiconductor element
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020173726A
Other languages
English (en)
Inventor
永權 高
Yeongkwon Ko
永權 高
在銀 李
Jaeeun Lee
在銀 李
▲じゅん▼榮 許
Junyeong Heo
▲じゅん▼榮 許
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2021077869A publication Critical patent/JP2021077869A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05176—Ruthenium [Ru] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0518—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas

Abstract

【課題】 切断工程で発生する損傷を減少させることができる半導体素子及びこれを備えた半導体パッケージを提供する。【解決手段】 本発明の一実施形態は、互いに反対に位置する第１面及び第２面を有し、上記第１面は半導体素子が配置された素子領域を含み、上記第２面は、上記素子領域と重なる第１領域、及び上記第１領域を囲む第２領域に区分される半導体基板と、上記半導体基板の第２面に配置され、上記第２領域の少なくとも一部に位置するエッジパターンを有し、上記エッジパターンは、上記第１領域に位置する部分の厚さよりも薄い厚さを有するか、又は上記半導体基板の第２面が開放された領域を有する絶縁性保護層と、上記絶縁性保護層において、上記第１領域上に位置する部分に配置され、上記半導体素子と電気的に連結された連結パッドと、を含む半導体素子を提供する。【選択図】 図２

Description

本発明は、半導体素子及びこれを備えた半導体パッケージに関するものである。
一般に、ウェハに一連の半導体工程を行い、上記ウェハを切断（ｓａｗ）することで、複数の半導体素子を製造することができる。
ウェハの切断過程において、半導体素子にチッピング（ｃｈｉｐｐｉｎｇ）、バリ（ｂｕｒｒ）、又はクラック（ｃｒａｃｋ）のような損傷が発生することがある。かかる損傷は、上記切断工程が適用される面と反対に位置する面（例えば、半導体素子の背面）においてより大きく且つ簡単に発生する可能性があり、結果として、製造歩留まりが低下することがある。
一方、半導体装置の高容量及び／又は高性能のための方法として、複数の半導体チップをスタックするパッケージング技術が広く用いられている。例えば、複数の半導体チップを垂直にスタックした２．５Ｄ（２．５−ｄｉｍｅｎｓｉｏｎａｌ）及び３Ｄ（３−ｄｉｍｅｎｓｉｏｎａｌ）パッケージのような半導体パッケージの開発が活発化しつつある。
本発明で解決しようとする課題のうちの１つは、切断工程で発生する損傷を減少させることができる半導体素子及びこれを備えた半導体パッケージを提供することである。
本発明の一実施形態は、互いに反対に位置する第１面及び第２面を有し、前記第１面は半導体素子が配置された素子領域を含み、前記第２面は、前記素子領域と重なる第１領域、及び前記第１領域を囲む第２領域に区分される半導体基板と、前記半導体基板の第２面に配置され、前記第２領域の少なくとも一部に位置するエッジパターン（ｅｄｇｅ ｐａｔｔｅｒｎ）を有し、前記エッジパターンは、前記第１領域に位置する部分の厚さよりも薄い厚さを有するか、又は前記半導体基板の第２面が開放された領域を有する絶縁性保護層と、前記絶縁性保護層において、前記第１領域上に位置する部分に配置され、前記半導体素子と電気的に連結された連結パッドと、を含む半導体素子を提供する。
本発明の他の実施形態は、下部連結パッドが配置された下面、及び上部連結パッドが配置された上面を有し、前記下部連結パッドと前記上部連結パッドを電気的に連結する貫通電極を含む第１半導体素子と、前記第１半導体素子の上面にスタックされ、前記上部連結パッドに電気的に連結された第２半導体素子と、を含み、前記第１半導体素子はそれぞれ、前記第１半導体素子の下面及び上面に向かう第１面及び第２面を有し、前記第１面は素子領域を含み、前記第２面は、前記素子領域と重なる第１領域、及び前記第１領域を囲む第２領域に区分される半導体基板と、前記半導体基板の第１面に配置され、前記素子領域と前記下部連結パッドを電気的に連結する第１配線構造体と、前記半導体基板の第２面に配置され、前記第２領域の少なくとも一部に位置するエッジパターンを有し、前記エッジパターンは、前記第１領域に位置する部分の厚さよりも薄い厚さを有するか、又は前記半導体基板の第２面が開放された領域を有する絶縁性保護層と、を含む半導体パッケージを提供する。
本発明のさらに他の実施形態は、回路パターンを有するパッケージ基板と、前記パッケージ基板に配置され、前記回路パターンに連結された下部連結パッドが配置された下面、及び上部連結パッドが配置された上面を有し、前記下部連結パッドと前記上部連結パッドを連結する貫通電極を含む第１半導体素子と、前記第１半導体素子の上面にスタックされ、前記上部連結パッドに電気的に連結された第２半導体素子と、を含み、前記第１半導体素子はそれぞれ、前記第１半導体素子の下面及び上面に向かう第１面及び第２面を有し、前記第１面は素子領域を含み、前記第２面は、前記素子領域と重なる第１領域、及び前記第１領域を囲む第２領域に区分される半導体基板と、前記半導体基板の第１面に配置され、前記素子領域と前記下部連結パッドを電気的に連結する第１配線構造体と、前記半導体基板の第２面に配置され、前記第２領域の少なくとも一部に位置するエッジパターンを有し、前記エッジパターンは、前記第１領域に位置する部分の厚さよりも薄い厚さを有するか、又は前記半導体基板の第２面が開放された領域を有する絶縁性保護層と、前記絶縁性保護層上に配置され、前記上部連結パッドを含み、前記貫通電極を介して前記素子領域に電気的に連結される第２配線構造体と、を含む半導体パッケージを提供する。
半導体素子の背面（ｂａｃｋ ｓｉｄｅ）に絶縁性保護層を加工することにより、識別可能なエッジパターンを提供することができる。上記エッジパターンは、切断工程のためのスクライブレーン（ｓｃｒｉｂｅ ｌａｎｅ）のような識別要素及び／又は半導体素子の損傷を防止することができる応力遮断要素として用いることができる。
本発明の多様でありながら有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程で、より容易に理解することができる。
本発明の一実施形態による半導体素子を示す下部平面図である。 図１の半導体素子をＩ−Ｉ’線に沿って切断して見た断面図である。 図２の半導体素子の「Ａ」の領域を示す部分拡大図である。 本発明の一実施形態による複数の半導体素子が実現されたウェハを示す平面図である。 図４のウェハをＩＩ−ＩＩ’線に沿って切断して見た部分断面図である。 本発明の一実施形態による半導体素子が実現されたウェハの部分断面図である。 図６のウェハを切断して得られた半導体素子の様々な例を示す下部平面図である。 図６のウェハを切断して得られた半導体素子の様々な例を示す下部平面図である。 本発明の一実施形態によるウェハの部分断面図である。 図８のウェハを切断して得られた半導体素子の例を示す下部平面図である。 図９の半導体素子をＩＩＩ１−ＩＩＩ１’線に沿って切断して見た断面図である。 図９の半導体素子をＩＩＩ２−ＩＩＩ２’線に沿って切断して見た断面図である。 本発明の一実施形態による半導体素子が実現されたウェハの部分断面図である。 図１１のウェハを切断して得られる半導体素子の一例を示す下部平面図である。 本発明の一実施形態による半導体素子を示す下部平面図である。 図１３の半導体素子をＩＶ−ＩＶ’線に沿って切断して見た断面図である。 本発明の一実施形態による半導体パッケージを示す断面図である。 図１５の半導体パッケージのＢ領域を示す部分拡大図である。 本発明の一実施形態による半導体パッケージを示す断面図である。
以下、添付の図面を参照して、本発明の様々な実施形態について説明する。
図１は本発明の一実施形態による半導体素子を示す下部平面図であり、図２は図１の半導体素子をＩ−Ｉ’線に沿って切断して見た断面図であり、図３は図１の半導体素子の「Ａ」の領域を示す部分拡大図である。
図１〜図３を参照すると、本実施例による半導体素子１００は、互いに反対に位置する第１面１０１Ａ及び第２面１０１Ｂを有する半導体基板１０１と、上記半導体基板１０１の第１面１０１Ａに配置された配線構造体１３０と、を含むことができる。
上記半導体基板１０１の第１面１０１Ａ上には素子領域ＤＡが提供されることができる。図３に示すように、上記素子領域ＤＡは、トランジスタを含む半導体素子（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｅｌｅｍｅｎｔｓ）１０３、及び上記半導体素子１０３に電気的に連結された相互連結部１０５が配置された上記半導体基板の第１面１０１Ａの一部領域を含むことができる。上記半導体基板１０１の第１面１０１Ａ上には、上記半導体素子１０３及び上記相互連結部１０５を覆う層間絶縁膜１０４が形成される。例えば、上記半導体基板１０１は、Ｓｉ又はＧｅのような半導体、又はＳｉＧｅ、ＳｉＣ、ＧａＡｓ、ＩｎＡｓ又はＩｎＰのような化合物半導体を含むことができる。
上記配線構造体１３０は、上記層間絶縁膜１０４上に配置された誘電体層１３１と、上記誘電体層１３１内に配置され、上記相互連結部１０５に連結された金属配線１３２と、を含むことができる。上記金属配線１３２は、上記相互連結部１０５を介して上記半導体素子１０３に電気的に連結されることができる。
例えば、上記層間絶縁膜１０４及び／又は上記誘電体層１３１は、シリコン酸化物又はシリコン酸化物系の絶縁性物質を含むことができ、具体的には、ＴＥＯＳ（ＴｅｔｒａＥｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＳＧ（Ｂｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（ＢｏｒｏＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＦＳＧ（Ｆｌｕｏｒｉｄｅ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、ＴＯＳＺ（Ｔｏｎｅｎ ＳｉｌａＺｅｎｅ）、又はその組み合わせであることができる。例えば、上記相互連結部１０５及び／又は上記金属配線１３２は、銅又は銅含有合金を含むことができる。
上記配線構造体１３０上に第１絶縁性保護層１１０が配置されることができる。例えば、第１絶縁性保護層１１０は、シリコン酸化物又はシリコン酸化物系の絶縁性物質を含むことができる。第１連結パッド１４５は、上記金属配線１３２に連結されるように、上記誘電体層１３１内に配置される。上記第１連結パッド１４５の一部領域は上記第１絶縁性保護層１１０から露出し、上記第１連結パッド１４５の露出した領域に配置された連結端子１４９を含むことができる。例えば、上記連結端子１４９は、はんだボール、バンプ、又はピラーの形状を有することができる。
本実施例において、上記半導体基板１０１の第２面１０１Ｂ上に第２絶縁性保護層１５０が配置されることができる。例えば、第２絶縁性保護層１５０は、第１絶縁性保護層１１０と同様に、シリコン酸化物又はシリコン酸化物系の絶縁性物質を含むことができる。
上記半導体基板１０１の第２面１０１Ｂは、上記半導体基板１０１の厚さ方向に上記素子領域ＤＡと重なる第１領域Ｃ１、及び上記第１領域Ｃ１を囲む第２領域Ｃ２を有することができる。上記第２絶縁性保護層１５０は、上記第１領域Ｃ１において実質的に平坦な上部面を有するが、エッジ領域に該当する第２領域Ｃ２においては全体又は一部が除去された、又は厚さを減少させたエッジパターンＥＰを有する。
上記半導体基板１０１の第２面１０１Ｂ上の第２領域Ｃ２は、上記素子領域ＤＡと重ならない領域であり、上記エッジパターンＥＰはウェハレベルにおけるスクライブレーン（ｓｃｒｉｂｅ ｌａｎｅ）の一部に該当することができる（図４及び図５参照）。
本実施例に採用されたエッジパターンＥＰは、上記第２領域Ｃ２における上記第２絶縁性保護層１５０の部分を除去して上記半導体基板１０１の第２面１０１Ｂを露出させたオープン領域であることができる。図１に示すように、上記エッジパターンＥＰのオープン領域は、上記第２面１０１Ｂのエッジに沿って形成されることができる。
上述のように、本実施例に採用されたエッジパターンＥＰは、上記半導体基板１０１の第２面１０１Ｂを露出させたオープン領域として例示されているが、他の実施例において、エッジパターンＥＰは、上記第２領域Ｃ２の上記絶縁性保護層１５０の部分の厚さを上記第１領域Ｃ１に位置する部分の厚さよりも薄くするパターンであることができる（図２及び図８参照）。
上記エッジパターンＥＰは、ウェハレベルで提供されたスクライブレーンが個別のチップとして切断工程後のチップレベルで残留するスクライブレーンの一部領域であることができる。本実施例に採用されたスクライブレーンは、第２絶縁性保護層１５０の厚さを減少させるか、又は第２絶縁性保護層１５０を除去することによって形成することができる。
かかるエッジパターンＥＰは、第２領域Ｃ２に位置し、切断過程における素子領域ＤＡ、及び第１領域Ｃ１に位置するバックサイド配線層（不図示）を保護するための応力緩和手段として用いることもできる。具体的には、上記エッジパターンＥＰは、切断される領域（例えば、図４のＳ１）と素子領域ＤＡの間に位置する不連続な構造物であって、切断過程で発生する応力が素子領域ＤＡに伝播される応力を遮断することができる。
また、本実施例において、第２連結パッド１６５は、上記第１領域Ｃ１に位置する第２絶縁性保護層１５０の部分上に配置され、上記素子領域ＤＡと電気的に連結されることができる。図１に示すように、第２連結パッド１６５は、上記半導体基板１０１を貫通する貫通電極１２０に連結されることができる。上記貫通電極１２０は、導電性物質１２５と、上記導電性物質１２５と上記半導体基板１０１の間に配置された絶縁性バリア１２１と、を含むことができる。例えば、導電性物質１２５は、Ｃｕ、Ｃｏ、Ｍｏ、Ｒｕ、Ｗ、又はその合金を含むことができる。上記絶縁性バリア１２１は、ＳｉＯ２、ＳｉＮ、ＳｉＣＮ、ＳｉＣ、ＳｉＣＯＨ、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、又はその多孔性物質を含むことができる。
上記貫通電極１２０は、上記第１配線構造体１３０の金属配線１３２を介して上記素子領域ＤＡ、すなわち、相互連結部１０５及び集積回路１０３に電気的に連結されることができる。これにより、上記第２連結パッド１６５は、上記素子領域ＤＡと電気的に連結されることができる。
図４は本発明の一実施形態による複数の半導体素子が実現されたウェハを示す平面図であり、図５は図４のウェハをＩＩ−ＩＩ’線に沿って切断して見た部分断面図である。
図４を参照すると、ウェハＷは、マトリックス状に配列された複数の半導体素子と、上記複数の半導体素子を区分するスクライブレーンＳＬと、を含むことができる。
上記半導体素子１００の素子領域ＤＡは、スクライブレーンＳＬによって囲まれることができる。これにより、スクライブレーンＳＬは、半導体素子１００の素子領域ＤＡによって互いに離隔されることができる。上記素子領域ＤＡは、上述のように、半導体工程で形成された集積回路を含む。例えば、集積回路１０３は、ロジック回路、メモリ回路、又はこれらの組み合わせを含むことができる。
上記スクライブレーンＳＬは、上記ウェハＷに形成された半導体素子１００を分離するためのダイシング（ｄｉｃｉｎｇ）領域として提供される。
図５に示すように、本実施例に採用されたスクライブレーンＳＬは、第２絶縁性保護層１５０を除去して、半導体基板１０１の第２面１０１ＢをオープンするトレンチＴとして提供することができる。図５に示された断面は、上述のように、図４のウェハＷをＩＩ−ＩＩ’に沿って切断した断面であり、図１に示された半導体素子１００を得るためのウェハＷの一部として理解することもできる。
スクライブレーンＳＬのためのトレンチＴは、追加的な工程を行うことなく第２絶縁性保護層１５０に下部連結端子１６５のためのオープン領域を形成する工程においてともに形成されることができる。
上記スクライブレーンＳＬは、上記ウェハＷの余裕空間であって、半導体工程やパッケージング工程に要求される様々な金属パターン１３５を含むことができる。例えば、上記金属パターン１３５は、テスト用の配線パターン、ＴＥＧ及び／又は整列キーを含むことができる。
本実施例では、半導体素子１００のフロントサイドに位置するスクライブレーンに加えて、半導体素子１００のバックサイドに該当する第２面１０１Ｂに第２絶縁性保護層１５０を用いてスクライブレーンＳＬを形成することにより、切断工程の精度を高めることができるだけでなく、切断過程におけるバックサイドチッピングやクラックなどのような機械的損傷を防止することができる構造物として用いることができる。
１つのウェハＷから上記スクライブレーンＳＬに沿って切断することにより、半導体素子１００をそれぞれ個別に分離する切断工程が行われることができる。例えば、切断工程は、レーザー、ブレード、又はプラズマのような切断手段を用いて行うことができる。
上記スクライブレーンＳＬは、上記切断手段によって切断される領域であるカーフ（ｋｅｒｆ）領域Ｓ１と、上記カーフ領域Ｓ１と素子領域ＤＡの間に位置するバッファ領域Ｓ２と、を含む。いくつかの実施例において、上記カーフ領域Ｓ１には、切断のための予備パターンや物質を配置することで、迅速且つ効率的な切断を行うことができる。
切断工程において、スクライブレーンＳＬのうちカーフ領域Ｓ１は除去され、上記バッファ領域Ｓ２は、各素子領域ＤＡを囲むエッジ領域、すなわち、第２領域Ｃ２として残留することができる。結果として、複数の半導体素子１００のバックサイド（すなわち、半導体基板１０１の第２面１０１Ｂ）は、素子領域ＤＡと重なる第１領域Ｃ１と、上記素子領域ＤＡを囲む第２領域Ｃ２と、を含むことができる。
切断後に得られた半導体素子１００（図１〜図３の１００参照）は、第２領域Ｃ２に、上記トレンチＴから得られるエッジパターンＥＰを有する。ウェハレベル（図５参照）におけるトレンチＴ、又はチップレベル（図１参照）におけるエッジパターンＥＰは、切断過程で発生する応力（又はクラック）が素子領域ＤＡに伝達されることを防止するための不連続な構造物として作用することができる。
このように、チッピングのような損傷に弱い半導体素子１００のバックサイド（又は半導体基板１０１の第２面１０１Ｂ）に位置する第２絶縁性保護層１５０にトレンチＴ（又はエッジパターンＥＰ）を導入することにより、切断過程における半導体素子１００の損傷を減少させることができる。
上述した実施例において、かかるエッジパターンＥＰを提供するスクライブレーンＳＬは、半導体基板１０１の第２面１０１Ｂを露出させるトレンチＴの形で例示されているが、これに限定されず、様々な他の形を有することができる。例えば、スクライブレーンＳＬは、第２絶縁性保護層１５０の厚さを減少させる方法で形成されることができる。かかる厚さ差を用いることで、上記エッジパターンＥＰの視認性（ｖｉｓｉｂｉｌｉｔｙ）が確保されることができる。一方、エッジパターンＥＰは、複数のトレンチで構成される（図７ａ及び図７ｂ参照）、或いはドット形状のように凸パターン又は凹パターンのような様々な他の形を有することができる（図１２及び図１３参照）。
図６は本発明の一実施形態による半導体素子が実現されたウェハの部分断面図である。図６に示された断面は、図４に示されたウェハＷのＩＩ−ＩＩ’に沿って切開して見た断面として理解することができる。
図６を参照すると、本実施例によるウェハは、複数のトレンチＴ１、Ｔ２を含むスクライブレーンＳＬを有すること、及び第２絶縁性保護層１５０の厚さを用いてスクライブレーンＳＬを形成することを除き、図４及び図５に示されたウェハと同一又は同様の構造を有するものと理解することができる。また、本実施例の構成要素は、特に反対される記載がない限り、上述した実施例による半導体素子１００及びウェハＷの同一又は同様の構成要素についての説明を参照して理解することができる。
本実施例に採用されたスクライブレーンＳＬは、第１トレンチＴ１と、上記第１トレンチＴ１の両側に配置される第２トレンチＴ２と、を含むことができる。上記第２トレンチＴ２は、上記第１トレンチＴ１と、上記素子領域ＤＡと重なる第１領域Ｃ１との間に位置することができる。本実施例では、第１及び第２トレンチＴ１、Ｔ２の間にそれぞれライン状の凸部ＣＰが配置されることができる。
本実施例において、第１及び第２トレンチＴ１、Ｔ２は、第２絶縁性保護層１５０の厚さを減少させる方法で提供されることができる。上記凸部ＣＰは、第２絶縁性保護層１５０が除去されないか、又は少なく除去された領域であって、第１及び第２トレンチＴ１、Ｔ２の底面に位置する第２絶縁性保護層１５０の部分の厚さよりも大きい厚さを有することができる。かかる厚さ差を用いることで、上記スクライブレーンＳＬに対する視認性（ｖｉｓｉｂｉｌｉｔｙ）が確保されることができる。いくつかの実施例において、かかる視認性を確保するために、上記第２絶縁性保護層１５０は、透明でない物質、すなわち、不透明又は半透明な物質で形成されることができる。
切断工程後に、半導体素子に残留するエッジパターンは、切断工程において除去されるカーフ領域の幅に応じて異なる構造を有することができる。図６に示されたウェハには、互いに異なる幅を有する２つのカーフ領域Ｓ１’、Ｓ１’’が示されている。また、それによって切断工程後に得られる異なる構造のエッジパターンＥＰ’、ＥＰ’’は図７ａ及び図７ｂに示されている。図７ａ及び図７ｂは図６に示されたウェハから得られる半導体素子を示す平面図である。
切断過程で除去される領域が図６に示されたウェハにおける第１カーフ領域Ｓ１’である場合、第１バッファ領域Ｓ２’が半導体素子１００Ａ’のエッジ領域として提供されることができる。
図７ａを参照すると、半導体素子１００Ａ’の第２絶縁性保護層１５０は、第１バッファ領域Ｓ２’から得られた第１エッジパターンＥＰ’を有することができる。第１エッジパターンＥＰ’は、上記半導体素子１００Ａ’のバックサイドのエッジに沿って形成されたライン状の凸部ＣＰと、上記凸部ＣＰと上記第１領域Ｃ１の間に位置する第２トレンチＴ２と、を含むことができる。
これと異なり、同一のウェハであっても、切断過程で除去される領域が図６に示されたウェハにおける第２カーフ領域Ｓ１’’である場合、第２バッファ領域Ｓ２’’が半導体素子１００Ａ’’のエッジ領域として提供されることができる。
図７ｂを参照すると、半導体素子１００Ａ’’の第２絶縁性保護層１５０は、第１バッファ領域Ｓ２’’から得られた第２エッジパターンＥＰ’’を有することができる。第２エッジパターンＥＰ’’は、上記半導体素子１００Ａ’’のバックサイドのエッジに沿って形成された第１トレンチＴ１’と、上記第１領域Ｃ１に隣接する第２トレンチＴ２と、第１及び第２トレンチＴ１’、Ｔ２の間に位置するライン状の凸部ＣＰと、を含むことができる。
このように、同一のウェハであっても、カーフ領域の幅に応じて異なる構造のエッジパターンが提供されることができる。上述した実施例において、１つの半導体素子は、４つのエッジ領域において同一の形状のエッジパターンを有する形を例示したが、スクライブレーンに沿った切断工程の条件が異なる場合、半導体素子の４つのエッジ領域のうちの一部は他の一部のエッジパターンと異なる構造のエッジパターンを有することもできる。
図８は本発明の一実施形態によるウェハの部分断面図である。
図８を参照すると、本実施例によるウェハは、整列キー（図９の「ＡＫ」参照）を有すること、及び第２絶縁性保護層１５０の厚さを用いてスクライブレーンＳＬを形成することを除き、図４及び図５に示されたウェハと同一又は同様の構造を有するものと理解することができる。また、本実施例の構成要素は、特に反対される記載がない限り、上述した実施例による半導体素子１００及びウェハＷの同一又は同様の構成要素についての説明を参照して理解することができる。
本実施例に採用されたトレンチＴ’は、ウェハのバックサイドに位置する第２絶縁性保護層１５０の一部領域の厚さを減少させることによって得ることができる。かかるトレンチＴ’は、スクライブレーンＳＬに提供されることができる。かかるスクライブレーンＳＬには整列キーのような付加的なパターンもさらに形成されることができる。
図９は図８のウェハを切断して得られた半導体素子１００Ｂの例を示す下部平面図である。また、図１０ａ及び図１０ｂはそれぞれ図９の半導体素子をＩＩＩ１−ＩＩＩ１’及びＩＩＩ２−ＩＩＩ２’線に沿って切断して見た断面図である。
図９、図１０ａ、及び図１０ｂを参照すると、半導体素子１００Ｂのバックサイドのエッジ領域（又は第２領域Ｃ２）には、上記トレンチＴ’から得られたエッジパターンＥＰが提供されることができる。一エッジ領域に位置するエッジパターンＥＰの両コーナーには十字状の整列キーＡＫが配置されることができる。図１０ｂに示すように、整列キーＡＫは、第２絶縁性保護層１５０をエッチングせずに残留した部分で得られた凸パターンであることができる。他の実施例において、整列キーＡＫは、異なる位置に異なる数で配置されることができ、平面的な側面から円状、四角状のような他の様々な形状を有することができる。
かかる整列キーＡＫは、半導体素子１００Ｂのバックサイド（又は半導体基板１０１の第２面１０１Ｂ）が上部に向かうスタック型半導体パッケージにおいて有効に活用されることができる。例えば、ＨＢＭ（ｈｉｇｈ ｂａｎｄｗｉｄｔｈ ｍｅｍｏｒｙ）のようなスタック型半導体パッケージ（図１５及び図１７参照）において、半導体チップのバックサイドが上面に向かうように配置され、他の半導体チップをスタックする際に、本実施例に採用された整列キーＡＫが有効に用いられることができる。
このように、スクライブレーンＳＬだけでなく、整列キーＡＫのような付加的なパターンも、半導体素子１００Ｂのバックサイドに位置する第２絶縁性保護層１５０を加工した非平坦要素として提供されることができる。また、切断工程後に得られた最終的な半導体素子のエッジパターンは、かかる整列キーＡＫの少なくとも一部を含むこともできる。
図１１は本発明の一実施形態による半導体素子が実現されたウェハの部分断面図であり、図１２は図１１のウェハを切断して得られる半導体素子の一例を示す下部平面図である。
図１１を参照すると、本実施例によるウェハは、スクライブレーンＳＬをトレンチＴとともに複数の凸構造物ＤＰで形成することを除き、図４及び図５に示されたウェハと同様の構造を有するものと理解することができる。また、本実施例の構成要素は、特に反対される記載がない限り、上述した実施例による半導体素子１００及びウェハＷの同一又は同様の構成要素についての説明を参照して理解することができる。
本実施例に採用されたスクライブレーンＳＬは、オープン領域として形成されたトレンチＴと、上記トレンチＴの両側に第１領域Ｃ１を囲むように配置された複数の凸構造物ＤＰと、を含むことができる。かかる凸構造物ＤＰは、第２領域Ｃ２に配置されて、切断過程において素子領域ＤＡ及びバックサイド配線層（図１４の１７２参照）を保護するための応力緩和手段として用いられることができる。特に、本実施例に採用された複数の凸構造物ＤＰは、切断過程で発生する応力が素子領域ＤＡに伝播されることを効果的に遮断することができる不連続的な構造物であることができる。
切断過程において、図１１に示されたウェハからカーフ領域Ｓ１が除去され、バッファ領域Ｓ２が半導体素子１００Ｃのエッジ領域として提供されることができる。
図１２を参照すると、半導体素子１００Ｃの第２絶縁性保護層１５０は、バッファ領域Ｓ２から得られたエッジパターンＥＰを有することができる。本実施例に採用されたエッジパターンＥＰは、上記半導体素子１００Ｃのバックサイドのエッジに沿って形成されたトレンチＴと、上記トレンチＴに位置し、上記第１領域Ｃ１を囲む複数の凸構造物ＤＰと、を含むことができる。凸構造物ＤＰはそれぞれ、平面的な側面から同一のサイズを有する円状として例示されているが、これに限定されず、四角状、十字状のような他の多様な形状を有することができ、他のサイズのパターンを有することもできる。
図１３は本発明の一実施形態による半導体素子を示す下部平面図であり、図１４は図１３の半導体素子をＩＶ−ＩＶ’線に沿って切断して見た断面図である。
図１３及び図１４を参照すると、本実施例による半導体素子１００Ｄは、エッジパターンＥＰが複数の凹パターンＨ１、Ｈ２で形成され、部分的に素子領域ＤＡと重なること、及び第２配線構造体１７０を有することを除き、図１〜図３に示された半導体素子１００と同様の構造を有するものと理解することができる。また、本実施例の構成要素は、特に反対される記載がない限り、上述した実施例による半導体素子１００及びウェハＷの同一又は同様の構成要素についての説明を参照して理解することができる。
本実施例に採用されたエッジパターンＥＰは、上記素子領域ＤＡと重なる第１領域Ｃ１を囲むように上記第２絶縁性保護層１５０に配列された複数の凹パターンＨ１、Ｈ２を含む。複数の凹パターンＨ１、Ｈ２は、上記第２絶縁性保護層１５０に形成された複数の孔であることができる。応力遮断効果を向上させるために、上記複数の凹パターンＨ１、Ｈ２は、上記第２領域Ｃ２の幅方向に複数の列に配列されることができる。さらに、第１凹パターンＨ１は、第２凹パターンＨ２と交差するように配置されることができる。
また、上記エッジパターンＥＰが部分的に素子領域ＤＡと重なるように配置されることができる。すなわち、上記エッジパターンＥＰの一部は、第１領域Ｃ１にも位置することができる。例えば、図１３に示すように、複数の凹パターンＨ１、Ｈ２のうち第２凹パターンＨ２の一部は、第１領域Ｃ１に位置するように配置されることができる。上記エッジパターンＥＰは、素子領域ＤＡに配置された第１面１０１Ａに隣接する半導体素子１００Ｄのフロントサイドではなく、半導体基板１０１の第１面１０１Ａ、すなわち、半導体素子１００Ｄのバックサイドに配置された第２絶縁性保護層１５０に形成されるため、下部連結パッド１６５と接触しない範囲内で第１領域Ｃ１まで部分的に延長されることもできる。
複数の凹パターンＨ１、Ｈ２はそれぞれ、平面的な側面から円状に限定されず、四角状、十字状のような他の様々な形状を有することができ、他の形状のパターンを組み合わせて構成することもできる。
図１４に示すように、本実施例による半導体素子１００Ｄは、上記第２絶縁性保護層１５０と上記下部連結パッド１６５の間に配置された第２配線構造体１７０をさらに含むことができる。上記第２配線構造体１７０は、上記貫通電極１２０と上記下部連結パッド１６５を電気的に連結することができる。例えば、第２配線構造体１７０は、上記貫通電極１２０と上記下部連結パッド１６５を電気的に連結する金属配線１７２（又はバックサイド配線層ともする）と、上記金属配線１７２を覆うように上記第２絶縁性保護層１５０上に配置された誘電体層１７１と、を含むことができる。上記第２配線構造体１７０の誘電体層１７１は、上記エッジパターンＥＰのオープン領域又は薄膜領域を充填するように提供されることができる。上記誘電体層１７１は、上記第２絶縁性保護層１５０の物質と異なる物質を含むことができる。上記誘電体層１７１は、エッジパターンＥＰの視認性を確保するために、光透過性を有する物質を含むことができる。例えば、上記誘電体層１７１は、シリコン酸化物又はシリコン酸化物系の低誘電体物質を含むことができる。
本実施例に採用された第２配線構造体１７０は、単一層の金属配線１７２を例示しているが、他の実施例では、複数の金属配線及び複数の誘電体層を含むこともできる。また、図１２に示された半導体素子１００Ｄの複数の凸構造物ＤＰも、図１３に示された凹パターンＨ１、Ｈ２のように、複数の列に配列されることができ、複数の列に配列された凸構造物ＤＰも互いに交差するように配列されることができる。
図１５は本発明の一実施形態による半導体パッケージを示す断面図であり、図１６は図１５の半導体パッケージのＢ領域を示す部分拡大図である。
図１５を参照すると、本実施例による半導体パッケージ３００Ａは、垂直方向にスタックされた複数の第１半導体チップ２００Ａ１、２００Ａ２、２００Ａ３と、上位に配置された第２半導体チップ２００Ｂと、を含むことができる。
複数の第１半導体チップ２００Ａ１、２００Ａ２、２００Ａ３及び第２半導体チップ２００Ｂはそれぞれ、反対の下面（又は「第１面」ともする）及び上面（又は「第２面」ともする）を有し、互いに異なる面（すなわち、第１面及び第２面）が対向するようにスタックされることができる。上記第１半導体チップ２００Ａ１、２００Ａ２、２００Ａ３は、下面に半導体基板２１０、配線構造体２３０、貫通電極２２０、下部連結パッド２４５、及び上部連結パッド２６５を含むことができる。但し、最上位に配置される第２半導体チップ２００Ｂは、貫通電極及び上部連結パッドを含まなくてもよい。
図１５及び図１６を参照すると、各半導体基板２１０は、その下面に、トランジスタのような個別の半導体素子（又は集積回路）を含む素子領域ＤＡを含む。配線構造体２３０は、上記半導体基板２１０の下面に配置されて、それぞれ上記素子領域ＤＡを他の連結部（例えば、貫通電極２２０及び下部連結パッド２４５）と連結する。上記配線構造体２３０は、誘電体層２３１と、上記誘電体層２３１に配置された金属配線２３２と、を含むことができる。図１６に示すように、配線構造体２３０は、多層の金属配線層２３２を含むことができる。上記配線構造体２３０は、第１及び第２半導体チップ２００Ａ１、２００Ａ２、２００Ａ３及び２００Ｂの下面に配置された下部連結パッド２４５に連結されることができる。
貫通電極２２０はそれぞれ、半導体基板２１０の上面から下面に向かって延長されることができ、配線構造体２３０を介して素子領域ＤＡに連結されることができる。貫通電極２２０の少なくとも一部は柱状であることができる。貫通電極２２０は、導電性物質２２５と、上記導電性物質２２５と上記半導体基板２１０の間に配置された絶縁性バリア２２１と、を含むことができる。例えば、導電性物質２２５は、Ｃｕ、Ｃｏ、Ｍｏ、Ｒｕ、Ｗ、又はその合金を含むことができる。上記絶縁性バリア２２１は、ＳｉＯ２、ＳｉＮ、ＳｉＣＮ、ＳｉＣ、ＳｉＣＯＨ、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、又はその多孔性物質を含むことができる。貫通電極２２０は、第１半導体チップ２００Ａ１、２００Ａ２、２００Ａ３の上面に配置された上部連結パッド２６５に連結されることができる。
このように、貫通電極２２０は、配線構造体２３０に連結されて、複数の第１半導体チップ２００Ａ１、２００Ａ２、２００Ａ３の下部連結パッド２４５と上部連結パッド２６５を電気的にそれぞれ連結することができる。
第１半導体チップ２００Ａ１、２００Ａ２、２００Ａ３の上部連結パッド２６５は、その上部に位置する他の第１及び第２半導体チップ２００Ａ２、２００Ａ３、及び２００Ｂの下部連結パッド２４５に直接接合（ｄｉｒｅｃｔ−ｂｏｎｄｉｎｇ）されることができる。上部連結パッド２６５及び下部連結パッド２４５は、互いに同一の金属、例えば、銅（Ｃｕ）を含むことができる。直接接触する上部連結パッド２６５と下部連結パッド２４５は、高温のアニール工程を介して銅の相互拡散によって結合することができる。上部連結パッド２６５及び下部連結パッド２４５の物質は、銅に限定されず、相互結合することができる他の物質（例えば、銀（Ａｕ））を用いることもできる。他の実施例では、はんだのような導電性バンプ及び非導電性フィルム（ＮＣＦ）を用いることで、上部連結パッド２６５と下部連結パッド２４５を連結することもできる。
本実施例では、第１半導体チップ２００Ａ１、２００Ａ２、２００Ａ３の上部絶縁層２６１は、その上部に位置する他の第１及び第２半導体チップ２００Ａ２、２００Ａ３、及び２００Ｂの下部絶縁層２４１と直接接合されることができる。上部絶縁層２６１及び下部絶縁層２４１は、互いに同一の物質で形成されることができる。例えば、上部絶縁層２６１及び下部絶縁層２４１は、シリコン酸化物を含むことができる。上部絶縁層２６１及び下部絶縁層２４１は、直接接触した状態で高温のアニール工程を行うことにより、共有結合によって強固に接合されることができる。上部絶縁層２６１及び下部絶縁層２４１の絶縁物質は、シリコン酸化物に限定されず、相互結合することができる他の物質（例えば、ＳｉＣＮ）を用いることができる。
本実施例では、上部絶縁層２６１と半導体基板２１０の間に絶縁性保護層２５０が配置される。絶縁性保護層２５０は、上部連結パッド２６１と半導体基板２１０の所望しない電気的接続を防止することができる。
本実施例に採用された絶縁性保護層２５０は、上記半導体基板２１０の厚さ方向に上記素子領域ＤＡと重なる第１領域、及び上記第１領域を囲む第２領域（又はエッジ領域）を有することができる。上記絶縁性保護層２５０は、上記第１領域において実質的に平坦な面を有するが、エッジ領域においては全体又は一部が除去される、又は一定の厚さを減少させたエッジパターンＥＰを有することができる。本実施例に例示されたエッジパターンＥＰは、図１及び図３に例示されたエッジパターンＥＰと同様のトレンチ構造を有するオープン領域として例示されているが、上述した実施例のうち他の形のエッジパターンを採用することもできる。
上記エッジパターンＥＰは、ウェハレベルで提供されるスクライブレーンが切断後の半導体素子１００の残留した部分であることができる。かかるエッジパターンＥＰは、エッジ領域に位置して切断過程において素子領域ＤＡ及びバックサイド配線層を保護するための応力緩和手段として用いられることができる。
また、かかるエッジパターンＥＰは、本実施例のように、スタック型パッケージを製造する際に整列キーとして活用することもできる（図９参照）。
ウェハレベルで切断して得られた第１及び第２半導体チップ２００Ａ１、２００Ａ２、２００Ａ３、及び２００Ｂは、フロントサイドに該当する素子領域ＤＡが下部に向かうように、また、バックサイドが上部に向かうようにスタックされることができる。具体的には、上記第１半導体チップ２００Ａ１、２００Ａ２、２００Ａ３の上面は、上述した実施例の半導体基板の第２面（例えば、図１の１０１Ｂ）に該当し、本実施例の絶縁性保護層２５０及び上部連結パッド２６５はそれぞれ、上述した実施例において第２絶縁性保護層（例えば、図１の１５０）及び第２連結パッド１６５に該当したものと理解することができる。
これにより、第１及び第２半導体チップ２００Ａ２、２００Ａ３、及び２００Ｂのスタック過程において、その下部に位置する第１及び第２半導体チップ２００Ａ１、２００Ａ２、２００Ａ３のエッジパターンＥＰを整列キーとして活用することで、パッケージの製造過程においてさらに精密なスタックを図ることができる。
第１半導体チップ２００Ａ１、２００Ａ２、２００Ａ３及び第２半導体チップ２００Ｂは、メモリチップ又はロジックチップであることができる。一例として、第１半導体チップ２００Ａ１、２００Ａ２、２００Ａ３及び第２半導体チップ２００Ｂは同一の種類のメモリチップであってもよく、他の例として、第１半導体チップ２００Ａ１、２００Ａ２、２００Ａ３及び第２半導体チップ２００Ｂのうち一部はメモリチップ、他の一部はロジックチップであってもよい。
例えば、上記メモリチップは、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）又はＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のような揮発性メモリチップであるか、又はＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）又はＲＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のような不揮発性メモリチップであることができる。いくつかの実施例において、第１及び第２半導体チップ２００Ａ１、２００Ａ２、２００Ａ３、及び２００Ｂは、ＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）ＤＲＡＭであることができる。また、上記ロジックチップは、例えば、マイクロプロセッサ、アナログ素子、又はデジタルシグナルプロセッサ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）であることができる。
本実施例では、第１半導体チップ２００Ａ１、２００Ａ２、２００Ａ３及び第２半導体チップ２００Ｂがスタックされた半導体パッケージ３００Ａを例示しているが、半導体パッケージ３００Ａ内にスタックされる半導体チップの個数がこれに限定されるものではない。
最下部に配置された第１半導体チップ２００Ａ１の下部連結パッド２４５上には、連結バンプ２７０が配置されることができる。連結バンプ２７０は、ピラー構造、ボール構造、又ははんだ層を含むことができる。連結バンプ２７０は外部回路基板と電気的に連結させるために用いられることができる。
モールド部材２８０は、第１半導体チップ２００Ａ１、２００Ａ２、２００Ａ３及び第２半導体チップ２００Ｂの側面を囲むことができる。いくつかの実施例において、モールド部材２８０は、最上位に配置された第２半導体チップ２００Ｂの上面を覆うことができる。モールド部材２８０は、エポキシモールドコンパウンド（ｅｐｏｘｙ ｍｏｌｄ ｃｏｍｐｏｕｎｄ、ＥＭＣ）などを含むことができる。
図１７は本発明の一実施形態による半導体パッケージを示す断面図である。
図１７を参照すると、本実施例による半導体パッケージ３００Ｂは、パッケージ基板２８０と、上記パッケージ基板２８０上に垂直方向にスタックされた第１及び第２半導体チップ１００＿１、１００＿２と、を含むことができる。上記半導体パッケージ３００Ｂは、パッケージ基板２８０上に配置され、第１及び第２半導体チップ１００＿１、１００＿２を成形するモールド部材２８０をさらに含むことができる。
パッケージ基板２８０は回路パターン２８２を含むことができる。例えば、パッケージ基板２８０は、プリント回路基板又はインターポーザであることができる。上記パッケージ基板２８０の下面には、回路パターン２８２に連結された連結バンプ２８４が配置されることができる。第１及び第２半導体チップ１００＿１、１００＿２は、上述した実施例による半導体素子であることができ、例えば、図１に示された半導体素子１００であることができる。第１及び第２半導体チップ１００＿１、１００＿２はそれぞれ、フロントサイドに該当する素子領域ＤＡがパッケージ基板２８０に向かうように、また、半導体基板１０１の第２面１０１Ｂが上部に向かうように実装されることができる。
本実施例に採用された第２絶縁性保護層１５０は、上記半導体基板１０１の厚さ方向に上記素子領域ＤＡと重なる第１領域、及び上記第１領域を囲む第２領域（又はエッジ領域）を有することができる。上記エッジパターンＥＰは、ウェハレベルで提供されるスクライブレーンが切断した後、半導体素子１００の残留した部分であることができ、切断過程において素子領域ＤＡ及びバックサイド配線層を保護するための応力緩和手段として用いられることができる。
また、かかるエッジパターンＥＰは、本実施例のように、スタック型パッケージを製造する際に整列キーとして活用されることもできる。第２半導体チップ１００＿２のスタック過程において、先にスタックされた第１半導体チップ１００＿１のエッジパターンＥＰを整列キーとして活用することで、パッケージの製造過程においてさらに精密なスタックを図ることができる。
以上、本発明の実施形態について詳細に説明したが、本発明の技術的範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
１００ 半導体素子
１０１ 半導体基板
１０１Ａ 第１面
１０１Ｂ 第２面
ＤＡ 素子領域
１１０ 第１絶縁性保護層
１５０ 第２絶縁性保護層
ＥＰ エッジパターン

Claims (20)

  1. 互いに反対に位置する第１面及び第２面を有し、前記第１面は半導体素子が配置された素子領域を含み、前記第２面は、前記素子領域と重なる第１領域、及び前記第１領域を囲む第２領域に区分される半導体基板と、
    前記半導体基板の第２面に配置され、前記第２領域の少なくとも一部に位置するエッジパターンを有し、前記エッジパターンは、前記第１領域に位置する部分の厚さよりも薄い厚さを有するか、又は前記半導体基板の第２面が開放された領域を有する絶縁性保護層と、
    前記絶縁性保護層において、前記第１領域上に位置する部分に配置され、前記半導体素子と電気的に連結された連結パッドと、を含む、半導体素子。
  2. 前記エッジパターンは、前記第２面のエッジに沿って配置される、請求項１に記載の半導体素子。
  3. 前記エッジパターンは、前記第２面のエッジから離隔され、前記第１領域を囲むように配置され、前記絶縁性保護層は、前記第２面のエッジに沿って配置された凸部を有する、請求項１に記載の半導体素子。
  4. 前記エッジパターンは、前記第１領域を囲むように配置され、前記第２領域を開放するオープン領域と、前記オープン領域に配列され、前記絶縁性保護層と同一の物質を含む複数の凸構造物と、を含む、請求項１に記載の半導体素子。
  5. 前記複数の凸構造物は、前記第１領域を囲むように複数の列に配列される、請求項４に記載の半導体素子。
  6. 前記エッジパターンは、前記第１領域の周囲に配置され、前記絶縁性保護層に形成された複数の凹パターンを含む、請求項１に記載の半導体素子。
  7. 前記複数の凹パターンは、前記第１領域を囲むように複数の列に配列される、請求項６に記載の半導体素子。
  8. 前記エッジパターンは、前記第１領域に延長される部分を有し、前記延長された部分は、前記連結パッドと離隔されるように位置する、請求項１に記載の半導体素子。
  9. 前記半導体基板を貫通し、前記半導体素子と前記連結パッドを電気的に連結する貫通電極をさらに含む、請求項１乃至８のいずれか１項に記載の半導体素子。
  10. 前記半導体基板の第１面に配置され、前記素子領域に電気的に連結された第１配線構造体をさらに含む、請求項９に記載の半導体素子。
  11. 前記絶縁性保護層と前記連結パッドの間に配置され、前記貫通電極と前記連結パッドを電気的に連結する第２配線構造体をさらに含む、請求項９又は１０に記載の半導体素子。
  12. 前記第２配線構造体は、前記貫通電極と前記連結パッドを電気的に連結する金属配線と、前記金属配線を覆うように前記絶縁性保護層上に配置され、前記エッジパターンを埋め込む誘電体層と、を含む、請求項１１に記載の半導体素子。
  13. 前記エッジパターンは、スクライブレーン及び整列キーのうちの少なくとも一部を含む、請求項１乃至１２のいずれか１項に記載の半導体素子。
  14. 下部連結パッドが配置された下面、及び上部連結パッドが配置された上面を有し、前記下部連結パッドと前記上部連結パッドを電気的に連結する貫通電極を含む第１半導体素子と、
    前記第１半導体素子の上面にスタックされ、前記上部連結パッドに電気的に連結された第２半導体素子と、を含み、
    前記第１半導体素子はそれぞれ、
    前記第１半導体素子の下面及び上面に向かう第１面及び第２面を有し、前記第１面は素子領域を含み、前記第２面は、前記素子領域と重なる第１領域、及び前記第１領域を囲む第２領域に区分される半導体基板と、
    前記半導体基板の第１面に配置され、前記素子領域と前記下部連結パッドを電気的に連結する第１配線構造体と、
    前記半導体基板の第２面に配置され、前記第２領域の少なくとも一部に位置するエッジパターンを有し、前記エッジパターンは、前記第１領域に位置する部分の厚さよりも薄い厚さを有するか、又は前記半導体基板の第２面が開放された領域を有する絶縁性保護層と、を含む、半導体パッケージ。
  15. 前記絶縁性保護層と前記上部連結パッドの間に配置された誘電体層と、前記誘電体層に配置され、前記上部連結パッドと前記貫通電極を電気的に連結する金属配線を有する第２配線構造体と、を含む、請求項１４に記載の半導体パッケージ。
  16. 前記誘電体層は、前記絶縁性保護層の物質と異なる物質を含み、前記エッジパターンの少なくとも一部を埋め込む、請求項１５に記載の半導体パッケージ。
  17. 前記エッジパターンの一部は、前記第２領域に隣接する第１領域に配置される、請求項１４乃至１６のいずれか1項に記載の半導体パッケージ。
  18. 前記第１半導体素子はスタックされた複数の第１半導体素子を含み、
    前記第２半導体素子は前記複数の第１半導体素子のうち最上位の半導体素子の上部連結パッドと連結される、請求項１４乃至１７のいずれか１項に記載の半導体パッケージ。
  19. 回路パターンを有するパッケージ基板と、
    前記パッケージ基板に配置され、前記回路パターンに連結された下部連結パッドが配置された下面、及び上部連結パッドが配置された上面を有し、前記下部連結パッドと前記上部連結パッドを連結する貫通電極を含む第１半導体素子と、
    前記第１半導体素子の上面にスタックされ、前記上部連結パッドに電気的に連結された第２半導体素子と、を含み、
    前記第１半導体素子はそれぞれ、
    前記第１半導体素子の下面及び上面に向かう第１面及び第２面を有し、前記第１面は素子領域を含み、前記第２面は、前記素子領域と重なる第１領域、及び前記第１領域を囲む第２領域に区分される半導体基板と、
    前記半導体基板の第１面に配置され、前記素子領域と前記下部連結パッドを電気的に連結する第１配線構造体と、
    前記半導体基板の第２面に配置され、前記第２領域の少なくとも一部に位置するエッジパターンを有し、前記エッジパターンは、前記第１領域に位置する部分の厚さよりも薄い厚さを有するか、又は前記半導体基板の第２面が開放された領域を有する絶縁性保護層と、
    前記絶縁性保護層上に配置され、前記上部連結パッドを含み、前記貫通電極を介して前記素子領域に電気的に連結される第２配線構造体と、を含む、半導体パッケージ。
  20. 前記絶縁性保護層と前記上部連結パッドの間に配置された誘電体層と、前記誘電体層に配置され、前記上部連結パッドと前記貫通電極を電気的に連結する金属配線を有する第２配線構造体と、を含む、請求項１９に記載の半導体パッケージ。
JP2020173726A 2019-11-07 2020-10-15 半導体素子及びこれを備えた半導体パッケージ Pending JP2021077869A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190141313A KR20210055164A (ko) 2019-11-07 2019-11-07 반도체 소자 및 이를 구비한 반도체 패키지
KR10-2019-0141313 2019-11-07

Publications (1)

Publication Number Publication Date
JP2021077869A true JP2021077869A (ja) 2021-05-20

Family

ID=73131656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020173726A Pending JP2021077869A (ja) 2019-11-07 2020-10-15 半導体素子及びこれを備えた半導体パッケージ

Country Status (4)

Country Link
US (3) US11239171B2 (ja)
EP (1) EP3819932A1 (ja)
JP (1) JP2021077869A (ja)
KR (1) KR20210055164A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210055164A (ko) 2019-11-07 2021-05-17 삼성전자주식회사 반도체 소자 및 이를 구비한 반도체 패키지
JP7459490B2 (ja) * 2019-11-28 2024-04-02 株式会社ソシオネクスト 半導体ウェハ及び半導体装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316287B1 (en) 1999-09-13 2001-11-13 Vishay Intertechnology, Inc. Chip scale surface mount packages for semiconductor device and process of fabricating the same
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
JP2005012206A (ja) 2003-05-29 2005-01-13 Mitsubishi Cable Ind Ltd 窒化物系半導体素子およびその製造方法
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
KR100948999B1 (ko) 2008-01-08 2010-03-23 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
KR20110017728A (ko) 2009-08-14 2011-02-22 에스티에스반도체통신 주식회사 본드패드 산화를 방지하는 웨이퍼 소잉방법
JP2011216753A (ja) 2010-04-01 2011-10-27 Panasonic Corp 半導体装置及びその製造方法
KR101677507B1 (ko) * 2010-09-07 2016-11-21 삼성전자주식회사 반도체 장치의 제조 방법
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
JP5394418B2 (ja) 2011-02-07 2014-01-22 ローム株式会社 半導体装置および半導体装置の製造方法
KR101780423B1 (ko) * 2011-03-18 2017-09-22 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP6053256B2 (ja) * 2011-03-25 2016-12-27 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体チップ及びその製造方法、並びに半導体装置
EP2530709B1 (en) 2011-06-03 2015-09-09 Nxp B.V. Method of producing a semiconductor wafer
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US10802371B2 (en) 2011-12-12 2020-10-13 View, Inc. Thin-film devices and fabrication
KR101916225B1 (ko) 2012-04-09 2018-11-07 삼성전자 주식회사 Ｔｓｖ를 구비한 반도체 칩 및 그 반도체 칩 제조방법
US9123789B2 (en) * 2013-01-23 2015-09-01 United Microelectronics Corp. Chip with through silicon via electrode and method of forming the same
US9299649B2 (en) * 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9524920B2 (en) * 2013-11-12 2016-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method of three dimensional conductive lines
US9484318B2 (en) 2014-02-17 2016-11-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
JP2015176958A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置及びその製造方法
US20180175008A1 (en) * 2015-01-09 2018-06-21 Silicon Genesis Corporation Three dimensional integrated circuit
US9666502B2 (en) * 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9461018B1 (en) * 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
KR20170011366A (ko) * 2015-07-22 2017-02-02 삼성전자주식회사 반도체 칩 및 이를 가지는 반도체 패키지
US9786839B2 (en) * 2015-07-23 2017-10-10 Globalfoundries Singapore Pte. Ltd. 3D MRAM with through silicon vias or through silicon trenches magnetic shielding
KR102411678B1 (ko) * 2015-07-28 2022-06-21 삼성전자주식회사 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
US9735131B2 (en) * 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
JP6713212B2 (ja) 2016-07-06 2020-06-24 株式会社ディスコ 半導体デバイスチップの製造方法
US9899443B2 (en) * 2016-07-22 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Complementary metal-oxide-semiconductor (CMOS) image sensor (CIS) package with an image buffer
KR101982047B1 (ko) * 2016-09-29 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR102634946B1 (ko) * 2016-11-14 2024-02-07 삼성전자주식회사 반도체 칩
WO2018182755A1 (en) * 2017-04-01 2018-10-04 Intel Corporation Innovative way to design silicon to overcome reticle limit
KR102422460B1 (ko) 2017-08-22 2022-07-19 삼성전자주식회사 반도체 소자
US10141259B1 (en) * 2017-12-22 2018-11-27 Micron Technology, Inc. Semiconductor devices having electrically and optically conductive vias, and associated systems and methods
US11171076B2 (en) * 2018-10-10 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Compute-in-memory packages and methods forming the same
KR102617086B1 (ko) * 2018-11-15 2023-12-26 삼성전자주식회사 Ubm을 포함하는 웨이퍼-레벨 반도체 패키지
KR102658194B1 (ko) * 2018-12-21 2024-04-18 삼성전자주식회사 반도체 장치
US10957680B2 (en) * 2019-01-16 2021-03-23 Sandisk Technologies Llc Semiconductor die stacking using vertical interconnection by through-dielectric via structures and methods for making the same
US11004829B2 (en) * 2019-10-07 2021-05-11 Sandisk Technologies Llc Memory scaling semiconductor device
KR20210055164A (ko) 2019-11-07 2021-05-17 삼성전자주식회사 반도체 소자 및 이를 구비한 반도체 패키지

Also Published As

Publication number Publication date
EP3819932A1 (en) 2021-05-12
KR20210055164A (ko) 2021-05-17
US11694963B2 (en) 2023-07-04
US20230326863A1 (en) 2023-10-12
US20220157731A1 (en) 2022-05-19
US20210143102A1 (en) 2021-05-13
US11239171B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
JP5377340B2 (ja) ダイ、スタック構造、及びシステム
KR101692955B1 (ko) 반도체 패키지 및 그 제조 방법
US20230326863A1 (en) Semiconductor device and semiconductor package including the same
US10643958B2 (en) Semiconductor device, semiconductor chip and method of manufacturing the semiconductor device
TW201724410A (zh) 針對用於半導體封裝之矽橋的無金屬框設計
WO2009042500A2 (en) Method for stacking semiconductor chips
KR20170011366A (ko) 반도체 칩 및 이를 가지는 반도체 패키지
CN109841576B (zh) 半导体器件、包括其的半导体晶片及半导体封装
TW201832326A (zh) 用於晶圓級封裝之密封環
US20230076238A1 (en) Semiconductor chip with stepped sidewall, semiconductor package including the same, and method of fabricating the same
KR20220060915A (ko) 오버레이 측정용 tsv 키, 및 그 tsv 키를 포함한 반도체 소자 및 반도체 패키지
US11810837B2 (en) Semiconductor packages
KR20230031712A (ko) 크랙 방지 구조를 포함한 반도체 소자
KR20220033207A (ko) 반도체 칩 및 이를 포함하는 반도체 패키지
CN107452701A (zh) 用于改进接合的接合焊盘结构
TWI838614B (zh) 具有延伸密封環結構的封裝元件及其形成方法
EP4369392A1 (en) Semiconductor package
EP4333032A1 (en) Semiconductor chip and semiconductor package including the same
KR20240022157A (ko) 반도체 장치
KR20240067436A (ko) 반도체 패키지
KR20240037739A (ko) 반도체 패키지
TW202410353A (zh) 半導體晶片與半導體封裝
CN116779454A (zh) 形成封装件的方法以及封装件结构
KR20230136957A (ko) 반도체 장치 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230913