JP2021027137A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021027137A
JP2021027137A JP2019143385A JP2019143385A JP2021027137A JP 2021027137 A JP2021027137 A JP 2021027137A JP 2019143385 A JP2019143385 A JP 2019143385A JP 2019143385 A JP2019143385 A JP 2019143385A JP 2021027137 A JP2021027137 A JP 2021027137A
Authority
JP
Japan
Prior art keywords
metal plate
bonding
semiconductor device
semiconductor chip
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019143385A
Other languages
English (en)
Other versions
JP7247053B2 (ja
Inventor
史義 川城
Fumiyoshi Kawashiro
史義 川城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019143385A priority Critical patent/JP7247053B2/ja
Priority to CN202010074732.0A priority patent/CN112310053B/zh
Priority to US16/776,823 priority patent/US11276629B2/en
Publication of JP2021027137A publication Critical patent/JP2021027137A/ja
Application granted granted Critical
Publication of JP7247053B2 publication Critical patent/JP7247053B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32502—Material at the bonding interface comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

【課題】歩留まりの向上した半導体装置を提供する。【解決手段】実施形態の半導体装置は、第１側面を有する第１ベース材と、第１ベース材の上に設けられた第１絶縁板と、第１絶縁板の上に設けられた第１金属板と、第１金属板の上に設けられた第１半導体チップと、第１金属板と第１半導体チップを接合する第１接合材と、第１ベース材と第１絶縁板を接合する第２接合材と、第２側面を有する第２ベース材と、第２ベース材の上に設けられた第２絶縁板と、第２絶縁板の上に設けられた第２金属板と、第２金属板の上に設けられた第２半導体チップと、第２金属板と第２半導体チップを接合する第３接合材と、第２ベース材と第２絶縁板を接合する第４接合材と、第１側面と第２側面の間に設けられ、第１側面と第２側面が接合されたベース接合部と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
発電や送電、ポンプやブロアなどの回転機、通信システムや工場などの電源装置、交流モータによる鉄道、電気自動車、家庭用電化製品等の幅広い分野に向けた、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の、電力制御用に設計されたパワー半導体チップの開発が行われている。
また、かかるパワー半導体チップを用いた、パワーモジュールとしての半導体装置の開発が行われている。このような半導体装置には、高電流密度化、低損失化、高放熱化等のスペックが要求されている。
特許第４３７１１５１号公報
本発明が解決しようとする課題は、歩留まりの向上した半導体装置を提供することである。
実施形態の半導体装置は、第１側面を有する第１ベース材と、第１ベース材の上に設けられた第１絶縁板と、第１絶縁板の上に設けられた第１金属板と、第１金属板の上に設けられた第１半導体チップと、第１金属板と第１半導体チップを接合する第１接合材と、第１ベース材と第１絶縁板を接合する第２接合材と、第２側面を有する第２ベース材と、第２ベース材の上に設けられた第２絶縁板と、第２絶縁板の上に設けられた第２金属板と、第２金属板の上に設けられた第２半導体チップと、第２金属板と第２半導体チップを接合する第３接合材と、第２ベース材と第２絶縁板を接合する第４接合材と、第１側面と第２側面の間に設けられ、第１側面と第２側面が接合されたベース接合部と、を備える。
第１実施形態の半導体装置の模式断面図である。 第１実施形態の半導体装置の製造方法を示すフローチャートである。 第１実施形態の比較形態となる半導体装置の模式断面図である。 第２実施形態の半導体装置の製造方法を示すフローチャートである。 第３実施形態の半導体装置の製造方法を示すフローチャートである。 第４実施形態の半導体装置の模式断面図である。 第４実施形態の半導体装置の製造方法を示すフローチャートである。 第５実施形態の半導体装置の製造方法を示すフローチャートである。 第６実施形態の半導体装置の模式断面図である。 第６実施形態の半導体装置の製造方法を示すフローチャートである。 第７実施形態の半導体装置の模式断面図である。 第８実施形態の半導体装置の模式断面図である。 第８実施形態の半導体装置の製造方法を示すフローチャートである。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材には同一の符号を付す場合がある。また、一度説明した部材等については適宜その説明を省略する場合がある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１実施形態）
本実施形態の半導体装置は、第１側面を有する第１ベース材と、第１ベース材の上に設けられた第１絶縁板と、第１絶縁板の上に設けられた第１金属板と、第１金属板の上に設けられた第１半導体チップと、第１金属板と第１半導体チップを接合する第１接合材と、第１ベース材と第１絶縁板を接合する第２接合材と、第２側面を有する第２ベース材と、第２ベース材の上に設けられた第２絶縁板と、第２絶縁板の上に設けられた第２金属板と、第２金属板の上に設けられた第２半導体チップと、第２金属板と第２半導体チップを接合する第３接合材と、第２ベース材と第２絶縁板を接合する第４接合材と、第１側面と第２側面の間に設けられ、第１側面と第２側面が接合されたベース接合部と、を備える。
図１は、本実施形態の半導体装置１００の模式断面図である。
半導体装置１００は、第１ベース材２と、第２ベース材４と、第３ベース材６と、第４ベース材８と、ベース接合部１０ａと、ベース接合部１０ｂと、ベース接合部１０ｃと、第１絶縁板１２と、第２絶縁板１４と、第１金属板１６と、第２金属板１８と、第４金属板２０と、第５金属板２２と、第１半導体チップ２４と、第２半導体チップ２６と、第３半導体チップ２８と、第１接合材３０と、第２接合材３２と、第３接合材３４と、第４接合材３６と、ボンディングワイヤ３８ａと、ボンディングワイヤ３８ｂと、ボンディングワイヤ３８ｃと、第６金属板４２と、第７金属板４４と、放熱板８０と、サーマルインターフェースマテリアル８２と、ケース８４と、封止材８６と、端子９０ａと、端子９０ｂと、ネジ９２と、ワッシャー９４と、を備える。
第１ベース材２は、側面２ａ（第１側面の一例）及び側面２ｂを有する。第２ベース材４は、側面４ａ（第２側面の一例）及び側面４ｂを有する。第３ベース材６は、側面６ａを有する。第４ベース材８は、側面８ａを有する。
放熱板８０は、下部にフィン８１を有する。放熱板８０は、後述する半導体チップ等から発生した熱を放熱するために用いられる。
第１ベース材２、第２ベース材４、第３ベース材６及び第４ベース材８は、放熱板８０の上に設けられている。第１ベース材２、第２ベース材４、第３ベース材６及び第４ベース材８は、それぞれ、例えばＣｕ（銅）又はＡｌ（アルミニウム）等の金属で形成されている。なお、第１ベース材２、第２ベース材４、第３ベース材６及び第４ベース材８は、それぞれ、Ｃｕ系の合金、Ａｌ系の合金又はその他の合金で形成されていても良い。また、第１ベース材２、第２ベース材４、第３ベース材６及び第４ベース材８は、それぞれ、例えばＣｕ板材の表面にＮｉ（ニッケル）等によるめっきがされたものであっても良い。
ベース接合部１０ａは、第１ベース材２の側面２ａと第２ベース材４の側面４ａの間に設けられている。ベース接合部１０ａは、側面２ａと側面４ａを接合するものである。ベース接合部１０ｂは、第２ベース材４の側面４ｂと第４ベース材８の側面８ａの間に設けられている。ベース接合部１０ｂは、側面４ｂと側面８ａを接合するものである。ベース接合部１０ｃは、第１ベース材２の側面２ｂと第３ベース材６の側面６ａの間に設けられている。ベース接合部１０ｃは、側面２ｂと側面６ａを接合するものである。
ここで、ベース接合部１０ａは、側面２ａと側面４ａの摩擦摺動接合により形成されている。ベース接合部１０ｂは、側面４ｂと側面８ａの摩擦摺動接合により形成されている。ベース接合部１０ｃは、側面２ｂと側面６ａの摩擦摺動接合することにより形成されている。摩擦摺動（攪拌）接合（ＦＳＷ：Ｆｒｉｃｔｉｏｎ Ｓｔｉｒ Ｗｅｌｄｉｎｇ）とは、先端に突起物を有する部品（ツール）を回転させながら、接合対象物にその突起物を押しつけ、摩擦熱で接合対象物を軟化・攪拌させることにより、接合させる接合方法である。接合対象物は、例えば金属である。摩擦摺動接合によれば、接合対象物である金属を溶融せず、塑性流動により固相で接合させることが可能となる。
ベース接合部１０ａ、ベース接合部１０ｂ及びベース接合部１０ｃが摩擦摺動接合されている点は、例えば実体顕微鏡等の顕微鏡を用いて接合部を観察することにより、判断することが出来る。
第４金属板２０は、第１ベース材２の上に設けられている。第１絶縁板１２は、第４金属板２０の上に設けられている。第１金属板１６及び第６金属板４２は、第１絶縁板１２の上に設けられている。
第５金属板２２は、第２ベース材４の上に設けられている。第２絶縁板１４は、第５金属板２２の上に設けられている。第２金属板１８及び第７金属板４４は、第２絶縁板１４の上に設けられている。
第１絶縁板１２及び第２絶縁板１４は、例えばＡｌＮ（窒化アルミニウム）やＳｉＮ（窒化シリコン）、Ａｌ２Ｏ３（アルミナ、酸化アルミニウム）等で形成された板材である。第１金属板１６、第２金属板１８、第４金属板２０、第５金属板２２、第６金属板４２及び第７金属板４４は、例えばＣｕ（銅）で形成された金属板であり、回路配線として用いられる。そして、例えば、第１金属板１６、第４金属板２０及び第６金属板４２は、第１絶縁板１２の表面にろう材等を用いて接合されている。例えば、第１金属板１６及び第６金属板４２は、第１絶縁板１２の一方の表面に接合されている。第４金属板２０は、第１絶縁板１２の他方の表面に接合されている。例えば、第２金属板１８、第５金属板２２及び第７金属板４４は、第２絶縁板１４の表面に接合されている。例えば、第２金属板１８及び第７金属板４４は、第２絶縁板１４の一方の表面に接合されている。第５金属板２２は、第２絶縁板１４の他方の表面に接合されている。
本実施形態の半導体装置１００において、それぞれのベース材の上には、最大でも１枚の絶縁板しか設けられていない。言い換えると、それぞれのベース材の上に、複数の絶縁板は設けられていない。例えば、第１ベース材２の上には第１絶縁板１２が設けられており、他の絶縁板は設けられていない。また、第２ベース材４の上には第２絶縁板１４が設けられており、他の絶縁板は設けられていない。
第１半導体チップ２４は、第１金属板１６の上に設けられている。ボンディングワイヤ３８ａは、第１半導体チップ２４及び第６金属板４２の上に設けられている。そして、ボンディングワイヤ３８ａは、例えば、第１半導体チップ２４の上面に設けられた図示しないＡｌ電極と第６金属板４２を、電気的に接続している。ボンディングワイヤ３８ａは、例えばＡｌ（アルミニウム）で形成され、Ａｌを含む。
第２半導体チップ２６は、第２金属板１８の上に設けられている。ボンディングワイヤ３８ｂは、第２半導体チップ２６及び第７金属板４４の上に設けられている。そして、ボンディングワイヤ３８ａは、例えば、第２半導体チップ２６の上面に設けられた図示しないＡｌ電極と第７金属板４４を、電気的に接続している。ボンディングワイヤ３８ｂは、例えばＡｌで形成され、Ａｌを含む。
第３半導体チップ２８は、第２金属板１８の上に設けられている。ボンディングワイヤ３８ｃは、第３半導体チップ２８及び第７金属板４４の上に設けられている。そして、ボンディングワイヤ３８ｃは、例えば、第３半導体チップ２８の上面に設けられた図示しないＡｌ電極と第７金属板４４を、電気的に接続している。ボンディングワイヤ３８ｃは、例えばＡｌで形成され、Ａｌを含む。
第１半導体チップ２４、第２半導体チップ２６及び第３半導体チップ２８は、ＳｉＣ（炭化珪素）又は窒化物半導体等の化合物半導体を含む半導体素子を有することが好ましい。ここで窒化物半導体としては、ＩＩＩ−Ｖ族半導体において、Ｖ族元素として窒素を用いた半導体である。ＩＩＩ族元素としてはＡｌ、Ｇａ（ガリウム）又はＩｎ（インジウム）が好ましく用いられる。
ＳｉＣを用いた半導体素子としては、例えばＳｉＣ−ＩＧＢＴ、ＳｉＣ−ＭＯＳＦＥＴ又はＳｉＣ−ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）等が挙げられる。窒化物半導体を用いた半導体素子としては、例えばＧａＮ−ＭＯＳＦＥＴ等が挙げられる。しかし、半導体素子としては、Ｓｉ（シリコン）を用いたＳｉ−ＩＧＢＴ、Ｓｉ−ＭＯＳＦＥＴ又はＳｉ−ＦＲＤ（Ｆａｓｔ Ｒｅｃｏｖｅｒｙ Ｄｉｏｄｅ）等であってもかまわない。
半導体装置１００が有する半導体チップの数は、上記の通り、第１半導体チップ２４、第２半導体チップ２６及び第３半導体チップ２８の３個である。しかし、半導体チップの数はこれに限定されるものではない。例えば、半導体装置１００が有する半導体チップの数は、５０個以上であっても良い。
第１接合材３０は、第１金属板１６と第１半導体チップ２４の間に設けられ、第１金属板１６と第１半導体チップ２４を接合している。第２接合材３２は、第１ベース材２と第４金属板２０の間に設けられ、第１ベース材２と第４金属板２０を接合している。これにより、第２接合材３２は、第１ベース材２と第１絶縁板１２を接合している。第３接合材３４は、第２金属板１８と第２半導体チップ２６の間に設けられ、第２金属板１８と第２半導体チップ２６を接合している。第６接合材３５は、第２金属板１８と第３半導体チップ２８の間に設けられ、第２金属板１８と第３半導体チップ２８を接合している。第４接合材３６は、第２ベース材４と第５金属板２２の間に設けられ、第２ベース材４と第５金属板２２を接合している。これにより、第４接合材３６は、第２ベース材４と第２絶縁板１４を接合している。
ここで、第１接合材３０、第２接合材３２、第３接合材３４、第４接合材３６及び第６接合材３５は、はんだである。そして、第１接合材３０の融点（第１融点の一例）は第２接合材３２の融点（第２融点の一例）より高い。また、第３接合材３４の融点（第３融点の一例）及び第６接合材の融点は、第４接合材３６の融点（第４融点の一例）より高い。
例えば、第１接合材３０、第３接合材３４及び第６接合材３５として、Ｐｂ（鉛）、Ａｇ（銀）又はＳｎ（スズ）を用いた、組成がＰｂ９５Ｓｎ５又はＰｂ９５Ａｇ１．５Ｓｎ３．５等で、融点が３３０℃程度のはんだを用いることができる。また、例えば、第２接合材３２及び第４接合材３６として、Ｓｎ及びＳｂ（アンチモン）を用いた、組成がＳｎＳｂ系で融点が２４０℃程度のはんだを用いることができる。なお、はんだの種類はこれに限定されるものではなく、Ａｕ（金）とＳｎを用いた融点が２８０℃程度のＡｕＳｎ系のはんだ、ＡｕとＳｉを用いた融点が３６０℃程度のＡｕＳｉ系のはんだ、又はＡｕとＧｅ（ゲルマニウム）を用いた融点が３６０℃程度のＡｕＧｅ系のはんだ等であっても、適切な融点を有するはんだを適宜選択することにより、用いることができる。良好な接合を得るために、第１接合材３０、第３接合材３４及び第６接合材３５の融点は、第２接合材３２及び第４接合材３６の融点よりも、例えば５０℃以上高いことが好ましい。
ケース８４は、例えば樹脂で形成されており、例えば第３ベース材６及び第４ベース材８の上に、第１半導体チップ２４、第２半導体チップ２６及び第３半導体チップ２８を取り囲むように設けられている。ケース８４は、ネジ９２及びワッシャー９４を用いて、第３ベース材６及び第４ベース材８の上に固定される。ケース８４内には公知の封止材（ゲル）８６が封入されて封止される。封止材８６の上には蓋８８が配置されている。
端子９０ａ及び端子９０ｂの一端は、それぞれ第１金属板１６及び第７金属板４４に、例えば超音波接合法により接合されている。端子９０ａは、例えば、第１金属板１６を介して、第１半導体チップ２４に電気的に接続されている。端子９０ｂは、例えば、第７金属板４４、ボンディングワイヤ３８ｂ及びボンディングワイヤ３８ｃを介して、第２半導体チップ２６及び第３半導体チップに電気的に接続されている。
第１半導体チップ２４、第２半導体チップ２６及び第３半導体チップ２８により変換された電力は、端子９０ａ及び端子９０ｂを用いて、ケース８４外に設けられた負荷等に接続されて用いられる。このように、端子９０ａ及び端子９０ｂは、電力端子として機能し得る。
また、端子９０ａ及び端子９０ｂは、例えばＭＯＳＦＥＴやＩＧＢＴとしての半導体チップのゲート電極に接続される。この場合、端子９０ａ及び端子９０ｂの他端は図示しないゲートドライブ回路に接続される。そして、ゲートドライブ回路により生成された信号により、半導体チップが制御される。このように、端子９０ａ及び端子９０ｂは、信号端子としても機能し得る。
サーマルインターフェースマテリアル（ＴＭＩ：Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ）８２は、第１ベース材２、第２ベース材４、第３ベース材６及び第４ベース材８と、放熱板８０の間に設けられている。サーマルインターフェースマテリアル８２は、例えばグリース状の部材である。サーマルインターフェースマテリアル８２は、放熱板８０の上に塗布される。そして、その上に第１ベース材２、第２ベース材４、第３ベース材６及び第４ベース材８が、サーマルインターフェースマテリアル８２と接触した状態で配置される。サーマルインターフェースマテリアル８２は、第１ベース材２、第２ベース材４、第３ベース材６及び第４ベース材８と放熱板８０の間における小さな隙間や凸凹を埋めることにより、第１半導体チップ２４、第２半導体チップ２６及び第３半導体チップ２８で発生した熱を効率良く放熱板８０に伝達する。
図２は、本実施形態の半導体装置１００の製造方法を示すフローチャートである。
まず、「基板リフロー（チップ搭載）」として、第１金属板１６、第４金属板２０及び第６金属板４２が接合された第１絶縁板１２を準備する。次に、第１金属板１６と第１半導体チップ２４を、第１接合材３０を用いて接合する。また、第２金属板１８、第５金属板２２及び第７金属板４４が接合された第２絶縁板１４を準備する。次に、第２金属板１８と第２半導体チップ２６及び第３半導体チップ２８を、それぞれ第３接合材３４及び第６接合材３５を用いて接合する。これらの接合は、例えば、公知のリフロー炉内で行われる（Ｓ１０）。
次に、「ワイヤボンディング（チップ）」として、ボンディングワイヤ３８ａを用いて、第１半導体チップ２４と第６金属板４２を電気的に接続する。また、ボンディングワイヤ３８ｂを用いて、第２半導体チップ２６と第７金属板４４を電気的に接続する。また、ボンディングワイヤ３８ｃを用いて第３半導体チップ２８と第７金属板４４を電気的に接続する（Ｓ２０）。
次に、「ベースリフロー」として、第１ベース材２の上面と第４金属板２０を、第２接合材３２を用いて接合する。また、第２ベース材４の上面と第５金属板２２を、第４接合材３６を用いて接合する。この際、第１接合材３０の融点が第２接合材３２の融点より高いような、第２接合材３２を選択する。これにより、第２接合材３２を用いた接合の際に、第１接合材３０が溶融しないようにする。また、第３接合材３４及び第６接合材３５の融点が第４接合材３６の融点より高いような第４接合材３６を選択する。これにより、第４接合材３６を用いた接合の際に、第３接合材３４及び第６接合材３５が溶けないようにする（Ｓ３０）。なお、この段階では、それぞれのベース材（第１ベース材２、第２ベース材４、第３ベース材６及び第４ベース材８）は接合されていないものとする。
次に、「電気テスト」として、第１半導体チップ２４、第２半導体チップ２６及び第３半導体チップ２８の電気特性を、例えば市販の半導体テスタを用いて、テストを行う（Ｓ４０）。
次に、「ベース材間摩擦摺動接合」として、上述のテストにより、第１半導体チップ２４、第２半導体チップ２６及び第３半導体チップ２８の電気特性が良好であると判定された場合には、第１ベース材２の側面２ａと第２ベース材４の側面４ａを摩擦摺動接合により接合させてベース接合部１０ａを形成する。また、第１ベース材２の側面２ｂと第３ベース材６の側面６ａを摩擦摺動接合により接合させてベース接合部１０ｃを形成する。また、第２ベース材４の側面４ｂと第４ベース材８の側面８ａを摩擦摺動接合により接合させてベース接合部１０ｂを形成する（Ｓ５０）。
次に、「ワイヤボンディング（基板）」として、第１絶縁板１２上の第１半導体チップ２４、第１金属板１６及び第６金属板４２と、第２絶縁板１４上の第２半導体チップ２６、第３半導体チップ２８、第２金属板１８及び第７金属板４４の少なくともいずれかを、適宜、図示しないボンディングワイヤを用いて電気的に接続する（Ｓ６０）。
次に、「ケース付け」として、第３ベース材６及び第４ベース材８の上に、第１半導体チップ２４、第２半導体チップ２６及び第３半導体チップ２８を取り囲むように、ケース８４を配置する。そして、例えばネジ９２及びワッシャー９４を用いて、ケース８４を第３ベース材６及び第４ベース材８の上に固定する（Ｓ７０）。
次に、「信号・電力端子接合」として、例えば超音波接合法を用いて、端子９０ａを第１金属板１６に接合する。また、例えば超音波接合法を用いて、端子９０ｂを第７金属板４４に接合する（Ｓ８０）。
次に、「ゲル封止・蓋取付」として、ケース８４内を、封止材（ゲル）８６により封止する。そして、封止材８６の上に蓋８８を配置する（Ｓ９０）。これにより、パワーモジュールとしての半導体装置１００を得る。
次に、「電気テスト」として、半導体装置１００の電気特性を、例えば市販の半導体テスタを用いて、テストを行う（Ｓ１００）。
以下、本実施形態の半導体装置の作用効果を記載する。
図３は、本実施形態の比較形態となる半導体装置８００の模式断面図である。半導体装置８００においては、一体として形成された１枚のベース材９の上に、第１半導体チップ２４、第２半導体チップ２６及び第３半導体チップ２８が設けられている。そして、第１半導体チップ２４、第２半導体チップ２６及び第３半導体チップ２８の電気特性を、テスタを用いてまとめて確認する。
上記の通り、一つの半導体装置１００の内部には、５０個以上の半導体チップが設けられることがある。これは、半導体装置１００の電流定格をできるだけ大きくするためである。しかし、半導体チップの数が増加すると、不良の半導体チップが混入する可能性も高くなる。半導体装置１００内に１個でも不良の半導体チップが混入すると、半導体装置１００自体が不良の半導体装置となってしまう。特に、ＳｉＣや窒化物半導体を含む半導体チップは、Ｓｉ系半導体チップに比較して。歩留まりが低い。このため、歩留まりの向上した半導体装置をどのようにして得るかが課題となっていた。
本実施形態の半導体装置１００においては、それぞれの分離されたベース材の上に、それぞれ半導体チップを設ける。そして、それぞれの半導体チップの電気特性が良好であると判定された場合に、それぞれのベース材の側面を接合して半導体装置を製造する。これによれば、事前にそれぞれの半導体チップの電気特性を確認することができるため、不良半導体チップを除去して半導体装置を製造することができる。そのため、歩留まりの向上した半導体装置の提供が可能となる。
摩擦摺動接合は、本実施形態のベース材の接合に適した方法である。
また、比較形態となる半導体装置８００のように、１枚のベース材９の上に複数の絶縁板（第１絶縁板１２及び第２絶縁板１４）が設けられている場合、例えば第２絶縁板１４を接合するために溶融する第４接合材３６の一部が、隣接する第１絶縁板１２の上に設けられた第６金属板４２の上に接合材３６ａとして付着して、意図しない導通不良を引き起こすという問題があった。
本実施形態の半導体装置１００においては、それぞれのベース材の上には、最大でも１枚の絶縁板しか設けられていない。言い換えると、それぞれのベース材の上に、複数の絶縁板は設けられていない。この場合、絶縁板とベース材との接合は個別に行われる。そのため、隣接する絶縁板の上に接合材が付着して意図しない導通不良を引き起こすという問題の発生を、抑制することができる。そのため、歩留まりの向上した半導体装置の提供が可能となる。
本実施形態の半導体装置によれば、歩留まりの向上した半導体装置の提供が可能となる。
（第２実施形態）
本実施形態の半導体装置においては、第１接合材３０、第２接合材３２、第３接合材３４及び第４接合材３６ははんだであり、第１接合材３０の第１融点は第２接合材３２の第２融点と等しく、第３接合材３４の第３融点は第４接合材３６の第４融点と等しい点で、第１実施形態と異なっている。ここで、第１実施形態と重複する内容については、記載を省略する。
図４は、本実施形態の半導体装置の製造方法を示すフローチャートである。図４においては、図２の「基板リフロー（チップ搭載）」（Ｓ１０）と「ベースリフロー」（Ｓ３０）が、「基板／ベースリフロー」（Ｓ１２）において一括して行われる点が異なっている。
本実施形態の第１接合材３０、第２接合材３２、第３接合材３４、第４接合材３６及び第６接合材３５としては、例えば、同一のリフロー炉内において、一括でリフローが可能な程度に等しい融点を有するはんだであれば、第１実施形態において記載したはんだはすべて用いることができる。なお、融点が等しければ、はんだの組成は異なっていても構わない。例えば、半導体装置に用いる部品や、半導体装置に要求される耐熱性を基準として、第１接合材３０、第２接合材３２、第３接合材３４、第４接合材３６及び第６接合材３５に用いるはんだを選定しても構わない。
本実施形態の半導体装置によれば、歩留まりの向上した半導体装置の提供が可能となる。
（第３実施形態）
本実施形態の半導体装置においては、第１接合材３０及び第３接合材３４は、電気伝導性を有する焼結材を含む点で、第１及び第２実施形態と異なっている。ここで、第１及び第２実施形態と重複する内容については、記載を省略する。
図５は、本実施形態の半導体装置の製造方法を示すフローチャートである。図５においては、図２において「基板リフロー（チップ搭載）」（Ｓ１０）となっている点が、「ダイマウント（加圧焼結）」（Ｓ１４）となっている点で異なっている。
本実施形態では、「ダイマウント（加圧焼結）」（Ｓ１４）として、第１接合材３０、第３接合材３４及び第６接合材３５に電気伝導性を有する焼結材を用いて、第１半導体チップ２４と第１金属板１６の接合、第２半導体チップ２６と第２金属板１８の接合及び第３半導体チップ２８と第２金属板１８の接合を行う。電気伝導性を有する焼結材としては、例えばＡｇ又はＣｕ等の粒子を用いた焼結材が好ましく用いられる。焼結前においては、例えばＡｇ又はＣｕ等の微細粒子（ナノ粒子あるいはマイクロ粒子）の表面に保護膜が設けられて、有機溶剤に分散したものとなっている。そして、焼結により保護膜と有機溶剤は蒸発して、焼結材が形成される。
なお、焼結材は、さらに樹脂を含んでいても良い。樹脂を含むことにより耐熱性を確保することができるためである。ここで樹脂としては、特に限定されないが、例えばエポキシ樹脂が好ましく用いられる。
また、樹脂を含まない焼結材の場合には、例えばプレス機等を用いて接合される部分に圧力を加えながら焼結させても良い。エポキシ樹脂を含む焼結材の場合には、上記の圧力を加えずに焼結させても良い。なお、焼結のプロセスは、上記の記載に限定されるものではない。
本実施形態の半導体装置によれば、歩留まりの向上した半導体装置の提供が可能となる。
（第４実施形態）
本実施形態の半導体装置においては、第４金属板２０、第５金属板２２、第２接合材３２及び第４接合材３６が設けられていない点で、第１乃至第３実施形態と異なっている。ここで、第１乃至第３実施形態と重複する内容については、記載を省略する。
図６は、本実施形態の半導体装置１１０の模式断面図である。第１絶縁板１２は、第１ベース材２と直接接合されている。第２絶縁板１４は、第２ベース材４と直接接合されている。本実施形態においては、絶縁板とベースが一体化したものを用いている。放熱板８０と第１半導体チップ２４、第２半導体チップ２６及び第３半導体チップ２８の間の熱抵抗を小さくする上で、有用である。
図７は、本実施形態の半導体装置１１０の製造方法を示すフローチャートである。図７においては、図２の「基板リフロー（チップ搭載）」（Ｓ１０）と「ベースリフロー」（Ｓ３０）が、「基板／ベースリフロー」（Ｓ１２）において一括して行われる点が異なっている。第１接合材３０、第３接合材３４及び第６接合材３５としては、第１実施形態及び第２実施形態に記載されたはんだを用いても良いし、第３実施形態に記載された焼結材を用いても良い。
本実施形態の半導体装置１１０によれば、歩留まりの向上した半導体装置の提供が可能となる。
（第５実施形態）
本実施形態の半導体装置においては、第１接合材３０、第２接合材３２、第３接合材３４及び第４接合材３６に、第２実施形態で記載した焼結材を用いる点で、第１乃至第４実施形態と異なっている。ここで、第１乃至第４実施形態と重複する内容については、記載を省略する。
図８は、本実施形態の半導体装置の製造方法を示すフローチャートである。図２と比較すると、「基板リフロー（チップ搭載）」（Ｓ１０）が「ダイマウント（加圧焼結）」（Ｓ１４）に、「ベースリフロー」（Ｓ３０）が「ベース接合（加圧焼結）」（Ｓ３２）となっている点で、異なっている。
上述の通り、エポキシ樹脂を含まない焼結材の場合には、例えばプレス機等を用いて接合される部分に圧力を加えながら焼結させても良い。この場合には、第１ベース材２及び第２ベース材４の、第２接合材３２及び第３接合材３４と接する表面は、Ｃｕ又はＮｉ／Ａｕ、Ａｇ、Ｐｄ（パラジウム）で覆われていることが、安定した接合を得るために好ましい。
本実施形態の半導体装置によれば、歩留まりの向上した半導体装置の提供が可能となる。
（第６実施形態）
本実施形態の半導体装置においては、第１半導体チップ２４の上に設けられた、電気伝導性を有する焼結材を含む第５接合材５０と、第５接合材５０の上に設けられ、第５接合材５０により第１半導体チップ２４と接合された第３金属板６０と、第３金属板６０の上に設けられ、第３金属板６０に接続された、銅を含むボンディングワイヤ（ワイヤ）４０ａと、をさらに備える点で、第１乃至第５実施形態と異なっている。ここで、第１乃至第５実施形態と重複する点については、記載を省略する。
図９は、本実施形態の半導体装置１２０の模式断面図である。
第１半導体チップ２４の上に電気伝導性を有する焼結材を含む第５接合材５０が、第２半導体チップ２６の上に電気伝導性を有する焼結材を含む接合材５２が、さらに第３半導体チップ２８の上に電気伝導性を有する焼結材を含む接合材５４が、それぞれ設けられている。
第５接合材５０の上に第３金属板６０が設けられている。第５接合材５０により、第１半導体チップ２４と第３金属板６０は接合されている。接合材５２の上に第８金属板６２が設けられている。接合材５２により、第２半導体チップ２６と第８金属板６２は接合されている。接合材５４の上に第９金属板６４が設けられている。接合材５４により、第３半導体チップ２８と第９金属板６４は接合されている。第１接合材３０、第２接合材３２、第３接合材３４、第４接合材３６、第５接合材５０、第６接合材３５、接合材５２及び接合材５４としては、第２実施形態に記載した、樹脂を含まない焼結材を好ましく用いることができる。なお、樹脂を含む焼結材を用いても良い。これにより、耐熱温度の高い半導体装置を得ることができる。
ボンディングワイヤ４０ａ、ボンディングワイヤ４０ｂ及びボンディングワイヤ４０ｃとしては、銅を含むワイヤを用いることが好ましい。耐熱温度を高めるためである。
図１０は、本実施形態の半導体装置１２０の製造方法を示すフローチャートである。図２と比較すると、「基板リフロー（チップ搭載）」（Ｓ１０）が「加圧焼結」（Ｓ１８）となっており、「ベースリフロー」（Ｓ３０）がなくなっている点で、異なっている。「加圧焼結」（Ｓ１８）において、第１接合材３０、第２接合材３２、第３接合材３４、第４接合材３６、第５接合材５０、第６接合材３５、接合材５２及び接合材５４を一括して焼結して形成する。
本実施形態の半導体装置１２０によれば、歩留まりの向上した半導体装置の提供が可能となる。
（第７実施形態）
本実施形態の半導体装置においては、ベース材の内部に骨材７０が設けられている点で、第１乃至第６実施形態と異なっている。ここで、第１実施形態乃至第６実施形態と重複する点については、記載を省略する。
図１１は、本実施形態の半導体装置１３０の模式断面図である。骨材７０は、例えばＳｉＣ等であり、ベース材の強度増加のために用いられている。本実施形態のベース材は、例えば、ＳｉＣの表面を溶湯したＡｌで成型することにより形成される。なお骨材７０は勿論ＳｉＣに限定されるものではない。
本実施形態の半導体装置１３０によれば、歩留まりの向上した半導体装置の提供が可能となる。
（第８実施形態）
本実施形態の半導体装置においては、ベース接合部は、第１側面と第２側面の間に設けられた樹脂を含み、第１側面と第２側面は樹脂により接合されている点で、第１乃至第７実施形態と異なっている。ここで、第１乃至第７実施形態と重複する点については、記載を省略する。
図１２は、本実施形態の半導体装置１４０の模式断面図である。樹脂１１ａ、樹脂１１ｂ及び樹脂１１ｃが各ベース材の接合に用いられている。樹脂を用いても、各ベース材の接合を良好に行うことができる。
本実施形態の樹脂１１としては、例えば、耐熱性の高いポリフェニルスルホン樹脂、ポリスルホン樹脂、ポリアリレート樹脂、ポリエーテルイミド樹脂、ポリエーテルエーテルケトン樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルスルホン樹脂、ポリアミドイミド樹脂、ポリテトラフルオロエチレン樹脂、ポリクロロトリフルオロエチレン樹脂、ポリフッ化ビニリデン樹脂等を好ましく用いることができる。
図１３は、本実施形態の半導体装置の製造方法を示すフローチャートである。図２と比較すると、「ベース材間摩擦摺動接合」（Ｓ５０）が「ベース材間樹脂接合」（Ｓ５２）となっている点で異なっている。
本実施形態の半導体装置１４０によれば、歩留まりの向上した半導体装置の提供が可能となる。
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
２ 第１ベース材
２ａ 側面（第１側面）
２ｂ 側面
４ 第２ベース材
４ａ 側面（第２側面）
４ｂ 側面
６ 第３ベース材
６ａ 側面
８ 第４ベース材
８ａ 側面
１０ａ ベース接合部
１０ｂ ベース接合部
１０ｃ ベース接合部
１２ 第１絶縁板
１４ 第２絶縁板
１６ 第１金属板
１８ 第２金属板
２０ 第４金属板
２２ 第５金属板
２４ 第１半導体チップ
２６ 第２半導体チップ
２８ 第３半導体チップ
３０ 第１接合材
３２ 第２接合材
３４ 第３接合材
３５ 第６接合材
３６ 第４接合材
３８ａ ボンディングワイヤ
３８ｂ ボンディングワイヤ
３８ｃ ボンディングワイヤ
４０ａ ボンディングワイヤ（ワイヤ）
４０ｂ ボンディングワイヤ
４０ｃ ボンディングワイヤ
４２ 第６金属板
４４ 第７金属板
５０ 第５接合材
５２ 接合材
５４ 接合材
６０ 第３金属板
６２ 第８金属板
６４ 第９金属板
７０ 骨材
７２ 骨材
８０ 放熱板
８２ サーマルインターフェースマテリアル（Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ）
８４ ケース
８６ 封止材（ゲル）
８８ 蓋
９０ａ 端子
９０ｂ 端子
９２ ネジ
９４ ワッシャー
１００ 半導体装置
１１０ 半導体装置
１２０ 半導体装置
１３０ 半導体装置
１４０ 半導体装置

Claims (10)

  1. 第１側面を有する第１ベース材と、
    前記第１ベース材の上に設けられた第１絶縁板と、
    前記第１絶縁板の上に設けられた第１金属板と、
    前記第１金属板の上に設けられた第１半導体チップと、
    前記第１金属板と前記第１半導体チップを接合する第１接合材と、
    前記第１ベース材と前記第１絶縁板を接合する第２接合材と、
    第２側面を有する第２ベース材と、
    前記第２ベース材の上に設けられた第２絶縁板と、
    前記第２絶縁板の上に設けられた第２金属板と、
    前記第２金属板の上に設けられた第２半導体チップと、
    前記第２金属板と前記第２半導体チップを接合する第３接合材と、
    前記第２ベース材と前記第２絶縁板を接合する第４接合材と、
    前記第１側面と前記第２側面の間に設けられ、前記第１側面と前記第２側面が接合されたベース接合部と、
    を備える半導体装置。
  2. 前記ベース接合部は、前記第１側面と前記第２側面の摩擦摺動接合により形成されている請求項１記載の半導体装置。
  3. 前記ベース接合部は、前記第１側面と前記第２側面の間に設けられた樹脂を含み、
    前記第１側面と前記第２側面は前記樹脂により接合されている請求項１記載の半導体装置。
  4. 前記第１ベース材及び前記第２ベース材のそれぞれの上に、複数の絶縁板が設けられていない請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記第１接合材、前記第２接合材、前記第３接合材及び前記第４接合材ははんだであり、
    前記第１接合材の第１融点は前記第２接合材の第２融点より高く、
    前記第３接合材の第３融点は前記第４接合材の第４融点より高い、
    請求項１乃至請求項４いずれか一項記載の半導体装置。
  6. 前記第１接合材、前記第２接合材、前記第３接合材及び前記第４接合材ははんだであり、
    前記第１接合材の第１融点は前記第２接合材の第２融点と等しく、
    前記第３接合材の第３融点は前記第４接合材の第４融点と等しい、
    請求項１乃至請求項４いずれか一項記載の半導体装置。
  7. 前記第１接合材又は前記第３接合材は、電気伝導性を有する焼結材を含む、
    請求項１乃至請求項４いずれか一項記載の半導体装置。
  8. 前記第２接合材又は前記第４接合材は、電気伝導性を有する焼結材を含む、
    請求項７記載の半導体装置。
  9. 前記第１半導体チップの上に設けられた、電気伝導性を有する焼結材を含む第５接合材と、
    前記第５接合材の上に設けられ、前記第５接合材により前記第１半導体チップと接合された第３金属板と、
    前記第３金属板の上に設けられ、前記第３金属板に接続された、銅を含むワイヤと、
    をさらに備える請求項１乃至請求項８いずれか一項記載の半導体装置。
  10. 前記第１半導体チップ及び前記第２半導体チップは、化合物半導体を含む請求項１乃至請求項９いずれか一項記載の半導体装置。
JP2019143385A 2019-08-02 2019-08-02 半導体装置 Active JP7247053B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019143385A JP7247053B2 (ja) 2019-08-02 2019-08-02 半導体装置
CN202010074732.0A CN112310053B (zh) 2019-08-02 2020-01-22 半导体装置
US16/776,823 US11276629B2 (en) 2019-08-02 2020-01-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019143385A JP7247053B2 (ja) 2019-08-02 2019-08-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2021027137A true JP2021027137A (ja) 2021-02-22
JP7247053B2 JP7247053B2 (ja) 2023-03-28

Family

ID=74258687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019143385A Active JP7247053B2 (ja) 2019-08-02 2019-08-02 半導体装置

Country Status (3)

Country Link
US (1) US11276629B2 (ja)
JP (1) JP7247053B2 (ja)
CN (1) CN112310053B (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093016A (ja) * 1996-09-19 1998-04-10 Hitachi Ltd パワー半導体装置
JP2005142323A (ja) * 2003-11-06 2005-06-02 Mitsubishi Electric Corp 半導体モジュール
JP2010130015A (ja) * 2008-11-26 2010-06-10 Infineon Technologies Ag セグメント化された基板を有するパワー半導体モジュール
JP2015056562A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置及び放射線装置
JP2016143826A (ja) * 2015-02-04 2016-08-08 三菱電機株式会社 電力用半導体装置、超音波接合方法および超音波接合装置
WO2017094189A1 (ja) * 2015-12-04 2017-06-08 三菱電機株式会社 半導体モジュール
JP2018078237A (ja) * 2016-11-11 2018-05-17 株式会社 日立パワーデバイス 半導体装置および半導体装置の製造方法
JP2018110149A (ja) * 2016-12-28 2018-07-12 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4559777B2 (ja) * 2003-06-26 2010-10-13 株式会社東芝 半導体装置及びその製造方法
JP4030930B2 (ja) 2003-08-01 2008-01-09 株式会社日立製作所 半導体パワーモジュール
JP4964009B2 (ja) * 2007-04-17 2012-06-27 株式会社豊田中央研究所 パワー半導体モジュール
JP4371151B2 (ja) 2007-05-28 2009-11-25 日立金属株式会社 半導体パワーモジュール
JP4972503B2 (ja) 2007-09-11 2012-07-11 株式会社日立製作所 半導体パワーモジュール
JP5344888B2 (ja) 2008-11-06 2013-11-20 三菱電機株式会社 半導体装置
JP2011198804A (ja) 2010-03-17 2011-10-06 Nissan Motor Co Ltd 半導体装置
US8963321B2 (en) * 2011-09-12 2015-02-24 Infineon Technologies Ag Semiconductor device including cladded base plate
JP6168153B2 (ja) * 2013-09-13 2017-07-26 富士電機株式会社 半導体装置
JP6255949B2 (ja) * 2013-11-29 2018-01-10 富士通株式会社 接合方法、及び半導体装置の製造方法
JP6249829B2 (ja) * 2014-03-10 2017-12-20 三菱電機株式会社 半導体装置およびその製造方法
JP6500317B2 (ja) 2015-07-31 2019-04-17 国立大学法人大阪大学 摩擦接合方法
JP6700119B2 (ja) 2016-06-24 2020-05-27 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP2018081980A (ja) 2016-11-15 2018-05-24 株式会社東芝 半導体装置
JP6991846B2 (ja) 2017-01-05 2022-01-13 株式会社東芝 半導体装置およびその製造方法
JP6819958B2 (ja) 2017-02-02 2021-01-27 国立大学法人大阪大学 線形摩擦接合方法
JP6819959B2 (ja) 2017-02-02 2021-01-27 国立大学法人大阪大学 線形摩擦接合方法
JP6796839B2 (ja) 2017-02-02 2020-12-09 国立大学法人大阪大学 線形摩擦接合方法及び線形摩擦接合装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093016A (ja) * 1996-09-19 1998-04-10 Hitachi Ltd パワー半導体装置
JP2005142323A (ja) * 2003-11-06 2005-06-02 Mitsubishi Electric Corp 半導体モジュール
JP2010130015A (ja) * 2008-11-26 2010-06-10 Infineon Technologies Ag セグメント化された基板を有するパワー半導体モジュール
JP2015056562A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置及び放射線装置
JP2016143826A (ja) * 2015-02-04 2016-08-08 三菱電機株式会社 電力用半導体装置、超音波接合方法および超音波接合装置
WO2017094189A1 (ja) * 2015-12-04 2017-06-08 三菱電機株式会社 半導体モジュール
JP2018078237A (ja) * 2016-11-11 2018-05-17 株式会社 日立パワーデバイス 半導体装置および半導体装置の製造方法
JP2018110149A (ja) * 2016-12-28 2018-07-12 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP7247053B2 (ja) 2023-03-28
CN112310053A (zh) 2021-02-02
US11276629B2 (en) 2022-03-15
CN112310053B (zh) 2024-05-28
US20210035893A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
US10559538B2 (en) Power module
US20090116197A1 (en) Method for power semiconductor module fabrication, its apparatus, power semiconductor module and its junction method
JP3601432B2 (ja) 半導体装置
US20170309544A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2017217369A1 (ja) 電力用半導体装置
JPWO2014115561A1 (ja) 半導体装置
CN109698179B (zh) 半导体装置及半导体装置的制造方法
JPWO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP5899952B2 (ja) 半導体モジュール
JP3841007B2 (ja) 半導体装置
CN111293095A (zh) 半导体装置及其制造方法
JP7247053B2 (ja) 半導体装置
US10872846B2 (en) Solid top terminal for discrete power devices
CN112447699B (zh) 半导体装置
US11264348B2 (en) Semiconductor device having an ultrasonic bonding portion provided between a substrate and a semiconductor chip
JP2021125546A (ja) 半導体モジュール及び半導体モジュールの製造方法
WO2018020640A1 (ja) 半導体装置
JP7404726B2 (ja) 半導体装置
JP2011176087A (ja) 半導体モジュール、及び電力変換装置
Fu et al. Bonding 1200 V, 150 A IGBT chips (13.5 mm× 13.5 mm) with DBC substrate by pressureless sintering nanosilver paste for power electronic packaging
US20230028808A1 (en) Semiconductor device
US20230317670A1 (en) Packaged electronic devices having transient liquid phase solder joints and methods of forming same
JP2023162108A (ja) 樹脂封止型半導体装置及び電力変換装置
US20230223317A1 (en) Resin-sealed semiconductor device
JP2008172120A (ja) パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230315

R150 Certificate of patent or registration of utility model

Ref document number: 7247053

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150