JP2020107855A - 基板処理方法および基板処理システム - Google Patents

基板処理方法および基板処理システム Download PDF

Info

Publication number
JP2020107855A
JP2020107855A JP2018248246A JP2018248246A JP2020107855A JP 2020107855 A JP2020107855 A JP 2020107855A JP 2018248246 A JP2018248246 A JP 2018248246A JP 2018248246 A JP2018248246 A JP 2018248246A JP 2020107855 A JP2020107855 A JP 2020107855A
Authority
JP
Japan
Prior art keywords
substrate
monomer
component
substrate processing
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018248246A
Other languages
English (en)
Other versions
JP7110090B2 (ja
Inventor
竜一 浅子
Ryuichi Asako
竜一 浅子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018248246A priority Critical patent/JP7110090B2/ja
Priority to TW108146594A priority patent/TW202042305A/zh
Priority to US16/722,147 priority patent/US11538693B2/en
Priority to KR1020190173109A priority patent/KR20200083260A/ko
Priority to CN201911358613.1A priority patent/CN111383910A/zh
Publication of JP2020107855A publication Critical patent/JP2020107855A/ja
Application granted granted Critical
Publication of JP7110090B2 publication Critical patent/JP7110090B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/36—Successively applying liquids or other fluent materials, e.g. without intermediate treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2203/00—Other substrates
    • B05D2203/30—Other inorganic substrates, e.g. ceramics, silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】基板に対して選択的に成膜すること、成膜後の金属の残留を抑制すること、の少なくとも１つを解決できる基板処理方法を提供すること。【解決手段】基板上でモノマーを重合してポリマーの膜を形成する基板処理方法であって、前記基板と化学結合する前記モノマーを前記基板上に供給する工程と、前記モノマーが供給された前記基板上に、前記モノマーを重合させる開始剤を供給する工程とを含む、基板処理方法を提供する。【選択図】図１

Description

本開示は、基板処理方法および基板処理システムに関する。
半導体装置の製造工程では、装置を構成する素子や配線等を形成するため、半導体ウエハなどの基板上にポリマーの膜を形成する成膜処理が行われる。このような成膜処理の方法の１つとして、モノマーを重合させる酸化剤を予め基板上に塗布または吸着させた状態で、基板上にモノマーを供給し、基板上で各モノマーが蒸着重合することで、基板表面にポリマーの膜を成膜する方法がある（例えば、特許文献１および特許文献２参照）。
特開平１０−５３６５１号公報 特表２０１０−５３３２１９号公報
本開示の課題は、基板に対して選択的に成膜すること、成膜後の金属の残留を抑制すること、の少なくとも１つを解決できる基板処理方法を提供することである。
上記課題を解決するため、本開示の一態様は、基板上でモノマーを重合してポリマーの膜を形成する基板処理方法であって、前記基板と化学結合する前記モノマーを前記基板上に供給する工程と、前記モノマーが供給された前記基板上に、前記モノマーを重合させる開始剤を供給する工程とを含む、基板処理方法を提供する。
本開示の一態様によれば、基板に対して選択的に成膜すること、成膜後の金属の残留を抑制すること、の少なくとも１つを解決できる基板処理方法を提供することができる。
本開示に係る基板処理方法の第１実施形態を示す工程図である。 本開示に係る基板処理方法の第２実施形態を示す工程図である。 本開示に係る基板処理方法の第３実施形態を示す工程図である。 （ａ）〜（ｅ）は、本開示に係る基板処理方法により２つの領域を有する基板に対してポリマーが成膜される場合のイメージ図である。 （ａ）〜（ｅ）は、本開示に係る基板処理方法により１つの領域を有する基板に対してポリマーが成膜される場合のイメージ図である。 本開示に係る基板処理システムの実施形態を示す基板処理装置の断面図である。 本開示に係る基板処理システムにおける各成分供給のタイミングを示すチャート図である。 本開示に係る基板処理システムによりエッチングされる基板の断面図である。 図８の基板において、一部がエッチングされた基板の断面図である。 図９の基板において、露出した部分に保護膜が形成された基板の断面図である。 図１０の基板において、さらに一部がエッチングされた基板の断面図である。 図１１の基板において、さらに露出した部分に保護膜が形成された基板の断面図である。 図１２の基板において、さらに一部がエッチングされた基板の断面図である。 本開示に係る基板処理システムにより保護膜が除去された基板の断面図である。 本開示に係る基板処理方法を評価するための測定用の基板処理装置の概略図である。
以下、本開示の実施形態について、図面を参照しながら詳細に説明する。なお、各図において共通する部分については、同一の符号を付して説明を省略する場合がある。
＜基板処理方法＞
図１は、本開示に係る基板処理方法の第１実施形態を示す工程図である。第１実施形態の基板処理方法は、基板上でモノマーを重合してポリマーの膜を形成する基板処理方法であって、基板と化学結合するモノマーを該基板上に供給する工程と、モノマーが供給された該基板上に、モノマーを重合させる重合開始剤を供給する工程とを含む。具体的には、図１に示すように、第１実施形態に係る基板処理方法は、工程Ｓ１、工程Ｓ２、工程Ｓ３、工程Ｓ４、および工程Ｓ５を含んでいる。
工程Ｓ１では、被処理基板（以下、単に基板という場合がある）を用意する。被処理基板は、本開示の基板処理方法における基板の一例である。被処理基板は、基板処理がなされ、上方に素子や配線パターンを形成する半導体ウエハ（以下ウエハという）で構成することができる。なお、被処理基板は、このようなウエハに限定されず、フラットパネルディスプレイ製造用のガラス基板などで構成してもよい。
また、被処理基板は、２つ以上の領域を有し、２つ以上の領域のうち少なくとも１つの領域が、酸化シリコンよりも高い誘電率を有するものであってもよい。ここで、２つ以上の領域は、基板の上方から見て平面上に並んだ領域を示す。また、平面上に並んだ領域は、同一平面上に並んでいるものでも、基板の厚み方向に段差を持った異なる平面上に並んでいるものでもよい。
また、酸化シリコン（ＳｉＯ２）よりも高い誘電率を有するとは、ＳｉＯ２よりも誘電率が高い材質（例えば、Ｓｉ、ＳｉＨ、ＳｉＮ等）で構成されていることを示す。なお、ＳｉＯ２は、表面（末端）の余った結合手に水酸基（ＯＨ基）が結合され易い傾向があるのに対して、Ｓｉ、ＳｉＨ、ＳｉＮ等のＳｉＯ２よりも誘電率が高い材質は、表面（末端）の余った結合手に対して水酸基（ＯＨ基）が結合され難い傾向がある。
工程Ｓ２では、被処理基板上にモノマー（単量体）が供給される。工程Ｓ２は、本開示に係る基板処理方法において、モノマーを基板上に供給する工程の一例である。ここで、モノマーは、低分子の有機化合物であり、重合されてポリマー（高分子）を生成する該ポリマーの構成単位である。
また、本開示に係る基板処理方法において、モノマーは、基板と化学結合するモノマーである。ここで、化学結合の態様は、特に限定されないが、好ましくは共有結合である。なお、化学結合には、共有結合と共有結合以外の化学結合（イオン結合等）が混在していてもよく、また、一部のモノマーが共有結合で結合され、他の一部のモノマーが基板に対して分子間力等により物理吸着（以下、吸着という）していてもよい。
また、モノマーは、基板が有する２つ以上の領域のうち酸化シリコンよりも高い誘電率を有する少なくとも１つの領域と化学結合するものであってもよい。具体的には、基板が２つの領域を有し、一方の領域が酸化シリコンと同等以下の誘電率を有する界面（例えば、ＳｉＯ２界面）で構成され、他方の領域が酸化シリコンよりも高い誘電率を有する界面（例えば、Ｓｉ界面、ＳｉＨ界面、ＳｉＮ界面等）で構成されている場合、該モノマーは、該一方の領域とは化学結合できないが、該他方の領域と化学結合することができる。
また、モノマーは、好ましくはアルケニル基を有する。ここで、アルケニル基は、アルケンの任意の炭素原子から一個の水素原子を除去した一価の基であり、一般式ＣｎＨ２ｎ−１−で示される。ここで、ｎは２以上の整数である、また、該アルケニル基は、他の置換基で置換されていてもよい。
アルケニル基は、酸化シリコンよりも高い誘電率を有する材質（例えば、Ｓｉ、ＳｉＨ、ＳｉＮ等）の界面と化学結合（共有結合）することができる。そのため、モノマーは、該アルケニル基を介して、基板（酸化シリコンよりも高い誘電率を有する領域）と化学結合（共有結合）することができる。
モノマーに含まれるアルケニル基は、特に限定されず、例えば、ビニル基、アリル基が挙げられる。ビニル基は、一般式ＣＨ２＝ＣＨ−で示され、遊離原子価が不飽和炭素原子上にある基である。また、アリル基は、一般式ＣＨ２＝ＣＨＣＨ２−で示され、遊離原子価が飽和炭素原子上にある基である。アリル基の具体例としては、２−プロペニル基、プロパ−２−エン−１−イル基が挙げられる。モノマーに含まれるアルケニル基としては、これらの中でも、ビニル基が好ましい。
また、モノマーは、好ましくは、共役ヘテロ環化合物構造を有する。共役ヘテロ環化合物構造を構成する共役ヘテロ環化合物は、２つ以上の二重結合が１つの単結合を挟んで構成されている結合（共役二重結合）を含む環式化合物のうち、環を構成する原子が炭素と炭素以外の原子（酸素、窒素、硫黄等）を含む化合物である。このような共役ヘテロ環化合物としては、例えば、下記一般式（１）、（２）で表される化合物が挙げられる。
Figure 2020107855
上記一般式（１）、（２）中、Ｒは、炭素数１〜２０のアルキル基である。Ｘは、Ｎ（窒素）、Ｏ（酸素）、及びＳ（硫黄）のいずれか１種である。Ｙは、炭素数が１〜４で酸素数が２以下のオキシアルキル基、炭素数が１〜４で窒素数が４以下のニトロアルキル基、または炭素数が１〜４で硫黄数が２以下のチオアルキル基のいずれか１種である。なお、Ｙがニトロアルキル基の場合は酸素および／または硫黄を含んでいてもよく、オキシアルキル基の場合は窒素および／または硫黄を含んでいてもよく、チオアルキル基の場合は窒素および／または酸素を含んでいてもよい。
モノマーに含まれる共役ヘテロ環化合物は、上記一般式（１）、（２）で表される不飽和五員ヘテロ環化合物に限定されず、該不飽和五員ヘテロ環化合物以外の不飽和五員ヘテロ環化合物、不飽和六員ヘテロ環化合物、不飽和七員ヘテロ環化合物等であってもよい。これらの中でも、不飽和五員ヘテロ環化合物、不飽和六員ヘテロ環化合物が好ましく、より好ましくは、非共有電子対を持つ共役ヘテロ環化合物であり、さらに好ましくは、アゾール（ピロール）、オキソール（フラン）及びチオール（チオフェン）から選ばれる少なくとも１種であり、特に好ましくは、アゾール（ピロール）、チオール（チオフェン）から選ばれる少なくとも１種である。
アゾール（ピロール）の具体例としては、２−ビニルピリジン、２−メチル−６−ビニルピリジン、２，４−ジビニルピリジン、２，５−ジビニルピリジン、５−エチル−２−ビニルピリジン、２−（ブロモメチル）−６−ビニルピリジン、１，２−ジメチル−５−ビニルピロール、１，２−ジビニル−１Ｈ−ピロール、１−（４−イソシアネートフェニル）−１Ｈ−ピロールが挙げられる。なお、これらのアゾールは、いずれか１種または２種以上組み合わせて用いることができる。
チオール（チオフェン）の具体例としては、２−ビニルチオフェン、２−プロパジエニルチオフェン、２−メチル−５−ビニルチオフェン、２−プロピル-５−ビニルチオフェン、２−ブチル−５−ビニルチオフェン、２−［（１Ｅ，３Ｅ）−１，３，８−ノナトリエン−１−イル］チオフェン、２−エチル−５−［２−（５−ビニル−２−チエニル）エチル］チオフェン、ジチエニルエテン、２−メチル−５−［１−（５−ビニル−２−チエニル）−２−プロパニル］チオフェン、３，４−エチレンジオキシチオフェンの誘導体が挙げられる。なお、これらのチオールは、いずれか１種または２種以上組み合わせて用いることができる。
共役ヘテロ環化合物を含むモノマーは、酸化処理、スパッタ等に対する耐性が高いポリマーの膜を形成することができる。また、共役ヘテロ環化合物の中でも、チオール、及びアゾール等の非共有電子対を持つ共役ヘテロ環化合物は、二重結合の共役系が長い（すなわち、単結合と二重結合の長い繰返しによって構成されている）ため、チオールまたはアゾールを含むモノマーは、酸化処理、スパッタ等に対する耐性がより高いポリマーの膜を形成することができる。
モノマーの供給量は、特に限定されないが、基板上に基板処理されるポリマーの質量に対して１０５質量％以上１５０質量％以下であってもよく、１１０質量％以上１４０質量％以下であってもよく、１１５質量％以上１３０質量％以下であってもよい。
工程Ｓ３では、工程Ｓ２でモノマーが供給された基板上に重合開始剤が供給される。工程Ｓ３は、本開示に係る基板処理方法において、開始剤を基板上に供給する工程の一例である。また、重合開始剤は、本開示の基板処理方法においてモノマーを重合させる開始剤の一例である。ここで、重合開始剤は、光、熱等によりラジカル、カチオン、アニオン等を発生してモノマーを酸化し、モノマーの重合（ポリマーを合成する重合反応）を開始する化合物または該化合物を含む成分である。以下、重合開始剤は、単に開始剤または酸化剤と言う場合がある。
重合開始剤は、特に限定されないが、例えば、ラジカル開始剤を用いることができる。ラジカル開始剤は、光または熱によりラジカルを発生する化合物または該化合物を含む成分である。重合開始剤としては、特に限定されないが、例えば、無機過酸化物、有機過酸化物、アゾ化合物等のラジカル開始剤が挙げられる。
なお、重合開始剤として、塩化モリブデン等の金属化合物を含むものを使用することも可能である。ただし、半導体装置の構造上、金属の混入を防止する必要がある場合には、金属化合物を含まない重合開始剤を用いることが好ましい。
無機過酸化物の具体例としては、過硫酸アンモニウム、過酸化水素が挙げられる。
また、有機過酸化物の具体例としては、ｔ−ブチルパーオキサイド、クメンハイドロパーオキサイド、ｐ−メンタンハイドロパーオキサイド、ジ−ｔ−ブチルパーオキサイド、ｔ−ブチルクミルパーオキサイド、アセチルパーオキサイド、イソブチリルパーオキサイド、オクタノイルパーオキサイド、ジベンゾイルパーオキサイド、３，５，５−トリメチルヘキサノイルパーオキサイド、ｔ−ブチルパーオキシイソブチレートが挙げられる。
さらに、アゾ化合物の具体例としては、アゾビスイソブチロニトリル、アゾビス−２，４−ジメチルバレロニトリル、アゾビスシクロヘキサンカルボニトリル、アゾビスイソ酪酸メチルが挙げられる。なお、これらのラジカル開始剤は、いずれか１種または２種以上組み合わせて用いることができる。
重合開始剤の供給量は、特に限定されないが、基板上に供給されるモノマーの供給量に対して０．０１質量％以上２質量％以下であってもよく、０．０５質量％以上１．５質量％以下であってもよく、０．１質量％以上１．０質量％以下であってもよい。
工程Ｓ４では、基板上でモノマーが重合され、基板上にポリマーの膜が形成（成膜）される。ポリマーは、基板に化学結合したモノマーが重合開始剤の供給により重合されて生成される。
重合条件は、特に限定されないが、重合温度としては、２０℃以上１８０℃以下であってもよく、３０℃以上１７０℃以下であってもよく、６０℃以上１６０℃以下であってもよい。また、重合の反応時間としては、１分間〜７２時間であってもよく、５分間〜２０時間であってもよく、１０分間〜１０時間であってもよい。
また、ポリマーの膜は、基板上にポリマーの膜が形成（成膜）されたものである。なお、ポリマーの膜厚は、任意であり、モノマーの供給量、重合条件（重合温度、等）を変えることで調整することができる。また、工程Ｓ４の終了後に工程Ｓ２〜工程Ｓ４を繰り返すことで、ポリマーの膜厚を調整することができる。
なお、工程Ｓ４において基板上でモノマーが重合される場合は、上記のモノマー、重合開始剤（酸化剤）以外に、溶媒（有機溶剤等）、ラジカル捕捉剤（重合停止剤またはクエンチャー）、分子量調整剤、架橋剤、界面活性剤、安定剤及び色素等を、その他の添加剤として供給してもよい。
工程Ｓ５では、ポリマーの膜が形成された基板がエッチングされる。工程Ｓ５は、本開示に係る基板処理方法において、基板をエッチングする工程の一例である。また、エッチングは、本開示に係る基板処理方法において、ポリマーの膜が形成された基板に対して行われるエッチングの一例である。
エッチングの態様は、特に限定されないが、例えば、ドライエッチング、ウェットエッチング等を用いることができる。また、ポリマーの膜の用途は、特に限定されないが、例えば、エッチング処理における保護膜（レジストマスク）として用いることができる。
図２は、本開示に係る基板処理方法の第２実施形態を示す工程図である。なお、図２において、図１と共通する部分については、同一の符号を付して説明を省略する。
第２実施形態の基板処理方法では、モノマーを供給する工程Ｓ２の前に、工程Ｓ１１が含まれている。工程Ｓ１１では、基板の表面が処理される。具体的には、基板が有する２つ以上の領域のうち、酸化シリコンよりも高い誘電率を有する少なくとも１つの領域を水素終端する。なお、工程Ｓ１１は、本開示に係る基板処理方法において、水素終端する工程の一例である。
本明細書において、水素終端は、基板（領域）の表面（例えば、Ｓｉ界面、ＳｉＨ界面、ＳｉＮ界面等）の余った結合手に水素原子を結合して、該基板（領域）の表面をアルケニル基に対して活性にすることを示す。
水素終端された基板（領域）の表面は、例えば、Ｓｉ界面ではＳｉ−Ｈ基となる。このような基板表面に、化学結合するモノマー（例えば、ビニル基を有するモノマー）が供給されると、基板表面のＳｉ−Ｈ基とモノマーのビニル基との間でＳｉ−Ｃ結合（共有結合）を形成することができる（下記反応式（３）参照）。これにより、モノマーは、基板表面に結合（化学結合）することができる。
Figure 2020107855
 上記反応式（３）中、Ｒは、炭素数が１〜２０のアルキル基を示す。
図３は、本開示に係る基板処理方法の第３実施形態を示す工程図である。なお、図３において、図１と共通する部分については、同一の符号を付して説明を省略する。
第３実施形態の基板処理方法では、モノマーを供給する工程Ｓ２の後に、工程Ｓ２１が含まれている。工程Ｓ２１では、基板上の残留物が除去される。このような残留物は、例えば、塵や埃等の不純物、基板上に供給されたモノマーのうち基板に化学結合していないモノマー等の不要物である。
工程Ｓ２１において、残留物を除去する処理の態様は、特に限定されないが、例えば、基板を加熱する処理（ベーク処理）、基板上を高真空雰囲気にする処理（高真空処理）、基板上を不活性ガスによりパージする処理（パージ処理）、基板に紫外線等を照射する処理（光照射処理）、基板を洗浄する処理（洗浄処理）等を用いることができる。第３実施形態の工程Ｓ２１では、これらの中でも、ベーク処理が行われる。なお、このベーク処理は、本開示における残留物を除去する工程の一例である。
第３実施形態では、このような残留物除去により、基板上の残留物が除去される。具体的には、塵や埃等の不純物、または酸化シリコンと同等以下の誘電率を有する材質（酸化シリコン等）で構成された基板の領域に供給されたモノマー（基板に化学結合していないモノマー）等の不要物を除去することができる。このような残留物除去によって、基板と化学結合されたモノマー（ポリマー形成に寄与するモノマー）は除去されず、基板と化学結合されないモノマー（ポリマー形成に寄与しないモノマー）は除去される。
工程Ｓ２１における残留物除去の処理がベーク処理の場合、該ベーク処理の加熱条件は、特に限定されない。なお、ベーク処理の加熱条件として、例えば、加熱温度は、３０℃以上２００℃以下であってもよく、５０℃以上１８０℃以下であってもよく、６０℃以上１７０℃以下であってもよい。また、ベーク処理の加熱時間は、５秒以上３分以下であってもよく、１０秒以上６０秒以下であってもよい。また、このようなベーク処理は、湿度が制御された環境下で行うことが好ましい。
図４は、本開示に係る基板処理方法により２つの領域を有する基板に対してポリマーが成膜される場合のイメージ図である。ここで、本開示に係る基板処理方法について、図４を用いて説明する。図４（ａ）では、被処理基板（基板）として２つの領域Ｗ１、Ｗ２を有するウエハＷを用意する（図２、３の工程Ｓ１参照）。領域Ｗ１は、シリコン又は金属を含有する膜であって良い。また、領域Ｗ２は、シリコン又は金属を含有する領域Ｗ１の組成とは組成の異なる膜であって良い。
ウエハＷにおいて、一例では、領域Ｗ１は窒化シリコン（Ｓｉ３Ｎ４）で形成され、領域Ｗ２は酸化シリコン（ＳｉＯ２）で形成されている。すなわち、領域Ｗ１（窒化シリコン）の誘電率は、領域Ｗ２（酸化シリコン）の誘電率よりも高くなっている。そして、ウエハＷの領域Ｗ１は、水素で終端化されている。具体的には、図４（ａ）に示すように、領域Ｗ１の表面がＳｉ−Ｈ基（終端基Ｔ）で構成されている（図３の工程Ｓ１１参照）。上記のほか、領域Ｗ１はシリコン（Ｓｉ）等で形成されていてもよく、領域Ｗ２は酸化アルミニウム（Ａｌ２Ｏ３）や酸化チタン（ＴｉＯ２）等で形成されていてもよい。
図４（ｂ）では、モノマーＭとしてアルケニル基の１種であるビニル基を有する共役ヘテロ環化合物（チオフェン）をウエハＷ上に供給する。ウエハＷに供給されたモノマーＭの一部は、モノマーＭのビニル基と領域Ｗ１上の終端基Ｔとの共有結合により領域Ｗ１に化学結合される。また、モノマーＭの他の一部は、モノマーＭのビニル基が領域Ｗ１との終端基Ｔを介さない共有結合により領域Ｗ１に化学結合される。また、モノマーＭのさらの残りは、領域Ｗ２上に吸着する（図３の工程Ｓ２参照）。
図４（ｃ）では、例えば、モノマーＭが供給されたウエハＷをベーク処理する。このベーク処理により、ウエハＷの領域Ｗ２上に吸着したモノマーＭ（基板と化学結合できないモノマー）が除去される（図３の工程Ｓ２１参照）。
図４（ｄ）では、重合開始剤Ｒとしてラジカル開始剤をウエハＷ上に供給する。重合開始剤Ｒは、領域Ｗ１にモノマーＭが化学結合された状態でウエハＷ上に供給される（図３の工程Ｓ３参照）。そして、図４（ｅ）では、ウエハＷ上でモノマーＭが重合され、ウエハＷ上にポリマーＰの膜が形成（成膜）される（図３の工程Ｓ４参照）。
図４（ｅ）において、ウエハＷ上でモノマーＭが重合されポリマーＰが合成される重合反応は、下記反応式（４）、（５）で示される。なお、反応式（４）では、重合開始剤Ｒ（過酸化水素）の存在下で２つのモノマーＭが重合してダイマー（二量体）が生成される。次いで、反応式（５）では、反応式（４）で生成されたダイマー（二量体）がｎ−２個（ｎは３以上の整数。以下の同じ）のモノマーＭと順次重合して最終的にｎ個のモノマーＭが重合したポリマーＰが生成される。
Figure 2020107855
Figure 2020107855
なお、従来の成膜処理では、モノマーの供給前に酸化剤が供給されるため、基板表面に性状が異なる領域が存在する場合でも、酸化剤によって基板表面が一律に酸化される。そのため、本来性状の異なる基板領域に応じて選択的に吸着し得るモノマーを供給しても、モノマーが一律に吸着してしまい、基板に対して選択的にポリマーを成膜することが難しい。
これに対して、本開示に係る基板処理方法では、図４（ｂ）に示すように、ウエハＷ（基板）と化学結合するモノマーＭ（モノマー）を基板上に供給する工程が含まれている。また、図４（ｄ）に示すように、モノマーが供給された基板上に、モノマーを重合させる重合開始剤Ｒ（開始剤）を供給する工程が含まれている。そして、図４（ｅ）に示すように、基板上でモノマーを重合してポリマーＰ（ポリマー）の膜が形成される。
これにより、本開示に係る基板処理方法では、重合開始剤Ｒ（開始剤）の供給がモノマーＭ（モノマー）の供給後に行われる（図３の工程Ｓ２、工程Ｓ３参照）。そのため、基板表面に性状が異なる領域が存在し、該異なる領域のうちの一部の領域がモノマーと化学結合する領域である場合、モノマーは該一部の領域に対して選択的に化学結合される。
この状態で基板上に開始剤が供給されると、ポリマーの膜は、モノマーが化学結合する一部の領域上に形成され、モノマーが化学結合する他の領域上には形成されない（図３の工程Ｓ４参照）。そのため、本開示の基板処理方法によれば、性状の異なる基板領域に応じて選択的にポリマーを基板処理することができる。したがって、本開示の基板処理方法によれば、基板材料に応じてモノマーを供給することで、基板に対して選択的にポリマーを成膜することができる。
具体的には、本開示に係る基板処理方法では、図４（ｂ）、（ｃ）に示すように、ウエハＷの領域Ｗ１と化学結合するモノマーＭがウエハＷ上に供給されることで、モノマーＭは、ウエハＷに対して、領域Ｗ１の表面には結合されるが、領域Ｗ２の表面には結合されない（図３の工程Ｓ２参照）。すなわち、本実施形態では、ウエハＷの領域Ｗ１に対して選択的にモノマーＭを化学結合することができる。
そして、図４（ｄ）に示すように、ウエハＷ上に重合開始剤Ｒが供給されると、図４（ｅ）に示すように、ウエハＷの領域Ｗ１上でモノマーＭが重合される（図３の工程Ｓ３参照）。これにより、ポリマーの膜は、ウエハＷの領域Ｗ１上に形成されるが、ウエハＷの領域Ｗ２上には形成されない（図３の工程Ｓ４参照）。すなわち、本開示の基板処理方法によれば、ウエハＷの領域Ｗ１に対して選択的にポリマーを成膜することができる。
図５は、本開示に係る基板処理方法により１つの領域を有する基板に対してポリマーが成膜される場合のイメージ図である。なお、図５において、図４と共通する部分は、同一の符号を付して説明を省略する。図５では、ウエハＷの１つの領域上に、モノマーＭが化学結合された状態で重合開始剤Ｒが供給され、ポリマーＰが形成（成膜）される。
従来の成膜処理では、重合開始剤（酸化剤）の供給がモノマーの供給前に行われるため、重合開始剤を基板に接触させるだけで（または気相で）重合開始剤を均一に基板に吸着させることは難しい。また、重合開始剤（酸化剤）として金属化合物が使用される従来の成膜処理では、成膜後のポリマー内に金属が異物として残留し易い。
これに対して、本開示に係る基板処理方法では、図５に示すように、重合開始剤Ｒ（開始剤または酸化剤）の供給がモノマーＭ（モノマー）の供給後に行われる。そのため、本開示に係る基板処理方法では、モノマーＭが化学結合する基板表面の領域（ウエハＷ）に対して重合開始剤Ｒ（開始剤または酸化剤）を気体として接触するだけで（または気相で）、モノマーＭの重合を開始することができる。
また、上述のように重合開始剤Ｒ（開始剤または酸化剤）を気体として基板に接触するだけで（または気相で）モノマーＭの重合を開始できることで、重合開始剤Ｒ（開始剤または酸化剤）には沸点が低いものを使用することができる。そのため、本開示に係る基板処理方法では、重合開始剤として金属化合物を用いる必要がない。したがって、本開示の基板処理方法によれば、成膜後のポリマー内に金属が異物として残留するのを抑制することができる（図５参照）。
また、本開示に係る基板処理方法では、ウエハＷの領域Ｗ１の表面（Ｓｉ界面）は、水素終端されＳｉ−Ｈ基が構成される（図３の工程Ｓ１１参照）。この水素終端された領域Ｗ１の表面に、ビニル基を有するモノマーＭが供給されると、ウエハＷの領域Ｗ１の表面のＳｉ−Ｈ基とモノマーのビニル基との間でＳｉ−Ｃ結合（共有結合）を形成することができる。これにより、モノマーＭは、ウエハＷの領域Ｗ１と共有結合され易いため、ウエハＷ（基板）に対して効率的に化学結合することができる。そのため、ウエハＷの領域Ｗ１に対する選択的なポリマーの成膜を効率的に行うことができる。
また、モノマーＭは、アルケニル基（ビニル基）を有し、該ビニル基は、ウエハＷの領域Ｗ１（酸化シリコンよりも高い誘電率を有するＳｉ界面等）と共有結合することができる。そのため、モノマーＭは、該ビニル基を介して、ウエハＷの領域Ｗ１と効率的に化学結合することができる。これにより、ポリマーの膜は、モノマーＭが化学結合するウエハＷの領域Ｗ１に対して選択的に形成（成膜）することができる。
また、本開示の基板処理方法では、モノマーＭの供給後に、基板のベーク処理が行われることで、基板上の不純物を除去することができる。特に、本実施形態では、ウエハＷの領域Ｗ２の表面（ＳｉＯ２界面）に吸着したモノマーＭを除去することができる。そのため、ウエハＷと化学結合できない（ポリマー形成に寄与しない）モノマーＭが、ポリマーＰの成膜後の基板上に残留するのを防ぐことができる。
また、本開示の基板処理方法では、モノマーＭは共役ヘテロ環化合物（例えばチオフェン）の構造を含み、モノマーＭを重合して形成されたポリマーＰの膜は、二重結合の共役系が長くなり、酸化処理、スパッタ等に対する耐性が高い傾向がある。
また、ラジカル開始剤は、共役ヘテロ環化合物構造を有するモノマーＭの重合効率を高くすることができる。本開示の基板処理方法では、重合開始剤Ｒとしてこのようなラジカル開始剤を用いられるため、ポリマーＰの成膜効率を高めることができる。また、ラジカル開始剤の中でも無機過酸化物（金属を含むものを除く）、有機過酸化物、及びアゾ化合物等は、沸点が低く、しかも化合物中に金属が含まれていない。そのため、重合開始剤としてこれらのラジカル開始剤を用いることにより、成膜後に金属が残留する問題を効果的に抑制することができる。
＜基板処理システム＞
図６は、本開示に係る基板処理システムの実施形態を示す基板処理装置１の断面図である。本実施形態の基板処理装置１では、上述の基板処理方法が行われる。具体的には、本実施形態の基板処理装置１は、真空雰囲気が形成される処理容器１１と、処理容器１１内に設けられた、基板（ウエハＷ）を載置する載置部（載置台２１）と、上記のモノマー（第１成分）を処理容器１１内に供給する第１供給部（第１成分供給機構５Ａ）と、上記の開始剤（第２成分）を処理容器１１内に供給する第２供給部（第２成分供給機構５Ｂ）と、第１供給部でモノマーを供給した後に、第２供給部で開始剤を処理容器内に供給するように制御する制御部（コンピュータ１０）を有する。なお、基板処理装置１は、本開示に係る基板処理システムを実現する装置の一例である。
処理容器１１は、円形の気密な真空容器として構成され、内部に真空雰囲気を形成する。処理容器１１の側壁には、側壁ヒーター１２が設けられている。処理容器１１の天井壁（天板）には、天井ヒーター１３が設けられている。処理容器１１の天井壁（天板）の天井面１４は、水平な平坦面として形成されており、天井ヒーター１３によりその温度が制御される。なお、比較的低い温度で成膜を行うことができる成分を用いる場合には、側壁ヒーター１２、天井ヒーター１３による加熱を行わなくてもよい。なお、処理容器１１を構成する真空容器の形状は、円形に限定されず、四角形等の他の形状でもよい。
処理容器１１内の下部側には、載置台２１が設けられている。載置台２１には、基板（ウエハＷ）が載置する載置部を構成する。載置台２１は、円形に形成されており、水平に形成された表面（上面）にウエハＷが載置される。なお、載置台２１の形状は、円形に限定されず、四角形等の他の形状でもよい。また、基板は、ウエハＷに限定されず、フラットパネルディスプレイ製造用のガラス基板などに処理を行うようにしてもよい。
ウエハＷには、上述した２つの領域Ｗ１、Ｗ２を有するウエハＷが用いられる。具体的には、ウエハＷは、領域Ｗ１がシリコン（Ｓｉ）で形成され、領域Ｗ２が酸化シリコン（ＳｉＯ２）で形成されている。すなわち、領域Ｗ１（シリコン）の誘電率は、領域Ｗ２（酸化シリコン）の誘電率よりも高くなっている。また、ウエハＷの領域Ｗ１は、水素で終端化され、ウエハＷの領域Ｗ１に表面Ｓｉ−Ｈ基（終端基Ｔ）で構成されている（図４（ａ）参照）。
載置台２１には、ステージヒーター２０が埋設されている。このステージヒーター２０は、載置台２１に載置されたウエハＷを加熱することができる。なお、比較的低い温度で成膜を行うことができる成分を用いる場合には、ステージヒーター２０による加熱を行わなくてもよい。
載置台２１は、処理容器１１の底面に設けられた支柱２２によって、処理容器１１に支持されている。支柱２２の周方向の外側には、垂直に昇降する昇降ピン２３が設けられている。昇降ピン２３は、載置台２１の周方向に間隔を空けて設けられた貫通孔に各々挿通されている。なお、図６では、３つ設けられる昇降ピン２３のうち２つが示されている。昇降ピン２３は、昇降機構２４により制御されて昇降する。昇降ピン２３が載置台２１の表面に突出すると、図示しない搬送機構と載置台２１との間で、ウエハＷの受け渡しが行われる。
処理容器１１の側壁には、開口する排気口３１が設けられている。排気口３１は、排気機構３２に接続されている。排気機構３２は、排気管を介して真空ポンプ及びバルブなどにより構成されており、排気口３１からの排気流量を調整する。この排気機構３２による排気流量等の調整により、処理容器１１内の圧力が調整される。なお、処理容器１１の側壁には、排気口３１が開口する位置とは異なる位置に、図示しないウエハＷの搬送口が開閉自在に形成されている。
また、処理容器１１の側壁には、排気口３１及び図示しない搬送口とは異なる位置に、ガスノズル４１が設けられている。ガスノズル４１は、上記のモノマー及び重合開始剤を処理容器１１内に供給する。具体的には、モノマーは第１成分（以下、成分Ｅ１とする）に含まれ、重合開始剤は第２成分（以下、成分Ｅ２とする）に含まれて、各成分（成分Ｅ１及び成分Ｅ２）がそれぞれ処理容器１１内に供給される。
成分Ｅ１に含まれるモノマーは、重合され上記のポリマーを生成するモノマーである。本実施形態では、成分Ｅ１に含まれるモノマーとして、アルケニル基（ビニル基）を有するチオフェンの誘導体（以下、チオフェン誘導体という）が用いられる。具体的には、３，４−エチレンジオキシチオフェンにビニル基が置換されたチオフェン誘導体（以下、ＥＤＯＴ誘導体という）が用いられる。なお、成分Ｅ１に含まれるモノマーは、チオフェン誘導体に限定されるものではなく、上記のモノマーを構成する第１成分となり得るものであればよい。
成分Ｅ２に含まれる重合開始剤は、成分Ｅ１に含まれるモノマーを重合させる開始剤（酸化剤）である。本実施形態では、成分Ｅ２として、ラジカル開始剤の１つである過酸化水素（ＨＰ）が用いられる。なお、成分Ｅ２は、ＨＰに限定されるものではなく、上記の重合開始剤を構成する第２成分となり得るものであればよい。
ガスノズル４１は、上記のポリマーの膜（例えば、保護膜）を形成するための各成分（成分Ｅ１及び成分Ｅ２）を供給する切込部（成分ガス供給部）を構成する。ガスノズル４１は、処理容器１１の側壁において、載置台２１の中心部から見て、排気口３１の反対側に設けられている。
ガスノズル４１は、処理容器１１の側壁から処理容器１１の中心側に向けて突出する棒状に形成されている。ガスノズル４１の先端部は、処理容器１１の側壁から水平に延びている。各成分（成分Ｅ１、成分Ｅ２）は、ガスノズル４１の先端に開口する吐出口から処理容器１１内に吐出され、図６に示す鎖線の矢印の方向に流れて、排気口３１から排気される。
なお、ガスノズル４１の先端部は、この形状に限定されない。ガスノズル４１の先端部は、成膜の効率を高める観点から、載置されたウエハＷに向けて斜め下方に延びる形状にしてもよく、処理容器１１の天井面１４に向けて斜め上方に延びる形状にしてもよい。
なお、ガスノズル４１の先端部を、処理容器１１の天井面１４に向けて斜め上方に延びる形状にすると、吐出される各成分（成分Ｅ１、成分Ｅ２）が、ウエハＷに供給されるより前に処理容器１１の天井面１４に衝突する。なお、天井面１４においてガスが衝突する領域は、例えば載置台２１の中心よりもガスノズル４１の吐出口寄りの位置であり、平面で見たときにはウエハＷの端部付近である。
このように各成分（成分Ｅ１、成分Ｅ２）を天井面１４に衝突させてからウエハＷに供給されるようにすると、ガスノズル４１からウエハＷに向けて各成分が直接供給される場合に比べて、ガスノズル４１から吐出された各成分（成分Ｅ１、成分Ｅ２）がウエハＷに至るまでに移動する距離が長くなる。処理容器１１内で各成分の移動距離が長くなると、各成分は横方向に拡散され、ウエハＷの面内に高い均一性でもって供給される。
なお、ガスノズル４１は、上述のように処理容器１１の側壁に設ける構成に限定されず、処理容器１１の天井壁に設けてもよい。また、ガスノズル４１に対して排気口３１は、上述のように処理容器１１の側壁に設ける構成に限定されず、処理容器１１の底面に設けてもよい。なお、ウエハＷの表面の一端側から他端側へと流れるように成分の気流を形成して、ウエハＷに均一性高く成膜を行うためには、上述のように処理容器１１の側壁に排気口３１、ガスノズル４１を設けることが好ましい。
ガスノズル４１から吐出される各成分（成分Ｅ１、成分Ｅ２）の温度は、任意であるが、ガスノズル４１に供給されるまでの流路において液化することを防ぐ観点から、ガスノズル４１に供給されるまでの温度は、処理容器１１内の温度よりも高くするのが好ましい。この場合、処理容器１１内に吐出された各成分は降温されて、ウエハＷに供給される。そのように降温されることで各成分のウエハＷの吸着性が高くなり、効率良く成膜が進行する。また、成分のウエハＷの吸着性をさらに高める観点から、処理容器１１内の温度は、ウエハＷの温度（またはステージヒーター２０が埋蔵された載置台２１の温度）よりも高くするのが好ましい。
基板処理装置１は、処理容器１１の外側からガスノズル４１に接続されるガス供給管５２を有する。ガス供給管５２は、上流側が分岐するガス導入管５３、５４を有する。ガス導入管５３の上流側は、流量調整部６１、バルブＶ１をこの順に介して気化部６２に接続されている。
気化部６２内には、上記のモノマーＭ（ＥＤＯＴ誘導体）を含む成分Ｅ１が液体の状態で貯留されている。気化部６２は、この成分Ｅ１を加熱する図示しないヒーターを備えている。また、気化部６２は、ガス供給管６３Ａの一端が接続されており、ガス供給管６３Ａの他端はバルブＶ２、ガス加熱部６４をこの順に介してＮ２（窒素）ガス供給源６５に接続されている。このような構成により、加熱されたＮ２ガスが気化部６２に供給されて気化部６２内の成分Ｅ１を気化させ、該気化に用いられたＮ２ガスと成分Ｅ１ガスとの混合ガス１を第１成分（成分Ｅ１）として、ガスノズル４１に導入することができる。
また、ガス供給管６３Ａにおけるガス加熱部６４の下流側にガス供給管６３Ｂが形成されている。ガス供給管６３Ｂは、バルブＶ２の上流側で分岐し、このガス供給管６３Ｂの下流端は、バルブＶ３を介してガス導入管５３のバルブＶ１の下流側且つ流量調整部６１の上流側に接続されている。このような構成により、上記の成分Ｅ１（第１成分）をガスノズル４１に供給しないときには、ガス加熱部６４で加熱されたＮ２ガスが、気化部６２を介さずにガスノズル４１に導入される。
なお、図６において、第１成分供給機構５Ａは、流量調整部６１、気化部６２、ガス加熱部６４、Ｎ２ガス供給源６５、バルブＶ１〜Ｖ３、ガス供給管６３Ａ、６３Ｂ、ガス導入管５３における流量調整部６１の下流側の部位を含んで構成されている。なお、第１成分供給機構５Ａとガスノズル４１は、本開示の基板処理システムの一部を構成する第１供給部の一例である。
また、ガス導入管５４の上流側は、流量調整部７１、バルブＶ４をこの順に介して気化部７２に接続されている。気化部７２内には、上記の重合開始剤Ｒ（ＨＰ）が液体の状態で貯留されている。気化部７２は、このＨＰを加熱する図示しないヒーターを備えている。また、気化部７２にはガス供給管７３Ａの一端が接続されており、ガス供給管７３Ａの他端はバルブＶ５、ガス加熱部７４をこの順に介してＮ２ガス供給源７５に接続されている。このような構成により、加熱されたＮ２ガスが気化部７２に供給されて気化部７２内のＨＰを気化させ、該気化に用いられたＮ２ガスとＨＰガスとの混合ガス２を第２成分（成分Ｅ２）として、ガスノズル４１に導入することができる。
また、ガス供給管７３Ａにおけるガス加熱部７４の下流側にガス供給管７３Ｂが形成されている。ガス供給管７３Ｂは、バルブＶ５の上流側で分岐し、このガス供給管７３Ｂの下流端は、バルブＶ６を介してガス導入管５４のバルブＶ４の下流側且つ流量調整部７１の上流側に接続されている。このような構成により、上記の成分Ｅ２（第２成分）をガスノズル４１に供給しないときには、ガス加熱部７４で加熱されたＮ２ガスが、気化部７２を介さずにガスノズル４１に導入される。なお、図６において、第２成分供給機構５Ｂは、上述の流量調整部７１、気化部７２、ガス加熱部７４、Ｎ２ガス供給源７５、バルブＶ４〜Ｖ６、ガス供給管７３Ａ、７３Ｂ、ガス導入管５４における流量調整部７１の下流側の部位を含んで構成されている。
ガス供給管５２及びガス導入管５３、５４には、流通中の各成分中のＥＤＯＴ誘導体及びＨＰが液化することを防ぐために、例えば管内を加熱するための配管ヒーター６０が各々管の周囲に設けられる。この配管ヒーター６０によって、ガスノズル４１から吐出される成分の温度が調整される。なお、本実施形態では、図示の便宜上、配管ヒーター６０は配管の一部のみに示しているが、液化を防ぐことができるように配管全体に設けられている。また、ガスノズル４１から処理容器１１内に供給されるガスについて、以降は単にＮ２ガスと記載した場合には、上記のように気化部６２、７２を介さずに供給された単独のＮ２ガスを指すものとし、成分に含まれるＮ２ガスと区別する。
なお、ガス導入管５３、５４は、ガスノズル４１に接続されるガス供給管５２が分岐する構成に限定されず、第１成分（成分Ｅ１）及び第２成分（成分Ｅ２）をそれぞれ独立に処理容器１１内に供給する専用のガスノズルで構成してもよい。このように構成することで、処理容器１１内に供給されるまでに第１成分（成分Ｅ１）に第２成分（成分Ｅ２）が作用または反応して流路内で成膜されることを、より効果的に抑制することができる。
また、基板処理装置１は、コンピュータである制御部１０を備えている。制御部１０は、プログラム、メモリ、ＣＰＵを備えている。プログラムには、後述するウエハＷに対する処理を進行させるように命令（各ステップ）が組み込まれている。このプログラムは、コンピュータ記憶媒体、例えばコンパクトディスク、ハードディスク、光磁気ディスク、ＤＶＤ等に格納され、制御部１０にインストールすることができる。
この制御部１０は、該プログラムにより基板処理装置１の各部に制御信号を出力し、各部の動作を制御する。具体的には、制御部１０は、第１成分供給機構５Ａでモノマーを供給した後に、第２成分供給機構５Ｂで開始剤を処理容器内に供給するように制御する。
なお、制御部１０では、上述した制御以外の制御も行われる。具体的には、排気機構３２による排気流量、流量調整部６１、７１による処理容器１１内へ供給する各ガスの流量、Ｎ２ガス供給源６５、７５からのＮ２ガスの供給、各ヒーターへの供給電力、昇降機構２４による昇降ピン２３の昇降などの各動作が、制御部１０から出力された制御信号により制御される。
次に、上記の基板処理装置１を用いてウエハＷに行われる処理について、図７を参照しながら説明する。図７は、本開示に係る基板処理システムにおける各成分供給のタイミングを示すチャート図である。なお、図７では、第１成分（成分Ｅ１）及び第１成分（成分Ｅ１）の供給のみ図示し、Ｎ２ガスのみ（パージガス）の供給は図示を省略する。
基板処理装置１では、ウエハＷが、図示しない搬送機構により処理容器１１内に搬入され、昇降ピン２３を介して載置台２１に受け渡される。側壁ヒーター１２、天井ヒーター１３、ステージヒーター２０、配管ヒーター６０が各々所定の温度になるように昇温する。また、処理容器１１内は、所定の圧力の真空雰囲気となるように調整される。
そして、第１成分供給機構５ＡからはＥＤＯＴ誘導体を含む第１成分（成分Ｅ１）ガスが、第２成分供給機構５ＢからはＮ２ガスが、各々ガスノズル４１に供給され、これらのガスが混合されて１５０℃となった状態でガスノズル４１から処理容器１１内に吐出される（図７、時刻ｔ１参照）。この混合されたガス（以下、混合ガス１という）には、第１成分（成分Ｅ１）ガスとＮ２ガスが含まれ、第２成分（成分Ｅ２）ガスは含まれない。
この混合ガス１は、処理容器１１内で１００℃に冷却されると共に処理容器１１内を流れウエハＷに供給される。混合ガス１は、ウエハＷでさらに冷却されて８０℃となり、混合ガス１中の第１成分がウエハＷに供給される。
なお、基板処理装置１に設けられた各ヒーター（側壁ヒーター１２、天井ヒーター１３、ステージヒーター２０）は、第１成分供給機構５ＡからはＥＤＯＴ誘導体を含む第１成分（成分Ｅ１）ガスが供給された後、ウエハＷを加熱してベーク処理を行う加熱部として機能することができる。これにより、ウエハＷ上に堆積または吸着した塵や埃等の不純物、または酸化シリコンと同等以下の誘電率を有する材質（酸化シリコン等）で構成されたウエハＷの領域に供給されたモノマー（ウエハＷの領域と化学結合できないモノマー）等の不要物を除去することができる。
ウエハＷに吸着した第１成分（成分Ｅ１）の一部は、領域Ｗ１上の終端基Ｔと共有結合してウエハＷの領域Ｗ１に化学結合される。また、第１成分（成分Ｅ１）は、第１成分（成分Ｅ１）の他の一部は、領域Ｗ１との終端基Ｔを介さない共有結合によりウエハＷの領域Ｗ１に化学結合される。また、第１成分（成分Ｅ１）のさらに他の一部は、ウエハＷの領域Ｗ２上に吸着する（図４（ｂ）参照）。
その後、第１成分供給機構５Ａからは第１成分（成分Ｅ１）の代わりにＮ２ガスが供給され、ガスノズル４１からはＮ２ガスのみが吐出される状態となる（時刻ｔ２）。このＮ２ガスがパージガスとなり、処理容器１１内でウエハＷに化学結合されていない第１成分がパージされる。
その後、第２成分供給機構５Ｂから、ＨＰを含む第２成分（成分Ｅ２）がガスノズル４１に供給され、これらのガスが混合されて１５０℃となった状態でガスノズル４１から吐出される（時刻ｔ３）。この混合されたガス（以下、混合ガス２という）には、第２成分（成分Ｅ２）ガスとＮ２ガスが含まれ、第１成分（成分Ｅ１）ガスは含まれない。
この混合ガス２についても、時刻ｔ１〜ｔ２で処理容器１１内に供給される第１成分を含む混合ガス２と同様に、処理容器１１内で冷却されると共に処理容器１１内を流れウエハＷに供給され、ウエハＷ表面でさらに冷却される。そして、混合ガス２中に含まれる第２成分がウエハＷに吸着される。
吸着された第２成分（成分Ｅ２）は、既にウエハＷの領域Ｗ１に化学結合されている第１成分（成分Ｅ１）を重合させ、ウエハＷの領域Ｗ１の表面にポリマーの膜が形成される。
その後、第２成分供給機構５Ｂからは第２成分の代わりにＮ２ガスが供給され、ガスノズル４１からはＮ２ガスのみが吐出される状態となる（時刻ｔ４）。このＮ２ガスがパージガスとなり、処理容器１１内で第１成分（成分Ｅ１）の重合に寄与しない第２成分（成分Ｅ２）がパージされる。
なお、本開示に係る基板処理システムでは、モノマーＭ（ＥＤＯＴ誘導体）を含む成分Ｅ１が供給された後、重合開始剤Ｒ（ＨＰ）を含む成分Ｅ２が供給される前に、ウエハＷをベーク処理する。このベーク処理により、ウエハＷの領域Ｗ２上に吸着したモノマーＭ（基板と化学結合できないモノマー）が除去される（図４（ｂ）〜図４（ｃ）参照）。
ベーク処理の加熱温度は、特に限定されないが、３０℃以上２００℃以下であってもよく、５０℃以上１８０℃以下であってもよく、６０℃以上１７０℃以下であってもよい。また、ベーク処理の加熱時間は、特に限定されないが、５秒以上３分以下であってもよく、１０秒以上６０秒以下であってもよい。また、このようなベーク処理は、湿度を制御した環境下で行われる。
上述した一連の処理では、ガスノズル４１から第１成分（成分Ｅ１）を含む混合ガス１の吐出、ガスノズル４１からＮ２ガスのみの吐出、および、ガスノズル４１から第２成分を含む混合ガス２の吐出が行われる。この一連の処理を１つのサイクルとすると、時刻ｔ４以降はこのサイクルが繰り返し行われ、ポリマーの膜の膜厚が上昇する。そして、所定の回数のサイクルが実行されると、ガスノズル４１からのガスの吐出が停止する。
本開示に係る基板処理システムでは、第１成分（成分Ｅ１）がウエハＷ上に供給されることで、成分Ｅ１中のモノマーＭ（ＥＤＯＴ誘導体）は、領域Ｗ１の表面には結合されるが、領域Ｗ２の表面には結合されない。すなわち、本実施形態では、ウエハＷの領域Ｗ１に対して選択的にモノマーＭ（ＥＤＯＴ誘導体）を化学結合することができる（図４（ｂ）、（ｃ）参照）。
そして、ウエハＷ上に成分Ｅ２が供給されると、ウエハＷの領域Ｗ１上で成分Ｅ１中のモノマーＭ（ＥＤＯＴ誘導体）が重合される。これにより、ポリマーの膜は、ウエハＷの領域Ｗ１上に形成され、ウエハＷの領域Ｗ２上には形成されない。すなわち、本開示の基板処理システムによれば、ウエハＷの領域Ｗ１に対して選択的にポリマーを成膜することができる（工程Ｓ３、図４（ｄ）参照）。
また、本開示に係る基板処理システムでは、第２成分（成分Ｅ２）の供給が第１成分（成分Ｅ１）の供給後に行われる（工程Ｓ２、工程Ｓ３、図７参照）。そのため、成分Ｅ２中の重合開始剤Ｒ（ＨＰ）は、モノマーＭ（ＥＤＯＴ誘導体）が化学結合する基板（ウエハＷの領域Ｗ１）に対して気体として接触するだけで（または気相で）、モノマーの重合を開始することができる（図４（ｂ）〜（ｄ）参照）。
これにより、成分Ｅ２中の重合開始剤Ｒには、過酸化水素（ＨＰ）等の沸点が低いものを使用することができるため、重合開始剤として塩化モリブデン（ＭＣ）等の金属化合物を用いる必要がない。したがって、本開示の基板処理システムによれば、成膜後のポリマー内に金属が残留するのを抑制することができる。
また、本開示に係る基板処理システムでは、ウエハＷの領域Ｗ１の表面（Ｓｉ界面）は、水素終端されＳｉ−Ｈ基が構成される。この水素終端された領域Ｗ１の表面に、成分Ｅ１が供給されると、ウエハＷの領域Ｗ１の表面のＳｉ−Ｈ基と成分Ｅ１中のモノマーＭ（ＥＤＯＴ誘導体）のビニル基との間でＳｉ−Ｃ結合（共有結合）を形成することができる。これにより、成分Ｅ１中のモノマーＭは、ウエハＷの領域Ｗ１と共有結合されるため、ウエハＷ（基板）に対して効率的に化学結合することができる。そのため、ウエハＷの領域Ｗ１に対する選択的なポリマーの成膜を効率的に行うことができる。
また、成分Ｅ１中のモノマーＭ（ＥＤＯＴ誘導体）は、アルケニル基（ビニル基）を有し、該ビニル基は、ウエハＷの領域Ｗ１（酸化シリコンよりも高い誘電率を有するＳｉ界面）と共有結合することができる。そのため、成分Ｅ１中のモノマーＭは、該ビニル基を介して、ウエハＷの領域Ｗ１と効率的に化学結合することができる。これにより、ウエハＷの領域Ｗ１に対する選択的なポリマーの成膜をより効率的に行うことができる。
また、本開示の基板処理システムでは、モノマーＭ（ＥＤＯＴ誘導体）を含む成分Ｅ１の供給後に、基板のベーク処理が行われることで、基板上の不純物を除去することができる。特に、本実施形態では、ウエハＷの領域Ｗ２の表面（ＳｉＯ２界面）に吸着したモノマーＭ（ＥＤＯＴ誘導体）を除去することができる。そのため、ウエハＷと化学結合できない（ポリマー形成に寄与しない）モノマーＭ（ＥＤＯＴ誘導体）が、ポリマーＰの成膜後の基板上に残留するのを防ぐことができる。
また、過酸化水素（ＨＰ）は、ラジカル開始剤の１つであり、該ラジカル開始剤は共役ヘテロ環化合物構造を有するモノマーＭの重合効率を高くすることができる。本開示の基板処理方法では、重合開始剤Ｒとしてこのようなラジカル開始剤を用いることにより、ポリマーＰの成膜効率を高めることができる。また、ラジカル開始剤の中でもＨＰ等の無機過酸化物またはそれ以外のラジカル開始剤である有機過酸化物、及びアゾ化合物等は、沸点が低く、しかも化合物中に金属が含まれていない。そのため、重合開始剤としてこのようなラジカル開始剤を用いることにより、成膜後に金属が残留する問題を効果的に抑制することができる。
図８〜図１４は、本開示に係る基板処理システム（基板処理装置１）を用いて行われるプロセスの一例について説明する。図８では、本開示に係る基板処理システムによりエッチングされる基板（被処理基板ＰＢ）を準備する。具体的には、図８に示すように、ウエハＷ、隆起領域ＲＡ、第１領域Ｗ１、第２領域Ｗ２、およびレジストマスクＲＭを有する被処理基板ＰＢを準備する。
ウエハＷは、シリコンで形成され、被処理基板ＰＢのベース部を構成する。また、隆起領域ＲＡは、シリコンで形成され、ウエハＷから隆起するように形成され、例えば、ゲート領域を構成することができる。
第１領域Ｗ１は、窒化シリコン（Ｓｉ３Ｎ４）で形成され、隆起領域ＲＡの表面および基板ＳＢの表面上に設けられている。この第１領域Ｗ１は、図８に示すように、凹部Ｒ１を形成するように延在している。図８に示す一例では、凹部Ｒ１の深さは、約１５０ｎｍであり、凹部Ｒ１の幅は、約２０ｎｍである。
第２領域Ｗ２は、酸化シリコン（ＳｉＯ２）から構成されており、ウエハＷおよび第１領域Ｗ１上に設けられている。具体的には、第２領域Ｗ２は、第１領域Ｗ１によって形成されている凹部Ｒ１を埋め、さらに第１領域Ｗ１を覆うように設けられている。第２領域Ｗ２は、例えば、層間絶縁膜を構成することができる。
レジストマスクＲＭは、第２領域Ｗ２上に形成され、第１領域Ｗ１とウエハＷによって構成された凹部Ｒ１の幅よりも広い幅を有する開口ＯＰを有する。レジストマスクＲＭの開口ＯＰの幅は、例えば、６０ｎｍである。このようなレジストマスクＲＭのパターンは、フォトリソグラフィ技術により形成される。
図９では、図８の被処理基板ＰＢに対して、処理ガスによるエッチングを行う。処理ガス（エッチングガス）は、特に限定されず、フルオロカーボンガス（Ｃ４Ｆ６／Ａｒ／Ｏ２の混合ガス）等の通常用いられるＳｉＯ２のエッチングガスであればよい。エッチングは、異方性エッチングにより、第１領域Ｗ１の表面が露出するまで行う。これにより、被処理基板ＰＢでは、第１領域Ｗ１の一部、及び第２領域Ｗ２の一部によって凹部Ｒ２が形成される（図９参照）。
図１０では、図９の被処理基板ＰＢにおいて、第１領域Ｗ１の露出した表面にポリマーの膜ＰＦを形成する。具体的には、上述のモノマーＭ（チオフェン誘導体）を被処理基板ＰＢ上に供給して、モノマーＭを領域Ｗ１の露出した表面に化学結合させる。さらに、領域Ｗ１にモノマーＭが化学結合された被処理基板ＰＢ上に、上述の重合開始剤Ｒ（ラジカル開始剤）を供給して、モノマーＭを重合する。これにより、被処理基板ＰＢ上の第１領域Ｗ１の露出した表面にポリマーＰの膜ＰＦが形成（成膜）される（図１０参照）。
図１１では、図１０の被処理基板ＰＢにおいて、上述の処理ガスでさらにエッチングを行う。これにより、第１領域Ｗ１の側面の一部が露出する。被処理基板ＰＢでは、第１領域Ｗ１の露出した側面の一部、及び第２領域Ｗ２の表面によって凹部Ｒ３が形成される。このとき、被処理基板ＰＢは、第１領域Ｗ１の露出した表面がポリマーの膜ＰＦによって保護された状態で、第２領域Ｗ２がエッチングされる。すなわち、ポリマーの膜ＰＦは、第１領域Ｗ１に対して保護膜となる（図１１参照）。
図１２では、図１１の被処理基板ＰＢにおいて、露出した第１領域Ｗ１の側面の一部にポリマーの膜ＰＦを形成する。具体的には、上述のモノマーＭ（チオフェン誘導体）を被処理基板ＰＢ上にさらに供給して、モノマーＭを領域Ｗ１の露出した側面の一部に化学結合させる。そして、領域Ｗ１の露出した側面の一部にモノマーＭが化学結合された被処理基板ＰＢ上に、上述の重合開始剤Ｒ（ラジカル開始剤）をさらに供給して、モノマーＭを重合する。これにより、被処理基板ＰＢ上の第１領域Ｗ１が露出した側面の一部にもポリマーの膜ＰＦが形成（成膜）される（図１２参照）。
図１３では、図１２の被処理基板ＰＢにおいて、上述の処理ガスでさらにエッチングを行う。これにより、第１領域Ｗ１の側面の一部がさらに露出する。被処理基板ＰＢでは、第１領域Ｗ１の露出した側面の一部、及び第２領域Ｗ２の表面によって形成された凹部Ｒ３の深さが図１２の状態からさらに深くなる（図１３参照）。このとき、被処理基板ＰＢは、第１領域Ｗ１の露出した表面および側面の一部がポリマーＰの膜ＰＦによって保護された状態で、第２領域Ｗ２がエッチングされる。すなわち、ポリマーの膜ＰＦは、第１領域Ｗ１の露出した側面の一部に対しても保護膜となる（図１３参照）。
そして、図１４に示すように、被処理基板ＰＢの凹部Ｒ１の底部（ウエハＷの表面の一部）ＢＰが露出するまで、図１２および図１３の操作を繰り返す。具体的には、第１領域Ｗ１の露出した表面および側面の一部をポリマーＰの膜ＰＦによって保護した状態で第２領域Ｗ２をエッチングし、凹部Ｒ１を埋めていた第２領域Ｗ２が除去されたところで、ポリマーの膜ＰＦの成膜およびエッチングの操作を終了する。被処理基板ＰＢに形成された凹部Ｒ１は、例えば、配線の埋め込み用の凹部を構成することができる。
なお、レジストマスクＲＭおよび直下の第２領域Ｗ２は、図１４の状態まで残存してもよい。残存したこれらのレジストマスクＲＭおよび第２領域Ｗ２は、その後アッシング処理等で除去することができる。
上述のポリマーの膜ＰＦの成膜処理およびエッチング処理は、本開示に係る基板処理システム（基板処理装置１）の同一の処理容器（チャンバー）内で実施できる構造にしてもよい。また、ポリマーの膜ＰＦの成膜処理およびエッチング処理は、それぞれ異なる装置構成または装置機構を同一装置内に併設して実施してもよい。
本開示の基板処理システムでは、供給されるモノマーＭが共役ヘテロ環化合物（例えばチオフェン）の構造を含み、モノマーＭを重合して形成されたポリマーＰの膜は、二重結合の共役系が長いため、上述の保護膜として、酸化処理、スパッタ等に対する耐性が得られる。
以下、本開示について、さらに実施例を用いて具体的に説明する。実施例、比較例の測定、評価は、以下のように行った。
［基板処理］
図１５に示す測定用の基板処理装置１０１を用いて、ポリマーの膜を形成する。具体的には、処理容器１１１内のウエハＷの温度を所定の温度に調整し、成分Ｅ１（モノマーを含むガス）と成分Ｅ２（重合開始剤を含むガス）を図７に示すように交互に供給してウエハＷにポリマーを成膜する。成膜は、図１５に示すように、複数枚のウエハＷに対して同時に行う。ウエハＷには、直径３００ｍｍのシリコンウエハを用いる。ウエハＷの表面には、ＳｉＨ表面（Ｓｉ表面を水素終端したもの）の領域、ＳｉＯ２表面の領域、ＳｉＮ表面の領域を設け、各領域に基板処理を行う。なお、成膜温度は、ウエハＷの温度とし、成膜圧力は処理容器１１１内の圧力とする。また、成膜時のキャリアガス、および、パージガスはすべて窒素（Ｎ２）で行う。
［膜厚］
光学式薄膜及びスキャトロメトリ（ＯＣＤ）測定装置（装置名「ｎ＆ｋ Ａｎａｌｙｓｅｒ」、ｎ＆ｋ Ｔｅｃｈｎｏｌｏｇｙ社製）を用いて、ウエハＷに成膜した重合体の膜の膜厚を測定する。測定は、成膜したウエハＷの面内４９か所について行い、その平均膜厚を算出する。
［膜組成］
成膜したポリマーの膜に対し、Ｘ線光電子分光（ＸＰＳ）装置（ＡＸＩＳ−Ｕｌｔｒａ、Ｋｒａｔｏｓ社製）にて膜厚に対し深さ方向の元素組成、エネルギー分散型Ｘ線分析（ＥＤＸ）装置（Ｘ−ＭＡＸ、ＨＯＲＩＢ社製）にて残留微量金属を検出する。また、フーリエ変換赤外分光光度計（ＦＴ−ＩＲ）（ＦＴＳ−５７５Ｃ、Ｎａｎｏｍｅｔｏｒｉｃｓ Ｊａｐａｎ社製）の測定によりモノマーおよびポリマーの主骨格である炭素結合のスペクトルのブロード化を検出し、重合の進行を判定する。なお、スペクトルがブロードである場合は重合が進行していると判断し、スペクトルがシャープである（ブレードでない）場合は重合が進行していないと判断する。
［表面選択性］
ポリマーの膜が、ウエハＷの表面の材質（ＳｉＨ、ＳｉＯ２、ＳｉＮ）によって、選択的に成膜されるか確認する。
［実施例１］
成膜温度を１５０℃、成膜圧力を０．８Ｔｏｒｒに調整し、第１成分（成分Ｅ１）に含まれるモノマーをチオフェン誘導体（ＥＤＯＴ誘導体）とし、第２成分（成分Ｅ２）に含まれる重合開始剤（酸化剤）を過酸化水素（ＨＰ）とする。図２に示すように、第１成分が先に供給され、第２成分が後に供給されるように、第１成分および第２成分を交互に供給して、ウエハＷにポリマーの膜を形成（成膜）する。実施例１について、成膜された重合体の膜成膜速度を評価した。結果を表１に示す。
［比較例１］
第２成分（成分Ｅ２）に含まれる重合開始剤（酸化剤）として過酸化水素（ＨＰ）の代わりに塩化モリブデン（ＭＣ）を用い、ウエハＷの表面に、第２成分（成分Ｅ２）を先に供給（塗布）し、第１成分（成分Ｅ１）を後に供給した以外は、実施例１と同様に成膜し、評価した。結果を表１に示す。
Figure 2020107855
表１より、比較例１では、残留元素として重合開始剤（酸化剤）由来の金属（モリブデン）が検出される。これはＭｏＣｌ５が酸化剤として反応したのちに高沸点のＭｏＣｌ４になるためであると考えられる。これに対して、実施例１では、基板処理において金属含有物は含まれていないため、当然金属は検出されない。
また、比較例１では、ウエハＷの材質（ＳｉＨ、ＳｉＯ２、ＳｉＮ）に関係なく、ポリマーが成膜される。これに対して、実施例１では、ウエハＷのＳｉＨ表面およびＳｉＮ表面に成膜され、ＳｉＯ２表面には成膜されない。
以上、本開示の好ましい実施形態について詳述したが、本開示は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された開示の範囲内において、種々の変形、変更が可能である。
Ｗ ウエハ
１ 基板処理装置
１１ 処理容器
２１ 載置台
３１ 排気口
４１ ガスノズル
５Ａ 第１成分供給機構
５Ｂ 第２成分供給機構
ＰＢ 被処理基板
Ｗ１ 領域（第１領域）
Ｗ２ 領域（第２領域）
ＰＦ ポリマーの膜（保護膜）

Claims (13)

  1. 基板上でモノマーを重合してポリマーの膜を形成する基板処理方法であって、
    前記基板と化学結合する前記モノマーを前記基板上に供給する工程と、
    前記モノマーが供給された前記基板上に、前記モノマーを重合させる開始剤を供給する工程とを含む、基板処理方法。
  2. 前記基板は、２つ以上の領域を有し、
    前記２つ以上の領域のうち少なくとも１つの領域は、酸化シリコンよりも高い誘電率を有し、
    前記モノマーは、前記１つの領域と化学結合する、請求項１に記載の基板処理方法。
  3. 前記モノマーを供給する工程の前に、前記１つの領域を水素終端する工程を含む、請求項２に記載の基板処理方法。
  4. 前記モノマーが、アルケニル基を有する、請求項１〜３のいずれか１項に記載の基板処理方法。
  5. 前記アルケニル基が、ビニル基である、請求項４に記載の基板処理方法。
  6. 前記モノマーを供給する工程の後に、前記基板上の残留物を除去する工程を含む、請求項１〜５のいずれか１項に記載の基板処理方法。
  7. 前記モノマーは、共役ヘテロ環化合物構造を有する、請求項１〜６のいずれか１項に記載の基板処理方法。
  8. 前記共役ヘテロ環化合物構造が、非共有電子対を持つ構造である、請求項７に記載の基板処理方法。
  9. 前記共役ヘテロ環化合物構造を構成する共役ヘテロ環化合物が、チオール、アゾール、及びオキソールから選ばれる少なくとも１種である、請求項８に記載の基板処理方法。
  10. 前記開始剤が、ラジカル開始剤である、請求項１〜９のいずれか１項に記載の基板処理方法。
  11. 前記ラジカル開始剤は、無機過酸化物、有機過酸化物、及びアゾ化合物から選ばれる少なくとも１種である、請求項１０に記載の基板処理方法。
  12. 前記開始剤を供給する工程の後に、前記ポリマーの膜が形成された基板をエッチングする工程を含む、請求項１〜１１のいずれか１項に記載の基板処理方法。
  13. 請求項１〜１２のいずれか１項に記載の基板処理方法を行う基板処理システムであって、
    真空雰囲気が形成される処理容器と、
    前記処理容器内に設けられた、基板を載置する載置部と、
    前記モノマーを前記処理容器内に供給する第１供給部と、
    前記開始剤を前記処理容器内に供給する第２供給部と、
    第１供給部で前記モノマーを供給した後に、第２供給部で前記開始剤を前記処理容器内に供給するように制御する制御部と、
    を有する基板処理システム。
JP2018248246A 2018-12-28 2018-12-28 基板処理方法および基板処理システム Active JP7110090B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018248246A JP7110090B2 (ja) 2018-12-28 2018-12-28 基板処理方法および基板処理システム
TW108146594A TW202042305A (zh) 2018-12-28 2019-12-19 基板處理方法及基板處理系統
US16/722,147 US11538693B2 (en) 2018-12-28 2019-12-20 Substrate processing method and substrate processing system
KR1020190173109A KR20200083260A (ko) 2018-12-28 2019-12-23 기판 처리 방법 및 기판 처리 시스템
CN201911358613.1A CN111383910A (zh) 2018-12-28 2019-12-25 基板处理方法及基板处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018248246A JP7110090B2 (ja) 2018-12-28 2018-12-28 基板処理方法および基板処理システム

Publications (2)

Publication Number Publication Date
JP2020107855A true JP2020107855A (ja) 2020-07-09
JP7110090B2 JP7110090B2 (ja) 2022-08-01

Family

ID=71123086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018248246A Active JP7110090B2 (ja) 2018-12-28 2018-12-28 基板処理方法および基板処理システム

Country Status (5)

Country Link
US (1) US11538693B2 (ja)
JP (1) JP7110090B2 (ja)
KR (1) KR20200083260A (ja)
CN (1) CN111383910A (ja)
TW (1) TW202042305A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013092A (zh) * 2021-02-23 2021-06-22 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
WO2024106371A1 (ja) * 2022-11-17 2024-05-23 富士フイルム株式会社 修飾基板の製造方法、半導体デバイスの製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7433016B2 (ja) * 2019-10-28 2024-02-19 東京エレクトロン株式会社 基板処理方法および基板処理システム
KR102449144B1 (ko) * 2020-11-27 2022-10-04 한국생산기술연구원 Libs를 이용한 마이크로 led 리페어 방법과 이를 이용한 시스템
WO2023002521A1 (ja) * 2021-07-19 2023-01-26 株式会社日立ハイテク 半導体製造装置および半導体製造装置のクリーニング方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005514479A (ja) * 2001-12-31 2005-05-19 ハネウエル・インターナシヨナル・インコーポレーテツド 有機組成物
JP2011515537A (ja) * 2008-03-21 2011-05-19 マイクロン テクノロジー， インク． 等しい優先性で両ブロックを湿潤にするために、制約を受ける上部界面を有するブロック共重合体膜の熱アニーリング
JP2013505354A (ja) * 2009-09-17 2013-02-14 エシロール アンテルナショナル コムパニー ジェネラル ドプテイク 基板上にポリマーフィルムを化学気相蒸着するための方法およびデバイス
JP2014093331A (ja) * 2012-10-31 2014-05-19 Tokyo Electron Ltd 重合膜の成膜方法、成膜装置の環境維持方法、成膜装置、並びに電子製品の製造方法
JP2017201060A (ja) * 2016-05-08 2017-11-09 東京エレクトロン株式会社 重合化学蒸着を使用して平坦化層を堆積させる方法
US20180164245A1 (en) * 2016-12-09 2018-06-14 Applied Materials, Inc. Methods for depositing polymer layer for sensor applications via hot wire chemical vapor deposition
JP2018137435A (ja) * 2017-02-14 2018-08-30 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1053651A (ja) 1996-08-08 1998-02-24 Polymertech Kk 高分子の製造方法
JP3913638B2 (ja) * 2001-09-03 2007-05-09 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP4217870B2 (ja) * 2002-07-15 2009-02-04 日本電気株式会社 有機シロキサン共重合体膜、その製造方法、成長装置、ならびに該共重合体膜を用いた半導体装置
SE0401739D0 (sv) * 2004-07-01 2004-07-01 Boerje Sellergren Polymer films
GB0713304D0 (en) 2007-07-09 2007-08-22 Imp Innovations Ltd Highly conductive and stable transparent conducting polymer films
US8097639B2 (en) * 2008-08-29 2012-01-17 Peking University Light sensitive PDMS for complex pattern formation
GB201108334D0 (en) * 2011-05-18 2011-06-29 Schlumberger Holdings Separation of oil droplets from water
JP5356569B2 (ja) * 2012-04-05 2013-12-04 株式会社日立国際電気 半導体装置の製造方法及び基板処理方法並びに基板処理装置
WO2013177541A1 (en) * 2012-05-25 2013-11-28 Applied Materials, Inc. Polymer hot-wire chemical vapor deposition in chip scale packaging
JP5862459B2 (ja) * 2012-05-28 2016-02-16 東京エレクトロン株式会社 成膜方法
US9922818B2 (en) * 2014-06-16 2018-03-20 Versum Materials Us, Llc Alkyl-alkoxysilacyclic compounds
JP6561754B2 (ja) * 2014-10-31 2019-08-21 Jsr株式会社 親液部と撥液部を有する基材の製造方法、組成物および導電膜の形成方法
WO2016077844A1 (en) * 2014-11-16 2016-05-19 Nano-Dimension Technologies, Ltd. Double-sided and multilayered printed circuit board fabrication using inkjet printing
TWI662370B (zh) * 2015-11-30 2019-06-11 南韓商羅門哈斯電子材料韓國公司 與外塗佈光致抗蝕劑一起使用之塗料組合物
US20170255096A1 (en) * 2016-03-02 2017-09-07 Jsr Corporation Pattern-forming method
TWI689988B (zh) * 2016-07-21 2020-04-01 日商東京威力科創股份有限公司 半導體裝置之製造方法、真空處理裝置及基板處理裝置
WO2018179382A1 (ja) * 2017-03-31 2018-10-04 日立化成デュポンマイクロシステムズ株式会社 感光性樹脂組成物、パターン硬化物の製造方法、硬化物、層間絶縁膜、カバーコート層、表面保護膜及び電子部品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005514479A (ja) * 2001-12-31 2005-05-19 ハネウエル・インターナシヨナル・インコーポレーテツド 有機組成物
JP2011515537A (ja) * 2008-03-21 2011-05-19 マイクロン テクノロジー， インク． 等しい優先性で両ブロックを湿潤にするために、制約を受ける上部界面を有するブロック共重合体膜の熱アニーリング
JP2013505354A (ja) * 2009-09-17 2013-02-14 エシロール アンテルナショナル コムパニー ジェネラル ドプテイク 基板上にポリマーフィルムを化学気相蒸着するための方法およびデバイス
JP2014093331A (ja) * 2012-10-31 2014-05-19 Tokyo Electron Ltd 重合膜の成膜方法、成膜装置の環境維持方法、成膜装置、並びに電子製品の製造方法
JP2017201060A (ja) * 2016-05-08 2017-11-09 東京エレクトロン株式会社 重合化学蒸着を使用して平坦化層を堆積させる方法
US20180164245A1 (en) * 2016-12-09 2018-06-14 Applied Materials, Inc. Methods for depositing polymer layer for sensor applications via hot wire chemical vapor deposition
JP2018137435A (ja) * 2017-02-14 2018-08-30 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013092A (zh) * 2021-02-23 2021-06-22 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN113013092B (zh) * 2021-02-23 2023-04-07 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
WO2024106371A1 (ja) * 2022-11-17 2024-05-23 富士フイルム株式会社 修飾基板の製造方法、半導体デバイスの製造方法

Also Published As

Publication number Publication date
US20200211857A1 (en) 2020-07-02
US11538693B2 (en) 2022-12-27
JP7110090B2 (ja) 2022-08-01
TW202042305A (zh) 2020-11-16
CN111383910A (zh) 2020-07-07
KR20200083260A (ko) 2020-07-08

Similar Documents

Publication Publication Date Title
JP2020107855A (ja) 基板処理方法および基板処理システム
US9708507B2 (en) Method for improving chemical resistance of polymerized film, polymerized film forming method, film forming apparatus, and electronic product manufacturing method
US11371136B2 (en) Methods for selective deposition of dielectric on silicon oxide
KR101372152B1 (ko) 패턴 형성 방법 및 중합체 알로이 기재
US8168375B2 (en) Patterning method
JP5318217B2 (ja) パターン形成方法
KR102239203B1 (ko) 기판 처리 방법, 기억 매체 및 가열 장치
TW201715609A (zh) 敏感材料上之含鹵化物原子層沉積膜的整合方法
JP6142676B2 (ja) ドライエッチング方法、ドライエッチング装置、金属膜及びそれを備えたデバイス
KR101423019B1 (ko) 미세 패턴의 형성 방법
TWI757545B (zh) 使用酸鹵化物之原子層蝕刻
CN116194838A (zh) 利用有机共反应物的干式沉积光致抗蚀剂
JP5401118B2 (ja) 組成物
TWI445089B (zh) Heat treatment method and heat treatment device
JP2003234402A (ja) 半導体製造方法及び半導体製造装置
JP2007254551A (ja) 膜形成用組成物
KR100881806B1 (ko) 유기실록산막의 처리 방법 및 장치
JP2018020282A (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
TW200922976A (en) Insulating film
JP2022017103A (ja) 成膜方法及び成膜装置
KR920004176B1 (ko) 레지스트 패턴 형성 공정
JP2021048257A (ja) パターン形成方法および半導体装置の製造方法
TWI831108B (zh) 製造半導體裝置的方法
TW202338919A (zh) 基板處理方法及基板處理裝置
KR20230129515A (ko) 유기 이온성 화합물을 포함하는 광경화성 조성물

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210922

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220720

R150 Certificate of patent or registration of utility model

Ref document number: 7110090

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150