KR20200083260A - 기판 처리 방법 및 기판 처리 시스템 - Google Patents

기판 처리 방법 및 기판 처리 시스템 Download PDF

Info

Publication number
KR20200083260A
KR20200083260A KR1020190173109A KR20190173109A KR20200083260A KR 20200083260 A KR20200083260 A KR 20200083260A KR 1020190173109 A KR1020190173109 A KR 1020190173109A KR 20190173109 A KR20190173109 A KR 20190173109A KR 20200083260 A KR20200083260 A KR 20200083260A
Authority
KR
South Korea
Prior art keywords
substrate
monomer
region
component
wafer
Prior art date
Application number
KR1020190173109A
Other languages
English (en)
Inventor
류이치 아사코
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200083260A publication Critical patent/KR20200083260A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/36—Successively applying liquids or other fluent materials, e.g. without intermediate treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2203/00—Other substrates
    • B05D2203/30—Other inorganic substrates, e.g. ceramics, silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 개시 내용은 (a)기판을 제공하는 공정과 (b)상기 기판에 화학 결합하는 상기 모노머를 상기 기판 상으로 공급하는 공정과 (c)상기 모노머가 공급된 상기 기판 상으로 상기 모노머를 중합시키는 개시제를 공급하여 폴리머 막을 형성하는 공정을 포함하는 기판 처리 방법을 제공하는 것이다.

Description

기판 처리 방법 및 기판 처리 시스템{METHOD OF TREATING SUBSTRATE AND SYSTEM OF TREATING SUBSTRATE}
본 개시 내용은 기판 처리 방법 및 기판 처리 시스템에 관한 것이다.
반도체 장치 제조 공정에서는, 장치를 구성하는 소자, 배선 등을 형성하기 위해 반도체 웨이퍼 등 기판 상에 폴리머 막을 형성하는 성막 처리가 행하여진다. 이러한 성막 처리 방법 중 하나로서, 모노머를 중합시키는 산화제를 미리 기판 상에 도포 또는 흡착시킨 상태에서, 기판 상에 모노머를 공급하여 기판 상에서 각 모노머가 증착 중합됨으로써 기판 표면에 폴리머 막을 성막시키는 방법(예를 들어, 특허문헌 1 및 특허문헌 2 참조)이 있다.
일본국 공개특허공보 특개평10-53651호 일본국 공표특허공보 특표2010-533219호
본 개시 내용의 과제는, 기판에 대해 선택적으로 성막하는 것과 성막 후 금속의 잔류를 억제하는 것 중에 적어도 하나를 해결할 수 있는 기판 처리 방법을 제공하는 것이다.
상기 과제를 해결하기 위해, 본 개시(開示) 내용의 일 양태는, (a)기판을 제공하는 공정과 (b)상기 기판에 화학 결합하는 상기 모노머를 상기 기판 상으로 공급하는 공정과 (c)상기 모노머가 공급된 상기 기판 상으로 상기 모노머를 중합시키는 개시제(開始劑)를 공급하여 폴리머 막을 형성하는 공정을 포함하는 기판 처리 방법을 제공한다.
본 개시 내용의 일 양태에 의하면, 기판에 대해 선택적으로 성막하는 것과 성막 후 금속의 잔류를 억제하는 것 중에 적어도 하나를 해결할 수 있는 기판 처리 방법을 제공할 수 있다.
도 1은 본 개시 내용에 따른 기판 처리 방법의 제1 실시형태를 나타내는 공정도이다.
도 2는 본 개시 내용에 따른 기판 처리 방법의 제2 실시형태를 나타내는 공정도이다.
도 3은 본 개시 내용에 따른 기판 처리 방법의 제3 실시형태를 나타내는 공정도이다.
도 4의 (a)~(e)는, 본 개시 내용에 따른 기판 처리 방법에 의해, 2개 영역을 갖는 기판에 대해 폴리머가 성막되는 경우의 이미지도이다.
도 5의 (a)~(e)는, 본 개시 내용에 따른 기판 처리 방법에 의해, 1개 영역을 갖는 기판에 대해 폴리머가 성막되는 경우의 이미지도이다.
도 6은 본 개시 내용에 따른 기판 처리 시스템의 실시형태를 나타내는 기판 처리 장치의 단면도이다.
도 7은 본 개시 내용에 따른 기판 처리 시스템에 있어 각 성분의 공급 타이밍을 나타내는 챠트이다.
도 8은 본 개시 내용에 따른 기판 처리 시스템에 의해 에칭되는 기판의 단면도이다.
도 9는 도 8의 기판에 대해 일부가 에칭된 기판의 단면도이다.
도 10은 도 9의 기판에 있어 노출된 부분에 보호막이 형성된 기판의 단면도이다.
도 11은 도 10의 기판에 대해 일부가 추가로 에칭된 기판의 단면도이다.
도 12는 도 11의 기판에 있어 추가로 노출된 부분에 보호막이 형성된 기판의 단면도이다.
도 13은 도 12의 기판에 대해 일부가 추가로 에칭된 기판의 단면도이다.
도 14는 본 개시 내용에 따른 기판 처리 시스템에 의해 보호막이 제거된 기판의 단면도이다.
도 15는 본 개시 내용에 따른 기판 처리 방법을 평가하기 위한 측정용 기판 처리 장치의 개략도이다.
이하에서는, 본 개시 내용의 실시형태에 대해 도면을 참조하여 상세하게 설명한다. 한편, 각 도면에서 공통되는 부분에 대해서는, 동일한 부호를 붙이며 설명을 생략하는 경우가 있다.
<기판 처리 방법>
도 1은 본 개시 내용에 따른 기판 처리 방법의 제1 실시형태를 나타내는 공정도이다. 제1 실시형태의 기판 처리 방법은, 기판 상에서 모노머를 중합시켜 폴리머 막을 형성하는 기판 처리 방법으로서, 기판에 화학 결합하는 모노머를 당해 기판 상으로 공급하는 공정과, 모노머가 공급된 당해 기판 상으로 모노머를 중합시키는 중합 개시제를 공급하는 공정을 포함한다. 구체적으로는, 도 1에 나타내는 바와 같이, 제1 실시형태에 따른 기판 처리 방법은 공정 S1. 공정 S2, 공정 S3, 공정 S4, 공정 S5를 포함하고 있다.
공정 S1에서는 처리 대상 기판(이하에서 단순히 "기판"이라 하는 경우가 있음)을 준비한다. 처리 대상 기판은, 본 개시 내용의 기판 처리 방법에 있어 기판의 일 예이다. 처리 대상 기판은, 기판 처리가 이루어져 상방에 소자나 배선 패턴을 형성하는 반도체 웨이퍼(이하에서 "웨이퍼"라 함)로 구성할 수 있다. 한편, 처리 대상 기판은, 이러한 웨이퍼에 한정되지는 않으며, 플랫 패널 디스플레이 제조용 유리 기판 등으로 구성할 수도 있다.
또한, 처리 대상 기판은 2개 이상의 영역을 가지며, 2개 이상의 영역 중 적어도 하나의 영역이 산화실리콘보다 높은 유전율을 갖는 것일 수 있다. 여기에서 2개 이상의 영역은, 기판의 상방에서 보아 평면상에 배치된 영역을 나타낸다. 또한, 평면 상에 배치된 영역은, 동일 평면 상에 배치된 것일 수도 있고, 기판의 두께 방향으로 단차를 가진 서로 다른 평면 상에 배치된 것일 수도 있다.
또한, 산화실리콘(SiO2)보다 높은 유전율을 가진다는 것은, 산화실리콘(SiO2)보다 유전율이 높은 재질(예를 들어, Si, SiH, SiN 등)로 구성되어 있음을 나타낸다. 한편, SiO2는 표면(말단)의 남은 결합손에 수산기(OH기)가 결합되기 쉬운 경향이 있음에 비해, Si, SiH, SiN 등과 같이 SiO2보다 유전율이 높은 재질은 표면(말단)의 남은 결합손에 수산기(OH기)가 결합되기 어려운 경향이 있다.
공정 S2에서는 처리 대상 기판 상으로 모노머(단량체)가 공급된다. 공정 S2는, 본 개시 내용에 따른 기판 처리 방법에 있어 모노머를 기판 상에 공급하는 공정의 일 예이다. 여기에서 모노머는, 저분자 유기 화합물이며, 중합되어 폴리머(고분자)를 생성하는 당해 폴리머의 구성 단위이다.
또한, 본 개시 내용에 따른 기판 처리 방법에 있어, 모노머는 기판에 화학 결합되는 모노머이다. 여기에서 화학 결합의 양태는, 특별히 한정되지는 않으나, 바람직하게는 공유 결합이다. 한편, 화학 결합에는, 공유 결합과 공유 결합 이외의 화학 결합(이온 결합 등)이 혼재할 수도 있으며, 또한, 일부의 모노머가 공유 결합으로 결합되고 다른 일부의 모노머가 기판에 대해 분자간 힘 등에 의해 물리 흡착(이하, "흡착"이라 함)되어 있을 수도 있다.
또한, 모노머는, 기판이 갖는 2개 이상의 영역 중 산화실리콘보다 높은 유전율을 갖는 적어도 하나의 영역에 화학 결합되는 것일 수도 있다. 구체적으로는, 기판이 2개의 영역을 가지며, 한쪽 영역이 산화실리콘과 동등 또는 그 이하의 유전율을 갖는 계면(예를 들어, SiO2 계면)으로 구성되며, 다른쪽 영역이 산화실리콘보다 높은 유전율을 갖는 계면(예를 들어, Si 계면, SiH 계면, SiN 계면 등)으로 구성되는 경우, 당해 모노머는 당해 한쪽 영역에는 화학 결합될 수 없으나, 당해 다른쪽 영역에는 화학 결합될 수 있다.
또한, 모노머는, 바람직하게는 알케닐기를 가진다. 여기에서 알케닐기는, 알켄의 임의의 탄소 원자에 결합되는 하나의 수소 원자를 제거한 1가 기이며, 일반식 CnH2n-1로 나타내어진다. 여기에서 n은 2 이상의 정수이다. 또한, 당해 알케닐기는 다른 치환기로 치환되어 있을 수도 있다.
알케닐기는 산화실리콘보다 높은 유전율을 갖는 재질(예를 들어, Si, SiH, SiN 등)의 계면에 화학 결합(공유 결합)될 수 있다. 따라서, 모노머는 당해 알케닐기를 사이에 두고 기판(산화실리콘보다 높은 유전율을 갖는 영역)에 화학 결합(공유 결합)될 수 있다.
모노머에 포함되는 알케닐기는, 특별히 한정되지는 않으며, 예를 들어, 비닐기, 알릴기를 들 수 있다. 비닐기는 일반식 CH2=CH-로 나타내어지며, 유리 원자가가 불포화탄소 원자 상에 있는 기(基)이다. 또한, 알릴기는 일반식 CH2=CHCH2-로 나타내어지며, 유리 원자가가 포화탄소 원자 상에 있는 기(基)이다. 알릴기의 구체예로는, 2-프로페닐기, 프로파-2-ene-1-yl기를 들 수 있다. 모노머에 포함되는 알케닐기로는, 이들 중에서도 비닐기가 바람직하다.
또한, 모노머는 바람직하게는, 공역(共役) 헤테로고리 화합물 구조를 가진다. 공역 헤테로고리 화합물 구조를 구성하는 공역 헤테로고리 화합물은, 2개 이상의 이중 결합이 1개의 단일 결합을 사이에 두고 구성되는 결합(공역 이중 결합)을 포함하는 고리식 화합물 중에, 고리를 구성하는 원자가 탄소 및 탄소 이외의 원자(산소, 질소, 황 등)를 포함하는 화합물이다. 이러한 공역 헤테로고리 화합물로는, 예를 들어, 아래의 일반식 (1), (2)로 나타내지는 화합물을 들 수 있다.
Figure pat00001
상기 일반식 (1), (2)에서 R은 탄소수 1~20의 알킬기이다. X는 N(질소), O(산소), S(황) 중 어느 한 종류이다. Y는 탄소수가 1~4이며 산소수가 2 이하인 옥시알킬기, 탄소수가 1~4이며 질소수가 4 이하인 니트로알킬기, 또는 탄소수가 1~4이며 황수가 2 이하인 티오알킬기 중 어느 1종류이다. 한편, Y가 니트로알킬기인 경우에 산소 및/또는 황을 포함할 수도 있으며, 옥시알킬기인 경우에 질소 및/또는 황을 포함할 수도 있으며, 티오알킬기인 경우에 질소 및/또는 산소를 포함할 수도 있다.
모노머에 포함되는 공역 헤테로고리 화합물은 상기 일반식 (1), (2)로 나타내어지는 불포화 5원 헤테로고리 화합물에 한정되지 않으며, 당해 불포화 5원 헤테로고리 회합물 이외의 불포화 5원 헤테로고리 화합물, 불포화 6원 헤테로고리 화합물, 불포화 7원 헤테로고리 화합물 등일 수도 있다. 이들 중에서도, 불포화 5원 헤테로고리 화합물, 불포화 6원 헤테로고리 화합물이 바람직하며, 보다 바람직하게는 비공유 전자쌍을 갖는 공역 헤테로고리 화합물이며, 더 바람직하게는, 아졸(피롤), 옥솔(푸란(furan)), 티올(티오펜)에서 선택되는 적어도 1종류이며, 특히 바람직하게는, 아졸(피롤), 티올(티오펜)에서 선택되는 적어도 1종류이다.
아졸(피롤)의 구체예로는, 2-비닐피리딘, 2-메틸-6-비닐피리딘, 2,4-디비닐피리딘, 2,5-디비닐피리딘, 5-에틸-2-비닐피리딘, 2-(브로모메틸)-6-비닐피리딘, 1,2-디메틸-5-비닐피롤, 1,2-디비닐-1H-피롤, 1-(4-이소시아네이트페닐)-1H-피롤을 들 수 있다. 한편, 이들 아졸은, 1종류 또는 2종류 이상을 조합하여 사용할 수 있다.
티올(티오펜)의 구체예로는, 2-비닐티오펜, 2-프로파디에닐티오펜, 2-메틸-5-비닐티오펜, 2-프로필-5-비닐티오펜, 2-부틸-5-비닐티오펜, 2-[(1E,3E)-1,3,8-노나트리엔-1-일]티오펜, 2-에틸-5-[2-(5-비닐-2-티에닐)에틸]티오펜, 디티에닐에탄, 2-메틸-5-[1-(5-비닐-2-티에닐)-2-프로파닐]티오펜, 3,4-에틸렌디옥시티오펜의 유도체를 들 수 있다. 한편, 이들 티올은, 1종류 또는 2종류 이상을 조합하여 사용할 수 있다.
공역 헤테로고리 화합물을 포함하는 모노머는, 산화 처리, 스퍼터 등에 대한 내성이 좋은 폴리머 막을 형성할 수 있다. 또한, 공역 헤테로고리 화합물 중에서도, 티올, 아졸 등과 같이 비공유 전자쌍을 갖는 공역 헤테로고리 화합물은, 이중 결합의 공역계가 길다라므로(즉, 단일 결합과 이중 결합의 길다란 반복에 의해 구성되므로), 티올 또는 아졸을 포함하는 모노머는 산화 처리, 스퍼터 등에 대한 내성이 보다 좋은 폴리머 막을 형성할 수 있다.
모노머의 공급량은 특별히 한정되지는 않으나, 기판 상에 기판 처리되는 폴리머의 질량에 대해 105질량% 이상 150질량% 이하일 수도 있고, 110질량% 이상 140질량% 이하일 수도 있으며, 115질량% 이상 130질량% 이하일 수도 있다.
공정 S3에서는, 공정 S2에서 모노머가 공급된 기판 상으로 중합 개시제가 공급된다. 공정 S3은, 본 개시 내용에 따른 기판 처리 방법에 있어, 개시제를 기판 상으로 공급하는 공정의 일 예이다. 또한, 중합 개시제는, 본 개시 내용의 기판 처리 방법에 있어 모노머를 중합시키는 개시제의 일 예이다. 여기에서, 중합 개시제는, 광, 열 등에 의해 라디칼, 카티온(cation), 아니온(anion) 등을 발생시켜 모노머를 산화시키고 모노머의 중합(폴리머를 합성하는 중합 반응)을 개시시키는 화합물 또는 당해 화합물을 포함하는 성분이다. 이하에서, 중합 개시제를 단순히 "개시제" 또는 "산화제"라고 하는 경우가 있다.
중합 개시제는, 특별히 한정되지는 않으나, 예를 들어, 라디칼 개시제를 사용할 수 있다. 라디칼 개시제는 광 또는 열에 의해 라디칼을 발생시키는 화합물 또는 당해 화합물을 포함하는 성분이다. 중합 개시제로는, 특별히 한정되지는 않으나, 예를 들어, 무기 과산화물, 유기 과산화물, 아조 화합물 등과 같은 라디칼 개시제를 들 수 있다.
한편, 중합 개시제로서, 염화몰리브덴과 같은 금속 화합물을 포함하는 것을 사용할 수도 있다. 다만, 반도체 장치의 구조상 금속의 혼입을 방지할 필요가 있는 경우에는, 금속 화합물을 포함하지 않는 중합 개시제를 사용하는 것이 바람직하다.
무기 과산화물의 구체예로는, 과황산암모늄, 과산화수소를 들 수 있다.
또한, 유기 과산화물의 구체예로는, t-부틸퍼옥사이드, 큐멘하이드로퍼옥사이드, p-멘탄하이드로퍼옥사이드, 디-t-부틸퍼옥사이드, t-부틸큐밀퍼옥사이드, 아세틸퍼옥사이드, 이소부틸퍼옥사이드, 옥타노일퍼옥사이드, 디벤조일퍼옥사이드, 3,5,5-트리메틸헥사노일퍼옥사이드, t-부틸퍼옥시이소부틸레이트를 들 수 있다.
또한, 아조 화합물의 구체예로는, 아조비스이소부티로니트릴, 아조비스-2,4-디메틸발레로니트릴, 아조비스시클로헥산카르보니트릴, 아조비스이소부틸산메틸을 들 수 있다. 한편, 이들 라디칼 개시제는, 1종류 또는 2종류 이상을 조합하여 사용할 수 있다.
중합 개시제의 공급량은 특별히 한정되지는 않으나, 기판 상으로 공급되는 모노머의 공급량에 대해 0.01질량% 이상 2질량% 이하일 수도 있고, 0.05질량% 이상 1.5질량% 이하일 수도 있으며, 0.1질량% 이상 1.0질량% 이하일 수도 있다.
공정 S4에서는, 기판 상에서 모노머가 중합되어 기판 상에 폴리머 막이 형성(성막)된다. 폴리머는, 기판에 화학 결합된 모노머가 중합 개시제의 공급에 의해 중합되어 생성된다.
중합 조건은 특별히 한정되지는 않으나, 중합 온도는 20℃ 이상 180℃ 이하일 수도 있고, 30℃ 이상 170℃ 이하일 수도 있으며, 60℃ 이상 160℃ 이하일 수도 있다. 또한, 중합의 반응 시간으로는, 1분~72시간일 수도 있고, 5분~20시간일 수도 있으며, 10분~10시간일 수도 있다.
또한, 폴리머 막은, 기판 상에 폴리머 막이 형성(성막)된 것이다. 한편, 폴리머 막의 두께는 임의이며, 모노머의 공급량, 중합 조건(중합 온도 등)을 변화시켜 조정할 수 있다. 또한, 공정 S4의 종료 후에 공정 S2~공정S4를 포함하는 사이클을 반복함으로써, 폴리머 막의 두께를 조정할 수 있다. 이 경우, 사이클마다 모노머의 공급량, 중합 조건을 바꿀 수도 있다.
한편, 공정 S4에 있어 모노머가 기판 상에서 중합되는 경우에는, 상기 모노머, 중합 개시제(산화제) 이외에, 용매(유기 용제 등), 라디칼 포촉제(중합 정지제 또는 ??처), 분자량 조정제, 가교제, 계면 활성제, 안정제, 색소 등을 그 밖의 첨가제로서 공급할 수도 있다.
공정 S5에서는 폴리머 막이 형성된 기판이 에칭된다. 공정 S5는, 본 개시 내용에 따른 기판 처리 방법에 있어 기판을 에칭하는 공정의 일 예이다. 또한, 에칭은, 본 개시 내용에 따른 기판 처리 방법에 있어 폴리머 막이 형성된 기판에 대해 행하여지는 에칭의 일 예이다.
에칭의 양태는 특별히 한정되지는 않으나, 예를 들어 드라이 에칭, 웨트 에칭 등을 사용할 수 있다. 또한, 폴리머 막의 용도는 특별히 한정되지는 않으나, 예를 들어, 에칭 처리에서의 보호막(레지스트 마스크)으로 사용할 수 있다.
도 2는 본 개시 내용에 따른 기판 처리 방법의 제2 실시형태를 나타내는 공정도이다. 한편, 도 2에서 도 1과 공통되는 부분에 대해서는 동일한 부호를 붙이며 설명을 생략한다.
제2 실시형태의 기판 처리 방법에서는, 모노머를 공급하는 공정 S2 전에 공정 S11이 포함되어 있다. 공정 S11에서는 기판의 표면이 처리된다. 구체적으로는, 기판이 갖는 2개 이상의 영역 중에서 산화실리콘보다 높은 유전율을 갖는 적어도 하나의 영역을 수소 종단시킨다. 한편, 공정 S11은, 본 개시 내용에 따른 기판 처리 방법에 있어 수소 종단시키는 공정의 일 예이다.
본 명세서에 있어 수소 종단이란, 기판(영역) 표면(예를 들어, Si 계면, SiH 계면, SiN 계면 등)의 남은 결합손에 수소 원자를 결합시켜 당해 기판(영역) 표면을 알케닐기에 대해 활성으로 함을 나타낸다.
수소 종단된 기판(영역) 표면은, 예를 들어, Si 계면에서는 Si-H기로 된다. 이와 같이 기판 표면에 화학 결합되는 모노머(예를 들어, 비닐기를 갖는 모노머)가 공급되면, 기판 표면의 Si-H기와 모노머의 비닐기 사이에 Si-C 결합(공유 결합)을 형성할 수 있다(아래 반응식(3) 참조). 이로써 모노머는 기판 표면에 결합(화학 결합)될 수가 있다.
Figure pat00002
상기 반응식 (3) 에서 R은 탄소수가 1~20인 알킬기를 나타낸다.
도 3은 본 개시 내용에 따른 기판 처리 방법의 제3 실시형태를 나타내는 공정도이다. 한편, 도 3에서 도 1과 공통되는 부분에 대해서는 동일 부호를 붙이며 설명을 생략한다.
제3 실시형태의 기판 처리 방법에서는, 모노머를 공급하는 공정 S2 후에 공정 S21이 포함되어 있다. 공정 S21에서는 기판 상의 잔류물이 제거된다. 이와 같은 잔류물은, 예를 들어 티끌이나 먼지 같은 불순물, 기판 상으로 공급된 모노머 중에서 기판에 화학 결합되지 않는 모노머 등의 불순물이다.
공정 S21에서 잔류물을 제거하는 처리 양태는 특별히 한정되지는 않으나, 예를 들어, 기판을 가열하는 처리(베이크 처리), 기판 상을 고(高)진공 분위기로 하는 처리, 기판 상을 불활성 가스에 의해 퍼지하는 처리(퍼지 처리), 기판에 자외선 등을 조사(照射)하는 처리(광 조사 처리), 기판을 세정하는 처리(세정 처리) 등을 이용할 수 있다. 제3 실시형태의 공정 S21에서는, 이들 중에서도 베이크 처리가 행해진다. 한편, 이러한 베이크 처리는 본 개시 내용에 있어 잔류물을 제거하는 공정의 일 예이다.
제3 실시형태에서는, 이러한 잔류물 제거에 의해 기판 상의 잔류물이 제거된다. 구체적으로는, 티끌이나 먼지 같은 불순물, 또는 산화실리콘과 동등 또는 그 이하의 유전율을 갖는 재질(산화실리콘 등)로 구성된 기판 영역에 공급된 모노머(기판에 화학 결합되지 않는 모노머) 등의 불순물을 제거할 수 있다. 이러한 잔류물 제거에 의해 기판에 화학 결합된 모노머(폴리머 형성에 기여하는 모노머)는 제거되지 않으며, 기판에 화학 결합되지 않는 모노머(폴리머 형성에 기여하지 않는 모노머)는 제거된다.
공정 S21에서의 잔류물 제거 처리가 베이크 처리인 경우, 당해 베이크 처리의 가열 조건은 특별히 한정되지는 않는다. 한편, 베이크 처리의 가열 조건으로서, 예를 들어, 가열 온도는 30℃ 이상 200℃ 이하일 수 있고, 50℃ 이상 180℃ 이하일 수도 있으며, 60℃ 이상 170℃ 이하일 수도 있다. 또한, 베이크 처리의 가열 시간은 5초 이상 3분 이하일 수 있고, 10초 이상 60초 이하일 수도 있다. 또한, 이러한 베이크 처리는, 습도가 제어된 환경 하에서 실시하는 것이 바람직하다.
도 4는, 본 개시 내용에 따른 기판 처리 방법에 의해, 2개의 영역을 갖는 기판에 대해 폴리머가 성막되는 경우의 이미지도이다. 여기에서 본 개시 내용에 따른 기판 처리 방법에 대해, 도 4를 이용하여 설명한다. 도 4의 (a)에서는 처리 대상 기판(기판)으로서 2개의 영역 W1, W2를 갖는 웨이퍼 W를 준비한다(도2,도3의 공정 S1 참조). 영역 W1은 실리콘 또는 금속을 함유하는 막일 수 있다. 또한, 영역 W2는 실리콘 또는 금속을 함유하는 영역 W1의 조성과는 조성이 다른 막일 수 있다.
웨이퍼 W에 있어, 일 예에서는, 영역 W1은 질화실리콘(Si3N4)으로 형성되며, 영역 W2는 산화실리콘(SiO2)으로 형성되어 있다. 즉, 영역 W1(질화실리콘)의 유전율은 영역 W2(산화실리콘)의 유전율보다 높게 되어 있다. 그리고, 웨이퍼 W의 영역 W1은 수소로 종단화(終端化)되어 있다. 구체적으로는, 도 4의 (a)에 나타내는 바와 같이, 영역 W1의 표면이 Si-H기(종단기 T)로 구성되어 있다(도 3의 공정 S11 참조). 상기 이외에도, 영역 W1은 실리콘(Si) 등으로 형성되어 있을 수도 있으며, 영역 W2는 산화알루미늄(Al2O3), 산화티탄(TiO2) 등으로 형성되어 있을 수도 있다.
도 4의 (b)에서는, 모노머 M으로서 알케닐기의 1종류인 비닐기를 갖는 공역 헤테로고리 화합물(티오펜)을 웨이퍼 W 상으로 공급한다. 웨이퍼 W로 공급된 모노머 M의 일부는, 모노머 M의 비닐기와 영역 W1 상의 종단기 T의 공유 결합에 의해 영역 W1에 화학 결합되어 있다. 또한, 모노머 M의 다른 일부는, 모노머 M의 비닐기가 종단기 T를 사이에 두지 않는, 영역 W1과의 공유 결합에 의해 영역 W1에 화학 결합된다. 또한, 모노머 M의 나머지 부분은 영역 W2 상에 흡착된다(도 3의 공정 S2 참조).
도 4의 (c)에서는, 예를 들어, 모노머 M이 공급된 웨이퍼 W를 베이크 처리한다. 이러한 베이크 처리에 의해, 웨이퍼 W의 영역 W2 상에 흡착된 모노머 M(기판에 화학 결합될 수 없는 모노머)이 제거된다(도 3의 공정 S21 참조).
도 4의 (d)에서는, 중합 개시제 R로서 라디칼 개시제를 웨이퍼 W 상으로 공급한다. 중합 개시제 R은, 영역 W1에 모노머 M이 화학 결합된 상태에서, 웨이퍼 W 상으로 공급된다(도 3의 공정 S3 참조). 그리고, 도 4의 (e)에서는, 웨이퍼 W 상에서 모노머 M이 중합되어, 웨이퍼 W 상에 폴리머 P의 막이 형성(성막)된다(도 3의 공정 S4 참조).
도 4의 (e)에서 웨이퍼 W 상에서 모노머 M이 중합되어 폴리머 P가 합성되는 중합 반응은, 아래의 반응식 (4),(5)로 나타내어진다. 반응식 (4)에서는, 중합 개시제 R(과산화수소)의 존재 하에 2개의 모노머 M이 중합되어 이합체(dimer)가 생성된다. 이어서, 반응식 (5)에서는, 반응식 (4)에서 생성된 이합체가 n-2개(n은 3 이상의 정수. 이하 동일)의 모노머 M과 순차로 중합되어 최종적으로 n개의 모노머 M이 중합된 폴리머 P가 생성된다.
Figure pat00003
Figure pat00004
한편, 종래의 성막 처리에서는, 모노머를 공급하기 전에 산화제가 공급되므로, 기판 표면에 성상(性狀)이 다른 영역이 존재하는 경우에도, 산화제에 의해 기판 표면이 일률적으로 산화된다. 따라서, 원래의 성상이 다른 기판 영역에 따라 선택적으로 흡착될 수 있는 모노머를 공급하더라도, 모노머가 일률적으로 흡착되어 기판에 대해 선택적으로 폴리머를 성막하는 것이 곤란하였다.
이에 대해 본 개시 내용에 따른 기판 처리 방법에서는, 도 4의 (b)에 나타내는 바와 같이, 웨이퍼 W(기판)에 화학 결합되는 모노머 M(모노머)을 기판 상으로 공급하는 공정이 포함되어 있다. 또한, 도 4의 (d)에 나타내는 바와 같이, 모노머가 공급된 기판 상으로, 모노머를 중합시키는 중합 개시제 R(개시제)을 공급하는 공정이 포함되어 있다. 그리고, 도 4의 (e)에 나타내는 바와 같이, 기판 상에서 모노머를 중합시켜 폴리머 P(폴리머)의 막이 형성된다.
이로써, 본 개시 내용에 따른 기판 처리 방법에서는, 중합 개시제 R(개시제)의 공급이 모노머 M(모노머)의 공급 후에 이루어진다(도 3의 공정S2, 공정S3 참조). 그러므로, 기판 표면에 성상이 다른 영역이 존재하고 당해 다른 영역 중 일부 영역이 모노머에 화학 결합되는 영역인 경우, 모노머는 당해 일부 영역에 대해 선택적으로 화학 결합된다.
이 상태에서 기판 상으로 개시제가 공급되면, 폴리머 막은, 모노머가 화학 결합되는 일부 영역 상에 형성되며, 모노머가 화학 결합되는 다른 영역 상에는 형성되지 않는다(도 3의 공정 S4 참조). 그리하여, 본 개시 내용의 기판 처리 방법에 의하면, 성상이 다른 기판 영역에 따라 선택적으로 폴리머를 기판 처리할 수 있다. 따라서, 본 개시 내용의 기판 처리 방법에 의하면, 기판 재료에 따라 모노머를 공급함으로써, 기판에 대해 선택적으로 폴리머를 성막할 수 있다.
구체적으로는, 본 개시 내용에 따른 기판 처리 방법에서는, 도 4의 (b),(c)에 나타내는 바와 같이, 웨이퍼 W의 영역 W1에 화학 결합되는 모노머 M이 웨이퍼 W 상에 공급됨으로써, 모노머 M은 웨이퍼 W에 대해 영역 W1의 표면에는 결합되지만 영역 W2의 표면에는 결합되지 않는다(도 3의 공정 S2 참조). 즉, 본 실시형태에서는, 웨이퍼 W의 영역 W1에 대해 선택적으로 모노머 M을 화학 결합시킬 수 있다.
그리고, 도 4의 (d)에 나타내는 바와 같이, 웨이퍼 W 상으로 중합 개시제 R이 공급되면, 도 4의 (e)에 나타내는 바와 같이, 웨이퍼 W의 영역 W1 상에서 모노머 M이 중합된다(도 3의 공정 S3 참조). 이로써, 폴리머 막은 웨이퍼 W의 영역 W1 상에는 형성되지만, 웨이퍼 W의 영역 W2 상에는 형성되지 않는다(도 3의 공정 S4 참조). 즉, 본 개시 내용의 기판 처리 방법에 의하면, 웨이퍼 W의 영역 W1에 대해 선택적으로 폴리머를 성막할 수 있다.
도 5는 본 개시 내용에 따른 기판 처리 방법에 의해 하나의 영역을 갖는 기판에 대해 폴리머가 성막되는 경우의 이미지도이다. 한편, 도 5에서 도 4와 공통되는 부분에는 동일 부호를 붙이며 설명을 생략한다. 도 5에서는 웨이퍼 W의 하나의 영역 상에 모노머 M이 화학 결합된 상태에서 중합 개시제 R이 공급되어 폴리머 P가 형성(성막)된다.
종래의 성막 처리에서는, 중합 개시제(산화제)의 공급이 모노머 공급 전에 이루어지므로, 중합 개시제를 기판에 접촉시키는 것만으로는 중합 개시제를 기판에 균일하게 흡착시키는 것이 곤란하였다. 또한, 중합 개시제(산화제)로서 금속 화합물이 사용되는 종래의 성막 처리에서는, 성막 후의 폴리머 내에 금속이 이물질로 잔류하기 쉬웠다.
이에 대해, 본 개시 내용에 따른 기판 처리 방법에서는, 도 5에 나타내는 바와 같이, 중합 개시제 R(개시제 또는 산화제)의 공급이 모노머 M(모노머)의 공급 후에 이루어진다. 그러므로, 본 개시 내용에 따른 기판 처리 방법에서는, 모노머 M이 화학 결합되는 기판 표면 영역(웨이퍼 W)에 대해 중합 개시제 R(개시제 또는 산화제)를 기체로(또는 기상(氣相)으로) 해서 접촉시키는 것만으로 모노머 M의 중합을 개시시킬 수 있다.
또한, 전술한 바와 같이 중합 개시제 R(개시제 또는 산화제)을 기체로(또는 기상(氣相)으로) 해서 기판에 접촉시키는 것만으로 모노머 M의 중합을 개시할 수 있으므로, 중합 개시제 R(개시제 또는 산화제)로는 비등점이 낮은 것을 사용할 수 있다. 따라서, 본 개시 내용에 따른 기판 처리 방법에서는, 중합 개시제로서 금속 화합물을 사용할 필요가 없다. 그러므로, 본 개시 내용의 기판 처리 방법에 의하면, 성막 후의 폴리머 내에 금속이 이물질로서 잔류하는 것을 억제할 수 있다(도 5 참조).
또한, 본 개시 내용에 따른 기판 처리 방법에서는, 웨이퍼 W의 영역 W1의 표면(Si 계면)이 수소 종단되어 Si-H기가 구성되어 있다(도 3의 공정 S11 참조). 이렇게 수소 종단된 영역 W1의 표면으로 비닐기를 갖는 모노머 M이 공급되면, 웨이퍼 W의 영역 W1의 표면의 Si-H기와 모노머의 비닐기와의 사이에 Si-C 결합(공유 결합)을 형성할 수 있다. 이로써, 모노머 M은 웨이퍼 W의 영역 W1에 공유 결합되기 쉬우므로, 웨이퍼 W(기판)에 대해 효율적으로 화학 결합될 수 있다. 그러므로, 웨이퍼 W의 영역 W1에 대해 선택적인 폴리머 성막을 효율적으로 실시할 수 있다.
또한, 모노머 M은 알케닐기(비닐기)를 가지며, 당해 비닐기는 웨이퍼 W의 영역 W1(산화실리콘보다 높은 유전율을 갖는 Si 계면 등)에 공유 결합될 수 있다. 그리하여, 모노머 M은 당해 비닐기를 사이에 두고 웨이퍼 W의 영역 W1에 효율적으로 화학 결합될 수 있다. 이로써 폴리머 막은, 모노머 M이 화학 결합되는 웨이퍼 W의 영역 W1에 대해 선택적으로 형성(성막)될 수 있다.
또한, 본 개시 내용의 기판 처리 방법에서는, 모노머 M의 공급 후에 기판의 베이크 처리가 이루어짐으로써, 기판 상의 불순물을 제거할 수 있다. 특히, 본 실시형태에서는, 웨이퍼 W의 영역 W2의 표면(SiO2 계면)에 흡착된 모노머 M을 제거할 수 있다. 그러므로, 웨이퍼 W에 화학 결합될 수 없는(폴리머 형성에 기여하지 않는) 모노머 M이 폴리머 P 성막 후의 기판 상에 잔류하는 것을 방지할 수 있다.
또한, 본 개시 내용의 기판 처리 방법에서는, 모노머 M은 공역 헤테로고리 화합물(예를 들어, 티오펜) 구조를 포함하며, 모노머 M을 중합시켜 형성된 폴리머 P의 막은, 이중 결합의 공역계가 길다랗게 되어 산화 처리, 스퍼터 등에 대한 내성이 좋은 경향이 있다.
또한, 라디칼 개시제는 공역 헤테로고리 화합물 구조를 갖는 모노머 M의 중합 효율을 높게 할 수 있다. 본 개시 내용의 기판 처리 방법에서는, 중합 개시제 R로서 이러한 라디칼 개시제를 사용할 수 있으므로, 폴리머 P의 성막 효율을 향상시킬 수 있다. 또한, 라디칼 개시제 중에서도 무기 과산화물(금속을 포함하는 것을 제외), 유기 과산화물, 아조 화합물 등은 비등점이 낮고 또한 화합물 중에 금속이 포함되어 있지 않다. 그러므로, 중합 개시제로서 이들 라디칼 개시제를 사용함으로써, 성막 후에 금속이 잔류하는 문제를 효율적으로 억제할 수 있다.
<기판 처리 시스템>
도 6은 본 개시 내용에 따른 기판 처리 시스템의 실시형태를 나타내는 기판 처리 장치(1)의 단면도이다. 본 실시형태의 기판 처리 장치(1)에서는 전술한 기판 처리 방법이 실시된다. 구체적으로는, 본 실시형태의 기판 처리 장치(1)는, 진공 분위기가 형성되는 처리 용기(11)와, 처리 용기(11) 내에 구비되며 기판(웨이퍼 W)을 거치하는 거치부(거치대(21))와, 상기의 모노머(제1 성분)를 처리 용기(11) 내로 공급하는 제1 공급부(제1 성분 공급 기구(5A))와, 상기의 개시제(제2 성분)를 처리 용기(11) 내로 공급하는 제2 공급부(제2 성분 공급 기구(5B))와, 제1 공급부에서 모노머를 공급한 후에 제2 공급부에서 개시제를 처리 용기 내로 공급하도록 제어하는 제어부(컴퓨터(10))를 구비한다. 한편, 기판 처리 장치(1)는, 본 개시 내용에 따른 기판 처리 시스템을 실현하는 장치의 일 예이다.
처리 용기(11)는 원형의 기밀(氣密)한 진공 용기로 구성되며, 내부에 진공 분위기를 형성한다. 처리 용기(11)의 측벽에는 측벽 히터(12)가 구비되어 있다. 처리 용기(11)의 천정벽(천판)에는 천정 히터(13)가 구비되어 있다. 처리 용기(11)의 천정벽(천판)의 천정면(14)은, 수평한 평탄면으로서 형성되어 있으며, 천정 히터(13)에 의해 그 온도가 제어된다. 한편, 비교적 낮은 온도에서 성막할 수 있는 성분을 사용하는 경우에는, 측벽 히터(12), 천정 히터(13)에 의한 가열을 하지 않을 수도 있다. 또한, 처리 용기(11)를 구성하는 진공 용기의 형상은 원형으로 한정되지 않으며, 사각형 등의 다른 형상일 수도 있다.
처리 용기(11)의 하부 쪽에는 거치대(21)가 구비되어 있다. 거치대(21)는 기판(웨이퍼 W)이 거치되는 거치부를 구성한다. 거치대(21)는 원형으로 형성되어 있으며, 수평으로 형성된 표면(상면)에 웨이퍼 W가 거치된다. 한편, 거치대(21)의 형상은 원형으로 한정되지 않으며, 사각형 등의 다른 형상일 수도 있다. 또한, 기판은 웨이퍼 W로 한정되지 않으며, 플랫 패널 디스플레이 제조용 유리 기판 등에 처리를 실시하도록 할 수도 있다.
웨이퍼 W로는 전술한 2개의 영역 W1, W2를 갖는 웨이퍼 W가 사용된다. 구체적으로는, 웨이퍼 W는, 영역 W1이 실리콘(Si)으로 형성되며, 영역 W2가 산화실리콘(SiO2)으로 형성되어 있다. 즉, 영역 W1(실리콘)의 유전율은 영역 W2(산화실리콘)의 유전율보다 높게 되어 있다. 또한, 웨이퍼 W의 영역 W1은 수소로 종단화되어, 웨이퍼 W의 영역 W1의 표면은 Si-H기(종단기 T)로 구성되어 있다(도 4의 (a) 참조).
거치대(21)에는 스테이지 히터(20)가 매설되어 있다. 이 스테이지 히터(20)가 거치대(21)에 거치된 웨이퍼 W를 가열할 수 있다. 한편, 비교적 낮은 온도로 성막할 수 있는 성분을 사용하는 경우에는, 스테이지 히터(20)에 의한 가열을 하지 않을 수도 있다.
거치대(21)는, 처리 용기(11)의 바닥면에 구비된 지주(22)에 의해 처리 용기(11)에 지지되어 있다. 지주(22)의 둘레 방향 외측에는 수직으로 승강하는 승강 핀(23)이 구비되어 있다. 승강 핀(23)은, 거치대(21)의 둘레 방향을 따라 간격을 두고 구비된 관통 구멍에 각각 삽입 관통되어 있다. 한편, 도 6에서는 3개 구비되는 승강 핀(23) 중 2개가 나타나 있다. 승강 핀(23)은 승강 기구(24)에 의해 제어되어 승강한다. 승강 핀(23)이 거치대(21)의 표면으로 돌출하면, 반송 기구(미도시)와 거치대(21) 간에 웨이퍼 W의 주고받음이 이루어진다.
처리 용기(11)의 측벽에는, 개구된 배기구(31)가 구비되어 있다. 배기구(31)는 배기 기구(32)에 접속되어 있다. 배기 기구(32)는 배기관을 사이에 두고 진공 펌프와 밸브 등에 의해 구성되어 있으며, 배기구(31)로부터의 배기 유량을 조정한다. 이 배기 기구(32)에 의한 배기 유량 등의 조정에 의해, 처리 용기(11) 내 압력이 조정된다. 한편, 처리 용기(11)의 측벽에는, 배기구(31)가 개구된 위치와는 다른 위치에, 웨이퍼 W의 반송구(미도시)가 개폐 자유롭게 형성되어 있다.
또한, 처리 용기(11)의 측벽에는, 배기구(31) 및 반송구(미도시)와는 다른 위치에, 가스 노즐(41)이 구비되어 있다. 가스 노즐(41)은 상기의 모노머 및 중합 개시제를 처리 용기(11) 내로 공급한다. 구체적으로는, 모노머는 제1 성분(이하, 성분 E1이라 함)에 포함되며, 중합 개시제는 제2 성분(이하, 성분 E2라 함)에 포함되며, 각 성분(성분 E1 및 E2)이 각각 처리 용기(11) 내로 공급된다.
성분 E1에 포함되는 모노머는, 중합되어 상기의 폴리머를 생성하는 모노머이다. 본 실시형태에서는, 성분 E1에 포함되는 모노머로서, 알케닐기(비닐기)를 갖는 티오펜의 유도체(이하, "티오펜 유도체"라 함)가 사용된다. 구체적으로는, 3,4-에틸렌디옥시티오펜에 있어 비닐기로 치환된 티오펜 유도체(이하, "EDOT 유도체"라 함)가 사용된다. 한편, 성분 E1에 포함되는 모노머는, 티오펜 유도체로 한정되지는 않으며, 상기의 모노머를 구성하는 제1 성분으로 될 수 있는 것이면 된다.
성분 E2에 포함되는 중합 개시제는, 성분 E1에 포함되는 모노머를 중합시키는 개시제(산화제)이다. 본 실시형태에서는, 성분 E2로서 라디칼 개시제의 하나인 과산화수소 HP가 사용된다. 한편, 성분 E2가 HP로 한정되는 것은 아니며, 상기의 중합 개시제를 구성하는 제2 성분으로 될 수 있는 것이면 된다.
가스 노즐(41)은 상기의 폴리머 막(예를 들어, 보호막)을 형성하기 위한 각 성분(성분 E1 및 E2)을 공급하는 절결부(성분 가스 공급부)를 구성한다. 가스 노즐(41)은, 처리 용기(11)의 측벽에 있어, 거치대(21)의 중심부에서 보아 배기구(31)의 반대쪽에 구비되어 있다.
가스 노즐(41)은 처리 용기(11)의 측벽에서부터 처리 용기(11)의 중심쪽을 향해 돌출된 봉 형상으로 형성되어 있다. 가스 노즐(41)의 선단부는 처리 용기(11)의 측벽에서부터 수평하게 연장되어 있다. 각 성분(성분 E1 및 E2)은, 가스 노즐(41)의 선단에서 개구된 토출구로부터 처리 용기(11) 내로 토출되어, 도 6에 나타내는 일점 쇄선 화살표 방향으로 흘러 배기구(31)에서 배기된다.
한편, 가스 노즐(41)의 선단부가 이러한 형상에 한정되지는 않는다. 가스 노즐(41)의 선단부는, 성막 효율을 높인다는 관점에서, 거치된 웨이퍼 W를 향해 비스듬하게 하방으로 연장되는 형상으로 할 수도 있고, 처리 용기(11)의 천정면(14)을 향해 비스듬하게 상방으로 연장되는 형상으로 할 수도 있다.
한편, 가스 노즐(41)의 선단부를 처리 용기(11)의 천정면(14)을 향해 비스듬하게 상방으로 연장되는 형상으로 하면, 토출되는 각 성분(성분 E1 및 E2)이 웨이퍼 W로 공급되기 전에 처리 용기(11)의 천정면(14)에 충돌한다. 한편, 천정면(14)에서 가스가 충돌하는 영역은, 예를 들어, 거치대(21)의 중심보다 가스 노즐(41)의 토출구 쪽 위치이며, 평면에서 보면 웨이퍼 W의 단부 부근이다.
이와 같이 각 성분(성분 E1 및 E2)을 천정면(14)에 충돌시키고 나서 웨이퍼 W로 공급되도록 하면, 가스 노즐(41)로부터 웨이퍼 W를 향해 각 성분이 직접 공급되는 경우에 비해, 가스 노즐(41)로부터 토출된 각 성분(성분 E1 및 E2)이 웨이퍼 W에 도달할 때까지 이동하는 거리가 길어진다. 처리 용기(11) 내에서 각 성분의 이동 거리를 길게 하면, 각 성분이 가로 방향으로 확산되어 높은 균일성을 가지고 웨이퍼 W 면내로 공급된다.
한편, 가스 노즐(41)은, 전술한 바와 같이 처리 용기(11)의 측벽에 구비되는 구성에 한정되지는 않으며, 처리 용기(11)의 천정벽에 구비될 수도 있다. 또한, 가스 노즐(41)에 대해 배기구(31)는, 전술한 바와 같이 처리 용기(11)의 측벽에 구비되는 구성에 한정되지는 않으며, 처리용기(11)의 저면에 구비될 수도 있다. 한편, 웨이퍼 W 표면의 일단측에서부터 타단쪽으로 흐르도록 성분의 기류를 형성하여 높은 균일성으로 웨이퍼 W에 성막하기 위해서는, 전술한 바와 같이 처리 용기(11)의 측벽에 배기구(31), 가스 노즐(41)을 구비하는 것이 바람직하다.
가스 노즐(41)에서 토출되는 각 성분(성분 E1 및 E2)의 온도는 임의이나, 가스 노즐(41)로 공급되기까지의 유로에서 액화되는 것을 방지한다는 관점에서, 가스 노즐(41)로 공급되기까지의 온도를 처리 용기(11) 내의 온도보다 높게 하는 것이 바람직하다. 이 경우, 처리 용기(11) 내로 토출된 각 성분은 온도가 하강하여 웨이퍼 W로 공급된다. 이와 같이 온도가 하강됨으로써, 각 성분의 웨이퍼 흡착성이 좋아져서 양호한 효율로 성막이 진행된다. 또한, 성분의 웨이퍼 흡착성을 더 좋게 한다는 관점에서는, 처리 용기(11) 내의 온도를 웨이퍼 W의 온도(또는 스테이지 히터(20)가 매장된 거치대(21)의 온도)보다 높게 하는 것이 바람직하다.
기판 처리 장치(1)는, 처리 용기(11)의 외측에서 가스 노즐(41)에 접속되는 가스 공급관(52)을 구비한다. 가스 공급관(52)은 상류측이 분기되는 가스 도입관(53,54)을 구비한다. 가스 도입관(53)의 상류쪽은, 유량 조정부(61), 밸브(V1)의 순서로 사이에 두고 기화부(62)에 접속되어 있다.
기화부(62) 내에는, 상기의 모노머 M(EDOT 유도체)을 포함하는 성분 E1이 액체 상태로 저류되어 있다. 기화부(62)는, 이 성분 E1을 가열하는 히터(미도시)를 구비하고 있다. 또한, 기화부(62)는, 가스 공급관(63A)의 일단이 접속되어 있으며, 가스 공급관(63A)의 타단은 밸브(V2), 가스 가열부(64)의 순서로 사이에 두고 N2(질소) 가스 공급원(65)에 접속되어 있다. 이러한 구성에 의해, 가열된 N2 가스가 기화부(62)로 공급되어 기화부(62) 내의 성분 E1을 기화시켜, 당해 기화에 사용된 N2 가스와 성분 E1 가스의 혼합 가스(1)를 제1 성분(성분 E1)으로 하여 가스 노즐(41)로 도입할 수가 있다.
또한, 가스 공급관(63A)에 있어 가스 가열부(64)의 하류쪽에 가스 공급관(63B)이 형성되어 있다. 가스 공급관(63B)은 밸브 V2의 상류쪽에서 분기하며, 가스 공급관(63B)의 하류단은 밸브 V3를 사이에 두고 가스 도입관(53)의 밸브 V1의 하류쪽 그리고 유량 조정부(61)의 상류쪽에 접속되어 있다. 이러한 구성에 의해, 상기의 성분 E1(제1 성분)을 가스 노즐(41)로 공급하지 않을 때에는, 가스 가열부(64)에서 가열된 N2 가스가 기화부(62)를 통하지 않고 가스 노즐(41)로 도입된다.
한편, 도 6에서, 제1 성분 공급 기구(5A)는 유량 조정부(61), 기화부(62), 가스 가열부(64), N2 가스 공급원(65), 밸브 V1~V3, 가스 공급관(63A,63B), 가스 도입관(53)에 있어 유량 조정부(61) 하류쪽 부분을 포함하여 구성되어 있다. 한편, 제1 성분 공급 기구(5A)와 가스 노즐(41)은, 본 개시 내용의 기판 처리 시스템의 일부를 구성하는 제1 공급부의 일 예이다.
또한, 가스 도입관(54)의 상류쪽은 유량 조정부(71), 밸브 V4의 순서로 사이에 두고 기화부(72)에 접속되어 있다. 기화부(72) 내에는 상기의 중합 개시제 R(HP)이 액체 상태로 저류되어 있다. 기화부(72)는 이 HP를 가열하는 히터(미도시)를 구비하고 있다. 또한, 기화부(72)에는 가스 공급관(73A)의 일단이 접속되어 있으며, 가스 공급관(73A)의 타단은 밸브 V5, 가스 가열부(74)의 순서로 사이에 두고 N2 가스 공급원(75)에 접속되어 있다. 이와 같은 구성에 의해, 가열된 N2 가스가 기화부(72)로 공급되어 기화부(72) 내의 HP를 기화시키고, 당해 기화에 사용된 N2 가스와 HP 가스의 혼합 가스(2)를 제2 성분(성분 E2)으로 하여 가스 노즐(41)로 도입할 수가 있다.
또한, 가스 공급관(73A)에 있어 가스 가열부(74)의 하류쪽에 가스 공급관(73B)이 형성되어 있다. 가스 공급관(73B)은 밸브 V5의 상류쪽에서 분기하며, 가스 공급관(73B)의 하류단은 밸브 V6를 사이에 두고 가스 도입관(54)의 밸브 V4의 하류쪽 그리고 유량 조정부(71)의 상류쪽에 접속되어 있다. 이러한 구성에 의해, 상기의 성분 E2(제2 성분)을 가스 노즐(41)로 공급하지 않을 때에는, 가스 가열부(74)에서 가열된 N2 가스가 기화부(72)를 통하지 않고 가스 노즐(41)로 도입된다. 한편, 도 6에서, 제2 성분 공급 기구(5B)는 전술한 유량 조정부(71), 기화부(72), 가스 가열부(74), N2 가스 공급원(75), 밸브 V4~V6, 가스 공급관(73A,73B), 가스 도입관(54)에 있어 유량 조정부(71) 하류쪽 부분을 포함하여 구성되어 있다.
가스 공급관(52) 및 가스 도입관(53,54)에는, 유통 중인 각 성분 중의 EDOT 유도체 및 HP가 액화되는 것을 방지하기 위해, 예를 들어, 관 내를 가열하기 위한 배관 히터(60)가 각 관의 주위에 구비된다. 이 배관 히터(60)에 의해, 가스 노즐(41)에서 토출되는 성분의 온도가 조정된다. 한편, 본 실시형태에서는, 도시의 편의상, 배관 히터(60)가 배관의 일부에만 표시되어 있으나, 액화를 방지할 수 있도록 배관 전체에 구비되어 있다. 또한, 가스 노즐(41)로부터 처리 용기(11) 안으로 공급되는 가스에 대해, 이하에서 단순히 N2 가스라고 기재한 경우에는 전술한 바와 같이 기화부(62,72)를 통하지 않고 공급된 단독의 N2 가스를 가리키는 것으로 하여, 성분에 포함되는 N2 가스와 구별토록 한다.
한편, 가스 도입관(53,54)은, 가스 노즐(41)에 접속되는 가스 공급관(52)이 분기되는 구성에 한정되지 않으며, 제1 성분(성분 E1)과 제2 성분(성분 E2)을 각각 독립적으로 처리 용기(11) 내로 공급하는 전용 가스 노즐로 구성할 수도 있다. 이와 같이 구성함으로써, 처리 용기(11) 내로 공급되기 전에 제1 성분(성분 E1)에 제2 성분(성분 E2)이 작용 또는 반응하여 유로 내에서 성막되는 것을 보다 효과적으로 억제할 수 있다.
또한, 기판 처리 장치(1)는 컴퓨터인 제어부(10)를 구비하고 있다. 제어부(10)는 프로그램, 메모리, CPU를 구비하고 있다. 프로그램에는, 후술하는 웨이퍼 W에 대한 처리를 진행시키도록 명령(각 단계)이 넣어져 있다. 이 프로그램은 컴퓨터 기억 매체, 예를 들어, 컴팩트 디스크, 하드 디스크, 광 자기 디스크, DVD 등에 저장되어 제어부(10)에 인스톨할 수 있다.
제어부(10)는 당해 프로그램에 의해 기판 처리 장치(1)의 각 부로 제어 신호를 출력하여 각 부의 동작을 제어한다. 구체적으로는, 제어부(10)는, 제1 성분 공급 기구(5A)에서 모노머를 공급한 후에 제2 성분 공급 기구(5B)에서 개시제를 처리 용기 내로 공급하도록 제어한다.
한편, 제어부(10)에서는 전술한 제어 이외의 제어도 행해진다. 구체적으로는, 배기 기구(32)에 의한 배기 유량, 유량 조정부(61,71)에 의한 처리 용기(11) 내로 공급되는 각 가스의 유량, N2 가스 공급원(65,75)으로부터의 N2 가스 공급, 각 히터로의 공급 전력, 승강 기구(24)에 의한 승강 핀(23)의 승강 등, 각 동작이 제어부(10)로부터 출력된 제어 신호에 의해 제어된다.
이어서, 상기의 기판 처리 장치(1)를 이용하여 웨이퍼 W에 대해 행해지는 처리에 대해, 도 7을 참조하여 설명한다. 도 7은 본 개시 내용에 따른 기판 처리 시스템에 있어 각 성분 공급의 타이밍을 나타내는 챠트이다. 한편, 도 7에서는 제1 성분(성분 E1)과 제1 성분(성분 E1)의 공급만을 도시하며, N2 가스만(퍼지 가스)의 공급에 대해서는 도시를 생략한다.
기판 처리 장치(1)에서는, 웨이퍼 W가 반송 기구(미도시)에 의해 처리 용기(11) 내로 반입되며 승강 핀(23)을 통해 거치대(21)로의 주고받음이 행해진다. 측벽 히터(12), 천정 히터(13), 스테이지 히터(20), 배관 히터(60)가 각각 소정 온도로 되도록 승온한다. 또한, 처리 용기(11) 안은 소정 압력의 진공 분위기로 되도록 조정된다.
그리고, 제1 성분 공급 기구(5A)로부터는 EDOT 유도체를 포함하는 제1 성분(성분 E1) 가스가, 제2 성분 공급 기구(5B)로부터는 N2 가스가 각각 가스 노즐(41)로 공급되며, 이들 가스가 혼합되어 150℃로 된 상태에서 가스 노즐(41)로부터 처리 용기(11) 내로 토출된다(도 7, 시간 t1 참조). 이 혼합된 가스(이하, 혼합 가스(1)이라 함)에는 제1 성분(성분 E1) 가스와 N2 가스가 포함되며, 제2 성분(성분 E2) 가스는 포함되지 않는다.
이 혼합 가스(1)는 처리 용기(11) 내에서 100℃로 냉각되면서 처리 용기(11) 안을 흘러 웨이퍼 W로 공급된다. 혼합 가스(1)는 웨이퍼 W에서 추가 냉각되어 80℃로 되며, 혼합 가스(1) 중의 제1 성분이 웨이퍼 W로 공급된다.
한편, 기판 처리 장치(1)에 구비된 각 히터(측벽 히터(12), 천정 히터(13), 스테이지 히터(20))는, 제1 성분 공급 기구(5A)로부터 EDOT 유도체를 포함하는 제1 성분(성분 E1) 가스가 공급된 후에 웨이퍼 W를 가열하여 베이크 처리를 하는 가열부로서 기능할 수 있다. 이로써, 웨이퍼 W 상에 퇴적 또는 흡착된 티끌이나 먼지 같은 불순물, 또는 산화실리콘과 동등 또는 그 이하의 유전율을 갖는 재질(산화실리콘 등)로 구성된 웨이퍼 W 영역으로 공급된 모노머(웨이퍼 W 영역에 화학 결합될 수 없는 모노머) 등의 불필요한 물질을 제거할 수 있다.
웨이퍼 W에 흡착된 제1 성분(성분 E1)의 일부는 영역 W1 상의 종단기 T와 공유 결합하여 웨이퍼 W의 영역 W1에 화학 결합된다. 또한, 제1 성분(성분 E1)의 다른 일부는 영역 W1과 종단기 T를 사이에 두지 않는 공유 결합에 의해 웨이퍼 W의 영역 W1에 화학 결합된다. 또한, 제1 성분(성분 E1)의 또 다른 일부는 웨이퍼 W의 영역 W2 상에 흡착된다(도 4의 (b) 참조).
그 후, 제1 성분 공급 기구(5A)로부터는 제1 성분(성분 E1) 대신에 N2 가스가 공급되며, 가스 노즐(41)로부터는 N2 가스만이 토출되는 상태로 된다(시간 t2). 이 N2 가스가 퍼지 가스로 되어, 처리 용기(11) 내에서 웨이퍼 W에 화학 결합되어 있지 않은 제1 성분이 퍼지된다.
그 후, 제2 성분 공급 기구(5B)로부터 HP를 포함하는 제2 성분(성분 E2)이 가스 노즐(41)로 공급되며, 이들 가스가 혼합되어 150℃로 된 상태에서 가스 노즐(41)로부터 토출된다(시간 t3). 이 혼합된 가스(이하, "혼합 가스(2)"라 함)에는 제2 성분(성분 E2) 가스와 N2 가스가 포함되며, 제1 성분(성분 E1) 가스는 포함되지 않는다.
이 혼합 가스(2)에 대해서도, 시간 t1~t2에서 처리 용기(11) 내로 공급되는 제1 성분을 포함하는 혼합 가스(1)와 마찬가지로, 처리 용기(11) 내에서 냉각되면서 처리 용기(11) 안을 흘러 웨이퍼 W로 공급되고, 웨이퍼 W 표면에서 추가 냉각된다. 그리고, 혼합 가스(2) 중에 포함되는 제2 성분이 웨이퍼 W에 흡착된다.
흡착된 제2 성분(성분 E2)은 이미 웨이퍼 W의 영역 W1에 화학 결합되어 있는 제1 성분(성분 E1)을 중합시켜, 웨이퍼 W의 영역 W1의 표면에 폴리머 막이 형성된다.
그 후, 제2 성분 공급 기구(5B)로부터는 제2 성분 대신에 N2 가스가 공급되며, 가스 노즐(41)로부터는 N2 가스만이 토출되는 상태로 된다(시간 t4). 이 N2 가스가 퍼지 가스로 되어, 처리 용기(11) 내에서 제1 성분(성분 E1)의 중합에 기여하지 않는 제2 성분(성분 E2)이 퍼지된다.
한편, 본 개시 내용에 따른 기판 처리 시스템에서는, 모노머 M(EDOT 유도체)을 포함하는 성분 E1이 공급된 후 중합 개시제 R(HP)을 포함하는 성분 E2가 공급되기 전에, 웨이퍼 W를 베이크 처리한다. 이 베이크 처리에 의해, 웨이퍼 W의 영역 W2 상에 흡착된 모노머 M(기판에 화학 결합할 수 없는 모노머)이 제거된다(도 4의 (b)~(c) 참조).
베이크 처리의 가열 온도는 특별히 한정되지는 않으나, 30℃ 이상 200℃ 이하일 수 있으며, 50℃ 이상 180℃ 이하일 수도 있으며, 60℃ 이상 170℃ 이하일 수도 있다. 또한, 베이크 처리의 가열 시간은 특별히 한정되지는 않으나, 5초 이상 3분 이하일 수 있으며, 10초 이상 60초 이하일 수도 있다. 또한, 이와 같은 베이크 처리는 습도가 제어된 환경 하에서 행해진다.
전술한 일련의 처리에서는, 가스 노즐(41)로부터 제1 성분(성분 E1)을 포함하는 혼합 가스(1)의 토출, 가스 노즐(41)로부터 N2 가스만의 토출, 그리고, 가스 노즐(41)로부터 제2 성분을 포함하는 혼합 가스(2)의 토출이 이루어진다. 이러한 일련의 처리를 하나의 사이클로 하면, 시간 t4 이후에는 이 사이클이 반복되어 행해지며, 폴리머 막의 두께가 상승한다. 그리고, 소정 횟수의 사이클이 실행되면, 가스 노즐(41)로부터의 가스 토출이 정지된다.
본 개시 내용에 따른 기판 처리 시스템에서는, 제1 성분(성분 E1)이 웨이퍼 W 상에 공급됨으로써, 성분 E1 중의 모노머 M(EDOT 유도체)이 영역 W1의 표면에는 결합되나, 영역 W2의 표면에는 결합되지 않는다. 즉, 본 실시형태에서는, 웨이퍼 W의 영역 W1에 대해 선택적으로 모노머 M(EDOT 유도체)을 화학 결합시킬 수 있다(도 4의 (b)~(c) 참조).
그리고, 웨이퍼 W 상으로 성분 E2가 공급되면, 웨이퍼 W의 영역 W1 상에서 성분 E1 중의 모노머 M(EDOT 유도체)이 중합된다. 이로써, 폴리머 막이 웨이퍼 W의 영역 W1 상에는 형성되나, 웨이퍼 W의 영역 W2 상에는 형성되지 않는다. 즉, 본 개시 내용의 기판 처리 시스템에 의하면, 웨이퍼 W의 영역 W1에 대해 선택적으로 폴리머를 성막시킬 수 있다(공정 S3, 도 4의 (d) 참조).
또한, 본 개시 내용에 따른 기판 처리 시스템에서는, 제2 성분(성분 E2)의 공급이 제1 성분(성분 E1)의 공급 후에 이루어진다(공정 S2, 공정 S3, 도 7 참조). 그리하여, 성분 E2 중의 중합 개시제 R(HP)은 모노머 M(EDOT 유도체)이 화학 결합되는 기판(웨이퍼 W의 영역 W1)에 대해 기체로서(또는 기상(氣相)으로) 접촉하는 것만으로, 모노머의 중합을 개시시킬 수 있다(도 4의 (b)~(d) 참조).
이로써, 성분 E2 중의 중합 개시제 R로는 과산화수소(HP) 등과 같이 비등점이 낮은 것을 사용할 수 있으므로, 중합 개시제로서 염화몰리브덴(MC) 등과 같은 금속 화합물을 사용할 필요가 없다. 따라서, 본 개시 내용의 기판 처리 시스템에 의하면, 성막 후의 폴리머 내에 금속이 잔류하는 것을 억제할 수 있다.
또한, 본 개시 내용에 따른 기판 처리 시스템에서는, 웨이퍼 W의 영역 W1의 표면(Si 계면)이 수소로 종단되어 Si-H기가 구성된다. 수소로 종단된 영역 W1의 표면으로 성분 E1이 공급되면, 웨이퍼 W의 영역 W1의 표면의 Si-H기와 성분 E1 중의 모노머 M(EDOT 유도체)의 비닐기와의 사이에 Si-C 결합(공유 결합)을 형성할 수 있다. 이로써, 성분 E1 중의 모노머 M은 웨이퍼 W의 영역 W1에 공유 결합되므로, 웨이퍼 W(기판)에 대해 효율적으로 화학 결합될 수 있다. 그리하여, 웨이퍼 W의 영역 W1에 대해 선택적인 폴리머 성막을 효율적으로 행할 수 있다.
또한, 성분 E1 중의 모노머 M(EDOT 유도체)은 알케닐기(비닐기)를 가지며, 당해 비닐기는 웨이퍼 W의 영역 W1(산화실리콘보다 높은 유전율을 갖는 Si 계면)에 공유 결합될 수 있다. 그리하여, 성분 E1 중의 모노머 M은 당해 비닐기를 사이에 두고 웨이퍼 W의 영역 W1에 효율적으로 화학 결합될 수 있다. 이로써, 웨이퍼 W의 영역 W1에 대해 선택적인 폴리머 성막을 보다 효율적으로 행할 수 있다.
또한, 본 개시 내용의 기판 처리 시스템에서는, 모노머 M(EDOT 유도체)을 포함하는 성분 E1의 공급 후에 기판의 베이크 처리가 행해짐으로써 기판 상의 불순물을 제거할 수 있다. 특히, 본 실시형태에서는, 웨이퍼 W의 영역 W2의 표면(SiO2 계면)에 흡착된 모노머 M(EDOT 유도체)를 제거할 수 있다. 그리하여, 웨이퍼 W에 화학 결합될 수 없는(폴리머 형성에 기여하지 않는) 모노머 M(EDOT 유도체)이 폴리머 P 성막 후의 기판 상에 잔류하는 것을 방지할 수 있다.
또한, 과산화수소(HP)는 라디칼 개시제의 일종인데, 이 라디칼 개시제는 공역 헤테로고리 화합물 구조를 갖는 모노머 M의 중합 효율을 높일 수 있다. 본 개시 내용의 기판 처리 방법에서는, 중합 개시제 R로서 이와 같은 라디칼 개시제를 사용함으로써, 폴리머 P의 성막 효율을 향상시킬 수 있다. 또한, 라디칼 개시제 중에서도 HP 등과 같은 무기 과산화물 또는 그 밖의 라디칼 개시제인 유기 과산화물, 그리고 아조 화합물 등은, 비등점이 낮으며 또한 화합물 중에 금속이 포함되어 있지 않다. 그러므로, 중합 개시제로서 이와 같은 라디칼 개시제를 사용함으로써, 성막 후에 금속이 잔류하는 문제를 효과적으로 억제할 수 있다.
도8~도14는, 본 개시 내용에 따른 기판 처리 시스템(기판 처리 장치(1))을 이용하여 행해지는 프로세스의 일 예에 대해 설명한다. 도 8에서는, 본 개시 내용에 따른 기판 처리 시스템에 의해 에칭되는 기판(처리 대상 기판 PB)을 준비한다. 구체적으로는, 도 8에 나타내는 바와 같이, 웨이퍼 W, 융기 영역 RA, 제1 영역 W1, 제2 영역 W2, 레지스트 마스크 RM을 갖는 처리 대상 기판 PB를 준비한다.
웨이퍼 W는 실리콘으로 형성되며, 처리 대상 기판 PB의 베이스부를 구성한다. 또한, 용기 영역 RA는 실리콘으로 형성되며, 웨이퍼 W로부터 융기하도록 형성되어 예를 들어 게이트 영역을 구성할 수 있다.
제1 영역 W1은, 질화실리콘(Si3N4)으로 형성되며, 융기 영역 RA의 표면 및 기판 SB의 표면 상에 구비되어 있다. 이 제1 영역 W1은, 도 8에 나타내는 바와 같이, 오목부 R1을 형성하도록 되어 있다 도 8에 나타내는 일 예에서는, 오목부 R1의 깊이가 약 150㎚이며 오목부 R1의 폭은 약 20㎚이다.
제2 영역 W2는, 산화실리콘(SiO2)으로 구성되어 있으며, 웨이퍼 W 및 제1 영역 W1 상에 구비되어 있다. 구체적으로, 제2 영역 W2는, 제1 영역 W1에 의해 형성되어 있는 오목부 R1을 메우고 또한 제1 영역 W1을 덮도록 구비되어 있다. 제2 영역 W2는, 예를 들어 층간 절연막을 구성할 수 있다.
레지스트 마스크 RM은, 제2 영역 W2 상에 형성되며, 제1 영역 W1과 웨이퍼 W에 의해 구성된 오목부 R1의 폭보다 넓은 폭을 갖는 개구 OP를 구비한다. 레지스트 마스크 RM의 개구 OP의 폭은, 예를 들어 60㎚이다. 이러한 레지스트 마스크 RM의 패턴은 포토리소그래피 기술에 의해 형성된다.
도 9에서는, 도 8의 처리 대상 기판 PB에 대해 처리 가스에 의한 에칭을 실시한다. 처리 가스(에칭 가스)는 특별히 한정되지는 않으며, 플루오로카본 가스(C4F6/Ar/O2의 혼합 가스) 등과 같이 일반적으로 사용되는 SiO2의 에칭 가스일 수 있다. 에칭은, 이방성 에칭에 의해 제1 영역 W1의 표면이 노출될 때까지 실시한다. 이로써, 처리 대상 기판 PB에서는 제1 영역 W1의 일부 및 제2 영역 W2의 일부에 의해 오목부 R2가 형성된다(도 9 참조).
도 10에서는, 도 9의 처리 대상 기판 PB에 있어 제1 영역 W1이 노출된 표면에 폴리머 막 PF를 형성한다. 구체적으로는, 전술한 모노머 M(티오펜 유도체)을 처리 대상 기판 PB 상으로 공급하여, 모노머 M을 영역 W1이 노출된 표면에 화학 결합시킨다. 또한, 영역 W1에 모노머 M이 화학 결합된 처리 대상 기판 PB 상에, 전술한 중합 개시제 R(라디칼 개시제)을 공급하여, 모노머 M을 중합시킨다. 이로써, 처리 대상 기판 PB 상의 제1 영역 W1이 노출된 표면에 폴리머 P의 막 PF가 형성(성막)된다(도 10 참조).
도 11에서는, 도 10의 처리 대상 기판 PB에 대해 전술한 처리 가스로 에칭을 추가 실시한다. 이로써, 제1 영역 W1의 측면의 일부가 노출된다. 처리 대상 기판 PB에서는, 제1 영역 W1이 노출된 측면의 일부 및 제2 영역 W2의 표면에 의해 오목부 R3가 형성된다. 이 때, 처리 대상 기판 PB는, 제1 영역 W1이 노출된 표면이 폴리머 막 PF에 의해 보호된 상태에서 제2 영역 W2가 에칭된다. 즉, 폴리머 막 PF는 제1 영역 W1에 대해 보호막으로 된다(도 11 참조).
도 12에서는, 도 11의 처리 대상 기판 PB에 있어 노출된 제1 영역 W1의 측면의 일부에 폴리머 막 PF를 형성한다. 구체적으로는, 전술한 모노머 M(티오펜 유도체)을 처리 대상 기판 PB 상에 추가 공급하여, 모노머 M을 영역 W1이 노출된 측면의 일부에 화학 결합시킨다. 그리고, 영역 W1이 노출된 측면의 일부에 모노머 M이 화학 결합된 처리 대상 기판 PB 상에, 전술한 중합 개시제 R(라디칼 개시제)을 추가 공급하여, 모노머 M을 중합시킨다. 이로써, 처리 대상 기판 PB 상의 제1 영역 W1이 노출된 측면의 일부에도 폴리머 막 PF가 형성(성막)된다(도 12 참조).
도 13에서는, 도 12의 처리 대상 기판 PB에 대해 전술한 처리 가스로 에칭을 추가 실시한다. 이로써, 제1 영역 W1의 측면의 일부가 더 노출된다. 처리 대상 기판 PB에서는, 제1 영역 W1이 노출된 측면의 일부 및 제2 영역 W2의 표면에 의해 형성된 오목부 R3의 깊이가 도 12의 상태보다 더 깊게 된다(도 13 참조). 이 때, 처리 대상 기판 PB는, 제1 영역 W1이 노출된 표면 및 측면의 일부가 폴리머 P의 막 PF에 의해 보호된 상태에서 제2 영역 W2가 에칭된다. 즉, 폴리머 막 PF는 제1 영역 W1이 노출된 측면의 일부에 대해서도 보호막으로 된다(도 13 참조).
그리고, 도 14에 나타내는 바와 같이, 처리 대상 기판 PB의 오목부 R1의 바닥부 BP(웨이퍼 W 표면의 일부)가 노출될 때까지, 도 12 및 도 13의 조작을 반복한다. 구체적으로는, 제1 영역 W1이 노출된 표면 및 측면의 일부가 폴리머 P의 막 PF에 의해 보호된 상태에서 제2 영역 W2를 에칭하여, 오목부 R1을 메우고 있던 제2 영역 W2가 제거되면, 폴리머 막 PF의 성막 및 에칭 조작을 종료한다. 처리 대상 기판 PB에 형성된 오목부 R1은, 예를 들어 배선 매립용 오목부를 구성할 수 있다.
한편, 레지스트 마스크 RM과 그 바로 아래의 제2 영역 W2는, 도 14의 상태까지도 잔존할 수 있다. 잔존하는 이들 레지스트 마스크 RM과 제2 영역 W2는, 그 후 애싱 처리 등에 의해 제거할 수 있다.
전술한 폴리머 막 PF의 성막 처리 및 에칭 처리는, 본 개시 내용에 따른 기판 처리 시스템(기판 처리 장치(1))의 동일한 처리 용기(챔버) 내에서 실시 가능한 구조로 할 수도 있다. 또한, 폴리머 막 PF의 성막 처리 및 에칭 처리는, 각각 다른 장치 구성 또는 장치 기구를 동일 장치 내에 병설시켜 실시할 수도 있다.
본 개시 내용의 기판 처리 시스템에서는, 공급되는 모노머 M이 공역 헤테로고리 화합물(예를 들어, 티오펜) 구조를 포함하며, 모노머 M을 중합시켜 형성된 폴리머 P의 막은 이중 결합의 공역계가 길게 되므로, 전술한 보호막으로서 산화 처리, 스퍼터 등에 대한 내성을 얻을 수 있다.
[실시예]
이하에서, 본 개시 내용에 대해 실시예를 이용하여 구체적으로 더 설명한다. 실시예, 비교예의 측정, 평가를 이하와 같이 실시하였다.
<기판 처리>
도 15에 나타내는 측정용 기판 처리 장치(101)를 이용하여 폴리머 막을 형성한다. 구체적으로는 처리 용기(111) 내의 웨이퍼 W 온도를 소정 온도로 조정하고서, 성분 E1(모노머를 포함하는 가스)과 성분 E2(중합 개시제를 포함하는 가스)를 도 7에 나타내는 바와 같이 교대로 공급하여 웨이퍼 W에 폴리머를 성막한다. 성막은, 도 15에 나타내는 바와 같이, 복수 개의 웨이퍼 W에 대해 동시에 실시한다. 웨이퍼 W로는 직경 300㎜의 실리콘 웨이퍼를 사용한다. 웨이퍼 W의 표면에는 SiH 표면(Si 표면을 수소 종단시킨 것) 영역, SiO2 표면 영역, SiN 표면 영역을 구비하며, 각 영역에 기판 처리를 실시한다. 한편, 성막 온도는 웨이퍼 W의 온도로 하고, 성막 압력은 처리 용기(111) 내 압력으로 한다. 또한, 성막시의 캐리어 가스 및 퍼지 가스는 모두 질소(N2)로 하여 실시한다.
<막 두께>
광학식 박막 및 산란(OCD) 측정 장치(장치명 "n&k Analyser", n&k Technology社 제조)를 이용하여, 웨이퍼 W에 성막된 중합체 막의 막 두께를 측정한다. 측정은, 성막된 웨이퍼 W 면내의 49개소에 대해 실시하고 그 평균 막 두께를 산출한다.
<막 조성>
성막된 폴리머 막에 대해 X선 광전자 분광(XPS) 장치(AXIS-Ultra, Kratos社 제조)로써 막 두께에 대해 깊이 방향의 원소 조성을, 에너지 분산형 X선 분석(EDX) 장치(X-MAX, HORIB社 제조)로써 잔류 미량 금속을 검출한다. 또한, 푸리에 변환 적외 분광 광도계(FT-IR)(FTS-575C, Nanometronics Japan社 제조)의 측정에 의해 모노머 및 폴리머의 주 골격인 탄소 결합 스펙트럼의 브로드(broad)한 정도를 검출하여, 중합의 진행을 판정한다. 즉, 스펙트럼이 브로드(broad)한 경우에는 중합이 진행하고 있다고 판단하며, 스펙트럼이 샤프(sharp)(브로드하지 않음)한 경우에는 중합이 진행하지 않는다고 판단한다.
<표면 선택성>
폴리머 막이 웨이퍼 W의 표면 재질(SiH, SiO2, SiN)에 따라 선택적으로 성막되는지를 확인한다.
[실시예 1]
성막 온도를 150℃로, 성막 압력을 0.8Torr로 조정하며, 제1 성분(성분 E1)에 포함되는 모노머를 티오펜 유도체(EDOT 유도체)로 하고, 제2 성분(성분 E2)에 포함되는 중합 개시제(산화제)를 과산화수소(HP)로 한다. 도 2에 나타내는 바와 같이, 제1 성분이 먼저 공급되고 제2 성분이 나중에 공급되도록 제1 성분 및 제2 성분을 교대로 공급하여, 웨이퍼 W에 폴리머 막을 형성(성막)한다. 실시예 1에 대해, 성막된 중합체의 막 성막 속도를 평가하였다. 결과를 표 1에 나타낸다.
[비교예 1]
제2 성분(성분 E2)에 포함되는 중합 개시제(산화제)로서 과산화수소(HP) 대신에 염화몰리브덴(MC)을 사용하며, 웨이퍼 W의 표면에 제2 성분(성분 E2)을 먼저 공급(도포)하고 제1 성분(성분 E1)을 나중에 공급한 점 이외에는, 실시예 1과 마찬가지로 하여 성막, 평가하였다. 결과를 표 1에 나타낸다.
Figure pat00005
표 1에서, 비교예 1에서는, 잔류 원소로서 중합 개시제(산화제) 유래의 금속(몰리브덴)이 검출된다. 이것은, MoC15가 산화제로서 반응한 후에 비등점이 높은 MoC14로 되기 때문이라고 생각된다. 이에 대해, 실시예 1에서는 기판 처리시에 금속 함유물이 포함되지 않으므로, 당연히 금속이 검출되지 않는다.
또한, 비교예 1에서는, 웨이퍼 W의 재질(SiH, SiO2, SiN)에 관계 없이 폴리머가 성막된다. 이에 대해 실시예 1에서는, 웨이퍼 W의 SiH 표면 및 SiN 표면에 성막되며, SiO2 표면에는 성막되지 않는다.
이상에서 본 개시 내용의 바람직한 실시형태에 대해 상세하게 설명하였으나, 본 개시 내용은 이러한 특정 실시 형태에 한정되지는 것은 아니며, 청구범위에 기재된 개시 범위 내에서 다양한 변형, 변경이 가능하다.
본원은 일본 특허청에 2018년 12월 28일에 출원된 기초 출원 2018-248246호의 우선권을 주장하는 것이며, 그 전체 내용을 참조로써 여기에 원용한다.

Claims (18)

  1. (a) 기판을 제공하는 공정과,
    (b) 상기 기판에 화학 결합하는 상기 모노머를 상기 기판 상으로 공급하는 공정과,
    (c) 상기 모노머가 공급된 상기 기판 상으로 상기 모노머를 중합시키는 개시제를 공급하여 폴리머 막을 형성하는 공정을 포함하는 기판 처리 방법.
  2. 제1항에 있어서,
    상기 기판은 2개 이상의 영역을 가지고,
    상기 2개 이상의 영역 중 적어도 하나의 영역은 산화실리콘보다 높은 유전율을 가지며,
    상기 모노머는 상기 적어도 하나의 영역에 화학 결합하는 것인 기판 처리 방법.
  3. 제2항에 있어서,
    상기 모노머를 공급하는 공정 전에 상기 적어도 하나의 영역을 수소 종단시키는 공정을 포함하는 기판 처리 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 모노머가 알케닐기를 포함하는 것인 기판 처리 방법.
  5. 제4항에 있어서,
    상기 알케닐기가 비닐기인 기판 처리 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 모노머를 공급하는 공정 후에 상기 기판 상의 잔류물을 제거하는 공정을 포함하는 기판 처리 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 모노머는 공역 헤테로고리 화합물 구조를 포함하는 것인 기판 처리 방법.
  8. 제7항에 있어서,
    상기 공역 헤테로고리 화합물 구조가 비공유 전자쌍을 갖는 구조인 기판 처리 방법.
  9. 제8항에 있어서,
    상기 공역 헤테로고리 화합물 구조를 구성하는 공역 헤테로고리 화합물이 티올, 아졸, 옥솔에서 선택되는 적어도 한 종류인 기판 처리 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 개시제가 라디칼 개시제인 기판 처리 방법.
  11. 제10항에 있어서,
    상기 라디칼 개시제가 무기 과산화물, 유기 과산화물, 아조 화합물에서 선택되는 적어도 한 종류인 기판 처리 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 개시제를 공급하는 공정 후에 상기 폴리머 막이 형성된 기판을 에칭하는 공정을 포함하는 기판 처리 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 기재된 기판 처리 방법을 행하는 기판 처리 시스템으로서,
    진공 분위기를 형성할 수 있는 처리 용기와,
    상기 처리 용기 내에 구비되며 기판을 거치하기 위한 거치부와,
    상기 모노머를 상기 처리 용기 내로 공급하는 제1 공급부와,
    상기 개시제를 상기 처리 용기 내로 공급하는 제2 공급부와,
    상기 제1 공급부에서 상기 모노머를 공급한 후에 상기 제2 공급부에서 상기 개시제를 상기 처리 용기 내로 공급하도록 제어하는 제어부를 포함하는 기판 처리 시스템.
  14. 제2항에 있어서,
    상기 적어도 하나의 영역은 실리콘, 수소화실리콘, 질화실리콘의 군에서 선택되는 적어도 한 종류로 구성되는 것인 기판 처리 방법.
  15. 제1항에 있어서,
    상기 기판은 2개의 영역을 가지고,
    상기 2개의 영역 중 하나의 영역은 산화실리콘과 동등하거나 그 이하의 유전율을 가지는 재질로 구성되며,
    상기 2개의 영역 중 다른 하나의 영역은 산화실리콘보다 높은 유전율을 가지는 재질로 구성되며,
    상기 모노머가 상기 다른 하나의 영역에 화학 결합하는 것인 기판 처리 방법.
  16. 제15항에 있어서,
    상기 하나의 영역은 산화실리콘, 산화알루미늄, 산화티탄의 군에서 선택되는 적어도 한 종류로 구성되며,
    상기 다른 하나의 영역은 질화실리콘 및 실리콘에서 선택되는 적어도 한 종류로 구성되는 것인 기판 처리 방법.
  17. 제1항에 있어서,
    상기 (b)의 공정 및 상기 (c)의 공정을 포함하는 사이클을 반복하는 공정을 더 포함하는 기판 처리 방법.
  18. 제17항에 있어서,
    상기 모노머의 공급량 및 중합 조건을 상기 사이클마다 변경하는 기판 처리 방법.
KR1020190173109A 2018-12-28 2019-12-23 기판 처리 방법 및 기판 처리 시스템 KR20200083260A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-248246 2018-12-28
JP2018248246A JP7110090B2 (ja) 2018-12-28 2018-12-28 基板処理方法および基板処理システム

Publications (1)

Publication Number Publication Date
KR20200083260A true KR20200083260A (ko) 2020-07-08

Family

ID=71123086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190173109A KR20200083260A (ko) 2018-12-28 2019-12-23 기판 처리 방법 및 기판 처리 시스템

Country Status (4)

Country Link
US (1) US11538693B2 (ko)
JP (1) JP7110090B2 (ko)
KR (1) KR20200083260A (ko)
TW (1) TW202042305A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220075118A (ko) * 2020-11-27 2022-06-07 한국생산기술연구원 Libs를 이용한 마이크로 led 리페어 방법과 이를 이용한 시스템

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7433016B2 (ja) * 2019-10-28 2024-02-19 東京エレクトロン株式会社 基板処理方法および基板処理システム
CN113013092B (zh) * 2021-02-23 2023-04-07 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN116157899A (zh) * 2021-07-19 2023-05-23 株式会社日立高新技术 半导体制造装置以及半导体制造装置的清洁方法
WO2024106371A1 (ja) * 2022-11-17 2024-05-23 富士フイルム株式会社 修飾基板の製造方法、半導体デバイスの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1053651A (ja) 1996-08-08 1998-02-24 Polymertech Kk 高分子の製造方法
JP2010533219A (ja) 2007-07-09 2010-10-21 インペリアル・イノベ−ションズ・リミテッド 高導電率で安定な透明導電性ポリマー膜

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1461370A1 (en) 2001-12-31 2004-09-29 Honeywell International Inc. Organic compositions
SE0401739D0 (sv) * 2004-07-01 2004-07-01 Boerje Sellergren Polymer films
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
WO2010022565A1 (en) * 2008-08-29 2010-03-04 Peking University Tetrazole derivatives and light sensitive poly(dimethylsiloxane) for complex pattern formation
FR2950080B1 (fr) 2009-09-17 2012-03-02 Essilor Int Procede et dispositif de depot chimique en phase gazeuse d'un film polymere sur un substrat
GB201108334D0 (en) * 2011-05-18 2011-06-29 Schlumberger Holdings Separation of oil droplets from water
JP2014093331A (ja) 2012-10-31 2014-05-19 Tokyo Electron Ltd 重合膜の成膜方法、成膜装置の環境維持方法、成膜装置、並びに電子製品の製造方法
WO2016077844A1 (en) * 2014-11-16 2016-05-19 Nano-Dimension Technologies, Ltd. Double-sided and multilayered printed circuit board fabrication using inkjet printing
TWI662370B (zh) * 2015-11-30 2019-06-11 南韓商羅門哈斯電子材料韓國公司 與外塗佈光致抗蝕劑一起使用之塗料組合物
US20170255096A1 (en) * 2016-03-02 2017-09-07 Jsr Corporation Pattern-forming method
US10115586B2 (en) 2016-05-08 2018-10-30 Tokyo Electron Limited Method for depositing a planarization layer using polymerization chemical vapor deposition
US10794853B2 (en) 2016-12-09 2020-10-06 Applied Materials, Inc. Methods for depositing polymer layer for sensor applications via hot wire chemical vapor deposition
JP7169072B2 (ja) 2017-02-14 2022-11-10 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
WO2018179382A1 (ja) * 2017-03-31 2018-10-04 日立化成デュポンマイクロシステムズ株式会社 感光性樹脂組成物、パターン硬化物の製造方法、硬化物、層間絶縁膜、カバーコート層、表面保護膜及び電子部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1053651A (ja) 1996-08-08 1998-02-24 Polymertech Kk 高分子の製造方法
JP2010533219A (ja) 2007-07-09 2010-10-21 インペリアル・イノベ−ションズ・リミテッド 高導電率で安定な透明導電性ポリマー膜

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220075118A (ko) * 2020-11-27 2022-06-07 한국생산기술연구원 Libs를 이용한 마이크로 led 리페어 방법과 이를 이용한 시스템

Also Published As

Publication number Publication date
US20200211857A1 (en) 2020-07-02
JP7110090B2 (ja) 2022-08-01
JP2020107855A (ja) 2020-07-09
US11538693B2 (en) 2022-12-27
TW202042305A (zh) 2020-11-16
CN111383910A (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
KR20200083260A (ko) 기판 처리 방법 및 기판 처리 시스템
US9414445B2 (en) Method and apparatus for microwave treatment of dielectric films
KR102376831B1 (ko) 산화규소 상의 유전체의 선택적 증착을 위한 방법들
US9478414B2 (en) Method for hydrophobization of surface of silicon-containing film by ALD
JP2624254B2 (ja) シリカ系被膜の膜質改善方法
TW201715609A (zh) 敏感材料上之含鹵化物原子層沉積膜的整合方法
US20140235068A1 (en) Method of manufacturing semiconductor device, apparatus for manufacturing semiconductor device, and non-transitory computer-readable recording medium
US20020123240A1 (en) Electronic device manufacture
TW201700786A (zh) 超薄原子層沉積膜精度厚度控制
JP5507909B2 (ja) 成膜方法
KR101423019B1 (ko) 미세 패턴의 형성 방법
JP2010509445A (ja) 大気圧プラズマ誘導グラフト重合
JP2011511476A (ja) 乾式または液浸リソグラフィを用いる４５ｎｍフィーチャサイズでの、フォトレジスト材料の崩壊およびポイゾニングの解消
KR101131640B1 (ko) 폴리실라잔막의 처리 방법
CN116194838A (zh) 利用有机共反应物的干式沉积光致抗蚀剂
JP5401118B2 (ja) 組成物
CN111383910B (zh) 基板处理方法及基板处理系统
KR100881806B1 (ko) 유기실록산막의 처리 방법 및 장치
Lee et al. On‐Surface RAFT Polymerization using Oxygen to form Triblock Copolymer Brushes
US10418242B2 (en) Substrate treatment method using a block copolymer containing a hydrophilic and a hydrophobic polymers
TWI375272B (en) Manufacturing method of semiconductor device
TW201916368A (zh) 半導體裝置
US11600486B2 (en) Systems and methods for depositing low-κdielectric films
KR20060046296A (ko) 수지, 절연막 형성용 도포액 및 절연막의 제조 방법
KR101003934B1 (ko) 유기실록산막의 처리 방법 및 장치