CN111383910A - 基板处理方法及基板处理系统 - Google Patents

基板处理方法及基板处理系统 Download PDF

Info

Publication number
CN111383910A
CN111383910A CN201911358613.1A CN201911358613A CN111383910A CN 111383910 A CN111383910 A CN 111383910A CN 201911358613 A CN201911358613 A CN 201911358613A CN 111383910 A CN111383910 A CN 111383910A
Authority
CN
China
Prior art keywords
substrate
monomer
substrate processing
processing method
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911358613.1A
Other languages
English (en)
Other versions
CN111383910B (zh
Inventor
浅子竜一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111383910A publication Critical patent/CN111383910A/zh
Application granted granted Critical
Publication of CN111383910B publication Critical patent/CN111383910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/36—Successively applying liquids or other fluent materials, e.g. without intermediate treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2203/00—Other substrates
    • B05D2203/30—Other inorganic substrates, e.g. ceramics, silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一种基板处理方法，其能够解决针对基板选择性地进行成膜、以及抑制成膜后的金属残留中的至少一个问题。该基板处理方法包括：提供基板的工序；向所述基板上供给用于与所述基板化学键结的单体的工序；以及向供给有所述单体的所述基板上，供给用于使所述单体聚合的引发剂，并形成聚合物的膜的工序。

Description

基板处理方法及基板处理系统
技术领域
本公开涉及一种基板处理方法及基板处理系统。
背景技术
在半导体装置的制造工序中，为了形成用于构成装置的元件及布线等，进行用于在半导体晶片等基板上形成聚合物的膜的成膜处理。作为这种成膜处理的方法之一，存在一种方法，其在将用于使单体聚合的氧化剂预先涂布或使该氧化剂吸附在基板上的状态下，向基板上供给单体，并在基板上使各个单体气相沉积聚合，从而在基板表面进行聚合物膜的成膜(例如参见专利文献1及专利文献2)。
<现有技术文献>
<专利文献>
专利文献1：(日本)特开平10-53651号公报
专利文献2：(日本)特表2010-533219号公报
发明内容
<本发明要解决的问题>
本公开的目的在于提供一种基板处理方法，其能够解决针对基板选择性地进行成膜、以及抑制成膜后的金属残留中的至少一个问题。
<用于解决问题的手段>
为了解决上述问题，根据本公开的一个实施方式，提供一种基板处理方法，包括：提供基板的工序；向所述基板上供给用于与所述基板化学键结的单体的工序；以及向供给有所述单体的所述基板上，供给用于使所述单体聚合的引发剂，并形成聚合物的膜的工序。
<发明的效果>
根据本公开的一个实施方式，能够提供一种基板处理方法，其能够解决针对基板选择性地进行成膜、以及抑制成膜后的金属残留中的至少一个问题。
附图说明
图1是示出本公开中的基板处理方法的第1实施方式的工序图。
图2是示出本公开中的基板处理方法的第2实施方式的工序图。
图3是示出本公开中的基板处理方法的第3实施方式的工序图。
图4(a)～图4(e)是利用本公开中的基板处理方法针对具有2个区域的基板进行聚合物的成膜的情况的示意图。
图5(a)～图5(e)是利用本公开中的基板处理方法针对具有1个区域的基板进行聚合物的成膜的情况的示意图。
图6是示出本公开中的基板处理系统的实施方式的基板处理装置的剖面图。
图7是示出本公开中的基板处理系统中的各成分供给的时间的图。
图8是利用本公开中的基板处理系统所蚀刻的基板的剖面图。
图9是图8的基板中的一部分被蚀刻的基板的剖面图。
图10是在图9的基板中的露出的部分处形成有保护膜的基板的剖面图。
图11是图10的基板中一部分进一步被蚀刻的基板的剖面图。
图12是在图11的基板中进一步露出的部分处形成有保护膜的基板的剖面图。
图13是图12的基板中的一部分进一步被蚀刻的基板的剖面图。
图14是利用本公开中的基板处理系统将保护膜去除的基板的剖面图。
图15是用于对本公开中的基板处理方法进行评价的测量用的基板处理装置的概要图。
具体实施方式
以下，参照附图对本公开的实施方式中进行详细说明。需要说明的是，各附图中，针对共同的部分有时会赋予相同的符号并省略说明。
<基板处理方法>
图1是示出本公开中的基板处理方法的第1实施方式的工序图。第1实施方式的基板处理方法是在基板上使单体聚合以形成聚合物的膜的基板处理方法，其包括：向基板上供给用于与该基板化学键结的单体的工序；以及向供给有单体的该基板上，供给用于使单体聚合的聚合引发剂的工序。具体来说，如图1所示，第1实施方式中的基板处理方法包括工序S1、工序S2、工序S3、工序S4、以及工序S5。
在工序S1中，准备被处理基板(以下有时仅称为基板)。被处理基板为本公开的基板处理方法中的基板的示例。被处理基板可以由被进行基板处理，并在上方形成元件或布线图案的半导体晶片(以下称为晶片)构成。需要说明的是，被处理基板不限于这种晶片，也可以由用于制造平板显示器的玻璃基板等构成。
另外，被处理基板可以具有2个以上的区域，并且2个以上的区域中的至少1个区域可以具有高于氧化硅的介电常数。在此，2个以上的区域是指当从基板的上方观察时在平面上排列的区域。另外，在平面上排列的区域可以是于相同平面上排列的区域，也可以是于在基板的厚度方向上具有段差(高度差)的不同平面上排列的区域。
具有高于氧化硅(SiO2)的介电常数是指由介电常数高于SiO2的材料(例如Si(硅)、SiH(氢化硅)、SiN(氮化硅)等)构成。需要说明的是，关于SiO2，存在羟基(OH基)容易键结到其表面(末端)的剩余的键端上的趋势，相比之下，对于Si、SiH、SiN等介电常数高于SiO2的材料，存在羟基(OH基)难以针对其表面(末端)的剩余的键端键结的趋势。
在工序S2中，向被处理基板上供给单体(monomer)。工序S2是在本公开中的基板处理方法中向基板上供给单体的工序的示例。在此，单体为低分子的有机化合物，并且是用于聚合以生成聚合物(高分子)的该聚合物的构成单元。
另外，在本公开中的基板处理方法中，单体是用于与基板进行化学键结的单体。在此，对于化学键的方式并无特别限定，优选为共价键。需要说明的是，可以在化学键中混合有共价键以及共价键以外的化学键(离子键等)，另外，也可以通过共价键来键结一部分单体，并利用分子间力等将另一部分单体物理吸附(以下称为吸附)在基板上。
另外，单体可以与基板所具有的2个以上的区域中的介电常数高于氧化硅的至少1个区域化学键结。具体来说，在基板具有2个区域，一个区域由介电常数等于或低于氧化硅的界面(例如SiO2界面)构成，另一个区域由介电常数高于氧化硅的界面(例如Si界面、SiH界面、SiN界面等)构成的情况下，该单体不能与该一个区域化学键结，但能够与另一个区域化学键结。
另外，单体优选具有烯基。在此，烯基是去掉与烯烃的任意的碳原子键结的一个氢原子而得到的一价的基团，由通式CnH2n-1-表示。在此，n为2以上的整数，另外，该烯基可以被其他的取代基取代。
烯基能够与介电常数高于氧化硅的材料(例如Si、SiH、SiN等)的界面化学键结(共价键结)。因此，单体能够经由该烯基与基板(介电常数高于氧化硅的区域)化学键结(共价键结)。
对于包含在单体中的烯基并无特别限定，例如可以举出乙烯基(vinylgroup)、烯丙基(allyl group)。乙烯基是由通式CH2＝CH-表示并且在不饱和碳原子上具有游离价的基团。烯丙基是由通式CH2＝CHCH2-表示并且在饱和碳原子上具有游离价的基团。作为烯丙基的具体示例，可以举出2-丙烯基(2-propenylgroup)、丙-2-烯-1-基(prop-2-en-1-ylgroup)。其中，作为包含在单体中的烯基，优选乙烯基。
另外，单体具有共轭杂环化合物结构。用于构成共轭杂环化合物结构的共轭杂环化合物是包括以使2个以上的双键夹着1个单键的方式构成的键(共轭双键)的环系化合物之中的、构成环的原子包括碳和碳以外的原子(氧、氮、硫等)的化合物。作为这种共轭杂环化合物，例如可举出由以下通式(1)、(2)表示的化合物。
[化1]
Figure BDA0002336604370000051
在以上通式(1)、(2)中，R是碳数为1～20的烷基。X是N(氮)、O(氧)、以及S(硫)中的任意一种。Y是碳数为1～4且氧数为2以下的氧烷基、碳数为1～4且氮数为4以下的硝烷基、碳数为1～4且硫数为2以下的硫烷基中的任意一种。需要说明的是，在Y为硝烷基的情况下可以含有氧和/或硫，在Y为氧烷基的情况下可以含有氮和/或硫，在Y为硫烷基的情况下可以含有氮和/或氧。
包含在单体中的共轭杂环化合物不限于由以上通式(1)、(2)表示的不饱和五元杂环化合物，也可以是该不饱和五元杂环化合物以外的不饱和五元杂环化合物、不饱和六元杂环化合物、不饱和七元杂环化合物等。其中，优选不饱和五元杂环化合物、不饱和六元杂环化合物，更优选是具有非共有电子对的共轭杂环化合物，进一步优选是选自氮杂茂(吡咯)、氧杂茂(呋喃)、硫杂茂(噻吩)的至少一种共轭杂环化合物，特别优选是选自氮杂茂(吡咯)、硫杂茂(噻吩)的至少一种共轭杂环化合物。
作为氮杂茂(吡咯)的具体示例，可以举出2-乙烯基吡啶、2-甲基-6-乙烯基吡啶、2,4-二乙烯基吡啶、2,5-二乙烯基吡啶、5-乙基-2-乙烯基吡啶、2-(溴甲基)-6-乙烯基吡啶、1,2-二甲基-5-乙烯基吡咯、1,2-二乙烯基-1H-吡咯、1-(4-苯基异氰酸酯)-1H-吡咯。需要说明的是，对于这些氮杂茂，可以使用任意一种或组合使用任意两种以上。
作为硫杂茂(噻吩)的具体事例，可以举出2-乙烯基噻吩、2-丙二烯基噻吩、2-甲基-5-乙烯基噻吩、2-丙基-5-乙烯基噻吩、2-丁基-5-乙烯基噻吩、2-[(1E，3E)-1,3,8-壬三烯-1-基]噻吩、2-乙基-5-[2-(5-乙烯基-2-噻吩基)乙基]噻吩、二噻吩基乙烯、2-甲基-5-[1-(5-乙烯基-2-噻吩基)-2-敌稗]噻吩、3,4-亚乙二氧基噻吩的衍生物。需要说明的是，对于这些硫杂茂，可以使用任意一种或组合使用任意两种以上。
包含共轭杂环化合物的单体能够形成对氧化处理、溅射等具有高抵抗性的聚合物的膜。另外，在共轭杂环化合物中，由于硫杂茂及氮杂茂等具有非共有电子对的共轭杂环化合物的双键的共轭体系较长(即，由单键和双键的较长的循环构成)，因此包含硫杂茂或氮杂茂的单体能够形成对氧化处理、溅射等具有高抵抗性的聚合物的膜。
对于单体的供给量并无特别限定，相对于在基板上被进行基板处理的聚合物的质量可以为105质量％以上且150质量％以下，可以为110质量％以上且140质量％以下，可以为115质量％以上且130质量％以下。
在工序S3中，向在工序S2中被供给有单体的基板上供给聚合引发剂。工序S3是在本公开中的基板处理方法中向基板上供给引发剂的工序的示例。另外，聚合引发剂是在本公开的基板处理方法中用于使单体聚合的引发剂的示例。在此，聚合引发剂是通过光、热等产生自由基、阳离子、阴离子等以使单体氧化并引发单体的聚合(合成聚合物的聚合反应)的化合物或含有该化合物的成分。以下，有时仅将聚合引发剂称为引发剂或氧化剂。
对于聚合引发剂并无特别限定，例如可以使用自由基引发剂。自由基引发剂是通过光或热产生自由基的化合物或含有该化合物的成分。作为聚合引发剂，并无特别限定，例如可以举出无机过氧化物、有机过氧化物、偶氮化合物等自由基引发剂。
需要说明的是，作为聚合引发剂，也可以使用含有氯化钼等金属化合物的聚合引发剂。但是，在需要在半导体装置的结构上防止金属混入的情况下，优选使用不含金属化合物的聚合引发剂。
作为无机过氧化物的具体示例，可以举出过硫酸铵、过氧化氢等。
另外，作为有机过氧化物的具体示例，可以举出过氧化叔丁基、过氧化氢异丙苯、过氧化氢对薄荷烷、过氧化二叔丁基、过氧化叔丁基枯基、过氧化乙酰、过氧化异丁酰、过氧化辛酰、过氧化联苯甲酰、过氧化3,5,5-三甲基己酰、过氧化异丁酸叔丁酯。
此外，作为偶氮化合物的具体示例，可以举出偶氮二异丁腈、偶氮二-2,4-二甲基戊腈、偶氮二环己烷腈、偶氮二异丁酸甲酯。对于这些自由基引发剂，可以使用任意一种或组合使用任意两种以上。
对于聚合引发剂的供给量并无特别限定，相对于向基板上供给的单体的供给量可以为0.01质量％以上且2质量％以下，可以为0.05质量％以上且1.5质量％以下，可以为0.1质量％以上且1.0质量％以下。
在工序S4中，使单体在基板上聚合，并在基板上形成(成膜)聚合物的膜。通过聚合引发剂的供给使化学键结在基板上的单体聚合而生成聚合物。
对于聚合条件并无特别限定，作为聚合温度，可以为20℃以上且180℃以下，可以为30℃以上且170℃以下，可以为60℃以上且160℃以下。另外，作为聚合的反应时间，可以为1分钟～72小时，可以为5分钟～20小时，可以为10分钟～10小时。
另外，聚合物的膜是在基板上形成(成膜)的聚合物的膜。需要说明的是，聚合物的膜厚为任意厚度，可以通过改变单体的供给量、聚合条件(聚合温度等)来进行调整。另外，可以通过在工序S4结束后重复包括工序S2～工序S4的循环，来对聚合物的膜厚进行调整。在此情况下，可以按照每个循环来改变单体的供给量、聚合条件。
需要说明的是，当在工序S4中使单体在基板上聚合时，除了以上的单体、聚合引发剂(氧化剂)之外，还可以供给溶剂(有机溶剂等)、自由基清除剂(聚合终止剂或淬灭剂)、分子量调节剂、交联剂、表面活性剂、稳定剂以及颜料等作为其他添加剂。
在工序S5中，对形成有聚合物的膜的基板进行蚀刻。工序S5是在本公开中的基板处理方法中对基板进行蚀刻的工序的示例。另外，蚀刻是在本公开中的基板处理方法中针对形成有聚合物的膜的基板所进行的蚀刻的示例。
对于蚀刻的方式并无特别限定，例如可以使用干蚀刻、湿蚀刻等。另外，对于聚合物的膜的用途并无特别限定，例如可以用作蚀刻处理中的保护膜(抗蚀剂掩模)。
图2是示出本公开中的基板处理方法的第2实施方式的工序图。需要说明的是，在图2中，针对与图1共同的部分赋予相同的符号并省略说明。
在第2实施方式的基板处理方法中，在供给单体的工序S2之前，包括工序S11。在工序S11中，对基板的表面进行处理。具体来说，对在基板所具有的2个以上的区域之中的介电常数高于氧化硅的至少1个区域进行氢末端化。需要说明的是，工序S11是在本公开中的基板处理方法中进行氢末端化的工序的示例。
在本说明书中，氢末端化是指使氢原子键结到基板(区域)的表面(例如Si界面、SiH界面、SiN界面等)的剩余的键端上，以使该基板(区域)的表面相对于烯基活性化。
被进行氢末端化的基板(区域)的表面例如在Si界面中为Si-H基。当向该类基板表面供给用于进行化学键结的单体(例如具有乙烯基的单体)时，能够在基板表面的Si-H基与单体的乙烯基之间形成Si-C键(共价键)(参见以下反应式(3))。由此，能够将单体键结(化学键结)到基板表面。
[化2]
Figure BDA0002336604370000081
在以上反应式(3)中，R表示碳数为1～20的烷基。
图3是示出本公开中的基板处理方法的第3实施方式的工序图。需要说明的是，在图3中，针对与图1共同的部分赋予相同的符号并省略说明。
在第3实施方式的基板处理方法中，在供给单体的工序S2之后，包括工序S21。在工序S21中，去除基板上的残留物。该类残留物例如是灰尘或尘土等杂质、向基板上所供给的单体中的未键结到基板上的单体等非必要物。
对于在工序S21中去除残留物的工序的方式并无特别限定，例如可以使用对基板进行加热的处理(烘烤处理)、在基板上形成高真空气氛的处理(高真空处理)、利用惰性气体对基板上进行吹扫的处理(吹扫处理)、向基板照射紫外线等的处理(光照射处理)、对基板进行清洗的处理(清洗处理)等。其中，在第3实施方式的工序S21中进行烘烤处理。需要说明的是，该烘烤处理是本公开中的去除残留物的工序的示例。
在第3实施方式中，通过这样的残留物去除来去除基板上的残留物。具体来说，可以将灰尘或尘土等杂质、或者由介电常数等于或低于氧化硅的材料(例如氧化硅等)构成的向基板的区域所供给的单体(未化学键结到基板上的单体)等非必要物去除。利用这样的残留物去除，与基板化学键结的单体(有助于聚合物形成的单体)未被去除，而未与基板化学键结的单体(无助于聚合物形成的单体)被去除。
当在工序S21中的残留物去除的处理为烘烤处理时，对于该烘烤处理的加热条件并无特别限定。需要说明的是，作为烘烤处理的加热条件，例如加热温度可以为30℃以上且200℃以下，可以为50℃以上且180℃以下，可以为60℃以上且170℃以下。另外，烘烤处理的加热时间可以为5秒以上且3分钟以下，可以为10秒以上且60秒以下。另外，该烘烤处理优选在湿度被控制的环境下进行。
图4是利用本公开中的基板处理方法针对具有2个区域的基板进行聚合物的成膜的情况的示意图。在此，使用图4对本公开中的基板处理方法进行说明。在图4(a)中，准备具有2个区域W1、W2的晶片W作为被处理基板(基板)(参见图2、图3的工序S1)。区域W1可以是含有硅或金属的膜。另外，区域W2可以是组成与含有硅或金属的区域W1不同的膜。
在晶片W中，在一个示例中，区域W1由氮化硅(Si3N4)形成，区域W2由氧化硅(SiO2)形成。即，区域W1(氮化硅)的介电常数高于区域W2(氧化硅)的介电常数。并且，晶片W的区域W1被氢进行末端化。具体来说，如图4(a)所示，区域W1的表面由Si-H基(末端基团T)构成(参见图3的工序S11)。除上述之外，区域W1可以由硅(Si)等形成，区域W2可以由氧化铝(Al2O3)或氧化钛(TiO2)等形成。
在图4(b)中，向晶片W上供给作为单体M的具有作为一种烯基的乙烯基的共轭杂环化合物(噻吩)。被供给到晶片W的单体M的一部分通过单体M的乙烯基与区域W1上的末端基团T的共价键而被化学键结到区域W1。另外，单体M的另一部分通过单体M的乙烯基与区域W1的未经由末端基团T的共价键而被化学键结到区域W1。另外，单体M的进一步的另一部分吸附在区域W2上(参见图3的工序S2)。
在图4(c)中，例如对被供给有单体M的晶片W进行烘烤处理。通过该烘烤处理，将吸附在晶片W的区域W2上的单体M(不能与基板化学键结的单体)去除(参见图3的工序S21)。
在图4(d)中，向晶片W上供给作为聚合引发剂R的自由基引发剂。在单体M被化学键结到区域W1的状态下向晶片W上供给聚合引发剂R(参照图3的工序S3)。接着，在图4(e)中，使单体M在晶片W上聚合，并在晶片W上形成(成膜)聚合物P的膜(参见图3的工序S4)。
在图4(e)中，使单体M在晶片W上聚合以合成聚合物P的聚合反应由以下的反应式(4)、(5)表示。需要说明的是，在反应式(4)中，在聚合引发剂R(过氧化氢)的存在下使2种单体M聚合以生成二聚体(dimer)。接着，在反应式(5)中，使在反应式(4)中生成的二聚体(dimer)与n-2个(n为3以上的整数，以下相同)单体M依次聚合从而最终生成由n个单体M聚合而成的聚合物P。
[化3]
Figure BDA0002336604370000101
[化4]
Figure BDA0002336604370000102
需要说明的是，在传统的成膜处理中，由于在供给单体之前供给氧化剂，因此即使当在基板表面存在性状不同的区域时，也会通过氧化剂将基板表面一律地氧化。因此，即使根据原本性状不同的基板区域来选择性地供给能够进行吸附的单体，单体也会一律地进行吸附，难以针对基板选择性地进行聚合物的成膜。
相比之下，在本公开的基板处理方法中，如图4(b)所示，包括向基板上供给用于与晶片W(基板)化学键结的单体M(单体)的工序。另外，如图4(d)所示，包括向被供给有单体的基板上供给用于使单体聚合的聚合引发剂R(引发剂)的工序。并且，如图4(e)所示，使单体在基板上聚合以形成聚合物P(聚合物)的膜。
由此，在本公开中的基板处理方法中，聚合引发剂R(引发剂)的供给是在单体M(单体)的供给之后进行(参见图3的工序S2、工序S3)。因此，当在基板表面存在性状不同的区域，并且该不同的区域中的一部分区域为与单体化学键结的区域时，单体针对该一部分区域被选择性地化学键结。
当在此状态下向基板上供给引发剂时，聚合物的膜形成在化学键结有单体的一部分区域上，未形成在化学键结有单体的其他区域上(参见图3的工序S4)。因此，根据本公开的基板处理方法，能够根据性状不同的基板区域来选择性地对聚合物进行基板处理。因此，根据本公开的基板处理方法，通过根据基板材料来供给单体，从而能够针对基板选择性地进行聚合物的成膜。
具体来说，在本公开中的基板处理方法中，如图4(b)、(c)所示，通过向晶片W上供给用于与晶片W的区域W1化学键结的单体M，从而使单体M针对晶片W键结在区域W1的表面，但未键结在区域W2的表面(参见图3的工序S2)。换言之，在本实施方式中，能够使单体M相对于晶片W的区域W1选择性地化学键结。
并且，当如图4(d)所示向晶片W上供给聚合引发剂R时，如图4(e)所示单体M在晶片W的区域W1上聚合(参见图3的工序S3)。由此，在晶片W的区域W1上形成有聚合物的膜，但在晶片W的区域W2上未形成聚合物的膜(参见图3的工序S4)。换言之，根据本公开的基板处理方法，能够针对晶片W的区域W1选择性地进行聚合物的成膜。
图5是利用本公开中的基板处理方法针对具有1个区域的基板进行聚合物的成膜的情况的示意图。需要说明的是，在图5中，针对与图4共同的部分赋予相同的符号并省略说明。在图5中，在化学键结有单体M的状态下向晶片W的1个区域上供给聚合引发剂R，并形成(成膜)聚合物P。
在传统的成膜处理中，由于聚合引发剂(氧化剂)的供给是在单体的供给之前进行，因此难以仅通过使聚合引发剂作为气体与基板接触(或以气相)来使聚合引发剂均匀地吸附在基板上。另外，在使用金属化合物作为聚合引发剂(氧化剂)的传统的成膜处理中，容易在成膜后的聚合物内残留作为异物的金属。
相比之下，在本公开中的基板处理方法中，如图5所示，聚合引发剂R(引发剂或氧化剂)的供给是在单体M(单体)的供给之后进行。因此，在本公开中的基板处理方法中，仅通过使聚合引发剂R(引发剂或氧化剂)作为气体相对于化学键结有单体M的基板表面的区域(晶片W)进行接触(或以气相)就能够引发单体M的聚合。
另外，由于如上所述仅通过使聚合引发剂R(引发剂或氧化剂)作为气体与基板接触(或以气相)来引发单体M的聚合，因此作为聚合引发剂R(引发剂或氧化剂)能够使用沸点较低的聚合引发剂。因此，在本公开中的基板处理方法中，无需使用金属化合物作为聚合引发剂。因此，根据本公开的基板处理方法，能够对在成膜后的聚合物内残留作为异物的金属的情况进行抑制(参见图5)。
另外，在本公开中的基板处理方法中，晶片W的区域W1的表面(Si界面)被进行氢末端化而形成有Si-H基(参见图3的工序S11)。当向该被进行氢末端化的区域W1的表面供给具有乙烯基的单体M时，能够在晶片W的区域W1的表面的Si-H基与单体的乙烯基之间形成Si-C键(共价键)。由此，由于单体M易于与晶片W的区域W1共价键结，因此能够针对晶片W(基板)有效地进行化学键结。因此，能够针对晶片W的区域W1有效地进行选择性的聚合物的成膜。
另外，单体M具有烯基(乙烯基)，并且该乙烯基能够与晶片W的区域W1(介电常数高于氧化硅的Si界面等)共价键结。因此，单体M能够经由该乙烯基与晶片W的区域W1有效地化学键结。由此，能够针对化学键结有单体M的晶片W的区域W1选择性地形成(成膜)聚合物的膜。
另外，在本公开的基板处理方法中，通过在单体M的供给之后进行基板的烘烤处理，从而能够去除基板上的杂质。特别地，在本实施方式中，能够去除吸附在晶片W的区域W2的表面(SiO2界面)上的单体M。因此，能够防止不能与晶片W化学键结(无助于聚合物形成)的单体M残留在聚合物P成膜后的基板上。
另外，在本公开的基板处理方法中，单体M包括共轭杂环化合物(例如噻吩)的结构，通过使单体M聚合而形成的聚合物P的膜具有双键的共轭体系较长，并且针对氧化处理、溅射等的抵抗性较高的趋势。
另外，自由基引发剂能够提高具有共轭杂环化合物结构的单体M的聚合效率。在本公开的基板处理方法中，由于使用这种自由基引发剂作为聚合引发剂R，因此能够提高聚合物P的成膜效率。另外，自由基引发剂中的无机过氧化物(除了含有金属的无机过氧化物以外)、有机过氧化物以及偶氮化合物等的沸点较低，并且在化合物中不包含金属。因此，通过使用这些自由基引发剂作为聚合引发剂，能够有效地抑制金属在成膜后残留的问题。
<基板处理系统>
图6是示出本公开中的基板处理系统的实施方式的基板处理装置1的剖面图。在本实施方式的基板处理装置1中，进行上述的基板处理方法。具体来说，本实施方式的基板处理装置1具有形成有真空气氛处理容器11、设在处理容器11内并且用于放置基板(晶片W)的载置部(载置台21)、向处理容器11内供给上述单体(第一成分)的第一供给部(第一成分供给机构5A)、向处理容器11内供给上述引发剂(第二成分)的第二供给部(第二成分供给机构5B)、以及以在利用第一供给部供给单体之后利用第二供给部向处理容器内供给引发剂的方式进行控制的控制部(计算机10)。需要说明的是，基板处理装置1是用于实现本公开中的基板处理系统的装置的示例。
处理容器11被构成为圆形的气密的真空容器，并在内部形成真空气氛。在处理容器11的侧壁上设有侧壁加热器12。在处理容器11的顶壁(顶板)上设有顶棚加热器13。处理容器11的顶壁(顶板)的顶面14被形成为水平的平坦表面，并且其温度由顶棚加热器13控制。需要说明的是，在使用能够以较低的温度进行成膜的成分的情况下，无需通过侧壁加热器12、顶棚加热器13进行加热。需要说明的是，构成处理容器11的真空容器的形状不限于圆形，也可以是四边形等其他形状。
在处理容器11内的下部侧设有载置台21。载置台21构成放置有基板(晶片W)的载置部。载置台21被形成为圆形，晶片W被放置在水平形成的表面(上表面)上。需要说明的是，载置台21的形状不限于圆形，也可以是四边形等其他形状。另外，基板不限于晶片W，也可以对平板显示器制造用的玻璃基板等进行处理。
作为晶片W，使用上述具有2个区域W1、W2的晶片W。具体来说，在晶片W中，区域W1由硅(Si)形成，区域W2由氧化硅(SiO2)形成。即，区域W1(硅)的介电常数高于区域W2(氧化硅)的介电常数。另外，晶片W的区域W1被氢进行末端化，晶片W的区域W1的表面由Si-H基(末端基团T)构成(参见图4(a))。
在载置台21中埋设有载置台加热器20。该载置台加热器20能够对放置在载置台21上的晶片W进行加热。需要说明的是，在使用能够在较低温度下进行成膜的成分的情况下，无需通过载置台加热器20进行加热。
载置台21通过设在处理容器11的底面上的支柱22被支撑在处理容器11上。在支柱22的周向的外侧，设有垂直升降的升降销23。升降销23分别被插入沿载置台21的周向以隔开间隔方式设置的通孔中。需要说明的是，在图6中，示出了3个升降销23中的2个。升降销23由升降机构24控制而升降。当升降销23从载置台21的表面突出时，在未图示的搬送机构与载置台21之间进行晶片W的传递。
在处理容器11的侧壁上设有开放的排气口31。排气口31连接至排气机构32。排气机构32经由排气管由真空泵及阀门等构成，并对来自排气口31的排气流量进行调节。通过利用该排气结构32对排气流量等进行调节，从而对处理容器11内的压力进行调节。需要说明的是，在处理容器11的侧壁上，在与排气口31开放的位置不同的位置处，以开闭自如的方式形成有未图示的晶片W的搬送口。
另外，在处理容器11的侧壁上，在与排出口31及未图示的搬送口不同的位置处设有气体喷嘴41。气体喷嘴41向处理容器11内供给上述单体和聚合引发剂。具体来说，单体中包含第一成分(以下称为成分E1)，聚合引发剂中包含第二成分(以下称为成分E2)，并向处理容器11内分别供给各成分(成分E1和成分E2)。
成分E1中包含的单体是用于聚合以生成上述聚合物的单体。在本实施方式中，使用具有烯基(乙烯基)的噻吩的衍生物(以下称为噻吩衍生物)作为成分E1中所包含的单体。具体来说，使用3,4-亚乙二氧基噻吩的衍生物乙烯基被取代的噻吩衍生物(以下称为EDOT衍生物)。需要说明的是，成分E1中包含的单体不限于噻吩衍生物，只要是构成上述单体的第一成分即可。
成分E2中包含的聚合引发剂是用于使成分E1中包含的单体聚合的引发剂(氧化剂)。在本实施方式中，作为成分E2，使用作为自由基引发剂之一的过氧化氢(HP)。需要说明的是，成分E2不限于HP，只要是构成上述聚合引发剂的第二成分即可。
气体喷嘴41构成用于供给用于形成上述聚合物的膜(例如保护膜)的各成分(成分E1和成分E2)的切入部(成分气体供给部)。当从载置台21的中心部进行观察时，气体喷嘴41设在处理容器11的侧壁上的排气口31的相反侧。
气体喷嘴41被形成为从处理容器11的侧壁向处理容器11的中心侧突出的棒状。气体喷嘴41的顶端部从处理容器11的侧壁水平地延伸。各成分(成分E1、成分E2)从在气体喷嘴41的顶端开放的喷出口被喷出至处理容器11内，沿图6所示的点划线的箭头方向流动，并从排气口31被排出。
需要说明的是，气体喷嘴41的顶端部不限于该形状。从提高成膜效率的观点出发，气体喷嘴41的顶端部可以为向着被放置的晶片W向斜下方延伸的形状，也可以为向着处理容器11的顶面14向斜上方延伸的形状。
需要说明的是，如果气体喷嘴41的顶端部为向着处理容器11的顶面14向斜上方延伸的形状，则被喷出的各成分(成分E1、成分E2)在被供给至晶片W之前与处理容器11的顶面14碰撞。需要说明的是，气体在顶面14上碰撞的区域例如是比载置台21的中心更靠近气体喷嘴41的喷出口的位置，并且在俯视观察时为晶片W的端部附近。
当这样使各成分(成分E1、成分E2)与顶面14碰撞后供给到晶片W时，与从气体喷嘴41向晶片W直接供给各成分的情况相比，从气体喷嘴41所喷出的各成分(成分E1、成分E2)移动至晶片W的距离更长。当各成分在处理容器11内的移动距离变长时，各成分在横向上扩散，并以较高的均匀度被供给到晶片W的面内。
需要说明的是，气体喷嘴41不限于如上所述的设在处理容器11的侧壁上的结构，也可以设在处理容器11的顶壁上。另外，相对于气体喷嘴41，排气口31不限于如上所述的设在处理容器11的侧壁上的结构，也可以设置在处理容器11的底面上。需要说明的是，为了以使成分的气流从晶片W的表面的一端侧流向另一端侧的方式形成成分的气流，并在晶片W上以均匀度较高的方式进行成膜，优选如上所述将排气口31、气体喷嘴41设在处理容器11的侧壁上。
从气体喷嘴41喷出的各成分(成分E1、成分E2)的温度为任意的温度，但是从防止在至被供给到气体喷嘴41为止的流路中液化的观点来看，被供给至气体喷嘴41为止的温度优选高于处理容器11内的温度。在此情况下，被喷出到处理容器11内的各成分被降温并被供给至晶片W。通过这样进行降低，使得各成分对晶片W的吸附性变高，有效地进行成膜。另外，从进一步提高成分对晶片W的吸附性的观点来看，处理容器11内的温度优选高于晶片W的温度(或埋置有载置台加热器20的载置台21的温度)。
基板处理装置1具有从处理容器11的外侧连接至气体喷嘴41的气体供给管52。气体供给管52具有上游侧进行分支的气体导入管53、54。气体导入管53的上游侧依次经由流量调节部61、阀门V1被连接至汽化部62。
在汽化部62内，以液体状态储藏有包含上述单体M(EDOT衍生物)的成分E1。汽化部62具有用于对该成分E1进行加热的未图示的加热器。另外，气化部62与气体供给管63A的一端连接，并且气体供给管63A的另一端依次经由阀门V2、气体加热部64与N2(氮)气体供给源65连接。通过该结构，被加热的N2气体被供给至汽化部62以使汽化部62内的成分E1汽化，并且能够将该用于汽化的N2气体与成分E1气体的混合气体1作为第一成分(成分E1)导入至气体喷嘴41。
另外，在气体供给管63A中的气体加热部64的下游侧形成有气体供给管63B。气体供给管63B在阀门V2的上游侧分支，并且该气体供给管63B的下游端经由阀门V3与气体导入管53的阀门V1的下游侧以及流量调节部61的上游侧连接。通过该结构，当未向气体喷嘴41供给上述成分E1(第一成分)时，由气体加热部64加热的N2气体以不经由汽化部62的方式被导入至气体喷嘴41。
需要说明的是，在图6中，第一成分供给机构5A被构成为包括流量调节部61、汽化部62、气体加热部64、N2气体供给源65、阀门V1～V3、气体供给管63A、63B、以及气体导入管53中的流量调节部61的下游侧的部位。第一成分供给机构5A和气体喷嘴41是构成本公开的基板处理系统的一部分的第一供给部的示例。
另外，气体导入管54的上游侧依次经由流量调节部71、阀门V4与汽化部72连接。在汽化部72内以液体状态储藏有上述聚合引发剂R(HP)。汽化部72具有用于对该HP进行加热的未图示的加热器。另外，汽化部72与气体供给管73A的一端连接，并且气体供给管73A的另一端依次经由阀门V5、气体加热部74与N2气体供给源75连接。通过该结构，被加热的N2气体被供给到汽化部72以使汽化部72内的HP汽化，并且能够将该用于汽化的N2气体与HP气体的混合气体2作为第二成分(成分E2)导入至气体喷嘴41。
另外，在气体供给管73A中的气体加热部74的下游侧形成有气体供给管73B。气体供给管73B在阀门V5的上游侧分支，并且该气体供给管73B的下游端经由阀门V6与气体导入管54的阀门V4的下游侧以及流量调节部71的上游侧连接。通过该结构，当未向气体喷嘴41供给成分E2(第二成分)时，由气体加热部74加热的N2气体以不经由汽化部72的方式被导入气体喷嘴41。需要说明的是，在图6中，第二成分供给机构5B被构成为包括流量调节部71、汽化部72、气体加热部74、N2气体供给源75、阀门V4～V6、气体供给管73A、73B、以及气体导入管54中的流量调节部71的下游侧的部位。
在气体供给管52及气体导入管53、54中，为了防止循环中的各成分中的EDOT衍生物及HP液化，例如在各管的周围设有用于对管内进行加热的管道加热器60。利用该管道加热器60，对从气体喷嘴41喷出的成分的温度进行调节。需要说明的是，在本实施方式中，虽然为了便于图示仅在管道的一部分处示出了管道加热器60，但是在整个管道上均设有管道加热器60以防止液化。另外，关于从气体喷嘴41向处理容器11内供给的气体，在以下仅简称为N2气体的情况下，其是指上述以不经由汽化部62、72的方式所供给的单独的N2气体，需要与成分中所包含的N2气体区别。
需要说明的是，气体导入管53、54不限于与气体喷嘴41连接的气体供给管52进行分支的结构，也可以由将第一成分(成分E1)和第二成分(成分E2)彼此独立地供给至处理容器11内的专用的气体喷嘴构成。通过这样构成，从而更有效地抑制至被供给至处理容器11内为止第一成分(成分E1)与第二成分(成分E2)作用或反应而在流路内进行成膜的情况。
另外，基板处理装置1包括作为计算机的控制部10。控制部10具有程序、存储器、CPU。程序内编入有用于进行后述的针对晶片W的处理的指令(各步骤)。该程序可以被存储在例如光盘、硬盘、磁光盘、DVD等中，并且被安装在控制部10中。
该控制部10根据该程序向基板处理装置1的各部分输出控制信号，并控制各部分的动作。具体来说，控制部10以在利用第一成分供给机构5A供给单体之后利用第二成分供给机构5B向处理容器内供给引发剂的方式进行控制。
需要说明的是，在控制部10中，还进行上述控制以外的控制。具体来说，根据从控制部10输出的控制信号来控制排气机构32的排气流量、流量调节部61、71向处理容器11内供给的各气体的流量、来自N2气体供给源65、75的N2气体的供给、针对各加热器的供给电力、升降机构24的升降销23的升降等各个动作。
接着，参照图7对使用上述基板处理装置1对晶片W所进行的处理进行说明。图7是示出本公开中的基板处理系统中的各成分供给的时间的图。需要说明的是，在图7中，仅示出了第一成分(成分E1)及第一成分(成分E1)的供给，并且省略了仅进行N2气体(吹扫气体)的供给的图示。
在基板处理装置1中，晶片W通过未图示的搬送机构被搬入到处理容器11内，并经由升降销23被传递至载置台21。侧壁加热器12、顶棚加热器13、载置台加热器20、管道加热器60各自升温至预定温度。另外，将处理容器11内调节为预定压力的真空气氛。
接着，从第一成分供给机构5A向各自的气体喷嘴41供给包含EDOT衍生物的第一成分(成分E1)气体，从第二成分供给机构5B向气体喷嘴41供给N2气体，在对该些气体进行混合并变成150℃的状态下从气体喷嘴41向处理容器11内喷出(参见图7的时刻t1)。该混合的气体(以下称为混合气体1)中包含第一成分(成分E1)气体和N2气体，并且不包含第二成分(成分E2)气体。
该混合气体1在处理容器11内被冷却至100℃，同时在处理容器11内流动并被供给至晶片W。混合气体1在晶片W上进一步被冷却至80℃，并且将混合气体1中的第一成分供给至晶片W。
需要说明的是，设在基板处理装置1上的各加热器(侧壁加热器12、顶棚加热器13、载置台加热器20)能够起到在从第一成分供给机构5A被供给包含EDOT衍生物的第一成分(成分E1)气体后对晶片W进行加热并进行烘烤处理的加热部的功能。由此，能够将堆积或吸附在晶片W上的灰尘或尘土等杂质、或者被供给到由介电常数等于或低于氧化硅的材料(氧化硅等)所构成的晶片W的区域的单体(不能与晶片W的区域化学键结的单体)等非必要物去除。
吸附在晶片W上的第一成分(成分E1)的一部分与区域W1上的末端基团T共价键结从而化学键结在晶片W的区域W1上。另外，第一成分(成分E1)的另一部分通过以不经由末端基团T的方式与区域W1共价键结从而化学键结在晶片W的区域W1上。另外，第一成分(成分E1)的进一步的另一部分吸附在晶片W的区域W2上(参见图4(b))。
之后，从第一成分供给机构5A供给N2气体来代替第一成分(成分E1)，变成从气体喷嘴41仅喷出N2气体的状态(时刻t2)。该N2气体为吹扫气体，在处理容器11内对未化学键结到晶片W的第一成分进行吹扫。
之后，从第二成分供给机构5B向气体喷嘴41供给包含HP的第二成分(成分E2)，在对该些气体进行混合并变成150℃的状态下从气体喷嘴41喷出(时刻t3)。在该混合的气体(以下称为混合气体2)中包含第二成分(成分E2)气体和N2气体，并且不包含第一成分(成分E1)气体。
关于该混合气体2，也与在时刻t1～t2向处理容器11内所供给的包含第一成分的混合气体1同样，在处理容器11内被冷却，同时在处理容器11内流动并被供给至晶片W，并在晶片W的表面上进一步被冷却。并且，混合气体2中包含的第二成分吸附在晶片W上。
吸附的第二成分(成分E2)使已经化学键结到晶片W的区域W1上的第一成分(成分E1)聚合，在晶片W的区域W1的表面形成聚合物的膜。
之后，从第二成分供给机构5B供给N2气体来代替第二成分，变成从气体喷嘴41仅喷出N2气体的状态(时刻t4)。N2气体为吹扫气体，在处理容器11内对无助于第一成分(成分E1)的聚合的第二成分(成分E2)进行吹扫。
需要说明的是，在本公开中的基板处理系统中，在供给包含单体M(EDOT衍生物)的成分E1之后，在供给包含聚合引发剂R(HP)的成分E2之前，对晶片W进行烘烤处理。通过该烘烤处理，将吸附在晶片W的区域W2上的单体M(不能与基板化学键结的单体)去除(参见图4(b)～图4(c))。
对于烘烤处理的加热温度并无特别限定，可以为30℃以上且200℃以下，可以为50℃以上且180℃以下，可以为60℃以上且170℃以下。另外，对于烘烤处理的加热时间并无特别限定，可以为5秒以上3分钟以下，可以为10秒以上60秒以下。另外，该烘烤处理在湿度被控制的环境下进行。
在上述一系列处理中，进行了从气体喷嘴41喷出包含第一成分(成分E1)的混合气体1、从气体喷嘴41仅喷出N2气体、以及从气体喷嘴41喷出包含第二成分的混合气体2。如果以该一系列处理为1个循环，则在时刻t4之后重复进行该循环，并使聚合物的膜的膜厚增加。然后，当执行了预定次数的循环时，停止从气体喷嘴41喷出气体。
在本公开中的基板处理系统中，通过向晶片W上供给第一成分(成分E1)，使得成分E1中的单体M(EDOT衍生物)键结到区域W1的表面，但不键结到区域W2的表面。换言之，在本实施方式中，能够相对于晶片W的区域W1选择性地化学键结单体M(EDOT衍生物)(参见图4(b)、(c))。
并且，当将成分E2供给到晶片W上时，成分E1中的单体M(EDOT衍生物)在晶片W的区域W1上聚合。由此，聚合物的膜形成在晶片W的区域W1上，而不形成在晶片W的区域W2上。换言之，根据本公开的基板处理系统，能够相对于晶片W的区域W1选择性地进行聚合物的成膜(参见工序S3、图4(d))。
另外，在本公开中的基板处理系统中，第二成分(成分E2)的供给是在第一成分(成分E1)的供给之后进行(参见工序S2、工序S3、图7)。因此，仅通过使成分E2中的聚合引发剂R(HP)作为气体相对于化学键结有单体M(EDOT衍生物)的基板(晶片W的区域W1)进行接触(或以气相)就能够引发单体的聚合(参见图4(b)～(d))。
由此，由于能够使用过氧化氢(HP)等沸点较低的聚合引发剂作为成分E2中的聚合引发剂R，因此无需使用氯化钼(MC)等金属化合物作为聚合引发剂。因此，根据本公开的基板处理系统，能够抑制金属残留在成膜后的聚合物内。
另外，在本公开中的基板处理系统中，晶片W的区域W1的表面(Si界面)被进行氢末端化而形成有Si-H基。当向该被进行氢末端化的区域W1的表面供给成分E1时，能够在晶片W的区域W1的表面的Si-H基与成分E1中的单体M(EDOT衍生物)的乙烯基之间形成Si-C键(共价键)。由此，由于成分E1中的单体M与晶片W的区域W1共价键结，因此能够针对晶片W(基板)有效地进行化学键结。因此，能够针对晶片W的区域W1有效地进行选择性的聚合物的成膜。
另外，成分E1中的单体M(EDOT衍生物)具有烯基(乙烯基)，并且该乙烯基能够与晶片W的区域W1(介电常数高于氧化硅的Si界面等)共价键结。因此，成分E1中的单体M能够经由该乙烯基与晶片W的区域W1有效地化学键结。由此，能够针对晶片W的区域W1更有效地进行选择性的聚合物的成膜。
另外，在本公开的基板处理系统中，通过在包含单体M(EDOT衍生物)的成分E1的供给之后进行基板的烘烤处理，从而能够去除基板上的杂质。特别地，在本实施方式中，能够去除吸附在晶片W的区域W2的表面(SiO2界面)上的单体M(EDOT衍生物)。因此，能够防止不能与晶片W化学键结(无助于聚合物形成)的单体M(EDOT衍生物)残留在聚合物P成膜后的基板上。
另外，过氧化氢(HP)为一种自由基引发剂，该自由基引发剂能够提高具有共轭杂环化合物结构的单体M的聚合效率。在本公开的基板处理方法中，由于使用这种自由基引发剂作为聚合引发剂R，因此能够提高聚合物P的成膜效率。另外，自由基引发剂中的HP等无机过氧化物或作为其他自由基引发剂的有机过氧化物、以及偶氮化合物等的沸点较低，并且在化合物中不包含金属。因此，通过使用这些自由基引发剂作为聚合引发剂，能够有效地抑制金属在成膜后残留的问题。
参照图8～图14对使用本公开中的基板处理系统(基板处理装置1)所进行的过程的示例进行说明。在图8中，准备利用本公开中的基板处理系统所蚀刻的基板(被处理基板PB)。具体来说，如图8所示，准备具有晶片W、隆起区域RA、第一区域W1、第二区域W2、以及抗蚀剂掩模RM的被处理基板PB。
晶片W由硅形成，并且构成被处理基板PB的基部。另外，隆起区域RA由硅形成，以从晶片W隆起的方式形成，并且例如可以构成栅极区域。
第一区域W1由氮化硅(Si3N4)形成，并且设在隆起区域RA的表面以及基板SB的表面上。如图8所示，该第一区域W1以形成凹部R1的方式延伸。在图8所示的示例中，凹部R的深度约为150nm，凹部R1的宽度约为20nm。
第二区域W2由氧化硅(SiO2)构成，并且设在晶片W以及第一区域W1上。具体来说，第二区域W2以填充由第一区域W1所形成的凹部R1并进一步覆盖第一区域W1的方式设置。第二区域W2例如可以构成层间绝缘膜。
抗蚀剂掩模RM形成在第二区域W2上并具有开口OP，开口OP的宽度比由第一区域W1和晶片W所构成的凹部R1的宽度宽。抗蚀剂掩模RM的开口OP的宽度例如为60nm。该抗蚀剂掩模RM的图案通过光刻技术形成。
在图9中，通过处理气体对图8的被处理基板PB进行蚀刻。对于处理气体(蚀刻气体)并无特别限定，可以是碳氟化合物气体(C4F6/Ar/O2的混合气体)等常用的SiO2的蚀刻气体。通过各向异性蚀刻进行蚀刻，直到露出第一区域W1的表面。由此，在被处理基板PB中，由第一区域W1的一部分、以及第二区域W2的一部分形成凹部R2(参见图9)。
在图10中，在图9的被处理基板PB中，在第一区域W1露出的表面上形成聚合物的膜PF。具体来说，向被处理基板PB上供给上述单体M(噻吩衍生物)，以使单体M化学键结到区域W1的露出的表面。此外，向在区域W1中化学键结有单体M的被处理基板PB上供给上述聚合引发剂R(自由基引发剂)，使单体M聚合。由此，在被处理基板PB上的第一区域W1的露出的表面上形成(成膜)聚合物P的膜PF(参见图10)。
在图11中，在图10的被处理基板PB中，通过上述处理气体进一步进行蚀刻。由此，第一区域W1的侧面的一部分露出。在被处理基板PB中，由第一区域W1的露出的侧面的一部分、以及第二区域W2的表面形成凹部R3。此时，在被处理基板PB的第一区域W1的露出的表面被聚合物的膜PF保护的状态下，对第二区域W2进行蚀刻。换言之，聚合物的膜PF为对第一区域W1进行保护的保护膜(参见图11)。
在图12中，在图11的被处理基板PB中，在露出的第一区域W1的侧面的一部分上形成聚合物的膜PF。具体来说，向被处理基板PB上进一步供给上述单体M(噻吩衍生物)，以使单体M化学键结到区域W1的露出的侧面的一部分上。然后，向在区域W1的露出的侧面的一部分化学键结有单体M的被处理基板PB上进一步供给上述聚合引发剂R(自由基引发剂)，使单体M聚合。由此，在被处理基板PB上的第一区域W1露出的侧面的一部分上也形成(成膜)聚合物的膜PF(参见图12)。
在图13中，在图12的被处理基板PB中，通过上述处理气体进一步进行蚀刻。由此，第一区域W1的侧面的一部分进一步露出。在被处理基板PB中，由第一区域W1的露出的侧面的一部分、以及第二区域W2的表面所形成的凹部R3的深度从图12的状态进一步变深(参见图13)。此时，在被处理基板PB的第一区域W1的露出的表面以及侧面的一部分被聚合物P的膜PF保护的状态下，对第二区域W2进行蚀刻。换言之，聚合物的膜PF为对第一区域W1的露出的侧面的一部分也进行保护的保护膜(参见图13)。
然后，如图14所示，重复图12及图13的操作，直到被处理基板PB的凹部R1的底部(晶片W的表面的一部分)BP露出。具体来说，在第一区域W1的露出的表面以及侧面的一部分被聚合物P的膜PF保护的状态下对第二区域W2进行蚀刻，并且去除对凹部R1进行填充的第二区域W2，至此聚合物的膜PF的成膜以及蚀刻的操作结束。在被处理基板PB上形成的凹部R1例如可以构成用于埋入布线的凹部。
需要说明的是，抗蚀剂掩模RM及其正下方的第二区域W2可以残存至图14的状态。残存的该些抗蚀剂掩模RM以及第二区域W2可以通过之后的灰化处理等去除。
上述聚合物的膜PF的成膜处理及蚀刻处理可以被配置为能够在与本公开中的基板处理系统(基板处理装置1)相同的处理容器(腔室)内实施。另外，聚合物的膜PF的成膜处理及蚀刻处理可以通过各自不同的装置结构实施，也可以通过将装置机构同时设置在同一装置内来实施。
在本公开的基板处理系统中，所供给的单体M包括共轭杂环化合物(例如噻吩)的结构，并且通过使单体M聚合而形成的聚合物P的膜的双键的共轭体系较长，因此，作为上述保护膜，可以获得针对氧化处理、溅射等的抵抗性。
[实施例]
以下，进一步使用实施例对本公开进行具体说明。实施例、比较例的测量、评价如下进行。
[基板处理]
使用图15所示的测量用的基板处理装置101形成聚合物的膜。具体来说，将处理容器111内的晶片W的温度调节为预定温度，如图7所示交替地供给成分E1(含有单体的气体)和成分E2(含有聚合引发剂的气体)以在晶片W上进行聚合物的成膜。如图15所示，针对多枚晶片W同时进行成膜。作为晶片W，使用直径为300mm的硅晶片。在晶片W的表面上设有SiH表面(对Si表面进行了氢末端化的表面)的区域、SiO2表面的区域、SiN表面的区域，并且在各区域上进行基板处理。需要说明的是，将成膜温度设为晶片W的温度，将成膜压力设为处理容器111内的压力。另外，以成膜时的载气和吹扫气体均为氮气(N2)的方式进行。
[膜厚]
使用光学薄膜散射法(OCD)测量装置(装置名“n&k Analyser”，n&kTechnology公司制造)对在晶片W上成膜的聚合物的膜的膜厚进行测量。对成膜的晶片W的面内49处进行测量，并计算出其平均膜厚。
[膜组成]
针对所成膜的聚合物的膜，利用X射线光电子能谱(XPS)装置(AXIS-Ultra，Kratos公司制造)对相对于膜厚的深度方向上的元素组成进行检测，并利用能量分散式X射线分析(EDX)装置(X-MAX，HORIB公司制造)对残留微量金属进行检测。另外，通过傅立叶变换红外分光光度计(FT-IR)(FTS-575C，NanometoricsJapan公司制造)的测量对作为单体和聚合物的主要骨架的碳键的光谱的增宽化进行检测，判定聚合的进行。需要说明的是，在光谱较宽的情况下判断为聚合正在进行，在光谱较尖锐(不宽)的情况下判断为聚合未进行。
[表面选择性]
确认是否根据晶片W的表面的材料(SiH、SiO2、SiN)而选择性地进行了聚合物的膜的成膜。
[实施例1]
将成膜温度调节至150℃，将成膜压力调节至0.8Torr，将第一成分(成分E1)中包含的单体设为噻吩衍生物(EDOT衍生物)，将第二成分(成分E2)中包含的聚合引发剂(氧化剂)设为过氧化氢(HP)。如图2所示，以首先供给第一成分然后供给第二成分的方式交替地供给第一成分和第二成分，以在晶片W上形成(成膜)聚合物的膜。针对实施例1，对所成膜的聚合物的膜的成膜速度进行了评价。结果如表1所示。
[比较例1]
除了使用氯化钼(MC)来代替过氧化氢(HP)作为第二成分(成分E2)中所含的聚合引发剂(氧化剂)，以及向晶片W的表面上首先供给(涂布)第二成分(成分E2)然后供给第一成分(成分E1)以外，以与实施例1同样的方式进行了成膜、评价。结果如表1所示。
[表1]
Figure BDA0002336604370000251
根据表1，在比较例1中，作为残留元素检测出源自聚合引发剂(氧化剂)的金属(钼)。认为其原因是MoCl5作为氧化剂反应后变成高沸点的MoCl4。相比之下，在实施例1中，由于在基板处理中不包括含金属物质，因此自然未检测出金属。
另外，在比较例1中，与晶片W的材料(SiH、SiO2、SiN)无关地进行了聚合物的成膜。相比之下，在实施例1中，在晶片W的SiH表面及SiN表面上进行了成膜，在SiO2表面上未进行成膜。
以上，对本公开的优选实施方式进行了详细说明，但是本公开不限于该特定的实施方式，在权利要求书所记载的公开的范围内可以进行各种变形、改变。

Claims (18)

1.一种基板处理方法，包括：
提供基板的工序；
向所述基板上供给用于与所述基板化学键结的单体的工序；以及
向供给有所述单体的所述基板上，供给用于使所述单体聚合的引发剂，并形成聚合物的膜的工序。
2.根据权利要求1所述的基板处理方法，其中，
所述基板具有2个以上的区域，
所述2个以上的区域中的至少1个区域具有高于氧化硅的介电常数，
所述单体与所述至少1个区域化学键结。
3.根据权利要求2所述的基板处理方法，其中，还包括：
在供给所述单体的工序之前，对所述至少1个区域进行氢末端化的工序。
4.根据权利要求2所述的基板处理方法，其中，
所述至少1个区域由选自硅、氢化硅以及氮化硅的至少一种构成。
5.根据权利要求1至4中任一项所述的基板处理方法，其中，
所述单体具有烯基。
6.根据权利要求5所述的基板处理方法，其中，
所述烯基为乙烯基。
7.根据权利要求1至6中任一项所述的基板处理方法，其中，还包括：
在供给所述单体的工序之后，去除所述基板上的残留物的工序。
8.根据权利要求1至7中任一项所述的基板处理方法，其中，
所述单体具有共轭杂环化合物结构。
9.根据权利要求8所述的基板处理方法，其中，
所述共轭杂环化合物结构是具有非共有电子对的结构。
10.根据权利要求9所述的基板处理方法，其中，
构成所述共轭杂环化合物结构的共轭杂环化合物为选自硫杂茂、氮杂茂以及氧杂茂的至少一种共轭杂环化合物。
11.根据权利要求1至10中任一项所述的基板处理方法，其中，
所述引发剂为自由基引发剂。
12.根据权利要求11所述的基板处理方法，其中，
所述自由基引发剂是选自无机过氧化物、有机过氧化物以及偶氮化合物的至少一种自由基引发剂。
13.根据权利要求1至12中任一项所述的基板处理方法，其中，还包括：
在供给所述引发剂的工序之后，对形成有所述聚合物的膜的基板进行蚀刻的工序。
14.根据权利要求1所述的基板处理方法，其中，
所述基板具有2个区域，
所述2个区域中的一个区域由介电常数等于或低于氧化硅的材料构成，
所述2个区域中的另一个区域由介电常数高于氧化硅的材料构成，
所述单体与所述另一个区域化学键结。
15.根据权利要求14所述的基板处理方法，其中，
所述一个区域由选自氧化硅、氧化铝以及氧化钛的至少一种构成，
所述另一个区域由氮化硅和/或硅构成。
16.根据权利要求1所述的基板处理方法，其中，还包括：
重复包括供给所述单体的工序以及供给所述引发剂并形成聚合物的膜的工序的循环的工序。
17.根据权利要求16所述的基板处理方法，其中，
按照每个所述循环来改变所述单体的供给量和聚合条件。
18.一种进行根据权利要求1至17中任一项所述的基板处理方法的基板处理系统，包括：
处理容器，能够形成真空气氛；
载置部，设在所述处理容器内，并且用于放置基板；
第一供给部，向所述处理容器内供给所述单体；
第二供给部，向所述处理容器内供给所述引发剂；以及
控制部，以在利用所述第一供给部供给所述单体之后利用所述第二供给部向所述处理容器内供给所述引发剂的方式进行控制。
CN201911358613.1A 2018-12-28 2019-12-25 基板处理方法及基板处理系统 Active CN111383910B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018248246A JP7110090B2 (ja) 2018-12-28 2018-12-28 基板処理方法および基板処理システム
JP2018-248246 2018-12-28

Publications (2)

Publication Number Publication Date
CN111383910A true CN111383910A (zh) 2020-07-07
CN111383910B CN111383910B (zh) 2024-07-16

Family

ID=71123086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911358613.1A Active CN111383910B (zh) 2018-12-28 2019-12-25 基板处理方法及基板处理系统

Country Status (4)

Country Link
US (1) US11538693B2 (zh)
JP (1) JP7110090B2 (zh)
KR (1) KR20200083260A (zh)
CN (1) CN111383910B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7433016B2 (ja) * 2019-10-28 2024-02-19 東京エレクトロン株式会社 基板処理方法および基板処理システム
KR102449144B1 (ko) * 2020-11-27 2022-10-04 한국생산기술연구원 Libs를 이용한 마이크로 led 리페어 방법과 이를 이용한 시스템
CN113013092B (zh) * 2021-02-23 2023-04-07 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
WO2024106371A1 (ja) * 2022-11-17 2024-05-23 富士フイルム株式会社 修飾基板の製造方法、半導体デバイスの製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1552094A (zh) * 2001-09-03 2004-12-01 ���������ƴ���ʽ���� 有机硅氧烷膜的处理方法及装置
CN1682356A (zh) * 2002-07-15 2005-10-12 日本电气株式会社 有机硅氧烷共聚物膜、其制造方法以及生长装置和使用该共聚物膜的半导体装置
JP2012169645A (ja) * 2012-04-05 2012-09-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理方法並びに基板処理装置
WO2013177541A1 (en) * 2012-05-25 2013-11-28 Applied Materials, Inc. Polymer hot-wire chemical vapor deposition in chip scale packaging
TW201409569A (zh) * 2012-05-28 2014-03-01 Tokyo Electron Ltd 成膜方法（二）
US20140076815A1 (en) * 2011-05-18 2014-03-20 Schlumberger Technology Corporation Separation of oil droplets from water
US20150364321A1 (en) * 2014-06-16 2015-12-17 Air Products And Chemicals, Inc. Alkyl-Alkoxysilacyclic Compounds and Methods for Depositing Films Using Same
KR20160052385A (ko) * 2014-10-31 2016-05-12 제이에스알 가부시끼가이샤 친액부와 발액부를 갖는 기재의 제조 방법, 조성물, 도전막의 형성 방법, 전자 회로 및 전자 디바이스
US20180025917A1 (en) * 2016-07-21 2018-01-25 Tokyo Electron Limited Method of fabricating semiconductor device, vacuum processing apparatus and substrate processing apparatus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1053651A (ja) 1996-08-08 1998-02-24 Polymertech Kk 高分子の製造方法
WO2003057749A1 (en) * 2001-12-31 2003-07-17 Honeywell International Inc. Organic compositions
SE0401739D0 (sv) * 2004-07-01 2004-07-01 Boerje Sellergren Polymer films
GB0713304D0 (en) 2007-07-09 2007-08-22 Imp Innovations Ltd Highly conductive and stable transparent conducting polymer films
US8426313B2 (en) * 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8097639B2 (en) * 2008-08-29 2012-01-17 Peking University Light sensitive PDMS for complex pattern formation
FR2950080B1 (fr) * 2009-09-17 2012-03-02 Essilor Int Procede et dispositif de depot chimique en phase gazeuse d'un film polymere sur un substrat
JP2014093331A (ja) * 2012-10-31 2014-05-19 Tokyo Electron Ltd 重合膜の成膜方法、成膜装置の環境維持方法、成膜装置、並びに電子製品の製造方法
US11039541B2 (en) * 2014-11-16 2021-06-15 Nano Dimension Technologies, Ltd. Double-sided and multilayered printed circuit board fabrication using inkjet printing
TWI662370B (zh) * 2015-11-30 2019-06-11 南韓商羅門哈斯電子材料韓國公司 與外塗佈光致抗蝕劑一起使用之塗料組合物
US20170255096A1 (en) * 2016-03-02 2017-09-07 Jsr Corporation Pattern-forming method
US10115586B2 (en) * 2016-05-08 2018-10-30 Tokyo Electron Limited Method for depositing a planarization layer using polymerization chemical vapor deposition
US10794853B2 (en) * 2016-12-09 2020-10-06 Applied Materials, Inc. Methods for depositing polymer layer for sensor applications via hot wire chemical vapor deposition
US11094535B2 (en) * 2017-02-14 2021-08-17 Asm Ip Holding B.V. Selective passivation and selective deposition
WO2018179382A1 (ja) * 2017-03-31 2018-10-04 日立化成デュポンマイクロシステムズ株式会社 感光性樹脂組成物、パターン硬化物の製造方法、硬化物、層間絶縁膜、カバーコート層、表面保護膜及び電子部品

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1552094A (zh) * 2001-09-03 2004-12-01 ���������ƴ���ʽ���� 有机硅氧烷膜的处理方法及装置
CN1682356A (zh) * 2002-07-15 2005-10-12 日本电气株式会社 有机硅氧烷共聚物膜、其制造方法以及生长装置和使用该共聚物膜的半导体装置
US20140076815A1 (en) * 2011-05-18 2014-03-20 Schlumberger Technology Corporation Separation of oil droplets from water
JP2012169645A (ja) * 2012-04-05 2012-09-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理方法並びに基板処理装置
WO2013177541A1 (en) * 2012-05-25 2013-11-28 Applied Materials, Inc. Polymer hot-wire chemical vapor deposition in chip scale packaging
TW201409569A (zh) * 2012-05-28 2014-03-01 Tokyo Electron Ltd 成膜方法（二）
US20150364321A1 (en) * 2014-06-16 2015-12-17 Air Products And Chemicals, Inc. Alkyl-Alkoxysilacyclic Compounds and Methods for Depositing Films Using Same
KR20160052385A (ko) * 2014-10-31 2016-05-12 제이에스알 가부시끼가이샤 친액부와 발액부를 갖는 기재의 제조 방법, 조성물, 도전막의 형성 방법, 전자 회로 및 전자 디바이스
US20180025917A1 (en) * 2016-07-21 2018-01-25 Tokyo Electron Limited Method of fabricating semiconductor device, vacuum processing apparatus and substrate processing apparatus
CN107644804A (zh) * 2016-07-21 2018-01-30 东京毅力科创株式会社 半导体装置的制造方法、真空处理装置及基板处理装置

Also Published As

Publication number Publication date
US11538693B2 (en) 2022-12-27
US20200211857A1 (en) 2020-07-02
JP2020107855A (ja) 2020-07-09
KR20200083260A (ko) 2020-07-08
CN111383910B (zh) 2024-07-16
TW202042305A (zh) 2020-11-16
JP7110090B2 (ja) 2022-08-01

Similar Documents

Publication Publication Date Title
CN111383910B (zh) 基板处理方法及基板处理系统
US11371136B2 (en) Methods for selective deposition of dielectric on silicon oxide
KR100440233B1 (ko) 반도체 기판 처리방법
KR101475307B1 (ko) 절연막
WO2002045145A2 (en) Uv-free curing of organic dielectrica
JPH09502301A (ja) 半導体ウエハーを処理する方法
KR102239203B1 (ko) 기판 처리 방법, 기억 매체 및 가열 장치
JP5401118B2 (ja) 組成物
US7799843B2 (en) Film
JP2007161784A (ja) 絶縁膜、化合物、膜形成用組成物及び電子デバイス
US7094661B2 (en) Single and dual damascene techniques utilizing composite polymer dielectric film
JP2007254551A (ja) 膜形成用組成物
US8013077B2 (en) Insulating film forming composition and production method of insulating film
JP2007161786A (ja) 重合体、膜形成用組成物、絶縁膜及び電子デバイス
KR20040031036A (ko) 유기실록산막의 처리 방법 및 장치
US7569649B2 (en) Film forming composition, insulating film, and electronic device
JP2010189569A (ja) 多孔質膜
JP2007161778A (ja) 膜形成用組成物
JP2007161782A (ja) 膜形成用組成物、該組成物を用いた絶縁膜及び電子デバイス
JP2007161780A (ja) 膜形成用組成物、該組成物を用いた絶縁膜及び電子デバイス
US20240087881A1 (en) Systems and methods for depositing low-k dielectric films
JP2009227838A (ja) 膜形成用組成物、絶縁膜、及び、電子デバイス
JP2009126887A (ja) シリコーン樹脂の製造方法
JP2008218639A (ja) 絶縁膜
JP2007182559A (ja) 膜、膜形成用組成物及び該膜を有する電子デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant