CN110164754A - 用于形成交联层的方法 - Google Patents

用于形成交联层的方法 Download PDF

Info

Publication number
CN110164754A
CN110164754A CN201910120237.6A CN201910120237A CN110164754A CN 110164754 A CN110164754 A CN 110164754A CN 201910120237 A CN201910120237 A CN 201910120237A CN 110164754 A CN110164754 A CN 110164754A
Authority
CN
China
Prior art keywords
cross
layer
substance
substrate
linkable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910120237.6A
Other languages
English (en)
Other versions
CN110164754B (zh
Inventor
D·吉恩斯
J·多伊斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Katholieke Universiteit Leuven
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Katholieke Universiteit Leuven
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Katholieke Universiteit Leuven, Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Katholieke Universiteit Leuven
Publication of CN110164754A publication Critical patent/CN110164754A/zh
Application granted granted Critical
Publication of CN110164754B publication Critical patent/CN110164754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种在基材(1)上形成用于引导自组装材料自组装的交联层(2)方法，所述方法包括：a)提供具有基材(1)的结构，b)在基材(1)上提供一层可光交联且可热交联的物质(3)，所述物质(3)在交联时适合用于引导所述自组装材料的自组装，c)使所述可交联物质(3)部分地光交联，d)进一步使所述物质(3)热交联，由此形成交联层(2)。

Description

用于形成交联层的方法
技术领域
本发明涉及半导体装置制造领域。更具体地说，本发明涉及定向组装(DSA)领域。
发明背景
在许多实施方式中，DAS是间距倍增技术，其具有在未来微电子装置中制造精细光栅图案时补充光学光刻的潜力。基材上的DSA相关材料的第一涂层是可热交联的聚合物垫，例如可交联聚苯乙烯(X-PS)。随后进行光刻和蚀刻以使交联的垫成形为能够引导微相分离嵌段共聚物膜的自组装的导向图案。
Chi-Chun Liu等人在《大分子》(Macromolecules)2011,44,1876-1885中公开了一个示例，其中公开了一种DSA技术，通过在平坦的硅基材上进行旋涂来沉积可交联的聚苯乙烯，进行热交联，然后通过光刻法来图案化，用成刷聚合物(brush-forming polymer)覆盖，并用自组装嵌段共聚物覆盖。只要硅基材是平坦的，该方法就可以良好实施。
然而，在许多现代微电子装置中的光刻是在已经用电路、绝缘体、蚀刻停止体等图案化的基材顶上进行的，并且在形貌上不是平坦的。因此，大批量制造(HVM)生产流程中普遍存在的主题是在可热交联聚合物正下方使用双层涂层。
双层涂层的下层通常是有机材料，例如旋涂碳(SOC)，其用于使得基材上的任意形貌平面化。双层涂层的上层通常是无机材料，例如旋涂玻璃(SOG)，其提供蚀刻对比度并有助于将其上方的光刻限定特征件转移到下面的基材。该上层通常被称为硬掩模材料。
令人遗憾的是，DSA中使用的许多可热交联聚合物垫(例如X-PS)在被置于常用的硬掩模材料(如SOG)上时会在热交联期间发生脱湿。X-PS可以旋涂在SOG顶上成为光滑的膜，但其本质上是不稳定的，并且当XPS加热到高于其玻璃化转变温度时，膜很快会破裂成微小的液滴(参见图1，上图)。DSA界目前尚无能够在任意基材顶上获得交联聚合物垫的通用策略。特别是，尚无能够在SOG上获得X-PS的通用解决方案。因此，通常使用交联聚合物垫(特别是X-PS)作为导向材料的DSA流程被认为与许多硬掩模材料基本不兼容。不幸的是，这是一个阻碍DSA工业实施的潜在阻碍。因此，本领域需要一种在各种基材(包括但不限于SOG)顶上使导向材料[例如(但不限于)X-PS]进行交联的通用策略。
发明内容
本发明的目的是提供在基材上形成用于引导自组装材料自组装的交联层而不脱湿的良好方法。
本发明实施方式的一个优点是用于引导自组装材料自组装的交联层可以形成在许多基材上而不脱湿，包括在已知特别容易引起脱湿的基材(如SOG基材)上形成而不脱湿。
本发明实施方式的一个优点是用于引导自组装材料自组装的交联层可以形成在许多基材上，但与彻底热交联的相同层相比，不会显著改变交联层的表面性质。这是特别有利的，因为由于引导自组装材料自组装的交联层与自组装材料部分的化学相似从而允许其自组装而通常使用引导自组装材料自组装的交联层。因此通常不希望改变交联层的表面性质。通过使可交联物质仅部分光交联，本发明的实施方式使物质仅暴露于适度的辐射。
本发明的实施方式的一个优点是该方法可以是非常快速的，与现有技术的热交联相比的额外步骤是很快速的，因为仅进行部分交联。
本发明实施方式的一个优点是两个交联步骤(光交联步骤和热交联步骤)可以在相同工具中进行，并且与标准半导体加工兼容。
本发明涉及一种在基材(1)上形成用于引导自组装材料自组装的交联层(2)的方法，所述方法包括：
a)提供具有基材(1)的结构，
b)在基材(1)上提供一层可光交联且可热交联的物质(3)，所述物质(3)在交联时适合用于引导自组装材料的自组装，
c)使该可交联物质(3)部分光交联，
d)进一步使物质(3)热交联，由此形成交联层(2)。
本发明特定和优选的方面在所附独立和从属权利要求中阐述。可以将从属权利要求中的特征与独立权利要求中的特征以及其它从属权利要求中的特征进行适当组合，而并不仅限于权利要求书中明确所述的情况。
虽然本领域中一直存在对方法的改进、改变和发展，但本发明的概念被认为代表了充分新和新颖的改进，包括改变现有实践，导致提供了该性质的更有效的方法。
本发明的上述和其它特性、特征和优点会在下文具体实施方式中结合附图变得显而易见，其通过实例说明本发明的原理。本说明书仅为了举例，而不是限制本发明的范围。下文引用的参考图是指附图。
附图简要说明
图1是根据现有技术(上图)和根据本发明实施方式(下图)的方法的垂直截面示意图。
图2是漂洗后残留在基材上的凝胶分数与曝光剂量的函数图。
图3是漂洗后残留在基材上的凝胶分数的自然对数(Ln)与曝光剂量的Ln的函数图。基于两个最小剂量向低剂量外推描绘为虚线。
图4是根据现有技术进行交联并显示出针孔的XP2VP样品放大10倍的光学显微照片。
在不同的图中，相同的附图标记表示相同或类似的元件。
具体实施方式
将就具体实施方式并参照某些附图对本发明进行描述，但本发明并不受此限制，仅由权利要求书限定。描述的附图仅是说明性的且是非限制性的。在附图中，一些元素的尺寸可能被夸大且未按比例尺绘画以用于说明目的。所述尺寸和相对尺寸不与本发明实践的实际减小相对应。
此外，在说明书和权利要求书中的术语第一、第二、第三等用来区别类似的元件，而不一定是用来描述时间、空间、等级顺序或任何其它方式的顺序。应理解，如此使用的术语在合适情况下可互换使用，本发明所述的实施方式能够按照本文所述或说明的顺序以外的其它顺序进行操作。
此外，在说明书和权利要求书中，术语顶部、底部、之上、之下等用于描述目的，而不一定用于描述相对位置。应理解，如此使用的术语在合适情况下可互换使用，本发明所述的实施方式能够按照本文所述或说明的取向以外的其它取向进行操作。
应注意，权利要求中使用的术语“包含”不应解释为被限制为其后列出的部分，其不排除其它元件或步骤。因此，其应被理解为指出所述特征、集成、步骤或组分的存在，但这并不排除一种或多种其它特征、集成、步骤或组分或其组合的存在或添加。因此，表述“包括部件A和B的装置”的范围不应被限制为所述装置仅由组件A和B构成。其表示对于本发明，所述装置的相关组件仅为A和B。
说明书中提及的“一个实施方式”或“一种实施方式”是指连同实施方式描述的具体特征、结构或特性包括在本发明的至少一个实施方式中。因此，在说明书中各处出现的短语“在一个实施方式中”或“在一种实施方式中”不一定全部指同一个实施方式，但可能全部都指同一个实施方式。此外，具体特征、结构或特性可以任何合适方式在一个或多个实施方式中组合，这对于本领域普通技术人员而言是显而易见的。
除非另有说明，本文所用的术语“可交联”是指该物质包括其中相邻聚合物链可通过产生共价键而连接的聚合物。
类似地，应理解，在本发明的示例性实施方式的描述中，本发明的不同特征有时在单一实施方式、附图或其说明中集合在一起，这是为了简化公开内容并帮助理解本发明的一个或多个不同方面。然而，本公开内容中的方法不应被理解为反映一项发明，请求保护的本发明需要比各权利要求中明确引用的具有更多的特征。并且，如同所附权利要求所反映的那样，发明方面包括的特征可能会少于前述公开的一个单一实施方式的全部特征。因此，具体说明之后的权利要求将被明确地纳入该具体说明，并且各权利要求本身基于本发明独立的实施方式。
此外，当本文所述的一些实施方式包括一些但不包括其它实施方式中所包括的其它特征时，不同实施方式的特征的组合应意在包括在本发明范围内，并且形成不同的实施方式，这应被本领域技术人员所理解。例如，在之后的权利要求中，所请求保护的任何实施方式可以任何组合形式使用。
此外，本文中描述了某些实施方式作为通过计算机系统的处理器或通过实施功能的其它方式实施的方法、或方法元素的组合。因此，具有用于实施该方法或方法元素所需指令的处理器形成了用于进行该方法或方法元素的装置。此外，本文中描述的设备实施方式的元件是用于执行功能的装置的示例，所述功能通过用于实施本发明目的元件进行。
本文的描述中阐述了众多的具体细节。然而应理解，本发明的实施方式可不用这些具体细节进行实施。在其它情况中，为了不混淆对该说明书的理解，没有详细描述众所周知的方法、步骤和技术。
现在通过对本发明若干实施方式的详细描述来描述本发明。很明显，根据本领域技术人员的知识可以构造本发明的其它实施方式，而不背离本发明的真实技术启示，本发明仅受所附权利要求书的限制。
我们现在参考图1。本发明涉及一种在基材(1)上形成用于引导自组装材料自组装的交联层(2)的方法，所述方法包括：
a)提供具有基材(1)的结构，
b)在基材(1)上提供一层可光交联且可热交联的物质(3)，所述物质(3)在交联时适合用于引导自组装材料的自组装，
c)使可交联物质(3)部分光交联，
d)进一步使物质(3)热交联，由此形成交联层(2)。
所提供的包括基材的结构可以是任何结构，但通常是正在构造的半导体装置。
除非另有说明，文中所用的术语“基材”是该结构的一部分，该部分包括将在其上形成交联层的表面。例如，基材可以是固体板(如半导体晶片)，或者可以是其上存在一层或多层(4、5)的固体板(6)。例如，其可以是其上存在SOC层(5)的硅晶片(6)，该SOC层(5)上存在SOG层(4)。
本发明适用于任意基材。实际上，本发明显示出也可以在Si晶片上实施，这通常是没有问题的；以及在SOG层上实施，该SOG层是用于引导自组装材料自组装的层(2)在其上最难交联的基材之一。
基材通常不是由与交联层相同的材料制成，但这并不是必须的。
在一些实施方式中，基材(1)可以包含作为顶层的硬掩模(4)。许多硬掩模是难以形成用于引导自组装材料自组装的交联层(2)的基材。本发明的方法可以用于任意基材，但是对于基材(如Si晶片)，通常能够进行热交联而不脱湿。对于硬掩模而言，并非如此。通常在光刻工艺中用于制造半导体装置的大多数硬掩模非常难涂覆有引导自组装材料自组装的层，并且如果试图进行热交联则通常导致脱湿。一个值得注意的例外是硬掩模氮化硅。例如，X-PS可以在气相沉积的氮化硅硬掩模上进行热交联而不会脱湿。本发明允许在任意硬掩模上进行交联而不脱湿。合适的硬掩模可选下组列表：SOG、SiO2(例如，通过等离子体增强原子层沉积提供)、SiN或无定形碳硬掩模(例如APF)。
在一些实施方式中，硬掩模可以是除氮化硅之外的硬掩模。虽然本发明在氮化硅上可以实施，但纯热交联是对于该基材上X-PS的选择。
硬掩模可以具有任意厚度。例如，硬掩模可以具有5nm至20nm的厚度。
在一些实施方式中，硬掩模(4)可以包含旋涂玻璃顶层。本发明具体用于在SOG顶层上形成用于引导自组装材料自组装的交联层(2)。在本发明的几乎所有已知的已知方法中，由于脱湿，SOG是一种众所周知的难以形成交联层(2)的基材。术语“旋涂玻璃”或“SOG”在下文中应理解为是指二氧化硅有机前体的旋涂液体层，其随后被加热并转变成二氧化硅涂层。仅举几例，合适前体的示例是烷氧基硅烷、烷基烷氧基硅烷、倍半硅氧烷、氢硅氧烷、氢化有机硅氧烷、氢化倍半硅氧烷和乙酰氧基硅烷，以及它们的衍生物和组合。
典型的基材可以包括半导体晶片，例如Si晶片，电路通常已经图案化在其上；在半导体晶片上的旋涂碳(SOC)层，用于提供平面顶面；以及旋涂碳层上的SOG层，用作硬掩模。在这样的典型的基材中，例如，SOC层的厚度可以是50nm至100nm，并且SOG层的厚度可以是5nm至20nm。
理论上，在处于熔融状态的可光交联且可热交联的物质(3)具有由下式确定的负扩散参数S的时候，本发明应当特别有用：S＝γSG-(γSL+γLG)其中，γSG、γSL和γLG分别是固-气表面能、固-液表面能和液-气表面能。为了预测在没有本发明的情况下是否可能发生脱湿的先验，人们需要知道熔融的可交联物质的γLG，基材顶表面γSG，以及熔融的可交联物质和基材顶表面之间的界面张力(γSL)。γSG和γLG可以由液体接触角实验进行测定。γSL通常由脱湿膜的接触角进行测定。于是，在实践中，确定对本发明特别有用的顶部表面/可交联物质组合因此优选通过在不使用本发明并且可交联物质彻底热交联的情况下观察脱湿来通过实验进行确定。
在一些实施方式中，可光交联且可热交联的物质(3)包括含有一种或多种下式所示重复单元的聚合物：
其中Ar是取代或未取代的芳基基团。
Ar基团的示例是苯基(例如，源自苯乙烯的聚合)、吡啶基团(例如，源自2-乙烯基吡啶的聚合)、蒽基团(例如，源自9-乙烯基蒽的聚合)和萘基团(例如，源自2-乙烯基萘)。
当取代时，AR基本可以具有1至5个取代基。Ar基团的取代基的示例是烷基类的酯[优选甲基；烷基任选地被一个或两个芳基(例如苯基)取代；烷基任选地被胺基团(例如氨基、N,N-二甲基氨基、三甲基氯化铵基或N-(甲基氨基乙基)氨基)取代；烷基任选被卤素基团(如氯基团)、-O-CO-烷基(烷基优选为C1-C4烷基)、烷基醚[优选甲基或乙基]取代；其中烷基任选被以下基团取代：芳基(如苯基)、卤素(优选Br、Cl或F)、二苯基膦基、硝基、三卤代甲基(优选卤素为氟)、环丁烯(取代芳基上的两个连续位置，例如，在4-乙烯基苯并环丁烯中)、羧酸、羟基或芳基(优选苯基)。
含有该重复单元的聚合物可以用作用于引导自组装材料自组装的交联层(2)。这至少部分是由于许多自组装材料是包含嵌段的嵌段共聚物，该嵌段含有类似重复单元。交联层与嵌段共聚物的一个嵌段之间的紧密化学对应性是用于引导嵌段共聚物自组装的策略之一。
可用于引入上述重复单元的单体的示例是4-乙酰氧基苯乙烯；4-二苯甲基苯乙烯；4-苄氧基-3-甲氧基苯乙烯；2-溴代苯乙烯；3-溴代苯乙烯；4-溴代苯乙烯；4-叔丁氧基苯乙烯；4-叔丁基苯乙烯；2-氯代苯乙烯；3-氯代苯乙烯；4-氯代苯乙烯；2,6-二氯苯乙烯；2,6-二氟苯乙烯；3,4-二甲氧基苯乙烯；2,4-二甲基苯乙烯；2,5-二甲基苯乙烯；N,N-二甲基乙烯基苄胺；4-(二苯基膦基)苯乙烯；4-乙氧基苯乙烯；2-氟代苯乙烯；3-氟代苯乙烯；4-氟代苯乙烯；4-[N-(甲基氨基乙基)氨基甲基]苯乙烯；3-甲基苯乙烯；4-甲基苯乙烯；3-硝基苯乙烯；4-乙烯基苯甲酸五氟苯基酯；2,3,4,5,6-五氟苯乙烯2-(三氟甲基)苯乙烯；3-(三氟甲基)苯乙烯；4-(三氟甲基)苯乙烯；2,4,6-三甲基苯乙烯；3-乙烯基苯胺；4-乙烯基苯胺；4-乙烯苯甲醚；9-乙烯基蒽；4-乙烯基苯并环丁烯；3-乙烯基苯甲酸；4-乙烯基苯甲酸；4-乙烯基苄基氯；(乙烯基苄基)三甲基氯化铵；4-乙烯基联苯；和2-乙烯基萘。
不落入上式的其它合适单体是α-溴代苯乙烯；1,3-二异丙烯基苯；2,4-二苯基-4-甲基-1-戊烯；2-异丙烯基苯胺；3-异丙烯基-α,α-二甲基苄基异氰酸酯；或α-甲基苯乙烯。
在一些实施方式中，聚合物包含聚合的苯乙烯重复单元，其中，苯环是取代或未取代的。这种聚合物是最常用的引导自组装材料自组装的交联层，因为自组装材料通常是具有聚苯乙烯嵌段的嵌段共聚物。该自组装材料的典型示例是包含聚苯乙烯(PS)嵌段和聚甲基丙烯酸甲酯(PMMA)嵌段的嵌段共聚物(PS-b-PMMA)。本发明实施方式的一个非常典型的示例包括：具有SOG顶表面的基材，在步骤b)中提供可光交联且可热交联的聚苯乙烯以及在步骤e)中提供的PS-b-PMMA。
在一些实施方式中，聚合物可以包含赋予其可热交联性的重复单元。例如，重复单元可以由选自如下列表的单体共聚获得：4-乙烯基苯并环丁烯、(甲基)丙烯酸缩水甘油酯和4-乙烯基苄基叠氮。当然，可以使用赋予可热交联性的许多其它单体。
在本发明中可用的聚合物的两个示例是由苯乙烯和4-乙烯基苯并环丁烯共聚得到的无规共聚物；或由2-乙烯基吡啶和4-乙烯基苯并环丁烯共聚得到的无规共聚物。已经观察到两种聚合物在SOG上热交联时都会脱湿。例如，由苯乙烯和4-乙烯基苯并环丁烯共聚得到的无规共聚物可包含90-95摩尔％由苯乙烯得到的重复单元和5-10摩尔％由4-乙烯基苯并环丁烯得到的重复单元。
优选地，可交联物质不包含在光交联步骤中不能存活的侧基。
该物质可以通过任意涂布技术提供在基材上，但优选旋涂。
该物质作为一个层提供在基材上。在一些实施方式中，在步骤b中沉积的可光交联且可热交联的物质层具有小于100nm的厚度。适用于本发明的典型厚度为5nm至20nm。
在步骤b和步骤c之间，可交联物质层可以进行加热[温和烘烤]以去除溶剂。例如，这可以在80至120℃的温度下进行至少30秒的时间，例如30秒至2分钟。虽然该温和烘烤步骤不是必须的，但是光交联步骤中使用的UV剂量越低越有利。例如，低于10mJ/cm2的UV剂量是非常有利的。
在一些实施方式中，使可交联物质部分光交联的步骤c用1mJ/cm2至1000mJ/cm2、优选2mJ/cm2至300mJ/cm2、更优选10mJ/cm2至100mJ/cm2的能量进行。优选保持低于400mJ/cm2，因为在该剂量下已观察到交联物质的表面能变化。
在一些实施方式中，选择进行光交联的波长优选包含在物质的吸收光谱中。例如，聚苯乙烯基本上吸收低于300nm的光，因此优选使用波长低于300nm的UV辐射。
在一些实施方式中，步骤c可以在惰性气氛下进行。例如，可以使用Ar、N2气氛，或者步骤c可以在真空下进行。步骤c也可以在空气中进行，但是这是不太优选的，因为在该情况下所述物质光氧化降解的可能性更大。
在一些实施方式中，步骤c)可以持续小于1分钟。这通常足以提供使物质部分交联所需的辐射剂量。更典型地，步骤c)可持续小于30秒，或小于5秒。例如，步骤c)可以持续0.5秒至5秒。
在进行热交联之前，可以用另一层可交联物质涂覆部分光交联的层。这允许增加最终交联层的厚度。
最后的热交联步骤是必要的，以确保在随后的定向自组装步骤中交联的膜不会被洗掉。以加热手段实施该步骤具有保持交联膜表面性质的优点。用UV使膜彻底交联将大幅改变交联膜的表面性质。
热交联通常在超过物质的玻璃化转变温度的温度下进行。最典型地，根据赋予聚合物热交联性的重复单元的类型来选择温度。在可交联聚苯乙烯(例如当聚苯乙烯包含由4-乙烯基苯并环丁烯共聚获得的重复单元时)的情况下，例如，温度可以选自230℃至350℃，优选250℃至350℃。
在一些实施方式中，步骤d可导致物质(3)的完全交联，例如，一致的凝胶分数。
在一些实施方式中，热交联步骤的持续时间可以是例如1分钟至10分钟。
热交联步骤优选在惰性气氛(参见步骤b)下进行，但是其也可以在空气中进行，虽然这是不太优选的。
在一些实施例中，热交联步骤d)可以在步骤c)之后直接进行。例如，其可以在将自组装材料沉积于其上之前进行。
步骤d后获得的交联层通常是不可溶的。其适用于引导自组装材料的自组装。在一些实施方式中，交联层在用于引导自组装之前可以进行图案化。
在一些实施方式中，所述方法还包括在步骤d之后的步骤e)：在交联层(2)上提供另外一层可光交联且可热交联的物质(3)，并且使其彻底热交联。添加该第二层的优点在于该第二层并未光交联，因此其表面根本没有被辐射改变。该第二层形成在相同性质的第一层上，其脱湿倾向低，因此无需在热交联步骤之前使用光交联步骤。然而，以至少300mJ的剂量使第一层光交联从而进一步降低第一层上的第二层脱湿的倾向可能是有利的。
在一些实施方式中，所述方法还可包括在步骤d)之后和在步骤e)(如存在)之后的步骤f)：在交联的物质(2)上提供自组装材料。
通常根据交联层的性质选择可用于本发明上下文的自组装材料。通常有利的是，为自组装材料选择嵌段共聚物，该嵌段共聚物具有对交联层具有更大化学亲和性的嵌段以及对交联层具有较小亲和性的嵌段。为此，其中一个嵌段可包含也存在于交联层中的重复单元。例如，其中一个嵌段可以包含大于50原子％，优选大于90原子％的重复单元，该重复单元以大于50原子％、优选大于90原子％的比例分别存在于交联层中。
在将自组装材料沉积在交联层上(图案化或未图案化)之后，通常通过对自组装材料退火来触发自组装。这通常导致自组装材料中的相分离。在一些实施方式中，该相分离可以采用由交替的薄片形成的层状结构的形式，所述交替的薄片的化学组成在嵌段共聚物的第一嵌段组成和第二嵌段组成之间交替。下一个步骤通常是选择性去除一个嵌段，留下沟槽，沟槽的壁由剩余的嵌段制成。然后，这些沟槽可用于蚀刻基材顶部中的沟槽(例如，在硬掩模中，随后通过光刻转移到半导体晶片)。
实施例：
用于以下示例的工具是Lithius Pro-Z轨道(Lithius Pro-Z track)[东京电子公司(Tokyo Electron)]
实施例1：在硅晶片上形成单层的交联聚苯乙烯。
为了在厚度为7.5-8.0nm的单层X-PS交联期间避免脱湿，实施以下步骤：将可交联聚苯乙烯AZEMBLYTM NLD-128以1500RPM旋涂到硅晶片上。聚合物膜在100℃温和烘烤1分钟以去除溶剂，然后，用λ＝173nm的UV光在N2吹扫的室中进行毯式辐照(blanket-irradiated)。剂量为90mJ/cm2，其采用<5s的时间进行施加并且接近可编程到工具中的最小可能剂量。这导致部分交联。交联度通过如下方式进行评估：在单独的Si基材上重复这些第一步骤，然后测定膜厚度，通过以1500rpm旋转45秒在膜上分配丙二醇单甲醚乙酸酯(PGMEA)来冲洗膜，然后再次测定膜厚度，并对冲洗前后的膜厚度进行比较。所获得的比率(以％表示)给出了交联度的指示，并且在本文中称为残留凝胶分数。残留凝胶分数的存在是脱湿将不会发生的良好指示。在毯式辐照后，部分交联的膜在N2气氛中在315℃下猛烈烘烤(hard bake)5分钟并使其完全不溶。没有观察到脱湿。
实施例2：在硅晶片上形成单层的交联聚苯乙烯而无需温和烘烤。
为了在厚度为7.5-8.0nm的单层X-PS交联期间避免脱湿，实施以下步骤：将可交联聚苯乙烯AZEMBLYTM NLD-128以1500RPM旋涂到硅晶片上。聚合物膜不进行温和烘烤，并且用λ＝173nm的UV光在N2吹扫的室中直接进行毯式辐照。剂量为90mJ/cm2，其采用<5s的时间进行施加并且接近可编程到工具中的最小可能剂量。这导致部分交联。随后，膜在N2气氛中在315℃下猛烈烘烤5分钟并使其变为完全不溶。
实施例3：用非常低的辐照剂量在硅晶片上形成单层的交联聚苯乙烯。
为了在厚度为7.5-8.0nm的单层X-PS交联期间避免脱湿，实施以下步骤：将可交联聚苯乙烯AZEMBLYTM NLD-128以1500RPM旋涂到硅晶片上。聚合物膜在100℃温和烘烤1分钟以去除溶剂，然后，用λ＝173nm的UV光在N2吹扫的室中进行毯式辐照。在光源和样品之间使用衰减屏，以提供2mJ/cm2的剂量。或者，可以通过用更小功率的光源替代该光源而不使用衰减屏，来提供该剂量。这导致部分交联。随后，膜在N2气氛中在315℃下猛烈烘烤5分钟并使其变为完全不溶。
实施例4：在硅晶片上形成单层的交联聚苯乙烯而无需惰性气氛。
为了在厚度为7.5-8.0nm的单层X-PS交联期间避免脱湿，实施以下步骤：将可交联聚苯乙烯AZEMBLYTM NLD-128以1500RPM旋涂到硅晶片上。聚合物膜在100℃温和烘烤1分钟以去除溶剂，然后，用λ＝173nm的UV光在1个大气压的空气下在室中进行毯式辐照。剂量是1mJ/cm2。这导致部分交联。随后，膜在1个大气压的空气下在315℃下猛烈烘烤5分钟并使其变为完全不溶。
实施例5和6：用提高的曝光剂量在硅晶片上形成单层的交联聚苯乙烯。
用180mj/cm2和400mj/cm2的曝光剂量重复实施例1。没有观察到脱湿。在180mj/cm2的情况下，凝胶分数为83％。在400mj/cm2的情况下，凝胶分数为96％，并且X-PS的表面能高于根据实施例1交联的X-PS。
图2总结了在实施例1、5和6中在不同曝光剂量下观察到的残留凝胶分数。图3根据残留凝胶分数相对于剂量的函数关系进行了外推。从该外推可以看出，估计2mJ/cm2的剂量导致10％的残留凝胶分数。聚合物膜的凝胶分数在其从初始凝胶向极高剂量下获得的假平衡凝胶分数推进的时候通常根据指数式衰减动力学随剂量增加而增加。因此，在对数-对数图上向后外推是对以较低剂量存在的凝胶分数进行估算的的有效方法。
实施例7：在SOG层上形成单层的交联聚苯乙烯。
我们参考图1(下图)。为了在厚度为7.5-8.0nm的单层X-PS(3)交联期间避免脱湿，实施以下步骤：将可交联聚苯乙烯AZEMBLYTM NLD-128(3)以1500RPM旋涂到Si/SOC(75nm)/SOG(10nm)(4)基材(1)上。聚合物膜(3)在100℃温和烘烤1分钟以去除溶剂，然后，用λ＝173nm的UV光在N2吹扫的室中进行毯式辐照。剂量为90mJ/cm2，其采用<5s的时间进行施加并且接近可编程到工具中的最小可能剂量。这导致部分交联。在该曝光后，残留凝胶分数为60％。随后，膜在N2气氛中在315℃下猛烈烘烤5分钟并使其变为完全不溶。没有发生脱湿。
实施例8：在SOG层上形成第二层交联聚苯乙烯。
从实施例7结束时获得的完全不可溶的膜开始，将第二层可交联聚苯乙烯AZEMBLYTM NLD-128以1500RPM旋涂于该膜上。第二聚合物膜(3)在100℃下温和烘烤1分钟以去除溶剂。随后，膜在N2下在315℃再烘烤5分钟。这些条件导致来自实施例7结束时得到的完全不溶的膜的第二X-PS层自憎脱湿。然而，当实施例7中使用的剂量增加以使第一层XPS光化学改性时，第二X-PS层不会脱湿，如实施例6中所述。该实施例用不同剂量辐照第一层来进行重复。在180mJ的情况下，仍然发生了一定的脱湿，并且在400mJ时，没有发生任何脱湿。这也意味着400mJ改变了X-PS的表面能，并且因此当形成单个X-PS交联层时，优选在低于该剂量下实施。该过程产生了厚度是由单层X-PS获得的X-PS膜厚度两倍的X-PS膜。
实施例9：在SOG层上形成单层的交联2-乙烯基吡啶和4-乙烯基苯并环丁烯无规共聚物(XP2VP)。
我们参考图1。为了在厚度为13nm的单层XP2VP交联期间避免脱湿，实施以下步骤：将无规共聚物(3)以1500RPM旋涂到Si/SOC(65nm)/SOG(10nm)(4)基材(1)上。聚合物膜(3)在100℃温和烘烤1分钟以去除溶剂，然后，用λ＝173nm的UV光在N2吹扫的室中进行毯式辐照。剂量为90mJ/cm2，其采用<5s的时间进行施加并且接近可编程到工具中的最小可能剂量。这导致部分交联。随后，膜在N2气氛中在315℃下猛烈烘烤5分钟。没有观察到脱湿、甚至部分脱湿也没有观察到。
实施例10(比较例)：在SOG层上形成单层的热交联的2-乙烯基吡啶和4-乙烯基苯并环丁烯无规共聚物。
实施以下步骤：将无规共聚物(3)以1500RPM旋涂到Si/SOC(65nm)/SOG(10nm)(4)基材(1)上。聚合物膜(3)在100℃温和烘烤1分钟以去除溶剂，然后，膜在N2气氛中在315℃下猛烈烘烤5分钟。由于部分脱湿，膜中出现针孔(参见图4)。尽管具有比X-PS AZEMBLYTMNLD-128高得多的表面能，但是热交联的XP2VP虽然没有完全脱湿，但仍部分脱湿，从而显示出不可接受的针孔(超过2000个每平方厘米)。
实施例11(比较例)：通过热交联在SOG层上形成单层的交联聚苯乙烯。
我们现在参考图1(上图)。实施以下步骤：将可交联聚苯乙烯AZEMBLYTM NLD-128(3)(7.5-8nm)以1500RPM旋涂到Si/SOC(75nm)/SOG(10nm)(4)基材(1)上。聚合物膜(3)在100℃温和烘烤1分钟以去除溶剂，然后，膜在N2气氛中在315℃下猛烈烘烤5分钟并使其变为完全不溶。发生脱湿。
实施例12：在光交联的第一聚苯乙烯层上形成第二层交联聚苯乙烯。
为了通过“双层”策略获得7.5-8.0nm厚的XPS涂层，将可交联聚苯乙烯AZEMBLYTMNLD-128以1500RPM旋涂到硅晶片上，在100℃下温和烘烤1分钟，并用90mJ的UV光进行毯式辐照。在晶片以1500RPM在旋涂模块中旋转的同时用丙二醇单甲醚乙酸酯(PGMEA)冲洗晶片45秒后，保留了5.7nm厚的残余的光交联XPS层。以1500RPM旋涂第二层可交联聚苯乙烯AZEMBLYTM NLD-128，并在250℃热板上烘烤43秒。通过PGMEA再次冲洗晶片并在N2气氛中在315℃下猛烈烘烤5分钟以实现完全交联。为了使新批次的可交联聚苯乙烯AZEMBLYTM NLD-128获得相同最终目标厚度，对旋涂旋转速度进行调节。
应理解，虽然本文已对本发明装置的优选实施方式、特定构造和构型以及材料进行了讨论，可对形式和细节进行各种改变或修改，而不背离本发明的范围。例如，上面给出的任何方案仅仅代表可以使用的过程。可以从框图中添加或删除功能，并且可以在功能块之间交换操作。可以对所述方法增加或减少步骤而不背离本发明的范围。

Claims (15)

1.一种在基材(1)上形成用于引导自组装材料自组装的交联层(2)的方法，所述方法包括：
a)提供具有基材(1)的结构，
b)在基材(1)上提供一层可光交联且可热交联的物质(3)，所述物质(3)在交联时适合用于引导所述自组装材料的自组装，
c)使所述可交联物质(3)部分地光交联，
d)进一步使所述物质(3)热交联，由此形成所述交联层(2)。
2.如权利要求1所述的方法，其中，所述基材(1)包含作为顶层的硬掩模(4)。
3.如权利要求1或2所述的方法，其中，所述硬掩模(4)包括旋涂玻璃顶层(4)。
4.如前述权利要求中任一项所述的方法，其中，可光交联且可热交联的物质(3)包括含有以下重复单元的聚合物：
其中Ar是取代或未取代的芳基基团。
5.如权利要求4所述的方法，其中，聚合物包含聚合的苯乙烯重复单元，其中苯环是取代或未取代的。
6.如权利要求4或5所述的方法，其中，聚合物包含赋予其可热交联性的重复单元。
7.如权利要求6所述的方法，其中，重复单元由选组如下列表的单体共聚获得：4-乙烯基苯并环丁烯、(甲基)丙烯酸缩水甘油酯和4-乙烯基苄基叠氮。
8.如前述权利要求中任一项所述的方法，其中，在步骤b中沉积的可光交联且可热交联的物质层具有小于100nm的厚度。
9.如前述权利要求中任一项所述的方法，其中，使可交联物质部分光交联的步骤c用1mJ/cm2至1000mJ/cm2、优选10mJ/cm2至300mJ/cm2的能量进行。
10.如前述权利要求中任一项所述的方法，其中，步骤c在惰性气氛下进行。
11.如前述权利要求中任一项所述的方法，其中，步骤c)持续不到1分钟。
12.如前述权利要求中任一项所述的方法，其中，步骤d导致物质(3)的完全交联。
13.如前述权利要求中任一项所述的方法，其中，所述方法还包括在步骤d之后的步骤e)：在交联层(2)上提供另外一层可光交联且可热交联的物质(3)，并且使其彻底热交联。
14.如前述权利要求中任一项所述的方法，其中，所述方法还包括在步骤d)之后和在步骤e)——如果存在——之后的步骤f)：在交联的物质(2)上提供自组装材料。
15.如前述权利要求中任一项所述的方法，其中，热交联步骤d)在步骤c)之后直接进行。
CN201910120237.6A 2018-02-16 2019-02-18 用于形成交联层的方法 Active CN110164754B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18157203.3 2018-02-16
EP18157203.3A EP3528045A1 (en) 2018-02-16 2018-02-16 Method for forming a cross-linked layer

Publications (2)

Publication Number Publication Date
CN110164754A true CN110164754A (zh) 2019-08-23
CN110164754B CN110164754B (zh) 2022-04-01

Family

ID=61231157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910120237.6A Active CN110164754B (zh) 2018-02-16 2019-02-18 用于形成交联层的方法

Country Status (3)

Country Link
US (1) US10840090B2 (zh)
EP (1) EP3528045A1 (zh)
CN (1) CN110164754B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202340270A (zh) * 2021-12-02 2023-10-16 德商馬克專利公司 用於具改良的基材相容性之定向自組裝(dsa)中的新穎中性層及疏水性釘紮墊材料之開發

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521090B1 (en) * 2008-01-12 2009-04-21 International Business Machines Corporation Method of use of epoxy-containing cycloaliphatic acrylic polymers as orientation control layers for block copolymer thin films
US20100124629A1 (en) * 2008-11-19 2010-05-20 Padma Gopalan Photopatternable imaging layers for controlling block copolymer microdomain orientation
CN102391531A (zh) * 2011-07-04 2012-03-28 北京航空航天大学 静电自组装多层膜及其制备方法
US9879152B2 (en) * 2015-10-21 2018-01-30 International Business Machines Corporation Block copolymers for directed self-assembly applications

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8877073B2 (en) 2008-10-27 2014-11-04 Canon Nanotechnologies, Inc. Imprint lithography template
WO2011039847A1 (ja) 2009-09-29 2011-04-07 株式会社 東芝 パターン形成方法
JP5484373B2 (ja) * 2011-02-14 2014-05-07 東京エレクトロン株式会社 パターン形成方法
US9060415B2 (en) 2011-02-15 2015-06-16 Riken Method for producing substrate having surface nanostructure
JP5918122B2 (ja) 2012-04-06 2016-05-18 東京エレクトロン株式会社 パターン形成方法、パターン形成装置、及びコンピュータ可読記憶媒体
KR102399752B1 (ko) 2013-09-04 2022-05-20 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
US9478435B2 (en) 2014-08-07 2016-10-25 Tokyo Electron Limited Method for directed self-assembly and pattern curing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521090B1 (en) * 2008-01-12 2009-04-21 International Business Machines Corporation Method of use of epoxy-containing cycloaliphatic acrylic polymers as orientation control layers for block copolymer thin films
US20100124629A1 (en) * 2008-11-19 2010-05-20 Padma Gopalan Photopatternable imaging layers for controlling block copolymer microdomain orientation
CN102391531A (zh) * 2011-07-04 2012-03-28 北京航空航天大学 静电自组装多层膜及其制备方法
US9879152B2 (en) * 2015-10-21 2018-01-30 International Business Machines Corporation Block copolymers for directed self-assembly applications

Also Published As

Publication number Publication date
US20190259607A1 (en) 2019-08-22
CN110164754B (zh) 2022-04-01
US10840090B2 (en) 2020-11-17
EP3528045A1 (en) 2019-08-21

Similar Documents

Publication Publication Date Title
KR102098530B1 (ko) 블록 코폴리머 함유 조성물 및 패턴의 축소 방법
TWI619201B (zh) 接觸孔圖型之形成方法
JP6090777B2 (ja) ナノ構造体を表面に備える基板の製造方法
JP5846568B2 (ja) 相分離構造を有する層を表面に備える基板の製造方法
JP7071661B2 (ja) カバー膜形成方法
JP6316788B2 (ja) レリーフ画像形成方法
JP2014162054A (ja) 相分離構造を含む構造体の製造方法、及びパターン形成方法、並びにトップコート材料
JP5934565B2 (ja) パターンの縮小方法、及び組成物
JP2014005325A (ja) パターン形成用自己組織化組成物及びパターン形成方法
JP6249714B2 (ja) 相分離構造を含む構造体の製造方法
TWI658327B (zh) 包含相分離構造之構造體的製造方法及面塗膜的成膜方法
JP2019528352A (ja) 自己組織化用途用のポリマー組成物
CN110164754A (zh) 用于形成交联层的方法
JP7008403B2 (ja) 相分離構造形成用樹脂組成物、及び、相分離構造を含む構造体の製造方法
JP7298428B2 (ja) パターン形成方法及びパターン化された基板
JP6357054B2 (ja) 相分離構造を含む構造体の製造方法
US9914847B2 (en) Resin composition for forming a phase-separated structure, and method of producing structure containing phase-separated structure
KR20240042531A (ko) 상분리 구조 형성용 수지 조성물, 및 상분리 구조를 포함하는 구조체의 제조 방법
JP2015070054A (ja) 相分離構造を含む構造体の製造方法及びブロックコポリマー組成物
JP6232226B2 (ja) 相分離構造を含む構造体の製造方法
Takei et al. Ultraviolet Cross-Link Gap Fill Materials and Planarization Applications for Patterning Metal Trenches in 32–45 nm Via First Dual Damascene Process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant