TWI757545B - 使用酸鹵化物之原子層蝕刻 - Google Patents

使用酸鹵化物之原子層蝕刻 Download PDF

Info

Publication number
TWI757545B
TWI757545B TW107131978A TW107131978A TWI757545B TW I757545 B TWI757545 B TW I757545B TW 107131978 A TW107131978 A TW 107131978A TW 107131978 A TW107131978 A TW 107131978A TW I757545 B TWI757545 B TW I757545B
Authority
TW
Taiwan
Prior art keywords
etching
atomic layer
acid halide
cox
sio
Prior art date
Application number
TW107131978A
Other languages
English (en)
Other versions
TW201920732A (zh
Inventor
加藤惟人
深江功也
Yoshinao Takahashi
Original Assignee
日商關東電化工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商關東電化工業股份有限公司 filed Critical 日商關東電化工業股份有限公司
Publication of TW201920732A publication Critical patent/TW201920732A/zh
Application granted granted Critical
Publication of TWI757545B publication Critical patent/TWI757545B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明課題為提供一種將矽氧化膜或矽氮化膜原子層蝕刻的方法。 課題解決手段為藉由重覆下述的3個步驟來進行原子層蝕刻(ALE):對矽氧化膜或矽氮化膜照射含有H的電漿,使表面氫化的氫化步驟(1);暴露於式:Rf-COX(式中,Rf為H或F或由C及F或由C、H及F所構成之取代基或 -COX,各X獨立地為F、Cl、Br、I中之任一種鹵素原子)所表示之酸鹵化物,使酸鹵化物與氫化後的表面反應,而使Rf-COX化學吸附於表面的酸鹵化物吸附步驟(2);照射含有稀有氣體(至少He、Ar、Ne、Kr、Xe之任一者)的電漿,誘發吸附酸鹵化物的矽氧化膜、矽氮化膜的表面的化學反應,進行單一原子層份的蝕刻的蝕刻步驟(3)。

Description

使用酸鹵化物之原子層蝕刻
本發明關於一種原子層蝕刻(ALE),其係將蝕刻對象的表面氫化的步驟;暴露於Rf-COX(Rf為H或F或由C及F所構成之取代基或由C、H及F所構成之取代基或 -COX,各X獨立地為F、Cl、Br、I中之任一種鹵素原子)所表示之酸鹵化物,使其化學吸附於氫化後的蝕刻對象的步驟;及藉由照射含有稀有氣體的電漿蝕刻吸附了酸鹵化物的蝕刻對象表面來蝕刻單一原子層份的厚度。
現在,最先進的半導體裝置,因為微細加工或三維構造的採用等,正往更進一步的高積體化發展,邏輯裝置中的閘長或快閃記憶體的半間距正發展到微細化至個位數nm左右。因此,蝕刻或成膜等的步驟分別需要非常高的精密度,以目前的蝕刻技術或成膜技術已經難以應付。
對於如前述般的課題,進行所謂原子層蝕刻(ALE:Atomic Layer Etching)或原子層堆積(ALD:Atomic Layer Deposition)的單一原子層等級的加工的技術正受到矚目。
ALD一般而言,是藉由使具有揮發性的有機金屬化合物等的前驅物(precursor)吸附於基板,然後導入與所吸附的前驅物在表面發生反應的其他前驅物,重覆進行吸附與表面反應的方法,使目標之膜每次以一分子層來成膜。例如在Al2 O3 的ALD的情況,藉由輪流導入三甲基鋁(AlMe3 )與水(H2 O),Al-Me鍵會與H2 O發生反應,形成Al-OH鍵,同時釋放出甲烷,Al-OH會與新的AlMe3 反應,形成Al-O-Al鍵,重覆進行這樣的反應而持續成膜。
ALE在大多數的情況下,首先,對於被蝕刻基板供給具有鹵素原子或有機取代基的蝕刻物種,藉由電漿或熱處理,使其與被蝕刻基板發生反應,在基板的最外表面形成變質層。接下來,藉由Ar等的惰性氣體的電漿或離子束或熱等,對最外表面的變質被蝕刻基板施加能量,誘發變質層的化學反應,形成揮發性的物質,而只將形成了變質層的最外表面部分除去。藉由重覆進行此反應,可控制變質層部分的厚度同時進行蝕刻,並且以蝕刻物種的供給量等來調節變質層的厚度,也能夠進行單一原子層等級的蝕刻。
與ALD相比,ALE的情況,難以將變質層的厚度調節成單一原子層的份量,在進行必要以上的蝕刻的情況或變質層厚度不均勻的情況,會有難以達成面內的均勻性高的蝕刻的課題。因此,控制性良好地蝕刻單一原子層等級的厚度一般而言是困難的。
在專利文獻1中,揭載了藉由Cl2 來進行多結晶矽層的ALE的方法。首先,使形成了多結晶矽層的基板暴露於Cl2 ,使Cl與Si形成鍵結,接下來,藉由Ar電漿進行處理,使與Cl鍵結的多結晶矽層的表面原子由基板脫離。藉由重覆以上的操作來進行ALE。在此專利文獻1所記載的方法中,1個循環所蝕刻的Si厚度為0.45nm/循環,由Si的原子半徑為0.111nm計算出來1個循環大概2個原子的Si會由基板表面被除去。另外,還揭示了即使分別延長Cl2 的暴露時間和Ar電漿的照射時間,Si被蝕刻的厚度也不會由0.45nm/循環大幅變化,因此Cl2 在Si表面的吸附到達一定時,不會吸附更多的Cl2 ,另外,因為Ar電漿的照射,吸附了Cl的Si會被除去,表面的Cl枯竭時,不會再繼續進行蝕刻,在多結晶矽上可達成控制性良好的蝕刻。
在專利文獻2中,揭載了使用C2 F6 、C4 F8 來進行SiO2 的ALE的方法。關於蝕刻方法,首先是在設置了SiO2 樣品的真空裝置中流通Ar、N2 等的惰性氣體作為載體氣體,於其中供給C2 F6 或C4 F8 0.3秒鐘,使SiO2 樣品表面吸附C、F成分。然後,將C2 F6 、C4 F8 驅淨,施加RF功率1秒鐘,使載體氣體電漿化,蝕刻吸附了C、F成分的SiO2 表面。藉由重覆以上的操作進行ALE。但是,在專利文獻2所記載的方法中,1個循環所蝕刻的厚度是在0.005~0.05nm/循環,若從實際SiO2 單一原子層的厚度大概為0.18nm來考量,則推測並沒有控制性良好地蝕刻單一原子層。另外,氣體的供給或施加RF功率的時間非常短,因此隨著所使用的裝置不同,會有難以進行精密控制的顧慮。
非專利文獻1所記載的ALE,使用了對於電漿中的離子施加電壓,可控制離子入射至基板的能量的類型之電漿蝕刻裝置。首先,在設置有SiO2 樣品的真空腔體中產生Ar電漿,於其中短時間導入C4 F8 ,使氟化碳膜堆積於SiO2 上。然後停止C4 F8 的導入,接下來對於電漿施加電壓,藉由Ar+ 離子促進氟化碳膜與SiO2 的反應,將表面的SiO2 除去。藉由重覆以上的操作來進行ALE。在非專利文獻1所記載的方法中,一個循環中被蝕刻的SiO2 的厚度是在0.2~0.4nm/循環,可將SiO2 實施1~2原子層份的蝕刻。但是,隨著蝕刻的循環數增加,一個循環中SiO2 被蝕刻的厚度會有增加的傾向,這被認為是因為在真空腔體內壁藉由C4 F8 電漿也會有氟化碳膜堆積,而會由此處供給微量的氟化碳成分,因此堆積在SiO2 上的氟化碳膜的厚度會增加。另外,氟化碳膜在腔壁的堆積,累積成為顆粒,也會有污染晶圓的危險,因此在ALE之中,蝕刻量多的情況會有必要增加循環數,然而非專利文獻1的方法被認為難以適用。
非專利文獻2所記載的ALE,是依照以下揭示的方法來進行。首先,使300℃的SiO2 基板暴露於三甲基鋁(TMA),誘發SiO2 與TMA的反應,Si(CH3 )x 會脫離,同時形成氧化鋁。接下來,暴露於HF,表面的氧化鋁層會成為氟化鋁層。然後,若再度暴露於TMA,則AlFx (CH3 )3-x 、與SiFx (CH3 )4-x 會脫離。如上述般輪流實行TMA與HF的暴露來進行ALE。在非專利文獻2所記載的方法中,一個循環中被蝕刻的SiO2 的厚度是在0.027~0.31nm/循環,而為能夠控制性良好地將SiO2 蝕刻單一原子層的方法,然而此方法的情況,也與非專利文獻1同樣地,會有膜堆積在裝置內壁的顧慮。另外,所使用的反應循環的性質上,最終Al、C、H、F等會殘留在SiO2 膜表面,因此被認為可能會使SiO2 的電特性劣化。 [先前技術文獻] [專利文獻]
[專利文獻1] 日本特開2013-235912號公報 [專利文獻2] 日本特開2016-134623號公報 [非專利文獻]
[非專利文獻1] Journal of Vacuum Science & Technology A:Vacuum, Surfaces, and Films 32, 020603 (2014) [非專利文獻2] ACS Applied Materials & Interfaces 2017, 9 (11), 10296-10307
[發明所欲解決的課題]
在先前的發明或研究中,揭示了對於如多結晶矽般的單體的膜或如SiO2 般由多種元素構成的膜,ALE都是可以實施的,而被認為在實際上最先進半導體裝置製造所要求的高選擇性、控制性的加工方法中是有用的。
但是,專利文獻2、非專利文獻1、非專利文獻2所記載的對應於SiO2 膜的ALE,與專利文獻1所記載的對應於如多結晶矽般的單體的膜的ALE相比,會有蝕刻所需的元素種類變多的傾向。因此,由於蝕刻所需的元素之中容易形成揮發性低的化合物的元素的影響,會有膜堆積在裝置內、或污染等容易發生的問題。尤其在像是ALE的程序循環(例如有助於蝕刻的分子等的吸附、及藉由熱或離子照射來重覆促進表面反應)次數增加的情況,其影響變大,加工精密度或再現性會有惡化的可能性。
另外,在專利文獻2或非專利文獻1中,ALE一個循環中的SiO2 蝕刻量,會有取決於被供給至SiO2 表面的C、F成分的量的機制,因此必須嚴密控制被供給至反應器內的氟化碳氣體的導入時間或電漿發生時間。
本發明提供了一種方法,對於矽氧化膜或矽氮化膜等的由多種元素構成的蝕刻對象,重覆進行下述的3個步驟:照射含有H的電漿,使表面氫化的氫化步驟(1);暴露於Rf-COX(Rf為H或F或含有C、F或C、H、F的取代基、X為F、Cl、Br、I中之任一種鹵素原子,以下同樣),使其與氫化後的表面發生反應,以進行化學吸附的酸鹵化物吸附步驟(2);照射含有稀有氣體(至少為He、Ar、Ne、Kr、Xe之任一者,以下同樣)的電漿,誘發吸附了酸鹵化物的蝕刻對象表面的化學反應,進行單一原子層份的蝕刻的蝕刻步驟(3),進行控制性、再現性良好的原子層蝕刻(ALE)。 [用於解決課題的手段]
本發明人等為了達成上述目的鑽研檢討,結果發現,為了將SiO2 等的由多種元素構成的蝕刻對象藉由抑制對裝置或蝕刻對象的污染,控制性、再現性良好的原子層蝕刻來加工,以氫電漿等來處理蝕刻對象表面,接下來使其暴露於Rf-COX所表示的酸鹵化物,然後照射使用了稀有氣體的電漿來蝕刻吸附了酸鹵化物的蝕刻對象表面的方法是有效的。目前為止還沒有使用酸鹵化物的ALE被報告出來,使用酸鹵化物可進行精密的蝕刻完全在預想之外。
依據本發明,可提供以下的態樣。 [1] 一種原子層蝕刻方法,其特徵為,使用下述一般式所表示之酸鹵化物: Rf-COX (式中,Rf為H或F或由C及F所構成之取代基或由C、H及F所構成之取代基或-COX,各X獨立地為F、Cl、Br、I中之任一種鹵素原子)。 [2] 一種原子層蝕刻方法,其係含有: (1)將蝕刻對象的表面氫化的步驟; (2)使氫化後的表面暴露於下述一般式: Rf-COX (式中,Rf為H或F或由C及F所構成之取代基或由C、H及F所構成之取代基或-COX,各X獨立地為F、Cl、Br、及I中之任一種鹵素原子) 所表示之酸鹵化物,而使酸鹵化物吸附於蝕刻對象的表面的步驟;及 (3)對吸附酸鹵化物的表面照射含有稀有氣體的電漿來蝕刻吸附酸鹵化物的表面的步驟。 [3] 如[2]之原子層蝕刻方法,其中蝕刻對象為SiO2 、SiN、SiON、SiCN、SiOCN、及SiOC中之任一者。 [4] 如[2]或[3]之原子層蝕刻方法,其中前述步驟(1)係藉由使含有氫原子的氣體電漿化所產生的氫自由基及氫離子使蝕刻對象的表面氫化。 [5] 如[2]~[4]中任一項之原子層蝕刻方法,其中前述步驟(1)所使用的含有氫原子的氣體為H2 、CH4 、及SiH4 之任一者。 [6] 如[2]~[5]中任一項之原子層蝕刻方法,其中前述步驟(2)所使用的Rf-COX是由Ca Hb Fc COX所表示,並滿足0≦a≦6、0≦b≦12、0≦c≦13、2a-3≦b+c、1≦b+c,X為F、Cl、Br、及I之任一者。 [7] 如[2]~[5]中任一項之原子層蝕刻方法,其中前述步驟(2)所使用的Rf-COX為COF2 、COFH、COFCl、COFBr、COFI、CF3 COF、CHF2 COF、CF3 COCl、CHF2 COCl、(COF)2 、及(COF)COCl中之任一者。 [8] 如[2]~[7]中任一項之原子層蝕刻方法,其中前述步驟(3)所使用的稀有氣體為He、Ar、Ne、Kr、及Xe中之任一者。 [發明之效果]
依據本發明,提供了解決對於以往由多種元素構成的蝕刻對象的原子層蝕刻方法的問題點,控制性、再現性更良好的原子層蝕刻方法。首先,在圖1中,舉含有氫的氣體使用H2 、酸鹵化物使用CF3 COF、稀有氣體使用Ar來蝕刻SiO2 的情況為例來說明本發明中的原子層蝕刻的機制。 首先,若以H2 電漿處理SiO2 表面,則H+ 離子會衝撞SiO2 表面,另外,H自由基會吸附於SiO2 表面等,而在表面附近形成Si-OH。此時若暴露於CF3 COF,則在最外表面CF3 COF會與Si-OH發生反應,以Si-O-COCF3 的形式化學吸附於表面,同時釋放出HF。此時若照射Ar電漿,則Ar+ 離子會衝撞化學吸附了CF3 COF的SiO2 表面,化學吸附了CF3 COF的部分的化學反應會被誘發,從SiO2 表面以揮發性的SiFx、COx、CFx的形式脫離,而進行蝕刻。 藉由如以上般的機制進行原子層蝕刻的本發明,會發揮出以下的效果。 (1) 藉由含有氫的電漿處理,形成於蝕刻對象最外表面的羥基或胺基等,利用被氫原子封端的取代基與酸鹵化物的反應,使酸鹵化物化學吸附於蝕刻對象表面,因此,若氫封端的取代基因為反應而枯竭,則酸鹵化物的吸附也會趨於穩定,因此蝕刻所需的元素會常時安定地供給,結果,沒有必要精密地調節氣體的供給時間,容易控制蝕刻量。 (2) 在藉由電漿處理來氫封端的情況,所產生的取代基不與酸鹵化物發生反應時(例如C-H等),酸鹵化物不會吸附於其表面,與吸附了酸鹵化物的蝕刻對象不同地,在蝕刻步驟之中,蝕刻變得不易發生,這種物質能夠以高選擇性將蝕刻對象原子層蝕刻。 (3) 吸附於進行原子層蝕刻的裝置的內壁的酸鹵化物的吸附量,和蝕刻對象同樣地,與酸鹵化物反應的取代基如果枯竭,則不會增加更多。因此,與如先前的發明般使用氟化碳氣體的情況不同地,並沒有成為膜而堆積,過度供給有助於蝕刻的元素的顧慮,另外,不會有膜本身剝落成為顆粒而污染表面的情形,因此即使在增加原子層蝕刻重覆次數的情況,也能達成控制性良好、再現性高的蝕刻。 (4) 氫封端的蝕刻對象的表面與酸鹵化物的反應會在常溫下進行,另外,後續蝕刻反應的誘發,是藉由照射稀有氣體的電漿來進行,因此沒有必要將蝕刻對象加熱,因此可達成抑制熱造成的變形、或其應力造成的傷害的原子層蝕刻。 (5) 本發明所使用的酸鹵化物,是由C、H、O、X(X為F、Cl、Br、I之任一者)所構成,這些元素容易形成揮發性的化合物,因此原子層蝕刻的處理後,這些元素也不易殘留在被處理基板,可達成沒有被處理基板上的污染、或蝕刻後不會損害基板上的物質的物性的原子層蝕刻。 (6) 在本發明之原子層蝕刻中,如先前的發明般,並非以堆積膜般的形態來供給有助於蝕刻的元素的方法,因此即使在像是對於線與間隙或孔等的圖案進行原子層蝕刻般的情況,圖案側壁也不會發生膜的堆積,而沒有圖案的開口部阻塞的顧慮,因此也能夠應付深寬比高的圖案。
[酸鹵化物] 在本發明之原子層蝕刻方法之中所使用的由Rf-COX所表示之酸鹵化物,氣相部的純度希望為80vol%以上,以90vol%以上為特佳。
[本發明之原子層蝕刻方法] 本發明之原子層蝕刻方法中,蝕刻對象的處理步驟,包含了下述的3個步驟:將蝕刻對象的表面氫化的步驟(以下氫化步驟);暴露於Rf-COX,使其吸附於蝕刻對象的表面的步驟(以下酸鹵化物吸附步驟);及照射含有稀有氣體的電漿來蝕刻吸附了Rf-COX的蝕刻對象的步驟(以下蝕刻步驟),各步驟的順序為氫化步驟→酸鹵化物吸附步驟→蝕刻步驟。另外,在各步驟之間,為了防止被導入的氣體的混合造成的影響,亦可設置使處理裝置內成為高真空狀態或進行氣體置換的機器。
在氫化步驟中,希望使H2 、CH4 、SiH4 之任一氣體單獨或該等的混合氣體電漿化來處理蝕刻對象表面,以使用H2 為特佳。
氫原子、氫離子,與其他原子相比,原子半徑、離子半徑較小,因此如本發明之氫化步驟般,在將含有氫原子的電漿照射至蝕刻對象的情況,電漿中具有高能量的氫原子、氫離子,會由蝕刻對象表面侵入到更深的位置。此情況下,原本希望在最外表面形成Si-OH或Si-NH這些鍵結,儘管如此,在樣品較深的位置也會形成這種鍵結,在後續的酸鹵化物吸附步驟中,會有吸附到超過需要的酸鹵化物的顧慮。
為了防止如上述般的氫原子、氫離子侵入蝕刻對象的深部,在氫化步驟之中,不產生具有高能量的氫原子、氫離子是重要的事項。所以,氫化步驟中產生電漿的RF功率希望為1~50W,更希望為1~20W。
在使用具有藉由施加於蝕刻裝置的下部電極的偏壓功率來調節電漿中所產生的離子入射至蝕刻對象的入射能量的調節機構的蝕刻裝置的情況,偏壓功率的設定希望為0~100W,較希望為0~50W。
另外,在氫化步驟之中,為了不產生具有高能量的氫原子、氫離子,氫化步驟的壓力條件希望為1~50Pa,較希望為10~50Pa。
在酸鹵化物吸附步驟中,被導入處理裝置內的Rf-COX的壓力希望設定在0.1~100Pa之間,以1~60Pa為特佳。
在酸鹵化物吸附步驟中,被導入處理裝置內的酸鹵化物的構造,是由下述一般式所表示: Rf-COX (式中,Rf為H或F或由C及F所構成之取代基或由C、H及F所構成之取代基或-COX,各X獨立地為F、Cl、Br、I中之任一種鹵素原子)。 由C及F所構成之取代基或由C、H及F所構成之取代基,只要是由這些原子所構成之取代基即可,可列舉例如CF3 -、CHF2 -等。Rf-COX的構造是由Ca Hb Fc COX所表示,並滿足0≦a≦6、0≦b≦12、0≦c≦13、2a-3≦b+c、1≦b+c,X希望為F、Cl、Br、I之任一者。酸鹵化物的適合的例子,可列舉COF2 、COFH、COFCl、COFBr、COFI、CF3 COF、CHF2 COF、CF3 COCl、CHF2 COCl、(COF)2 、(COF)COCl等,該等可為2種以上的混合氣體。
在蝕刻步驟中,希望使He、Ar、Ne、Kr、Xe之任一稀有氣體單獨或混合氣體電漿化來處理蝕刻對象表面,特別希望使用Ar。
在蝕刻步驟之中,照射至吸附了酸鹵化物的蝕刻對象的稀有氣體離子的能量,若大於蝕刻對象的鍵結能量(Si-O、Si-N),則不僅會促進吸附有酸鹵化物的表面的蝕刻反應,物理濺鍍也會進行,因此希望以比蝕刻對象的鍵結能量還弱的能量來照射。在本發明之蝕刻步驟中,蝕刻步驟的RF功率希望為5~100W,較希望為5~60W。 [實施例]
以下藉由實施例、比較例進一步詳細說明本發明,然而本發明並不受其限定。 以下的例子是使用圖2所記載的電漿蝕刻裝置來進行。在裝置中設置有用來以低壓力產生電漿的腔體;用來控制所處理的樣品的溫度的溫度控制機構;及分別導入氫化步驟所使用的含有氫原子的氣體、在酸鹵化物吸附步驟所暴露的酸鹵化物、蝕刻步驟所使用的稀有氣體,並用來調節導入時的流量的質量流量控制器,氣體導入的規格為由腔體上部來進行。在真空腔體下部設置有控制腔體內的壓力的壓力控制機構;及進一步在其後段設置極限真空度高的真空幫浦。圖2的裝置,是在真空容器內的上下一對電極間施加RF功率來產生電漿的電容耦合型電漿蝕刻裝置,其他還可使用感應耦合型電漿蝕刻裝置或利用電子迴旋共振的類型的電漿蝕刻裝置等。
[表1]
Figure 107131978-A0304-0001
[實施例1] 依照表1的條件,氫化步驟中的含有氫原子的氣體使用H2 、酸鹵化物吸附步驟中的酸鹵化物使用CF3 COF、蝕刻步驟中的稀有氣體使用Ar,RF功率設定於60W,將SiO2 樣品(SiO2 :1000nm Si基板上)、多晶矽(Poly-Si)樣品(Poly-Si:300nm SiO2 基板上;100nm Si基板上)蝕刻30循環。一個循環,是依照表1的(1)→(2)→(3)→(4)→(5)→(6)的順序來進行,下一個循環再度由(1)開始進行程序。結果,SiO2 的蝕刻量為9.3nm(0.31nm/循環),Poly-Si的蝕刻量為0.0nm(0.0nm/循環)。 接下來依照同樣的條件,將同樣的樣品蝕刻60循環,此時SiO2 的蝕刻量為14.6nm(0.24nm/循環),Poly-Si的蝕刻量為0.0nm(0.0nm/循環)。 進一步蝕刻90循環,此時SiO2 的蝕刻量為19.9nm (0.22nm/循環),Poly-Si的蝕刻量為0.0nm(0.0nm/循環)。 將以上的結果統整於圖3。
[實施例2] 依照表1的條件,氫化步驟中的含有氫原子的氣體使用H2 、酸鹵化物吸附步驟中的酸鹵化物使用CHF2 COF、蝕刻步驟中的稀有氣體使用Ar,RF功率設定於60W,將SiO2 樣品(SiO2 :1000nm Si基板上)、Poly-Si樣品(Poly-Si:300nm SiO2 基板上;100nm Si基板上)蝕刻30循環。結果,SiO2 的蝕刻量為11.5nm(0.38nm/循環),Poly-Si的蝕刻量為0.2nm(0.007nm/循環)。 接下來依照同樣的條件,將同樣的樣品蝕刻60循環,此時SiO2 的蝕刻量為19.1nm(0.32nm/循環),Poly-Si的蝕刻量為0.1nm(0.002nm/循環)。 進一步蝕刻90循環,此時SiO2 的蝕刻量31.4nm (0.35nm/循環),Poly-Si的蝕刻量為0.4nm(0.004nm/循環)。 將以上的結果統整於圖4。
[實施例3] 依照表1的條件,氫化步驟中的含有氫原子的氣體使用H2 、酸鹵化物吸附步驟中的酸鹵化物使用CF3 COF、蝕刻步驟中的稀有氣體使用Ar,RF功率設定於30W,將SiO2 樣品(SiO2 :1000nm Si基板上)、Poly-Si樣品(Poly-Si:300nm SiO2 基板上;100nm Si基板上)蝕刻30循環。結果,SiO2 的蝕刻量為8.4nm(0.28nm/循環),Poly-Si的蝕刻量為0.0nm(0nm/循環)。 接下來依照同樣的條件,將同樣的樣品蝕刻60循環,此時SiO2 的蝕刻量為14.6nm(0.24nm/循環),Poly-Si的蝕刻量為0.0nm(0nm/循環)。 進一步蝕刻90循環,此時SiO2 的蝕刻量為22.6nm (0.25nm/循環),Poly-Si的蝕刻量為0.1nm(0.001nm/循環)。 將以上的結果統整於圖5。
[實施例4] 依照表1的條件,氫化步驟中的含有氫原子的氣體使用H2 、酸鹵化物吸附步驟中的酸鹵化物使用CHF2 COF、蝕刻步驟中的稀有氣體使用Ar,RF功率設定於30W,將SiO2 樣品(SiO2 :1000nm Si基板上)、Poly-Si樣品(Poly-Si:300nm SiO2 基板上;100nm Si基板上)蝕刻30循環。結果,SiO2 的蝕刻量為10.6nm(0.35nm/循環),Poly-Si的蝕刻量為0.1nm(0.003nm/循環)。 接下來依照同樣的條件,將同樣的樣品蝕刻60循環,此時SiO2 的蝕刻量為14.6nm(0.24nm/循環),Poly-Si的蝕刻量為0.2nm(0.003nm/循環)。 進一步蝕刻90循環,此時SiO2 的蝕刻量為19.2nm (0.21nm/循環),Poly-Si的蝕刻量為0.1nm(0.001nm/循環)。 將以上的結果統整於圖6。
[比較例1] 依照表1的條件,氫化步驟中的含有氫原子的氣體使用H2 、酸鹵化物吸附步驟中的酸鹵化物改成使用C2 F6 、蝕刻步驟中的稀有氣體使用Ar,RF功率設定於60W,將SiO2 樣品(SiO2 :1000nm Si基板上)、Poly-Si樣品(Poly-Si:300nm SiO2 基板上;100nm Si基板上)蝕刻30循環。結果,SiO2 的蝕刻量為0.3nm(0.01nm/循環),Poly-Si的蝕刻量為0.0nm(0.0nm/循環)。 接下來依照同樣的條件,將同樣的樣品蝕刻60循環,此時SiO2 的蝕刻量3.0nm(0.05nm/循環),Poly-Si的蝕刻量為0.1nm(0.002nm/循環)。進一步蝕刻90循環,此時SiO2 的蝕刻量為6.9nm(0.08nm/循環),Poly-Si的蝕刻量為0.6nm(0.007nm/循環)。 將以上的結果統整於圖7。
[比較例2] 依照表1的條件,氫化步驟中的含有氫原子的氣體使用H2 、酸鹵化物吸附步驟中的酸鹵化物改成使用Ar、蝕刻步驟中的稀有氣體使用Ar,RF功率設定於60W,將SiO2 樣品(SiO2 :1000nm Si基板上)、Poly-Si樣品(Poly-Si:300nm SiO2 基板上;100nm Si基板上)蝕刻30循環。結果,SiO2 的蝕刻量為3.4nm(0.11nm/循環),Poly-Si的蝕刻量為0.4nm(0.01nm/循環)。 接下來依照同樣的條件,將同樣的樣品蝕刻60循環,此時SiO2 的蝕刻量為5.6nm(0.09nm/循環),Poly-Si的蝕刻量為0.3nm(0.005nm/循環)。 進一步蝕刻90循環,此時SiO2 的蝕刻量為5.3nm (0.058nm/循環),Poly-Si的蝕刻量為0.3nm(0.003nm/循環)。 將以上的結果統整於圖8。
[比較例3] 依照表1的條件,氫化步驟中的含有氫原子的氣體使用H2 、酸鹵化物吸附步驟中的酸鹵化物改成使用Ar、蝕刻步驟中的稀有氣體使用Ar,RF功率設定於30W、SiO2 樣品(SiO2 :1000nm Si基板上)、Poly-Si樣品(Poly-Si:300nm SiO2 基板上;100nm Si基板上)蝕刻30循環。結果,SiO2 的蝕刻量為1.6nm(0.053nm/循環),Poly-Si的蝕刻量為0.1nm(0.003nm/循環)。 接下來依照同樣的條件,將同樣的樣品蝕刻60循環,此時SiO2 的蝕刻量為2.9nm(0.048nm/循環),Poly-Si的蝕刻量0.0nm(0nm/循環)。 進一步蝕刻90循環,此時SiO2 的蝕刻量為4.3nm (0.048nm/循環),Poly-Si的蝕刻量為0.2nm(0.002nm/循環)。 將以上的結果統整於圖9。
[比較例4] 依照表1的條件,將氫化步驟中的處理時間定為0秒(並未實施氫化步驟)、酸鹵化物吸附步驟中的酸鹵化物使用CF3 COF,蝕刻步驟中的稀有氣體使用Ar,RF功率設定於30W,將SiO2 樣品(SiO2 :1000nm Si基板上)、Poly-Si樣品(Poly-Si:300nm SiO2 基板上;100nm Si基板上)蝕刻30循環。結果,SiO2 的蝕刻量為0.3nm(0.01nm/循環),Poly-Si的蝕刻量為0.3nm(0.01nm/循環)。 接下來依照同樣的條件,將同樣的樣品蝕刻60循環,此時SiO2 的蝕刻量為3.0nm(0.05nm/循環),Poly-Si的蝕刻量為0.3nm(0.005nm/循環)。 進一步蝕刻90循環,此時SiO2 的蝕刻量為3.4nm (0.038nm/循環),Poly-Si的蝕刻量為0.6nm(0.007nm/循環)。 將以上的結果統整於圖10。
由實施例1、2、比較例1、2的結果可知,使用了Rf-COX的循環蝕刻,與並未使用的情況相比,較促進了SiO2 的蝕刻,另外,1個循環的蝕刻量,也在非常接近SiO2 的單一原子層的厚度(0.18nm)的值,因此顯示了對於SiO2 的ALE而言,使用Rf-COX是有效果的。根據本發明,循環數與總蝕刻量有比例關係,因此可知,藉由調整循環數,可達成精密的蝕刻。在比較例1、2、3中,雖然進行了表面的氫化,然而暴露的C2 F6 或Ar並沒有與氫化後的表面發生交互作用,蝕刻所必要的C或F這些元素不會存在於表面,因此在蝕刻步驟之中,僅進行了物理濺鍍,因為這樣的理由,1個循環的蝕刻量會比SiO2 的原子層還少。另外,在比較例4中並未進行氫化步驟,因此在酸鹵化物吸附步驟之中,CF3 COF不會吸附於表面,在蝕刻步驟之中,僅進行了物理濺鍍,因此1個循環的蝕刻量會比SiO2 的原子層還少。
圖1表示本發明中之蝕刻機制的概念圖。 圖2是本發明之實施例所使用的電漿蝕刻裝置的概略圖。 圖3為將實施例1的SiO2 、Poly-Si的蝕刻量對於蝕刻循環數描點所得到之圖。 圖4是將實施例2的SiO2 、Poly-Si的蝕刻量對於蝕刻循環數描點所得到之圖。 圖5為將實施例3的SiO2 、Poly-Si的蝕刻量對於蝕刻循環數描點所得到之圖。 圖6是將實施例4的SiO2 、Poly-Si的蝕刻量對於蝕刻循環數描點所得到之圖。 圖7是將比較例1的SiO2 、Poly-Si的蝕刻量對於蝕刻循環數描點所得到之圖。 圖8是將比較例2的SiO2 、Poly-Si的蝕刻量對於蝕刻循環數描點所得到之圖。 圖9是將比較例3的SiO2 、Poly-Si的蝕刻量對於蝕刻循環數描點所得到之圖。 圖10是將比較例4的SiO2 、Poly-Si的蝕刻量對於蝕刻循環數描點所得到之圖。

Claims (7)

  1. 一種原子層蝕刻方法,其特徵為,使用下述一般式所表示之酸鹵化物:Rf-COX(式中,Rf為H或F或由C及F所構成之取代基或由C、H及F所構成之取代基或-COX,各X獨立地為F、Cl、Br、I中之任一種鹵素原子),其中蝕刻對象為選自由SiO2、SiON、SiOCN,及SiOC所成群組中之至少一種。
  2. 一種原子層蝕刻方法,其係包含:(1)將蝕刻對象的表面氫化的步驟;(2)於氫化後的表面暴露下述一般式:Rf-COX(式中,Rf為H或F或由C及F所構成之取代基或由C、H及F所構成之取代基或-COX,各X獨立地為F、Cl、Br、及I中之任一種鹵素原子)所表示之酸鹵化物,而使酸鹵化物吸附於蝕刻對象的表面的步驟;及(3)對吸附酸鹵化物的表面照射含有稀有氣體的電漿來蝕刻吸附酸鹵化物的表面的步驟,其中蝕刻對象為選自由SiO2、SiON、SiOCN,及SiOC所成群組中之至少一種。
  3. 如請求項2之原子層蝕刻方法,其中前述步驟(1)係將含有氫原子的氣體電漿化且藉由產生的氫自由基及氫離子將蝕刻對象的表面氫化。
  4. 如請求項2~3中任一項之原子層蝕刻方法,其中前述步驟(1)所使用的含有氫原子的氣體為H2、CH4、及SiH4之任一者。
  5. 如請求項2~3中任一項之原子層蝕刻方法,其中前述步驟(2)所使用的Rf-COX是CaHbFcCOX所表示,並滿足0≦a≦6、0≦b≦12、0≦c≦13、2a-3≦b+c、1≦b+c,X為F、Cl、Br、及I之任一者。
  6. 如請求項2~3中任一項之原子層蝕刻方法,其中前述步驟(2)所使用的Rf-COX為COF2、COFH、COFCl、COFBr、COFI、CF3COF、CHF2COF、CF3COCl、CHF2COCl、(COF)2、及(COF)COCl中之任一者。
  7. 如請求項2~3中任一項之原子層蝕刻方法,其中前述步驟(3)所使用的稀有氣體為He、Ar、Ne、Kr、及Xe中之任一者。
TW107131978A 2017-09-15 2018-09-12 使用酸鹵化物之原子層蝕刻 TWI757545B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-178037 2017-09-15
JP2017178037 2017-09-15

Publications (2)

Publication Number Publication Date
TW201920732A TW201920732A (zh) 2019-06-01
TWI757545B true TWI757545B (zh) 2022-03-11

Family

ID=65723713

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107131978A TWI757545B (zh) 2017-09-15 2018-09-12 使用酸鹵化物之原子層蝕刻

Country Status (7)

Country Link
US (1) US11183393B2 (zh)
EP (1) EP3503167B1 (zh)
JP (1) JP6735408B2 (zh)
KR (1) KR102215970B1 (zh)
CN (1) CN109791888B (zh)
TW (1) TWI757545B (zh)
WO (1) WO2019054490A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202105514A (zh) * 2019-06-13 2021-02-01 日商東京威力科創股份有限公司 蝕刻方法以及蝕刻裝置
JP7114554B2 (ja) * 2019-11-22 2022-08-08 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20230010867A1 (en) * 2019-12-12 2023-01-12 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
KR20210078264A (ko) * 2019-12-18 2021-06-28 주식회사 원익아이피에스 기판 처리 방법
KR102328573B1 (ko) * 2020-01-17 2021-11-17 성균관대학교산학협력단 C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법
CN113140458B (zh) * 2020-01-17 2024-03-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
WO2021236359A1 (en) * 2020-05-19 2021-11-25 Tokyo Electron Limited Systems and methods for selective ion mass segregation in pulsed plasma atomic layer etching

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201140685A (en) * 2009-12-01 2011-11-16 Central Glass Co Ltd Etching gas
TW201606867A (zh) * 2014-06-18 2016-02-16 液態空氣喬治斯克勞帝方法研究開發股份有限公司 用於tsv/mems/功率元件蝕刻的化學物質
TW201700778A (zh) * 2015-01-05 2017-01-01 蘭姆研究公司 用於矽與鍺氧化物之同向性原子層蝕刻
JP2017157836A (ja) * 2016-03-01 2017-09-07 ラム リサーチ コーポレーションLam Research Corporation プラズマおよび蒸気処理の組み合わせを用いたal2o3の原子層エッチング

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272185B1 (ko) 1993-05-04 2000-12-01 히가시 데쓰로 이산화실리콘막의 에칭방법
KR100707983B1 (ko) 2005-11-28 2007-04-16 주식회사 에이이티 산화막의 원자층 에칭방법
CN101675117A (zh) * 2007-03-05 2010-03-17 富士胶片株式会社 光致抗蚀用化合物、光致抗蚀液及使用其的蚀刻方法
JP2013235912A (ja) 2012-05-08 2013-11-21 Tokyo Electron Ltd 被処理基体をエッチングする方法、及びプラズマエッチング装置
JP5961794B2 (ja) * 2012-08-29 2016-08-02 サムコ株式会社 高アスペクト比の凹凸構造を有するシリコン基板の製造方法
US9396956B1 (en) 2015-01-16 2016-07-19 Asm Ip Holding B.V. Method of plasma-enhanced atomic layer etching
US10283319B2 (en) * 2016-12-22 2019-05-07 Asm Ip Holding B.V. Atomic layer etching processes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201140685A (en) * 2009-12-01 2011-11-16 Central Glass Co Ltd Etching gas
TW201606867A (zh) * 2014-06-18 2016-02-16 液態空氣喬治斯克勞帝方法研究開發股份有限公司 用於tsv/mems/功率元件蝕刻的化學物質
TW201700778A (zh) * 2015-01-05 2017-01-01 蘭姆研究公司 用於矽與鍺氧化物之同向性原子層蝕刻
JP2017157836A (ja) * 2016-03-01 2017-09-07 ラム リサーチ コーポレーションLam Research Corporation プラズマおよび蒸気処理の組み合わせを用いたal2o3の原子層エッチング

Also Published As

Publication number Publication date
WO2019054490A1 (ja) 2019-03-21
KR20190046914A (ko) 2019-05-07
US11183393B2 (en) 2021-11-23
TW201920732A (zh) 2019-06-01
JPWO2019054490A1 (ja) 2019-11-07
EP3503167B1 (en) 2022-08-31
JP6735408B2 (ja) 2020-08-05
EP3503167A4 (en) 2020-05-06
EP3503167A1 (en) 2019-06-26
US20210287911A1 (en) 2021-09-16
CN109791888B (zh) 2023-02-28
KR102215970B1 (ko) 2021-02-15
CN109791888A (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
TWI757545B (zh) 使用酸鹵化物之原子層蝕刻
KR102588666B1 (ko) 기판 상의 구조물 형성 방법
JP7158616B2 (ja) SiNの堆積
JP6742720B2 (ja) 酸化物層のエッチング方法及びエッチング装置
KR101295174B1 (ko) 성막 방법, 성막 장치 및, 성막 장치의 사용 방법
US9349586B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, substrate processing system and non-transitory computer-readable recording medium
KR20180117057A (ko) 피처리체를 처리하는 방법
JP2024063001A (ja) 炭素含有量が調整可能な炭窒化ケイ素間隙充填
CN111081530A (zh) 蚀刻方法和等离子体处理装置
TWI780185B (zh) 處理被處理體之方法
WO2021060092A1 (ja) 成膜方法及び成膜装置
US20240120193A1 (en) Carbon replenishment of silicon-containing material