KR102328573B1 - C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법 - Google Patents

C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법 Download PDF

Info

Publication number
KR102328573B1
KR102328573B1 KR1020200006290A KR20200006290A KR102328573B1 KR 102328573 B1 KR102328573 B1 KR 102328573B1 KR 1020200006290 A KR1020200006290 A KR 1020200006290A KR 20200006290 A KR20200006290 A KR 20200006290A KR 102328573 B1 KR102328573 B1 KR 102328573B1
Authority
KR
South Korea
Prior art keywords
gas
etching
silicon nitride
oxide film
silicon
Prior art date
Application number
KR1020200006290A
Other languages
English (en)
Other versions
KR20210092884A (ko
Inventor
염근영
김기현
이원오
지유진
김두산
김주은
길유정
오지수
성다인
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020200006290A priority Critical patent/KR102328573B1/ko
Publication of KR20210092884A publication Critical patent/KR20210092884A/ko
Application granted granted Critical
Publication of KR102328573B1 publication Critical patent/KR102328573B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Abstract

본 발명은 탄소를 포함하지 않는 식각가스를 사용하여, 실리콘 산화막 대비 높은 식각 선택비를 갖고, 실리콘 질화막을 식각 잔여물 없이 식각할 수 있는 C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법에 관한 것으로, 반응성 라디컬을 사용하여 실리콘, 실리콘 질화막 및 실리콘 산화막을 포함하는 반도체 기판에서 실리콘 또는 실리콘 질화막을 선택적으로 식각하는 단계를 포함하고, 상기 식각가스는 탄소를 포함하지 않고, 2종 이상의 할로겐 원소를 포함하는 화합물 가스를 포함할 수 있다.

Description

C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법{Highly Selective Dry Etching of Silicon Nitride over Silicon Dioxide using C-free halogen based gas}
본 발명은 탄소를 포함하지 않는 식각가스를 사용하여, 실리콘 산화막 대비 높은 식각 선택비를 갖고, 실리콘 질화막을 식각 잔여물 없이 식각할 수 있는 C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법에 관한 것이다.
실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 식각 기술은 현재 반도체 주류 사업 중 하나인 3D NAND 소자 제작에 있어 매우 중요한 기술이며, 기존의 실리콘 질화막 식각 기술은 주로 가열된 인산을 이용한 습식 식각 방법이 사용되고 있다.
하지만, 기존의 습식 식각 방법의 경우, 3D NAND 소자의 적층 단수가 높아지고 패턴이 더 미세해짐에 따라, 식각 용액이 표면 장력에 의해 패턴 내로 침투하게 되는 한계가 존재한다.
또한, 불소 기반의 할로겐 화합물 가스(예를 들어, CF4, NF3 등)를 이용한 건식 식각 연구가 진행되었으나, 느린 식각 속도, 실리콘 산화막 대비 낮은 식각 선택비를 가지며, 탄소를 포함하는 가스를 사용 시, 식각 후 실리콘 산화막 표면에 식각 잔여물이 형성되어, 추가 세정 공정이 필요하거나 혹은 3D NAND의 특성을 저하시키는 문제점이 있다.
본 발명의 일 목적은 탄소를 포함하지 않는 식각가스를 사용하여, 실리콘 산화막 대비 높은 식각 선택비를 갖고, 실리콘 질화막을 식각 잔여물 없이 식각할 수 있는 C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 건식 식각 방법을 이용한 반도체 소자 제조 방법을 제공하는 것이다.
본 발명의 실시예에 따른 C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법은 반응성 라디컬을 사용하여, 실리콘, 실리콘 질화막 및 실리콘 산화막을 포함하는 반도체 기판에서 실리콘 또는 실리콘 질화막을 선택적으로 식각하는 단계;를 포함하고, 상기 식각가스는 탄소를 포함하지 않고, 2종 이상의 할로겐 원소를 포함하는 화합물 가스를 포함할 수 있다.
일 실시예에서, 상기 식각가스는 하기 화학식 1 또는 화학식 2로 표시되는 화합물 가스를 포함할 수 있다.
[화학식 1]
ClxFyOz
상기 화학식 1에서, x는 1 내지 2, y는 1 내지 5, z는 0 내지 3의 정수이다.
[화학식 2]
BrFx
상기 화학식 2에서, x는 1 내지 3의 정수이다.
이때, 상기 식각가스는 수소 원자를 포함하는 가스 또는 하기 화학식 3으로 표시되는 화합물 가스를 더 포함할 수 있다.
[화학식 3]
NxOy
상기 화학식 3에서, x는 1 또는 2이고, y는 1이다.
구체적으로, 상기 식각가스는 상기 화학식 1 또는 화학식 2로 표시되는 화합물 가스를 포함하고, 상기 수소 원자를 포함하는 가스는 NH3 또는 H2를 포함하는 것이 바람직하다.
한편, 본 발명의 다른 실시예에 따른 C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법은 반응성 라디컬을 사용하여, 실리콘, 실리콘 질화막 및 실리콘 산화막을 포함하는 반도체 기판에서 실리콘 또는 실리콘 질화막을 선택적으로 식각하는 단계;를 포함하며, 상기 식각가스는 염소(Cl) 포함 가스 화합물 및 브롬(Br) 포함 가스 화합물 중 하나와 NF3를 포함할 수 있다.
일 실시예에서, 상기 식각가스가 Cl2 및 NF3를 포함하는 경우, 상기 Cl2 및 NF3는 1 : 2 내지 6 의 부피비, 더욱 바람직하게는 1 : 2 내지 4 의 부피비로 포함될 수 있다. 이때, 상기 식각하는 단계 후, 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비는 400 이상일 수 있다.
그리고, 상기 식각하는 단계 전에, 상기 반도체 기판에 산소 라디컬을 공급하여, 실리콘 질화막 및 실리콘 산화막에 의해 노출된 기판 상에 산화막을 형성하는 단계를 더 포함할 수 있다.
이때, 상기 식각하는 단계 및 산화막을 형성하는 단계는, 적어도 1회 이상의 사이클로 수행되는 것이 바람직하다.
한편, 본 발명의 다른 실시 형태로, 상기 건식 식각 방법을 이용한 반도체 소자 제조 방법을 들 수 있다.
본 발명의 C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법에 따르면, 탄소를 포함하지 않는 식각가스를 사용하여, 3D NAND 소자의 실리콘 질화막/산화막 적층 구조에서 선택적으로 실리콘 질화막을 식각할 수 있으며, 용액을 이용하는 습식 식각 기술에서 발생하는 식각 후의 오염물질이 감소하여 환경적인 측면에서 이점을 가질 수 있다.
아울러, 본 발명의 건식 식각 방법을 이용한 반도체 소자 제조 방법에 따르면, 제조된 3D NAND 소자의 특성을 향상시킬 수 있고, 추후에도 상기 소자를 보다 미세화 할 수 있는 기반을 제공할 수 있다.
도 1은 본 발명의 실시예 1에 따른 실리콘 산화막 및 실리콘 질화막의 식각 속도 및 선택비를 나타낸 도면이다.
도 2는 본 발명의 실시예 1에 따른 실리콘 산화막 및 실리콘 질화막의 식각 전/후의 표면 거칠기를 도시한 도면이다.
도 3은 본 발명의 실시예 2에 따른 실리콘 산화막 및 실리콘 질화막의 식각 속도 및 선택비를 나타낸 도면이다.
도 4는 본 발명의 실시예 3에 따른 실리콘 산화막 및 실리콘 질화막의 식각 속도 및 선택비를 나타낸 도면이다.
도 5는 본 발명의 실시예 4에 따른 실리콘 산화막 및 실리콘 질화막의 식각 속도 및 선택비를 나타낸 도면이다.
도 6은 본 발명의 실시예 5에 따른 실리콘 산화막 및 실리콘의 식각 속도 및 선택비를 나타낸 도면이다.
도 7은 본 발명의 실시예 6에 따른 실리콘 산화막 및 실리콘의 식각 속도 및 선택비를 나타낸 도면이다.
도 8은 본 발명의 실시예 7에 따른 실리콘, 실리콘 산화막 및 실리콘 질화막의 식각 속도 및 선택비를 나타낸 도면이다.
도 9는 본 발명의 실시예 8에 따른 식각 후의 반도체 기판의 SEM 이미지를 나타낸 도면이다.
도 10은 본 발명의 비교예 1에 따른 실리콘, 실리콘 산화막 및 실리콘 질화막의 식각 속도 및 선택비를 나타낸 도면이다.
도 11은 본 발명의 비교예 2에 따른 실리콘, 실리콘 산화막 및 실리콘 질화막의 식각 속도 및 선택비를 나타낸 도면이다.
도 12는 본 발명의 실시예에 따른 실리콘 질화막 건식 식각 방법을 나타낸 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본 발명의 실시예에 따른 C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법은, 반응성 라디컬을 사용하여, 실리콘, 실리콘 질화막 및 실리콘 산화막을 포함하는 반도체 기판에서 실리콘 또는 실리콘 질화막을 선택적으로 식각하는 단계를 포함하고, 상기 식각가스는 탄소를 포함하지 않고, 2종 이상의 할로겐 원소를 포함하는 화합물 가스를 포함하는 것이 바람직하다.
일 실시예로, 상기 식각가스는 탄소를 포함하지 않고, 2종 이상의 할로겐 원소를 포함하는 화합물 가스를 포함하는 것이 바람직하며, 예를 들어, 하기 화학식 1 또는 화학식 2로 표시되는 화합물 가스를 하나 이상 포함할 수 있다.
[화학식 1]
ClxFyOz
상기 화학식 1에서, x는 1 내지 2, y는 1 내지 5, z는 0 내지 3의 정수이다.
[화학식 2]
BrFx
상기 화학식 2에서, x는 1 내지 3의 정수이다.
즉, 상기 식각가스는 예를 들어, ClF, ClF2, ClF3, ClF4, ClF5, Cl2FO3, BrF, BrF2, BrF3 등의 화합물 가스를 사용할 수 있다.
또한, 상기 반응성 라디컬은 특별히 제한되지는 않으나, 식각가스의 플라즈마로부터 생성되는 것이 바람직하다.
일 실시예로, 플라즈마 장비를 사용하여 반응 챔버 내에 상기 식각가스의 플라즈마를 공급하면, 플라즈마로부터 생성된 반응성 라디컬에 의해, 실리콘 또는 실리콘 질화막의 식각이 이루어지게 되고, 실리콘 산화막은 상대적으로 식각이 이루어지지 않게 되어, 실리콘 산화막 대비 높은 식각 선택비를 확보할 수 있다.
이때, 플라즈마 장비로는 ICP, CCP, VHF-CCP 및 Microwave 플라즈마 소스 등을 사용할 수 있으며, 라디컬 밀도(Radical Density)를 제어하여 식각 공정에 사용할 수 있다. 또한, 상기 플라즈마 장비에 인가되는 RF 파워밀도(mW/cm2)는 1000 내지 6000 mW/cm2 인 것이 가장 바람직하나, 이에 제한되는 것은 아니다.
한편, 다른 실시예로, 상기 식각가스는 탄소를 포함하지 않고, 2종 이상의 할로겐 원소를 포함하는 화합물 가스에, 수소 원자를 포함하는 가스 또는 하기 화학식 3으로 표시되는 화합물 가스를 더 포함할 수 있다.
[화학식 3]
NxOy
상기 화학식 3에서, x는 1 또는 2이고, y는 1이다.
이때, 상기 식각가스는 상기 화학식 1 또는 화학식 2로 표시되는 화합물 가스를 하나 이상 포함할 수 있고, 상기 수소 원자를 포함하는 가스는 NH3 또는 H2를 포함할 수 있다.
이때, 상기 식각가스를 기준으로, 상기 수소 원자를 포함하는 가스 또는 상기 화학식 3으로 표시되는 화합물 가스는 40% 이하의 부피비로 포함되는 것이 바람직하나, 이에 제한되는 것은 아니다.
식각가스를 제외한 나머지 공정은 상기 실시예와 동일한 방법으로 수행되기 때문에, 설명을 생략하도록 한다.
한편, 본 발명의 다른 실시예에 따른 C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법은, 반응성 라디컬을 사용하여, 실리콘, 실리콘 질화막 및 실리콘 산화막을 포함하는 반도체 기판에서 실리콘 또는 실리콘 질화막을 선택적으로 식각하는 단계;를 포함하며, 상기 식각가스는 염소(Cl) 포함 가스 화합물 및 브롬(Br) 포함 가스 화합물 중 하나와 NF3를 포함하는 것이 바람직하다.
구체적으로, 염소(Cl) 포함 가스 화합물은 Cl2인 것이 바람직하고, 브롬(Br) 포함 가스 화합물은 예를 들어, Br2, HBr 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
일 실시예로, 플라즈마 장비를 사용하여 반응 챔버 내에 상기 식각가스의 플라즈마를 공급하면, 플라즈마로부터 생성된 반응성 라디컬에 의해, 실리콘 또는 실리콘 질화막의 식각이 이루어지게 되고, 실리콘 산화막은 상대적으로 식각이 이루어지지 않게 되어, 실리콘 산화막 대비 높은 식각 선택비를 확보할 수 있다.
이때, 플라즈마 장비로는 ICP, CCP, VHF-CCP 및 Microwave 플라즈마 소스 등을 사용할 수 있으며, 라디컬 밀도(Radical Density)를 제어하여 식각 공정에 사용할 수 있다. 또한, 상기 플라즈마 장비에 인가되는 RF 파워밀도(mW/cm2)는 1000 내지 6000 mW/cm2 인 것이 가장 바람직하나, 이에 제한되는 것은 아니다.
일 실시예에서, 상기 식각가스가 Cl2 및 NF3를 포함하는 경우, 상기 Cl2 및 NF3는 1 : 2 내지 6 의 부피비로 포함되는 것이 바람직한데, NF3의 부피비가 2 미만인 경우, ClxFyOz(x는 1 내지 2, y는 1 내지 5, z는 0 내지 3의 정수) 계열의 식각가스에서 Cl 대비 F의 비율이 낮아짐에 따라, 식각 속도가 지나치게 감소되어 식각 효율이 떨어지게 되고, NF3의 부피비가 6을 초과하는 경우에는 Cl 대비 F의 비율이 높아짐에 따라 실리콘 산화막 대비 실리콘 질화막의 식각 선택비가 낮아지게 때문이다. 따라서, 높은 식각 속도, 식각 선택비를 갖기 위해, 상기 Cl2 및 NF3는 1 : 2 내지 6 의 부피비, 더욱 바람직하게는 1 : 2 내지 4 의 부피비로 포함될 수 있다.
위와 같은 부피비로 식각가스가 포함될 때, 상기 식각하는 단계 후, 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비는 약 400 이상으로 나타나며, 특히, Cl2 및 NF3가 1 : 2 내지 3 의 부피비로 포함되는 경우, 식각 선택비가 무한대로 나타나, 높은 식각 선택비를 가질 수 있다.
한편, 도 12를 참조하면, 본 발명은 식각하는 단계 전에, 상기 반도체 기판에 산소 라디컬을 공급하여, 실리콘 질화막 및 실리콘 산화막에 의해 노출된 기판 상에 산화막을 형성하는 단계를 추가로 포함할 수 있다.
구체적으로, 상기 산소 라디컬은 실리콘 질화막 및 실리콘 산화막에 의해 노출된 반도체 기판의 폴리실리콘을 SiO2의 형태로 산화시켜, 기판 상에 산화막을 형성할 수 있다. 따라서, 식각하는 단계에서 반도체 기판의 폴리실리콘이 식각되는 것을 방지할 수 있다.
또한, 이러한 식각하는 단계 및 산화막을 형성하는 단계는, 적어도 1회 이상의 사이클로 수행됨으로써, 반도체 기판의 폴리실리콘이 식각되는 것을 방지하면서, 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각할 수 있다.
한편, 본 발명의 다른 실시 형태로, 상기 건식 식각 방법을 이용한 반도체 소자 제조 방법을 들 수 있으며, 반도체 소자는 예를 들어, 3D NAND 소자일 수 있다.
이하 본 발명의 다양한 실시예들 및 실험예들에 대해 상술한다. 다만, 하기의 실시예들은 본 발명의 일부 실시예에 불과한 것으로서, 본 발명이 하기 실시예들에 한정되는 것으로 해석되어서는 아니된다.
실시예 1
ClF3를 식각가스로 이용하여 기판 온도 및 플라즈마 발생을 위한 RF 파워를 변화시키면서 반도체 기판에 식각 공정을 진행하고, 그 결과를 도 1에 도시하였다.
도 1을 참조하면, 상기 기판의 온도가 증가함에 따라, 실리콘 산화막 대비 식각 선택비는 감소하는 경향을 나타냈으며, 기판의 온도가 25℃일 때, 실리콘 산화막 대비 식각 선택비는 130 이상으로 나타나, 우수한 식각 선택비를 나타낸 것을 알 수 있다.
또한, RF 파워를 변화시킨 결과를 살펴보면, RF 파워가 증가함에 따라, 식각 속도는 증가하나, 식각 선택비는 비교적 일정한 것을 확인할 수 있다.
도 2는 실시예 1에 따른 실리콘 산화막 및 실리콘 질화막의 식각 전/후의 표면 거칠기를 도시한 도면이다.
도 2에 도시된 바와 같이, 식각 공정 전/후의 실리콘 질화막의 표면 거칠기는 유사한 값을 나타냈으며, 탄소 및 폴리머 계열의 불순물 층이 관찰되지 않아, 실리콘 산화막의 표면에 식각 잔여물이 형성되지 않은 것을 알 수 있다.
실시예 2
RF 파워 300 W, 공정 압력 200mTorr의 조건하에, ClF를 식각가스로 이용하여 기판 온도를 변화시키면서 반도체 기판에 식각 공정을 진행하고, 그 결과를 도 3에 도시하였다.
도 3을 참조하면, 전 범위에서 실리콘 산화막 대비 식각 선택비는 400 이상으로 나타나, 우수한 식각 선택비를 나타낸 것을 알 수 있다.
실시예 3
ClF3 및 H2를 혼합한 혼합가스를 식각가스로 이용하여 H2 가스의 부피비를 0 내지 40%로 변화시키면서 반도체 기판에 식각 공정을 진행하고, 그 결과를 도 4에 도시하였다.
도 4를 참조하면, 상기 H2 가스의 부피비가 증가함에 따라, 실리콘 산화막 대비 식각 선택비는 증가하는 경향을 나타냈으며, H2 가스의 부피비가 40% 인 경우, 실리콘 산화막 대비 식각 선택비는 180 이상으로 나타나, 우수한 식각 선택비를 나타낸 것을 알 수 있다.
실시예 4
ClF3 및 NH3를 혼합한 혼합가스를 식각가스로 이용하여 NH3 가스의 부피비를 0 내지 40%로 변화시키면서 반도체 기판에 식각 공정을 진행하고, 그 결과를 도 5에 도시하였다.
도 5를 참조하면, 상기 NH3 가스의 부피비가 10 내지 40%인 범위에서 부피비가 증가함에 따라 선택도가 증가하는 경향을 보였으며, 특히 NH3 가스의 부피비가 40% 인 경우, 실리콘 산화막 대비 식각 선택비는 200 이상으로 나타나, 우수한 식각 선택비를 나타낸 것을 알 수 있다.
실시예 5
ClF3 및 NO를 혼합한 혼합가스를 식각가스로 이용하여 NO 가스의 부피비를 0 내지 40%로 변화시키면서 반도체 기판에 식각 공정을 진행하고, 그 결과를 도 6에 도시하였다.
도 6을 참조하면, 상기 NO 가스의 부피비가 증가함에 따라, 실리콘 산화막 대비 실리콘 식각 선택비는 증가하는 경향을 나타냈으며, NO 가스의 부피비가 40% 인 경우, 실리콘 산화막 대비 식각 선택비는 2500 이상으로 나타나, 우수한 식각 선택비를 나타낸 것을 알 수 있다.
실시예 6
ClF3 및 N2O를 혼합한 혼합가스를 식각가스로 이용하여 N2O 가스의 부피비를 0 내지 40%로 변화시키면서 반도체 기판에 식각 공정을 진행하고, 그 결과를 도 7에 도시하였다.
도 7을 참조하면, 상기 N2O 가스의 부피비가 증가함에 따라, 실리콘 산화막 대비 실리콘 식각 선택비는 감소하는 경향을 나타냈으며, N2O 가스의 유량비가 40% 인 경우에도, 실리콘 산화막 대비 식각 선택비는 180 이상으로 나타나, 우수한 식각 선택비를 나타낸 것을 알 수 있다.
실시예 7
Cl2 및 NF3를 혼합한 혼합가스를 식각가스로 이용하여 Cl2 및 NF3 가스의 부피비를 1 : 0.5 내지 4로 변화시키면서 반도체 기판에 식각 공정을 진행하고, 비교예로 NF3만을 식각가스로 이용하여 식각 공정을 진행하여, 그 결과를 도 8에 도시하였다.
도 8을 참조하면, 비교예의 경우, 실리콘 산화막 대비 식각 선택비는 약 100으로 나타났고, Cl2 및 NF3 가스가 1 : 4의 부피비인 경우 실리콘 산화막 대비 식각 선택비는 약 400 이상으로 나타났으며, 1 : 2의 부피비, 1 : 3의 부피비의 경우 무한대로 나타나, 비교예에 비해 Cl2가 포함된 식각가스를 사용한 실시예가 훨씬 우수한 식각 선택비를 나타낸 것을 알 수 있었다. 특히 1 : 2, 및 1 : 3의 부피비로 혼합한 식각가스는 식각 선택비가 무한대로 나타나, 가장 높은 식각 선택비를 갖는 것으로 확인되었다.
실시예 8
HBr 및 NF3를 혼합한 혼합가스를 식각가스로 이용하여 반도체 기판에 식각 공정을 진행하고, 식각 후의 반도체 기판의 SEM 이미지를 도 9에 도시하였다.
도 9에 나타난 바와 같이, Si3N4/SiO2의 적층 구조에서, 래터럴(lateral) 방향으로 선택적으로 실리콘 질화막이 식각된 것을 확인할 수 있다.
비교예 1
NF3를 식각가스로 이용하여 기판 온도를 변화시키면서 반도체 기판에 식각 공정을 진행하고, 그 결과를 도 10에 도시하였다.
도 10을 참조하면, 상기 기판의 온도가 증가함에 따라, 실리콘 산화막 대비 식각 선택비는 감소하는 경향을 나타냈으며, 기판의 온도가 25℃ 일 때, 실리콘 산화막 대비 식각 선택비는 100 이상으로 나타난 것을 알 수 있었다.
비교예 2
NF3 및 H2를 혼합한 혼합가스를 식각가스로 이용하여 H2 가스의 부피비를 0 내지 40%로 변화시키면서 반도체 기판에 식각 공정을 진행하고, 그 결과를 도 11에 도시하였다.
도 11을 참조하면, 상기 H2 가스의 부피비가 0% 에서 20% 로 증가함에 따라, 실리콘 산화막 대비 식각 선택비는 증가하는 경향을 나타냈으며, 20% 이상의 범위에서는 다시 감소하는 경향을 나타냈다.
또한, H2 가스의 부피비가 20% 인 경우에, 가장 높은 실리콘 산화막 대비 식각 선택비 특성을 나타냈으며, 약 130 이상으로 나타난 것을 알 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (11)

  1. 식각가스의 플라즈마로부터 생성된 반응성 라디컬을 사용하여 실리콘, 실리콘 질화막 및 실리콘 산화막을 포함하는 반도체 기판에서 실리콘 또는 실리콘 질화막을 선택적으로 식각하는 단계;를 포함하고,
    상기 식각가스는 탄소를 포함하지 않고, 2종 이상의 할로겐 원소를 포함하는 화합물 가스를 포함하는 것을 특징으로 하는,
    C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법.
  2. 제1항에 있어서,
    상기 식각가스는 하기 화학식 1 또는 화학식 2로 표시되는 화합물 가스를 포함하는 것을 특징으로 하는,
    C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법.
    [화학식 1]
    ClxFyOz
    상기 화학식 1에서, x는 1 내지 2, y는 1 내지 5, z는 0 내지 3의 정수이다.
    [화학식 2]
    BrFx
    상기 화학식 2에서, x는 1 내지 3의 정수이다.
  3. 제1항에 있어서,
    상기 식각가스는 수소 원자를 포함하는 가스 또는 하기 화학식 3으로 표시되는 화합물 가스를 더 포함하는 것을 특징으로 하는,
    C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법.
    [화학식 3]
    NxOy
    상기 화학식 3에서, x는 1 또는 2이고, y는 1이다.
  4. 제3항에 있어서,
    상기 식각가스는 하기 화학식 1 또는 화학식 2로 표시되는 화합물 가스를 포함하고,
    상기 수소 원자를 포함하는 가스는 NH3 또는 H2를 포함하는 것을 특징으로 하는,
    C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법.
    [화학식 1]
    ClxFyOz
    상기 화학식 1에서, x는 1 내지 2, y는 1 내지 5, z는 0 내지 3의 정수이다.
    [화학식 2]
    BrFx
    상기 화학식 2에서, x는 1 내지 3의 정수이다.
  5. 식각가스의 플라즈마로부터 생성된 반응성 라디컬을 사용하여 실리콘, 실리콘 질화막 및 실리콘 산화막을 포함하는 반도체 기판에서 실리콘 또는 실리콘 질화막을 선택적으로 식각하는 단계;를 포함하고,
    상기 식각가스는 염소(Cl) 포함 가스 화합물 및 브롬(Br) 포함 가스 화합물 중 하나와 NF3를 포함하는 것을 특징으로 하는,
    C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법.
  6. 제5항에 있어서,
    상기 식각가스가 Cl2 및 NF3를 포함하는 경우,
    상기 Cl2 및 NF3는 1 : 2 내지 6 의 부피비로 포함되는 것을 특징으로 하는,
    C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법.
  7. 제6항에 있어서,
    상기 Cl2 및 NF3는 1 : 2 내지 4 의 부피비로 포함되는 것을 특징으로 하는,
    C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법.
  8. 제6항에 있어서,
    상기 식각하는 단계 후, 실리콘 산화막에 대한 실리콘 질화막의 식각비는 400 이상인 것을 특징으로 하는,
    C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 식각하는 단계 전에, 상기 반도체 기판에 산소 라디컬을 공급하여, 실리콘 질화막 및 실리콘 산화막에 의해 노출된 기판 상에 산화막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는,
    C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법.
  10. 제9항에 있어서,
    상기 식각하는 단계 및 산화막을 형성하는 단계는, 적어도 1회 이상의 사이클로 수행되는 것을 특징으로 하는,
    C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법.
  11. 제10항에 따른 실리콘 질화막 건식 식각 방법을 이용하여 반도체 소자를 제조하는 방법.
KR1020200006290A 2020-01-17 2020-01-17 C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법 KR102328573B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200006290A KR102328573B1 (ko) 2020-01-17 2020-01-17 C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200006290A KR102328573B1 (ko) 2020-01-17 2020-01-17 C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법

Publications (2)

Publication Number Publication Date
KR20210092884A KR20210092884A (ko) 2021-07-27
KR102328573B1 true KR102328573B1 (ko) 2021-11-17

Family

ID=77125577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200006290A KR102328573B1 (ko) 2020-01-17 2020-01-17 C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법

Country Status (1)

Country Link
KR (1) KR102328573B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150087154A1 (en) * 2013-09-26 2015-03-26 Lam Research Corporation High aspect ratio etch with combination mask
KR101822238B1 (ko) 2014-11-19 2018-01-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급 시스템, 프로그램, 삼차원 플래시 메모리, 다이내믹 랜덤 액세스 메모리 및 반도체 장치
US20180254187A1 (en) 2017-02-02 2018-09-06 Applied Materials, Inc. Charge-trap layer separation and word-line isolation in a 3-d nand structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9870932B1 (en) * 2016-07-27 2018-01-16 Lam Research Corporation Pressure purge etch method for etching complex 3-D structures
TWI757545B (zh) * 2017-09-15 2022-03-11 日商關東電化工業股份有限公司 使用酸鹵化物之原子層蝕刻
JP2019121750A (ja) * 2018-01-11 2019-07-22 東京エレクトロン株式会社 エッチング方法およびエッチング装置
KR102144171B1 (ko) * 2018-06-20 2020-08-12 한국과학기술원 셀 신뢰성 향상을 위한 수직 집적형 삼차원 플래시메모리 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150087154A1 (en) * 2013-09-26 2015-03-26 Lam Research Corporation High aspect ratio etch with combination mask
KR101822238B1 (ko) 2014-11-19 2018-01-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급 시스템, 프로그램, 삼차원 플래시 메모리, 다이내믹 랜덤 액세스 메모리 및 반도체 장치
US20180254187A1 (en) 2017-02-02 2018-09-06 Applied Materials, Inc. Charge-trap layer separation and word-line isolation in a 3-d nand structure

Also Published As

Publication number Publication date
KR20210092884A (ko) 2021-07-27

Similar Documents

Publication Publication Date Title
JP5933694B2 (ja) ホウ素炭素膜をドライストリッピングする方法
CN101515542B (zh) 用硫基蚀刻剂等离子体蚀刻含碳层
US10510518B2 (en) Methods of dry stripping boron-carbon films
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
JP2007235136A (ja) 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
JP2007235135A (ja) 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
KR102104240B1 (ko) 플라즈마 식각 방법
TWI631618B (zh) Dry etching method, dry etchant, and method of manufacturing semiconductor device
TWI810396B (zh) 乾式蝕刻方法
CN1599038A (zh) 次氟酸酯、氟代过氧化物和/或氟代三氧化物在碳氟化合物刻蚀等离子体中作为氧化剂的应用
KR101224747B1 (ko) 감소된 에칭률 마이크로-로딩을 갖는 텅스텐 실리사이드에칭 공정
KR102328573B1 (ko) C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법
CN113889404A (zh) 半导体结构的处理方法及形成方法
KR100851455B1 (ko) 챔버 조건에 대한 공정 민감도를 감소시키는 방법
KR102646804B1 (ko) 실리콘 질화물층을 포함하는 기판을 처리하는 방법
TWI836713B (zh) 基板處理方法
JP7411818B2 (ja) 半導体構造の処理方法及び形成方法
US20230154731A1 (en) Method of processing substrate
JP2006261216A (ja) 半導体装置の形成方法
CN117012635A (zh) 一种硅化物的蚀刻方法
JP2023550842A (ja) メタルハードマスクのエッチング方法
JP2023552977A (ja) 半導体パターニングアプリケーションのための酸化スズおよび炭化スズ材料
CN117253788A (zh) 一种侧壁刻蚀方法和半导体工艺设备
KR20050050410A (ko) 건식 식각 공정
KR20100078434A (ko) 반도체 소자의 비어 홀 형성 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant