TWI631618B - Dry etching method, dry etchant, and method of manufacturing semiconductor device - Google Patents

Dry etching method, dry etchant, and method of manufacturing semiconductor device Download PDF

Info

Publication number
TWI631618B
TWI631618B TW105111905A TW105111905A TWI631618B TW I631618 B TWI631618 B TW I631618B TW 105111905 A TW105111905 A TW 105111905A TW 105111905 A TW105111905 A TW 105111905A TW I631618 B TWI631618 B TW I631618B
Authority
TW
Taiwan
Prior art keywords
gas
dry
etching
film
tetrafluoropropene
Prior art date
Application number
TW105111905A
Other languages
English (en)
Other versions
TW201642340A (zh
Inventor
大森啟之
八尾章史
上田辰徳
Original Assignee
中央硝子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中央硝子股份有限公司 filed Critical 中央硝子股份有限公司
Publication of TW201642340A publication Critical patent/TW201642340A/zh
Application granted granted Critical
Publication of TWI631618B publication Critical patent/TWI631618B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明係一種乾式蝕刻方法,其特徵在於:使用使實質上僅包含1,3,3,3-四氟丙烯與惰性氣體之乾式蝕刻劑電漿化而獲得之電漿氣體,對光阻劑、氧化矽、矽選擇性地蝕刻氮化矽。

Description

乾式蝕刻方法、乾式蝕刻劑及半導體裝置之製造方法
本發明係關於一種用以選擇性地蝕刻氮化矽之乾式蝕刻方法。
於在晶圓上形成器件之情形時,有如下步驟:僅選擇性地對覆蓋光阻劑(以下稱為PR)、氧化矽(以下稱為SiO2)膜、多晶矽(以下稱為p-Si)膜之氮化矽(以下稱為SiN)膜進行乾式蝕刻;或SiO2、p-Si及SiN均露出,僅選擇性地對SiN進行乾式蝕刻。
於該蝕刻步驟中,廣泛採用使用電漿之蝕刻裝置,作為處理氣體,要求針對PR膜、SiO2膜及p-Si膜,僅高選擇性地、例如選擇比50以上且高速地、例如SiN蝕刻速度為15nm/min以上對SiN膜進行蝕刻。
先前,作為此種蝕刻氣體,例如已知有CHF3氣體、CH2F2氣體、C4H9F等含氟飽和烴。於專利文獻1中,作為選擇足夠低之電力偏壓、以SiO2膜等作為底層之選擇性蝕刻SiN膜之氮化物蝕刻製程中使用之處理氣體,記載有包含式:CHpF4-p(p表示2或3。以下相同)所表示之化合物之氣體及氧氣之蝕刻氣體。
專利文獻2中揭示可使用高純度2-氟丁烷,有效率地且高選擇性地蝕刻SiN。又,專利文獻3中揭示有一種電漿蝕刻方法,其特徵在於包含CxHyFz(式中,x表示3、4或5,y、z分別獨立地表示正整數,且y>z。以下相同)所表示之飽和氟化烴。
另一方面,已知1,3,3,3-四氟丙烯由於臭氧破壞係數為零,且為 低GWP(全球暖化係數),故而與蝕刻劑中一般使用之全氟碳化合物類或氫氟碳化合物類相比,為地球環境負荷較小之材料,專利文獻4中揭示有使用1,3,3,3-四氟丙烯、添加氣體及惰性氣體之蝕刻方法。
[先前技術文獻] [專利文獻]
專利文獻1:日本專利特開平8-059215號公報
專利文獻2:國際公開第2014/136877號
專利文獻3:國際公開第2009/123038號
專利文獻4:日本專利特開2012-114402號公報(日本專利5434970號公報)
於專利文獻1中,關於上述式:CHpF4-p所表示之化合物中之CHF3氣體,SiN膜相對於SiO2膜之選擇比(SiN膜之蝕刻速度/SiO2膜之蝕刻速度)為5以下。然而,近年來於器件製程之領域中,謀求所形成器件之小型化、薄膜化,上述CHF3或CH2F2、CH3F等式:CHpF4-p所表示之化合物之氣體於SiN膜相對於SiO2膜之選擇比及蝕刻速度方面不充分。
關於專利文獻2記載之2-氟丁烷(C4H9F)、專利文獻3記載之2,2-二氟丁烷(C4H8F2),與專利文獻1中所使用之CH3F相比,選擇比、蝕刻速度均提昇,獲得相對於SiO2之實質無限大之選擇比。但是,不存在關於相對於p-Si或PR之SiN選擇性之記載。又,C4H9F之沸點為25℃,C4H8F2之沸點為31~32℃。因此,專利文獻2及3之蝕刻方法存在如下等問題:於蝕刻氣體之使用量較多之條件下,液化氣體之溫度因蒸發熱而降低,為了連續地獲得充足之蒸汽壓而必須有加熱裝置。
專利文獻4中記載作為SiO2或SiN之選擇性蝕刻劑,1,3,3,3-四氟 丙烯對抗蝕劑材料具有較高之選擇性。然而,專利文獻4之實施例中記載SiN與SiO2具有大致同等程度之蝕刻速率,藉由專利文獻4之方法難以實現相對於SiO2或p-Si之SiN選擇性較高之蝕刻。
基於上述背景,業界要求開發可進行相對於PR、SiO2及p-Si之SiN蝕刻選擇性較高之電漿蝕刻的蝕刻方法。
本發明者等人為了達成上述目的而進行各種研究,結果發現:藉由使用不含氧化性氣體之1,3,3,3-四氟丙烯與惰性氣體之混合氣體作為乾式蝕刻劑進行電漿蝕刻,而相對於PR、SiO2及p-Si,SiN之蝕刻選擇比成為50以上之非常高之值,進而,與所熟知之作為SiN之高選擇性蝕刻氣體之C4H9F相比具有較高之蝕刻速度。
即,本發明提供以下之[發明1]~[發明8]所記載之發明。
[發明1]
一種乾式蝕刻方法,其係使用使乾式蝕刻劑電漿化而獲得之電漿氣體,對光阻劑、氧化矽、矽選擇性地蝕刻氮化矽者,其特徵在於:上述乾式蝕刻劑實質上僅包含1,3,3,3-四氟丙烯與惰性氣體。
[發明2]
一種乾式蝕刻方法,其係使用使乾式蝕刻劑電漿化而獲得之電漿氣體,對光阻劑、氧化矽、矽選擇性地蝕刻氮化矽者,其特徵在於:上述乾式蝕刻劑實質上僅包含1,3,3,3-四氟丙烯、惰性氣體及添加氣體,上述添加氣體係選自由H2、HF、HI、HBr、HCl、NH3、CF4、CF3H、CF2H2、CFH3、C2F6、C2F4H2、C2F5H、C3F8、C3F7H、C3F6H2、C3F5H3、C3F4H4、C3F3H5、C3F5H、C3F3H、C3ClF3H、 C4F8、C4F6、C5F8及C5F10所組成之群中之至少1種添加氣體。
[發明3]
如發明1或2記載之乾式蝕刻方法,其特徵在於:氧化性氣體之含量相對於1,3,3,3-四氟丙烯未達1000體積ppm。
[發明4]
如發明1至3中任一項記載之乾式蝕刻方法,其特徵在於:上述惰性氣體係選自由N2、He、Ar、Ne、Kr及Xe所組成之群中之至少1種惰性氣體。
[發明5]
如發明1至4中任一項記載之乾式蝕刻方法,其特徵在於:1,3,3,3-四氟丙烯之含量相對於上述乾式蝕刻劑之總量為1體積%以上且50體積%以下。
[發明6]
一種乾式蝕刻劑,其特徵在於:其係對光阻劑、氧化矽、矽選擇性地蝕刻氮化矽者,且該乾式蝕刻劑實質上僅包含1,3,3,3-四氟丙烯與惰性氣體。
[發明7]
一種乾式蝕刻劑,其特徵在於:其係對光阻劑、氧化矽、矽選擇性地蝕刻氮化矽者,且該乾式蝕刻劑實質上僅包含1,3,3,3-四氟丙烯、惰性氣體及添加氣體,上述添加氣體係選自由H2、HF、HI、HBr、HCl、NH3、CF4、CF3H、CF2H2、CFH3、C2F6、C2F4H2、C2F5H、C3F8、C3F7H、C3F6H2、C3F5H3、C3F4H4、C3F3H5、C3F5H、C3F3H、C3ClF3H、C4F8、C4F6、C5F8及C5F10所組成之群中之至少1種氣體。
[發明8]
如發明6或7記載之乾式蝕刻劑,其特徵在於:氧化性氣體之含量相對於1,3,3,3-四氟丙烯未達1000體積ppm。
[發明9]
一種半導體裝置之製造方法,其特徵在於包括如下步驟:對具有光阻劑膜、氧化矽膜、多晶矽膜、氮化矽膜之矽基板應用如發明1至5中任一項記載之乾式蝕刻方法而選擇性地蝕刻上述氮化矽膜。
[發明10]
一種半導體裝置之製造方法,其特徵在於包括如下步驟:於矽基板形成氧化矽膜與氮化矽膜之積層膜;於上述積層膜形成貫通孔;及對上述積層膜應用如發明1至5中任一項記載之乾式蝕刻方法,而對上述氧化矽膜選擇性地蝕刻上述氮化矽膜。
根據本發明,可於幾乎不蝕刻PR、SiO2及p-Si之情況下藉由乾式製程選擇性地去除SiN。
10‧‧‧反應裝置
11‧‧‧腔室
12‧‧‧壓力計
13‧‧‧高頻電源
14‧‧‧下部電極
15‧‧‧上部電極
16‧‧‧氣體導入口
17‧‧‧氣體排出管線
18‧‧‧試樣
圖1係實施例、比較例中所使用之反應裝置之概略圖。
以下對本發明之實施方法進行說明。再者,本發明之範圍並不限制於該等說明,除了以下之例示,亦可於無損本發明之主旨之範圍內適當變更而實施。
本發明之乾式蝕刻方法之特徵在於:藉由使用實質上僅包含1,3,3,3-四氟丙烯與惰性氣體之乾式蝕刻劑、或實質上僅包含1,3,3,3-四氟丙烯、惰性氣體及添加氣體之乾式蝕刻劑進行電漿蝕刻,而對SiO2、p-Si及PR選擇性地蝕刻SiN。
本發明中使用之1,3,3,3-四氟丙烯可藉由先前公知之方法製造。例如,關於1,3,3,3-四氟丙烯之製造,本發明者等人可藉由使日本專 利第3465865號或日本專利第3821514號中以工業規模獲得之1-氯-3,3,3-三氟丙烯於氣相氟化觸媒之存在下與HF(hydrofluoric acid,氫氟酸)發生作用而獲得。又,揭示一種可於氣相下藉由觸媒而分解1,3,3,3-五氟丙烷之方法。
本發明之蝕刻方法可於各種乾式蝕刻條件下實施。可添加O2以外之添加氣體或惰性氣體以成為所需之蝕刻速率、蝕刻選擇比及蝕刻形狀。
作為添加氣體,可使用選自由H2、HF、HI、HBr、HCl、NH3、CF4、CF3H、CF2H2、CFH3、C2F6、C2F4H2、C2F5H、C3F8、C3F7H、C3F6H2、C3F5H3、C3F4H4、C3F3H5、C3F5H、C3F3H、C3ClF3H、C4F8、C4F6、C5F8及C5F10所組成之群中之至少1種氣體。又,為了獲得所需之蝕刻形狀或蝕刻速率,亦可添加1種以上之氟碳化合物、氫氟碳化合物、含鹵素化合物進行蝕刻。
作為惰性氣體,可列舉:N2、He、Ar、Ne、Kr及Xe。
於通常之使用氫氟碳化合物之乾式蝕刻中,為了促進蝕刻氣體之分解而添加O2等氧化性氣體。然而,1,3,3,3-四氟丙烯由於分子內具有雙鍵,而於電漿作用下容易分解、活化,且分子內具有氫,故容易按照以下之式1進行SiN之蝕刻。因此,認為即便不添加O2,亦不會於SiN上形成沈積膜而進行蝕刻。此處,CxHyFz係1,3,3,3-四氟丙烯之電漿分解產物,SiN代表Si3N4等SiNx,式1不調合左右之化學計量。
SiN+CxHyFz → SiF4+CF4+HCN (式1)
另一方面,已知藉由將1,3,3,3-四氟丙烯暴露於電漿下而產生之鏈段中包含較多之碳數為2以上者,該等碳數為2以上之鏈段自由基相較於SiN上容易堆積於SiO2上,有於SiO2上形成沈積膜之效果。認為尤其於不存在O2等氧化性氣體之情形時,與添加O2之情形相比,對SiO2、SiN中之任一者均有蝕刻量降低之傾向,故形成於SiO2上之沈 積膜發揮充分之保護效果,對SiO2之蝕刻反應不及對SiN之蝕刻反應。
本發明中使用之乾式蝕刻劑較佳為實質上不含氧化性氣體。雖容許混入來自使用氣體之微量氧化性氣體,但即便於此情形時,氧化性氣體之含量相對於1,3,3,3-四氟丙烯亦較佳為未達1000體積ppm,更佳為未達500體積ppm,進而較佳為未達100體積ppm。氧化性氣體之含量意指選自由O2、O3、CO、CO2、COCl2、COF2、CF2(OF)2、CF3OF、NO2、NO、F2、NF3、Cl2、Br2、I2、YFn(式中,Y表示Cl、Br或I,n表示整數,且1≦n≦7)所組成之群中之氣體之合計含量。
於本發明中,將所使用之包含1,3,3,3-四氟丙烯與惰性氣體、或包含1,3,3,3-四氟丙烯、添加氣體及惰性氣體之蝕刻劑之較佳組成比示於以下。再者,各種氣體之體積%之總計為100體積%。
1,3,3,3-四氟丙烯之含量較佳為1體積%以上且50體積%以下,更佳為5體積%以上且40體積%以下,進而較佳為10體積%以上且30體積%以下。
又,添加氣體之含量較佳為50體積%以下,更佳為10體積%以下。
又,惰性氣體之含量較佳為5體積%以上且98體積%以下,更佳為15體積%以上且95體積%以下,進而較佳為60體積%以上且90體積%以下。
其次,對本案發明中之使用乾式蝕刻劑之蝕刻方法進行說明。
本發明中使用之蝕刻方法並無特別限定,可應用於電容耦合型電漿(CCP)蝕刻、反應性離子蝕刻(RIE)、電感耦合型電漿(ICP)蝕刻、電子迴旋共振(ECR)電漿蝕刻及微波蝕刻等各種蝕刻方法。
關於蝕刻氣體所含有之氣體成分,可分別獨立地導入至腔室內,或者亦可預先製成混合氣體後導入至腔室內。反應腔室內所導入 之乾式蝕刻劑之總流量可根據反應腔室之體積及排氣部之排氣能力,考慮到濃度條件與壓力條件而適當選擇。
為了獲得穩定之電漿,且為了提高離子之直線性而抑制旁側蝕刻,進行蝕刻時之壓力較佳為5Pa以下,尤佳為1Pa以下。另一方面,若腔室內之壓力過低,則游離離子變少,無法獲得充分之電漿密度,故較佳為0.05Pa以上。
又,進行蝕刻時之基板溫度較佳為50℃以下,尤其為了進行各向異性蝕刻,較理想為設為20℃以下。於超過50℃之高溫下,有未充分地於SiO2或p-Si、PR上形成保護膜,選擇性降低之情況。
又,關於進行蝕刻時使電極間產生之偏壓電壓,根據所需之蝕刻形狀進行選擇即可。例如,於進行各向異性蝕刻時,較理想為產生500V~10000V左右之電極間電壓而使離子高能量化。過高之偏壓電壓有放大離子之能量而導致選擇性降低之情況。另一方面,於進行各向同性蝕刻時,較理想為設為未達500V,於離子能量較低之條件下進行蝕刻。
關於蝕刻時間,若考慮到元件製造製程之效率,則較佳為30分鐘以內。此處,蝕刻時間係於腔室內產生電漿,使乾式蝕刻劑與試樣進行反應之時間。
如上所述,於在晶圓上形成器件之情形時,有進行如下步驟之情況:僅選擇性地對覆蓋PR膜、SiO2膜、p-Si膜之SiN膜進行乾式蝕刻;或SiO2、p-Si及SiN均露出,僅選擇性地對SiN進行乾式蝕刻。尤其於三維記憶體之製造製程中,於矽基板形成SiO2與SiN之積層膜,於該積層膜形成貫通孔,自貫通孔供給蝕刻氣體,應用本發明之乾式蝕刻方法,一面使SiO2殘留一面選擇性地蝕刻SiN,藉此可形成多個SiO2層空開間隔且平行地排列之構造。
實施例
以下,一併列舉本發明之實施例與比較例,但本發明並不限制於以下之實施例。
[實施例1]
(蝕刻步驟)
圖1係實施例、比較例中所使用之反應裝置10之概略圖。於腔室11內設置有下部電極14、上部電極15及壓力計12,該下部電極14具有保持晶圓之功能且亦發揮作為平台之作用。又,於腔室11上部連接有氣體導入口16。腔室11內可調整壓力,並且可藉由高頻電源(13.56MHz)13使乾式蝕刻劑獲得激發。藉此,可使經激發之乾式蝕刻劑與設置於下部電極14上之試樣18接觸,而蝕刻試樣18。腔室11係以如下方式構成:若於導入有乾式蝕刻劑之狀態下由高頻電源13施加高頻電力,則由於電漿中之離子與電子之遷移速度之差而可於上部電極15與下部電極14之間產生被稱為偏壓電壓之直流電壓。腔室11內之氣體經由氣體排出管線17排出。
將作為試樣18之具有p-Si層之矽晶圓A、具有SiO2層之矽晶圓B、具有SiN層之矽晶圓C、及具有PR層之矽晶圓D設置於冷卻至15℃之平台上。SiN層、p-Si層及SiO2層係藉由CVD(chemical vapor deposition,化學氣相沈積)法製作。又,PR層係藉由塗佈而製作。
此處,以總流量100sccm流通作為蝕刻劑之使相對於總流量分別為10體積%、90體積%之1,3,3,3-四氟丙烯(HFO-1234ze(E))及Ar混合而成之氣體,於400W下施加高頻電力而使蝕刻劑實現電漿化,藉此進行蝕刻。
再者,所使用之1,3,3,3-四氟丙烯為純度99.9%以上之高純度品,O2、O3、CO、CO2、COCl2、COF2、CF2(OF)2、CF3OF、NO2、NO、F2、NF3、Cl2、Br2、I2、YFn(式中,Y表示Cl、Br或I,n表示整數,且1≦n≦7)等氧化性氣體之含量即使是合計也在100體積ppm以下。其 後使用之1,1,3,3,3-五氟丙烯(HFO-1225zc)亦相同。又,氬氣係使用純度99.99995體積%以上之高純度品,各氧化性氣體之含量即使是合計也在1體積ppm以下。
蝕刻後,根據矽晶圓A之p-Si層、矽晶圓B之SiO2層、矽晶圓C之SiN層、矽晶圓D之PR層於蝕刻前後之厚度變化而求出蝕刻速度。進而,用SiN蝕刻速度除以其他膜之蝕刻速度,將所得之值作為各蝕刻選擇比。
結果於實施例1中,SiN之蝕刻速度為15.3nm/min.,SiO2之蝕刻速度為0.1nm/min.。因此,SiO2相對於SiN之選擇比為153。再者,其以外之膜未見蝕刻之進行。因此,選擇比為無限大。
[實施例2~4]
改變1,3,3,3-四氟丙烯(HFO-1234ze(E))及Ar之比率,除此以外,於與實施例1相同之條件下進行蝕刻。將各實施例之條件及評價結果示於表1。
[實施例5]
關於蝕刻劑,使1,3,3,3-四氟丙烯(HFO-1234ze(E))、相對於總流量分別為1%、89%之作為添加氣體之1,1,3,3,3-五氟丙烯(HFO-1225zc)及作為惰性氣體之Ar進行混合,除此以外,於與實施例1相同之條件下進行蝕刻。結果SiN之蝕刻速度為16.1nm/min.,SiO2之蝕刻速度為0.3nm/min.。因此,SiO2相對於SiN之選擇比為53.7。再者,其以外之膜未見蝕刻之進行。因此,選擇比為無限大。
[實施例6]
關於蝕刻劑,使1,3,3,3-四氟丙烯(HFO-1234ze(E))、相對於總流量分別為1%、89%之作為添加氣體之氫氣及作為惰性氣體之Ar進行混合,除此以外,於與實施例1相同之條件下進行蝕刻。將其結果示於表1。
[比較例1]
關於蝕刻劑,使相對於總流量分別為10%、1%、89%之1,3,3,3-四氟丙烯(HFO-1234ze(E))、O2及Ar進行混合,除此以外,於與實施例1相同之條件下進行蝕刻。結果SiN之蝕刻速度為19.8nm/min.,SiO2之蝕刻速度為11.2nm/min.。因此,SiO2相對於SiN之選擇比為1.8。再者,其以外之膜未見蝕刻之進行。因此,選擇比為無限大。
[參考例1]
關於蝕刻劑,使相對於總流量分別為10%、10%及80%之2-氟丁烷、作為添加氣體之O2、作為惰性氣體之Ar進行混合,除此以外,於與實施例1相同之條件下進行蝕刻。結果SiN之蝕刻速度為9.8nm/min.,p-Si之蝕刻速度為0.2nm/min.,其以外之膜未見蝕刻之進行。因此,SiO2相對於SiN及PR之選擇比為無限大,相對於p-Si之選擇比為49。
[參考例2]
關於蝕刻劑,使相對於總流量分別為10%、3%及87%之氟甲烷、作為添加氣體之O2、作為惰性氣體之Ar進行混合,除此以外,於與實施例1相同之條件下進行蝕刻。結果SiN、SiO2、p-Si及PR之蝕刻速度分別為12.1nm/min.、10.5nm/min.、7.3nm/min.及46.1nm/min.。因此,SiO2、P-Si及PR相對於SiN之選擇比分別為1.1、1.7及0.3。
將以上之結果彙總於表1。於使用實質上不含O2之1,3,3,3-四氟丙烯或其混合氣體作為乾式蝕刻劑之各實施例中,SiN相對於p-Si、PR、尤其相對於SiO2之蝕刻選擇比為50以上。藉由該乾式蝕刻方法可選擇性地蝕刻SiN。尤其若包含10體積%以上之1,3,3,3-四氟丙烯,則SiN蝕刻速度成為高速。
另一方面,於比較例1中,由於包含1%以上之O2,故而SiO2之蝕刻進行,選擇比大幅降低。
於參考例1及2中,對所熟知之作為SiN蝕刻劑之各種氣體進行評價,參考例1中相對於p-Si之選擇比未達50,參考例2中相對於SiO2、p-Si、PR任一者之選擇比均較差,進而,參考例1、2任一例中之SiN之蝕刻速度均低於實施例1之結果。
[產業上之可利用性]
本發明對半導體製造製程中之SiN之選擇性蝕刻步驟之效率化較為有效。

Claims (10)

  1. 一種乾式蝕刻方法,其係使用使乾式蝕刻劑電漿化而獲得之電漿氣體,對光阻劑、氧化矽、矽選擇性地蝕刻氮化矽者,其特徵在於:上述乾式蝕刻劑實質上僅包含1,3,3,3-四氟丙烯與惰性氣體。
  2. 一種乾式蝕刻方法,其係使用使乾式蝕刻劑電漿化而獲得之電漿氣體,對光阻劑、氧化矽、矽選擇性地蝕刻氮化矽者,其特徵在於:上述乾式蝕刻劑實質上僅包含1,3,3,3-四氟丙烯、惰性氣體及添加氣體,上述添加氣體係選自由H2、HF、HI、HBr、HCl、NH3、CF4、CF3H、CF2H2、CFH3、C2F6、C2F4H2、C2F5H、C3F8、C3F7H、C3F6H2、C3F5H3、C3F4H4、C3F3H5、C3F5H、C3F3H、C3ClF3H、C4F8、C4F6、C5F8及C5F10所組成之群中之至少1種添加氣體,其中氮化矽相對於光阻劑、氧化矽、矽之蝕刻選擇比為50以上。
  3. 如請求項1或2之乾式蝕刻方法,其中氧化性氣體之含量相對於1,3,3,3-四氟丙烯未達1000體積ppm。
  4. 如請求項1或2之乾式蝕刻方法,其中上述惰性氣體係選自由N2、He、Ar、Ne、Kr及Xe所組成之群中之至少1種惰性氣體。
  5. 如請求項1或2之乾式蝕刻方法,其中1,3,3,3-四氟丙烯之含量相對於上述乾式蝕刻劑之總量為1體積%以上且50體積%以下。
  6. 一種乾式蝕刻劑,其特徵在於:其係對光阻劑、氧化矽、矽選擇性地蝕刻氮化矽者,且 該乾式蝕刻劑實質上僅包含1,3,3,3-四氟丙烯與惰性氣體。
  7. 一種乾式蝕刻劑,其特徵在於:其係對光阻劑、氧化矽、矽選擇性地蝕刻氮化矽者,且該乾式蝕刻劑實質上僅包含1,3,3,3-四氟丙烯、惰性氣體及添加氣體,上述添加氣體係選自由H2、HF、HI、HBr、HCl、NH3、CF4、CF3H、CF2H2、CFH3、C2F6、C2F4H2、C2F5H、C3F8、C3F7H、C3F6H2、C3F5H3、C3F4H4、C3F3H5、C3F5H、C3F3H、C3ClF3H、C4F8、C4F6、C5F8及C5F10所組成之群中之至少1種氣體,其中氮化矽相對於光阻劑、氧化矽、矽之蝕刻選擇比為50以上。
  8. 如請求項6或7之乾式蝕刻劑,其中氧化性氣體之含量相對於1,3,3,3-四氟丙烯未達1000體積ppm。
  9. 一種半導體裝置之製造方法,其特徵在於包括如下步驟:對具有光阻劑膜、氧化矽膜、多晶矽膜、氮化矽膜之矽基板應用如請求項1或2之乾式蝕刻方法而選擇性地蝕刻上述氮化矽膜。
  10. 一種半導體裝置之製造方法,其特徵在於包括如下步驟:於矽基板形成氧化矽膜與氮化矽膜之積層膜;於上述積層膜形成貫通孔;及對上述積層膜應用如請求項1或2之乾式蝕刻方法,而對上述氧化矽膜選擇性地蝕刻上述氮化矽膜。
TW105111905A 2015-05-14 2016-04-15 Dry etching method, dry etchant, and method of manufacturing semiconductor device TWI631618B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-098974 2015-05-14
JP2015098974 2015-05-14

Publications (2)

Publication Number Publication Date
TW201642340A TW201642340A (zh) 2016-12-01
TWI631618B true TWI631618B (zh) 2018-08-01

Family

ID=57247912

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105111905A TWI631618B (zh) 2015-05-14 2016-04-15 Dry etching method, dry etchant, and method of manufacturing semiconductor device

Country Status (3)

Country Link
JP (1) JP6788177B2 (zh)
TW (1) TWI631618B (zh)
WO (1) WO2016181723A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6323540B1 (ja) * 2016-11-28 2018-05-16 セントラル硝子株式会社 ドライエッチング剤組成物及びドライエッチング方法
WO2018181104A1 (ja) * 2017-03-27 2018-10-04 関東電化工業株式会社 ドライエッチング方法またはドライクリーニング方法
KR102376841B1 (ko) * 2017-11-02 2022-03-18 쇼와 덴코 가부시키가이샤 에칭 방법 및 반도체의 제조 방법
KR102504833B1 (ko) * 2017-11-16 2023-03-02 삼성전자 주식회사 식각 가스 혼합물과 이를 이용한 패턴 형성 방법과 집적회로 소자의 제조 방법
US12014929B2 (en) 2019-10-25 2024-06-18 Resonac Corporation Etching method for silicon nitride and production method for semiconductor element
US11342194B2 (en) 2019-11-25 2022-05-24 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
JP6956288B2 (ja) * 2020-04-30 2021-11-02 東京エレクトロン株式会社 基板処理方法、プラズマ処理装置、及びエッチングガス組成物
TWI836713B (zh) * 2021-11-12 2024-03-21 南韓商Tes股份有限公司 基板處理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW492953B (en) * 1999-05-24 2002-07-01 Nippon Zeon Co Gas for plasma reaction and process producing it
US20080203353A1 (en) * 2006-05-09 2008-08-28 Ulsan Chemical Co., Ltd. Dry-etching gas for semiconductor process
TW201217500A (en) * 2010-07-12 2012-05-01 Central Glass Co Ltd Dry etching agent and dry etching method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222797A (ja) * 2001-01-24 2002-08-09 Tokyo Electron Ltd 窒化膜のエッチング方法およびデュアルダマシンプロセス
JP2006156539A (ja) * 2004-11-26 2006-06-15 National Institute Of Advanced Industrial & Technology プラズマ反応用ガス
JP6013313B2 (ja) * 2013-03-21 2016-10-25 東京エレクトロン株式会社 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW492953B (en) * 1999-05-24 2002-07-01 Nippon Zeon Co Gas for plasma reaction and process producing it
US20080203353A1 (en) * 2006-05-09 2008-08-28 Ulsan Chemical Co., Ltd. Dry-etching gas for semiconductor process
TW201217500A (en) * 2010-07-12 2012-05-01 Central Glass Co Ltd Dry etching agent and dry etching method

Also Published As

Publication number Publication date
JP6788177B2 (ja) 2020-11-25
TW201642340A (zh) 2016-12-01
JP2016219786A (ja) 2016-12-22
WO2016181723A1 (ja) 2016-11-17

Similar Documents

Publication Publication Date Title
TWI631618B (zh) Dry etching method, dry etchant, and method of manufacturing semiconductor device
TWI781210B (zh) 用於蝕刻多個堆疊層之化學過程
JP6811284B2 (ja) 3d nandフラッシュメモリの製造方法
TWI648783B (zh) Dry etching method
JP7026237B2 (ja) 3D NANDデバイスアプリケーションのための非プラズマ乾式処理によるSiO2に対するSiN選択的エッチング
US9728422B2 (en) Dry etching method
US20160133443A1 (en) Methods of dry stripping boron-carbon films
TWI491710B (zh) Dry etchants and dry etching methods using them
US20120285492A1 (en) Methods of dry stripping boron-carbon films
CN115394641A (zh) 用于蚀刻半导体结构的含氮化合物
WO2013015033A1 (ja) ドライエッチング剤
TWI621179B (zh) Dry etching method
CN112997280A (zh) 干蚀刻方法
JP7445150B2 (ja) ドライエッチング方法及び半導体デバイスの製造方法
TWI636121B (zh) 乾式蝕刻方法及乾式蝕刻劑
CN110036460B (zh) 干式蚀刻剂组合物及干式蚀刻方法
TWI838915B (zh) 使用含矽氫氟烴之蝕刻方法
CN113196454A (zh) 利用卤素氟化物的蚀刻方法、半导体的制造方法
JP2011176292A (ja) ドライエッチング剤