CN113196454A - 利用卤素氟化物的蚀刻方法、半导体的制造方法 - Google Patents

利用卤素氟化物的蚀刻方法、半导体的制造方法 Download PDF

Info

Publication number
CN113196454A
CN113196454A CN201980081918.4A CN201980081918A CN113196454A CN 113196454 A CN113196454 A CN 113196454A CN 201980081918 A CN201980081918 A CN 201980081918A CN 113196454 A CN113196454 A CN 113196454A
Authority
CN
China
Prior art keywords
etching
silicon
substrate
gas
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980081918.4A
Other languages
English (en)
Inventor
铃木淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN113196454A publication Critical patent/CN113196454A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

涉及在具有硅或硅氧化膜的硅基板高精度地等离子体蚀刻微细的图案的方法。在蚀刻方法中,将氮(N2)含有量为1体积%以下的卤素氟化物作为蚀刻气体对具有硅或硅氧化膜的硅基板进行等离子体蚀刻。

Description

利用卤素氟化物的蚀刻方法、半导体的制造方法
技术领域
本发明涉及使用了N2含有量少的卤素氟化物的半导体制造工艺。更详细而言,涉及使用N2含有量为1体积%以下的卤素氟化物将硅或硅氧化膜高精度地进行蚀刻的方法及使用了该蚀刻方法的半导体的制造方法。
背景技术
现在,在半导体制造中,要求极其微细的处理技术,取代湿式法而干式蚀刻法成为了主流。干式蚀刻法是在真空空间中产生等离子体并在物质表面上使微细的图案以分子为单位形成的方法。
在二氧化硅(SiO2)等半导体材料的蚀刻中,为了增大相对于作为基底材料使用的硅、多晶硅、氮化硅等的SiO2的蚀刻速度,使用了CF4、CHF3、C2F6、C3F8、C4F8等全氟化碳(PFC)类、氢氟烃(HFC)类作为蚀刻剂。
然而,这些PFC类、HFC类均是具有长的大气寿命的物质,并且具有高的全球变暖潜能值(GWP),因此在京都协议书(COP3)中成为了排放限制物质。在半导体产业中,一直在寻求经济性高且能够微细化的低GWP的替代物质。
于是,本发明人着眼于在半导体制造工艺中使用卤素氟化物作为蚀刻气体。
例如,在专利文献1中公开了以下方法:形成层叠了绝缘膜及多晶硅而成的层叠膜,形成贯通层叠膜的孔,将从ClF3、BrF5、IF3、IF7、ClF、BrF3、IF5、BrF选择出的1种或2种以上的气体利用惰性气体稀释并向孔内导入,将多晶硅膜各向同性地、有选择性地进行蚀刻。此外,专利文献1是不使等离子体产生的条件下的蚀刻,记载了使用N2作为稀释气体的实施例。
现有技术文献
专利文献
专利文献1:日本专利第6080166号公报
发明内容
发明所要解决的课题
在半导体集成电路的制造工序中,近年来,其加工图案显著地被微细化,因此强烈要求高精度(高选择性/高纵横比/高速)的干式蚀刻技术的开发。
在通常的蚀刻中,有时包含N2作为惰性气体、沉积剂、稀释剂。但是,本发明人认为:在使用卤素氟化物作为蚀刻气体的情况下,在高精度的干式蚀刻中,若在蚀刻气体中存在N2,则通过在对硅、硅氧化膜进行等离子体蚀刻的情况下产生的氟化硅与N2的反应而生成氮化硅,生成的氮化硅会向基板上蓄积而成为微细加工的阻碍要因。另外,若通过卤素氟化物与氮化硅的反应而消耗卤素氟化物,则也担心蚀刻速率的下降。此外,在专利文献1中记载了使用N2作为稀释气体的实施例,但由于是在不使等离子体产生的条件下的蚀刻,所以关于等离子体产生时的氮化膜生成的影响,完全没有启示。
用于解决课题的技术方案
在这样的状况下,本发明人为了解决上述课题而进行了深入研究,结果发现了:通过将用于对具有硅或硅氧化膜的半导体晶片进行蚀刻的卤素氟化物蚀刻气体中的氮的含有量调整为预定量以下,能够使氮化膜的影响极少,从而完成了本发明。
本发明的主旨如下。
[1]一种蚀刻方法,将氮(N2)含有量为1体积%以下的卤素氟化物作为蚀刻气体,对具有硅或硅氧化膜的硅基板进行等离子体蚀刻。
[2]根据[1]的蚀刻方法,卤素氟化物是选自ClF3、BrF5、IF3、IF7、ClF、BrF3、IF5、BrF的至少1种。
[3]根据[1]或[2]的蚀刻方法,蚀刻气体还以90体积%以下的量包含选自Ar、Ne、Kr及Xe的稀释气体。
[4]根据[1]~[3]的蚀刻方法,具备以下过程:
在具有硅或硅氧化膜的硅基板设置掩模,向处理腔内运送基板,在所述处理腔内的载置台载置基板的过程;
将所述处理腔内减压的过程;
将所述蚀刻气体向处理腔内供给的过程;及
在所述处理腔内形成等离子体,通过等离子体与载置的基板之间的电位差来进行各向异性蚀刻的过程。
[5]一种半导体的制造方法,使用[1]~[4]的蚀刻方法。
发明效果
根据本发明,由于包含卤素氟化物的蚀刻气体中的N2含有量被调整为预定量以下,所以能够提供将硅或硅氧化膜高精度地进行蚀刻的方法。
附图说明
图1是在本发明中使用的蚀刻装置的概略图。
具体实施方式
以下,对用于实施本发明的方式进行说明。
在本发明的蚀刻方法中,使用卤素氟化物来蚀刻基板表面的硅或硅氧化膜。
基板
基板只要能够通过等离子体蚀刻而进行加工即可,没有特别的限定,例如可举出玻璃基板、硅基板、镓-砷基板等。其中,在本发明中,在使用作为半导体晶片使用的硅基板的情况下,能够高精度地进行蚀刻,因此是优选的。在硅基板例如形成有硅氧化膜等。
硅氧化膜是指由SiО2、SiOC、SiOCH等含有氧原子的硅化合物形成的膜。
而且,在基板也可以作为掩模而设置有被加工成预定的图案的有机膜、金属膜。有机膜是以碳为主成分的膜,具体而言是指由无定形碳等碳系材料、抗蚀剂组合物等形成的膜(以下,也称作抗蚀剂膜)。此外,作为抗蚀剂组合物,没有特别的限定,例如可举出含氟树脂组合物及不含氟的(甲基)丙烯酸系树脂组合物等。另外,作为金属膜,可举出Ni、Cr等。
在本发明中,对基板表面的硅或硅氧化物进行蚀刻,在基板表面蚀刻极其高集成化的微细图案。此外,等离子体蚀刻是指以下技术:对处理气体施加高频的电场而引起等离子体化,使处理气体分离成化学活性的离子、电子、中性粒子,利用这些活性粒子与基板的化学反应及基于物理碰撞的反应来进行蚀刻。
卤素氟化物的气体
在本发明中,使用氮含有量被调整为预定范围以下的卤素氟化物的气体作为蚀刻气体。由此,能够高选择性地蚀刻硅氧化膜,能够抑制氮化硅生成。
作为卤素氟化物、使用选自ClF3、BrF5、IF3、IF7、ClF、BrF3、IF5、BrF的1种或2种以上,其中,优选包括ClF3、BrF3、BrF5、IF5及IF7,更优选包括IF7、ClF3、BrF5
所述卤素氟化物的沸点优选为50℃以下,更优选为40℃以下。若是所述范围的沸点,则在将卤素氟化物的气体向等离子体蚀刻装置导入时,能够防止配管等内的液化,能够避免由液化引起的障碍的产生,因此能够使等离子体蚀刻处理高效化。
卤素氟化物中的N2含有量为1体积%以下,希望为0.5体积%以下,优选为0.1体积%以下,更优选为0.05体积%以下,进一步优选为0.01体积%以下,更进一步优选为0.005体积%以下。
在N2含有量多的情况下,通过硅或硅氧化膜与卤素氟化物的反应而生成的氟化硅和N2在等离子体条件下反应而生成硅氮化膜。在硅氮化膜堆积在半导体基板上的情况下,成为微细加工的阻碍要因而成品率下降。在硅氮化膜与卤素氟化物进行了反应的情况下,卤素氟化物会被消耗,硅或硅氧化膜的蚀刻的蚀刻速率有时会下降。
此外,N2量的调整使用原料中不包含的材料即可,另外,例如过剩的N2能够通过冷却容器而将卤素氟化物液化或固化,并利用隔膜真空泵等抽出气相部分而减少。具体而言,将卤素氟化物制备、捕集并冷却,将气相部分利用氮置换,在冷却的状态下将气相部分利用隔膜真空泵抽出至预定压力,作为室温时的气体组成而以使N2含有量成为预定量的方式进行制备。
在本发明中的蚀刻方法中,能够使用N2含有量少的卤素氟化物单独作为等离子体蚀刻气体,但通常也可以包括惰性气体作为稀释气体。另外,也可以根据需要而包括添加气体。
其他的气体
作为惰性气体,使用从由Ar、Ne、Kr及Xe构成的群选择的至少1种气体。
另外,作为添加气体,可举出还原性气体、碳氟化合物、氢氟烃等,例如可以添加从由H2、HF、HI、HBr、HCl、NH3、CF4、CF3H、CF2H2、CFH3、C2F6、C2F4H2、C2F5H、C3F8、C3F7H、C3F6H2、C3F5H3、C3F4H4、C3F3H5、C3F5H、C3F3H、C3ClF3H、C4F8、C4F6、C5F8及C5F10构成的群选择的至少1种气体作为添加气体。
惰性气体的含有量只要相对于蚀刻气体的总量为90体积%以下即可,优选为50体积%以下。另外,添加气体的含有量只要相对于蚀刻气体的总量为50体积%以下即可,优选为30体积%以下。
蚀刻方法
在本发明中,具备以下过程:
在具有硅或硅氧化膜的硅基板如上述那样设置掩模,向处理腔内运送基板,在所述处理腔内的载置台载置基板;
将所述处理腔内减压;
将所述蚀刻气体向处理腔内供给;及
在所述处理腔内形成等离子体,通过等离子体与所载置的基板之间的电位差来进行各向异性蚀刻。
在本发明中能够使用的蚀刻方法,能够不限定于电容耦合型等离子体(CCP)蚀刻、反应性离子蚀刻(RIE)、电感耦合型等离子体(ICP)蚀刻、电子回旋共振(ECR)等离子体蚀刻及微波蚀刻等各种蚀刻方法地采用。
图1是示出在本发明的蚀刻方法中采用的反应装置的一个形态的概略图。
在具备蚀刻气体的导入系统1及稀释/添加气体的导入系统2的反应腔3内设置有具有用于向基板施加高频的功能的载置台即载台5。载台5与高频电源连接。另外,载台5也可以具有加热基板的功能。此外,在腔周围也设置有加热器,也可以构成为能够加热腔壁。能够使蚀刻气体与载置在载台5上的硅基板4接触,来蚀刻硅基板4。另外,腔3内为了设为减压环境而设置有压力计6及真空泵7。此外,供给蚀刻的气体经由未图示的气体排放线路而排放。
关于蚀刻气体中含有的气体成分,可以分别独立地向反应腔内导入,或者也可以在保存容器后段预先调整为混合气体后向腔内导入。
向腔内导入的蚀刻气体的总流量考虑反应腔的容积、排气部的排气能力、压力条件而适当选择。
在腔3内设置有等离子体的生成机构,该生成机构可以是向平行板施加高频电压的机构,也可以是使高频电流向线圈流动的机构,还可以是照射强电波的机构。若在等离子体中向基板施加高频,则在基板上施加负的电压,正离子向基板高速且垂直地入射,因此能够进行各向异性蚀刻。
进行蚀刻时的压力为了得到稳定的等离子体而优选为10Pa以下,尤其优选为5Pa以下。另一方面,若腔内的压力过低,则电离离子变少而无法得到充分的等离子体密度,因此优选为0.05Pa以上。另外,进行蚀刻时的基板温度优选为200℃以下,尤其是,为了进行各向异性蚀刻,希望设为100℃以下。在超过150℃的高温下,本来的蚀刻对象即硅、硅氧化膜以外的掩模部分等会被蚀刻,有时会产生形状异常。
另外,关于构成在进行蚀刻时产生的等离子体与基板之间的电位差的偏置功率,根据期望的蚀刻形状而从0~10000W选择即可,在选择性地进行蚀刻的情况下优选为0~1000W左右。
本发明的蚀刻方法能够在半导体的制造方法中使用。而且,本发明的蚀刻方法是能够对具有硅氧化膜的被处理体进行等离子体蚀刻的蚀刻方法。
实施例
以下,通过实施例来进一步具体地说明本实施方式的发明,但本实施方式的发明并不仅限制于以下的实施例。
<制备例1>
将使IF5和F2在250℃的气相下反应而得到的七氟化碘冷却为-70℃而将七氟化碘固化,将气相部分利用氮进行了置换。
在冷却的状态下将气相部分利用隔膜真空泵抽出至预定压力,作为室温时的气体组成而以使N2含有量成为5、2、1、0.5、0.1、0.05、0.01、0.005体积%左右(参照下表)的方式进行了制备。
在表1中示出制备出的七氟化碘的组成。
表1
Figure BDA0003105584580000071
<实施例1>
使用在上述制备例1中制备出的样本编号1的七氟化碘,实施了具有硅氧化膜的半导体晶片的蚀刻。在蚀刻中使用了Samco制的ICP蚀刻装置RIE-230iP。
将样本编号1的七氟化碘以10mL/min,将Ar以40mL/min分别独立地向反应腔内流通,以500W施加高频电压而等离子体化,从而进行了蚀刻。作为蚀刻条件,在压力3Pa、温度20℃、偏置功率100W下进行了蚀刻。
在蚀刻后,取出半导体晶片并利用XPS实施了表面的元素分析,结果,未看到氮,成功确认了没有生成硅氮化膜。
<实施例2~6>
在实施例2中,除了取代在上述制备例1中制备出的样本编号1而使用了样本编号2的七氟化碘以外,与实施例1同样地实施了蚀刻。
同样,在实施例3、4、5、6中,除了分别使用了样本编号3、4、5、6的七氟化碘以外,与实施例1同样地实施了蚀刻。在蚀刻后,取出半导体晶片并利用XPS实施了表面的元素分析,结果,在实施例2~6中,也没有看到氮,成功确认了没有生成硅氮化膜。
<比较例1及2>
在比较例1、2中,除了分别使用了在上述制备例1中制备出的样本编号7、8的七氟化碘以外,与实施例1同样地实施了蚀刻。在蚀刻后,取出半导体晶片并利用XPS实施了表面的元素分析,结果,在比较例1、2中均检测到氮,确认了生成了硅氮化膜。
产业上的可利用性
提供使用了N2含有量少的卤素氟化物的蚀刻方法。
标号说明
1:卤素氟化物导入系统
2:稀释/添加气体导入系统
3:反应腔
4:硅基板
5:载台
6:压力计
7:真空泵

Claims (5)

1.一种蚀刻方法,
将氮即N2含有量为1体积%以下的卤素氟化物作为蚀刻气体,对具有硅或硅氧化膜的硅基板进行等离子体蚀刻。
2.根据权利要求1所述的蚀刻方法,其特征在于,
卤素氟化物是选自ClF3、BrF5、IF3、IF7、ClF、BrF3、IF5、BrF的至少1种。
3.根据权利要求1或2所述的蚀刻方法,其特征在于,
蚀刻气体还含有90体积%以下的稀释气体,所述稀释气体选自Ar、Ne、Kr及Xe。
4.根据权利要求1~3中任一项所述的蚀刻方法,其特征在于,包括以下过程:
在具有硅或硅氧化膜的硅基板设置掩模,向处理腔内运送基板,在所述处理腔内的载置台载置基板的过程;
将所述处理腔内减压的过程;
将所述蚀刻气体向处理腔内供给的过程;及
在所述处理腔内形成等离子体,通过等离子体与载置的基板之间的电位差来进行各向异性蚀刻的过程。
5.一种半导体的制造方法,使用权利要求1~4中任一项所述的蚀刻方法。
CN201980081918.4A 2018-12-21 2019-12-09 利用卤素氟化物的蚀刻方法、半导体的制造方法 Pending CN113196454A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-239515 2018-12-21
JP2018239515 2018-12-21
PCT/JP2019/048054 WO2020129725A1 (ja) 2018-12-21 2019-12-09 ハロゲンフッ化物によるエッチング方法、半導体の製造方法

Publications (1)

Publication Number Publication Date
CN113196454A true CN113196454A (zh) 2021-07-30

Family

ID=71100773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980081918.4A Pending CN113196454A (zh) 2018-12-21 2019-12-09 利用卤素氟化物的蚀刻方法、半导体的制造方法

Country Status (9)

Country Link
US (1) US20220051898A1 (zh)
EP (1) EP3901991A4 (zh)
JP (1) JPWO2020129725A1 (zh)
KR (1) KR20210089755A (zh)
CN (1) CN113196454A (zh)
IL (1) IL283831A (zh)
SG (1) SG11202106311TA (zh)
TW (1) TWI749422B (zh)
WO (1) WO2020129725A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030098288A1 (en) * 1996-04-26 2003-05-29 Masahito Mori Plasma processing method
JP2008177209A (ja) * 2007-01-16 2008-07-31 Taiyo Nippon Sanso Corp プラズマエッチング方法
JP2015060934A (ja) * 2013-09-18 2015-03-30 株式会社日立ハイテクノロジーズ プラズマ処理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4310380A (en) * 1980-04-07 1982-01-12 Bell Telephone Laboratories, Incorporated Plasma etching of silicon
JPH0888177A (ja) * 1994-09-19 1996-04-02 Fujitsu Ltd 薄膜形成装置及びクリーニング方法
JPH08134651A (ja) * 1994-11-11 1996-05-28 Yuzo Mori プラズマcvm加工用ガス
JP3370806B2 (ja) * 1994-11-25 2003-01-27 株式会社半導体エネルギー研究所 Mis型半導体装置の作製方法
US20060016783A1 (en) * 2004-07-22 2006-01-26 Dingjun Wu Process for titanium nitride removal
JP2008177206A (ja) * 2007-01-16 2008-07-31 Dainippon Screen Mfg Co Ltd 基板保持装置、表面形状測定装置および応力測定装置
WO2013027653A1 (ja) 2011-08-25 2013-02-28 大日本スクリーン製造株式会社 パターン形成方法
JP6097192B2 (ja) * 2013-04-19 2017-03-15 東京エレクトロン株式会社 エッチング方法
KR101953044B1 (ko) * 2014-10-10 2019-02-27 칸토 덴카 코교 가부시키가이샤 규소 화합물용 에칭 가스 조성물 및 에칭 방법
US10079150B2 (en) * 2015-07-23 2018-09-18 Spts Technologies Limited Method and apparatus for dry gas phase chemically etching a structure
JP2018107438A (ja) * 2016-12-26 2018-07-05 セントラル硝子株式会社 金属部材の表面処理方法及び半導体素子の製造方法
US10607850B2 (en) * 2016-12-30 2020-03-31 American Air Liquide, Inc. Iodine-containing compounds for etching semiconductor structures
JP7053991B2 (ja) * 2017-03-28 2022-04-13 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030098288A1 (en) * 1996-04-26 2003-05-29 Masahito Mori Plasma processing method
JP2008177209A (ja) * 2007-01-16 2008-07-31 Taiyo Nippon Sanso Corp プラズマエッチング方法
JP2015060934A (ja) * 2013-09-18 2015-03-30 株式会社日立ハイテクノロジーズ プラズマ処理方法

Also Published As

Publication number Publication date
WO2020129725A1 (ja) 2020-06-25
JPWO2020129725A1 (ja) 2021-11-04
US20220051898A1 (en) 2022-02-17
KR20210089755A (ko) 2021-07-16
IL283831A (en) 2021-07-29
EP3901991A1 (en) 2021-10-27
SG11202106311TA (en) 2021-07-29
TW202101553A (zh) 2021-01-01
TWI749422B (zh) 2021-12-11
EP3901991A4 (en) 2022-08-17

Similar Documents

Publication Publication Date Title
TWI757334B (zh) 準原子層蝕刻方法
JP5933694B2 (ja) ホウ素炭素膜をドライストリッピングする方法
US20160133443A1 (en) Methods of dry stripping boron-carbon films
TWI631618B (zh) Dry etching method, dry etchant, and method of manufacturing semiconductor device
WO2016068004A1 (ja) プラズマエッチング方法
JP2013513948A (ja) low−k誘電体について損傷を低く抑えつつフォトレジストをストリッピングする方法
TW200525611A (en) Chamber cleaning method
WO2014119474A1 (ja) シリコンのドライエッチング方法
TWI745590B (zh) 蝕刻多孔質膜之方法
TWI806871B (zh) 多孔低介電常數介電蝕刻
WO2020195559A1 (ja) ドライエッチング方法及び半導体デバイスの製造方法
TWI636121B (zh) 乾式蝕刻方法及乾式蝕刻劑
CN113196454A (zh) 利用卤素氟化物的蚀刻方法、半导体的制造方法
JPH10189537A (ja) ドライエッチング方法
JP4554479B2 (ja) ドライエッチング方法
TWI815331B (zh) 蝕刻氣體及其製造方法、蝕刻方法以及半導體元件之製造方法
JP4360065B2 (ja) プラズマ処理方法
TWI783736B (zh) 蝕刻方法及半導體元件的製造方法
TW202213502A (zh) 蝕刻方法及電漿蝕刻裝置
JP2008118016A (ja) 有機膜パターンの形成方法
JPWO2018230373A1 (ja) プラズマ処理装置のシーズニング方法及びプラズマエッチング方法
JP2011187516A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Lishennoco Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: Showa electrical materials Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230506

Address after: Tokyo, Japan

Applicant after: Showa electrical materials Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: SHOWA DENKO Kabushiki Kaisha