JP2020013862A - 両面回路非酸化物系セラミックス基板およびその製造方法 - Google Patents

両面回路非酸化物系セラミックス基板およびその製造方法 Download PDF

Info

Publication number
JP2020013862A
JP2020013862A JP2018134431A JP2018134431A JP2020013862A JP 2020013862 A JP2020013862 A JP 2020013862A JP 2018134431 A JP2018134431 A JP 2018134431A JP 2018134431 A JP2018134431 A JP 2018134431A JP 2020013862 A JP2020013862 A JP 2020013862A
Authority
JP
Japan
Prior art keywords
ceramic substrate
holding layer
double
hole
conductive metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018134431A
Other languages
English (en)
Other versions
JP6446155B1 (ja
Inventor
英昭 竹盛
Hideaki Takemori
英昭 竹盛
賢史 東山
Masashi Higashiyama
賢史 東山
徹 板垣
Toru Itagaki
徹 板垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Solutions Co Ltd
Original Assignee
Hitachi Power Solutions Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Solutions Co Ltd filed Critical Hitachi Power Solutions Co Ltd
Priority to JP2018134431A priority Critical patent/JP6446155B1/ja
Application granted granted Critical
Publication of JP6446155B1 publication Critical patent/JP6446155B1/ja
Priority to US16/502,291 priority patent/US20200029441A1/en
Priority to CN201910596647.8A priority patent/CN110730574A/zh
Priority to TW108123748A priority patent/TWI688053B/zh
Publication of JP2020013862A publication Critical patent/JP2020013862A/ja
Priority to US17/727,026 priority patent/US12028984B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/082—Suction, e.g. for holding solder balls or components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1338—Chemical vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】放熱性に優れるとともに、低コストな両面回路非酸化物系セラミックス基板およびその製造方法を提供する。【解決手段】本発明に係る両面回路非酸化物系セラミックス基板１は、スルーホール１１を有する高熱伝導性非酸化物系のセラミックス基板１０と、前記スルーホール１１の壁面１１ａに形成された保持層２０と、前記保持層２０によって前記スルーホール１１の内部に保持された、活性金属を含まない導電性金属部３０Ｓと、を備える。本発明に係る両面回路非酸化物系セラミックス基板１は、前記セラミックス基板１０の表裏面に露出する前記保持層２０の端面２０ａ、２０ｂおよび前記導電性金属部３０Ｓの端面３０ａ、３０ｂを被覆する電極（薄膜電極４１、４２）を備えることが好ましい。【選択図】図１

Description

本発明は、両面回路非酸化物系セラミックス基板およびその製造方法に関する。
特許文献１には、セラミックス焼結体基板の導電用スルーホールに、融点が６００℃以上且つ１１００℃以下の金属、該金属よりも融点が高い金属および活性金属（チタン）を含む導電性の金属ペーストを該スルーホールに最密充填してなる導電性ビアを有し、該導電性ビアと該セラミックス焼結体基板との界面に活性層が形成されているセラミックスビア基板の製造方法が記載されている。
特開２０１２−１２９２３８号公報
例えば、医療・加工・波長変換などの用途にハイパワーレーザ装置が用いられている。ハイパワーレーザ装置のレーザ出力が年々上がっており、それに伴って発熱量が高くなっている。そのため、ハイパワーレーザ装置に用いられるセラミックス基板には、高い放熱性が要求されている。
また、特許文献１に記載の製造方法では、前記したように、活性金属（チタン）を含む導電性の金属ペーストを用いているので、導電性ビアを作製する際に高真空炉を用いるなどして真空環境下で焼成する必要がある。そのため、特許文献１に記載の製造方法では、高コストとなることが懸念される。
本発明は前記状況に鑑みてなされたものであり、放熱性に優れるとともに、低コストな両面回路非酸化物系セラミックス基板およびその製造方法を提供することを目的とする。
本発明に係る両面回路非酸化物系セラミックス基板は、スルーホールを有する高熱伝導性非酸化物系のセラミックス基板と、前記スルーホールの壁面に形成された保持層と、前記保持層によって前記スルーホールの内部に保持された、活性金属を含まない導電性金属部と、を備える。
本発明によれば、放熱性に優れるとともに、低コストな両面回路非酸化物系セラミックス基板およびその製造方法を提供できる。
前記した以外の課題、構成（手段）および効果は、以下の実施形態の説明により明らかにされる。
本実施形態に係る両面回路非酸化物系セラミックス基板を示す断面図である。 本実施形態に係る両面回路非酸化物系セラミックス基板の製造方法の内容を説明するフローチャートである。 本実施形態に係る両面回路非酸化物系セラミックス基板の製造方法の一態様を示す工程図である。 本実施形態に係る両面回路非酸化物系セラミックス基板の製造方法の他の態様を示す工程図である。
以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、各図面において、共通する構成要素には同一の符号を付し、重複した説明を省略する。また、部材のサイズおよび形状は、説明の便宜上、変形または誇張して模式的に表す場合がある。
図１は、本実施形態に係る両面回路非酸化物系セラミックス基板（以下、本明細書において単に「両面回路基板」と記載することがある）を示す断面図である。図１に示す本実施形態に係る両面回路基板１は、例えば、医療・加工・波長変換などの用途のハイパワーレーザ装置に搭載される集積回路に適用される。なお、本実施形態において、ハイパワーレーザ装置とは、例えば、レーザ出力が１Ｗ以上であるものをいう。
図１に示すように、両面回路基板１は、導電用のスルーホール１１を有する高熱伝導性非酸化物系のセラミックス基板（以下、本明細書において単に「高熱伝導性基板」と記載することがある）１０と、スルーホール１１の壁面１１ａに形成された保持層２０と、保持層２０によってスルーホール１１の内部に保持され、スルーホール１１の全体を埋めるように設けられた、活性金属を含まない導電性金属部３０Ｓと、を備えている。また、両面回路基板１は、スルーホール１１の両端が高熱伝導性基板１０の表面（表側面および裏側面）に露出し、電極（薄膜電極４１、４２）で被覆されている。なお、「活性金属を含まない」とは、活性金属が含まれていない（活性金属の含有率が０質量％である）ことをいい、そのような状態が理想ではあるものの、不可避的不純物程度であれば、活性金属を含有することは許容される。ここで、不可避的不純物とは、導電性金属部３０Ｓにおいて、原料中に存在したり、製造工程において不可避的に混入したりするもので、本来は不要なものであるが、微量であり、導電性金属部３０Ｓの特性に影響を及ぼさないため、許容されている不純物をいう。不可避的不純物程度の含有率（活性金属の許容量）の上限としては、例えば、０．０５質量％が挙げられる。活性金属としては、例えば、チタンやクロムなどが挙げられる。
高熱伝導性基板１０は、両面回路基板１のベースとなるものであり、非酸化物系のセラミックス材料を用いて形成されている。このような、高熱伝導性基板１０を形成する非酸化物系のセラミックス材料（特許請求の範囲の「高熱伝導性非酸化物系セラミックス材料」）としては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（ＳｉＮ）、炭化ケイ素（ＳｉＣ）およびダイヤモンドの群から選択される少なくとも１種を用いて形成することができる。特に、本実施形態においては、熱伝導率が高く、また、機械的強度や絶縁性も高いことから、ＡｌＮ、ＳｉＣ、ダイヤモンドなどを用いて形成された高熱伝導性基板１０であることが好ましい。ここで、高熱伝導性基板１０の熱伝導率は、８０Ｗ／（ｍ・Ｋ）以上であることが好ましく、１００Ｗ／（ｍ・Ｋ）以上であることがより好ましく、１４０Ｗ／（ｍ・Ｋ）以上であることがさらに好ましく、２５０Ｗ／（ｍ・Ｋ）以上であることがよりさらに好ましく、１０００Ｗ／（ｍ・Ｋ）以上であることが最も好ましい。このようにすると、両面回路基板１の放熱性が確実に優れたものとなる。これに対し、酸化物系のセラミックス材料を用いて基板を形成すると、熱伝導率が低いため、放熱性に劣る。
また、高熱伝導性基板１０の製造方法としては、一般的に知られる焼結体の製造方法を用いることができる。例えば、ＡｌＮ製の高熱伝導性基板１０の場合には、ＡｌＮ粉末を主成分とする原料粉末を湿式で混合した後に、バインダを加えて混合、乾燥して造粒粉とする。その後、公知のプレス成形法や、ＣＩＰ（Cold Isostatic Pressing）成形法、また、シート成形に適したドクターブレード法、押し出し成形法、射出成形法などの公知の成形方法で成形体とする。その後、これを成形バインダの脱脂および焼成することによって高熱伝導性基板１０を得ることができる（後述する基板焼成工程Ｓ１参照）。
また、高熱伝導性基板１０は、その板状の部材の一面側（表面側）から他面側（裏面側）に貫通するスルーホール１１を有している。なお、スルーホール１１を形成する数は、図１に示す数（２箇所）に限定されるものではなく、１箇所であっても、３箇所以上であってもよい。例えば、高熱伝導性基板１０をハイパワーレーザ装置の集積回路に適用する場合には、直径０．１ｍｍ程度のスルーホール１１が形成される。
保持層２０は、スルーホール１１の壁面（周壁面、内壁面）１１ａに形成される。また、保持層２０は、スルーホール１１の軸方向の一端が高熱伝導性基板１０の一面側（表面側１０ａ）まで延び、スルーホール１１の軸方向の他端が高熱伝導性基板１０の他面側（裏面側１０ｂ）まで延びるように、スルーホール１１の壁面１１ａの全体に形成されていることが好ましい。また、保持層２０は、スルーホール１１の壁面１１ａに密着して形成されている。
なお、保持層２０は、例えば、ケイ素の酸化物を用いて形成することが好ましく、具体的には、二酸化ケイ素（ＳｉＯ２）を用いて形成することが好ましい。これにより、スルーホール１１の壁面１１ａが酸素リッチな状態になり、保持層２０と導電性金属部３０Ｓとの結合力を高めることができる。なお、保持層２０は、スルーホール１１の壁面１１ａに密着して形成することができ、かつ、表面に導電性金属部３０Ｓと結合可能な酸素リッチな状態を形成できるものであれば、任意の材料で形成することができる。このような観点から、保持層２０は、例えば、アルミニウムの酸化物、具体的には、アルミナ（Ａｌ２Ｏ３）を用いて形成することができる。
導電性金属部３０Ｓは、例えば、錫（Ｓｎ）含有の導電性金属ペースト３０（図３（ｄ）、図４（ｄ）参照）を焼成したものである。導電性金属ペースト３０としては、銀（Ａｇ）を主成分とし、これにＳｎを含有したＡｇ−Ｓｎ系合金を含むペースト、銅（Ｃｕ）を主成分とし、これにＳｎを含有したＣｕ−Ｓｎ系合金を含むペーストなどを用いることができる。電導率の点においては、ＡｇやＣｕを含んでいるペーストであることが好ましい。導電性金属ペースト３０が、例えば、Ａｇ−Ｓｎ系合金を含むペーストである場合、Ａｇが９０質量％、Ｓｎが３〜８質量％のものを使用することが好ましい。なお、導電性金属ペースト３０は、以上に述べたものに限定されるものではなく、Ａｕ−Ｓｎ系合金を含むペーストやＡｇ−Ｃｕ−Ｓｎ系合金を含むペーストなどの、Ａｕ、Ａｇ、Ｃｕの少なくとも一つと、Ｓｎとを含有する合金を使用することもできる。なお、導電性金属ペースト３０は、焼成時における酸化を防止するために、チタンやクロムなどの活性金属を含まない。
前記したように、両面回路基板１は、スルーホール１１の壁面１１ａに形成された保持層２０の両端および導電性金属部３０Ｓの両端が高熱伝導性基板１０の表面（表側面および裏側面）に露出し、電極（薄膜電極４１、４２）で被覆されている。また、薄膜電極４１、４２は、導電性金属部３０Ｓと接するように設けられている。なお、高熱伝導性基板１０の表面と、保持層２０の両端と、導電性金属部３０Ｓの両端面とが、それぞれ面一に形成され、平らな面（平滑面）となるように構成されている。これにより、高熱伝導性基板１０の表面において薄膜電極４１、４２を導電性金属部３０Ｓに接するように重ねて、回路パターンを形成し易くなっている。
なお、薄膜電極４１、４２は、例えば、チタン薄膜と白金薄膜と金薄膜の３層からなるものである。また、薄膜電極４１、４２は、３層に限定されるものではなく、２層以下であっても、４層以上であってもよい。薄膜電極４１、４２は、例えば、０．１〜５μｍの厚さで形成できるが、これに限定されるものではなく、薄膜電極４１、４２よりも厚い電極（例えば、厚さ５〜１００μｍ）で形成することもできる。
以上に説明したように、本実施形態に係る両面回路基板１は、スルーホール１１を有する高熱伝導性基板１０と、スルーホール１１の壁面１１ａに形成された保持層２０と、保持層２０によってスルーホール１１の内部に保持された、活性金属を含まない導電性金属部３０Ｓと、を備えている。このように、両面回路基板１は、スルーホール１１の壁面１１ａに保持層２０を形成することで、スルーホール１１に導電性金属ペースト３０を充填して焼成したときに、導電性金属部３０Ｓと高熱伝導性基板１０とを接合させることができる。また、本実施形態に係る両面回路基板１は、導電性金属ペースト３０が活性金属を含んでいないので、高真空炉を用いるなどして真空環境下で焼成する必要がなく、低コストで製造することができる（これについては後述する）。
次に、本実施形態に係る両面回路基板の製造方法について説明する。
図２は、本実施形態に係る両面回路基板の製造方法の内容を説明するフローチャートである。図３は本実施形態に係る両面回路基板の製造方法の一態様を示す工程図である。図４は、本実施形態に係る両面回路基板の製造方法の他の態様を示す工程図である。
図２に示すように、本製造方法は、基板焼成工程Ｓ１と、穿孔工程Ｓ２と、保持層形成工程Ｓ３と、を有している。ここまでの工程をこの順に行うことで、後述する中間材１０Ｃ（図３（ｃ）および図４（ｃ）参照）に係る両面回路基板１を製造できる。
そして、本製造方法は、前記した保持層形成工程Ｓ３に続けて、充填工程Ｓ４と、導電性金属部形成工程Ｓ５と、研磨工程Ｓ６と、を有する。ここまでの工程をこの順に行うことで、電極を形成する前の段階の両面回路基板１を製造できる。
そして、本製造方法は、前記した研磨工程Ｓ６に続けて、電極被覆工程Ｓ７を有する。この工程を行うことで、電極を形成した両面回路基板１を製造できる。
ここで、穿孔工程Ｓ２による穿孔の態様が、高熱伝導性基板１０を貫通したスルーホール１１（図３参照）とするか、貫通していないスルーホール１１（貫通しない穴１２、図４参照）とするかにより、両面回路基板１を完成するまでの内容が若干異なるので、図３および図４を参照してそれぞれ説明することとする。
はじめに、図３を参照して、穿孔工程Ｓ２による穿孔の態様を、貫通したスルーホール１１とする場合について説明する。
図３の工程図では、（ａ）→（ｂ）→（ｃ）→（ｄ）→（ｅ）→（ｆ）→（ｇ）の順で実行される。なお、以下では、高熱伝導性基板１０の図示上側を表側、図示下側を裏側として説明する。
図３（ａ）は、図２に示す基板焼成工程Ｓ１を示している。基板焼成工程Ｓ１では、板状に成形した非酸化物系のセラミックス材料を焼成し、高熱伝導性基板１０を作製する。この高熱伝導性基板１０は、スルーホール１１を形成する前の状態である。非酸化物系のセラミックス材料は前述したものを用いることができ、板状には、一般的な手法で成形することができる。高熱伝導性基板１０の板厚は、例えば、０．５ｍｍ程度であればよい。
図３（ｂ）は、図２に示す穿孔工程Ｓ２である。この穿孔工程Ｓ２では、高熱伝導性基板１０の所定の箇所を穿孔して、貫通したスルーホール１１を形成する。図３（ｂ）に示すスルーホール１１は、レーザ加工やブラスト加工によって形成される。レーザ加工は、ブラスト加工に比べてスルーホール１１の径を小さくできる。また、レーザ加工は、スルーホール１１の径（直径）を、高熱伝導性基板１０の表面から裏面まで均一に形成できる。ブラスト加工としては、ショットブラスト、サンドブラストなどを適用できる。なお、図３（ｂ）におけるダミー板（当て板）１００は、レーザ加工する際に、レーザ照射側と反対側の高熱伝導性基板１０の裏面に当てられる板である。
図３（ｃ）は、図２に示す保持層形成工程Ｓ３である。保持層形成工程Ｓ３では、スルーホール１１の少なくとも壁面１１ａに保持層２０を形成する。この保持層形成工程Ｓ３を行うことにより、中間材１０Ｃに係る両面回路基板１を製造できる。前記したように、保持層２０は、ケイ素の酸化物を用いて形成することが好ましいが、アルミニウムの酸化物などを用いて形成することもできる。
保持層２０を壁面１１ａに形成する方法としては、例えば、スパッタリング、ＣＶＤ（Chemical Vapor Deposition）、イオンプレーティングなどの公知の気相法を適用できる。なお、保持層２０の膜厚は、特に限定されるものではなく、壁面１１ａに酸素が付く程度、例えば、１μｍ程度であればよい。
また、スパッタリング、ＣＶＤ、イオンプレーティングなどを高熱伝導性基板１０の両面（表側面と裏側面）から行うことで、スルーホール１１の壁面１１ａの全体に保持層２０を形成することができる。なお、図３では、スパッタリング、ＣＶＤ、イオンプレーティングなどによって、壁面１１ａだけではなく、高熱伝導性基板１０のスルーホール１１以外にも保持層２０が形成される様子を示している。
図３（ｄ）は、図２に示す充填工程Ｓ４である。充填工程Ｓ４では、保持層形成工程Ｓ３で保持層２０が形成されたスルーホール１１に導電性金属ペースト３０を充填する。導電性金属ペースト３０をスルーホール１１に充填する方法として、例えば、スクリーン印刷法などの一般的な方法を適用できる。なお、スルーホール１１の径が小さく、また導電性金属ペースト３０の粘度が高く、スルーホール１１に導電性金属ペースト３０を充填し難い場合には、スクリーン印刷時に、スルーホール１１を印刷する側とは反対側にメッシュ形状の板材を当て、かつメッシュ形状の板材を介して吸引装置で導電性金属ペースト３０を吸引することで、スルーホール１１の軸方向の一端から他端の孔全体に導電性金属ペースト３０を充填することができる。なお、導電性金属ペースト３０を印刷することで、導電性金属ペースト３０がスルーホール１１から若干突出した状態で充填される。
図３（ｅ）は、図２に示す導電性金属部形成工程Ｓ５である。導電性金属部形成工程Ｓ５では、充填工程Ｓ４後の高熱伝導性基板１０を焼成して導電性金属ペースト３０を導電性金属部３０Ｓとする。高熱伝導性基板１０の焼成は、例えば、リフロー炉を用いて大気環境下で行われる。リフロー炉では、図３（ｄ）に示す高熱伝導性基板１０が投入されると、図示しないプリヒータ工程、リフロー工程、冷却工程を経て、高熱伝導性基板１０がリフロー炉から排出される。なお、本実施形態では、導電性金属ペースト３０にチタンなどの活性金属が含まれていないので、真空環境下で焼成する必要がなく、高真空炉よりもコストの安い大気環境下の装置を用いて焼成することができる。また、加熱条件は、高熱伝導性基板１０の種類、導電性金属ペースト３０の種類などに応じて適宜設定される。加熱条件としては、例えば、導電性金属ペースト３０がＡｇ−Ｓｎ系合金を含むペーストである場合、８６０℃程度とすることが挙げられる。このようにすると、導電性金属ペースト３０に含まれている溶剤やバインダなどを揮発・除去させることができる。
ここで、高熱伝導性基板１０は、ＡｌＮなどの非酸化物系のセラミックス材料で形成されているので、Ａｇ−Ｓｎ系合金などの導電性金属ペースト３０（導電性金属部３０Ｓ）とは基本的に接着しないものである。しかし、本実施形態では、図３（ｃ）の工程においてスルーホール１１の壁面１１ａに保持層２０を形成することにより、保持層２０に含まれる所定の原子と導電性金属ペースト３０の中の所定の原子とが結びついて化合物を形成する。例えば、保持層２０に含まれる酸素原子（Ｏ）と、導電性金属ペースト３０の中の例えばＳｎとが結びついて、酸化錫（ＳｎＯ）を形成する。このように形成された化合物（ＳｎＯ）の原子間結合による強固な界面が形成されることで、導電性金属部３０Ｓが高熱伝導性基板１０に接着（接合）され、スルーホール１１内に保持される。
図３（ｆ）は、図２に示す研磨工程Ｓ６である。研磨工程Ｓ６では、導電性金属部３０Ｓを備える高熱伝導性基板１０の一側面（表側面１０ａ）および他側面（裏側面１０ｂ）を研磨する。そして、研磨工程Ｓ６では、保持層２０の端面２０ａ、２０ｂと、保持層２０によってスルーホール１１の内部に保持された導電性金属部３０Ｓの端面３０ａ、３０ｂと、を高熱伝導性基板１０の表側面１０ａおよび裏側面１０ｂにそれぞれ露出させる（好ましくは、平滑になるよう研磨する）。研磨工程Ｓ６では、高熱伝導性基板１０の表と裏の両面において機械的な研磨が行われる。また、研磨工程Ｓ６は、例えば、先に焼成後の高熱伝導性基板１０の表と裏の両面を粗削りする研削を行った後、研削した高熱伝導性基板１０（保持層２０および導電性金属部３０Ｓ）の表側面１０ａおよび裏側面１０ｂを平坦に仕上げるための研磨を行う。なお、この研磨工程Ｓ６では、高熱伝導性基板１０の表面（表側面１０ａおよび裏側面１０ｂ）に被覆された保持層２０が取り除かれ、高熱伝導性基板１０が露出する程度まで行われる。また、研磨工程Ｓ６では、例えば、研磨剤としてダイヤモンドスラリやアルミナスラリなどの粉が用いられる。
この研磨工程Ｓ６によって、図３（ｆ）に示すように、高熱伝導性基板１０の表側面１０ａと、保持層２０の一端側の端面２０ａと、導電性金属部３０Ｓの一端側の端面３０ａと、からなる平滑面１ｓが形成される。同様に、この研磨工程Ｓ６によって、図３（ｆ）に示すように、高熱伝導性基板１０の裏側面１０ｂと、保持層２０の他端側の端面２０ｂと、導電性金属部３０Ｓの他端側の端面３０ｂと、からなる平滑面１ｔが形成される。
図３（ｇ）は、図２に示す電極被覆工程Ｓ７である。電極被覆工程Ｓ７では、薄膜メタライズが行われる。すなわち、この工程では、研磨工程Ｓ６後、露出した保持層２０の端面２０ａ、２０ｂおよび導電性金属部３０Ｓの端面３０ａ、３０ｂを電極（薄膜電極４１、４２）で被覆する。具体的には、高熱伝導性基板１０の表側の平滑面１ｓに露出した導電性金属部３０Ｓの一端側の端面３０ａが、保持層２０の一端側の端面２０ａおよび高熱伝導性基板１０の表側面１０ａの一部とともに薄膜電極４１によって被覆される。また、裏側の平滑面１ｔに露出した導電性金属部３０Ｓの他端側の端面３０ｂが、保持層２０の他端側の端面２０ｂおよび高熱伝導性基板１０の裏側面１０ｂの一部とともに薄膜電極４２によって被覆される。薄膜電極４１、４２は、例えば、前記したように、チタン薄膜と白金薄膜と金薄膜の３層からなるものである。これにより、表側の薄膜電極４１と裏側の薄膜電極４２とを、スルーホール１１に形成された導電性金属部３０Ｓを介して導通させることができる。なお、電極被覆工程Ｓ７は、薄膜メタライズを行うことのできる公知の方法を適用できる。
次に、図４を参照して、穿孔工程Ｓ２による穿孔の態様を、貫通していないスルーホール１１（貫通しない穴１２）とする場合について説明する。
図４の工程図では、（ａ）→（ｂ）→（ｃ）→（ｄ）→（ｅ）→（ｆ）→（ｇ）の順で実行される。
図４（ａ）は、図２に示す基板焼成工程Ｓ１を示している。基板焼成工程Ｓ１は、図３（ａ）を参照して説明したのと同様に行うことができ、これにより、高熱伝導性基板１０Ａを作製する。
図４（ｂ）は、図２に示す穿孔工程Ｓ２である。穿孔工程Ｓ２では、高熱伝導性基板１０Ａに貫通しない穴１２が形成される。貫通しない穴１２は、レーザ加工やブラスト加工によって形成される。レーザ加工では、出力（Ｗ）と照射時間を制御することで、周面（側面）１２ａおよび底面１２ｂを有する、高熱伝導性基板１０Ａの裏側面１０ｂ（図４（ｆ）参照）まで貫通しない穴１２が形成される。また、レーザ加工を適用することで、貫通しない穴１２の径を小さくできるとともに、貫通しない穴１２の径（直径）を、開口から底まで均一に形成することができる。一方、ブラスト加工としては、ショットブラスト、サンドブラストなどを適用できる。なお、図４（ｂ）に示すように、この態様で穿孔すると、穴を貫通させる必要がないので、図３（ｂ）において必要であったダミー板１００を不要にでき、製造にかかるコストを低減できる。
図４（ｃ）は、図２に示す保持層形成工程Ｓ３である。この保持層形成工程Ｓ３を行うことにより、中間材１０Ｃに係る両面回路基板１を製造できる。保持層形成工程Ｓ３は、図３（ｃ）を参照して説明したのと同様に行うことができる。ただし、この保持層形成工程Ｓ３では、保持層２０が、貫通しない穴１２の周面１２ａおよび底面１２ｂに形成される。なお、底面１２ｂは、後記する研磨工程Ｓ６によって取り除かれるものであるため、保持層２０が底面１２ｂを除いて周面１２ａのみに形成されるようにしてもよい。
図４（ｄ）は、図２に示す充填工程Ｓ４である。充填工程Ｓ４は、図３（ｄ）を参照して説明したのと同様に行うことができる。ただし、図４（ｄ）に示す例では、貫通しない穴１２が形成される。したがって、図３（ｄ）で説明したような、穴の反対側からメッシュ形状の部材を当てたり、吸引装置が不要になったりするため、製造にかかるコストを低減できる。また、図４（ｄ）に示す例では、導電性金属ペースト３０が貫通しない穴１２の反対側から漏れることがないので、導電性金属ペースト３０を貫通しない穴１２に充填し易くなる。さらに、図４（ｄ）に示す例では、メッシュや吸引装置を用いない通常のスクリーン印刷によって迅速に行うことができる。なお、図４（ｄ）において一点鎖線で示す範囲Ｔは、製品として使用される範囲を示している。
図４（ｅ）は、図２に示す導電性金属部形成工程Ｓ５である。導電性金属部形成工程Ｓ５は、図３（ｅ）を参照して説明したのと同様に行うことができる。
図４（ｆ）は、図２に示す研磨工程Ｓ６である。研磨工程Ｓ６は、図３（ｆ）を参照して説明したのと同様、導電性金属部３０Ｓを備える高熱伝導性基板１０Ａの表側面１０ａおよび裏側面１０ｂを研磨する。ただし、ここでは、貫通しない穴１２が形成されていない裏側面１０ｂについて、導電性金属部３０Ｓが露出するまで高熱伝導性基板１０Ａを研磨する。研磨工程Ｓ６は、高熱伝導性基板１０Ａの表と裏の両面を粗削りする研削を行った後、研削した高熱伝導性基板１０Ａ（保持層２０および導電性金属部３０Ｓを含む）の表側面１０ａおよび裏側面１０ｂを平坦に仕上げるための研磨を行う。なお、この研磨工程Ｓ６では、高熱伝導性基板１０Ａの表面（表側面１０ａおよび裏側面１０ｂ）に被覆された保持層２０が取り除かれて、表側面１０ａにおいては高熱伝導性基板１０Ａの表面が露出するまで、裏側面１０ｂにおいては導電性金属部３０Ｓが露出するまで行われる。
この研磨工程Ｓ６によって、図４（ｆ）に示すように、高熱伝導性基板１０Ａの表側面１０ａと、保持層２０の一端側の端面２０ａと、導電性金属部３０Ｓの一端側の端面３０ａと、からなる平滑面１ｓが形成される。同様に、この研磨工程Ｓ６によって、図４（ｆ）に示すように、高熱伝導性基板１０Ａの裏側面１０ｂと、保持層２０の他端側の端面２０ｂと、導電性金属部３０Ｓの他端側の端面３０ｂと、からなる平滑面１ｔが形成される。
図４（ｇ）は、図２に示す電極被覆工程Ｓ７である。電極被覆工程Ｓ７は、図３（ｇ）を参照して説明したのと同様に行うことができる。
図４に示す両面回路基板１の製造方法では、図４（ｂ）に示す貫通しない穴１２を開ける工程において、ダミー板１００（図３（ｂ）参照）が不要になるので、製造にかかるコストを低減できる。また、図４に示す製造方法では、導電性金属ペースト３０が貫通しない穴１２の反対側から漏れることがないので、導電性金属ペースト３０を貫通しない穴１２に充填し易くなる。また、図４に示す製造方法では、メッシュや吸引装置を用いない通常のスクリーン印刷によって迅速に行うことができる。
図３に示す内容および図４に示す内容のいずれによっても、本実施形態に係る両面回路基板１を好適に製造することができる。両面回路基板１は、スルーホール１１を有する高熱伝導性基板１０（１０Ａ）と、スルーホール１１の壁面１１ａに形成された保持層２０と、保持層２０によってスルーホール１１の内部に保持された導電性金属部３０Ｓと、を備えている。
そして、両面回路基板１は、高熱伝導性基板１０（１０Ａ）が高熱伝導性非酸化物系セラミックス材料を用いて形成されているので、優れた放熱性を有している。また、両面回路基板１は、スルーホール１１に保持層２０を設けることにより、スルーホール１１内に導電性金属部３０Ｓを強固に保持できる。この導電性金属部３０Ｓは、活性金属を含んでいないので、製造工程において高真空炉を用いるなどして真空環境下で焼成する必要がなく、低コストで製造することができる。
また、本実施形態では、導電性金属部３０Ｓの両端の端面３０ａ、３０ｂおよび保持層２０の両端の端面２０ａ、２０ｂを研磨した平滑面１ｓ、１ｔを有し、平滑面１ｓ、１ｔに露出した導電性金属部３０Ｓが薄膜電極４１、４２によって被覆されている（図１、図３（ｇ）、図４（ｇ）参照）。このように、両面回路基板１は、平滑面１ｓ、１ｔを形成することで、両面実装用のセラミックス基板として使用できる。特に、両面回路基板１は、ハイパワーレーザ装置に好適に使用できる。
本発明は、以上に説明した実施形態に限定されるものではなく、さらに、様々な変形例が含まれる。例えば、前記した実施形態では、両面実装用の高熱伝導性基板１０、１０Ａを例に挙げて説明したが、両面回路基板１を多層にして使用する構成であってもよい。
１ 両面回路基板（両面回路非酸化物系セラミックス基板）
１ｓ、１ｔ 平滑面
１０、１０Ａ 高熱伝導性基板（高熱伝導性非酸化物系のセラミックス基板）
１１ スルーホール（貫通した穴）
１２ 貫通しない穴
１１ａ 壁面
１２ａ 周面（壁面）
１２ｂ 底面
２０ 保持層
３０ 導電性金属ペースト
３０Ｓ 導電性金属部
４１、４２ 薄膜電極（電極）
本発明に係る両面回路非酸化物系セラミックス基板は、スルーホールを有する高熱伝導性非酸化物系のセラミックス基板と、前記スルーホールの壁面にケイ素の酸化物またはアルミナで形成された保持層と、前記保持層によって前記スルーホールの内部に保持された、活性金属を含まない導電性金属部と、を備える。

Claims (11)

  1. スルーホールを有する高熱伝導性非酸化物系のセラミックス基板と、
    前記スルーホールの壁面に形成された保持層と、
    前記保持層によって前記スルーホールの内部に保持された、活性金属を含まない導電性金属部と、
    を備える、両面回路非酸化物系セラミックス基板。
  2. 請求項１において、
    前記セラミックス基板の表裏面に露出する前記保持層の端面および前記導電性金属部の端面を被覆する電極を備える、両面回路非酸化物系セラミックス基板。
  3. 請求項１において、
    前記セラミックス基板の熱伝導率が８０Ｗ／（ｍ・Ｋ）以上である、両面回路非酸化物系セラミックス基板。
  4. 請求項１において、
    前記セラミックス基板が、窒化アルミニウム、窒化ケイ素、炭化ケイ素およびダイヤモンドの群から選択される少なくとも１種で形成されている、両面回路非酸化物系セラミックス基板。
  5. 請求項１において、
    前記保持層が、ケイ素の酸化物である、両面回路非酸化物系セラミックス基板。
  6. 請求項１において、
    前記保持層が、アルミナである、両面回路非酸化物系セラミックス基板。
  7. 請求項１において、
    前記導電性金属部が、Ａｇ−Ｓｎ系合金で形成されている、両面回路非酸化物系セラミックス基板。
  8. スルーホールを有する高熱伝導性非酸化物系のセラミックス基板と、
    前記スルーホールの壁面に形成された保持層と、
    を備える、両面回路非酸化物系セラミックス基板。
  9. 板状に成形した高熱伝導性非酸化物系セラミックス材料を焼成し、高熱伝導性非酸化物系のセラミックス基板を作製する基板焼成工程と、
    前記セラミックス基板の所定の箇所を穿孔して、貫通したまたは貫通していないスルーホールを形成する穿孔工程と、
    前記スルーホールの少なくとも壁面に保持層を形成する保持層形成工程と、
    を有する、両面回路非酸化物系セラミックス基板の製造方法。
  10. 請求項９において、
    前記保持層形成工程後、前記保持層が形成された前記スルーホールに活性金属を含まない導電性金属ペーストを充填する充填工程と、
    前記充填工程後、前記セラミックス基板を焼成して前記導電性金属ペーストを導電性金属部とする導電性金属部形成工程と、
    前記導電性金属部を備える前記セラミックス基板の一側面および他側面を研磨して、前記保持層の端面と、前記保持層によって前記スルーホールの内部に保持された前記導電性金属部の端面と、を前記セラミックス基板の一側面および他側面にそれぞれ露出させる研磨工程と、
    を有する、両面回路非酸化物系セラミックス基板の製造方法。
  11. 請求項１０において、
    前記研磨工程後、露出した前記保持層の端面および前記導電性金属部の端面を電極で被覆する電極被覆工程を有する、両面回路非酸化物系セラミックス基板の製造方法。
JP2018134431A 2018-07-17 2018-07-17 両面回路非酸化物系セラミックス基板およびその製造方法 Active JP6446155B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018134431A JP6446155B1 (ja) 2018-07-17 2018-07-17 両面回路非酸化物系セラミックス基板およびその製造方法
US16/502,291 US20200029441A1 (en) 2018-07-17 2019-07-03 Double-Sided Circuit Non-Oxide-Based Ceramic Substrate and Method for Manufacturing Same
CN201910596647.8A CN110730574A (zh) 2018-07-17 2019-07-04 双面电路非氧化物系陶瓷基板及其制造方法
TW108123748A TWI688053B (zh) 2018-07-17 2019-07-05 雙面電路非氧化物系陶瓷基板及其製造方法
US17/727,026 US12028984B2 (en) 2018-07-17 2022-04-22 Double-sided circuit non-oxide-based ceramic substrate and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018134431A JP6446155B1 (ja) 2018-07-17 2018-07-17 両面回路非酸化物系セラミックス基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP6446155B1 JP6446155B1 (ja) 2018-12-26
JP2020013862A true JP2020013862A (ja) 2020-01-23

Family

ID=64899603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018134431A Active JP6446155B1 (ja) 2018-07-17 2018-07-17 両面回路非酸化物系セラミックス基板およびその製造方法

Country Status (4)

Country Link
US (2) US20200029441A1 (ja)
JP (1) JP6446155B1 (ja)
CN (1) CN110730574A (ja)
TW (1) TWI688053B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111681965B (zh) * 2020-06-19 2022-09-27 西安微电子技术研究所 一种高密度通孔互连的双面光电基片的制造方法
CN113873786B (zh) * 2020-06-30 2023-12-29 深南电路股份有限公司 一种电路板的加工方法及电路板
CN112996238B (zh) * 2021-02-05 2022-12-06 成都中科四点零科技有限公司 一种电路板组装结构
CN113079626A (zh) * 2021-03-18 2021-07-06 扬州国宇电子有限公司 一种陶瓷基板薄膜电路结构及其制备方法
CN115866936B (zh) * 2023-03-01 2023-05-30 四川斯艾普电子科技有限公司 一种采用厚薄膜工艺实现多层电路板的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03268390A (ja) * 1990-03-16 1991-11-29 Fujitsu Ltd 窒化アルミニウムバイア基板の製造方法
JP2006066658A (ja) * 2004-08-27 2006-03-09 Kyocera Corp 回路基板の製造方法
JP2006319314A (ja) * 2005-04-13 2006-11-24 Kyocera Corp 回路基板および回路基板の製造方法
JP2015185820A (ja) * 2014-03-26 2015-10-22 京セラ株式会社 配線基板および電子装置
JP2016204228A (ja) * 2015-04-27 2016-12-08 京セラ株式会社 回路基板およびこれを備える電子装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131516A (en) * 1977-07-21 1978-12-26 International Business Machines Corporation Method of making metal filled via holes in ceramic circuit boards
JPH0679994B2 (ja) * 1985-12-17 1994-10-12 住友電気工業株式会社 金属化面を有する窒化アルミニウム焼結体
JP3037493B2 (ja) * 1992-01-13 2000-04-24 イビデン株式会社 スルーホールを有するセラミックス基板の製造方法
JP2001257453A (ja) * 2000-03-09 2001-09-21 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
WO2004047167A1 (ja) * 2002-11-21 2004-06-03 Nec Corporation 半導体装置、配線基板および配線基板製造方法
GB2420912B (en) * 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
JP3655915B2 (ja) * 2003-09-08 2005-06-02 Ｆｃｍ株式会社 導電性シートおよびそれを含む製品
JP2005101178A (ja) * 2003-09-24 2005-04-14 Tamagawa Electronics Co Ltd 厚膜回路基板の製造方法及び厚膜回路基板
WO2005075382A1 (ja) * 2004-02-09 2005-08-18 Tokuyama Corporation メタライズドセラミックス成形体、その製法およびペルチェ素子
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
JP2010027637A (ja) * 2008-07-15 2010-02-04 Panasonic Corp 導体ペースト及びそれを用いたセラミック基板の製造方法
WO2010038532A1 (ja) * 2008-09-30 2010-04-08 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
JP5436662B2 (ja) * 2010-03-31 2014-03-05 京セラ株式会社 実装基板およびデバイス
JP4902773B2 (ja) * 2010-08-12 2012-03-21 有限会社 ナプラ 半導体デバイス
JP5693940B2 (ja) 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP2013153051A (ja) * 2012-01-25 2013-08-08 Tokuyama Corp メタライズドセラミックスビア基板及びその製造方法
CN103889168A (zh) * 2012-12-21 2014-06-25 宏启胜精密电子(秦皇岛)有限公司 承载电路板、承载电路板的制作方法及封装结构
RU2543518C1 (ru) * 2013-10-03 2015-03-10 Общество с ограниченной ответственностью "Компания РМТ"(ООО"РМТ") Способ изготовления двусторонней печатной платы
WO2016114133A1 (ja) * 2015-01-15 2016-07-21 凸版印刷株式会社 インターポーザ、半導体装置、およびそれらの製造方法
KR102379165B1 (ko) * 2015-08-17 2022-03-25 삼성전자주식회사 Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법
EP3629370B1 (en) * 2015-09-28 2022-08-31 Kabushiki Kaisha Toshiba Circuit substrate and semiconductor device
JP2017130596A (ja) * 2016-01-22 2017-07-27 日立化成株式会社 熱電変換モジュールおよびその製造方法
CN106003892A (zh) * 2016-06-08 2016-10-12 扬州市飞鹰电子科技有限公司 一种氮化硅基复合材料
US10130302B2 (en) * 2016-06-29 2018-11-20 International Business Machines Corporation Via and trench filling using injection molded soldering
US10049981B2 (en) * 2016-09-08 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Through via structure, semiconductor device and manufacturing method thereof
US10770698B1 (en) * 2017-06-09 2020-09-08 Greatbatch Ltd. Miniature electrochemical cell having a casing comprising opposed ceramic substrates secured together using a precious metal braze

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03268390A (ja) * 1990-03-16 1991-11-29 Fujitsu Ltd 窒化アルミニウムバイア基板の製造方法
JP2006066658A (ja) * 2004-08-27 2006-03-09 Kyocera Corp 回路基板の製造方法
JP2006319314A (ja) * 2005-04-13 2006-11-24 Kyocera Corp 回路基板および回路基板の製造方法
JP2015185820A (ja) * 2014-03-26 2015-10-22 京セラ株式会社 配線基板および電子装置
JP2016204228A (ja) * 2015-04-27 2016-12-08 京セラ株式会社 回路基板およびこれを備える電子装置

Also Published As

Publication number Publication date
US12028984B2 (en) 2024-07-02
TWI688053B (zh) 2020-03-11
CN110730574A (zh) 2020-01-24
TW202006902A (zh) 2020-02-01
US20220248537A1 (en) 2022-08-04
US20200029441A1 (en) 2020-01-23
JP6446155B1 (ja) 2018-12-26

Similar Documents

Publication Publication Date Title
JP2020013862A (ja) 両面回路非酸化物系セラミックス基板およびその製造方法
JP4482472B2 (ja) 静電チャック及びその製造方法
JP2006128603A (ja) セラミックス部材及びその製造方法
WO2001062686A1 (fr) Piece frittee en nitrure d'aluminium, substrat en ceramique, corps chauffant en ceramique et mandrin electrostatique
WO2006057205A1 (ja) 素子搭載用基板およびその製造方法
JP5349007B2 (ja) 配線基板およびその製造方法
JP4331983B2 (ja) ウェハ支持部材およびその製造方法
JP2000243821A (ja) ウエハ支持部材
JP4959079B2 (ja) 半導体素子収納用パッケージ
JP3663306B2 (ja) 窒化アルミニウム質焼結体およびそれを用いた静電チャック
JP2000332090A (ja) 静電チャックおよびその製造方法
JP2000272977A (ja) セラミックス回路基板
JPH06151044A (ja) セラミックスヒーター及びその製造方法
JP2003124408A (ja) 放熱性基板
JP3623107B2 (ja) 静電チャック
JP2000277662A (ja) セラミックス回路基板
JP2004134703A (ja) 端子付き回路基板
JP4191860B2 (ja) セラミック回路基板
JP3758939B2 (ja) セラミック回路基板
JP3559458B2 (ja) ロウ材
JP3559457B2 (ja) ロウ材
JP4653272B2 (ja) 窒化アルミニウム基板の製造方法
JP2023506558A (ja) 金属－セラミック基板を生産する方法及びそのような方法によって生産された金属－セラミック基板
JP2023506557A (ja) 金属－セラミック基板を生産する方法及びそのような方法によって生産された金属－セラミック基板
JP2003124376A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180717

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180717

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181130

R150 Certificate of patent or registration of utility model

Ref document number: 6446155

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150