JP2019526927A - 傾斜イオンビーム蒸着を用いる複合パターニングマスク - Google Patents

傾斜イオンビーム蒸着を用いる複合パターニングマスク Download PDF

Info

Publication number
JP2019526927A
JP2019526927A JP2019504912A JP2019504912A JP2019526927A JP 2019526927 A JP2019526927 A JP 2019526927A JP 2019504912 A JP2019504912 A JP 2019504912A JP 2019504912 A JP2019504912 A JP 2019504912A JP 2019526927 A JP2019526927 A JP 2019526927A
Authority
JP
Japan
Prior art keywords
substrate
mask
feature
ion beam
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019504912A
Other languages
English (en)
Other versions
JP2019526927A5 (ja
Inventor
ホータラ ジョン
ホータラ ジョン
Original Assignee
ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド, ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド filed Critical ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Publication of JP2019526927A publication Critical patent/JP2019526927A/ja
Publication of JP2019526927A5 publication Critical patent/JP2019526927A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

方法は、基板の上に配置されるマスクに最初のマスク造作を提供するステップであって、該最初のマスク造作は第1の材料を含み、前記基板は基板平面を画定するステップと、イオンをイオンビームとして、前記基板平面に対する垂線に対して、非ゼロの入射角θで、前記最初のマスク造作へ向けるステップであって、複合マスク造作が形成され、該複合マスク造作は前記最初のマスク造作の上に配置されるキャップ材料を含み、該キャップ材料は前記イオンを含むステップと、基板エッチングを実施するステップであって、エッチングの造作が前記基板に形成され、前記最初のマスク造作の少なくとも1部が、前記基板エッチングの後に、残り、前記基板エッチングは、前記第１の材料を第１のエッチング速度でエッチングし、前記キャップ材料を第２のエッチング速度でエッチングし、前記第１のエッチング速度は前記第２のエッチング速度より大きいステップと、を含んでもよい。

Description

［関連出願の相互参照］
本出願は、２０１６年８月９日に出願された米国仮特許出願第６２／３７２，３８８号の利益を主張し、その全体は参照により本明細書に組み込まれる。
本発明の実施形態は、基板のパターニング技術に関し、特に、基板をパターニングするための向上したマスキングシステムに関する。
現在では、電子素子及び他の素子はより小さい寸法にますます縮小しているので、基板をパターニングするための技術はますます挑戦しがいがある。三次元メモリ素子などの三次元素子だけでなく、平面トランジスタ素子などの両平面素子に対して、深いトレンチ又は他の深い構造を製造プロセスにおいて用いることができる。深いトレンチ又は深いビア又は類似の構造を基板に形成するために、パターン化マスク材料は、マスク材料がない場合に基板のエッチングが起きる間に保護すべき基板の部分に、用いることができる。一旦、基板がターゲットの深さにエッチングされると、マスク材料は、その後に、除去することができる。
垂直ＮＡＮＤ（ＶＮＡＮＤ）メモリ素子（「ＶＮＡＮＤ」は負の及び論理ゲートを言う）、及び、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）素子などの素子は、例えば、１マイクロメートルより大きいエッチングの深さを有するトレンチ又はビアを使用することができる。基板のエッチングはマスク材料のエッチングも伴うことができるため、完全なエッチングプロセスのためマスクの少なくとも１部を保存するために、マスクの厚さは、いくつかの場合において、エッチングの深さに類似にすることができる。この状況は、特に、少なくとも部分的に炭素に基づいて、普通のマスク材料の場合である。例えば、１マイクロメートルのオーダーの深さを有するトレンチをエッチングするために、基板に対して類似のエッチング速度を有する、いわゆるハードマスク材料を使用することができる。さらに、ハードマスクのパターンの特徴は、高アスペクト比を有することができ、マスクの造作の高さは、少なくとも１つの幅の方向に沿って、マスクの造作の幅より大きくすることができることを意味する。いくつかの場合において、マスクの造作のアスペクト比（高さ／幅）は、１０：１に、又は、もっと大きく、近づくことができる。そのような比較的厚いマスクを用いるエッチ処理の結果は、エッチング中のマスクの造作の面を刻むこと及び詰まらせること、基板の下部のエッチングの造作を曲げること、又は、基板のエッチングの造作を細くすることを含むことができる。基板の最終のパターン化トレンチ、ビア又は他の構造は、垂直トレンチなどのターゲットの形状から逸脱し得る。
比較的により低いエッチング速度を有する材料を用いてパターン化ハードマスクを形成することにより、原理上は、エッチングプロセスにおいて用いるハードマスクの全体の厚さを低減することができる。短所は、例えば、シリコンをエッチングするために用いる非常に低いエッチング速度を有するAl2O3などの効果的なハードマスクの材料を用いることは、ハードマスクを形成するためのパターニング技術が実用的でないことである。
これらの及び他の考慮すべき事柄に対して、本発明を提供する。
一実施態様において、方法は、基板の上に配置されるマスクに最初のマスク造作を提供するステップであって、該最初のマスク造作は第1の材料を含み、前記基板は基板平面を画定するステップと、イオンをイオンビームとして、前記基板平面に対する垂線に対して、非ゼロの入射角θで、前記最初のマスク造作へ向けるステップであって、複合マスク造作が形成され、該複合マスク造作は前記最初のマスク造作の上に配置されるキャップ材料を含み、該キャップ材料は前記イオンを含むステップと、基板エッチングを実施するステップであって、エッチングの造作が前記基板に形成され、前記最初のマスク造作の少なくとも1部が、前記基板エッチングの後に、残り、前記基板エッチングは、前記第１の材料を第１のエッチング速度でエッチングし、前記キャップ材料を第２のエッチング速度でエッチングし、前記第１のエッチング速度は前記第２のエッチング速度より大きいステップと、を含む。
更なる実施態様において、方法は、犠牲マスクを基板の上に形成するステップであって、該犠牲マスクは複数の最初のマスク造作を備え、該複数の最初のマスク造作の１つの最初のマスク造作は第１の材料を含み、前記基板は基板平面を画定するステップと、イオンをイオンビームとして、前記基板平面に対する垂線に対して、非ゼロの入射角（θ）で、前記犠牲マスクへ向けるステップであって、複合犠牲マスクが形成され、該複合犠牲マスクは複数のマスク造作を含み、前記複数の最初のマスク造作の１つのマスク造作は、前記第１の材料を含む下部と、該下部の上に配置されるキャップ材料とを備え、該キャップ材料は前記イオンを含むステップと、基板エッチングを実施するステップであって、複数のエッチングの造作が前記基板に形成され、前記犠牲マスクの少なくとも1部が、前記基板エッチングの後に、残るステップと、を含んでもよく、前記基板エッチングは、前記第１の材料を第１のエッチング速度でエッチングし、前記キャップ材料を第２のエッチング速度でエッチングし、前記第１のエッチング速度は前記第２のエッチング速度より大きい。
別の実施態様において、マスクを形成する方法は、第１の材料を含み、基板平面に沿って配置される、ブランケット層を形成するステップと、複数の最初のマスク造作を形成するために、前記ブランケット層をパターンニングするステップであって、前記複数の最初のマスク造作は前記第１の材料を含むステップと、イオンをイオンビームとして、前記基板平面に対する垂線に対して、非ゼロの入射角（θ）で、前記複数の最初のマスク造作へ向けるステップであって、前記イオンビームを向ける前記ステップの後に、前記複数の最初のマスク造作は、前記第１の材料を含む下部と、該下部の上に配置されるキャップ材料とを備え、該キャップ材料は前記イオンを含むステップと、を含んでもよい。
図１Ａ〜１Ｅは、本発明の様々な実施形態による、素子の構造の処理の一例を示す。 図２Ａ〜２Ｂは、本実施形態により、パターン化デバイス構造を形成するために有用な例示的前駆構造を示す。 本発明の実施形態により、マスク造作を形成するための実験結果を示す。 図４Ａ〜４Ｄは、本発明の実施形態による、デバイス構造の処理の別の例を示す。 本発明の追加の実施形態による、例示的プロセスフローを示す。 本発明の追加の実施形態による、例示的プロセスフローを示す。
図面は必ずしも縮尺通りではない。図面は単なる説明目的であって、本発明の特定パラメータを表現することは意図しない。図面は、本発明の例示的実施形態を描写することを意図し、またしたがって、発明範囲を限定するものとして見なされない。図面中、同様の参照符号付けは同類要素を表す。
さらに、幾つかの図面における若干の要素は、説明を分かり易くするため、省略し、また縮尺通りには描いていない場合がある。断面図は、「スライス」又は「近視眼的」な断面図の形式であり、説明を分かり易くするため、「真の」断面図では可視である若干の背景ラインを省略する場合がある。さらに、説明を分かり易くするため、幾つかの参照符号は若干の図面で省略する場合がある。
本実施形態は、いくつかの実施形態を示す添付図面を参照して、以後、もっと十分に説明する。本発明の主題は、多くの異なる形式で具現化することができ、本明細書で述べる実施形態に限定されるものと解釈すべきではない。これらの実施形態は、本発明が徹底的に完全であり、本主題の範囲を当業者に十分に伝えるように、提供される。図面において、初めから終わりまで、同様の番号は同様の要素を指す。
本実施形態は、基板をパターニングする新規な技術を提供し、特に、基板の表面に配置されるマスクの造作を修正する新規な技術を提供する。本明細書で用いるように、用語「基板」は、半導体ウェーハ、絶縁ウェーハ、セラミック、それらの上に配置される任意の層又は構造にも、などの実体をいうことができる。そのため、表面の造作、層、一連の層、又は他の実体は、基板の上に配置されると考えることができ、基板は、シリコンウェーハ、酸化層、その他などの構造の組合せを表すことができる。
様々な実施形態は、複数の複合マスク造作を含み、１つの複合マスク造作又は１つの複合マスクを提供する。様々な実施形態において、複合マスクは複合犠牲マスクとして役割を果たすことができ、複合犠牲マスクは、基板の他の材料又は層をパターニングするための複合パターニングマスクとして役割を果たすことができ、複合犠牲マスクの少なくとも一部は、後の処理中に除去すべきである。さらなる実施形態は、複合マスク又は複合マスク造作を形成する技術を提供し、複合マスク又は複合マスク造作を用いて基板をパターニングする技術も提供する。本実施形態の複合マスクは、複合マスクが下層の基板をパターニングするために用いることを意味する、複合パターニングマスクとして用いることができる。
特定の実施形態において、基板をパターニングするための構造を形成するために、方法が提供される。一実施形態において、方法は、基板の上に配置されるマスクに、１つの最初のマスク造作又は複数のマスク造作を提供することを含むことができ、最初のマスク造作は最初の材料で形成される。最初のマスク造作は、炭素含有の「ハードマスク」、フォトレジスト又は他の材料などの既知のマスク材料で形成することができる。方法は、さらに、金属種を含むイオンビームを、基板平面に垂直に対して非ゼロの入射角θで、最初のマスク造作へ向けることを含むことができる。このように、複合マスク造作を形成することができ、複合マスク造作は最初のマスク造作の上に配置されるキャップ材料を含む。特に、キャップ材料は金属種を含むことができる。そのため、複合マスク造作は犠牲マスクとして用いることができ、マスクの一部は、基板をパターニングするための後続の処理において、消耗することができる。例えば、特定の実施形態において、方法は、さらに、基板のエッチングの実施の動作を含むことができ、エッチングの造作は基板に形成され、最初のマスク造作の少なくとも１部は基板のエッチング後に残っている。
以下に詳細に説明するように、複合マスク造作は、１つの層又は材料だけで形成されるマスクなどの従来のマスクより、いくつかの優位性を提供することができる。さらに、本実施形態は、既知の方法により達成されない、そのような複合マスク造作を形成するための技術を提供する。
図１Ａ〜１Ｅは、本発明の様々な実施形態による、素子の構造の処理の一例を示す。では次に図１Ａを見るに、基板１０２及びマスク１０３を含む素子構造１００が示され、マスク１０３は最初のマスク造作１０４として示す少なくとも１つの最初のマスク造作を含むことができる。様々な実施形態において、基板１０２は、少なくとも１つの材料を含むことができ、多数の層を含むことができ、１つの層の内に多数の造作又は構造を含むことができる。一例において、基板１０２は、単結晶シリコン材料にすることができ、一方、他の実施形態において、基板１０２は、酸化シリコン外層を含むことができ、窒化シリコンと酸化シリコンが交互に重なった層、シリコンと酸化シリコンが交互に重なった層、又は、層の他の組合せなどの多層構造にすることができる。
最初のマスク造作１０４は、炭素などの既知の材料で形成することができ、既知のハードマスク材料におけるような他の元素を含むことができる。実施形態は本文脈に限定されない。最初のマスク造作１０４の材料は、基板１０２をエッチングするために、有用であり得る。例えば、最初のマスク造作１０４のマスク材料は、シリコン、窒化シリコン、酸化シリコン又はそれらの材料の組合せなどの層をエッチングするために、エッチング処理において用いることができる。最初のマスク造作１０４は、基板１０２の中の造作をパターニングするために、図示のデカルト座標系のＸ軸、Ｙ軸及びＺ軸に沿って、適切な寸法を有することができる。いくつかの例において、最初のマスク造作１０４は、Ｘ−Ｙ平面において、ナノメートル、数十ナノメートル、又は、数百ナノメートルのオーダーの寸法を有することができ、Ｚ軸において最大で数マイクロメートルまでの寸法を有することができる。実施形態は本文脈に限定されない。最初のマスク造作１０４は、リソグラフィー及びエッチングの任意の組合せを含む既知のパターニングプロセスにより、形成することができる。実施形態は本文脈に限定されない。
いくつかの実施形態において、最初のマスク造作１０４は、シリコン、二酸化シリコン、窒化シリコン、又は関連する材料などの基板材料の反応性イオン・エッチング（ＲＩＥ）のために、適切であり得る。反応性イオン・エッチングプロセスにおいて、基板のエッチングが、Ｘ軸又はＹ軸に沿うエッチングに優先して、図示のデカルト座標系のＺ軸に沿って、行われ得る場合に、異方性エッチングを生成するために、最初のマスク造作１０４は有用であり得る。そのため、Ｘ−Ｙ平面内の最初のマスク造作１０４の形状、サイズ及び間隔により決定される形状及びサイズを有する基板１０２内で、構造をエッチングすることができる。
最初のマスク造作１０４の材料の１つの特徴は、基板をエッチングするときの最初のマスク造作１０４のエッチング速度である。炭素ベースのハードマスク材料などの既知の材料において、ハードマスクのＲＩＥエッチング中のエッチング速度は、基板１０２のエッチング速度の２倍又は３倍内などの基板１０２のエッチング速度に相当することができる。結果として、最初のマスク造作１０４の少なくとも１部（Ｚ軸に沿う）を、エッチングプロセスの全体の中で、保存するために、最初のマスク造作１０４の最初の厚さは、基板１０２の中へエッチングすべきターゲットの深さを占めるように計らうことができる。最初のマスク造作１０４の安定性、及び、最初のマスク造作１０４を用いて実施すべきエッチングプロセスのロバスト性のために、最初のマスク造作１０４の厚さは、基板１９０２の中への浅い造作のエッチングのため、又は、低アスペクト比の造作のため、受け入れることができるが、最初のマスク造作１０４の厚さは、１マイクロメートルなどの特定の値に限定することができる。この厚さは基板１０２の浅い造作のエッチングのためには適切であり得るが、基板１０２の中へのエッチングの深さが、例えば、１マイクロメートルを超え得る場合の造作に対して、少なくとも所定のプロセスに必要な忠実度をもって、基板１０２内に所望の構造を生成するために、最初のマスク造作１０４だけでは、不十分であり得る。
図１Ａ〜１Ｅの実施形態により、上記の問題に対処するために、複合マスクが形成される。図１Ｂに示すように、動作が起こり、金属種を含み得るイオン１０６は、角度θとして示す、基板平面Ｐに対する法線１２０に対して、非ゼロの入射角で、最初のマスク造作１０４へ向けられる。一例として、基板平面ＰはＸ−Ｙ平面に平行にすることができ、最初のマスク造作１０４は、高さＨ１により画定され、Ｚ方向に平行に配置される側壁を有することができる。さらに、複数の最初のマスク造作１０４を有する実施形態において、マスク１０３は、隣接する造作間の間隔Ｓにより画定することができる。
様々な実施形態において、イオン１０６は、アルミニウム（Al）、タンタル（Ta）、タングステン（W）又はチタン（Ti）などの金属を含むことができる。実施形態は本文脈に限定されない。イオン１０６は角度θで向けられるため、イオン１０６のイオンは、最初のマスク造作１０４の特定部分により、妨害され得る。特に、イオン１０６から成る金属種の流束は、最初のマスク造作１０４の頂部に衝突することができ、最初のマスク造作１０４の上に凝結することができる。その際、イオン１０６は、図示のキャップ層１０８を生成することができ、キャップ層１０８は最初のマスク造作１０４の上に配置される。キャップ層１０８は、特に、数例を挙げれば、Al、Ta、W又はTiなどのイオン１０６からの材料を含むことができる。いくつかの実施形態において、キャップ層１０８は、Ta、W、Ti又はAlの層などの金属層にすることができる。
他の実施形態において、キャップ層１０８は、酸化アルミニウム、酸化、窒化、窒化タングステン又は窒化チタン、又は、他の金属酸化物もしくは金属窒化物などの窒化物又は酸化物から成ることができる。実施形態は本文脈に限定されない。例えば、イオン１０６は基板１０２へ向けられるが、酸素などの反応種１０７の流束は基板１０２へ供給することができる。酸素などの反応種１０７の流束は、イオン１０６にさらされる間に、基板１０２を含むプロセスチャンバ（図示せず）の中へ、反応ガスの流れを供給することにより、供給することができる。特定の実施形態において、基板１０２の近くに配置されるローカルプラズマ酸素源により、反応酸素を供給することができる。
いくつかの実施形態において、反応種１０７は、基板１０２を含むプロセスチャンバの周辺に存在する背景種からのみ供給することができる。例えば、１×１０−６トールの圧力で、背景「不純物」から存在する約１単分子層の酸素種は、イオン１０６の供給中の１秒おきに基板１０２に衝突し得る。この衝突速度は、キャップ層に、イオン１０６の流束の範囲に対して、Al2O3又はTa2O5 などの化学量論酸化物化合物を形成するために、十分であり得る。
様々な実施形態により、イオン１０６は、ビームラインイオン注入機において、イオンビームとして供給することができ、イオンビームは、リボンビーム、又はスキャンスポットビーム、すなわち、スポットビームとして、生成される。あるいは、イオン１０６は、基板１０２を収容する基板チャンバに隣接して配置されるプラズマチャンバを有するシステムなどのコンパクトなイオンビームシステムにおけるイオンビームとして、供給することができる。実施形態は本文脈に限定されない。イオン１０６は、キャップ層１０８をターゲットの厚さまで形成するために、適切な時間、供給することができる。いくつかの実施形態において、キャップ層１０８は５ｎｍから５０ｎｍの厚さを有することができる。実施形態は本文脈に限定されない。さらに、いくつかの実施形態において、最初のマスク造作１０４の高さは、数ナノメートルから、数十ナノメートル、数百ナノメートル、数マイクロメートルのオーダーに、することができる。図１Ａ〜１Ｅに示すように、最初のマスク造作１０４、及び、最初のマスク造作１０４としても示される少なくとも１つの追加のマスク造作を含む、複数のマスク造作が基板１０２の上に配置される。
Ｘ方向に沿う最初のマスク造作１０４の幅は、数ナノメートルから数十ナノメートルのオーダーにすることができ、一方、隣接する造作間の間隔、すなわち、最初のマスク造作１０４とその隣との間の間隔、は、類似の寸法を有することができる。実施形態は本文脈に限定されない。
様々な実施形態において、角度θは１０度の角度から７０度の角度へ及ぶことができるが、実施形態は本文脈に限定されない。隣接する造作（最初のマスク造作１０４）間の間隔１０９のアスペクト比（Ｈ１／Ｓ）に依存して、イオン１０６をこの範囲の角度内の角度で供給することにより、最初のマスク造作１０４の頂部領域にキャップ層を形成することを確実にすることはできるが、イオン１０６からの材料を基板表面１１１の上の空間１０９の底には堆積しない。不必要な堆積が基板表面１１１の上に起きないことを確実にするために、角度θの値は、角度の正接が上記定義のアスペクト比より小さい、言い換えれば、tan(θ)＜Ｈ／Ｓであるように、設定することができる。
いくつかの実施形態において、キャップ層はイオンビームの１つの動作だけで大きくすることができるが、他の実施形態において、キャップ層１０８などのキャップ層は、多数の動作で大きくすることができる。さて、図１Ｃを見るに、イオン１１０が基板１０２へ向けられる後続の動作が示される。本例において、イオン１１０は、基板平面Ｐに対する垂線１２０に対して、角度−θとして示す非ゼロ入射角で、形成することができる。角度−θは角度θと同じ大きさを有することができる。同じ大きさを有する２つの異なる角度を提供することは、例えば、イオンビームが変化しない間に、基板１０２を垂線１２０について１８０度、回転させることにより、達成することができる。いくつかの実施形態において、イオン１１０はイオン１０６と同じ組成を有することができる。
様々な実施形態において、イオン１０６及びイオン１１０などの傾斜イオンは、１００eVから２０００eVのイオンエネルギーを有するイオンを含むことができる。このエネルギー範囲により、イオン１０６及びイオン１１０が最初のマスク造作１０４の表面で又は近くで堆積することを確実にすることができ、最初のマスク造作１０４に過度の損傷を引き起こさない。例えば、特定の実施形態において、イオン１０６及びイオン１１０のイオンエネルギーは、１００eVから５００eVなどの１０００eVより小さい。このイオンエネルギーにおいて、最初のマスク造作１０４の中へのイオン注入は避けることができ、又は、ほぼ避けることができ、最初のマスク造作１０４への他の損傷は避けることができ、又は、ほぼ低減することができる。最初のマスク造作１０４への損傷を避けることにより、適切な形状、及び、隣接するマスク造作（図１Ｃの複合マスク造作１１２を参照）間のターゲットの間隔を保存することができ、エッチングマスクとしての複合マスク造作１１２を用いて、基板１０２の中へエッチングすべき造作（図１Ｅのトレンチ１０５を参照）の設計された形状及びサイズを忠実に伝える機能を保存するようにする。
様々な実施形態において、基板１０２は、イオンビームを向ける間、Ｘ軸に沿うなどの第２の方向に沿ってスキャンすることができ、第２の方向は法線に対して垂直である。イオン１０６がその横断面がＹ軸に沿って引き伸ばされたリボンビームとして供給される実施形態において、このスキャニングは有用であり得る。このように、イオン１０６を、Ｙ軸に沿って基板１０２の全体にわたって広げることができ、したがって、基板１０２はイオン１０６に完全にさらすことができ、イオン１０６は基板１０２をＸ軸に沿って十分な程度までスキャンすることができる。
図１Ｃの動作が完了した後に、キャップ層１０８としても示す最終のキャップ層が最初のマスク造作１０４の上にある。キャップ層１０８は、前に言ったように、ターゲットの厚さを有することができる。キャップ層１０８及び最初のマスク造作１０４は、合わせて、複合マスク造作１１２を形成することができる。キャップ層１０８用のターゲットの厚さは、多数の目的のために設計することができる。特に、キャップ層１０８は、最初のマスク造作１０４の材料とは対照的に、ＲＩＥ処理中のエッチングに対し非常により大きい抵抗を与えることができる。例えば、いくつかの実施形態において、キャップ層１０８の材料は、最初のマスク造作１０４の材料とは対照的に、実施すべき後続のエッチングプロセスにおいて、５０倍より低い速度を有することができる。特に、特定の反応性イオン・エッチングの条件下で、酸化又は酸化アルミニウムは、炭素ベースのハードマスク用のエッチング速度より、５０倍、より低いエッチング速度を有することができる。したがって、キャップ層１０８用の１０ｎｍの厚さだけの用意は、エッチングの抵抗に関して、最初のマスク造作１０４の材料の５００ｎｍと同等のものを提供することができる。キャップ層１０８用にこの量の材料を供給することにより、基板１０２に同じエッチングプロセスを達成するために必要な最初のマスク造作１０４の厚さを５００ｎｍ、低減することができる。
したがって、キャップ層１０８は、最初のマスク造作１０４の材料だけを用いる既知のマスクに比べて、複合マスク造作１１２の高さを低減する目的に役立つことができる。さらに、キャップ層１０８を備えることにより、基板１０２に、最初のマスク造作１０４の同じ深さに対して、キャップ層１０８の１０ｎｍの厚さを加えるだけのコストで、余分な５００ｎｍなどの、もっとより深い深さにエッチングさせることができる。
さて、図１Ｄを見るに、複合マスク造作１１２の存在で基板１０２をエッチングするために、基板エッチングが実施される後続の動作が示される。エッチング中、イオン１１４はデバイス構造１００へ向けられる。イオン１１４は、反応性イオン・エッチングプロセスなどの、シリコン、窒化シリコン又は酸化シリコンをエッチングするための既知のエッチング組成を含む、任意の既知の反応性エッチャントを表すことができる。例えば、図１Ｄの動作中、基板１０２を収容するプラズマチャンバの中に、反応性イオン・エッチング環境を生成するために、ＣＦｘガスを含むガス組成を用いることができる。実施形態は本文脈に限定されない。上記のように、図１Ｄに示すエッチングプロセスは、Ｘ軸又はＹ軸に沿ってエッチングしないで、Ｚ軸に沿って垂直方向に基板１０２をエッチングするように、高度に異方性にすることができる。エッチングが進むにつれて、基板１０２は、空間１０９の下に浸食され得る。
図１Ｄに示す例において、キャップ層１０８も、キャップ層１０８のほとんど全体が除去されてしまう程度まで、浸食され得る。この点において、基板１０２は深さＤ１へエッチングされてしまう。例えば、最初に１０ｎｍの厚さのキャップ層１０８がエッチングされてしまう間に、基板１０２は５００ｎｍの深さへエッチングされ得る。
図１Ｅを見るに、図１Ｄの動作が、さらなる時間、継続後の、後続の例が示される。この状況において、イオン１１４は、Ｄｆにより表されるターゲットの深さへ、さらに基板１０２の中へ、エッチングしている。例えば、ターゲットの深さは基板１０２内に７５ｎｍとすることができる。この更なるエッチングにより、２５ｎｍなどの最初のマスク造作１０４のかなりの量の侵食を引き起こすことができ、ｔｆにより表される最初のマスク造作１０４の最終の厚さをもたらす。エッチング前の最初のマスク造作１０４の厚さが５０ｎｍであった場合、最終の厚さは２５ｎｍにし得る。この最終の厚さは平均の厚さとすることができ、堆積及びエッチングプロセスのウェーハ間の変化により、マスク１０３によりパターン化される、例えば、ウェーハの異なる領域において、この最終の厚さは変わり得る。したがって、数百ミリメートルのオーダーの寸法を有する基板などの巨視的基板を覆うマスクの全ての部分において、マスク１０３の材料が残ることを確実にするために、エッチングの前に、最初のマスク造作１０４に対して十分な厚さを提供することは、有用であり得る。
要するに、図１Ａ〜１Ｅの動作は、キャップ層１０８を備えることにより、深い造作を基板の中へエッチングする機能を高める例を例示する。有利なことに、既知のマスク材料から成るマスク造作の頂部のちょうど上にキャップ層を形成するために、傾斜イオンビームを使用することにより、基板のエッチング造作の深さを、マスクの高さに実質的に加えることなく、増大させることができる。あるいは、基板の中へエッチングすべきターゲットの深さに対して、エッチングの前に供給される既知のマスク材料から成る最初のマスク層の厚さは、キャップ材料の追加により、大幅に低減することができる。基板に対する法線に対して非ゼロの角度でイオンが堆積する動作において、キャップ材料が供給されるため、後続のエッチング動作において、エッチングすべき基板のさらされる部分の上に、どんなキャップ材料の堆積も妨げられる。この不必要な堆積を妨げることにより、エッチングを望む基板の領域において、キャップ層の同じエッチング抵抗性材料に出会うエッチング種もなく、後続のエッチング動作を実施することを可能にする。特定の実施形態において、例えば、反応性エッチャントは、最初のマスク材料を第１のエッチング速度でエッチングし、キャップ材料を第２のエッチング速度でエッチングし、第１のエッチング速度は第２のエッチング速度より少なくとも５倍大きい。したがって、キャップ材料の相対的に、さらに、より小さい厚さを備えることにより、反応性エッチャントに対するエッチング抵抗に関して、最初のマスク材料の、もっと、より大きい厚さと同じ効果を有することができる。
特に、プラズマ技術に依存するマスクの特性を変更するために、マスク材料を変えるために用いる既知の技術は、本実施形態におけるように、丁度、マスクの上部領域の上に、選択的にキャップ層を生成することができない可能性がある。
図２Ａ〜２Ｂは、本実施形態により、パターン化デバイス構造を形成するために有用な例示的前駆構造を示す。本例において、図２Ａはデバイス構造２００を示し、デバイス構造２００は基板２０４の上に配置されるマスク２０２を含む。マスクは、約１マイクロメートルの厚さを有する炭素ベースのマスクである。基板２０４は、マスク２０２を用いてエッチングすべき多層材料である。図２Ｂは、マスク造作２０６の詳細を例示するマスク２０２のクローズアップを示す。
図３は、本発明の実施形態により、マスク造作を形成するための実験結果を示す。図３に示すグラフにおいて、ブランケット基板の上に堆積するためだけでなく、図２Ａのマスク２０２に類似するマスクの上に傾斜イオンを堆積するために、結果が示される。ビームラインイオン注入機を用いて、上記に規定されているように、角度θの異なる値で５００eVのアルミニウムイオンの３×１０16/cm2のドーズを基板へ向けるために、傾斜イオン堆積が実施された。例示されているように、１０度で１０ｎｍの厚さの酸化アルミニウムキャップ層が形成される。キャップ層の厚さは、図示のように、入射角が４０度へ、及び、６０度へ、増大するにつれて、低減し、ブランケット表面の上の堆積とは対照的に、パターン化マスク造作（構造）に対して、より大きく低減する。
炭素マスクなどのマスク造作の上にキャップ層を形成するために、酸素の３×１０16/cm2のドーズの使用が、１０ｎｍのキャップ層に対して最大で５００ｎｍまでなどの大幅に炭素マスクの厚さを低減する機能を提供することができるが、そのような造作を生成するために必要な時間が検討事項となり得る。あるいは、より薄いキャップ層の製作により、なお、マスクの厚さのかなりの低減を提供するが、もっと高速プロセスを備えることができる。
図４Ａ〜４Ｄは、本発明の実施形態による、デバイス構造の処理の別の例を示す。本実施形態において、図示の処理動作は、上記の図１Ａ〜１Ｅに対して述べたものと類似であり得る。本例において、図４Ａに示すように、最初のマスク造作１５４の高さはＨ２として示され、この高さはＨ１より高くすることができる。最初のマスク造作１５４は最初のマスク造作１０４と同じ材料から成ることができる。例えば、Ｈ１は５０ｎｍにすることができ、Ｈ２は７５ｎｍにすることができる。図４Ｂに示す例において、キャップ層１５６が形成されている。キャップ層１５６は、図１Ｂ及び図１Ｃに示す動作により形成することができるが、キャップ層１５６の全体の厚さは、キャップ層１０８に対して低減されるように修正される。その後、図４Ｃに示すように、基板１０２のエッチングをイオン１１４を用いて実施することができる。本例において、全体のキャップ層１５６が除去されて、基板は深さＤ２へエッチングされる。深さＤ２は、Ｄ１の例における５０ｎｍと比較して、例えば、２５ｎｍにすることができる。その後、図４Ｄに示すように、基板１０２はターゲットの深さＤｆへエッチングされ、この深さは、図１Ｅに対して、上記の例において、７５ｎｍにすることができる。同様に、図４Ｃと図４Ｄとにおける例の間の基板１０２の追加の５０ｎｍを除去するためのエッチングプロセスの後に、最初のマスク造作１５４の最終厚さｔｆを２５ｎｍにすることができる。
図４Ａ〜４Ｄの実施形態の優位性は、同じ材料と仮定すると、キャップ層１０８を生成する時間と比べて、キャップ層１５６を生成するのに必要な時間はより少ない。トレードオフは、十分なマスク材料がエッチングを通して残ることを確実にするように用いられる最初のマスク造作１５４の、より大きい厚さである。７５ｎｍのターゲットのエッチング深さを生成するために、キャップ層を用いない極端な場合における、本例に沿っていくと、十分な材料がエッチング中に残ることを確実にするために、図１Ａ又は図４Ａにおけると同じ材料から成る最初のマスク造作の厚さは１００ｎｍにすることができる。いくつかの例において、炭素などの最初のマスク層の材料だけから成るマスクの使用により、他の形では達成できない基板において、エッチング深さを達成するために、比較的厚いキャップ層を備えることは有用であり得る。したがって、キャップ層を形成するための追加の時間は、優れたデバイス構造を達成するために正当化することができる。
したがって、最初のキャップ層を形成するための処理時間及び費用だけでなく、マスクの厚さの限度、基板にエッチングすべきターゲットの深さを含む検討事項により、最初のマスク造作の上に堆積するキャップ層の量を調整することができる。
様々な追加の実施形態において、キャップ層の傾斜堆積を実施する前に、複合マスクのターゲットの最終プロファイルを生成するためのそれらの造作を処理するために、上記のように、最初のマスク造作を含むマスクへイオンを向けることができる。キャップ層の堆積の前に、面取りをした形状、凹形状又は他の形状を創生するためのエッチングにより、最初のマスク造作の頂部部分を成形するために、この処理は、成形イオンビームを用いることを含むことができる。
図５は、本発明の追加の実施形態による、例示的プロセスフロー５００を示す。ブロック５０２において、基板が提供され、基板は基板平面を画定する。ブロック５０４において、基板の上に配置されるマスクに最初のマスク造作が提供される。最初のマスク造作は既知のリソグラフィープロセスにより画定することができる。ブロック５０６において、金属種を含むイオンビームは、基板平面に対する法線に対して、非ゼロの入射角で、最初のマスク造作へ向けられる。最初のマスク造作の頂部部分の上でターゲットの厚さを有するキャップ層を含む複合マスクを生成するために、十分な時間、イオンビームを向けることができる。いくつかの実施形態において、造作の高さＨにより画定され、造作の間隔Ｓにより画定され、tan(θ)＜Ｈ／Ｓである、複数のマスク造作を有するマスクに、非ゼロの入射角（θ）を提供することができる。
ブロック５０８において、基板エッチングが実施され、エッチングの造作が基板に形成され、最初のマスク造作の少なくとも1部が、基板エッチングの後に、残る。基板エッチングは、いくつかの例において、既知のＲＩＥプロセスを用いて実施することができる。基板エッチングは、キャップ層の1部を除去することができ、キャップ層の全体を除去することができ、又は、最初のマスク造作の1部を除去することができる。
図６は、本発明の追加の実施形態による、例示的プロセスフロー６００を示す。ブロック６０２において、基板が提供され、基板は基板平面を画定する。ブロック６０４において、ブランケット層が形成され、ブランケットは基板の上に形成され、基板平面に沿って配置される。ブロック６０６において、マスクを形成するためにブランケット層がパターン化され、マスクは複数の最初のマスク造作を含む。マスクは、炭素含有「ハードマスク」材料、フォトレジスト又は他の材料などの第1の材料から形成することができる。ブロック６０８において、金属種を含むイオンビームは、垂線に対して、非ゼロの入射角で、複数の最初のマスク造作へ向けられる。いくつかの実施形態において、金属種は、アルミニウム、タンタル、タングステン又はチタンにすることができる。実施形態は本文脈に限定されない。金属種は、キャップ層を第1の材料に形成するために、適切なドーズを供給することができ、キャップ層は金属種を含む。
本実施形態は、所定の深さを基板の中へエッチングするために用いる、全体のマスクの厚さを低減する優位性も提供する。本実施形態の別の優位性は、既知のマスク構造で提供されるより、基板の中へもっと深い造作をエッチングする機能である。
本発明は、本明細書に記載された特定の実施形態によって範囲を限定されるものではない。実際に、本明細書に記載された実施形態に加えて、本発明の他の様々な実施形態および変更は、前述の記載および添付図面から当業者には明らかであろう。したがって、このような他の実施形態および変更は、本発明の範囲内に含まれるものと意図している。さらに、本発明は、特定の環境における特定の目的のための特定の実装の文脈にて本明細書中で説明したけれども、当業者は、その有用性はそれらに限定されるものでなく、本発明は任意の数の環境における任意の数の目的のために有益に実装し得ることを認識するであろう。従って、以下に記載する特許請求の範囲は本明細書に記載された本発明の全範囲及び精神に鑑みて解釈しなければならない。

Claims (15)

  1. 基板の上に配置されるマスクに最初のマスク造作を提供するステップであって、該最初のマスク造作は第1の材料を含み、前記基板は基板平面を画定するステップと、
    イオンをイオンビームとして、前記基板平面に対する垂線に対して、非ゼロの入射角θで、前記最初のマスク造作へ向けるステップであって、複合マスク造作が形成され、該複合マスク造作は前記最初のマスク造作の上に配置されるキャップ材料を含み、該キャップ材料は前記イオンを含むステップと、
    基板エッチングを実施するステップであって、エッチングの造作が前記基板に形成され、前記最初のマスク造作の少なくとも1部が、前記基板エッチングの後に、残り、前記基板エッチングは、前記第１の材料を第１のエッチング速度でエッチングし、前記キャップ材料を第２のエッチング速度でエッチングし、前記第１のエッチング速度は前記第２のエッチング速度より大きいステップと、を有する、方法。
  2. 前記キャップ材料は、Al、Ta、W、Ti、酸化アルミニウム、酸化タンタル、窒化アルミニウム、窒化タンタル、窒化タングステン又は窒化チタンを含む、請求項１記載の方法。
  3. 前記イオンビームを向ける前記ステップ中に、反応種の流束を前記基板へ供給するステップを更に有する、請求項１記載の方法。
  4. 前記基板エッチングを実施する前記ステップは、反応性エッチャントを前記基板へ向けるステップを有し、前記第１のエッチング速度は前記第２のエッチング速度より少なくとも５倍大きい、請求項１記載の方法。
  5. 前記イオンビームを向ける前記ステップは、金属種の第１の流束を前記基板へ供給するステップを有し、
    前記方法は、更に、前記イオンビームを向ける前記ステップ中に、反応種の第２の流束を前記基板へ供給するステップを有し、
    前記キャップ材料は、前記金属種から形成される酸化物、又は、前記金属種から形成される窒化物を含む、請求項１記載の方法。
  6. 前記イオンビームを向ける前記ステップは、
    前記基板が第１の位置にあるときに、前記金属種の第１のドーズを含む第１の照射で、前記イオンビームを前記基板へ向けるステップと、
    前記第１の位置から第２の位置へ前記垂線の周りを前記基板を回転させるステップと、
    前記基板が前記第２の位置にあるときに、前記金属種の第２のドーズを含む第２の照射で、前記イオンビームを前記基板へ向けるステップと、を有する、請求項１記載の方法。
  7. 前記イオンビームを向ける前記ステップの前に、成形イオンビームを前記最初のマスク造作へ向けるステップを更に有し、
    前記キャップ材料が形成される前に、前記最初のマスク造作の頂部部分が変えられる、請求項１記載の方法。
  8. 前記イオンビームは、１００eVから２０００eVのイオンエネルギーを有するイオンを含む、請求項１記載の方法。
  9. 前記キャップ材料は、５ｎｍから５０ｎｍの厚さを有するキャップ層を備える、請求項１記載の方法。
  10. 前記マスクは前記最初のマスク造作及び少なくとも１つの追加のマスク造作を含む複数のマスク造作を備え、
    前記複数のマスク造作は、造作の高さＨを備え、造作の間隔Ｓを画定し、tan(θ)＜Ｈ／Ｓである、請求項１記載の方法。
  11. 基板をパターニングする方法であって、該方法は、
    犠牲マスクを基板の上に形成するステップであって、該犠牲マスクは複数の最初のマスク造作を備え、該複数の最初のマスク造作の１つの最初のマスク造作は第１の材料を含み、前記基板は基板平面を画定するステップと、
    イオンをイオンビームとして、前記基板平面に対する垂線に対して、非ゼロの入射角（θ）で、前記犠牲マスクへ向けるステップであって、複合犠牲マスクが形成され、該複合犠牲マスクは複数のマスク造作を含み、前記複数の最初のマスク造作の１つのマスク造作は、前記第１の材料を含む下部と、該下部の上に配置されるキャップ材料とを備え、該キャップ材料は前記イオンを含むステップと、
    基板エッチングを実施するステップであって、複数のエッチングの造作が前記基板に形成され、前記犠牲マスクの少なくとも1部が、前記基板エッチングの後に、残るステップと、を有し、
    前記基板エッチングは、前記第１の材料を第１のエッチング速度でエッチングし、前記キャップ材料を第２のエッチング速度でエッチングし、前記第１のエッチング速度は前記第２のエッチング速度より大きい、方法。
  12. 前記複数のマスク造作は、造作の高さＨを備え、造作の間隔Ｓを画定し、tan(θ)＜Ｈ／Ｓである、請求項１１記載の方法。
  13. 前記イオンビームを向ける前記ステップは、金属種の第１の流束を前記基板へ供給するステップを有し、
    前記方法は、更に、前記イオンビームを向ける前記ステップ中に、反応種の第２の流束を前記基板へ供給するステップを有し、
    前記キャップ材料は金属酸化物又は金属窒化物を含み、該金属酸化物及び金属窒化物は前記金属種から形成される、請求項１１記載の方法。
  14. マスクを形成する方法であって、該方法は、
    第１の材料を含み、基板平面に沿って配置される、ブランケット層を形成するステップと、
    複数の最初のマスク造作を形成するために、前記ブランケット層をパターンニングするステップであって、前記複数の最初のマスク造作は前記第１の材料を含むステップと、
    イオンをイオンビームとして、前記基板平面に対する垂線に対して、非ゼロの入射角（θ）で、前記複数の最初のマスク造作へ向けるステップであって、前記イオンビームを向ける前記ステップの後に、前記複数の最初のマスク造作は、前記第１の材料を含む下部と、該下部の上に配置されるキャップ材料とを備え、該キャップ材料は前記イオンを含むステップと、を有する、方法。
  15. 前記複数のマスク造作は、造作の高さＨを備え、造作の間隔Ｓを画定し、tan(θ)＜Ｈ／Ｓである、請求項１４記載の方法。
JP2019504912A 2016-08-09 2017-07-21 傾斜イオンビーム蒸着を用いる複合パターニングマスク Pending JP2019526927A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662372388P 2016-08-09 2016-08-09
US62/372,388 2016-08-09
US15/296,782 US10109498B2 (en) 2016-08-09 2016-10-18 Composite patterning mask using angled ion beam deposition
US15/296,782 2016-10-18
PCT/US2017/043281 WO2018031219A1 (en) 2016-08-09 2017-07-21 Composite patterning mask using angled ion beam deposition

Publications (2)

Publication Number Publication Date
JP2019526927A true JP2019526927A (ja) 2019-09-19
JP2019526927A5 JP2019526927A5 (ja) 2021-09-30

Family

ID=61159208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019504912A Pending JP2019526927A (ja) 2016-08-09 2017-07-21 傾斜イオンビーム蒸着を用いる複合パターニングマスク

Country Status (6)

Country Link
US (1) US10109498B2 (ja)
JP (1) JP2019526927A (ja)
KR (1) KR102408866B1 (ja)
CN (1) CN109478502B (ja)
TW (1) TWI730147B (ja)
WO (1) WO2018031219A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566194B2 (en) 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
US11119405B2 (en) * 2018-10-12 2021-09-14 Applied Materials, Inc. Techniques for forming angled structures
WO2021030199A1 (en) * 2019-08-12 2021-02-18 Tokyo Electron Limited Method and system for capping of cores for self-aligned multiple patterning
KR20210039825A (ko) 2019-10-02 2021-04-12 삼성전자주식회사 기판 증착장치 및 이를 구비하는 기판 증착 시스템
CN111463106B (zh) * 2020-04-02 2023-06-02 超晶科技（北京）有限公司 一种基于光刻工艺实现阵列图案的方法
US11640987B2 (en) * 2021-02-04 2023-05-02 Applied Materials, Inc. Implant to form vertical FETs with self-aligned drain spacer and junction

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2984539B2 (ja) * 1994-04-19 1999-11-29 日本電気株式会社 酸化シリコン膜のドライエッチング方法
JP2000058802A (ja) 1998-01-13 2000-02-25 Stmicroelectronics Srl Ｓｏｉウェハの製造方法
JPH11335818A (ja) * 1998-05-27 1999-12-07 Sony Corp 成膜方法
ATE368849T1 (de) * 2002-10-25 2007-08-15 Ct De Rech Public Gabriel Lipp VERFAHREN UND VORRICHTUNG ZUR ßIN-SITU- DEPONIERUNGß VON NEUTRALEM CS UNTER ULTRAHOCHVAKUUM ZU ANALYTISCHEN ZWECKEN.
JP4069041B2 (ja) * 2003-09-03 2008-03-26 日本電信電話株式会社 エッチング用マスク及びその形成方法
US7443639B2 (en) * 2005-04-04 2008-10-28 International Business Machines Corporation Magnetic tunnel junctions including crystalline and amorphous tunnel barrier materials
KR100769142B1 (ko) * 2006-11-07 2007-10-22 동부일렉트로닉스 주식회사 반도체 소자 형성방법
KR100769143B1 (ko) 2006-11-29 2007-10-22 동부일렉트로닉스 주식회사 이미지 센서의 제조 방법
KR20100025363A (ko) 2008-08-27 2010-03-09 재단법인서울대학교산학협력재단 나노 패턴 제조방법, 마스크 제조방법 및 나노 임프린트 리소그래피 방법
JP2010093051A (ja) * 2008-10-08 2010-04-22 Fujitsu Microelectronics Ltd 電界効果型半導体装置
US8465909B2 (en) * 2009-11-04 2013-06-18 Varian Semiconductor Equipment Associates, Inc. Self-aligned masking for solar cell manufacture
US8741723B2 (en) 2012-04-25 2014-06-03 Globalfoundries Inc. Methods of forming self-aligned contacts for a semiconductor device
US8906807B2 (en) 2012-10-10 2014-12-09 International Business Machines Corporation Single fin cut employing angled processing methods
US9105295B2 (en) * 2013-02-25 2015-08-11 HGST Netherlands B.V. Pattern tone reversal
WO2015105651A1 (en) 2014-01-08 2015-07-16 Applied Materials, Inc. Development of high etch selective hardmask material by ion implantation into amorphous carbon films
US9349939B2 (en) 2014-05-23 2016-05-24 Qualcomm Incorporated Etch-resistant protective coating for a magnetic tunnel junction device
US9455200B2 (en) 2014-08-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for semiconductor device fabrication
US9464348B2 (en) * 2014-08-26 2016-10-11 HGST Netherlands B.V. Method for making a patterned perpendicular magnetic recording disk using glancing angle deposition of hard mask material
US9536748B2 (en) * 2014-10-21 2017-01-03 Lam Research Corporation Use of ion beam etching to generate gate-all-around structure
KR102354468B1 (ko) * 2015-01-23 2022-01-24 삼성전자주식회사 패턴 형성 방법, 이를 이용한 반도체 소자의 제조방법, 및 이를 이용하여 제조된 반도체 소자

Also Published As

Publication number Publication date
US10109498B2 (en) 2018-10-23
US20180047583A1 (en) 2018-02-15
WO2018031219A1 (en) 2018-02-15
CN109478502B (zh) 2022-12-06
TWI730147B (zh) 2021-06-11
KR20190029755A (ko) 2019-03-20
CN109478502A (zh) 2019-03-15
TW201818452A (zh) 2018-05-16
KR102408866B1 (ko) 2022-06-14

Similar Documents

Publication Publication Date Title
KR102408866B1 (ko) 기판을 패턴화하기 위한 구조체들을 형성하기 위한 방법, 기판을 패턴화하는 방법, 및 마스크를 형성하는 방법
TWI719156B (zh) 對襯底進行加工的方法
JP2009152243A (ja) 半導体装置の製造方法
JP7142695B2 (ja) 半導体デバイスおよびその製造方法
US20050202674A1 (en) Microelectronic device fabricating method, integrated circuit, and intermediate construction
US20160379844A1 (en) Techniques and apparatus for anisotropic metal etching
KR102491093B1 (ko) 패턴 형성 방법
Ahn et al. Etch challenges for 1xnm NAND flash
JP4640047B2 (ja) エッチング方法、金属膜構造体の製造方法およびエッチング構造体
CN111566781B (zh) 牺牲性掩模的去除方法
Dupuy et al. Spectral analysis of sidewall roughness during resist-core self-aligned double patterning integration
Carlson et al. Negative and iterated spacer lithography processes for low variability and ultra-dense integration
US20230015991A1 (en) Semiconductor structure and method for preparing semiconductor structure
TW502335B (en) Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer
TW202201760A (zh) 在微電子工件上於三維結構中用於接觸窗的凸墊形成
JP2009283674A (ja) 半導体装置の製造方法
TW201946147A (zh) 達成側壁蝕刻的方法
JP2005039082A (ja) マスクブランクス及びステンシルマスク及びその製造方法及びその露光方法
JP2009252917A (ja) 半導体装置及びその製造方法
JPS62115722A (ja) 微細パタ−ン形成方法
JPH04267337A (ja) 半導体装置の製法
KR20080004216A (ko) 반도체 소자의 화학적 기계적 연마방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20210820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211012