JP2009283674A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009283674A JP2009283674A JP2008134152A JP2008134152A JP2009283674A JP 2009283674 A JP2009283674 A JP 2009283674A JP 2008134152 A JP2008134152 A JP 2008134152A JP 2008134152 A JP2008134152 A JP 2008134152A JP 2009283674 A JP2009283674 A JP 2009283674A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous carbon
- pattern
- mask
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】フォトマスクのパターンに対して、被加工膜に形成される形状が変動するのを抑制する。
【解決手段】被加工膜2上に、第1、第2のアモルファスカーボン膜3,5を形成する工程と、第1のフォトマスクを用いて第2のアモルファスカーボン膜5のエッチングを行う工程と、エッチングされた部分に充填して第2のアモルファスカーボン膜5を覆うように樹脂膜を形成する工程と、第1のフォトマスクのパターンの遮光部と交差するように遮光部が配置されたパターンを有する第2のフォトマスクを用いて樹脂膜をエッチングする工程と、第2のアモルファスカーボン膜5及び樹脂膜及をマスクとして用いて第1のアモルファスカーボン膜3をエッチングする工程と、第1のアモルファスカーボン膜をマスクとして用いて被加工膜2をエッチングする工程とを有する。
【選択図】図2
【解決手段】被加工膜2上に、第1、第2のアモルファスカーボン膜3,5を形成する工程と、第1のフォトマスクを用いて第2のアモルファスカーボン膜5のエッチングを行う工程と、エッチングされた部分に充填して第2のアモルファスカーボン膜5を覆うように樹脂膜を形成する工程と、第1のフォトマスクのパターンの遮光部と交差するように遮光部が配置されたパターンを有する第2のフォトマスクを用いて樹脂膜をエッチングする工程と、第2のアモルファスカーボン膜5及び樹脂膜及をマスクとして用いて第1のアモルファスカーボン膜3をエッチングする工程と、第1のアモルファスカーボン膜をマスクとして用いて被加工膜2をエッチングする工程とを有する。
【選択図】図2
Description
本発明は、被加工膜に所望のパターンを形成する、半導体装置の製造方法に関する。
半導体デバイスの中で、例えばMPU(Micro Processing Unit)や、DRAM(Dynamic Random Access Memory)などの半導体装置では、微細化の進展に伴って、電極配線やコンタクトホールなどが露光技術の限界に近いレベルまで微細化されている。
従来の露光技術では、四角形状をなすホール用パターンを有するフォトマスクを用いて縮小投影露光を行った場合でも、光の回折効果によってフォトレジスト膜には円形状のホールパターンが形成されていた。すなわち、現状の縮小投影露光法では、ホール用パターンのような微細な四角形をなす開口を形成する場合には、フォトマスクがなす形状通りの形状を有するパターンを形成することが難しいだけでなく、投影転写されるパターンの変形に伴って焦点深度等の露光適正範囲が狭くなるという問題もあった。
このような問題に対する対策としては、直線状のパターンを2回組み合わせて露光することで、2つの直線状のパターンが交差する部分に所望する形状のパターン、例えばホールパターンを形成する方法が提案されている(特許文献1、2参照)。
特開平5−326358号公報
特表2002−520875号公報
しかしながら、特許文献1の方法では、ネガ型のフォトレジストを使用する必要がある。ネガ型のフォトレジストは、ポジ型のフォトレジストに比べて一般に感度が劣るため、微細なパターン形状のフォトレジスト膜に適応するのが困難であった。
また、特許文献2の方法では、まず第1のマスクパターンを用いてハードマスク膜を形成した後、このハードマスク膜がなすパターンと、第2のマスクパターンを有するフォトレジスト膜とを組み合わせることで、所望の開口パターンを形成している。このため、2回目の露光工程では、下地にハードマスク膜の段部が形成されているので、その段部の影響で局所的にフォトレジスト膜の膜厚が変動してしまい、微細な形状を有するパターンを形成することが困難であった。
そこで、本発明は、上述した課題を解決し、より一層微細な形状を高精度かつ容易に被加工膜に形成することを可能にし、フォトマスクのパターンがなす形状に対して、被加工膜に形成される形状が変動するのを抑制することが可能な半導体装置の製造方法を提供することを目的とする。
上述した目的を達成するため、本発明に係る半導体装置の製造方法は、半導体基板上に形成された被加工膜上に、第1のアモルファスカーボン膜を形成する第1工程と、第1のアモルファスカーボン膜上に第2のアモルファスカーボン膜を形成する第2工程と、第1のフォトマスクを用いて第2のアモルファスカーボン膜のエッチングを行う第3工程と、第2のアモルファスカーボン膜におけるエッチングされた部分に充填して第2のアモルファスカーボン膜を覆うように樹脂膜を形成する第4工程と、第1のフォトマスクのパターンの遮光部と交差するように遮光部が配置されたパターンを有する第2のフォトマスクを用いて樹脂膜をエッチングする第5工程と、第2のアモルファスカーボン膜及び樹脂膜及をマスクとして用いて第1のアモルファスカーボン膜をエッチングする第6工程と、第1のアモルファスカーボン膜をマスクとして用いて被加工膜をエッチングする第7工程と、を有する。本発明では、第1及び第2のフォトマスクの各パターンの非遮光部が交差する部分に対応した領域を被加工膜から除去する。
本発明によれば、第1のフォトマスクと第2のフォトマスクの各パターンの組み合わせによって被加工膜にパターニングを行うので、例えば四角形などのコーナー部を有する形状のパターンを形成する場合にも、フォトレジスト膜のパターンにおけるコーナー部が丸み形状に変形することを抑制することができる。
また、本発明では、2回目の露光を行うときには、フォトレジスト膜の下層が樹脂膜で覆われているので、フォトレジスト膜の膜厚が均一になり、微細なパターンを高精度に露光転写することができる。したがって、本発明は、被加工膜に微細なパターンを高精度かつ容易に形成することが可能になる。
以下、本発明の具体的な実施形態について、図面を参照して説明する。
(第1の実施形態)
本実施形態の半導体装置の製造方法において、半導体基板上に形成されたシリコン酸化膜(SiO2)等の被加工膜に、複数の開口パターンを形成する場合について、図面を参照して説明する。
本実施形態の半導体装置の製造方法において、半導体基板上に形成されたシリコン酸化膜(SiO2)等の被加工膜に、複数の開口パターンを形成する場合について、図面を参照して説明する。
本実施形態では、被加工膜がシリコン酸化膜の場合を一例として説明するが、被加工膜が他の材料によって形成された膜であっても適用可能である。また、被加工膜としては、シリコン酸化膜とシリコン窒化膜(Si3N4)が積層された構成のような積層膜の場合にも適用可能である。
図1は、被加工膜としてのシリコン酸化膜に形成する開口パターンの配置を示す平面図である。図1に示すように、シリコン酸化膜2の4箇所に四角形状の開口Hをそれぞれ形成する。なお、開口Hの数は4箇所に限定されるものではない。図2〜図6は、図1におけるA−A’断面図である。
まず、図2に示すように、半導体基板1上にシリコン酸化膜2を形成し、このシリコン酸化膜2の上に、第1のアモルファスカーボン膜3、第1のマスク膜4、第2のアモルファスカーボン膜5及び第2のマスク膜6をこの順に積層して形成する。第1のアモルファスカーボン膜3は膜厚が600nm程度に形成され、第2のアモルファスカーボン膜4は膜厚が100nm程度に形成されている。
第1のマスク膜4及び第2のマスク膜6は、第1及び第2のアモルファスカーボン膜3,5をエッチングするときにハードマスク層としてそれぞれ機能する層であり、具体的にはプラズマCVD(Chemical Vapor Deposition)法によって形成されたシリコン酸化膜や、シリコン酸化膜とシリコン酸窒化膜(SiON)の積層膜等が使用される。第1のマスク膜4及び第2のマスク膜6は、エッチングするアモルファスカーボン膜3,5の膜厚に応じて、膜厚30nm〜100nm程度に形成する。第1、第2のアモルファスカーボン膜3,5は、CVD法を用いて公知の装置によって形成する。
次に、第2のマスク膜6上にポジ型のフォトレジスト膜を塗布し、図3の平面図に示したパターンをなす第1のフォトマスクを用いて露光を行う。図3に示すように、第1のフォトマスクには、暗部(遮光部)M1が直線状(帯状)に形成されている。また、第1のフォトマスクの暗部M1以外の領域は明部(非遮光部)となっている。図3において、開口Hに対応する位置を破線で示す。
続いて、図4に示すように、図3に示した第1のフォトマスクを用いて露光することで形成された第1のフォトレジスト膜10をマスクとして用いてエッチングを行い、第2のマスク膜6の一部を除去する。具体的には、MRIE(有磁場反応性イオンエッチング)型のエッチング装置を用いて、例えば次の条件でエッチングを行う。
使用ガス及び流量:CF4/O2=(253.5/10.1)×10-4 Pa・m3/sec
圧力:5.33Pa
RFパワー:1000W
次に、図5に示すように、MRIE型のエッチング装置を用いて、例えば次の条件でエッチングを行うことで、第2のアモルファスカーボン膜5の一部を除去する。
使用ガス及び流量:O2/Ar=(152.1/253.5)×10-4 Pa・m3/sec
圧力:2.00Pa
RFパワー:500W
このエッチング工程において、第2のマスク膜6の上に形成された第1のフォトレジスト膜10も除去されるが、第2のマスク膜6が、エッチングするときのハードマスク層として機能するので、最初に形成された第1のフォトレジスト膜10がなすパターンの通りに第2のアモルファスカーボン膜5をパターニングすることができる。
使用ガス及び流量:CF4/O2=(253.5/10.1)×10-4 Pa・m3/sec
圧力:5.33Pa
RFパワー:1000W
次に、図5に示すように、MRIE型のエッチング装置を用いて、例えば次の条件でエッチングを行うことで、第2のアモルファスカーボン膜5の一部を除去する。
使用ガス及び流量:O2/Ar=(152.1/253.5)×10-4 Pa・m3/sec
圧力:2.00Pa
RFパワー:500W
このエッチング工程において、第2のマスク膜6の上に形成された第1のフォトレジスト膜10も除去されるが、第2のマスク膜6が、エッチングするときのハードマスク層として機能するので、最初に形成された第1のフォトレジスト膜10がなすパターンの通りに第2のアモルファスカーボン膜5をパターニングすることができる。
続いて、図6に示すように、BARC(Bottom Anti-Reflective Coating)膜11を第2のアモルファスカーボン膜5を覆うように形成し、第2のアモルファスカーボン膜5の開口5aに充填する。BARC膜11としては、樹脂膜であり、例えば、ノボラック系樹脂(膜厚200nm程度)と、シリコンを含有したシロキサン系樹脂(膜厚40nm程度)からなる積層膜を使用することができる。
次に、BARC膜11上にポジ型のフォトレジスト膜を塗布し、図7の平面図に示すようなパターンをなす第2のフォトマスクを用いて露光を行う。図7に示すように、第2のフォトマスクは、暗部(遮光部)M2が直線状に形成されている。また、第2のフォトマスクにおける暗部M2以外の領域は明部(非遮光部)になっている。図7において、開口Hに対応する位置を破線で示す。この第2のフォトマスクは、暗部M2のパターンと、先に露光で使用した第1のフォトマスク(図3)における暗部M1のパターンとが交差するように配置されている。したがって、暗部M2と暗部M1の各パターンを重ね合わせたときに、共に明部(非遮光部)になっている交差する部分に対応した領域が、開口Hのパターンが形成される位置となる。
なお、BARC膜11は、第2のアモルファスカーボン膜5の開口5aに充填されることで、開口5aによる段差を平坦化するだけでなく、フォトレジスト12膜を露光する際の反射防止膜としても機能する。したがって、微細なパターンを高精度に露光転写することができる。
なお、図8A,8B〜図12A,12Bにおいて、図番にAが付けられた図は、図7におけるA−A’断面図である。また、図番にBが付けられた図は、図7におけるB−B’断面図である。
図8A,8Bに、図7に示した第2のフォトマスクを用いて露光することによって形成された第2のフォトレジスト膜12がなすパターンを示す。
次に、図9A、9Bに示すように、第2のフォトレジスト膜12をマスクとして用いてエッチングを行うことで、BARC膜11の一部を除去する。具体的には、MRIE型の装置を用いて、例えば次の条件でエッチングを行うことで、まずBARC膜11の上層のシリコン含有シロキサン系樹脂を除去する。
使用ガス及び流量:CF4/CHF3=(405.6/50.7)×10-4 Pa・m3/sec
圧力:5.33Pa
RFパワー:400W
そして、引き続き、例えば次の条件でエッチングを行うことで、BARC膜11の下層のノボラック系樹脂の除去を行う。
使用ガス及び流量:H2/N2=(1352/338)×10-4 Pa・m3/sec
圧力:8.00Pa
RFパワー:700W
この時点では、エッチングに際して第2のフォトレジスト膜12が除去されていても、BARC膜11上に残った状態であっても、どちらでもかまわない。BARC膜11上に第2のフォトレジスト膜12が残存している場合であっても、第2のフォトレジスト膜12は後のエッチング工程でBARC膜11と共に除去される。
使用ガス及び流量:CF4/CHF3=(405.6/50.7)×10-4 Pa・m3/sec
圧力:5.33Pa
RFパワー:400W
そして、引き続き、例えば次の条件でエッチングを行うことで、BARC膜11の下層のノボラック系樹脂の除去を行う。
使用ガス及び流量:H2/N2=(1352/338)×10-4 Pa・m3/sec
圧力:8.00Pa
RFパワー:700W
この時点では、エッチングに際して第2のフォトレジスト膜12が除去されていても、BARC膜11上に残った状態であっても、どちらでもかまわない。BARC膜11上に第2のフォトレジスト膜12が残存している場合であっても、第2のフォトレジスト膜12は後のエッチング工程でBARC膜11と共に除去される。
次に、図10A、10Bに示すように、BARC膜11をマスクとして用いてエッチングを行うことで、第1のマスク膜4の一部を除去する。このエッチング工程では、第2のマスク膜6の一部を除去する工程と同様の条件を使用することができる。
続いて、図11A、11Bに示すように、第2のアモルファスカーボン膜5のエッチング工程と同様にエッチングを行うことで、第1のアモルファスカーボン膜3の一部を除去する。このエッチング工程では、先に形成されたBARC膜11及びこのBARC膜11上に残存している第2のフォトレジスト膜12も除去されるが、第1のマスク膜4が、エッチングするときのハードマスク層として機能する。このため、最初に形成された第2のフォトレジスト膜12がなすパターンの通りに第1のアモルファスカーボン膜3をパターニングすることができる。
図11A、11Bに示した工程まで終了した時点で、図1に示した開口Hに対応した位置に開口パターンが形成された、第1のアモルファスカーボン膜3及び第1のマスク膜4のパターンがそれぞれ形成される。
次に、図12A、12Bに示すように、第1のアモルファスカーボン膜3及び第1のマスク膜4をマスクとして用いてエッチングを行うことで、シリコン酸化膜2の一部を除去する。このエッチング工程では、シリコン酸化膜2の一部と共に第1のマスク膜4も同時に除去される。また、このエッチング工程では、第1のアモルファスカーボン膜3もその一部が除去されるので、シリコン酸化膜2である被加工膜の膜厚に応じて、エッチング工程でマスクとして使用する第1のアモルファスカーボン膜3が完全に無くならないように、成膜時の第1のアモルファスカーボン膜3の膜厚が適宜調整されている。
続いて、図13A、13Bに示すように、エッチング工程の後、シリコン酸化膜2上に残存している第1のアモルファスカーボン膜3を例えばO2ガス又はO3ガス等を使用したアッシング法によって除去する。これにより、所望の開口Hを有するシリコン酸化膜2のパターニングが完了する。
本実施形態では、第1のフォトマスクと第2のフォトマスクを使用した2回の露光の組み合わせによって被加工膜としてのシリコン酸化膜2のパターニングを行う。このため、1回の露光のみでコーナー部を有する四角形状を有するパターンを形成する場合に、フォトレジスト膜のコーナー部に丸み形状が生じるのを防ぐことができる。
また、2回目の露光を行うときには、フォトレジスト膜12の下層が樹脂膜(BARC膜11)で平坦化されているので、フォトレジスト膜12の膜厚が、面内方向に対する位置にかかわらずに均一に形成され、微細なパターンを高精度に露光転写することができる。
したがって、本実施形態によれば、微細化されたパターンを有するシリコン酸化膜2を高精度かつ容易に形成することができる。
(第2の実施形態)
本実施形態の半導体装置の製造方法によって形成されるパターンは、上述した四角形状の開口を有するパターンに限定されるものではない。
本実施形態の半導体装置の製造方法によって形成されるパターンは、上述した四角形状の開口を有するパターンに限定されるものではない。
第1の実施形態では、図3及び図7に示したように、直線形状の暗部(遮光部)を有する第1及び第2のフォトマスクを組み合わせることで、四角形状の開口Hを形成した。これに対して、本実施形態で使用する第1及び第2のフォトマスクを組み合わせた状態を、図14の平面図に示す。
図14に示すように、1回目の露光で使用する第1のフォトマスクは、直線状の暗部(遮光部)M1を有している。これに対して2回目の露光で使用する第2のフォトマスクは、厚み方向に直交する面内方向において、波形状に湾曲された形状をなす暗部M2を有している。言い換えれば、この第2のフォトマスクは、面内方向に対して波形状に湾曲された形状をなす明部を有している。したがって、このような第1及び第2のフォトマスクを使用して、第1の実施形態と同様の工程を経て製造することによって、図14に示した、対向する2つの辺が湾曲された形状をなす開口Hを形成することができる。
これにより、例えばDRAMのメモリセルに使用するシリンダ型のキャパシタ素子を形成するような場合に、メモリセルの形状に応じて最大の開口面積を有するような開口部を高精度かつ容易に形成することができる。
また、2回目の露光で使用する第2のフォトマスクは、対向する2つの辺が面内方向に対して湾曲された開口におけるコーナー部が鋭角状をなしているが、本実施形態によれば、このようなコーナー部の形状が円弧状に変形することなく、鋭角状のコーナー部を有する開口を高精度に形成することができる。
なお、上述した実施形態では、第1及び第2のフォトマスクの一方のみが波形状に湾曲された暗部M2を有する構成が採られたが、組み合わせる第1及び第2のフォトマスクにおける暗部のパターンが、両方共に湾曲させて形成されてもよいことは勿論である。
1 半導体基板
2 シリコン酸化膜(被加工膜)
3 第1のアモルファスカーボン膜
4 第1のマスク膜
5 第2のアモルファスカーボン膜
6 第2のマスク膜
10 第1のフォトレジスト膜
11 BARC膜(樹脂膜)
12 第2のフォトレジスト膜
H 開口
2 シリコン酸化膜(被加工膜)
3 第1のアモルファスカーボン膜
4 第1のマスク膜
5 第2のアモルファスカーボン膜
6 第2のマスク膜
10 第1のフォトレジスト膜
11 BARC膜(樹脂膜)
12 第2のフォトレジスト膜
H 開口
Claims (7)
- 半導体基板上に形成された被加工膜上に、第1のアモルファスカーボン膜を形成する第1工程と、
前記第1のアモルファスカーボン膜上に第2のアモルファスカーボン膜を形成する第2工程と、
第1のフォトマスクを用いて前記第2のアモルファスカーボン膜のエッチングを行う第3工程と、
前記第2のアモルファスカーボン膜におけるエッチングされた部分に充填して前記第2のアモルファスカーボン膜を覆うように樹脂膜を形成する第4工程と、
前記第1のフォトマスクのパターンの遮光部と交差するように遮光部が配置されたパターンを有する第2のフォトマスクを用いて、前記樹脂膜をエッチングする第5工程と、
前記第2のアモルファスカーボン膜及び前記樹脂膜及をマスクとして用いて、前記第1のアモルファスカーボン膜をエッチングする第6工程と、
前記第1のアモルファスカーボン膜をマスクとして用いて前記被加工膜をエッチングする第7工程と、を有し、
前記第1及び第2のフォトマスクの各パターンの非遮光部が交差する部分に対応した領域を前記被加工膜から除去する、半導体装置の製造方法。 - 前記第1のアモルファスカーボン膜上に第1のマスク膜が形成されており、
前記第6工程において、
前記第1のマスク膜をハードマスクとして用いてエッチングを行うことを特徴とする、請求項1に記載の半導体装置の製造方法。 - 前記第2のアモルファスカーボン膜上に第2のマスク膜が形成されており、
前記第3工程において、
前記第2のマスク膜をハードマスクとして用いてエッチングを行うことを特徴とする、請求項1又は2に記載の半導体装置の製造方法。 - 前記樹脂膜が異なる種類の樹脂膜を積層して形成されていることを特徴とする、請求項1乃至3のいずれか一項に記載の半導体装置の製造方法。
- 前記第1のフォトマスク及び前記第2のフォトマスクの前記非遮光部は共に、直線状のパターンを有していることを特徴とする、請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。
- 前記第1及び第2のフォトマスクの少なくとも一方のフォトマスクは、他方のフォトマスクの前記非遮光部のパターンと交差され、かつ、湾曲された形状の非遮光部のパターンを有することを特徴とする、請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。
- 前記第3及び第5工程は、ポジ型のフォトレジスト膜を露光して前記第1及び第2のフォトマスクの前記非遮光部のパターンを形成する工程を含むことを特徴とする、請求項1乃至6のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008134152A JP2009283674A (ja) | 2008-05-22 | 2008-05-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008134152A JP2009283674A (ja) | 2008-05-22 | 2008-05-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009283674A true JP2009283674A (ja) | 2009-12-03 |
Family
ID=41453825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008134152A Pending JP2009283674A (ja) | 2008-05-22 | 2008-05-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009283674A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9087789B2 (en) | 2011-12-27 | 2015-07-21 | Samsung Electronics Co., Ltd. | Methods of manufacturing a semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005076337A1 (en) * | 2004-01-30 | 2005-08-18 | Applied Materials, Inc. | Techniques for the use of amorphous carbon (apf) for various etch and litho integration scheme |
JP2007180489A (ja) * | 2005-12-28 | 2007-07-12 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
JP2007266594A (ja) * | 2006-03-07 | 2007-10-11 | Asml Netherlands Bv | 強化リソグラフィパターニング方法およびシステム |
JP2008072101A (ja) * | 2006-09-12 | 2008-03-27 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
-
2008
- 2008-05-22 JP JP2008134152A patent/JP2009283674A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005076337A1 (en) * | 2004-01-30 | 2005-08-18 | Applied Materials, Inc. | Techniques for the use of amorphous carbon (apf) for various etch and litho integration scheme |
JP2007180489A (ja) * | 2005-12-28 | 2007-07-12 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
JP2007266594A (ja) * | 2006-03-07 | 2007-10-11 | Asml Netherlands Bv | 強化リソグラフィパターニング方法およびシステム |
JP2008072101A (ja) * | 2006-09-12 | 2008-03-27 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9087789B2 (en) | 2011-12-27 | 2015-07-21 | Samsung Electronics Co., Ltd. | Methods of manufacturing a semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI622861B (zh) | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 | |
TWI651809B (zh) | 特徵尺寸縮減技術(三) | |
US8309463B2 (en) | Method for forming fine pattern in semiconductor device | |
TWI625764B (zh) | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 | |
KR100934836B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
US9159579B2 (en) | Lithography using multilayer spacer for reduced spacer footing | |
TWI334163B (en) | Method of pattern transfer | |
TWI633583B (zh) | 形成記憶體fin圖案的方法與系統 | |
US8835323B1 (en) | Method for integrated circuit patterning | |
US9581900B2 (en) | Self aligned patterning with multiple resist layers | |
JP5680595B2 (ja) | コンピュータ読み取り可能なマスクシュリンク制御プロセッサ | |
JP2005150333A (ja) | 半導体装置の製造方法 | |
TWI701712B (zh) | 圖案化目標層的製備方法 | |
JP2007300125A (ja) | 半導体素子の微細パターンの形成方法 | |
JP2007149768A (ja) | 半導体装置の製造方法 | |
JP2009283674A (ja) | 半導体装置の製造方法 | |
JP3585039B2 (ja) | ホール形成方法 | |
JP6307851B2 (ja) | ステンシルマスク及びその製造方法 | |
US6287752B1 (en) | Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device | |
TWI478212B (zh) | 形成圖案的方法 | |
TWI333239B (en) | Method of forming contact hole | |
US9396966B1 (en) | Patterning method and semiconductor structure | |
JP2003332212A (ja) | マスクパターン形成方法および半導体装置の製造方法 | |
KR20100008173A (ko) | 반도체 장치 제조 방법 | |
KR20070044186A (ko) | 반도체 소자의 패턴 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110302 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |