CN109478502B - 用于形成用以图案化衬底的结构的方法、图案化衬底的方法以及形成掩膜的方法 - Google Patents

用于形成用以图案化衬底的结构的方法、图案化衬底的方法以及形成掩膜的方法 Download PDF

Info

Publication number
CN109478502B
CN109478502B CN201780045678.3A CN201780045678A CN109478502B CN 109478502 B CN109478502 B CN 109478502B CN 201780045678 A CN201780045678 A CN 201780045678A CN 109478502 B CN109478502 B CN 109478502B
Authority
CN
China
Prior art keywords
substrate
mask
etch
features
initial mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780045678.3A
Other languages
English (en)
Other versions
CN109478502A (zh
Inventor
约翰·哈塔拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Varian Semiconductor Equipment Associates Inc
Original Assignee
Varian Semiconductor Equipment Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Semiconductor Equipment Associates Inc filed Critical Varian Semiconductor Equipment Associates Inc
Publication of CN109478502A publication Critical patent/CN109478502A/zh
Application granted granted Critical
Publication of CN109478502B publication Critical patent/CN109478502B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种用于形成用以图案化衬底的结构的方法、图案化衬底的方法以及形成掩膜的方法，该用于形成用以图案化衬底的结构的方法可包含：在安置于衬底上的掩模中提供初始掩模特征，初始掩模特征包括第一材料，衬底限定衬底平面；将离子作为离子束相对于衬底平面的垂线以非零入射角θ引导到初始掩模特征，其中形成复合掩模特征，复合掩模特征包括安置在初始掩模特征上的帽材料，帽材料包括离子；以及执行衬底蚀刻，其中在衬底中形成蚀刻特征，其中初始掩模特征的至少一部分在衬底蚀刻之后仍保留，其中衬底蚀刻以第一蚀刻速率蚀刻第一材料且以第二蚀刻速率蚀刻帽材料，第一蚀刻速率大于第二蚀刻速率。

Description

用于形成用以图案化衬底的结构的方法、图案化衬底的方法 以及形成掩膜的方法
相关申请
本申请要求2016年8月9日提交的第62/372,388号美国临时专利申请的优先权，且所述临时专利申请以全文引用的方式并入本文中。
技术领域
本发明的实施例涉及衬底图案化技术，且更确切地说，涉及用于形成用以图案化衬底的结构的方法、图案化衬底的方法以及形成掩膜的方法。
背景技术
现今，随着电子装置和其它装置越来越按比例缩小为更小的尺寸，用于图案化衬底的技术变得愈发具有挑战性。对于例如平面晶体管装置等平面装置以及例如三维存储器装置等三维装置，可在制造工艺中使用深沟槽或其它深结构。为了在衬底中形成深沟槽或深通孔或类似结构，可在衬底的待保护部分中使用图案化掩模材料，同时在不存在掩模材料之处进行衬底的蚀刻。随后当衬底被蚀刻到目标深度时可去除掩模材料。
例如垂直NAND(vertical NAND,VNAND)存储器装置(“NAND”是指与非逻辑门)和动态随机存取存储器(dynamic random access memory,DRAM)装置等装置可采用蚀刻深度例如超过一微米的沟槽或通孔。由于衬底的蚀刻还可能伴随掩模材料的蚀刻，因此为了保存掩模的至少一部分以实现完整的蚀刻工艺，在一些情况下掩模厚度可类似于蚀刻深度。这种情形对于至少部分地基于碳的常见掩模材料尤其如此。例如，可采用与衬底具有类似蚀刻速率的所谓硬掩模材料以蚀刻深度约一微米的沟槽。另外，硬掩模图案特征可具有高纵横比，意味着至少沿着一个宽度方向掩模特征的高度可大于掩模特征的宽度。在一些情况下，掩模特征的纵横比(高度/宽度)可接近10:1或可更大。使用此类相对厚的掩模的蚀刻工艺的结果可包含：掩模特征在蚀刻期间刻面和堵塞、衬底中的下伏蚀刻特征弯曲、或衬底中的蚀刻特征锥化。衬底中的最终图案化的沟槽、通孔或其它结构可能偏离目标形状，例如，垂直沟槽。
使用具有相对较低的蚀刻速率的材料形成图案化硬掩模原则上可减小用于蚀刻工艺的硬掩模的总厚度。缺点在于，形成硬掩模的图案化技术对使用例如Al2O3等有效硬掩模材料来说是不切实际的，所述有效硬掩模材料对于用来蚀刻例如硅等蚀刻来说具有极低蚀刻速率。
关于这些和其它考虑因素，提供本发明的实施例。
发明内容
在一个实施例中，一种用于形成用以图案化衬底的结构的方法包含：在安置于衬底上的掩模中提供初始掩模特征，所述初始掩模特征包括第一材料，所述衬底限定衬底平面；将离子作为离子束相对于衬底平面的垂线以非零入射角θ引导到初始掩模特征，其中形成复合掩模特征，所述复合掩模特征包括安置在初始掩模特征上的帽材料，所述帽材料包括离子；以及执行衬底蚀刻，其中在衬底中形成蚀刻特征，其中初始掩模特征的至少一部分在所述衬底蚀刻之后仍保留，其中所述衬底蚀刻以第一蚀刻速率蚀刻第一材料且以第二蚀刻速率蚀刻帽材料，所述第一蚀刻速率大于所述第二蚀刻速率。
在另一实施例中，一种图案化衬底的方法可包含：在衬底上形成牺牲掩模，所述牺牲掩模包括多个初始掩模特征，其中所述多个初始掩模特征中的一个初始掩模特征包括第一材料，其中所述衬底限定衬底平面；将离子作为离子束相对于所述衬底平面的垂线以非零入射角(θ)引导到所述牺牲掩模，其中形成复合牺牲掩模，所述复合牺牲掩模包括多个掩模特征，其中所述多个初始掩模特征中的一个掩模特征包括含有第一材料的下部部分以及安置在所述下部部分上的帽材料，所述帽材料包括所述离子；以及执行衬底蚀刻，其中在所述衬底中形成多个蚀刻特征，其中所述牺牲掩模的至少一部分在所述衬底蚀刻之后仍保留，其中所述衬底蚀刻以第一蚀刻速率蚀刻第一材料且以第二蚀刻速率蚀刻帽材料，所述第一蚀刻速率大于所述第二蚀刻速率。
在另一实施例中，一种形成掩模的方法可包含：形成包括第一材料的覆盖层，所述覆盖层沿衬底平面布置；图案化所述覆盖层以形成多个初始掩模特征，其中所述多个初始掩模特征包括所述第一材料；以及将离子作为离子束相对于所述衬底平面的垂线以非零入射角(θ)引导到所述多个初始掩模特征，其中在引导所述离子束之后，所述多个初始掩模特征包括含有第一材料的下部部分以及安置在所述下部部分上的帽材料，所述帽材料包括所述离子。
附图说明
图1A到图1E描绘根据本公开的各种实施例的装置结构的处理的一个实例。
图2A到图2B描绘根据本公开的实施例的可用于形成图案化装置结构的示范性前体结构。
图3描绘根据本公开的实施例的用于形成掩模特征的实验结果。
图4A到图4D描绘根据本公开的实施例的装置结构的处理的另一实例。
图5示出根据本公开的其它实施例的示范性工艺流程。
图6示出根据本公开的其它实施例的示范性工艺流程。
附图未必按比例绘制。附图仅为表示，并不意图描绘本公开的具体参数。附图希望描绘本公开的示范性实施例，且因此不应被视为在范围上受到限制。在附图中，相同编号表示相同元件。
此外，出于图示清楚的目的，可省略或不按比例示出一些附图中的某些元件。出于图示清楚的目的，横截面图可呈“图块”或“近视的”横截面图的形式，省略在“真实”截面视图中另外可见的某些背景线条。此外，为了清晰起见，可在某些附图中省略一些参考标号。
附图标号说明
100：装置结构；
102：衬底；
103：掩模；
104：初始掩模特征；
105：沟槽；
106：离子；
107：反应性物质；
108：帽层；
109：空间；
110：离子；
111：衬底表面；
112：复合掩模特征；
114：离子；
120：垂线；
154：初始掩模特征；
156：帽层；
200：装置结构；
202：掩模；
204：衬底；
206：掩模特征；
500、600：工艺流程；
502、504、506、508、602、604、606、608：步骤；
D1：深度；
D2：深度；
Df：目标深度；
H1：高度；
H2：高度；
P：衬底平面；
S：间距；
tf：最终厚度；
Θ：角。
具体实施方式
现将在下文参考附图更充分地描述本发明的实施例，附图中示出了一些实施例。本公开的主题可以许多不同形式体现且并不解释为限于本文中所阐述的实施例。提供这些实施例是为了使得本公开将是透彻并且完整的，且这些实施例将把主题的范围完整地传达给所属领域的技术人员。在附图中，相同标号始终指代相同元件。
本发明的实施例提供图案化衬底的新颖技术，且具体地说提供修饰安置在衬底表面上的掩模特征的新颖技术。如本文中所使用，术语“衬底”可指代实体，例如半导体晶片、绝缘晶片、陶瓷以及安置在其上的任何层或结构。因而，可认为表面特征、层、一系列层或其它实体安置在衬底上，其中衬底可表示例如硅晶片、氧化层等结构的组合。
各种实施例提供复合掩模特征或包含多个复合掩模特征的复合掩模。在各种实施例中，复合掩模可充当复合牺牲掩模，其中所述复合牺牲掩模充当图案化衬底中的其它材料或层的复合图案化掩模，且其中所述复合牺牲掩模的至少一部分将在随后工艺期间被去除。其它实施例提供用于形成复合掩模或复合掩模特征的技术，以及用于使用复合掩模或复合掩模特征来图案化衬底的技术。本发明的实施例的复合掩模可用作复合图案化掩模，意味着所述复合掩模用来图案化底层的衬底。
在多个特定实施例中，提供多种用于形成用以图案化衬底的结构的方法。在一个实施例中，一种用于形成用以图案化衬底的结构的方法可包含在安置于衬底上的掩模中提供初始掩模特征或多个此类特征，其中所述初始掩模特征由第一材料形成。初始掩模特征可由例如含碳“硬掩模”材料、光刻胶材料或其它材料等已知掩模材料形成。所述方法可进一步包含将包含金属物质的离子束相对于衬底平面的垂线以非零入射角θ引导到初始掩模特征。以此方式，可形成复合掩模特征，其中所述复合掩模特征包含安置在初始掩模特征上的帽材料。具体地说，帽材料可包含所述金属物质。因而，复合掩模特征可用作牺牲掩模，其中在后续工艺中可消耗所述掩模的一部分以图案化衬底。例如，在特定实施例中，一种用于形成用以图案化衬底的结构的方法可进一步包含执行衬底蚀刻的操作，其中在衬底中形成蚀刻特征，其中初始掩模特征的至少一部分在衬底蚀刻之后仍保留。
如下详述，与例如仅通过一层材料形成的掩模等常规掩模相比，复合掩模特征可提供若干优点。此外，本发明的实施例提供已知方法尚未实现的用于形成此类复合掩模特征的技术。
图1A到图1E描绘根据本公开的各种实施例的装置结构的处理的一个实例。现在转向图1A，示出装置结构100，其包含衬底102和掩模103，其中掩模103可包含至少一个初始掩模特征，示出为初始掩模特征104。在各种实施例中，衬底102可包含至少一种材料，可包含多个层，且可在一个层内包含多个特征或结构。在一个实例中，衬底102可以是单晶硅材料，而在其它实施例中，衬底102可包含氧化硅外层，可以是多层结构，例如氮化硅与氧化硅的交替层、硅与氧化硅的交替层或其它层的组合。
初始掩模特征104可由例如碳等已知材料形成，且可包含如在已知硬掩模材料中的其它元素。关于这点，实施例不受限制。初始掩模特征104的材料可用于蚀刻衬底102。例如，初始掩模特征104的掩模材料可用于蚀刻例如硅、氮化硅、氧化硅或这些材料的组合等的层的蚀刻工艺。出于图案化衬底102中的特征的目的，初始掩模特征104沿所示出的笛卡尔坐标系的X轴、Y轴和Z轴可具有适当尺寸。在一些实例中，初始掩模特征104在X-Y平面中的尺寸可大约为几纳米、几十纳米或几百纳米，且在Z轴中的尺寸可高达数微米。关于这点，实施例不受限制。初始掩模特征104可根据包含光刻胶和蚀刻的任何组合的已知图案化工艺而形成。关于这点，实施例不受限制。
在一些实施例中，初始掩模特征104可适合于例如硅、二氧化硅、氮化硅或相关材料等衬底材料的反应性离子蚀刻(reactive ion etching,RIE)。在反应性离子蚀刻工艺中，初始掩模特征104可用于产生各向异性蚀刻，其中衬底的蚀刻可沿所示出的笛卡尔坐标系的Z轴发生，优先于沿X轴或Y轴蚀刻。因而，可在衬底102内蚀刻具有由X-Y平面内的初始掩模特征104的形状、大小和间距所确定的形状和大小的结构。
初始掩模特征104的材料的一个标志是在蚀刻衬底102时初始掩模特征104的蚀刻速率。在例如基于碳的硬掩模材料等已知材料中，硬掩模在RIE蚀刻期间的蚀刻速率可相当于衬底102的蚀刻速率，例如在衬底102的蚀刻速率的2倍或3倍以内。因此，为了在整个蚀刻工艺期间保存初始掩模特征104的至少一部分(沿Z轴)，初始掩模特征104的初始厚度可被布置成达到将蚀刻到衬底102中的目标深度。虽然初始掩模特征104的厚度对于将浅特征蚀刻到衬底102中或对于低纵横比特征来说可以是可接受的，但是出于初始掩模特征104的稳定性以及有待使用初始掩模特征104执行的蚀刻工艺的鲁棒性，初始掩模特征104的厚度可局限于某一值，例如一微米。虽然此厚度可足够用于在衬底102中蚀刻浅特征，但是对于到衬底102中的蚀刻深度可能超过例如一微米的特征，初始掩模特征104本身不足以在衬底102内产生至少具有给定工艺所需的保真度的所希望的结构。
根据图1A到图1E的实施例，形成复合掩模以解决上述问题。如图1B中所示出，其中发生操作，其中将离子106(所述离子可包含金属物质)相对于衬底平面P的法线120以非零入射角(示出为角θ)引导到初始掩模特征104。作为一实例，衬底平面P可平行于X-Y平面搁置，且初始掩模特征104可具有平行于Z方向布置的由高度H1限定的侧壁。另外，在具有多个初始掩模特征104的实施例中，掩模103可由相邻特征之间的间距S限定。
在各种实施例中，离子106可包含金属，例如铝(aluminum,Al)、钽(tantalum,Ta)、钨(tungsten,W)或钛(titanium,Ti)。关于这点，实施例不受限制。由于以角θ引导离子106，因此离子106中的离子可被初始掩模特征104的某些部分截断。具体地说，由离子106组成的一定通量的金属物质可撞击初始掩模特征104的顶部，且可凝结在初始掩模特征104上。在如此操作时，离子106可产生如所示出的帽层108，其中所述帽层108安置在初始掩模特征104上。帽层108具体地说可包含来自离子106的材料，例如Al、Ta、W或Ti等，仅举数例。在一些实施例中，帽层108可以是金属层，例如Ta层、W层、Ti层或Al层。
在其它实施例中，帽层108可由氮化物或氧化物组成，例如氧化铝、氧化钽、氮化钽、氮化钨或氮化钛、或者其它金属氧化物或金属氮化物。关于这点，实施例不受限制。例如，虽然将离子106引导到衬底102，但是可将例如氧气等一定通量的反应性物质107提供到衬底102。可通过在暴露于离子106期间将反应性气体流提供到容纳衬底102的处理室(未示出)中而提供例如氧气等一定通量的反应性物质107。在特定实施例中，可由位于衬底102附近的本地等离子体氧源提供反应性氧气。
在一些实施例中，可仅从容纳衬底102的处理室的周围环境中存在的背景物质提供反应性物质107。例如，在1x 10-6托压力下，所存在的来自背景“杂质”的约一个单层的氧气物质在离子106提供期间可每隔一秒撞击衬底102。此撞击速率可足以在帽层108中形成化学计量复合氧化物，例如离子106的通量范围内的Al2O3或Ta2O5。
根据各种实施例，离子106可提供为光束线离子植入机中的离子束，其中所述离子束产生为带状光束或扫描点波束，或者点波束。或者，离子106可提供为紧凑离子束系统中的离子束，例如具有临近存放衬底102的衬底室所安置的等离子室的系统。关于这点，实施例不受限制。可持续充分时间提供离子106以形成具有目标厚度的帽层108。在一些实施例中，帽层108的厚度可为5nm至50nm。关于这点，实施例不受限制。另外，在一些实施例中，初始掩模特征104的高度可大约为若干纳米至几十纳米至几百纳米至几微米。如图1A到图1E中所示出，在衬底102上安置多个掩模特征，包含初始掩模特征104和至少一个其它掩模特征(也被示出为初始掩模特征104)。
初始掩模特征104沿X方向的宽度可大约为几纳米至几十纳米，而相邻特征之间(也就是说，初始掩模特征104与其相邻掩模特征之间)的间距可具有类似尺寸。关于这点，实施例不受限制。
在各种实施例中，角θ的范围可在10度至70度范围内，但是关于这点，实施例不受限制。取决于相邻特征(初始掩模特征104)之间的空间109的纵横比(H1/S)，以此角度范围内的一定角度提供离子106可确保帽层108形成在初始掩模特征104的顶部区域中，而不会将来自离子106的材料沉积在衬底表面111上的空间109的底部。为了确保在衬底表面111上不会发生不想要的沉积，可设定角θ的值，其中所述角的正切小于上文所定义的纵横比，换句话说，tan(θ)<H/S。
虽然在一些实施例中，可仅在离子束的一次操作中生成帽层，但是在其它实施例中，可在多次操作中生成例如帽层108等帽层。现在转向图1C，示出后续操作，其中将离子110引导到衬底102。在此实例中，离子110可相对于衬底平面P的垂线120以非零入射角(示出为角-θ)形成。角-θ可具有与角θ相同的大小。可例如通过使衬底102围绕垂线120旋转180度、同时离子束保持静止而实现提供具有相同大小的两个不同角。在一些实施例中，离子110可具有与离子106相同的成分。另外，离子110可设置在与在将离子106引导到衬底102时使用的周围环境类似的周围环境中。
在各种实施例中，例如离子106和离子110等倾斜离子可包含离子能量为100eV至2000eV的离子。此能量范围可确保离子106和离子110沉积在初始掩模特征104的表面处或附近且不会对初始掩模特征104造成过度损害。例如，在特定实施例中，离子106和离子110的离子能量小于1000eV，例如，100eV至500eV。在此离子能量下，可避免或大体避免离子植入到初始掩模特征104中，且可避免或大体减少对初始掩模特征104造成其它损害。避免对初始掩模特征104造成损害因此可保存相邻掩模特征(参见图1C的复合掩模特征112)之间的适当形状和目标间距，以便能够使用复合掩模特征112作为蚀刻掩模保真地变换待蚀刻到衬底102中的特征(参见图1E中的沟槽105)的设计形状和大小。
在各种实施例中，在引导离子束期间可沿第二方向(例如，沿X轴)扫描衬底102，其中所述第二方向垂直于法线。此扫描在离子106提供为横截面沿Y轴伸长的带状光束的实施例中可为有益的。以此方式，离子106可沿Y轴跨整个衬底102延伸，且通过可沿X轴扫描衬底102至足够程度，使衬底102可完全暴露于离子106。
在图1C的操作完成之后，在初始掩模特征104上存在最终帽层(也被示出为帽层108)。帽层108可具有如先前提及的目标厚度。帽层108和初始掩模特征104可一起形成复合掩模特征112。帽层108的目标厚度可设计用于多种目的。值得注意的是，在RIE处理期间，与初始掩模特征104的材料相比，帽层108可提供大得多的抗蚀刻性。例如，在一些实施例中，在有待执行的后续蚀刻工艺中，与初始掩模特征104的材料相比，帽层108的材料可具有小50倍的蚀刻速率。具体地说，在某些反应性离子蚀刻条件下，氧化钽或氧化铝可展现出比基于碳的硬掩模的蚀刻速率小50倍的蚀刻速率。因此，就抗蚀刻性而言，仅为帽层108提供10nm厚度可提供等效于初始掩模特征104的500nm材料。为帽层108提供此材料量可因此使初始掩模特征104的厚度减小在衬底102中完成相同蚀刻工艺所需的500nm。
因此，帽层108可起到与仅采用初始掩模特征104的材料的已知掩模相比减小复合掩模特征112的高度的作用。另外，提供帽层108可允许衬底针对相同厚度的初始掩模特征104蚀刻到深得多的深度，例如额外500nm，代价仅仅是使帽层108的厚度增加了10nm。
现在转向图1D，其示出后续操作，其中执行衬底蚀刻以在复合掩模特征112存在的情况下蚀刻衬底102。在蚀刻期间，将离子114引导到装置结构100。离子114可表示任何已知反应性蚀刻剂，例如反应性离子蚀刻工艺，包含用以蚀刻硅、氮化硅或氧化硅的已知蚀刻成分。例如，在图1D的操作期间，可采用包含CFx气体的气体组合物在存放衬底102的等离子室中产生反应性离子蚀刻环境。关于这点，实施例不受限制。如所提到，图1D中所描绘的蚀刻工艺可具有高度各向异性，以便沿Z轴在垂直方向上蚀刻衬底102而不是沿X轴或Y轴蚀刻。随着蚀刻继续进行，衬底102可侵蚀到空间109以下。
在图1D处所描绘的实例中，帽层108还可侵蚀到几乎整个帽层108已被移除的程度。此时，衬底102已蚀刻到深度D1。例如，衬底102可蚀刻到500nm深度，而初始10nm厚的帽层108被蚀刻掉。
转向图1E，示出图1D的操作持续又一段时间之后的后续实例。在此情况下，离子114已进一步蚀刻到衬底102中，达到由Df表示的目标深度。例如，衬底102内的目标深度可以是75nm。这种进一步蚀刻可使得大量初始掩模特征104侵蚀例如25nm，从而形成初始掩模特征104的最终厚度，由tf表示。如果初始掩模特征104蚀刻之前的厚度是50nm，那么最终厚度可以是25nm。此最终厚度可以是平均厚度，且可由于在沉积和蚀刻工艺中的整个晶片的变化而例如在由掩模103图案化的晶片的不同区域中变化。因此，在蚀刻初始掩模特征104之前为其提供足够厚度可有益于确保掩模103的材料保留在覆盖宏观衬底(例如尺寸大约数百毫米的衬底)的掩模的所有部分中。
总而言之，图1A到图1E的操作说明提供帽层108促使能够将深特征蚀刻到衬底中的实例。有利的是，使用倾斜离子束在由已知掩模材料组成的掩模特征的顶部正上方形成帽层能使衬底中的蚀刻特征深度增大，同时不会大幅增加掩模高度。或者，对于有待蚀刻到衬底中的目标深度，可通过添加帽材料而大幅减小在蚀刻之前提供的由已知掩模材料组成的初始掩模层的厚度。由于在相对于衬底的法线以非零角度沉积离子的操作中提供帽材料，因此防止在后续蚀刻操作中在有待蚀刻的衬底的暴露部分上沉积任何帽材料。这种防止不想要的沉积允许在蚀刻物质不会遇到需要蚀刻的衬底区域中的帽层的相同抗蚀刻材料的情况下进行后续蚀刻操作。在特定实施例中，例如，反应性蚀刻剂以第一蚀刻速率蚀刻初始掩模材料且以第二蚀刻速率蚀刻帽材料，其中所述第一蚀刻速率比所述第二蚀刻速率大至少五倍。因此，就对反应性蚀刻剂的抗蚀刻性而言，提供帽材料的即使相对较小的厚度可具有与初始掩模材料的大得多的厚度相同的效果。
值得注意的是，用于依赖于等离子体技术更改掩模材料以改变掩模特性的已知技术可能无法如在本发明的实施例中一样在掩模的上部区域的正上方选择性地产生帽层。
图2A到图2B描绘根据本发明的实施例的可用于形成图案化装置结构的示范性前体结构。在此实例中，图2A描绘装置结构200，其中所述装置结构200包含安置在衬底204上的掩模202。所述掩模是厚度约1微米的基于碳的掩模。衬底204是有待使用掩模202蚀刻的多层材料。图2B示出掩模202的特写，说明掩模特征206的细节。
图3描绘根据本公开的实施例的用于形成掩模特征的实验结果。在图3中所示出的图表中，示出在类似于图2A的掩模202的掩模上进行倾斜离子沉积以及在覆盖衬底上进行沉积的结果。使用光束线离子植入机执行倾斜离子沉积以在如上文所定义的角θ的不同值下将剂量为3E16/cm2的500eV铝离子引导到衬底。如所示出，在10度下形成10nm厚氧化铝帽层。帽层的厚度随入射角增大至40度且增大至60度而减小，如所示出，其中与覆盖表面上的沉积相比图案化掩模特征(结构)减小得更多。
虽然使用3E16/cm2剂量的氧气以在例如碳掩模等掩模特征上形成帽层可能够在很大程度上减小碳掩模的掩模厚度(例如对于10nm帽层减小高达500nm)，但是可能要考虑产生这种特征所需的持续时间。或者，更薄帽层的制造可提供更快的工艺，但仍会提供掩模厚度的显著减小。
图4A到图4D描绘根据本公开的实施例的装置结构的处理的另一实例。在此实施例中，所描绘的处理操作可类似于上文参考图1A到图1E所描述的那些。在此实例中，如图4A中所示出，初始掩模特征154的高度示出为H2，其中此高度可大于H1。初始掩模特征154可由与初始掩模特征104相同的材料组成。例如，当H1可为50nm时，H2可为75nm。在图4B中所示出的实例处，已形成帽层156。帽层156可根据图1B和图1C中所示出的操作而形成，同时具有一定变化，其中帽层156的总厚度相对于帽层108减小。随后，如图4C中所示出，可使用离子114执行衬底102的蚀刻。在此实例中，已移除整个帽层156，其中衬底已蚀刻到深度D2。与D1的实例中的50nm相比，深度D2可以是例如25nm。随后，如图4D中所示出，衬底102被蚀刻到目标深度Df，所述深度如在上文参考图1E所描述的实例中可以是75nm。类似地，在图4C和图4D中的实例之间去除衬底102的额外50nm的蚀刻工艺之后，初始掩模特征154的最终厚度tf可以是25nm。
图4A到图4D的实施例的优点是，给定相同材料的情况下，与产生帽层108的时间相比产生帽层156所需的时间更少。折衷的是使用更大厚度的初始掩模特征154来确保在整个蚀刻过程中保持足够的掩模材料。遵循此实例，在不采用帽层的极端情况下，为了产生75nm目标蚀刻深度，由与图1A或图4A中相同的材料组成的初始掩模特征的厚度可以是100nm，以便确保在蚀刻期间保留足够的材料。在一些情况下，提供相对厚的帽层可有益于在衬底中实现否则通过使用仅由例如碳等初始掩模层的材料组成的掩模无法实现的蚀刻厚度。因此，用于形成帽材料的额外持续时间对于实现优良装置结构可能是合理的。
因此，可根据以下考量调整沉积在初始掩模特征上的帽层的量，所述考量包含对以下各项的限制：掩模的厚度、有待在衬底中蚀刻的目标深度、以及用于形成初始帽层的处理时间和费用。
在各种其它实施例中，在执行帽层的倾斜沉积之前，可使离子对准包含如上文所描述的初始掩模特征的掩模，以便处理这些特征而产生复合掩模的目标最终轮廓。此处理可包括：在沉积帽层之前使用整形离子束通过蚀刻而对初始掩模特征的顶部部分进行整形，以形成倒角形状、凹角形状或其它形状。
图5示出根据本公开的其它实施例的示范性工艺流程500。在步骤502处，提供衬底，其中所述衬底限定衬底平面。在步骤504处，在安置于衬底上的掩模中提供初始掩模特征。所述初始掩模特征可由已知光刻胶工艺限定。在步骤506处，将包含金属物质的离子束相对于衬底平面的法线以非零入射角引导到初始掩模特征。可持续引导离子束足够的时间以产生复合掩模，所述复合掩模包含在初始掩模特征的顶部部分上具有目标厚度的帽层。在一些实施例中，可对具有由特征高度H限定且由特征间距S限定的多个掩模特征的掩模提供非零入射角(θ)，其中tan(θ)<H/S。
在步骤508处，执行衬底蚀刻，其中在衬底中形成蚀刻特征，其中初始掩模特征的至少一部分在衬底蚀刻之后仍保留。在一些实例中，可使用已知RIE工艺执行衬底蚀刻。衬底蚀刻可去除帽层的一部分、可完全去除帽层、或可去除初始掩模特征的一部分。
图6示出根据本公开的其它实施例的示范性工艺流程600。在步骤602处，提供衬底，其中所述衬底限定衬底平面。在步骤604处，形成覆盖层，其中所述覆盖物形成于衬底上且沿着衬底平面布置。在步骤606处，图案化覆盖层以形成掩模，其中所述掩模包含多个初始掩模特征。掩模可由例如含碳“硬掩模”材料、光刻胶材料或其它材料等第一材料形成。在步骤608处，将包括金属物质的离子束相对于垂线以非零入射角引导到多个初始掩模特征。在一些实施例中，金属物质可以是铝、钽、钨或钛。关于这点，实施例不受限制。金属物质可提供充分剂量以在第一材料上形成帽层，其中所述帽层包含所述金属物质。
本发明的实施例还提供以下优点：减小用于蚀刻到衬底中的给定深度的总掩模厚度。本发明的实施例的另一优点是与通过已知掩模特征所提供的相比能够将更深特征蚀刻到衬底中。
本公开在范围上应不受到本文中所描述的具体实施例限制。实际上，根据以上描述和附图，所属领域的一般技术人员将显而易见除本文中所描述的那些实施例和修改以外本公开的其它各种实施例和对本公开的修改。因此，这些其它实施例和修改倾向于属于本公开的范围。此外，尽管已出于特定目的在特定环境下在特定实施例的上下文中描述了本公开，但所属领域的一般技术人员将认识到其有用性不限于此，并且出于任何数目个目的，本公开可有利地在任何数目个环境中予以实施。因此，所附权利要求应鉴于如本文中所描述的本公开内容的完全广度和精神来解释。

Claims (15)

1.一种用于形成用以图案化基板的结构的方法，其特征在于，包括：
在安置于衬底上的掩模中提供初始掩模特征，所述初始掩模特征包括第一材料，所述衬底限定衬底平面；
将离子作为离子束相对于所述衬底平面的垂线以非零入射角θ引导到所述初始掩模特征，其中形成复合掩模特征，所述复合掩模特征包括安置在所述初始掩模特征上的帽材料，所述帽材料包括所述离子；以及
执行衬底蚀刻，其中在所述衬底中形成蚀刻特征，其中所述初始掩模特征的至少一部分在所述衬底蚀刻之后仍保留，其中所述帽材料在所述衬底蚀刻完成前被全部移除，且其中所述衬底蚀刻以第一蚀刻速率蚀刻所述第一材料且以第二蚀刻速率蚀刻所述帽材料，所述第一蚀刻速率大于所述第二蚀刻速率。
2.根据权利要求1所述用于形成用以图案化基板的结构的方法，其特征在于，所述帽材料包括铝、钽、钨、钛、氧化铝、氧化钽、氮化铝、氮化钽、氮化钨或氮化钛。
3.根据权利要求1所述用于形成用以图案化基板的结构的方法，其特征在于，进一步包括：在所述引导所述离子束期间将一定通量的反应性物质提供到所述衬底。
4.根据权利要求1所述用于形成用以图案化基板的结构的方法，其特征在于，所述执行所述衬底蚀刻包括将反应性蚀刻剂引导到所述衬底，所述第一蚀刻速率是所述第二蚀刻速率的至少五倍。
5.根据权利要求1所述用于形成用以图案化基板的结构的方法，其特征在于，所述引导所述离子束包括将第一通量的金属物质提供到所述衬底，所述用于形成用以图案化基板的结构的方法进一步包括在所述引导所述离子束期间将第二通量的反应性物质提供到所述衬底，其中所述帽材料包括由所述金属物质形成的氧化物或由所述金属物质形成的氮化物。
6.根据权利要求1所述用于形成用以图案化基板的结构的方法，其特征在于，所述引导所述离子束包括：
当所述衬底处于第一位置中时将所述离子束以包括第一剂量的金属物质的第一暴露引导到所述衬底；
使所述衬底围绕所述垂线从所述第一位置旋转到第二位置；以及
当所述衬底处于所述第二位置中时将所述离子束以包括第二剂量的所述金属物质的第二暴露引导到所述衬底。
7.根据权利要求1所述用于形成用以图案化基板的结构的方法，其特征在于，进一步包括在所述引导所述离子束之前，将整形离子束引导到所述初始掩模特征，其中所述初始掩模特征的顶部区域在所述帽材料形成之前发生变化。
8.根据权利要求1所述用于形成用以图案化基板的结构的方法，其特征在于，所述离子束包括离子能量为100 eV至2000 eV的离子。
9.根据权利要求1所述用于形成用以图案化基板的结构的方法，其特征在于，所述帽材料包括厚度为5 nm至50 nm的帽层。
10.根据权利要求1所述用于形成用以图案化基板的结构的方法，其特征在于，所述掩模包括多个掩模特征，所述多个掩模特征包含所述初始掩模特征和至少一个附加掩模特征，其中所述多个掩模特征包括特征高度H且限定特征间距S，其中tan (θ) < H/S。
11.一种图案化衬底的方法，其特征在于，包括：
在衬底上形成牺牲掩模，所述牺牲掩模包括多个初始掩模特征，其中所述多个初始掩模特征中的一个初始掩模特征包括第一材料，其中所述衬底限定衬底平面；
将离子作为离子束相对于所述衬底平面的垂线以非零入射角(θ)引导到所述牺牲掩模，其中形成复合牺牲掩模，所述复合牺牲掩模包括多个掩模特征，其中所述多个初始掩模特征中的一个掩模特征包括含有所述第一材料的下部部分以及安置在所述下部部分上的帽材料，所述帽材料包括所述离子；以及
执行衬底蚀刻，其中在所述衬底中形成多个蚀刻特征，其中所述牺牲掩模的至少一部分在所述衬底蚀刻之后仍保留，其中所述帽材料在所述衬底蚀刻完成前被全部移除，且
其中所述衬底蚀刻以第一蚀刻速率蚀刻所述第一材料且以第二蚀刻速率蚀刻所述帽材料，所述第一蚀刻速率大于所述第二蚀刻速率。
12.根据权利要求11所述图案化衬底的方法，其特征在于，所述多个掩模特征包括特征高度H且限定特征间距S，其中tan (θ) < H/S。
13.根据权利要求11所述图案化衬底的方法，其特征在于，进一步地，所述引导所述离子束包括将第一通量的金属物质提供到所述衬底，所述方法进一步包括在所述引导所述离子束期间将第二通量的反应性物质提供到所述衬底，其中所述帽材料包括金属氧化物或金属氮化物，所述金属氧化物和金属氮化物由所述金属物质形成。
14.一种图案化衬底的方法，其特征在于，包括：
形成包括第一材料的覆盖层，所述覆盖层沿衬底平面布置；
图案化所述覆盖层以形成多个初始掩模特征，其中所述多个初始掩模特征包括所述第一材料；以及
将离子作为离子束相对于所述衬底平面的垂线以非零入射角(θ)引导到所述多个初始掩模特征，其中在所述引导所述离子束之后，所述多个初始掩模特征包括：
包括所述第一材料的下部部分；
安置在所述下部部分上的帽材料，所述帽材料包括所述离子；以及
执行衬底蚀刻，其中在所述衬底中形成蚀刻特征，其中所述初始掩模特征的至少一部分在所述衬底蚀刻之后仍保留，其中所述帽材料在所述衬底蚀刻完成前被全部移除，且其中所述衬底蚀刻以第一蚀刻速率蚀刻所述第一材料且以第二蚀刻速率蚀刻所述帽材料，所述第一蚀刻速率大于所述第二蚀刻速率。
15.根据权利要求14所述图案化衬底的方法，其特征在于，所述多个初始掩模特征包括特征高度H且限定特征间距S，其中tan (θ) < H/S。
CN201780045678.3A 2016-08-09 2017-07-21 用于形成用以图案化衬底的结构的方法、图案化衬底的方法以及形成掩膜的方法 Active CN109478502B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662372388P 2016-08-09 2016-08-09
US62/372,388 2016-08-09
US15/296,782 US10109498B2 (en) 2016-08-09 2016-10-18 Composite patterning mask using angled ion beam deposition
US15/296,782 2016-10-18
PCT/US2017/043281 WO2018031219A1 (en) 2016-08-09 2017-07-21 Composite patterning mask using angled ion beam deposition

Publications (2)

Publication Number Publication Date
CN109478502A CN109478502A (zh) 2019-03-15
CN109478502B true CN109478502B (zh) 2022-12-06

Family

ID=61159208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780045678.3A Active CN109478502B (zh) 2016-08-09 2017-07-21 用于形成用以图案化衬底的结构的方法、图案化衬底的方法以及形成掩膜的方法

Country Status (6)

Country Link
US (1) US10109498B2 (zh)
JP (1) JP2019526927A (zh)
KR (1) KR102408866B1 (zh)
CN (1) CN109478502B (zh)
TW (1) TWI730147B (zh)
WO (1) WO2018031219A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566194B2 (en) 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
US11119405B2 (en) * 2018-10-12 2021-09-14 Applied Materials, Inc. Techniques for forming angled structures
US11651965B2 (en) 2019-08-12 2023-05-16 Tokyo Electron Limited Method and system for capping of cores for self-aligned multiple patterning
KR20210039825A (ko) 2019-10-02 2021-04-12 삼성전자주식회사 기판 증착장치 및 이를 구비하는 기판 증착 시스템
CN111463106B (zh) * 2020-04-02 2023-06-02 超晶科技（北京）有限公司 一种基于光刻工艺实现阵列图案的方法
US11640987B2 (en) * 2021-02-04 2023-05-02 Applied Materials, Inc. Implant to form vertical FETs with self-aligned drain spacer and junction

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288247A (ja) * 1994-04-19 1995-10-31 Nec Corp 酸化シリコン膜のドライエッチング方法
JPH11335818A (ja) * 1998-05-27 1999-12-07 Sony Corp 成膜方法
JP2005079488A (ja) * 2003-09-03 2005-03-24 Nippon Telegr & Teleph Corp <Ntt> エッチング用マスク及びその形成方法
JP2010093051A (ja) * 2008-10-08 2010-04-22 Fujitsu Microelectronics Ltd 電界効果型半導体装置
CN102668038A (zh) * 2009-11-04 2012-09-12 瓦里安半导体设备公司 太阳能电池制造用的自我对准掩模
CN105575795A (zh) * 2014-10-21 2016-05-11 朗姆研究公司 利用离子束刻蚀产生环栅结构
KR20160091504A (ko) * 2015-01-23 2016-08-03 삼성전자주식회사 패턴 형성 방법, 이를 이용한 반도체 소자의 제조방법, 및 이를 이용하여 제조된 반도체 소자

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058802A (ja) 1998-01-13 2000-02-25 Stmicroelectronics Srl Ｓｏｉウェハの製造方法
JP4210261B2 (ja) * 2002-10-25 2009-01-14 サントル ドゥ ルシェルシュ ピュブリク − ガブリエル リップマン 分析目的で超高真空下で中性セシウムをインサイチュ堆積するための方法および装置
US7443639B2 (en) * 2005-04-04 2008-10-28 International Business Machines Corporation Magnetic tunnel junctions including crystalline and amorphous tunnel barrier materials
KR100769142B1 (ko) * 2006-11-07 2007-10-22 동부일렉트로닉스 주식회사 반도체 소자 형성방법
KR100769143B1 (ko) 2006-11-29 2007-10-22 동부일렉트로닉스 주식회사 이미지 센서의 제조 방법
KR20100025363A (ko) 2008-08-27 2010-03-09 재단법인서울대학교산학협력재단 나노 패턴 제조방법, 마스크 제조방법 및 나노 임프린트 리소그래피 방법
US8741723B2 (en) 2012-04-25 2014-06-03 Globalfoundries Inc. Methods of forming self-aligned contacts for a semiconductor device
US8906807B2 (en) 2012-10-10 2014-12-09 International Business Machines Corporation Single fin cut employing angled processing methods
US9105295B2 (en) * 2013-02-25 2015-08-11 HGST Netherlands B.V. Pattern tone reversal
KR102311036B1 (ko) 2014-01-08 2021-10-07 어플라이드 머티어리얼스, 인코포레이티드 비정질 탄소 막들 내로의 이온 주입에 의한 고 에칭 선택성 하드마스크 재료의 개발
US9349939B2 (en) 2014-05-23 2016-05-24 Qualcomm Incorporated Etch-resistant protective coating for a magnetic tunnel junction device
US9455200B2 (en) 2014-08-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for semiconductor device fabrication
US9464348B2 (en) * 2014-08-26 2016-10-11 HGST Netherlands B.V. Method for making a patterned perpendicular magnetic recording disk using glancing angle deposition of hard mask material

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288247A (ja) * 1994-04-19 1995-10-31 Nec Corp 酸化シリコン膜のドライエッチング方法
JPH11335818A (ja) * 1998-05-27 1999-12-07 Sony Corp 成膜方法
JP2005079488A (ja) * 2003-09-03 2005-03-24 Nippon Telegr & Teleph Corp <Ntt> エッチング用マスク及びその形成方法
JP2010093051A (ja) * 2008-10-08 2010-04-22 Fujitsu Microelectronics Ltd 電界効果型半導体装置
CN102668038A (zh) * 2009-11-04 2012-09-12 瓦里安半导体设备公司 太阳能电池制造用的自我对准掩模
CN105575795A (zh) * 2014-10-21 2016-05-11 朗姆研究公司 利用离子束刻蚀产生环栅结构
KR20160091504A (ko) * 2015-01-23 2016-08-03 삼성전자주식회사 패턴 형성 방법, 이를 이용한 반도체 소자의 제조방법, 및 이를 이용하여 제조된 반도체 소자

Also Published As

Publication number Publication date
WO2018031219A1 (en) 2018-02-15
KR102408866B1 (ko) 2022-06-14
JP2019526927A (ja) 2019-09-19
US20180047583A1 (en) 2018-02-15
TWI730147B (zh) 2021-06-11
TW201818452A (zh) 2018-05-16
US10109498B2 (en) 2018-10-23
KR20190029755A (ko) 2019-03-20
CN109478502A (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
CN109478502B (zh) 用于形成用以图案化衬底的结构的方法、图案化衬底的方法以及形成掩膜的方法
TWI719156B (zh) 對襯底進行加工的方法
US20090149024A1 (en) Pattering method for a semiconductor substrate
TWI780251B (zh) 半導體裝置結構及其製作方法
TW200411336A (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
CN108231759B (zh) 半导体结构
US20140252589A1 (en) Charge Dissipation of Cavities
US10811269B2 (en) Method to achieve a sidewall etch
US20160379844A1 (en) Techniques and apparatus for anisotropic metal etching
TW200915391A (en) Reverse masking profile improvements in high aspect ratio etch
Ahn et al. Etch challenges for 1xnm NAND flash
CN110690112B (zh) 利用反向间距加倍工艺形成表面平坦化结构及方法
US12009430B2 (en) Method for gate stack formation and etching
JP2009065093A (ja) 半導体装置の製造方法
TW201946147A (zh) 達成側壁蝕刻的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant