CN111566781B - 牺牲性掩模的去除方法 - Google Patents
牺牲性掩模的去除方法 Download PDFInfo
- Publication number
- CN111566781B CN111566781B CN201880085850.2A CN201880085850A CN111566781B CN 111566781 B CN111566781 B CN 111566781B CN 201880085850 A CN201880085850 A CN 201880085850A CN 111566781 B CN111566781 B CN 111566781B
- Authority
- CN
- China
- Prior art keywords
- sacrificial mask
- etch
- carbon
- mask
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 238000005530 etching Methods 0.000 claims abstract description 29
- 230000002708 enhancing effect Effects 0.000 claims abstract description 13
- 239000003575 carbonaceous material Substances 0.000 claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims description 76
- 239000007943 implant Substances 0.000 claims description 65
- 238000002513 implantation Methods 0.000 claims description 38
- 230000008569 process Effects 0.000 claims description 35
- 239000001257 hydrogen Substances 0.000 claims description 26
- 229910052739 hydrogen Inorganic materials 0.000 claims description 26
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 19
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 16
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 16
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 16
- 229910052799 carbon Inorganic materials 0.000 claims description 16
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 14
- 229910052796 boron Inorganic materials 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 11
- -1 hydrogen ions Chemical class 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 2
- PPWPWBNSKBDSPK-UHFFFAOYSA-N [B].[C] Chemical compound [B].[C] PPWPWBNSKBDSPK-UHFFFAOYSA-N 0.000 description 27
- 239000002131 composite material Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 230000001965 increasing effect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000443 aerosol Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 208000001491 myopia Diseases 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
- H01L21/31155—Doping the insulating layers by ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Weting (AREA)
Abstract
一种牺牲性掩模的去除方法可包含在器件结构上形成牺牲性掩模，牺牲性掩模包括碳基材料。牺牲性掩模的去除方法可更包含蚀刻牺牲性掩模的暴露区中的存储器结构，将蚀刻增强物质植入到牺牲性掩模中，以及在小于350℃的蚀刻温度下执行湿式蚀刻以选择性地去除牺牲性掩模。
Description
相关申请
本申请要求保护2018年4月6日申请的美国专利申请15/947234，标题为用于牺牲性掩模的改良去除的技术(TECHNIQUES FOR IMPROVED REMOVAL OF SACRIFICIAL MASK)的优先权，并要求保护2018年1月8日申请的美国临时专利申请62/614943，标题为用于牺牲性掩模的改良去除的技术(TECHNIQUES FOR IMPROVED REMOVAL OF SACRIFICIAL MASK)的优先权，其内容以全文引用的方式并入本文中。
技术领域
本实施例涉及器件处理，且更确切地说，涉及牺牲性掩模在器件处理期间的去除方法。
背景技术
如今，如半导体器件制造的器件制造可使用一或多个牺牲性掩模层，或牺牲性掩模，包含所谓的硬掩模。在去除如硬掩模的掩模期间，器件的部分可暴露于用于掩模去除的苛性蚀刻剂。作为实例，在三维NAND存储器器件(three dimensional NAND memorydevice；3D NAND)制造期间，存储器阵列可暴露于用于去除硬掩模材料的蚀刻剂。虽然蚀刻剂可设计成使用目标配方以目标蚀刻速率去除硬掩模，目标配方还可侵蚀存储器阵列，从而引起降低的良率性能。举例来说，目标配方可需要有效地去除碳基硬掩模的高温蚀刻。通过降低蚀刻温度，可减少或防止因蚀刻剂引起的存储器侵蚀，同时硬掩模的所得蚀刻速率还可降低到目标蚀刻速率以下。
关于这些和其它考虑因素来提供本公开。
发明内容
在一个实施例中，方法可包含：在器件结构上形成牺牲性掩模，牺牲性掩模包括碳基材料；蚀刻牺牲性掩模的暴露区中的存储器结构；以及将蚀刻增强物质植入到牺牲性掩模中。方法可更包含在小于350℃的蚀刻温度下执行湿式蚀刻以选择性地去除牺牲性掩模。
在另一实施例中，方法可包含：在器件结构上形成牺牲性掩模，牺牲性掩模包括碳基材料；以及蚀刻牺牲性掩模的暴露区中的存储器结构。方法可更包含在第一蚀刻温度下执行第一湿式蚀刻以选择性地去除牺牲性掩模的第一部分，第一蚀刻温度是350℃或小于350℃，其中牺牲性掩模的第二部分保留。方法还可包含将蚀刻增强物质植入到牺牲性掩模的第二部分中；以及在第二蚀刻温度下执行第二湿式蚀刻以选择性地去除牺牲性掩模的第二部分，第二蚀刻温度小于350℃。
在另一实施例中，方法可包含：在器件结构上形成牺牲性掩模，牺牲性掩模包括碳基材料；以及蚀刻牺牲性掩模的暴露区中的存储器结构。方法可包含执行植入过程以将蚀刻增强物质植入到牺牲性掩模中。植入过程可涉及在第一离子能量下执行第一植入；在大于第一离子能量的第二离子能量下执行第二植入，其中第一离子能量和第二离子能量在30keV到170keV的范围内。方法还可包含在蚀刻温度下执行湿式蚀刻以选择性地去除牺牲性掩模，蚀刻温度小于350℃。
附图说明
图1示出根据本公开的实施例的器件布置。
图2呈现根据本公开的实施例的示范性工艺流程。
图3呈现根据本公开的其它实施例的另一示范性工艺流程。
图4A呈现描绘随用于植入到碳-硼层中的离子能量而变的氢植入深度的曲线图。
图4B呈现描绘用于植入到碳-硼层中的四种不同植入离子能量的氢植入分布图的曲线图。
图4C呈现描绘基于图4B的植入分布图的总和的复合氢植入分布图的曲线图。
图4D呈现描绘基于三种不同离子能量的三个植入分布图的总和的复合氢植入分布图的曲线图。
图4E呈现描绘基于两种不同离子能量的两个植入分布图的总和的复合氢植入分布图的曲线图。
图5呈现根据本公开的实施例的随用于不同过程的离子剂量而变的单独植入碳-硼样本的蚀刻速率。
图6A、图6B、图6C以及图6D呈现根据本公开的实施例的随用于不同离子剂量的离子能量而变的所植入碳-硼层的蚀刻速率增强的结果。
图7呈现根据本公开的实施例的随用于不同过程的离子剂量而变的多次植入碳-硼样本的蚀刻速率。
图8示出根据本公开的实施例的示范性工艺流程。
附图并不一定按比例绘制。附图仅为表示，并不意欲描绘本公开的具体参数。附图意欲描绘本公开的示范性实施例，且因此不应被视为在范围上受到限制。在附图中，相似编号表示相似元件。
此外，出于图示清楚的目的，可省略或不按比例图示一些图中的某些元件。出于图示清楚的目的，横截面图可呈“图块”或“近视”横截面图的形式，省略在“真实”横截面图中另外可见的某些背景线条。此外，为了清楚起见，一些参考标号可在特定附图中省略。
具体实施方式
现将在下文参考附图更充分地描述本实施例，附图中示出一些实施例。本公开的主题可以许多不同形式体现且并不解释为限于本文中所阐述的实施例。提供这些实施例是为了使得本公开将是透彻且完整的，且这些实施例将把主题的范围完整地传达给所属领域的技术人员。在附图中，相同标号始终指代相同元件。
根据一些实施例，新颖处理技术需要在存储器结构上提供碳基硬掩模以及将蚀刻增强物质植入硬掩模。工艺还包括使用干式蚀刻剂或湿式蚀刻剂来剥离硬掩模。根据各种实施例，硬掩模可以是硼-碳材料，同时蚀刻增强物质包含氧或氢。
在一些实施例中，碳基硬掩模由碳-硼混合物构成。在实施例中，采用湿式蚀刻剂以选择性地去除硬掩模，湿式蚀刻化学物质可涉及硫酸与过氧化氢的混合物。采用湿式蚀刻剂的示范性蚀刻温度在200℃到400℃的范围内。实施例不限于这种情形。在一些实施例中，蚀刻温度可在250℃与350℃之间。
现转而参看图1，示出根据本公开的实施例的器件布置100。器件布置100可表示存储器器件，包含形成于如硅衬底的衬底102中的存储器区域104和处理器区106。器件布置100示出在其中开口110已蚀刻到存储器区域104中的制造阶段处的器件。如此，开口110的形成可发生，同时处理器区106覆盖有掩模108。掩模108可以是待用作牺牲性掩模的碳基硬掩模，如碳-硼混合物，且可图案化以在正蚀刻开口110时保护处理器区106。在图1中所描绘的个例中，离子120是针对衬底102且撞击在掩模108上。根据各种实施例，离子120植入到掩模108中，其中离子120可表示蚀刻增强物质，其中此类物质是用以增强掩模108的可蚀刻性。在特定实施例中，离子120可以是氧离子或氢离子。在离子120的植入完成之后，可使用包含湿式蚀刻剂的合适的蚀刻剂来去除掩模108。通过调整离子120的植入条件，可修改掩模108的蚀刻以允许在目标蚀刻速率下选择性去除掩模108，同时不损坏存储器区域104。
现转而参看图2，示出根据本公开的实施例的工艺流程200。在框202处，牺牲性掩模形成于器件结构上，其中牺牲性掩模是碳基材料。在一些实例中，掩模可在器件结构上图案化，其中多个开口形成于器件结构上。在特定实施例中，可形成多个开口以限定对应于存储器区域的器件结构的暴露区。适合于牺牲性掩模的碳基材料的实例包含碳-硼混合物。在一些实例中，碳-硼混合物可具有在90％碳/10％硼到30％碳/70％硼的范围内的相对碳/硼组合物(摩尔比)，而牺牲性掩模的密度可在1.5克/立方厘米到2.2克/立方厘米之间。在一些实施例中，牺牲性掩模的碳-硼材料可额外包含氢。如此，用作牺牲性掩模的碳-硼-氢材料可根据一些实施例呈非晶形式。在一些实施例中，牺牲性掩模的碳-硼材料可额外包含氮。在各种实施例中，牺牲性掩模可由合适的沉积工艺形成，所述沉积工艺如化学气相沉积、等离子体增强式化学气相沉积、物理气相沉积或其它沉积工艺。实施例不限于这种情形。根据各种实施例，牺牲性掩模的厚度可在500纳米与2000纳米之间的范围内。实施例不限于这种情形。
在框204处，将多个存储器结构蚀刻到由牺牲性掩模的开口限定的暴露区中。可通过蚀刻如包含NAND结构的已知存储器阵列(如VNAND)中的孔(如通孔或沟槽)来形成存储器结构。如此，可保护由牺牲性掩模覆盖的器件结构的区免受用于蚀刻存储器结构的蚀刻剂影响。
在框206处，将蚀刻增强物质植入到牺牲性掩模中。用于蚀刻增强的合适物质的实例包含氢或氧离子。可根据牺牲性掩模的材料和厚度来调整蚀刻增强物质到牺牲性掩模中的植入配方，以及用于蚀刻牺牲性掩模的蚀刻剂配方。植入配方的参数的实例包含离子物质、离子能量、离子剂量以及待执行的植入过程的数目，以及其它因素。
在框208处，执行湿式蚀刻以选择性地去除牺牲性掩模，如硫酸/过氧化氢蚀刻。湿式蚀刻的蚀刻温度可在350℃以下，如在一些实施例中降到低至200℃的温度。湿式蚀刻可布置成在如500纳米/分钟到1000纳米/分钟的目标蚀刻速率下蚀刻牺牲性掩模。实施例不限于这种情形。有利地，湿式蚀刻速率可设计成在商业上有用的蚀刻速率下蚀刻牺牲性掩模，同时不在器件结构的暴露区中(如在去除牺牲性掩模期间暴露于湿式蚀刻的存储器区域中)产生缺陷。
现转而参看图3，示出根据本公开的其它实施例的工艺流程300。在框302处，牺牲性掩模形成于器件结构上，其中牺牲性掩模是碳基材料，如以上针对框202所详述。
在框304处，将多个存储器结构蚀刻到由牺牲性掩模的开口限定的暴露区中，如以上针对框204所描述。
在框306处，执行第一湿式蚀刻以选择性地去除牺牲性掩模，如硫酸/过氧化氢蚀刻。第一湿式蚀刻的蚀刻温度可处于350℃或350℃以下，如在一些实施例中降到低至200℃的温度。湿式蚀刻可布置成在如500纳米/分钟到1000纳米/分钟的目标蚀刻速率下蚀刻牺牲性掩模的第一部分。实施例不限于这种情形。在一些实施例中，牺牲性掩模的第一部分可表示牺牲性掩模的厚度的40％到80％。在其中牺牲性掩模具有1500纳米的初始厚度的一个实施例中，第一部分可表示700纳米到1200纳米的厚度。剩余部分可表示300纳米到800纳米的厚度。实施例不限于这种情形。
在框308处，将蚀刻增强物质植入到牺牲性掩模的第二部分中。用于蚀刻增强的合适物质的实例包含氢或氧离子。可根据牺牲性掩模的第二部分的材料和厚度来调整蚀刻增强物质到牺牲性掩模中的植入配方，以及用于蚀刻牺牲性掩模的蚀刻剂配方。植入配方的参数的实例包含离子物质、离子能量、离子剂量以及待执行的植入过程的数目，以及其它因素。举例来说，因为牺牲性掩模的第二部分小于初始厚度，因此可相较于其中蚀刻增强物质植入到具有初始厚度的牺牲性掩模中的实施例来减小离子能量、离子剂量或所述两个参数。这种方法可用于降低植入成本和总体工艺成本。
在框310处，执行第二湿式蚀刻以选择性地去除牺牲性掩模的第二部分，如硫酸/过氧化氢蚀刻。湿式蚀刻的蚀刻温度可在350℃以下，如在一些实施例中降到低至200℃的温度。第二湿式蚀刻可布置成在如500纳米/分钟到1000纳米/分钟的目标蚀刻速率下蚀刻牺牲性掩模。实施例不限于这种情形。有利地，第一湿式蚀刻和第二湿式蚀刻可设计成产生总体蚀刻速率以在商业上有用的蚀刻速率下蚀刻牺牲性掩模，同时不在器件结构的暴露区中(如在存储器区域中)产生缺陷。
图4A呈现描绘随用于植入到具有40％/60％的碳/硼比率和2.1克/立方厘米的密度的碳-硼层中的离子能量的而变的氢植入深度的曲线图。如所说明，随植入能量增大到170keV，范围增大至多大致12000A(1200纳米)，而散布(乘以3)增大至多大致14500A。基于这种行为，执行一系列植入过程以用于在碳-硼层中使用氢离子植入来增大蚀刻速率。
图4B呈现描绘用于植入到碳-硼层中的四种不同植入离子能量的氢植入分布图的曲线图。植入分布图皆示出随深度而变的氢浓度的峰值和分布，其中峰值在具有增大离子能量的深度中增大，如还在图4A中所示出。图4C呈现描绘基于图4B的植入分布图的总和的复合氢植入分布图的曲线图。对于所示出的四个不同植入能量(35keV、60keV、110keV以及170keV)，复合植入分布图呈现浓度中的四个相异峰值。图4D呈现描绘基于图4B的三个植入分布图的总和的复合氢植入分布图的曲线图。对于所示出的三个不同植入能量(35keV、60keV以及110keV)，复合植入分布图呈现浓度中的三个相异峰值。图4E呈现描绘基于图4B的两个植入分布图的总和的复合氢植入分布图的曲线图。同样地，对于所示出的两个不同植入能量(35keV以及110keV)，复合植入分布图呈现浓度中的两个相异峰值。
在一系列蚀刻速率实验中，执行多个植入过程，其中一定剂量的氢离子在单独植入中在65keV、80keV、110keV以及170keV的能量下植入到单个1.5微米厚碳-硼层中。用于每一植入过程的离子剂量是5E14/平方厘米。在植入之后进行等离子蚀刻以去除所植入层的一部分。与未植入层相比，蚀刻速率增加44％。
在额外实验中，离子植入用于增强碳-硼层的湿式蚀刻速率。对于图5、图6A到图6D以及图7中呈现的数据，碳-硼层的蚀刻大体上如下进行：在各种实验中，在离子植入之后，使用50％(体积)96％(重量)硫酸和50％(体积)30％(重量)过氧化氢的溶液来蚀刻大致60％硼、40％碳的硼碳膜。体积流率是～60毫升/分钟且递送呈气溶胶形式。确切地说，硼-碳涂布的硅晶片在使用UV灯加热到在250℃到300℃的范围内的大致温度时旋转。在伴随有加热时的化学递送的时间是150秒。这一时间是最大蚀刻的时间范围，这是由于在不存在化学蚀刻剂的情况下将没有蚀刻发生，且最小蚀刻将发生直到支撑硼-碳膜的晶片以及化学物(chemical)已达到超过200℃的温度为止。
在一系列过程中，执行单个植入，其中氢离子在65keV、80keV、110keV以及170keV的能量下植入到1.5微米厚40％碳-60％硼层中。离子剂量在3E14/平方厘米到1E16/平方厘米之间改变。图5示出离子植入剂量对湿式蚀刻速率的影响的结果，其中在植入之后进行湿式蚀刻以去除所植入层的大致700纳米到1000纳米。数据基于SEM测量值且在半对数比例上随离子剂量而变而绘制为蚀刻速率增强(蚀刻速率相对于未植入层增大)。与未植入层相比，蚀刻速率在10％到50％范围内增大。对于2E14/平方厘米到5E14/平方厘米的范围内的离子剂量，观测到大致10％到35％的蚀刻速率增强，不具有蚀刻速率的清楚能量相依性。对于80keV离子植入，离子剂量在1E15/平方厘米与1E16/平方厘米之间改变，从而得到35％多至50％的植入后蚀刻速率增大，后一结果针对1E16/平方厘米剂量。
图6A、图6B、图6C以及图6D呈现随用于40％碳/60％硼层的不同离子剂量的离子能量而变的湿式蚀刻速率增强(蚀刻速率相对于未植入碳-硼层增大)的结果。用于产生用于这些图的样本数据的实验条件的关键示于表I中。在针对给定植入的图6A中，离子剂量是5E13/平方厘米，在图6B中，离子剂量是1E14/平方厘米，在图6C中，离子剂量是2E14/平方厘米，且在图6D中，离子剂量是5E14/平方厘米。在许多样本中，执行多个植入，如在表I中所列出。绘制针对用于植入给定样本的最高能量植入的图6A到图6D中的数据。举例来说，图6A的样本A对于给定植入在5E13/平方厘米下植入两次，其中一个植入能量是30keV，而对于1E14/平方厘米的总植入剂量，最高植入能量(用于另一植入)是110keV。在图6B中，对于样本A，执行三个不同植入，其中给定植入引入3E14/平方厘米的总离子剂量中的1E14/平方厘米的离子剂量，其中最高植入能量是110keV。图6B的样本B使用与样本A相同的植入，具有在170keV下的额外植入，总剂量是4E14/平方厘米。在图6C中，除了样本B之外，利用仅一次植入来植入样本，其中执行在给定植入中的在2E14/平方厘米离子剂量下的三个不同植入。对于所示的给定离子能量，在1E14/平方厘米下利用仅一次剂量来植入图6D中的样本。
虽然图6A到图6C的大多数据呈现多次植入的结果，但可辨别一些大体趋势。在总植入剂量值的相对较低单个值下，蚀刻速率在离子植入之后增大，其中蚀刻速率增强随着离子能量增大多至170keV而大体上增强。值得注意地，如图6D中所示出，在仅一次植入中植入的5E14/平方厘米离子剂量下，相对于未植入样本的蚀刻速率增强随着离子能量增大至多170keV而降低。因此，从图6A到图6D的结果来看，不同离子能量下的植入的组合可用于增强所植入碳-硼层的蚀刻速率。将蚀刻速率陈述为所植入样本相对于未植入样本的蚀刻速率的改变百分比。
表I.图6A到图6D中的样本条件的关键
在另一系列的实例中，执行用于给定碳-硼层样本的多次氢植入，其中离子能量在到给定样本中的植入之间改变。用于给定植入的离子能量是30keV、65keV、110keV或170keV。举例来说，两植入过程涉及在30keV和110keV下的植入，三植入过程涉及在30keV、65keV以及110keV下的植入，而四植入过程涉及在30keV、65keV和110keV以及170keV下的植入。
在执行到给定碳-硼样本中的多次植入之后，使用如上文所描述的硫酸/过氧化氢混合物在250℃到300℃下执行湿式蚀刻。图7是呈现随用于不同过程的离子剂量(在半对数比例上)而变的多次植入40％碳-60％硼样本的蚀刻速率的曲线图。将蚀刻速率表达为蚀刻速率相对于未植入碳-硼样本的相对增大。x轴绘制每植入过程的离子剂量，其中在前述段落中所描述的不同离子能量下反复地植入给定离子剂量。因此，总离子剂量可通过使x轴上的值与用于给定数据点的植入(能量)的数目相乘来确定。如所示出，蚀刻速率在所有植入样本中实质上增大，同时随着4E14/平方厘米的至多所测量最高剂量的离子剂量而大体上增大。作为实例，对于两植入过程，在4e14/平方厘米剂量(对于两个不同过程中的每一个，意谓8e14/平方厘米的总剂量)下，相对蚀刻速率相对于未植入样本增大45％。在这个特定实施例中，在30keV和4e14/平方厘米的离子剂量下执行一次植入且在110keV下(其中离子剂量也在4e14/平方厘米下)执行另一植入。
总地来说，使用适当离子的如碳-硼掩模的牺牲性掩模的植入可引起用于包含等离子蚀刻的刻蚀剂以及湿式刻蚀剂的在30％到50％的范围内的牺牲性掩模的蚀刻速率的增大。作为实例，这些结果实现在350℃或小于350℃的蚀刻温度下的用于硫酸/过氧化氢混合物的在800纳米/分钟到1000纳米/分钟的范围内的有效牺牲性掩模蚀刻速率，其中在去除牺牲性掩模期间防止或减少对器件的暴露区(如存储器区域)的损坏。
图8呈现根据本公开的实施例的示范性工艺流程800。在框802处，牺牲性掩模形成于器件结构上，其中牺牲性掩模是碳基材料。
在框804处，执行对牺牲性掩模的暴露区中的存储器结构的蚀刻。
在框806处，在多个植入过程中将蚀刻增强物质植入到牺牲性掩模中。用于蚀刻增强的合适物质的实例包含氢或氧离子。可根据牺牲性掩模的材料和厚度来调整蚀刻增强物质到牺牲性掩模中的植入配方，以及用于蚀刻牺牲性掩模的蚀刻剂配方。植入配方的参数的实例包含离子物质、离子能量、离子剂量以及待执行的植入过程的数目，以及其它因素。举例来说，离子能量可在不同植入过程之间改变，以产生植入分布图从而优化用于去除牺牲性掩模的蚀刻速率增强。
在框808处，在小于350℃的蚀刻温度下执行湿式蚀刻以选择性地去除牺牲性掩模。
总之，本实施例提供能够减少在去除牺牲性掩模期间对器件的暴露区的损坏的优点，同时提供使用商业上切实可行的工艺(如湿式蚀刻)达到目标蚀刻速率的额外优点。由本实施例提供的另一优点是在将离子剂量维持在充分低剂量下以实现每衬底的低成本植入工艺时实质上增大牺牲性掩模的蚀刻速率的能力。
本公开的范围不受本文所述的具体实施例限制。实际上，所属领域的一般技术人员根据前述描述和附图将明白(除本文所描述的那些实施例和修改之外)本公开的其它各种实施例和对本公开的修改。因此，此类其它实施例以及修改意欲落在本公开的范围内。此外，已在用于特定用途的特定环境中的特定实施方案的上下文中描述本公开。所属领域的一般技术人员将认识到，有用性不限于此，且本公开可有利地实施于用于多种用途的多种环境中。因此，上文阐述的权利要求应鉴于如本文中所描述的本公开的完全广度和精神来解释。
Claims (14)
1.一种牺牲性掩模的去除方法，包括：
在器件结构上形成牺牲性掩模，所述牺牲性掩模包括碳基材料；
蚀刻所述牺牲性掩模的暴露区中的存储器结构；
将蚀刻增强物质植入到所述牺牲性掩模中，其中所述蚀刻增强物质包括氢；以及
在小于350℃的蚀刻温度下执行湿式蚀刻以选择性地去除所述牺牲性掩模。
2.根据权利要求1所述的牺牲性掩模的去除方法，所述湿式蚀刻包括硫酸/过氧化氢蚀刻。
3.根据权利要求1所述的牺牲性掩模的去除方法，所述植入包括植入4E13/平方厘米与1E15/平方厘米之间的剂量的氢离子。
4.根据权利要求3所述的牺牲性掩模的去除方法，所述植入包括在多个植入过程中植入所述剂量的氢离子，其中第一植入过程包括第一离子能量，且第二植入过程包括低于所述第一离子能量的第二离子能量。
5.根据权利要求1所述的牺牲性掩模的去除方法，其中所述牺牲性掩模包括1000纳米到1500纳米的初始厚度。
6.根据权利要求1所述的牺牲性掩模的去除方法，其中所述蚀刻温度在250℃与300℃之间。
7.根据权利要求1所述的牺牲性掩模的去除方法，其中所述牺牲性掩模包括具有90％碳/10％硼到30％碳/70％硼的摩尔比的碳/硼混合物。
8.根据权利要求7所述的牺牲性掩模的去除方法，其中所述牺牲性掩模更包括氢。
9.根据权利要求1所述的牺牲性掩模的去除方法，其中所述植入包括在30keV与170keV之间的离子能量下植入至少一种剂量的氢离子。
10.一种牺牲性掩模的去除方法，包括：
在器件结构上形成牺牲性掩模，所述牺牲性掩模包括碳基材料；
蚀刻所述牺牲性掩模的暴露区中的存储器结构；
在第一蚀刻温度下执行第一湿式蚀刻以选择性地去除所述牺牲性掩模的第一部分，所述第一蚀刻温度是350℃或小于350℃，其中所述牺牲性掩模的第二部分保留；
将蚀刻增强物质植入到所述牺牲性掩模的所述第二部分中；以及
在第二蚀刻温度下执行第二湿式蚀刻以选择性地去除所述牺牲性掩模的所述第二部分，所述第二蚀刻温度小于350℃。
11.根据权利要求10所述的牺牲性掩模的去除方法，所述第二蚀刻温度在250℃与300℃之间。
12.根据权利要求10所述的牺牲性掩模的去除方法，其中所述牺牲性掩模包括具有90％碳/10％硼到30％碳/70％硼的摩尔比的碳/硼混合物。
13.根据权利要求10所述的牺牲性掩模的去除方法，其中所述牺牲性掩模的所述第一部分包括所述牺牲性掩模的初始厚度的40％到80％。
14.一种牺牲性掩模的去除方法，包括：
在器件结构上形成牺牲性掩模，所述牺牲性掩模包括碳基材料；
蚀刻所述牺牲性掩模的暴露区中的存储器结构；
执行植入过程以将蚀刻增强物质植入到所述牺牲性掩模中，所述植入过程包括：
在第一离子能量下执行第一植入；以及
在大于所述第一离子能量的第二离子能量下执行第二植入，其中所述第一离子能量和所述第二离子能量在30keV到170keV的范围内；以及
在蚀刻温度下执行湿式蚀刻以选择性地去除所述牺牲性掩模，所述蚀刻温度小于350℃。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862614943P | 2018-01-08 | 2018-01-08 | |
| US62/614,943 | 2018-01-08 | ||
| US15/947,234 US10354875B1 (en) | 2018-01-08 | 2018-04-06 | Techniques for improved removal of sacrificial mask |
| US15/947,234 | 2018-04-06 | ||
| PCT/US2018/066265 WO2019135903A1 (en) | 2018-01-08 | 2018-12-18 | Techniques for improved removal of sacrificial mask |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111566781A CN111566781A (zh) | 2020-08-21 |
| CN111566781B true CN111566781B (zh) | 2023-09-12 |
Family
ID=67144324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880085850.2A Active CN111566781B (zh) | 2018-01-08 | 2018-12-18 | 牺牲性掩模的去除方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10354875B1 (zh) |
| JP (1) | JP7019050B2 (zh) |
| KR (1) | KR102417739B1 (zh) |
| CN (1) | CN111566781B (zh) |
| WO (1) | WO2019135903A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10515817B2 (en) * | 2017-09-29 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming features of semiconductor structure having reduced end-to-end spacing |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994225A (en) * | 1996-09-10 | 1999-11-30 | United Microelectronics Corp. | Method of etching metal with increased etching selectivity |
| US6569739B1 (en) * | 2002-08-08 | 2003-05-27 | Lsi Logic Corporation | Method of reducing the effect of implantation damage to shallow trench isolation regions during the formation of variable thickness gate layers |
| JP2011023611A (ja) * | 2009-07-16 | 2011-02-03 | Toshiba Corp | 半導体装置の製造方法 |
| CN103210480A (zh) * | 2010-10-05 | 2013-07-17 | 应用材料公司 | 超高选择性的掺杂非晶碳可剥除硬掩模的开发与集成 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5076987A (zh) * | 1973-11-08 | 1975-06-24 | ||
| JPH1140538A (ja) * | 1997-07-15 | 1999-02-12 | Sony Corp | 半導体装置の製造方法 |
| US8591856B2 (en) * | 1998-05-15 | 2013-11-26 | SCIO Diamond Technology Corporation | Single crystal diamond electrochemical electrode |
| US7399712B1 (en) | 2005-10-31 | 2008-07-15 | Novellus Systems, Inc. | Method for etching organic hardmasks |
| US9299581B2 (en) * | 2011-05-12 | 2016-03-29 | Applied Materials, Inc. | Methods of dry stripping boron-carbon films |
| US8871108B2 (en) * | 2013-01-22 | 2014-10-28 | Tel Fsi, Inc. | Process for removing carbon material from substrates |
| US9916988B2 (en) * | 2013-09-25 | 2018-03-13 | Intel Corporation | Sacrificial material for stripping masking layers |
| KR20160002059A (ko) | 2014-06-30 | 2016-01-07 | 삼성전자주식회사 | 하드 마스크 제거 방법 |
| US20160079034A1 (en) | 2014-09-12 | 2016-03-17 | Applied Materials Inc. | Flowable film properties tuning using implantation |
| US9941125B2 (en) * | 2015-08-31 | 2018-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for integrated circuit patterning |
| US10418243B2 (en) | 2015-10-09 | 2019-09-17 | Applied Materials, Inc. | Ultra-high modulus and etch selectivity boron-carbon hardmask films |
| US9934982B2 (en) | 2015-12-21 | 2018-04-03 | Varian Semiconductor Equipment Associates, Inc. | Etch rate modulation through ion implantation |
| FR3051964B1 (fr) | 2016-05-27 | 2018-11-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie |
| US10049918B2 (en) * | 2016-09-29 | 2018-08-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Directional patterning methods |
-
2018
- 2018-04-06 US US15/947,234 patent/US10354875B1/en active Active
- 2018-12-18 JP JP2020537242A patent/JP7019050B2/ja active Active
- 2018-12-18 KR KR1020207022739A patent/KR102417739B1/ko active IP Right Grant
- 2018-12-18 CN CN201880085850.2A patent/CN111566781B/zh active Active
- 2018-12-18 WO PCT/US2018/066265 patent/WO2019135903A1/en active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994225A (en) * | 1996-09-10 | 1999-11-30 | United Microelectronics Corp. | Method of etching metal with increased etching selectivity |
| US6569739B1 (en) * | 2002-08-08 | 2003-05-27 | Lsi Logic Corporation | Method of reducing the effect of implantation damage to shallow trench isolation regions during the formation of variable thickness gate layers |
| JP2011023611A (ja) * | 2009-07-16 | 2011-02-03 | Toshiba Corp | 半導体装置の製造方法 |
| CN103210480A (zh) * | 2010-10-05 | 2013-07-17 | 应用材料公司 | 超高选择性的掺杂非晶碳可剥除硬掩模的开发与集成 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102417739B1 (ko) | 2022-07-06 |
| CN111566781A (zh) | 2020-08-21 |
| KR20200098711A (ko) | 2020-08-20 |
| JP7019050B2 (ja) | 2022-02-14 |
| JP2021509775A (ja) | 2021-04-01 |
| WO2019135903A1 (en) | 2019-07-11 |
| US10354875B1 (en) | 2019-07-16 |
| US20190214255A1 (en) | 2019-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI636485B (zh) | 利用離子佈植於非晶碳膜中開發高蝕刻選擇性的硬光罩材料 | |
| US9570317B2 (en) | Microelectronic method for etching a layer | |
| US9773675B2 (en) | 3D material modification for advanced processing | |
| TWI226086B (en) | Two stage etching of silicon nitride to form a nitride spacer | |
| WO2006028858A2 (en) | Methods of removing photoresist on substrates | |
| US10332748B2 (en) | Etch rate modulation through ion implantation | |
| US10109498B2 (en) | Composite patterning mask using angled ion beam deposition | |
| TW200809959A (en) | Photoresist stripping chamber and methods of etching photoresist on substrates | |
| WO2017112354A1 (en) | Ion-assisted deposition and implantation of photoresist to improve line edge roughness | |
| CN111566781B (zh) | 牺牲性掩模的去除方法 | |
| JP2002016013A (ja) | 炭化珪素半導体装置の製造方法 | |
| KR100673236B1 (ko) | 플래시 메모리 소자의 ｏｎｏ막 식각방법 | |
| US7659210B2 (en) | Nano-crystal etch process | |
| JP4699719B2 (ja) | Ｈｉｇｈ−ｋ物質を選択的に除去する方法 | |
| CN115274429A (zh) | 半导体图案化方法 | |
| Ahn et al. | Etch challenges for 1xnm NAND flash | |
| CN106206284B (zh) | 改进型蚀刻工艺 | |
| US9520290B1 (en) | Ion implantation for improved etch performance | |
| CN112687826B (zh) | 量子点器件的制备方法及量子点器件 | |
| JP6372436B2 (ja) | 半導体装置の作製方法 | |
| TW420838B (en) | Method for manufacturing MOS device having gate spacer | |
| CN111640654A (zh) | 图形化方法及图形化结构 | |
| JP2009188247A (ja) | ステンシルマスク用ｓｏｉ基板、ステンシルマスクブランクス、ステンシルマスク、ステンシルマスクの製造方法及びステンシルマスクを用いたパターン露光方法 | |
| US20090035943A1 (en) | Method of Fabricating for Semiconductor Device Fabrication | |
| JP2006303072A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |