JP2019117970A - バンドパスフィルタ - Google Patents

Abstract

【課題】複数の共振器とシールドを含み、良好な特性を有するバンドパスフィルタを実現する。【解決手段】バンドパスフィルタ１は、誘電体よりなる本体２と、５つの共振器５１，５２，５３，５４，５５と、シールド６と、導体よりなる仕切り部７を備えている。５つの共振器は、回路構成上隣接する２つの共振器が容量結合するように構成されている。５つの共振器の各々は、共振器導体部を有している。１段目と５段目の共振器５１，５５は、回路構成上隣接していないが磁気結合している。仕切り部７は、１段目と５段目の共振器５１，５５のそれぞれの共振器導体部の間を通過するように延びて、シールド６に電気的に接続されている。【選択図】図１

Description

本発明は、複数の共振器とシールドを含むバンドパスフィルタに関する。

現在、第５世代移動通信システム（以下、５Ｇと言う。）の規格化が進められている。５Ｇでは、周波数帯域を拡大するために、１０ＧＨｚ以上の周波数帯域、特に、１０〜３０ＧＨｚの準ミリ波帯や３０〜３００ＧＨｚのミリ波帯の利用が検討されている。

通信装置に用いられる電子部品の一つには、複数の共振器を備えたバンドパスフィルタがある。複数の共振器の各々は、例えば、一方向に長い導体部を有している。また、バンドパスフィルタには、周囲へ電磁波が放射されることを防止するために、複数の共振器をシールドで囲った構造のものがある。

特許文献１には、準ミリ波帯やミリ波帯での使用が可能なチップ型多段フィルタ装置が記載されている。このチップ型多段フィルタ装置は、複数の誘電体層を積層してなる多層基板と、第１および第２の表面グラウンド電極と、第１および第２の内部グラウンド電極と、第１および第２のλ／２共振器電極とを備えている。多層基板は、対向する第１および第２の主面と、第１および第２の主面を連結する第１ないし第４の側面を有している。第１の側面と第２の側面は対向している。第１の表面グラウンド電極は、第１の側面に設けられている。第２の表面グラウンド電極は、第２の側面に設けられている。第１の内部グラウンド電極は、多層基板内において、第１の主面に相対的に近い誘電体層に設けられている。第２の内部グラウンド電極は、多層基板内において、第２の主面に相対的に近い誘電体層に設けられている。第１および第２のλ／２共振器電極は、第１および第２の表面グラウンド電極と第１および第２の内部グラウンド電極によって囲まれた領域に配置されている。

特許文献１に記載されたチップ型多段フィルタ装置は、更に、ビアホール導体と、容量ユニットを備えている。ビアホール導体は、第１および第２の内部グラウンド電極を電気的に接続するように複数の誘電体層のうちの少なくとも一部の誘電体層を貫通するように設けられている。第１および第２のλ／２共振器電極は、ビアホール導体を介して対向配置されている。容量ユニットは、第１および第２のλ／２共振器電極間に結合容量を付加するために多層基板内に設けられている。

特開２００６−３１１１００号公報

複数の共振器をシールドで囲った構造のバンドパスフィルタでは、シールドとその内側の誘電体によって導波管に似た構造が形成されることによって、１つ以上の電磁波の伝搬モードが生じる。以下、この電磁波の伝搬モードを導波管モードと言う。バンドパスフィルタでは、この導波管モードによって、通過帯域よりも高い周波数領域に存在する共振周波数を有する不要な共振が生じて、通過帯域よりも高い周波数領域における減衰特性が悪化するという問題が生じていた。特に、通過帯域が準ミリ波帯やミリ波帯に存在するように設計されたバンドパスフィルタでは、共振周波数が最も低い導波管モード（以下、最低次導波管モードと言う。）の共振周波数であっても、通過帯域に比較的近くなるため、上記の問題が顕著になっていた。

最低次導波管モードの共振周波数は、シールドで囲まれた空間の形状によって変化する。一般的に、この空間が大きいほど、最低次導波管モードの共振周波数は低くなる。

特許文献１には、ビアホール導体によって、外形形状に起因する共振を抑制することができる旨が記載されている。外形形状に起因する共振は、上述の導波管モードに起因する共振に対応する。

しかし、特許文献１に記載されたフィルタ装置では、以下のような問題点がある。このフィルタ装置では、回路構成上隣接して容量結合する２つのλ／２共振器電極の間にビアホール導体が配置されている。一般的に、回路構成上隣接する２つの共振器が結合するように構成されたバンドパスフィルタでは、回路構成上隣接する２つの共振器の間には強い結合が必要である。特許文献１に記載されたフィルタ装置では、回路構成上隣接する２つのλ／２共振器電極の間に強い容量結合を生じさせることと、その２つのλ／２共振器電極の間にビアホール導体を配置することとを、バンドパスフィルタの特性を劣化させることなく両立させることが難しいという問題点がある。

本発明はかかる問題点に鑑みてなされたもので、その目的は、複数の共振器とシールドを含み、良好な特性を有するバンドパスフィルタを提供することにある。

本発明のバンドパスフィルタは、誘電体よりなる本体と、本体に一体化された第１の入出力ポートおよび第２の入出力ポートと、３つ以上の共振器と、シールドと、仕切り部とを備えている。３つ以上の共振器は、本体内に設けられていると共に、回路構成上第１の入出力ポートと第２の入出力ポートの間に設けられ、回路構成上隣接する２つの共振器が電磁結合するように構成されている。シールドは、導体よりなり、本体に一体化されている。仕切り部は、導体よりなり、本体内に設けられて、シールドに電気的に接続されている。

シールドは、第１の方向について間隔を開けて配置された第１の部分および第２の部分と、第１の部分と第２の部分を接続する接続部とを含んでいる。第１の部分、第２の部分および接続部は、３つ以上の共振器を囲むように配置されている。

３つ以上の共振器は、回路構成上隣接していないが磁気結合する第１の共振器と第２の共振器を含んでいる。第１の共振器は、導体よりなる第１の共振器導体部を有している。第２の共振器は、導体よりなる第２の共振器導体部を有している。第１の共振器導体部と第２の共振器導体部の各々は、第１の方向と交差する方向に延びている。

仕切り部は、その少なくとも一部が第１の共振器導体部と第２の共振器導体部の間を通過するように延びて、第１の部分と第２の部分とに接している。

本発明のバンドパスフィルタにおいて、回路構成上隣接する２つの共振器の間の電磁結合は、容量結合であってもよい。

また、本発明のバンドパスフィルタにおいて、３つ以上の共振器の各々は、両端開放型共振器であってもよい。

また、本発明のバンドパスフィルタにおいて、仕切り部は、第１の方向に延びて、第１の部分と第２の部分を最短経路で接続していてもよい。

また、本発明のバンドパスフィルタにおいて、第１の共振器は、回路構成上第１の入出力ポートに最も近い共振器であってもよく、第２の共振器は、回路構成上第２の入出力ポートに最も近い共振器であってもよい。この場合、３つ以上の共振器は、５つの共振器であってもよい。

また、本発明のバンドパスフィルタにおいて、第１の共振器は、回路構成上第１の入出力ポートに対して２番目に近い共振器であってもよく、第２の共振器は、回路構成上第２の入出力ポートに対して２番目に近い共振器であってもよい。この場合、３つ以上の共振器は、６つの共振器であってもよい。

また、本発明のバンドパスフィルタは、更に、通過帯域よりも高い所定の周波数の信号を減衰させるためのノッチフィルタ部を備えていてもよい。

また、本発明のバンドパスフィルタにおいて、本体は、第１の方向に積層された複数の誘電体層からなる積層体を含んでいてもよい。この場合、積層体は、複数の誘電体層のうちの、積層された２つ以上の誘電体層からなる主要部を含んでいてもよい。主要部は、２つ以上の誘電体層の第１の方向における両端に位置する第１の端面と第２の端面を有している。第１の部分は、第１の端面に配置された第１の導体層によって構成されていてもよい。第２の部分は、第２の端面に配置された第２の導体層によって構成されていてもよい。また、仕切り部は、上記２つ以上の誘電体層を貫通していてもよい。仕切り部は、それぞれ上記２つ以上の誘電体層を貫通する複数の第１のスルーホール列を含んでいてもよい。複数の第１のスルーホール列の各々は、直列に接続された２つ以上のスルーホールを含んでいてもよい。また、シールドの接続部は、それぞれ上記２つ以上の誘電体層を貫通する複数の第２のスルーホール列を含んでいてもよい。複数の第２のスルーホール列の各々は、直列に接続された２つ以上のスルーホールを含んでいる。

また、本発明のバンドパスフィルタにおいて、本体が上記積層体を含んでいる場合には、第１の共振器導体部と第２の共振器導体部は、第１の方向に関して、積層体内の同じ位置に配置されていてもよい。

本発明のバンドパスフィルタでは、仕切り部によって、シールドで囲まれた空間が、第１の共振器導体部が存在する空間と、第２の共振器導体部が存在する空間とに仕切られる。これにより、本発明によれば、仕切り部が無い場合に比べて、最低次導波管モードの共振周波数を高くすることができる。また、本発明によれば、回路構成上隣接していない第１の共振器と第２の共振器が磁気結合することにより、挿入損失の周波数特性において、通過帯域よりも低く通過帯域に近い周波数領域である第１の通過帯域近傍領域と、通過帯域よりも高く通過帯域に近い周波数領域である第２の通過帯域近傍領域の少なくとも一方に、減衰極を生じさせることができる。これらのことから、本発明によれば、複数の共振器とシールドを含み、良好な特性を有するバンドパスフィルタを実現することができるという効果を奏する。

本発明の第１の実施の形態に係るバンドパスフィルタの構造を示す斜視図である。 本発明の第１の実施の形態に係るバンドパスフィルタの回路構成を示す回路図である。 図１に示した積層体における１層目の誘電体層のパターン形成面を示す説明図である。 図１に示した積層体における２層目の誘電体層のパターン形成面を示す説明図である。 図１に示した積層体における３層目の誘電体層のパターン形成面を示す説明図である。 図１に示した積層体における４層目の誘電体層のパターン形成面を示す説明図である。 図１に示した積層体における５層目ないし７層目の誘電体層のパターン形成面を示す説明図である。 図１に示した積層体における８層目の誘電体層のパターン形成面を示す説明図である。 図１に示した積層体における９層目の誘電体層のパターン形成面を示す説明図である。 図１に示した積層体における１０層目ないし１７層目の誘電体層のパターン形成面を示す説明図である。 図１に示した積層体における１８層目の誘電体層のパターン形成面を示す説明図である。 本発明の第１の実施の形態に係るバンドパスフィルタの挿入損失の周波数特性の一例を示す特性図である。 第１の比較例のバンドパスフィルタの挿入損失の周波数特性の一例を示す特性図である。 本発明の第２の実施の形態に係るバンドパスフィルタの構造を示す斜視図である。 本発明の第２の実施の形態に係るバンドパスフィルタの回路構成を示す回路図である。 図１４に示した積層体における１層目の誘電体層のパターン形成面を示す説明図である。 図１４に示した積層体における２層目および３層目の誘電体層のパターン形成面を示す説明図である。 図１４に示した積層体における４層目の誘電体層のパターン形成面を示す説明図である。 図１４に示した積層体における５層目ないし９層目の誘電体層のパターン形成面を示す説明図である。 図１４に示した積層体における１０層目の誘電体層のパターン形成面を示す説明図である。 図１４に示した積層体における１１層目の誘電体層のパターン形成面を示す説明図である。 図１４に示した積層体における１２層目の誘電体層のパターン形成面を示す説明図である。 図１４に示した積層体における１３層目ないし２１層目の誘電体層のパターン形成面を示す説明図である。 図１４に示した積層体における２２層目の誘電体層のパターン形成面を示す説明図である。 本発明の第２の実施の形態に係るバンドパスフィルタの挿入損失の周波数特性の一例を示す特性図である。 第２の比較例のバンドパスフィルタの挿入損失の周波数特性の一例を示す特性図である。 本発明の第３の実施の形態に係るバンドパスフィルタの構造を示す斜視図である。 本発明の第３の実施の形態に係るバンドパスフィルタの回路構成を示す回路図である。 本発明の第４の実施の形態に係るバンドパスフィルタの構造を示す斜視図である。 本発明の第４の実施の形態に係るバンドパスフィルタの回路構成を示す回路図である。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１および図２を参照して、本発明の第１の実施の形態に係るバンドパスフィルタの構成について説明する。図１は、本実施の形態に係るバンドパスフィルタの構造を示す斜視図である。図２は、本実施の形態に係るバンドパスフィルタの回路構成を示す回路図である。

図１に示したように、本実施の形態に係るバンドパスフィルタ１は、誘電体よりなる本体２と、本体２に一体化された第１の入出力ポート３および第２の入出力ポート４と、本体２内に設けられた３つ以上の共振器と、シールド６と、第１の仕切り部７と、第２の仕切り部８とを備えている。シールド６は、導体よりなり、本体２に一体化されている。また、シールド６は、グランドに接続されている。シールド６は、バンドパスフィルタ１の周囲へ電磁波が放射されることを防止する機能を有する。第１の仕切り部７と第２の仕切り部８の各々は、導体よりなり、本体２内に設けられて、シールド６に電気的に接続されている。第１の仕切り部７は、本発明における仕切り部に対応する。

本体２は、積層された複数の誘電体層からなる積層体２０を含んでいる。ここで、図１に示したように、Ｘ方向、Ｙ方向およびＺ方向を定義する。Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。本実施の形態では、複数の誘電体層の積層方向（図１では上側に向かう方向）を、Ｚ方向とする。Ｚ方向は、本発明における第１の方向に対応する。

本体２は、直方体形状を有している。本体２は、Ｚ方向における本体２の両端に位置する第１の端面２Ａおよび第２の端面２Ｂと、第１の端面２Ａと第２の端面２Ｂを接続する４つの側面２Ｃ，２Ｄ，２Ｅ，２Ｆを有している。第１の端面２Ａは、本体２の下面でもある。第２の端面２Ｂは、本体２の上面でもある。側面２Ｃ，２Ｄは、Ｙ方向における本体２の両端に位置している。側面２Ｅ，２Ｆは、Ｘ方向における本体２の両端に位置している。

３つ以上の共振器は、回路構成上、第１の入出力ポート３と第２の入出力ポート４の間に設けられている。また、３つ以上の共振器は、回路構成上隣接する２つの共振器が電磁結合するように構成されている。なお、本出願において、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を指すために用いている。以下、３つ以上の共振器について、回路構成上、第１の入出力ポート３に近い順にｎ番目の共振器を、ｎ段目の共振器とも言う。

図２に示したように、本実施の形態では特に、３つ以上の共振器は、５つの共振器５１，５２，５３，５４，５５である。５つの共振器５１，５２，５３，５４，５５は、回路構成上、第１の入出力ポート３側からこの順に配置されている。共振器５１〜５５は、共振器５１，５２が回路構成上隣接して電磁結合し、共振器５２，５３が回路構成上隣接して電磁結合し、共振器５３，５４が回路構成上隣接して電磁結合し、共振器５４，５５が回路構成上隣接して電磁結合するように構成されている。また、本実施の形態では特に、回路構成上隣接する２つの共振器の間の電磁結合は、容量結合である。また、本実施の形態では特に、共振器５１〜５５の各々は、両端開放型共振器であり且つ１／２波長共振器である。

バンドパスフィルタ１は、共振器５１，５２間の容量結合を実現するキャパシタＣ１２と、共振器５２，５３間の容量結合を実現するキャパシタＣ２３と、共振器５３，５４間の容量結合を実現するキャパシタＣ３４と、共振器５４，５５間の容量結合を実現するキャパシタＣ４５とを備えている。

ここで、回路構成上隣接する２つの共振器が結合するように構成された３つ以上の共振器を備えたバンドパスフィルタにおける、回路構成上隣接しない２つの共振器の間の電磁結合を飛び越し結合と言う。本実施の形態に係るバンドパスフィルタ１は、以下で説明するように、２つの飛び越し結合を有している。

本実施の形態では、５つの共振器５１〜５５のうち回路構成上第１の入出力ポート３に最も近い共振器５１と、５つの共振器５１〜５５のうち回路構成上第２の入出力ポート４に最も近い共振器５５は、回路構成上隣接していないが磁気結合している。共振器５１は、本発明における第１の共振器に対応する。共振器５５は、本発明における第２の共振器に対応する。

また、本実施の形態では、５つの共振器５１〜５５のうち回路構成上第１の入出力ポート３に対して２番目に近い共振器５２と、５つの共振器５１〜５５のうち回路構成上第２の入出力ポート４に対して２番目に近い共振器５４は、回路構成上隣接していないが容量結合している。図２において、符号Ｃ２４を付したキャパシタの記号は、共振器５２，５４間の容量結合を表している。

バンドパスフィルタ１は、更に、第１の入出力ポート３と共振器５１との間に設けられたキャパシタＣ１と、第２の入出力ポート４と共振器５５との間に設けられたキャパシタＣ２とを備えている。

バンドパスフィルタ１は、更に、通過帯域よりも高い所定の周波数（以下、ノッチ周波数と言う。）の信号を減衰させるためのノッチフィルタ部を備えている。このノッチフィルタ部は、導体よりなる２つの線路９１，９２を備えている。線路９１，９２の各々は、互いに反対側に位置する第１端と第２端を有している。線路９１の第１端は第１の入出力ポート３に接続され、線路９１の第２端は開放されている。線路９２の第１端は第２の入出力ポート４に接続され、線路９２の第２端は開放されている。線路９１，９２の各々は、ノッチ周波数に対応する波長の１／４またはそれに近い長さを有している。線路９１，９２の各々は、ノッチ周波数で共振する１／４波長共振器である。ノッチ周波数は、例えば、バンドパスフィルタ１の通過帯域の中心周波数の２倍の周波数である。

シールド６は、第１の方向すなわちＺ方向について間隔を開けて配置された第１の部分６１および第２の部分６２と、第１の部分６１と第２の部分６２を接続する接続部６３とを含んでいる。第１の部分６１、第２の部分６２および接続部６３は、５つの共振器５１〜５５を囲むように配置されている。

積層体２０は、主要部２１と被覆部２２とを含んでいる。主要部２１は、積層体２０を構成する複数の誘電体層のうちの、積層された２つ以上の誘電体層によって構成されている。被覆部２２は、積層体２０を構成する複数の誘電体層のうちの、主要部２１を構成する２つ以上の誘電体層以外の１つ以上の誘電体層によって構成されている。主要部２１は、２つ以上の誘電体層の積層方向における両端に位置する第１の端面２１ａと第２の端面２１ｂを有している。被覆部２２は、第２の端面２１ｂを覆っている。主要部２１の第１の端面２１ａは、本体２の第１の端面２Ａと一致している。主要部２１の第２の端面２１ｂは、本体２の内部に位置している。

第１の部分６１は、第１の端面２１ａに配置された第１の導体層３１３によって構成されている。第２の部分６２は、第２の端面２１ｂに配置された第２の導体層４８１によって構成されている。第２の部分６２は、主要部２１と被覆部２２の間に介在している。

共振器５１は、導体よりなる共振器導体部５１０を有している。共振器５２は、導体よりなる共振器導体部５２０を有している。共振器５３は、導体よりなる共振器導体部５３０を有している。共振器５４は、導体よりなる共振器導体部５４０を有している。共振器５５は、導体よりなる共振器導体部５５０を有している。共振器導体部５１０は、本発明における第１の共振器導体部に対応する。共振器導体部５５０は、本発明における第２の共振器導体部に対応する。

共振器導体部５１０，５２０，５３０，５４０，５５０の各々は、第１の方向すなわちＺ方向と交差する方向に延びている。本実施の形態では特に、共振器導体部５１０，５２０，５３０，５４０，５５０の各々は、第１の方向すなわちＺ方向に直交する方向に延びている。

共振器導体部５１０，５２０，５３０，５４０，５５０の各々は、互いに反対側に位置する第１端と第２端を有している。前述のように、共振器５１〜５５の各々は、両端開放型共振器である。そのため、共振器導体部５１０，５２０，５３０，５４０，５５０の各々の第１端と第２端は、いずれも開放されている。共振器導体部５１０，５２０，５３０，５４０，５５０の各々は、バンドパスフィルタ１の通過帯域の中心周波数に対応する波長の１／２またはそれに近い長さを有している。

第１の仕切り部７は、その少なくとも一部が共振器導体部５１０と共振器導体部５５０の間を通過するように延びて、第１の部分６１と第２の部分６２とに接している。本実施の形態では特に、第１の仕切り部７は、第１の方向すなわちＺ方向に延びている。また、第１の仕切り部７は、第１の部分６１と第２の部分６２を最短経路で接続している。すなわち、第１の仕切り部７のＺ方向の長さは、第１の部分６１と第２の部分６２の間の距離と等しい。

また、第１の仕切り部７は、主要部２１を構成する２つ以上の誘電体層を貫通している。本実施の形態では、第１の仕切り部７は、それぞれ主要部２１を構成する２つ以上の誘電体層を貫通する複数のスルーホール列７Ｔを含んでいる。複数のスルーホール列７Ｔは、本発明における第１のスルーホール列に対応する。図１では、個々のスルーホール列７Ｔを円柱で表している。複数のスルーホール列７Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。複数のスルーホール列７Ｔの各々は、Ｚ方向に延びている。また、複数のスルーホール列７Ｔは、Ｙ方向に並ぶように配列されている。本実施の形態では、スルーホール列７Ｔの数は５である。

第２の仕切り部８は、共振器導体部５２０，５３０，５４０で囲まれた領域を通過するように延びて、第１の部分６１と第２の部分６２とに接している。本実施の形態では特に、第２の仕切り部８は、第１の方向すなわちＺ方向に延びている。また、第２の仕切り部８は、第１の部分６１と第２の部分６２を最短経路で接続している。すなわち、第２の仕切り部８のＺ方向の長さは、第１の部分６１と第２の部分６２の間の距離と等しい。

また、第２の仕切り部８は、主要部２１を構成する２つ以上の誘電体層を貫通している。本実施の形態では、第２の仕切り部８は、それぞれ主要部２１を構成する２つ以上の誘電体層を貫通する複数のスルーホール列８Ｔを含んでいる。図１では、個々のスルーホール列８Ｔを円柱で表している。複数のスルーホール列８Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。複数のスルーホール列８Ｔの各々は、Ｚ方向に延びている。また、複数のスルーホール列８Ｔは、Ｘ方向に並ぶように配列されている。本実施の形態では、スルーホール列８Ｔの数は５である。

シールド６の接続部６３は、それぞれ主要部２１を構成する２つ以上の誘電体層を貫通する複数のスルーホール列６３Ｔを含んでいる。複数のスルーホール列６３Ｔは、本発明における第２のスルーホール列に対応する。図１では、個々のスルーホール列６３Ｔを円柱で表している。図１において、５つのスルーホール列７Ｔと５つのスルーホール列８Ｔ以外の複数の円柱で表わされた複数のスルーホール列は、全てスルーホール列６３Ｔである。複数のスルーホール列６３Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。複数のスルーホール列６３Ｔの各々は、Ｚ方向に延びている。

次に、図３ないし図１１を参照して、積層体２０を構成する複数の誘電体層と、この複数の誘電体層に形成された複数の導体層および複数のスルーホールの構成の一例について説明する。この例では、積層体２０は、積層された１８層の誘電体層を有している。以下、この１８層の誘電体層を、下から順に１層目ないし１８層目の誘電体層と呼ぶ。また、１層目ないし１８層目の誘電体層を符号３１〜４８で表す。主要部２１は、１層目ないし１７層目の誘電体層３１〜４７によって構成されている。被覆部２２は、１８層目の誘電体層４８によって構成されている。図３ないし図１０において、複数の円は複数のスルーホールを表している。

図３は、１層目の誘電体層３１のパターン形成面を示している。誘電体層３１のパターン形成面には、第１の入出力ポート３を構成する導体層３１１と、第２の入出力ポート４を構成する導体層３１２と、シールド６の第１の部分６１を構成する第１の導体層３１３とが形成されている。

また、誘電体層３１には、導体層３１１に接続されたスルーホール３１Ｔ１と、導体層３１２に接続されたスルーホール３１Ｔ２とが形成されている。誘電体層３１には、更に、５つのスルーホール列７Ｔの一部を構成する５つのスルーホール７Ｔ１と、５つのスルーホール列８Ｔの一部を構成する５つのスルーホール８Ｔ１と、複数のスルーホール列６３Ｔの一部を構成する複数のスルーホール６３Ｔ１が形成されている。図３において、スルーホール３１Ｔ１，３１Ｔ２，７Ｔ１，８Ｔ１以外の複数の円で表わされた複数のスルーホールは、全てスルーホール６３Ｔ１である。スルーホール７Ｔ１，８Ｔ１，６３Ｔ１は、第１の導体層３１３に接続されている。

図４は、２層目の誘電体層３２のパターン形成面を示している。誘電体層３２のパターン形成面には、導体層３２１，３２２が形成されている。導体層３２１，３２２には、それぞれ図３に示したスルーホール３１Ｔ１，３１Ｔ２が接続されている。

また、誘電体層３２には、導体層３２１に接続されたスルーホール３２Ｔ１と、導体層３２２に接続されたスルーホール３２Ｔ２とが形成されている。

誘電体層３２には、更に、５つのスルーホール列７Ｔの一部を構成する５つのスルーホール７Ｔ２が形成されている。５つのスルーホール７Ｔ２には、図３に示した５つのスルーホール７Ｔ１が接続されている。

誘電体層３２には、更に、５つのスルーホール列８Ｔの一部を構成する５つのスルーホール８Ｔ２が形成されている。５つのスルーホール８Ｔ２には、図３に示した５つのスルーホール８Ｔ１が接続されている。

誘電体層３２には、更に、複数のスルーホール列６３Ｔの一部を構成する複数のスルーホール６３Ｔ２が形成されている。図４において、スルーホール３２Ｔ１，３２Ｔ２，７Ｔ２，８Ｔ２以外の複数の円で表わされた複数のスルーホールは、全てスルーホール６３Ｔ２である。複数のスルーホール６３Ｔ２には、図３に示した複数のスルーホール６３Ｔ１が接続されている。

図５は、３層目の誘電体層３３のパターン形成面を示している。誘電体層３３には、スルーホール３３Ｔ１，３３Ｔ２が形成されている。スルーホール３３Ｔ１，３３Ｔ２には、それぞれ、図４に示したスルーホール３２Ｔ１，３２Ｔ２が接続されている。

誘電体層３３には、更に、５つのスルーホール列７Ｔの一部を構成する５つのスルーホール７Ｔ３が形成されている。５つのスルーホール７Ｔ３には、図４に示した５つのスルーホール７Ｔ２が接続されている。

誘電体層３３には、更に、５つのスルーホール列８Ｔの一部を構成する５つのスルーホール８Ｔ３が形成されている。５つのスルーホール８Ｔ３には、図４に示した５つのスルーホール８Ｔ２が接続されている。

誘電体層３３には、更に、複数のスルーホール列６３Ｔの一部を構成する複数のスルーホール６３Ｔ３が形成されている。図５において、スルーホール３３Ｔ１，３３Ｔ２，７Ｔ３，８Ｔ３以外の複数の円で表わされた複数のスルーホールは、全てスルーホール６３Ｔ３である。複数のスルーホール６３Ｔ３には、図４に示した複数のスルーホール６３Ｔ２が接続されている。

図６は、４層目の誘電体層３４のパターン形成面を示している。誘電体層３４のパターン形成面には、線路９１を構成する導体層３４１と、線路９２を構成する導体層３４２が形成されている。導体層３４１，３４２の各々は、互いに反対側に位置する第１端と第２端を有している。導体層３４１における第１端の近傍部分には、図５に示したスルーホール３３Ｔ１が接続されている。導体層３４２における第１端の近傍部分には、図５に示したスルーホール３３Ｔ２が接続されている。導体層３４１における第２端の近傍の一部と、導体層３４２における第２端の近傍の一部は、誘電体層３１，３２，３３を介して、図３に示した導体層３１３に対向している。

また、誘電体層３４には、導体層３４１における第１端の近傍部分に接続されたスルーホール３４Ｔ１と、導体層３４２における第１端の近傍部分に接続されたスルーホール３４Ｔ２とが形成されている。

誘電体層３４には、更に、５つのスルーホール列７Ｔの一部を構成する５つのスルーホール７Ｔ４が形成されている。５つのスルーホール７Ｔ４には、図５に示した５つのスルーホール７Ｔ３が接続されている。

誘電体層３４には、更に、５つのスルーホール列８Ｔの一部を構成する５つのスルーホール８Ｔ４が形成されている。５つのスルーホール８Ｔ４には、図５に示した５つのスルーホール８Ｔ３が接続されている。

誘電体層３４には、更に、複数のスルーホール列６３Ｔの一部を構成する複数のスルーホール６３Ｔ４が形成されている。図６において、スルーホール３４Ｔ１，３４Ｔ２，７Ｔ４，８Ｔ４以外の複数の円で表わされた複数のスルーホールは、全てスルーホール６３Ｔ４である。複数のスルーホール６３Ｔ４には、図５に示した複数のスルーホール６３Ｔ３が接続されている。

図７は、５層目ないし７層目の誘電体層３５〜３７のパターン形成面を示している。誘電体層３５〜３７の各々には、スルーホール３５Ｔ１，３５Ｔ２が形成されている。５層目の誘電体層３５に形成されたスルーホール３５Ｔ１，３５Ｔ２には、それぞれ、図６に示したスルーホール３４Ｔ１，３４Ｔ２が接続されている。

誘電体層３５〜３７の各々には、更に、５つのスルーホール列７Ｔの一部を構成する５つのスルーホール７Ｔ５が形成されている。５層目の誘電体層３５に形成された５つのスルーホール７Ｔ５には、図６に示した５つのスルーホール７Ｔ４が接続されている。

誘電体層３５〜３７の各々には、更に、５つのスルーホール列８Ｔの一部を構成する５つのスルーホール８Ｔ５が形成されている。５層目の誘電体層３５に形成された５つのスルーホール８Ｔ５には、図６に示した５つのスルーホール８Ｔ４が接続されている。

誘電体層３５〜３７の各々には、更に、複数のスルーホール列６３Ｔの一部を構成する複数のスルーホール６３Ｔ５が形成されている。図７において、スルーホール３５Ｔ１，３５Ｔ２，７Ｔ５，８Ｔ５以外の複数の円で表わされた複数のスルーホールは、全てスルーホール６３Ｔ５である。５層目の誘電体層３５に形成された複数のスルーホール６３Ｔ５には、図６に示した複数のスルーホール６３Ｔ４が接続されている。

誘電体層３５〜３７では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

図８は、８層目の誘電体層３８のパターン形成面を示している。誘電体層３８のパターン形成面には、図２に示したキャパシタＣ１を構成するための導体層３８１と、図２に示したキャパシタＣ２を構成するための導体層３８２とが形成されている。導体層３８１には、７層目の誘電体層３７に形成されたスルーホール３５Ｔ１が接続されている。導体層３８２には、７層目の誘電体層３７に形成されたスルーホール３５Ｔ２が接続されている。

誘電体層３８のパターン形成面には、更に、それぞれ図２に示したキャパシタＣ１２，Ｃ２３，Ｃ３４，Ｃ４５を構成するための導体層３８３，３８４，３８５，３８６が形成されている。

また、誘電体層３８には、５つのスルーホール列７Ｔの一部を構成する５つのスルーホール７Ｔ８が形成されている。５つのスルーホール７Ｔ８には、７層目の誘電体層３７に形成された５つのスルーホール７Ｔ５が接続されている。

誘電体層３８には、更に、５つのスルーホール列８Ｔの一部を構成する５つのスルーホール８Ｔ８が形成されている。５つのスルーホール８Ｔ８には、７層目の誘電体層３７に形成された５つのスルーホール８Ｔ５が接続されている。

誘電体層３８には、更に、複数のスルーホール列６３Ｔの一部を構成する複数のスルーホール６３Ｔ８が形成されている。図８において、スルーホール７Ｔ８，８Ｔ８以外の複数の円で表わされた複数のスルーホールは、全てスルーホール６３Ｔ８である。複数のスルーホール６３Ｔ８には、７層目の誘電体層３７に形成された複数のスルーホール６３Ｔ５が接続されている。

図９は、９層目の誘電体層３９のパターン形成面を示している。誘電体層３９のパターン形成面には、共振器導体部５１０，５２０，５３０，５４０，５５０が形成されている。

共振器導体部５１０は、互いに反対側に位置する第１端５１０ａと第２端５１０ｂを有している。共振器導体部５２０は、互いに反対側に位置する第１端５２０ａと第２端５２０ｂを有している。共振器導体部５３０は、互いに反対側に位置する第１端５３０ａと第２端５３０ｂを有している。共振器導体部５４０は、互いに反対側に位置する第１端５４０ａと第２端５４０ｂを有している。共振器導体部５５０は、互いに反対側に位置する第１端５５０ａと第２端５５０ｂを有している。

共振器導体部５１０は、第１の部分５１０Ａと第２の部分５１０Ｂと第３の部分５１０Ｃを含んでいる。第１の部分５１０Ａは第１端５１０ａを有し、第２の部分５１０Ｂは第２端５１０ｂを有している。第１の部分５１０ＡはＸ方向に延び、第２の部分５１０ＢはＹ方向に延びている。第３の部分５１０Ｃは、第１の部分５１０Ａにおける第１端５１０ａとは反対側の端部と、第２の部分５１０Ｂにおける第２端５１０ｂとは反対側の端部と接続している。図９では、第１の部分５１０Ａと第３の部分５１０Ｃの境界と、第２の部分５１０Ｂと第３の部分５１０Ｃの境界を、破線で示している。回路構成上、第１の部分５１０Ａは、第２の部分５１０Ｂよりも、第１の入出力ポート３により近い。

共振器導体部５５０は、第１の部分５５０Ａと第２の部分５５０Ｂと第３の部分５５０Ｃを含んでいる。第１の部分５５０Ａは第１端５５０ａを有し、第２の部分５５０Ｂは第２端５５０ｂを有している。第１の部分５５０ＡはＸ方向に延び、第２の部分５５０ＢはＹ方向に延びている。第３の部分５５０Ｃは、第１の部分５５０Ａにおける第１端５５０ａとは反対側の端部と、第２の部分５５０Ｂにおける第２端５５０ｂとは反対側の端部と接続している。図９では、第１の部分５５０Ａと第３の部分５５０Ｃの境界と、第２の部分５５０Ｂと第３の部分５５０Ｃの境界を、破線で示している。回路構成上、第１の部分５５０Ａは、第２の部分５５０Ｂよりも、第２の入出力ポート４により近い。

共振器導体部５１０の第２の部分５１０Ｂと共振器導体部５５０の第２の部分５５０Ｂは、所定の間隔を開けてＸ方向に隣接している。第２の部分５１０Ｂと第２の部分５５０Ｂの間隔は、共振器導体部５１０，５５０の各々の長さよりも小さい。

共振器導体部５２０は、第１の部分５２０Ａと第２の部分５２０Ｂと第３の部分５２０Ｃを含んでいる。第１の部分５２０Ａは第１端５２０ａを有し、第２の部分５２０Ｂは第２端５２０ｂを有している。第１の部分５２０ＡはＸ方向に延び、第２の部分５２０ＢはＹ方向に延びている。第３の部分５２０Ｃは、第１の部分５２０Ａにおける第１端５２０ａとは反対側の端部と、第２の部分５２０Ｂにおける第２端５２０ｂとは反対側の端部と接続している。図９では、第１の部分５２０Ａと第３の部分５２０Ｃの境界と、第２の部分５２０Ｂと第３の部分５２０Ｃの境界を、破線で示している。第１端５２０ａは、共振器導体部５１０の第２端５１０ｂの近傍に配置されている。

共振器導体部５４０は、第１の部分５４０Ａと第２の部分５４０Ｂと第３の部分５４０Ｃを含んでいる。第１の部分５４０Ａは第１端５４０ａを有し、第２の部分５４０Ｂは第２端５４０ｂを有している。第１の部分５４０ＡはＸ方向に延び、第２の部分５４０ＢはＹ方向に延びている。第３の部分５４０Ｃは、第１の部分５４０Ａにおける第１端５４０ａとは反対側の端部と、第２の部分５４０Ｂにおける第２端５４０ｂとは反対側の端部と接続している。図９では、第１の部分５４０Ａと第３の部分５４０Ｃの境界と、第２の部分５４０Ｂと第３の部分５４０Ｃの境界を、破線で示している。第１端５４０ａは、共振器導体部５５０の第２端５５０ｂの近傍に配置されている。

共振器導体部５２０の第１端５２０ａと共振器導体部５４０の第１端５４０ａは、所定の間隔を開けて隣接している。第１端５２０ａと第１端５４０ａの間隔は、共振器導体部５２０，５４０の各々の長さよりも十分に小さい。

共振器導体部５３０は、Ｘ方向に延びている。共振器導体部５３０の第１端５３０ａは、共振器導体部５２０の第２端５２０ｂの近傍に配置されている。共振器導体部５３０の第２端５３０ｂは、共振器導体部５４０の第２端５４０ｂの近傍に配置されている。

また、誘電体層３９には、５つのスルーホール列７Ｔの一部を構成する５つのスルーホール７Ｔ９が形成されている。５つのスルーホール７Ｔ９には、図８に示した５つのスルーホール７Ｔ８が接続されている。

誘電体層３９には、更に、５つのスルーホール列８Ｔの一部を構成する５つのスルーホール８Ｔ９が形成されている。５つのスルーホール８Ｔ９には、図８に示した５つのスルーホール８Ｔ８が接続されている。

誘電体層３９には、更に、複数のスルーホール列６３Ｔの一部を構成する複数のスルーホール６３Ｔ９が形成されている。図９において、スルーホール７Ｔ９，８Ｔ９以外の複数の円で表わされた複数のスルーホールは、全てスルーホール６３Ｔ９である。複数のスルーホール６３Ｔ９には、図８に示した複数のスルーホール６３Ｔ８が接続されている。

図１０は、１０層目ないし１７層目の誘電体層４０〜４７のパターン形成面を示している。誘電体層４０〜４７の各々には、５つのスルーホール列７Ｔの一部を構成する５つのスルーホール７Ｔ１０が形成されている。１０層目の誘電体層４０に形成された５つのスルーホール７Ｔ１０には、図９に示した５つのスルーホール７Ｔ９が接続されている。

誘電体層４０〜４７の各々には、更に、５つのスルーホール列８Ｔの一部を構成する５つのスルーホール８Ｔ１０が形成されている。１０層目の誘電体層４０に形成された５つのスルーホール８Ｔ１０には、図９に示した５つのスルーホール８Ｔ９が接続されている。

誘電体層４０〜４７の各々には、更に、複数のスルーホール列６３Ｔの一部を構成する複数のスルーホール６３Ｔ１０が形成されている。図１０において、スルーホール７Ｔ１０，８Ｔ１０以外の複数の円で表わされた複数のスルーホールは、全てスルーホール６３Ｔ１０である。１０層目の誘電体層４０に形成された複数のスルーホール６３Ｔ１０には、図９に示した複数のスルーホール６３Ｔ９が接続されている。

誘電体層４０〜４７では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

図１１は、１８層目の誘電体層４８のパターン形成面を示している。誘電体層４８のパターン形成面には、シールド６の第２の部分６２を構成する第２の導体層４８１が形成されている。第２の導体層４８１には、１７層目の誘電体層４７に形成されたスルーホール７Ｔ１０，８Ｔ１０，６３Ｔ１０が接続されている。

本実施の形態に係るバンドパスフィルタ１は、１層目の誘電体層３１のパターン形成面が本体２の第１の端面２Ａになるように、１層目ないし１８層目の誘電体層３１〜４８が積層されて構成される。１８層目の誘電体層４８におけるパターン形成面とは反対側の面は、本体２の第２の端面２Ｂになる。１層目ないし１８層目の誘電体層３１〜４８は、積層体２０を構成する。

共振器５１〜５５のそれぞれの共振器導体部５１０，５２０，５３０，５４０，５５０は、第１の方向すなわちＺ方向に関して、積層体２０内の同じ位置に配置されている。

第１の入出力ポート３を構成する導体層３１１は、スルーホール３１Ｔ１、導体層３２１およびスルーホール３２Ｔ１，３３Ｔ１，３４Ｔ１，３５Ｔ１を介して、図８に示した導体層３８１に接続されている。導体層３８１は、誘電体層３８を介して、図９に示した共振器導体部５１０における第１端５１０ａの近傍部分に対向している。図２に示したキャパシタＣ１は、導体層３８１と共振器導体部５１０と、これらの間の誘電体層３８とによって構成されている。

第２の入出力ポート４を構成する導体層３１２は、スルーホール３１Ｔ２、導体層３２２およびスルーホール３２Ｔ２，３３Ｔ２，３４Ｔ２，３５Ｔ２を介して、図８に示した導体層３８２に接続されている。導体層３８２は、誘電体層３８を介して、図９に示した共振器導体部５５０における第１端５５０ａの近傍部分に対向している。図２に示したキャパシタＣ２は、導体層３８２と共振器導体部５５０と、これらの間の誘電体層３８とによって構成されている。

図８に示した導体層３８３は、誘電体層３８を介して、共振器導体部５１０における第２端５１０ｂの近傍部分と、共振器導体部５２０における第１端５２０ａの近傍部分とに対向している。図２に示したキャパシタＣ１２は、導体層３８３と、共振器導体部５１０，５２０と、これらの間の誘電体層３８とによって構成されている。

図８に示した導体層３８４は、誘電体層３８を介して、共振器導体部５２０における第２端５２０ｂの近傍部分と、共振器導体部５３０における第１端５３０ａの近傍部分とに対向している。図２に示したキャパシタＣ２３は、導体層３８４と、共振器導体部５２０，５３０と、これらの間の誘電体層３８とによって構成されている。

図８に示した導体層３８５は、誘電体層３８を介して、共振器導体部５３０における第２端５３０ｂの近傍部分と、共振器導体部５４０における第２端５４０ｂの近傍部分とに対向している。図２に示したキャパシタＣ３４は、導体層３８５と、共振器導体部５３０，５４０と、これらの間の誘電体層３８とによって構成されている。

図８に示した導体層３８６は、誘電体層３８を介して、共振器導体部５４０における第１端５４０ａの近傍部分と、共振器導体部５５０における第２端５５０ｂの近傍部分とに対向している。図２に示したキャパシタＣ４５は、導体層３８６と、共振器導体部５４０，５５０と、これらの間の誘電体層３８とによって構成されている。

第１の仕切り部７の５つのスルーホール列７Ｔの各々は、スルーホール７Ｔ１，７Ｔ２，７Ｔ３，７Ｔ４，７Ｔ５，７Ｔ８，７Ｔ９，７Ｔ１０が、Ｚ方向に直列に接続されることによって構成されている。

図３ないし図１１に示した例では、第１の仕切り部７の一部が、共振器導体部５１０の第２の部分５１０Ｂと、共振器導体部５５０の第２の部分５５０Ｂとの間を通過するように延びて、第１の部分６１と第２の部分６２とに接している。

第２の仕切り部８の５つのスルーホール列８Ｔの各々は、スルーホール８Ｔ１，８Ｔ２，８Ｔ３，８Ｔ４，８Ｔ５，８Ｔ８，８Ｔ９，８Ｔ１０が、Ｚ方向に直列に接続されることによって構成されている。

接続部６３の複数のスルーホール列６３Ｔの各々は、スルーホール６３Ｔ１，６３Ｔ２，６３Ｔ３，６３Ｔ４，６３Ｔ５，６３Ｔ８，６３Ｔ９，６３Ｔ１０が、Ｚ方向に直列に接続されることによって構成されている。

本実施の形態では、回路構成上隣接していない共振器５１，５５が磁気結合し、回路構成上隣接していない共振器５２，５４が容量結合している。共振器５１と共振器５２は回路構成上隣接し、且つ容量結合している。また、共振器５５と共振器５４は回路構成上隣接し、且つ容量結合している。このような回路構成上の関係を有する共振器５１，５２，５４，５５の共振器導体部５１０，５２０，５４０，５５０は、以下のような物理的な関係を有している。

共振器５１，５５のそれぞれの共振器導体部５１０，５５０は、他の共振器の共振器導体部を介することなく物理的に隣接している。本実施の形態では特に、いずれもＹ方向に延びる共振器導体部５１０の第２の部分５１０Ｂと共振器導体部５５０の第２の部分５５０Ｂが、それらの間に他の共振器の共振器導体部を介することなく、Ｘ方向に物理的に隣接している。これにより、共振器５１，５５間の磁気結合が実現されている。

また、共振器５２，５４のそれぞれの共振器導体部５２０，５４０は、他の共振器の共振器導体部を介することなく物理的に隣接している。本実施の形態では特に、共振器導体部５２０の第１端５２０ａと、共振器導体部５４０の第１端５４０ａが、それらの間に他の共振器の共振器導体部を介することなく、小さい間隔を開けて隣接している。これにより、共振器５２，５４間の容量結合が実現されている。

また、共振器５１，５２のそれぞれの共振器導体部５１０，５２０は、他の共振器の共振器導体部を介することなく物理的に隣接している。これにより、共振器５１，５２間の容量結合を容易に実現することができる。

また、共振器５４，５５のそれぞれの共振器導体部５４０，５５０は、他の共振器の共振器導体部を介することなく物理的に隣接している。これにより、共振器５４，５５間の容量結合を容易に実現することができる。

次に、本実施の形態に係るバンドパスフィルタ１の作用および効果について説明する。バンドパスフィルタ１は、例えば、通過帯域が１０〜３０ＧＨｚの準ミリ波帯または３０〜３００ＧＨｚのミリ波帯に存在するように設計および構成される。

バンドパスフィルタ１は、回路構成上、第１の入出力ポート３と第２の入出力ポート４の間に第１の入出力ポート３側から順に配置された共振器５１，５２，５３，５４，５５を備えている。共振器５１〜５５は、回路構成上隣接する２つの共振器が電磁結合、特に容量結合するように構成されている。

バンドパスフィルタ１は、シールド６を備えている。シールド６は、バンドパスフィルタ１の周囲へ電磁波が放射されることを防止する機能を有する。本実施の形態では、シールド６とその内側の誘電体によって導波管に似た構造が形成されることによって、１つ以上の導波管モードが生じ得る。この１つ以上の導波管モードの共振周波数は、通常、バンドパスフィルタ１の通過帯域よりも高い周波数領域に存在する。もし、共振周波数が最も低い導波管モードすなわち最低次導波管モードの共振周波数が、バンドパスフィルタ１の通過帯域に比較的近いと、最低次導波管モードの共振周波数における不要な共振によって、通過帯域よりも高い周波数領域における減衰特性が悪化するという問題が生じる。

本実施の形態に係るバンドパスフィルタ１は、第１および第２の仕切り部７，８を備えることによって、上記の問題の発生を防止している。以下、これについて詳しく説明する。まず、第１および第２の仕切り部７，８が無いと仮定すると、最低次導波管モードの共振周波数は、シールド６で囲まれた空間の形状に依存する。一般的に、この空間が大きいほど、最低次導波管モードの共振周波数は低くなる。

これに対し、本実施の形態では、第１および第２の仕切り部７，８によって、シールド６で囲まれた空間が、複数の空間に仕切られる。本実施の形態では特に、第１の仕切り部７によって、シールド６で囲まれた空間が、共振器導体部５１０が存在する空間と、共振器導体部５５０が存在する空間とに仕切られる。

本実施の形態では、最低次導波管モードの共振周波数は、第１および第２の仕切り部７，８によって仕切られた複数の空間の各々の形状に依存する。この複数の空間の各々は、第１および第２の仕切り部７，８が無いと仮定したときのシールド６で囲まれた空間よりも小さい。そのため、本実施の形態によれば、第１および第２の仕切り部７，８が無い場合に比べて、最低次導波管モードの共振周波数を高くすることができる。これにより、本実施の形態に係るバンドパスフィルタ１によれば、最低次導波管モードによって通過帯域よりも高い周波数領域における減衰特性が悪化することを防止することができる。

また、本実施の形態では、回路構成上隣接していない１段目の共振器５１と５段目の共振器５５が磁気結合している。これにより、本実施の形態によれば、挿入損失の周波数特性において、通過帯域よりも低く通過帯域に近い周波数領域である第１の通過帯域近傍領域と、通過帯域よりも高く通過帯域に近い周波数領域である第２の通過帯域近傍領域の少なくとも一方に、減衰極を生じさせることができる。なお、通過帯域は、例えば、挿入損失の最小値から３ｄＢだけ挿入損失が大きくなる２つの周波数の間の周波数帯域である。

本実施の形態では特に、１段目の共振器５１と５段目の共振器５５の間の磁気結合は、第１の通過帯域近傍領域に減衰極を生じさせる。

また、本実施の形態では、回路構成上隣接していない２段目の共振器５２と４段目の共振器５４が容量結合している。これにより、本実施の形態によれば、第２の通過帯域近傍領域に減衰極を生じさせることができる。

これらのことから、本実施の形態によれば、５つの共振器５１〜５５とシールド６を含み、良好な特性を有するバンドパスフィルタ１を実現することができる。本実施の形態におけるバンドパスフィルタ１の良好な特性とは、具体的には、第１の通過帯域近傍領域と第２の通過帯域近傍領域の両方において挿入損失が急峻に変化することと、最低次導波管モードに起因した減衰特性の悪化が抑制されていることである。

また、本実施の形態では、第１の仕切り部７は、その少なくとも一部が共振器導体部５１０と共振器導体部５５０の間を通過するように配置されている。共振器導体部５１０と共振器導体部５５０は、回路構成上隣接していないが磁気結合している共振器５１と共振器５５を構成している。共振器５１，５５間の磁気結合は、回路構成上隣接する２つの共振器間の電磁結合よりも弱くてよい。そのため、本実施の形態では、第１の仕切り部７を、その少なくとも一部が共振器導体部５１０と共振器導体部５５０の間を通過するように配置しながら、共振器５１，５５を磁気結合させることができる。これにより、本実施の形態によれば、第１の仕切り部７を設けて最低次導波管モードに起因した減衰特性の悪化を抑制することと、共振器５１，５５を磁気結合させて減衰極を生じさせることとを両立させて、バンドパスフィルタ１の良好な特性を実現することができる。

ところで、本実施の形態における５つの共振器５１〜５５の各々は、１／２波長共振器である。この場合、共振器導体部５１０，５２０，５３０，５４０，５５０の各々は、通過帯域を決定する基本共振周波数の基本共振モードの他に、基本共振周波数の２倍の共振周波数の高調波共振モードを有する場合がある。高調波共振モードは、通過帯域よりも高い周波数領域における減衰特性を悪化させるおそれがある。

これに対し、本実施の形態に係るバンドパスフィルタ１では、ノッチフィルタ部によって、基本共振周波数の２倍の共振周波数の信号を減衰させることが可能である。これにより、本実施の形態によれば、高調波共振モードに起因した減衰特性の悪化を抑制することができる。

また、本実施の形態では、前述の回路構成上の関係を有する共振器５１，５２，５４，５５の共振器導体部５１０，５２０，５４０，５５０が、前述の物理的な関係を有するように構成されている。これにより、本実施の形態によれば、２つの飛び越し結合を有し、且つ簡単な構造のバンドパスフィルタ１を実現することができる。

次に、本実施の形態に係るバンドパスフィルタ１の特性の一例と、第１の比較例のバンドパスフィルタの特性の一例を示す。第１の比較例のバンドパスフィルタは、バンドパスフィルタ１から第１の仕切り部７を除いた構成を有している。

図１２は、本実施の形態に係るバンドパスフィルタ１の挿入損失の周波数特性の一例を示している。図１３は、第１の比較例のバンドパスフィルタの挿入損失の周波数特性の一例を示している。図１２および図１３に示した特性は、シミュレーションによって求めたものである。図１２および図１３において、横軸は周波数を示し、縦軸は挿入損失を示している。図１２および図１３に示した例では、バンドパスフィルタ１および第１の比較例のバンドパスフィルタの通過帯域は、約２６〜３０ＧＨｚであり、通過帯域の中心周波数は、約２８ＧＨｚである。

シミュレーションにおけるバンドパスフィルタ１では、第１の仕切り部７の存在を前提として、図１２に示したように第１の通過帯域近傍領域と第２の通過帯域近傍領域の両方に減衰極が生じるように、２つの飛び越し結合の大きさが調整されている。第１の通過帯域近傍領域は、約２４〜２６ＧＨｚの周波数領域である。第２の通過帯域近傍領域は、約３０〜３２ＧＨｚの周波数領域である。図１３に示した第１の比較例のバンドパスフィルタの特性では、第１の通過帯域近傍領域には減衰極は無く、第２の通過帯域近傍領域における減衰極における挿入損失はバンドパスフィルタ１に比べて小さくなっている。これは、第１の比較例のバンドパスフィルタでは、第１の仕切り部７を除いたことにより、共振器５１，５５間の磁気結合の大きさが、バンドパスフィルタ１において調整された大きさからずれたためである。

また、図１３に示した第１の比較例のバンドパスフィルタの特性では、約４０ＧＨｚにおいて挿入損失が極端に小さくなるピークが存在している。これは、約４０ＧＨｚにおいて最低次導波管モードによる不要な共振が生じているためと考えられる。図１２に示したバンドパスフィルタ１の特性では、図１３に示した特性において生じているようなピークは存在せず、図１３に示した特性に比べて、通過帯域よりも高い周波数領域における減衰特性は良好である。

また、図１２に示したバンドパスフィルタ１の特性では、約５５ＧＨｚにおける挿入損失が大きくなっている。これは、ノッチフィルタ部の作用によるものである。

図１２から、本実施の形態に係るバンドパスフィルタ１によれば、第１の通過帯域近傍領域と第２の通過帯域近傍領域の両方において挿入損失が急峻に変化し、且つ最低次導波管モードに起因した減衰特性の悪化が抑制された良好な特性を実現できることが分かる。

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。始めに、図１４および図１５を参照して、本実施の形態に係るバンドパスフィルタの構成について説明する。図１４は、本実施の形態に係るバンドパスフィルタの構造を示す斜視図である。図１５は、本実施の形態に係るバンドパスフィルタの回路構成を示す回路図である。

本実施の形態に係るバンドパスフィルタ１００は、本体２と、第１の入出力ポート３および第２の入出力ポート４と、３つ以上の共振器と、シールド６と、仕切り部１０７と、結合調整部１０８とを備えている。本体２は、積層体２０を含んでいる。

３つ以上の共振器は、回路構成上、第１の入出力ポート３と第２の入出力ポート４の間に設けられている。本実施の形態では、３つ以上の共振器は、６つの共振器１５１，１５２，１５３，１５４，１５５，１５６である。６つの共振器１５１，１５２，１５３，１５４，１５５，１５６は、回路構成上、第１の入出力ポート３側からこの順に配置されている。６つの共振器１５１〜１５６は、回路構成上隣接する２つの共振器が電磁結合するように構成されている。具体的に説明すると、共振器１５１〜１５６は、共振器１５１，１５２が回路構成上隣接して電磁結合し、共振器１５２，１５３が回路構成上隣接して電磁結合し、共振器１５３，１５４が回路構成上隣接して電磁結合し、共振器１５４，１５５が回路構成上隣接して電磁結合し、共振器１５５，１５６が回路構成上隣接して電磁結合するように構成されている。また、本実施の形態では特に、回路構成上隣接する２つの共振器の間の電磁結合は、容量結合である。また、本実施の形態では特に、共振器１５１〜１５６の各々は、両端開放型共振器であり且つ１／２波長共振器である。

シールド６の第１の部分６１、第２の部分６２および接続部６３は、６つの共振器１５１〜１５６を囲むように配置されている。第１の部分６１は、積層体２０の主要部２１の第１の端面２１ａに配置された第１の導体層１３１３によって構成されている。第２の部分６２は、積層体２０の主要部２１の第２の端面２１ｂに配置された第２の導体層１５２１によって構成されている。

バンドパスフィルタ１００は、共振器１５１，１５２間の容量結合を実現するキャパシタＣ１１２と、共振器１５２，１５３間の容量結合を実現するキャパシタＣ１２３と、共振器１５３，１５４間の容量結合を実現するキャパシタＣ１３４と、共振器１５４，１５５間の容量結合を実現するキャパシタＣ１４５と、共振器１５５，１５６間の容量結合を実現するキャパシタＣ１５６とを備えている。

本実施の形態では、６つの共振器１５１〜１５６のうち回路構成上第１の入出力ポート３に対して２番目に近い共振器１５２と、６つの共振器１５１〜１５６のうち回路構成上第２の入出力ポート４に対して２番目に近い共振器１５５は、回路構成上隣接していないが磁気結合している。共振器１５２は、本発明における第１の共振器に対応する。共振器１５５は、本発明における第２の共振器に対応する。

また、本実施の形態では、６つの共振器１５１〜１５６のうち回路構成上第１の入出力ポート３に最も近い共振器１５１と、６つの共振器１５１〜１５６のうち回路構成上第２の入出力ポート４に最も近い共振器１５６は、回路構成上隣接していないが容量結合している。図１５において、符号Ｃ１１６を付したキャパシタの記号は、共振器１５１，１５６間の容量結合を表している。

バンドパスフィルタ１００は、更に、第１の入出力ポート３と共振器１５１との間に設けられたキャパシタＣ１０１と、第２の入出力ポート４と共振器１５６との間に設けられたキャパシタＣ１０２とを備えている。

バンドパスフィルタ１００は、更に、第１の実施の形態と同様に、２つの線路９１，９２を備えている。

共振器１５１は、導体よりなる共振器導体部１５１０を有している。共振器１５２は、導体よりなる共振器導体部１５２０を有している。共振器１５３は、導体よりなる共振器導体部１５３０を有している。共振器１５４は、導体よりなる共振器導体部１５４０を有している。共振器１５５は、導体よりなる共振器導体部１５５０を有している。共振器１５６は、導体よりなる共振器導体部１５６０を有している。共振器導体部１５２０は、本発明における第１の共振器導体部に対応する。共振器導体部１５５０は、本発明における第２の共振器導体部に対応する。

共振器導体部１５１０，１５２０，１５３０，１５４０，１５５０，１５６０の各々は、第１の方向すなわちＺ方向と交差する方向に延びている。本実施の形態では特に、共振器導体部１５１０，１５２０，１５３０，１５４０，１５５０，１５６０の各々は、第１の方向すなわちＺ方向に直交する方向に延びている。

共振器導体部１５１０，１５２０，１５３０，１５４０，１５５０，１５６０の各々は、互いに反対側に位置する第１端と第２端を有している。前述のように、共振器１５１〜１５６の各々は、両端開放型共振器である。そのため、共振器導体部１５１０，１５２０，１５３０，１５４０，１５５０，１５６０の各々の第１端と第２端は、いずれも開放されている。共振器導体部１５１０，１５２０，１５３０，１５４０，１５５０，１５６０の各々は、バンドパスフィルタ１００の通過帯域の中心周波数に対応する波長の１／２またはそれに近い長さを有している。

仕切り部１０７は、その少なくとも一部が共振器導体部１５２０と共振器導体部１５５０の間を通過するように延びて、第１の部分６１と第２の部分６２とに接している。本実施の形態では特に、仕切り部１０７は、第１の方向すなわちＺ方向に延びている。また、仕切り部１０７は、第１の部分６１と第２の部分６２を最短経路で接続している。すなわち、仕切り部１０７のＺ方向の長さは、第１の部分６１と第２の部分６２の間の距離と等しい。

また、仕切り部１０７は、主要部２１を構成する２つ以上の誘電体層を貫通している。本実施の形態では、仕切り部１０７は、それぞれ主要部２１を構成する２つ以上の誘電体層を貫通する複数のスルーホール列１０７Ｔと、導体層１０７Ｃとを含んでいる。複数のスルーホール列１０７Ｔは、本発明における第１のスルーホール列に対応する。図１４では、個々のスルーホール列１０７Ｔを円柱で表している。複数のスルーホール列１０７Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。複数のスルーホール列１０７Ｔの各々は、Ｚ方向に延びている。また、複数のスルーホール列１０７Ｔは、Ｙ方向に並ぶように配列されている。本実施の形態では、スルーホール列１０７Ｔの数は７である。

結合調整部１０８は、共振器１５１，１５６間の容量結合の大きさを調整するためのものである。結合調整部１０８は、それぞれ主要部２１を構成する２つ以上の誘電体層を貫通する複数のスルーホール列１０８Ｔを含んでいる。図１４では、個々のスルーホール列１０８Ｔを円柱で表している。複数のスルーホール列１０８Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。複数のスルーホール列１０８Ｔの各々は、Ｚ方向に延びて、第１の部分６１と第２の部分６２とに接している。また、複数のスルーホール列１０８Ｔは、共振器導体部１５１０の第２端と共振器導体部１５６０の第２端の近傍において、Ｙ方向に並ぶように配列されている。本実施の形態では、スルーホール列１０８Ｔの数は２である。

シールド６の接続部６３は、それぞれ主要部２１を構成する２つ以上の誘電体層を貫通する複数のスルーホール列１６３Ｔを含んでいる。複数のスルーホール列１６３Ｔは、本発明における第２のスルーホール列に対応する。図１４では、個々のスルーホール列１６３Ｔを円柱で表している。図１４において、７つのスルーホール列１０７Ｔと２つのスルーホール列１０８Ｔ以外の複数の円柱で表わされた複数のスルーホール列は、全てスルーホール列１６３Ｔである。複数のスルーホール列１６３Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。複数のスルーホール列１６３Ｔの各々は、Ｚ方向に延びている。

次に、図１６ないし図２４を参照して、本実施の形態における積層体２０を構成する複数の誘電体層と、この複数の誘電体層に形成された複数の導体層および複数のスルーホールの構成の一例について説明する。この例では、積層体２０は、積層された２２層の誘電体層を有している。この２２層の誘電体層を、下から順に１層目ないし２２層目の誘電体層と呼ぶ。また、１層目ないし２２層目の誘電体層を符号１３１〜１５２で表す。主要部２１は、１層目ないし２１層目の誘電体層１３１〜１５１によって構成されている。被覆部２２は、２２層目の誘電体層１５２によって構成されている。図１６ないし図２３において、複数の円は複数のスルーホールを表している。

図１６は、１層目の誘電体層１３１のパターン形成面を示している。誘電体層１３１のパターン形成面には、第１の入出力ポート３を構成する導体層１３１１と、第２の入出力ポート４を構成する導体層１３１２と、シールド６の第１の部分６１を構成する第１の導体層１３１３とが形成されている。

また、誘電体層１３１には、導体層１３１１に接続されたスルーホール１３１Ｔ１と、導体層１３１２に接続されたスルーホール１３１Ｔ２とが形成されている。誘電体層１３１には、更に、７つのスルーホール列１０７Ｔの一部を構成する７つのスルーホール１０７Ｔ１と、２つのスルーホール列１０８Ｔの一部を構成する２つのスルーホール１０８Ｔ１と、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ１が形成されている。図１６において、スルーホール１３１Ｔ１，１３１Ｔ２，１０７Ｔ１，１０８Ｔ１以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ１である。スルーホール１０７Ｔ１，１０８Ｔ１，１６３Ｔ１は、第１の導体層１３１３に接続されている。

図１７は、２層目および３層目の誘電体層１３２，１３３のパターン形成面を示している。誘電体層１３２，１３３の各々には、スルーホール１３２Ｔ１，１３２Ｔ２が形成されている。２層目の誘電体層１３２に形成されたスルーホール１３２Ｔ１，１３２Ｔ２には、それぞれ、図１６に示したスルーホール１３１Ｔ１，１３１Ｔ２が接続されている。

誘電体層１３２，１３３の各々には、更に、７つのスルーホール列１０７Ｔの一部を構成する７つのスルーホール１０７Ｔ２が形成されている。２層目の誘電体層１３２に形成された７つのスルーホール１０７Ｔ２には、図１６に示した７つのスルーホール１０７Ｔ１が接続されている。

誘電体層１３２，１３３の各々には、更に、２つのスルーホール列１０８Ｔの一部を構成する２つのスルーホール１０８Ｔ２が形成されている。２層目の誘電体層１３２に形成された２つのスルーホール１０８Ｔ２には、図１６に示した２つのスルーホール１０８Ｔ２が接続されている。

誘電体層１３２，１３３の各々には、更に、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ２が形成されている。図１７において、スルーホール１３２Ｔ１，１３２Ｔ２，１０７Ｔ２，１０８Ｔ２以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ２である。２層目の誘電体層１３２に形成された複数のスルーホール１６３Ｔ２には、図１６に示した複数のスルーホール１６３Ｔ１が接続されている。

誘電体層１３２，１３３では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

図１８は、４層目の誘電体層１３４のパターン形成面を示している。誘電体層１３４のパターン形成面には、線路９１を構成する導体層１３４１と、線路９２を構成する導体層１３４２が形成されている。導体層１３４１，１３４２の各々は、互いに反対側に位置する第１端と第２端を有している。導体層１３４１における第１端の近傍部分には、３層目の誘電体層１３３に形成されたスルーホール１３２Ｔ１が接続されている。導体層１３４２における第１端の近傍部分には、３層目の誘電体層１３３に形成されたスルーホール１３２Ｔ２が接続されている。導体層１３４１における第２端の近傍の一部と、導体層１３４２における第２端の近傍の一部は、誘電体層１３１，１３２，１３３を介して、図１６に示した導体層１３１３に対向している。

また、誘電体層１３４には、導体層１３４１における第１端の近傍部分に接続されたスルーホール１３４Ｔ１と、導体層１３４２における第１端の近傍部分に接続されたスルーホール１３４Ｔ２とが形成されている。

誘電体層１３４には、更に、７つのスルーホール列１０７Ｔの一部を構成する７つのスルーホール１０７Ｔ４が形成されている。７つのスルーホール１０７Ｔ４には、３層目の誘電体層１３３に形成された７つのスルーホール１０７Ｔ２が接続されている。

誘電体層１３４には、更に、２つのスルーホール列１０８Ｔの一部を構成する２つのスルーホール１０８Ｔ４が形成されている。２つのスルーホール１０８Ｔ４には、３層目の誘電体層１３３に形成された２つのスルーホール１０８Ｔ２が接続されている。

誘電体層１３４には、更に、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ４が形成されている。図１８において、スルーホール１３４Ｔ１，１３４Ｔ２，１０７Ｔ４，１０８Ｔ４以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ４である。複数のスルーホール１６３Ｔ４には、３層目の誘電体層１３３に形成された複数のスルーホール１６３Ｔ２が接続されている。

図１９は、５層目ないし９層目の誘電体層１３５〜１３９のパターン形成面を示している。誘電体層１３５〜１３９の各々には、スルーホール１３５Ｔ１，１３５Ｔ２が形成されている。５層目の誘電体層１３５に形成されたスルーホール１３５Ｔ１，１３５Ｔ２には、それぞれ、図１８に示したスルーホール１３４Ｔ１，１３４Ｔ２が接続されている。

誘電体層１３５〜１３９の各々には、更に、７つのスルーホール列７Ｔの一部を構成する７つのスルーホール１０７Ｔ５が形成されている。５層目の誘電体層１３５に形成された７つのスルーホール１０７Ｔ５には、図１８に示した７つのスルーホール１０７Ｔ４が接続されている。

誘電体層１３５〜１３９の各々には、更に、２つのスルーホール列１０８Ｔの一部を構成する２つのスルーホール１０８Ｔ５が形成されている。５層目の誘電体層１３５に形成された２つのスルーホール１０８Ｔ５には、図１８に示した２つのスルーホール１０８Ｔ４が接続されている。

誘電体層１３５〜１３９の各々には、更に、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ５が形成されている。図１９において、スルーホール１３５Ｔ１，１３５Ｔ２，１０７Ｔ５，１０８Ｔ５以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ５である。５層目の誘電体層１３５に形成された複数のスルーホール１６３Ｔ５には、図１８に示した複数のスルーホール１６３Ｔ４が接続されている。

誘電体層１３５〜１３９では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

図２０は、１０層目の誘電体層１４０のパターン形成面を示している。誘電体層１４０のパターン形成面には、図１５に示したキャパシタＣ１０１を構成するための導体層１４０１と、図１５に示したキャパシタＣ１０２を構成するための導体層１４０２とが形成されている。導体層１４０１には、９層目の誘電体層１３９に形成されたスルーホール１３５Ｔ１が接続されている。導体層１４０２には、９層目の誘電体層１３９に形成されたスルーホール１３５Ｔ２が接続されている。

誘電体層１４０のパターン形成面には、更に、それぞれ図１５に示したキャパシタＣ１１２，Ｃ１２３，Ｃ１３４，Ｃ１４５，Ｃ１５６を構成するための導体層１４０３，１４０４，１４０５，１４０６，１４０７が形成されている。

また、誘電体層１４０には、７つのスルーホール列１０７Ｔの一部を構成する７つのスルーホール１０７Ｔ１０が形成されている。７つのスルーホール１０７Ｔ１０には、９層目の誘電体層１３９に形成された７つのスルーホール１０７Ｔ５が接続されている。

誘電体層１４０には、更に、２つのスルーホール列１０８Ｔの一部を構成する２つのスルーホール１０８Ｔ１０が形成されている。２つのスルーホール１０８Ｔ１０には、９層目の誘電体層１３９に形成された２つのスルーホール１０８Ｔ５が接続されている。

誘電体層１４０には、更に、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ１０が形成されている。図２０において、スルーホール１０７Ｔ１０，１０８Ｔ１０以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ０である。複数のスルーホール１６３Ｔ１０には、９層目の誘電体層１３９に形成された複数のスルーホール１６３Ｔ５が接続されている。

図２１は、１１層目の誘電体層１４１のパターン形成面を示している。誘電体層１４１には、７つのスルーホール列１０７Ｔの一部を構成する７つのスルーホール１０７Ｔ１１が形成されている。７つのスルーホール１０７Ｔ１１には、図２０に示した７つのスルーホール１０７Ｔ１０が接続されている。

誘電体層１４１には、更に、２つのスルーホール列１０８Ｔの一部を構成する２つのスルーホール１０８Ｔ１１が形成されている。２つのスルーホール１０８Ｔ１１には、図２０に示した２つのスルーホール１０８Ｔ１０が接続されている。

誘電体層１４１には、更に、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ１１が形成されている。図２１において、スルーホール１０７Ｔ１１，１０８Ｔ１１以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ１１である。複数のスルーホール１６３Ｔ１１には、図２０に示した複数のスルーホール１６３Ｔ１０が接続されている。

図２２は、１２層目の誘電体層１４２のパターン形成面を示している。誘電体層１４２のパターン形成面には、共振器導体部１５１０，１５２０，１５３０，１５４０，１５５０，１５６０が形成されている。

共振器導体部１５１０は、互いに反対側に位置する第１端１５１０ａと第２端１５１０ｂを有している。共振器導体部１５２０は、互いに反対側に位置する第１端１５２０ａと第２端１５２０ｂを有している。共振器導体部１５３０は、互いに反対側に位置する第１端１５３０ａと第２端１５３０ｂを有している。共振器導体部１５４０は、互いに反対側に位置する第１端１５４０ａと第２端１５４０ｂを有している。共振器導体部１５５０は、互いに反対側に位置する第１端１５５０ａと第２端１５５０ｂを有している。共振器導体部１５６０は、互いに反対側に位置する第１端１５６０ａと第２端１５６０ｂを有している。

共振器導体部１５１０，１５６０の各々は、Ｘ方向に延びている。また、共振器導体部１５１０，１５６０は、それらと交差してＸ方向に延びる１つの直線が存在する位置関係で配置されている。共振器導体部１５１０の第２端１５１０ｂと共振器導体部１５６０の第２端１５６０ｂは、所定の間隔を開けて隣接している。第２端１５１０ｂと第２端１５６０ｂの間隔は、共振器導体部１５１０，１５６０の各々の長さよりも十分に小さい。

共振器導体部１５２０，１５５０の各々は、Ｙ方向に延びている。また、共振器導体部１５２０，１５５０は、所定の間隔を開けてＸ方向に隣接している。共振器導体部１５２０，１５５０の間隔は、共振器導体部１５２０，１５５０の各々の長さよりも小さい。

共振器導体部１５２０の第１端１５２０ａは、共振器導体部１５１０の第２端１５１０ｂの近傍に配置されている。共振器導体部１５５０の第１端１５５０ａは、共振器導体部１５６０の第２端１５６０ｂの近傍に配置されている。

共振器導体部１５３０は、第１の部分１５３０Ａと第２の部分１５３０Ｂと第３の部分１５３０Ｃを含んでいる。第１の部分１５３０Ａは第１端１５３０ａを有し、第２の部分１５３０Ｂは第２端１５３０ｂを有している。第１の部分１５３０ＡはＸ方向に延び、第２の部分１５３０ＢはＹ方向に延びている。第３の部分１５３０Ｃは、第１の部分１５３０Ａにおける第１端１５３０ａとは反対側の端部と、第２の部分１５３０Ｂにおける第２端１５３０ｂとは反対側の端部と接続している。図２２では、第１の部分１５３０Ａと第３の部分１５３０Ｃの境界と、第２の部分１５３０Ｂと第３の部分１５３０Ｃの境界を、破線で示している。第１端１５３０ａは、共振器導体部１５２０の第２端１５２０ｂの近傍に配置されている。

共振器導体部１５４０は、第１の部分１５４０Ａと第２の部分１５４０Ｂと第３の部分１５４０Ｃを含んでいる。第１の部分１５４０Ａは第１端１５４０ａを有し、第２の部分１５４０Ｂは第２端１５４０ｂを有している。第１の部分１５４０ＡはＸ方向に延び、第２の部分１５４０ＢはＹ方向に延びている。第３の部分１５４０Ｃは、第１の部分１５４０Ａにおける第１端１５４０ａとは反対側の端部と、第２の部分１５４０Ｂにおける第２端１５４０ｂとは反対側の端部と接続している。図２２では、第１の部分１５４０Ａと第３の部分１５４０Ｃの境界と、第２の部分１５４０Ｂと第３の部分１５４０Ｃの境界を、破線で示している。第１端１５４０ａは、共振器導体部１５５０の第２端１５５０ｂの近傍に配置されている。

共振器導体部１５３０の第１端１５３０ａと共振器導体部１５４０の第１端１５４０ａは、所定の間隔を開けて隣接している。

誘電体層１４２のパターン形成面には、更に、仕切り部１０７の一部を構成する導体層１０７Ｃが形成されている。導体層１０７Ｃは、共振器導体部１５２０と共振器導体部１５５０の間に位置して、Ｙ方向に延びている。

また、誘電体層１４２には、７つのスルーホール列１０７Ｔの一部を構成する７つのスルーホール１０７Ｔ１２が形成されている。７つのスルーホール１０７Ｔ１２は、導体層１０７Ｃに接続されている。また、７つのスルーホール１０７Ｔ１２には、図２１に示した７つのスルーホール７Ｔ１１が接続されている。

誘電体層１４２には、更に、２つのスルーホール列１０８Ｔの一部を構成する２つのスルーホール１０８Ｔ１２が形成されている。２つのスルーホール１０８Ｔ１２には、図２１に示した２つのスルーホール１０８Ｔ１２が接続されている。

誘電体層１４２には、更に、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ１２が形成されている。図２２において、スルーホール１０７Ｔ１２，１０８Ｔ１２以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ１２である。複数のスルーホール１６３Ｔ１２には、図２１に示した複数のスルーホール１６３Ｔ１１が接続されている。

図２３は、１３層目ないし２１層目の誘電体層１４３〜１５１のパターン形成面を示している。誘電体層１４３〜１５１の各々には、７つのスルーホール列１０７Ｔの一部を構成する７つのスルーホール１０７Ｔ１３が形成されている。１３層目の誘電体層１４３に形成された７つのスルーホール１０７Ｔ１３には、図２２に示した７つのスルーホール１０７Ｔ１２が接続されている。

誘電体層１４３〜１５１の各々には、更に、２つのスルーホール列１０８Ｔの一部を構成する２つのスルーホール１０８Ｔ１３が形成されている。１３層目の誘電体層１４３に形成された２つのスルーホール１０８Ｔ１３には、図２２に示した２つのスルーホール１０８Ｔ１２が接続されている。

誘電体層１４３〜１５１の各々には、更に、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ１３が形成されている。図２３において、スルーホール１０７Ｔ１３，１０８Ｔ１３以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ１３である。１３層目の誘電体層１４３に形成された複数のスルーホール１６３Ｔ１３には、図２２に示した複数のスルーホール１６３Ｔ１２が接続されている。

誘電体層１４３〜１５１では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

図２４は、２２層目の誘電体層１５２のパターン形成面を示している。誘電体層１５２のパターン形成面には、シールド６の第２の部分６２を構成する第２の導体層１５２１が形成されている。第２の導体層１５２１には、２１層目の誘電体層１５１に形成されたスルーホール１０７Ｔ１３，１０８Ｔ１３，１６３Ｔ１３が接続されている。

本実施の形態に係るバンドパスフィルタ１００は、１層目の誘電体層１３１のパターン形成面が本体２の第１の端面２Ａになるように、１層目ないし２２層目の誘電体層１３１〜１５２が積層されて構成される。２２層目の誘電体層１５２におけるパターン形成面とは反対側の面は、本体２の第２の端面２Ｂになる。１層目ないし２２層目の誘電体層１３１〜１５２は、積層体２０を構成する。

共振器１５１〜１５６のそれぞれの共振器導体部１５１０，１５２０，１５３０，１５４０，１５５０，１５６０は、第１の方向すなわちＺ方向に関して、積層体２０内の同じ位置に配置されている。

第１の入出力ポート３を構成する導体層１３１１は、スルーホール１３１Ｔ１，１３２Ｔ１，１３４Ｔ１，１３５Ｔ１を介して、図２０に示した導体層１４０１に接続されている。導体層１４０１は、誘電体層１４０，１４１を介して、図２２に示した共振器導体部１５１０における第１端１５１０ａの近傍部分に対向している。図１５に示したキャパシタＣ１０１は、導体層１４０１と共振器導体部１５１０と、これらの間の誘電体層１４０，１４１とによって構成されている。

第２の入出力ポート４を構成する導体層１３１２は、スルーホール１３１Ｔ２，１３２Ｔ２，１３４Ｔ２，１３５Ｔ２を介して、図２０に示した導体層１４０２に接続されている。導体層１４０２は、誘電体層１４０，１４１を介して、図２２に示した共振器導体部１５６０における第１端１５６０ａの近傍部分に対向している。図１５に示したキャパシタＣ１０２は、導体層１４０２と共振器導体部１５６０と、これらの間の誘電体層１４０，１４１とによって構成されている。

図２０に示した導体層１４０３は、誘電体層１４０，１４１を介して、共振器導体部１５１０における第２端１５１０ｂの近傍部分と、共振器導体部１５２０における第１端１５２０ａの近傍部分とに対向している。図１５に示したキャパシタＣ１１２は、導体層１４０３と、共振器導体部１５１０，１５２０と、これらの間の誘電体層１４０，１４１とによって構成されている。

図２０に示した導体層１４０４は、誘電体層１４０，１４１を介して、共振器導体部１５２０における第２端１５２０ｂの近傍部分と、共振器導体部１５３０における第１端１５３０ａの近傍部分とに対向している。図１５に示したキャパシタＣ１２３は、導体層１４０４と、共振器導体部１５２０，１５３０と、これらの間の誘電体層１４０，１４１とによって構成されている。

図２０に示した導体層１４０５は、誘電体層１４０，１４１を介して、共振器導体部１５３０における第１端１５３０ａの近傍部分と、共振器導体部１５４０における第１端１５４０ａの近傍部分とに対向している。図１５に示したキャパシタＣ１３４は、導体層１４０５と、共振器導体部１５３０，１５４０と、これらの間の誘電体層１４０，１４１とによって構成されている。

図２０に示した導体層１４０６は、誘電体層１４０，１４１を介して、共振器導体部１５４０における第１端１５４０ａの近傍部分と、共振器導体部１５５０における第２端１５５０ｂの近傍部分とに対向している。図１５に示したキャパシタＣ１４５は、導体層１４０６と、共振器導体部１５４０，１５５０と、これらの間の誘電体層１４０，１４１とによって構成されている。

図２０に示した導体層１４０７は、誘電体層１４０，１４１を介して、共振器導体部１５５０における第１端１５５０ａの近傍部分と、共振器導体部１５６０における第２端１５６０ｂの近傍部分とに対向している。図１５に示したキャパシタＣ１５６は、導体層１４０７と、共振器導体部１５５０，１５６０と、これらの間の誘電体層１４０，１４１とによって構成されている。

仕切り部１０７の７つのスルーホール列１０７Ｔの各々は、スルーホール１０７Ｔ１，１０７Ｔ２，１０７Ｔ４，１０７Ｔ５，１０７Ｔ１０，１０７Ｔ１１，１０７Ｔ１２，１０７Ｔ１３が、Ｚ方向に直列に接続されることによって構成されている。

図１６ないし図２４に示した例では、仕切り部１０７は、共振器導体部１５２０と共振器導体部１５５０の間を通過するように延びて、第１の部分６１と第２の部分６２とに接している。

結合調整部１０８の２つのスルーホール列１０８Ｔの各々は、スルーホール１０８Ｔ１，１０８Ｔ２，１０８Ｔ４，１０８Ｔ５，１０８Ｔ１０，１０８Ｔ１１，１０８Ｔ１２，１０８Ｔ１３が、Ｚ方向に直列に接続されることによって構成されている。

接続部１６３の複数のスルーホール列１６３Ｔの各々は、スルーホール１６３Ｔ１，１６３Ｔ２，１６３Ｔ４，１６３Ｔ５，１６３Ｔ１０，１６３Ｔ１２，１６３Ｔ１３が、Ｚ方向に直列に接続されることによって構成されている。

本実施の形態では、回路構成上隣接していない共振器１５２，１５５が磁気結合し、回路構成上隣接していない共振器１５１，１５６が容量結合している。共振器１５２と共振器１５１は回路構成上隣接し、且つ容量結合している。また、共振器１５５と共振器１５６は回路構成上隣接し、且つ容量結合している。このような回路構成上の関係を有する共振器１５１，１５２，１５５，１５６の共振器導体部１５１０，１５２０，１５５０，１５６０は、以下のような物理的な関係を有している。

共振器１５２，１５５のそれぞれの共振器導体部１５２０，１５５０は、他の共振器の共振器導体部を介することなく物理的に隣接している。本実施の形態では特に、いずれもＹ方向に延びる共振器導体部１５２０と共振器導体部１５５０が、それらの間に他の共振器の共振器導体部を介することなく、Ｘ方向に物理的に隣接している。これにより、共振器１５２，１５５間の磁気結合が実現されている。

また、共振器１５１，１５６のそれぞれの共振器導体部１５１０，１５６０は、他の共振器の共振器導体部を介することなく物理的に隣接している。本実施の形態では特に、共振器導体部１５１０の第２端１５１０ｂと、共振器導体部１５６０の第２端１５６０ｂが、それらの間に他の共振器の共振器導体部を介することなく、小さい間隔を開けて隣接している。これにより、共振器１５１，１５６間の容量結合が実現されている。

また、共振器１５２，１５１のそれぞれの共振器導体部１５２０，１５１０は、他の共振器の共振器導体部を介することなく物理的に隣接している。これにより、共振器１５２，１５１間の容量結合を容易に実現することができる。

また、共振器１５５，１５６のそれぞれの共振器導体部１５５０，１５６０は、他の共振器の共振器導体部を介することなく物理的に隣接している。これにより、共振器１５５，１５６間の容量結合を容易に実現することができる。

次に、本実施の形態に係るバンドパスフィルタ１００の作用および効果について説明する。バンドパスフィルタ１００は、例えば、通過帯域が１０〜３０ＧＨｚの準ミリ波帯または３０〜３００ＧＨｚのミリ波帯に存在するように設計および構成される。

本実施の形態では、仕切り部１０７によって、シールド６で囲まれた空間が、共振器導体部１５２０が存在する空間と、共振器導体部１５５０が存在する空間とに仕切られる。これにより、本実施の形態によれば、第１の実施の形態と同様に、最低次導波管モードによって通過帯域よりも高い周波数領域における減衰特性が悪化することを防止することができる。

また、本実施の形態では、回路構成上隣接していない２段目の共振器１５２と５段目の共振器１５５が磁気結合している。共振器１５２，１５５間の磁気結合は、挿入損失の周波数特性において、通過帯域よりも低く通過帯域に近い周波数領域である第１の通過帯域近傍領域と、通過帯域よりも高く通過帯域に近い周波数領域である第２の通過帯域近傍領域の両方に、減衰極を生じさせることができる。

また、本実施の形態では、回路構成上隣接していない１段目の共振器１５１と６段目の共振器１５６が容量結合している。共振器１５１，１５６間の容量結合は、第１の通過帯域近傍領域に生じる減衰極における挿入損失を大きくする作用を有する。第１の通過帯域近傍領域に生じる減衰極における挿入損失の大きさは、共振器１５１，１５６間の容量結合の大きさによって調整することができる。結合調整部１０８は、共振器１５１，１５６間の容量結合の大きさを調整するために設けられている。すなわち、結合調整部１０８を構成する複数のスルーホール列１０８Ｔの数や間隔によって、共振器１５１，１５６間の容量結合の大きさを調整することができる。

本実施の形態によれば、第１の通過帯域近傍領域と第２の通過帯域近傍領域の両方において挿入損失が急峻に変化する特性を実現することができるが、特に、第１の通過帯域近傍領域において挿入損失がより急峻に変化する特性を実現することができる。

また、本実施の形態では、仕切り部１０７は、共振器導体部１５２０と共振器導体部１５５０の間を通過するように配置されている。共振器導体部１５２０と共振器導体部１５５０は、回路構成上隣接していないが磁気結合している共振器１５２と共振器１５５を構成している。共振器１５２，１５５間の磁気結合は、回路構成上隣接する２つの共振器間の電磁結合よりも弱くてよい。そのため、本実施の形態では、仕切り部１０７を、共振器導体部１５２０と共振器導体部１５５０の間を通過するように配置しながら、共振器１５２，１５５を磁気結合させることができる。これにより、本実施の形態によれば、仕切り部１０７を設けて最低次導波管モードに起因した減衰特性の悪化を抑制することと、共振器１５２，１５５を磁気結合させて減衰極を生じさせることとを両立させて、バンドパスフィルタ１００の良好な特性を実現することができる。

また、本実施の形態では、前述の回路構成上の関係を有する共振器１５１，１５２，１５５，１５６の共振器導体部１５１０，１５２０，１５５０，１５６０が、前述の物理的な関係を有するように構成されている。これにより、本実施の形態によれば、２つの飛び越し結合を有し、且つ簡単な構造のバンドパスフィルタ１００を実現することができる。

次に、本実施の形態に係るバンドパスフィルタ１００の特性の一例と、第２の比較例のバンドパスフィルタの特性の一例を示す。第２の比較例のバンドパスフィルタは、バンドパスフィルタ１００から仕切り部１０７を除いた構成を有している。

図２５は、本実施の形態に係るバンドパスフィルタ１００の挿入損失の周波数特性の一例を示している。図２６は、第２の比較例のバンドパスフィルタの挿入損失の周波数特性の一例を示している。図２５および図２６に示した特性は、シミュレーションによって求めたものである。図２５および図２６において、横軸は周波数を示し、縦軸は挿入損失を示している。図２５および図２６に示した例では、バンドパスフィルタ１００および第２の比較例のバンドパスフィルタの通過帯域は、約２６〜３０ＧＨｚであり、通過帯域の中心周波数は、約２８ＧＨｚである。

シミュレーションにおけるバンドパスフィルタ１００では、仕切り部１０７の存在を前提として、図２５に示したように第１の通過帯域近傍領域と第２の通過帯域近傍領域の両方において挿入損失が急峻に変化する特性が得られるように、２つの飛び越し結合の大きさが調整されている。第１の通過帯域近傍領域は、約２３〜２６ＧＨｚの周波数領域である。第２の通過帯域近傍領域は、約３０〜３３ＧＨｚの周波数領域である。なお、図２５に示した特性では、第２の通過帯域近傍領域において減衰極は明確には現れていない。これは、共振器１５２，１５５間の磁気結合によって第２の通過帯域近傍領域に生じる減衰極における挿入損失が、共振器１５１，１５６間の容量結合によって、幾分小さくなったためである。しかし、図２５に示した特性では、第２の通過帯域近傍領域において、減衰極は明確には現れていないものの挿入損失が急峻に変化している。

図２６に示した第２の比較例のバンドパスフィルタの特性では、第１の通過帯域近傍領域と第２の通過帯域近傍領域の両方において、バンドパスフィルタ１００に比べて、挿入損失が小さくなっている。これは、第２の比較例のバンドパスフィルタでは、仕切り部１０７を除いたことにより、共振器１５２，１５５間の磁気結合の大きさが、バンドパスフィルタ１００において調整された大きさからずれたためである。

また、図２６に示した比較例のバンドパスフィルタの特性では、５０ＧＨｚに近い周波数領域において挿入損失が極端に小さくなるピークが存在している。これは、最低次導波管モードによる不要な共振が生じているためと考えられる。図２５に示したバンドパスフィルタ１００の特性では、５０ＧＨｚに近い周波数領域に存在するピークが、図２６に示した特性に比べて、より高い周波数側に移動し、且つこのピークにおける挿入損失が大きくなっている。そのため、図２５に示した特性では、図２６に示した特性に比べて、通過帯域よりも高い周波数領域における減衰特性は良好である。

図２５から、本実施の形態に係るバンドパスフィルタ１００によれば、第１の通過帯域近傍領域と第２の通過帯域近傍領域の両方において挿入損失が急峻に変化し、且つ最低次導波管モードに起因した減衰特性の悪化が抑制された良好な特性を実現できることが分かる。

本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。

［第３の実施の形態］
次に、図２７および図２８を参照して、本発明の第３の実施の形態について説明する。図２７は、本実施の形態に係るバンドパスフィルタの構造を示す斜視図である。図２８は、本実施の形態に係るバンドパスフィルタの回路構成を示す回路図である。

本実施の形態に係るバンドパスフィルタ２００は、本体２と、第１の入出力ポート３および第２の入出力ポート４と、３つ以上の共振器と、シールド６と、仕切り部２０７とを備えている。本体２は、積層体２０を含んでいる。

３つ以上の共振器は、回路構成上、第１の入出力ポート３と第２の入出力ポート４の間に設けられている。本実施の形態では、３つ以上の共振器は、３つの共振器２５１，２５２，２５３である。３つの共振器２５１，２５２，２５３は、回路構成上、第１の入出力ポート３側からこの順に配置されている。３つの共振器２５１〜２５３は、回路構成上隣接する２つの共振器が電磁結合するように構成されている。すなわち、共振器２５１〜２５３は、共振器２５１，２５２が回路構成上隣接して電磁結合し、共振器２５２，２５３が回路構成上隣接して電磁結合するように構成されている。また、本実施の形態では特に、回路構成上隣接する２つの共振器の間の電磁結合は、容量結合である。また、本実施の形態では特に、共振器２５１〜２５３の各々は、両端開放型共振器であり且つ１／２波長共振器である。

シールド６の第１の部分６１、第２の部分６２および接続部６３は、３つの共振器２５１〜２５３を囲むように配置されている。第１の部分６１は、積層体２０の主要部２１の第１の端面２１ａに配置された第１の導体層６１０によって構成されている。第２の部分６２は、積層体２０の主要部２１の第２の端面２１ｂに配置された第２の導体層６２０によって構成されている。

バンドパスフィルタ２００は、共振器２５１，２５２間の容量結合を実現するキャパシタＣ２１２と、共振器２５２，２５３間の容量結合を実現するキャパシタＣ２２３とを備えている。

本実施の形態では、３つの共振器２５１〜２５３のうち回路構成上第１の入出力ポート３に最も近い共振器２５１と、３つの共振器２５１〜２５３のうち回路構成上第２の入出力ポート４に最も近い共振器２５３は、回路構成上隣接していないが磁気結合している。共振器２５１は、本発明における第１の共振器に対応する。共振器２５３は、本発明における第２の共振器に対応する。

バンドパスフィルタ２００は、更に、第１の入出力ポート３と共振器２５１との間に設けられたキャパシタＣ２０１と、第２の入出力ポート４と共振器２５３との間に設けられたキャパシタＣ２０２とを備えている。

バンドパスフィルタ２００は、更に、第１の実施の形態と同様に、２つの線路９１，９２を備えている。

共振器２５１は、導体よりなる共振器導体部２５１０を有している。共振器２５２は、導体よりなる共振器導体部２５２０を有している。共振器２５３は、導体よりなる共振器導体部２５３０を有している。共振器導体部２５１０は、本発明における第１の共振器導体部に対応する。共振器導体部２５３０は、本発明における第２の共振器導体部に対応する。

共振器導体部２５１０，２５２０，２５３０は、第１の方向すなわちＺ方向に関して、積層体２０内の同じ位置に配置されている。また、共振器導体部２５１０，２５２０，２５３０の各々は、第１の方向すなわちＺ方向と交差する方向に延びている。本実施の形態では特に、共振器導体部２５１０，２５２０，２５３０の各々は、第１の方向すなわちＺ方向に直交する方向に延びている。

共振器導体部２５１０，２５２０，２５３０の各々は、互いに反対側に位置する第１端と第２端を有している。前述のように、共振器２５１〜２５３の各々は、両端開放型共振器である。そのため、共振器導体部２５１０，２５２０，２５３０の各々の第１端と第２端は、いずれも開放されている。共振器導体部２５１０，２５２０，２５３０の各々は、バンドパスフィルタ２００の通過帯域の中心周波数に対応する波長の１／２またはそれに近い長さを有している。

仕切り部２０７は、その少なくとも一部が共振器導体部２５１０と共振器導体部２５３０の間を通過するように延びて、第１の部分６１と第２の部分６２とに接している。本実施の形態では特に、仕切り部２０７は、第１の方向すなわちＺ方向に延びている。また、仕切り部２０７は、第１の部分６１と第２の部分６２を最短経路で接続している。すなわち、仕切り部２０７のＺ方向の長さは、第１の部分６１と第２の部分６２の間の距離と等しい。

また、仕切り部２０７は、主要部２１を構成する２つ以上の誘電体層を貫通している。本実施の形態では、仕切り部２０７は、それぞれ主要部２１を構成する２つ以上の誘電体層を貫通する複数のスルーホール列２０７Ｔを含んでいる。複数のスルーホール列２０７Ｔは、本発明における第１のスルーホール列に対応する。図２７では、個々のスルーホール列２０７Ｔを円柱で表している。複数のスルーホール列２０７Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。複数のスルーホール列２０７Ｔの各々は、Ｚ方向に延びている。

本実施の形態では、共振器導体部２５１０と共振器導体部２５３０は、Ｙ方向に延び、所定の間隔を開けてＸ方向に隣接している。複数のスルーホール列２０７Ｔは、Ｙ方向に並ぶように配列されて、共振器導体部２５１０と共振器導体部２５３０の間を通過するように配置されている。本実施の形態では、スルーホール列２０７Ｔの数は６である。

シールド６の接続部６３は、それぞれ主要部２１を構成する２つ以上の誘電体層を貫通する複数のスルーホール列２６３Ｔを含んでいる。複数のスルーホール列２６３Ｔは、本発明における第２のスルーホール列に対応する。図２７では、個々のスルーホール列２６３Ｔを円柱で表している。図２７において、６つのスルーホール列２０７Ｔ以外の複数の円柱で表わされた複数のスルーホール列は、全てスルーホール列２６３Ｔである。複数のスルーホール列２６３Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。複数のスルーホール列２６３Ｔの各々は、Ｚ方向に延びている。

バンドパスフィルタ２００は、更に、積層体２０内に設けられた導体層２１１，２１２，２２１，２２２を備えている。

導体層２１１は、互いに反対側に位置する第１端と第２端を有している。導体層２１１における第１端の近傍部分は、積層体２０内に設けられた複数のスルーホールを介して第１の入出力ポート３に接続されている。導体層２１１における第２端の近傍部分は、１つ以上の誘電体層を介して、共振器導体部２５１０における第１端の近傍部分に対向している。これにより、キャパシタＣ２０１が構成されている。線路９１は、導体層２１１と第１の入出力ポート３を接続する複数のスルーホールのうちの１つ以上のスルーホールを介して、第１の入出力ポート３に接続されている。

導体層２１２は、互いに反対側に位置する第１端と第２端を有している。導体層２１２における第１端の近傍部分は、積層体２０内に設けられた複数のスルーホールを介して第２の入出力ポート４に接続されている。導体層２１２における第２端の近傍部分は、１つ以上の誘電体層を介して、共振器導体部２５３０における第１端の近傍部分に対向している。これにより、キャパシタＣ２０２が構成されている。線路９２は、導体層２１２と第２の入出力ポート４を接続する複数のスルーホールのうちの１つ以上のスルーホールを介して、第２の入出力ポート４に接続されている。

導体層２２１は、１つ以上の誘電体層を介して、共振器導体部２５１０における第２端の近傍部分と共振器導体部２５２０における第１端の近傍部分とに対向している。これにより、キャパシタＣ２１２が構成されている。

導体層２２２は、１つ以上の誘電体層を介して、共振器導体部２５２０における第２端の近傍部分と共振器導体部２５３０における第２端の近傍部分とに対向している。これにより、キャパシタＣ２２３が構成されている。

本実施の形態では、仕切り部２０７によって、シールド６で囲まれた空間が、共振器導体部２５１０が存在する空間と、共振器導体部２５３０が存在する空間とに仕切られる。これにより、本実施の形態によれば、第１の実施の形態と同様に、最低次導波管モードによって通過帯域よりも高い周波数領域における減衰特性が悪化することを防止することができる。

また、本実施の形態では、回路構成上隣接していない１段目の共振器２５１と３段目の共振器２５３が磁気結合している。共振器２５１，２５３間の磁気結合は、挿入損失の周波数特性において、通過帯域よりも低く通過帯域に近い周波数領域である第１の通過帯域近傍領域に、減衰極を生じさせることができる。

これらのことから、本実施の形態に係るバンドパスフィルタ２００によれば、第１の通過帯域近傍領域において挿入損失が急峻に変化し、且つ最低次導波管モードに起因した減衰特性の悪化が抑制された良好な特性を実現することができる。

本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。

［第４の実施の形態］
次に、図２９および図３０を参照して、本発明の第４の実施の形態について説明する。図２９は、本実施の形態に係るバンドパスフィルタの構造を示す斜視図である。図３０は、本実施の形態に係るバンドパスフィルタの回路構成を示す回路図である。

本実施の形態に係るバンドパスフィルタ３００は、本体２と、第１の入出力ポート３および第２の入出力ポート４と、３つ以上の共振器と、シールド６と、仕切り部３０７とを備えている。本体２は、積層体２０を含んでいる。

３つ以上の共振器は、回路構成上、第１の入出力ポート３と第２の入出力ポート４の間に設けられている。本実施の形態では、３つ以上の共振器は、４つの共振器３５１，３５２，３５３，３５４である。４つの共振器３５１，３５２，３５３，３５４は、回路構成上、第１の入出力ポート３側からこの順に配置されている。４つの共振器３５１〜３５４は、回路構成上隣接する２つの共振器が電磁結合するように構成されている。すなわち、共振器３５１〜３５４は、共振器３５１，３５２が回路構成上隣接して電磁結合し、共振器３５２，３５３が回路構成上隣接して電磁結合し、共振器３５３，３５４が回路構成上隣接して電磁結合するように構成されている。また、本実施の形態では特に、回路構成上隣接する２つの共振器の間の電磁結合は、容量結合である。また、本実施の形態では特に、共振器３５１〜３５４の各々は、両端開放型共振器であり且つ１／２波長共振器である。

シールド６の第１の部分６１、第２の部分６２および接続部６３は、４つの共振器３５１〜３５４を囲むように配置されている。第１の部分６１は、積層体２０の主要部２１の第１の端面２１ａに配置された第１の導体層６１０によって構成されている。第２の部分６２は、積層体２０の主要部２１の第２の端面２１ｂに配置された第２の導体層６２０によって構成されている。

バンドパスフィルタ３００は、共振器３５１，３５２間の容量結合を実現するキャパシタＣ３１２と、共振器３５２，３５３間の容量結合を実現するキャパシタＣ３２３と、共振器３５３，３５４間の容量結合を実現するキャパシタＣ３３４とを備えている。

本実施の形態では、４つの共振器３５１〜３５４のうち回路構成上第１の入出力ポート３に最も近い共振器３５１と、４つの共振器３５１〜３５４のうち回路構成上第２の入出力ポート４に最も近い共振器３５４は、回路構成上隣接していないが磁気結合している。共振器３５１は、本発明における第１の共振器に対応する。共振器３５４は、本発明における第２の共振器に対応する。

バンドパスフィルタ３００は、更に、第１の入出力ポート３と共振器３５１との間に設けられたキャパシタＣ３０１と、第２の入出力ポート４と共振器３５４との間に設けられたキャパシタＣ３０２とを備えている。

バンドパスフィルタ３００は、更に、第１の実施の形態と同様に、２つの線路９１，９２を備えている。

共振器３５１は、導体よりなる共振器導体部３５１０を有している。共振器３５２は、導体よりなる共振器導体部３５２０を有している。共振器３５３は、導体よりなる共振器導体部３５３０を有している。共振器３５４は、導体よりなる共振器導体部３５４０を有している。共振器導体部３５１０は、本発明における第１の共振器導体部に対応する。共振器導体部３５４０は、本発明における第２の共振器導体部に対応する。

共振器導体部３５１０，３５２０，３５３０，３５４０は、第１の方向すなわちＺ方向に関して、積層体２０内の同じ位置に配置されている。また、共振器導体部３５１０，３５２０，３５３０，３５４０の各々は、第１の方向すなわちＺ方向と交差する方向に延びている。本実施の形態では特に、共振器導体部３５１０，３５２０，３５３０，３５４０の各々は、第１の方向すなわちＺ方向に直交する方向に延びている。

共振器導体部３５１０，３５２０，３５３０，３５４０の各々は、互いに反対側に位置する第１端と第２端を有している。前述のように、共振器３５１〜３５４の各々は、両端開放型共振器である。そのため、共振器導体部３５１０，３５２０，３５３０，３５４０の各々の第１端と第２端は、いずれも開放されている。共振器導体部３５１０，３５２０，３５３０，３５４０の各々は、バンドパスフィルタ３００の通過帯域の中心周波数に対応する波長の１／２またはそれに近い長さを有している。

仕切り部３０７は、その少なくとも一部が共振器導体部３５１０と共振器導体部３５４０の間を通過するように延びて、第１の部分６１と第２の部分６２とに接している。本実施の形態では特に、仕切り部３０７は、第１の方向すなわちＺ方向に延びている。また、仕切り部３０７は、第１の部分６１と第２の部分６２を最短経路で接続している。すなわち、仕切り部３０７のＺ方向の長さは、第１の部分６１と第２の部分６２の間の距離と等しい。

また、仕切り部３０７は、主要部２１を構成する２つ以上の誘電体層を貫通している。本実施の形態では、仕切り部３０７は、それぞれ主要部２１を構成する２つ以上の誘電体層を貫通する複数のスルーホール列３０７Ｔを含んでいる。複数のスルーホール列３０７Ｔは、本発明における第１のスルーホール列に対応する。図２９では、個々のスルーホール列３０７Ｔを円柱で表している。複数のスルーホール列３０７Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。複数のスルーホール列３０７Ｔの各々は、Ｚ方向に延びている。

本実施の形態では、共振器導体部３５１０と共振器導体部３５４０は、Ｙ方向に延び、所定の間隔を開けてＸ方向に隣接している。複数のスルーホール列３０７Ｔは、Ｙ方向に並ぶように配列されて、共振器導体部３５１０と共振器導体部３５４０の間を通過するように配置されている。本実施の形態では、スルーホール列３０７Ｔの数は６である。

シールド６の接続部６３は、それぞれ主要部２１を構成する２つ以上の誘電体層を貫通する複数のスルーホール列３６３Ｔを含んでいる。複数のスルーホール列３６３Ｔは、本発明における第２のスルーホール列に対応する。図２９では、個々のスルーホール列３６３Ｔを円柱で表している。図２９において、６つのスルーホール列３０７Ｔ以外の複数の円柱で表わされた複数のスルーホール列は、全てスルーホール列３６３Ｔである。複数のスルーホール列３６３Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。複数のスルーホール列３６３Ｔの各々は、Ｚ方向に延びている。

バンドパスフィルタ３００は、更に、積層体２０内に設けられた導体層３１１，３１２，３２１，３２２，３２３を備えている。

導体層３１１は、互いに反対側に位置する第１端と第２端を有している。導体層３１１における第１端の近傍部分は、積層体２０内に設けられた複数のスルーホールを介して第１の入出力ポート３に接続されている。導体層３１１における第２端の近傍部分は、１つ以上の誘電体層を介して、共振器導体部３５１０における第１端の近傍部分に対向している。これにより、キャパシタＣ３０１が構成されている。線路９１は、導体層３１１と第１の入出力ポート３を接続する複数のスルーホールのうちの１つ以上のスルーホールを介して、第１の入出力ポート３に接続されている。

導体層３１２は、互いに反対側に位置する第１端と第２端を有している。導体層３１２における第１端の近傍部分は、積層体２０内に設けられた複数のスルーホールを介して第２の入出力ポート４に接続されている。導体層３１２における第２端の近傍部分は、１つ以上の誘電体層を介して、共振器導体部３５４０における第１端の近傍部分に対向している。これにより、キャパシタＣ３０２が構成されている。線路９２は、導体層３１２と第２の入出力ポート４を接続する複数のスルーホールのうちの１つ以上のスルーホールを介して、第２の入出力ポート４に接続されている。

導体層３２１は、１つ以上の誘電体層を介して、共振器導体部３５１０における第２端の近傍部分と共振器導体部３５２０における第１端の近傍部分とに対向している。これにより、キャパシタＣ３１２が構成されている。

導体層３２２は、１つ以上の誘電体層を介して、共振器導体部３５２０における第１端の近傍部分と共振器導体部３５３０における第１端の近傍部分とに対向している。これにより、キャパシタＣ３２３が構成されている。

導体層３２３は、１つ以上の誘電体層を介して、共振器導体部３５３０における第１端の近傍部分と共振器導体部３５４０における第２端の近傍部分とに対向している。これにより、キャパシタＣ３３４が構成されている。

本実施の形態では、仕切り部３０７によって、シールド６で囲まれた空間が、共振器導体部３５１０が存在する空間と、共振器導体部３５４０が存在する空間とに仕切られる。これにより、本実施の形態によれば、第１の実施の形態と同様に、最低次導波管モードによって通過帯域よりも高い周波数領域における減衰特性が悪化することを防止することができる。

また、本実施の形態では、回路構成上隣接していない１段目の共振器３５１と４段目の共振器３５４が磁気結合している。共振器３５１，３５４間の磁気結合は、挿入損失の周波数特性において、通過帯域よりも低く通過帯域に近い周波数領域である第１の通過帯域近傍領域と、通過帯域よりも高く通過帯域に近い周波数領域である第２の通過帯域近傍領域の両方に、減衰極を生じさせることができる。

これらのことから、本実施の形態に係るバンドパスフィルタ３００によれば、第１の通過帯域近傍領域と第２の通過帯域近傍領域の両方において挿入損失が急峻に変化し、且つ最低次導波管モードに起因した減衰特性の悪化が抑制された良好な特性を実現することができる。

本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。

なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、共振器の数や構成は、各実施の形態に示したものに限らず、特許請求の範囲を満たすものであればよい。また、シールド６の接続部の少なくとも一部は、複数のスルーホール列の代わりに、本体２の１つ以上の側面に形成した導体層によって構成してもよい。また、仕切り部は、複数のスルーホール列の代わりに、板状の導体部によって構成してもよい。

１…バンドパスフィルタ、２…本体、３…第１の入出力ポート、４…第２の入出力ポート、６…シールド、７…第１の仕切り部、７Ｔ…スルーホール列、２０…積層体、２１…主要部、２２…被覆部、３１〜４８…誘電体層、５１，５２，５３，５４，５５…共振器、６１…第１の部分、６２…第２の部分、６３…接続部、６３Ｔ…スルーホール列。

Claims (14)

1. 誘電体よりなる本体と、
   前記本体に一体化された第１の入出力ポートおよび第２の入出力ポートと、
   前記本体内に設けられていると共に、回路構成上前記第１の入出力ポートと前記第２の入出力ポートの間に設けられ、回路構成上隣接する２つの共振器が電磁結合するように構成された３つ以上の共振器と、
   導体よりなり、前記本体に一体化されたシールドと、
   導体よりなり、前記本体内に設けられて、前記シールドに電気的に接続された仕切り部とを備えたバンドパスフィルタであって、
   前記シールドは、第１の方向について間隔を開けて配置された第１の部分および第２の部分と、前記第１の部分と前記第２の部分を接続する接続部とを含み、
   前記第１の部分、前記第２の部分および前記接続部は、前記３つ以上の共振器を囲むように配置され、
   前記３つ以上の共振器は、回路構成上隣接していないが磁気結合する第１の共振器と第２の共振器を含み、
   前記第１の共振器は、導体よりなる第１の共振器導体部を有し、
   前記第２の共振器は、導体よりなる第２の共振器導体部を有し、
   前記第１の共振器導体部と前記第２の共振器導体部の各々は、前記第１の方向と交差する方向に延び、
   前記仕切り部は、その少なくとも一部が前記第１の共振器導体部と前記第２の共振器導体部の間を通過するように延びて、前記第１の部分と前記第２の部分とに接していることを特徴とするバンドパスフィルタ。
2. 前記回路構成上隣接する２つの共振器の間の電磁結合は、容量結合であることを特徴とする請求項１記載のバンドパスフィルタ。
3. 前記３つ以上の共振器の各々は、両端開放型共振器であることを特徴とする請求項１または２記載のバンドパスフィルタ。
4. 前記仕切り部は、前記第１の方向に延びて、前記第１の部分と前記第２の部分を最短経路で接続することを特徴とする請求項１ないし３のいずれかに記載のバンドパスフィルタ。
5. 前記第１の共振器は、回路構成上前記第１の入出力ポートに最も近い共振器であり、
   前記第２の共振器は、回路構成上前記第２の入出力ポートに最も近い共振器であることを特徴とする請求項１ないし４のいずれかに記載のバンドパスフィルタ。
6. 前記３つ以上の共振器は、５つの共振器であることを特徴とする請求項５記載のバンドパスフィルタ。
7. 前記第１の共振器は、回路構成上前記第１の入出力ポートに対して２番目に近い共振器であり、
   前記第２の共振器は、回路構成上前記第２の入出力ポートに対して２番目に近い共振器であることを特徴とする請求項１ないし４のいずれかに記載のバンドパスフィルタ。
8. 前記３つ以上の共振器は、６つの共振器であることを特徴とする請求項７記載のバンドパスフィルタ。
9. 更に、通過帯域よりも高い所定の周波数の信号を減衰させるためのノッチフィルタ部を備えたことを特徴とする請求項１ないし８のいずれかに記載のバンドパスフィルタ。
10. 前記本体は、前記第１の方向に積層された複数の誘電体層からなる積層体を含むことを特徴とする請求項１ないし９のいずれかに記載のバンドパスフィルタ。
11. 前記積層体は、前記複数の誘電体層のうちの、積層された２つ以上の誘電体層からなる主要部を含み、
    前記主要部は、２つ以上の誘電体層の前記第１の方向における両端に位置する第１の端面と第２の端面を有し、
    前記第１の部分は、前記第１の端面に配置された第１の導体層によって構成され、
    前記第２の部分は、前記第２の端面に配置された第２の導体層によって構成され、
    前記仕切り部は、前記２つ以上の誘電体層を貫通していることを特徴とする請求項１０記載のバンドパスフィルタ。
12. 前記仕切り部は、それぞれ前記２つ以上の誘電体層を貫通する複数の第１のスルーホール列を含み、
    前記複数の第１のスルーホール列の各々は、直列に接続された２つ以上のスルーホールを含むことを特徴とする請求項１１記載のバンドパスフィルタ。
13. 前記シールドの前記接続部は、それぞれ前記２つ以上の誘電体層を貫通する複数の第２のスルーホール列を含み、
    前記複数の第２のスルーホール列の各々は、直列に接続された２つ以上のスルーホールを含むことを特徴とする請求項１１または１２記載のバンドパスフィルタ。
14. 前記第１の共振器導体部と前記第２の共振器導体部は、前記第１の方向に関して、前記積層体内の同じ位置に配置されていることを特徴とする請求項１０ないし１３のいずれかに記載のバンドパスフィルタ。

Images