JP5047149B2 - フィルタ回路 - Google Patents

Description

本発明は、ミリ波帯用帯域通過フィルタ回路に適した広通過帯域なフィルタ回路に関し、ミリ波帯用帯域通過フィルタ回路等において高い製作精度を必要としている高周波用部品の精度を抑え、回路実装サイズの小型化を可能にすると共に、歩留りを改善し、低コスト化を実現するフィルタ回路に関する。

従来、平面基板（絶縁層）上に構成するフィルタ回路として、結合線路を用いたカップルドライン型帯域通過フィルタ回路が用いられている（例えば、非特許文献１参照）。図１１に、従来技術に係るカップルドライン型帯域通過フィルタ回路の構成例を示す。ここで、図１１（ａ）は従来のフィルタ回路の結合線路を構成するストリップ線路の配置を示す平面図であり、図１１（ｂ）は従来のフィルタ回路の基板の断面構造を模式的に示す説明図である。

図１１（ａ）及び図１１（ｂ）に示すように、積層された誘電体基板１０３ａ、１０３ｂの間にストリップ線路１０１が配置されている。なお、図１１（ｂ）におけるストリップ線路１０１は、図１１（ａ）におけるストリップ線路１０１ａ、１０１ｂ、１０１ｃ、１０１ｄ、１０１ｅに対応する。また、誘電体基板１０３ａ、１０３ｂの外側の面には地板１０６、１０７がそれぞれ設けられ、ストリップ線路１０１ａ、１０１ｅには入出力端子１０４、１０５がそれぞれ接続されている。
このように構成されたフィルタ回路は、ストリップ線路の対向する部分をそれぞれ電磁的に結合させることで、特定の周波数のみを通過させることが可能なバンドパスフィルタとなるとされる。

また、ストリップ線路間の電磁的結合部の近傍に絶縁層を介して無給電素子を配置したフィルタ回路が知られている（例えば、特許文献１参照）。ここで、図１２（ａ）は従来のフィルタ回路のストリップ線路及び無給電素子の配置を示す平面図であり、図１２（ｂ）は従来のフィルタ回路の基板の断面構造を模式的に示す説明図である。

図１２（ａ）及び図１２（ｂ）に示すように、積層された誘電体基板１１３ａ、１１３ｂ、１１３ｃ、１１３ｄにおいて、誘電体基板１１３ｂと誘電体基板１１３ｃとの間にストリップ線路１１１が配置されている。なお、図１２（ｂ）におけるストリップ線路１１１は、図１２（ａ）におけるストリップ線路１１１ａ、１１１ｂ、１１１ｃ、１１１ｄ、１１１ｅに対応する。
そして、ストリップ線路１１１ａとストリップ線路１１１ｂとの電磁的結合部の上層及び下層、すなわち、誘電体基板１１３ａと誘電体基板１１３ｂとの間、及び誘電体基板１１３ｃと誘電体基板１１３ｄとの間には、無給電素子１１４ａ、１１４ｂがそれぞれ設けられている。同様に、ストリップ線路１１１ｄとストリップ線路１１１ｅとの電磁的結合部の上層及び下層、すなわち、誘電体基板１１３ａと誘電体基板１１３ｂとの間、及び誘電体基板１１３ｃと誘電体基板１１３ｄとの間には、無給電素子１１４ｃ、１１４ｄがそれぞれ設けられている。
このフィルタ回路によれば、無給電素子によりストリップ線路同士の電磁的な結合を強め、ミリ波帯等においても低損失なフィルタ回路を実現することが可能とされている。
小西良弘著、マイクロ波回路の基礎とその応用（基礎知識から新しい応用まで）、総合電子出版社、１９９５年６月１０日 第３版、第３０２〜３０５頁。 特開２００８−６１０２９号公報

しかしながら、上記の非特許文献１、特許文献１に示される平面構成のカップルドライン型帯域通過フィルタ回路において、広い通過帯域特性を実現するためには、ストリップ線路の電磁的に結合する部分の線路幅及び電磁的に結合する部分の間隔をそれぞれ小さくする必要がある。しかし、既存の製造プロセスルールにおいて、ストリップ線路の線路幅及び線路間隔の最小値には限界があり、ミリ波等の高周波帯域ではこうした限界となる最小値が比較的大きな値となり、十分な通過帯域幅を得ることが困難であった。さらに、製造プロセスルールの最小値で製造するとフィルタ回路の歩留まりが悪化すると言う問題点もある。
なお、本願発明者の解析によれば、図１２に示した従来のカップルドライン型帯域通過フィルタ回路を、低温焼結セラミック基板（比誘電率εｒ＝７．７）を用いて既存の製造プロセスルールで製造した場合、通過帯域特性は図９に点線で示すように、中心周波数６１ＧＨｚに対し通過帯域は高々２．５ＧＨｚである。

本発明は、上述のような課題を解決するためになされたものであり、ストリップ線路を同一の絶縁層上に配置する場合に比べて、ストリップ線路同士を電磁的及び容量的により強く結合させるとともに、広帯域化と小型化に適したフィルタ回路を提供するものである。

上記課題を解決するために、この発明は以下の手段を提案している。
本発明のフィルタ回路は、層状に複数積層された絶縁層と、該絶縁層同士の間に配置された複数のストリップ線路と、を備えるフィルタ回路において、前記複数のストリップ線路は互いの間に前記絶縁層を挟んでそれぞれ配置され、前記複数のストリップ線路のうち前記絶縁層を挟んで隣接して配置される前記ストリップ線路の組は、前記絶縁層を介してそれぞれが互いに電磁的に結合し、複数の前記絶縁層が積層された積層方向から見たときに、前記複数のストリップ線路は一方向に順に並ぶように配置され、前記ストリップ線路の組の一つを構成する前記ストリップ線路を第一ストリップ線路、第二ストリップ線路としたときに、前記第一ストリップ線路は矩形状に形成され、前記第二ストリップ線路は、前記第一ストリップ線路に重畳するとともに、前記第一ストリップ線路とは前記一方向に直交する幅方向の長さが異なる第一幅部と、前記第一ストリップ線路に重畳せず、前記第一幅部とは前記幅方向の長さが異なる第二幅部と、を有することを特徴としている。

この発明によれば、隣接して配置されるストリップ線路のそれぞれの組を、ストリップ線路の縁だけでなくストリップ線路の面でも電磁的に結合させることができる。従って、ストリップ線路の組の間の電磁的な結合を強めることができ、広帯域化、小型化が可能となる。

また、上記のフィルタ回路において、前記幅方向の長さは、前記第一幅部の方が前記第一ストリップ線路より長く設定されているとともに、前記第二幅部の方が前記第一ストリップ線路より短く設定されていることがより好ましい。

また、上記のフィルタ回路において、前記第二ストリップ線路に対して前記第一ストリップ線路とは反対側に、前記第二ストリップ線路に隣接して配置された前記ストリップ線路を第三ストリップ線路とし、前記積層方向から見たときに、前記第三ストリップ線路は矩形状に形成され、前記第三ストリップ線路は、前記第一幅部に重畳せず、前記第二幅部に重畳し、前記幅方向の長さは、前記第三ストリップ線路の方が前記第二幅部より短く設定されていることより好ましい。

また、上記のフィルタ回路において、前記ストリップ線路の組において、一方の前記ストリップ線路には、前記絶縁層同士の間に配置されるとともに前記一方のストリップ線路と電気的に接続された補助ストリップ線路が設けられ、該補助ストリップ線路は、他方の前記ストリップ線路との間に前記絶縁層を挟んで配置されるとともに、前記他方のストリップ線路と前記絶縁層を介して互いに電磁的に結合していることがより好ましい。
この発明によれば、補助ストリップ線路も他方の前記ストリップ線路に電磁的に結合させることにより、ストリップ線路の組におけるストリップ線路間の互いの電磁的な結合をさらに強化させることができる。

また、上記のフィルタ回路において、前記補助ストリップ線路は、前記他方のストリップ線路に対して前記一方のストリップ線路とは反対側に位置するとともに、複数の前記絶縁層が積層された積層方向から見たときに、前記他方のストリップ線路の少なくとも一部に重畳するように配置されていることがより好ましい。
この発明によれば、ストリップ線路の組において、他方のストリップ線路を一方のストリップ線路及び補助ストリップ線路で両側から挟むようにそれぞれ配置することで、ストリップ線路の組におけるストリップ線路間の互いの電磁的な結合をより強化させることができる。

本発明のフィルタ回路によれば、ストリップ線路を同一の絶縁層上に配置する場合に比べて、ストリップ線路同士を電磁的及び静電容量的により強く結合させるとともに、広帯域化と小型化に適した回路とすることができる。

（第１実施形態）
以下、本発明に係るフィルタ回路の第１実施形態を、図１及び図２を参照しながら説明する。
図１（ａ）は本実施形態のフィルタ回路のストリップ線路の配置を示す平面図であり、図１（ｂ）は本実施形態のフィルタ回路の断面構造を模式的に示す説明図である。そして、図２は本実施形態のフィルタ回路のストリップ線路を分解した平面図である。
なお、以下では、複数の誘電体基板（絶縁層）をまとめて示すときは数字のみを記し、複数の誘電体基板を構成するそれぞれの誘電体基板を区別して示すときは数字に英字を添えて示す。なお、ストリップ線路等についても同様の方式で示すものとする。

図１（ａ）、図１（ｂ）及び図２に示すように、本実施形態のフィルタ回路１は、層状に６つ積層された誘電体基板２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆからなる多層基板と、誘電体基板２同士の間に配置された５つのストリップ線路３ａ、３ｂ、３ｃ、３ｄ、３ｅと、を備えている。なお、図１（ａ）及び図１（ｂ）に示すように、６つの誘電体基板２が積層された方向を積層方向Ｄとする。
本実施形態では、フィルタ回路１はさらに、ストリップ線路３ａに接続された入力端子４、ストリップ線路３ｅに接続された出力端子５、誘電体基板２ａにおける誘電体基板２ｂとは反対側の面、及び誘電体基板２ｆにおける誘電体基板２ｅとは反対側の面にそれぞれ接続された地板６、７、をそれぞれ備えている。
なお、図１（ａ）では、地板６、７を省略して示している。また、フィルタ回路１において、地板６、７は、いずれか一方のみを備えられるだけでも良い。

図２に示すように、５つのストリップ線路３ａ、３ｂ、３ｃ、３ｄ、３ｅは、積層方向Ｄから見たときに、それぞれの仮想軸線８ａ、８ｂ、８ｃ、８ｄ、８ｅに対して線対称形状にそれぞれ形成され、図中に示す寸法に設定されている。そして、図１（ａ）に示すように、それぞれの仮想軸線８は互いに重畳する位置に配置されている。
また、積層方向Ｄから見たときに、５つのストリップ線路３は一方向Ｅに順に並ぶように配置されるとともに、５つのストリップ線路３のうちの一方向Ｅの一端側から３番目のストリップ線路３ｃの中心点における一方向Ｅに直交する仮想中心線Ｌに対し、５つのストリップ線路３が全体として線対称の形状となるように配置されている。
すなわち、積層方向Ｄから見たときに、仮想中心線Ｌに対し、ストリップ線路３ｃは線対称の形状に形成されている。そして、ストリップ線路３ａとストリップ線路３ｅ、ストリップ線路３ｂとストリップ線路３ｄ、はそれぞれ仮想中心線Ｌに対して線対称の形状となるように配置されている。

さらに、図１（ａ）及び図１（ｂ）に示すように、ストリップ線路３は互いの間に誘電体基板２を挟んでそれぞれ配置されている。そして、５つのストリップ線路３のうち誘電体基板２を挟んで隣接して配置されるストリップ線路３の組は、積層方向Ｄから見たときに互いの一部が重畳するようにそれぞれ配置され、誘電体基板２を介してそれぞれが互いに電磁的に結合している。

より詳しく説明すると、ストリップ線路３ａとストリップ線路３ｂは、互いの間に誘電体基板２ｂを挟んで隣接するとともに対向して配置され、積層方向Ｄから見て互いに重畳する部分でそれぞれ電磁的に結合している。そして、この電磁的に結合した部分が電磁的結合部１１ａとなり、ストリップ線路３ａとストリップ線路３ｂとでストリップ線路３の組を構成している。
同様に、ストリップ線路３ｂとストリップ線路３ｃ、ストリップ線路３ｃとストリップ線路３ｄ、及びストリップ線路３ｄとストリップ線路３ｅは、互いの間に誘電体基板２ｃ、２ｄ、２ｅをそれぞれ挟み、電磁的に結合した部分が電磁的結合部１１ｂ、１１ｃ、１１ｄとなっている。そして、ストリップ線路３ｂとストリップ線路３ｃ、ストリップ線路３ｃとストリップ線路３ｄ、及びストリップ線路３ｄとストリップ線路３ｅとで、ストリップ線路３の組をそれぞれ構成している。
すなわち、本実施形態では４つの電磁的結合部１１が形成されている。

各電磁的結合部１１は、一種の共振器として機能し、これにより、その共振周波数に対応した特定の周波数帯を選択的に通過させるバンドパスフィルタの特性が得られるようになっている。
なお、本実施形態では、主としてストリップ線路３の間の対向する縁及び対向する面が電磁的結合部１１として機能するように構成した。しかし、これに限定されることなく、例えばストリップ線路３同士が互いに交差するように配置されている場合であっても、ストリップ線路間で電磁波の授受に寄与する領域を電磁的結合部とすれば良い。

次に、本実施形態のフィルタ回路１の動作について、ストリップ線路３ａとストリップ線路３ｂとで構成されるストリップ線路３の組の間の電磁的結合部１１ａでの作用を中心に説明する。
外部の高周波信号源（図示なし）から、入力端子４に高周波信号が印加されると入力端子４に接続されたストリップ線路３ａが給電され、このストリップ線路３ａから電磁波が放射される。この電磁波は、電磁的結合部１１ａを介して、ストリップ線路３ａと電磁的に結合されたストリップ線路３ｂを励振し、ストリップ線路３ｂに高周波電流が誘導される。
このとき、ストリップ線路３ａに印加された高周波信号は、ストリップ線路３ａ、３ｂにおけるインダクタの効果と、誘電体基板２ｂにおけるキャパシタの効果を受ける。

また、この電磁的結合部１１ａには容量結合の効果もある。外部の高周波信号源から、入力端子４に高周波信号が印加されるとストリップ線路３ａが給電され、このストリップ線路３ａ表面に誘起された電荷に誘導される。そして、ストリップ線路３ａと容量的に結合されたストリップ線路３ｂに面上に、ストリップ線路３ａ表面に誘起された電荷とは逆の極性の電荷が誘起されることで、ストリップ線路３ｂに高周波電圧が誘導される。

このようにして、入力端子４に印加された高周波信号は、帯域通過フィルタ回路として作用する誘電体基板２及びストリップ線路３により、特定の範囲の周波数を除去して出力端子５から出力される。

こうして、本発明の第１実施形態のフィルタ回路１によれば、隣接して配置されるストリップ線路３のそれぞれの組を、ストリップ線路３の縁だけでなくストリップ線路３の面でも電磁的に結合させることができる。従って、ストリップ線路３の組の間の電磁的な結合を強めることができ、フィルタ回路１を広帯域化、小型化にすることができる。
また、積層方向Ｄから見たときに、ストリップ線路３の組は、互いの一部が重畳するようにそれぞれ配置されているので、ストリップ線路３の面を互いに接近させることで、ストリップ線路３の組におけるストリップ線路３間の互いの電磁的な結合を強化させることができる。

フィルタ回路１の設計においては、ストリップ線路３の線路幅及び線路長さというパラメータがあり、ストリップ線路３の素子数が増加すると決定しなければならないパラメータの組合わせが指数関数的に増加する。本発明によるフィルタ回路１は、電磁的結合部１１が４つ直列に接続されて構成されている。
そして、積層方向Ｄから見たときに、５つのストリップ線路３ａ、３ｂ、３ｃ、３ｄ、３ｅは、それぞれの仮想軸線８ａ、８ｂ、８ｃ、８ｄ、８ｅに対して線対称形状にそれぞれ形成され、それぞれの仮想軸線８は互いに重畳する位置に配置されている。さらに、５つのストリップ線路３は、積層方向Ｄから見たときに一方向Ｅに順に並ぶように配置されるとともに、５つのストリップ線路３のうちの一方向Ｅの一端側から３番目のストリップ線路３ｃの中心点における一方向Ｅに直交する仮想中心線Ｌに対し、５つのストリップ線路３が全体として線対称の形状となるように配置されている。

このように構成されているために、フィルタ回路１は、ストリップ線路３の素子の線路幅及び線路長さといった決定すべきパラメータの数を少なく抑えて設計が可能であり、フィルタ回路１の設計が容易となっている。

なお、本実施形態ではストリップ線路３は５つ備えられていたが、ストリップ線路はＮを自然数として（２×Ｎ＋１）備えられ、これら複数のストリップ線路のうちの一方向の一端側から（Ｎ＋１）番目のストリップ線路の中心点における一方向に直交する仮想中心線に対し、複数のストリップ線路が全体として線対称の形状となるように配置されていても良い。
より詳しくは、例えば、ストリップ線路が、一方向に順に並ぶように３つ備えられた場合には、一方向の一端側から２番目のストリップ線路の中心点における一方向に直交する仮想中心線Ｌに対し、３つのストリップ線路が全体として線対称の形状となるように配置されていても良い。
このように構成することでも、フィルタ回路１の設計変数を少なく抑えることができ、フィルタ回路１の設計を容易にすることが可能となる。

また、本実施形態では、積層方向Ｄから見たときに、５つのストリップ線路３ａ、３ｂ、３ｃ、３ｄ、３ｅは、それぞれの仮想軸線８ａ、８ｂ、８ｃ、８ｄ、８ｅに対して線対称形状にそれぞれ形成されていなくても良い。そして、積層方向Ｄから見たときに、仮想中心線Ｌに対し５つのストリップ線路３が全体として線対称の形状となるように配置されていなくても良い。
このようにそれぞれ構成しても、フィルタ回路１の設計は可能だからである。

（第２実施形態）
次に、本発明に係る第２実施形態について説明するが、前記実施形態と同一の部位には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
図３に示すように、本実施形態のフィルタ回路２１は、４層積層された誘電体基板２ａ、２ｂ、２ｃ、２ｄを備えている。
誘電体基板２ａと誘電体基板２ｂとの間にストリップ線路２３ａ、２３ｅが配置され、誘電体基板２ｂと誘電体基板２ｃとの間にストリップ線路２３ｂ、２３ｄが配置され、誘電体基板２ｃと誘電体基板２ｄとの間にストリップ線路２３ｃが配置されている。
そして、ストリップ線路２３ａとストリップ線路２３ｂ、ストリップ線路２３ｂとストリップ線路２３ｃ、ストリップ線路２３ｃとストリップ線路２３ｄ、ストリップ線路２３ｄとストリップ線路２３ｅが、積層方向Ｄから見て互いに重畳する部分でそれぞれ電磁的に結合している。
すなわち、ストリップ線路２３ｃは、隣接する誘電体基板２ｂと誘電体基板２ｃとの間に配置された２つのストリップ線路２３ｂ、２３ｄとそれぞれ電磁的に結合している。

本実施形態の場合は、ストリップ線路２３ｂとストリップ線路２３ｄとの距離を大きくとり、電磁的結合が大きくならないように配慮する必要がある。従って、ストリップ線路２３ｃの中心付近には、他のストリップ線路２３との電磁結合が小さい線路区間Ｒ１が存在する。線路区間Ｒ１の線路幅及び線路長さも、フィルタ回路２１の特性に影響がある。
このように構成された本実施形態のフィルタ回路２１によれば、ストリップ線路２３ｃが電磁的に結合される２つのストリップ線路２３ｂ、２３ｄを隣接する誘電体基板２ｂと誘電体基板２ｃとの間に配置することで、フィルタ回路２１を積層方向Ｄに薄く構成することができる。

また、本実施形態では、図４に示すように、フィルタ回路２６が、３層積層された誘電体基板２ａ、２ｂ、２ｃを備え、誘電体基板２ａと誘電体基板２ｂとの間にストリップ線路２８ａ、２８ｃ、２８ｅが配置され、誘電体基板２ｂと誘電体基板２ｃとの間にストリップ線路２８ｂ、２８ｄが配置されているように構成しても良い。この変形例では、ストリップ線路２８ａとストリップ線路２８ｂ、ストリップ線路２８ｂとストリップ線路２８ｃ、ストリップ線路２８ｃとストリップ線路２８ｄ、ストリップ線路２８ｄとストリップ線路２８ｅが、積層方向Ｄから見て互いに重畳する部分でそれぞれ電磁的に結合している。
このように構成された本実施形態の変形例のフィルタ回路２６によれば、フィルタ回路２６を積層方向Ｄにより薄く構成することができる。

（第３実施形態）
次に、本発明に係る第３実施形態について説明するが、前記実施形態と同一の部位には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
図５に示すように、本実施形態のフィルタ回路３１は、４層積層された誘電体基板２ａ、２ｂ、２ｃ、２ｄを備えている。
そして、ストリップ線路２８の組を構成するストリップ線路２８ａとストリップ線路２８ｂにおいて、ストリップ線路２８ａには、誘電体基板２ｃ、２ｄの間に配置されるとともにストリップ線路２８ａと電気的に接続された補助ストリップ線路３２ａが設けられている。この補助ストリップ線路３２ａは、誘電体基板２ｂ、２ｃに形成されたビアホール３３ａを介してストリップ線路２８ａに接続されている。そして、補助ストリップ線路３２ａは、ストリップ線路２８ｂとの間に誘電体基板２ｃを挟んで配置されるとともに、ストリップ線路２８ｂと誘電体基板２ｃを介して互いに電磁的に結合している。
また、補助ストリップ線路３２ａは、ストリップ線路２８ｂに対してストリップ線路２８ａとは反対側に位置するとともに、積層方向Ｄから見たときに、ストリップ線路２８ｂの一部に重畳するように配置されている。

同様に、ストリップ線路２８の組を構成するストリップ線路２８ｅとストリップ線路２８ｄにおいて、ストリップ線路２８ｅには、誘電体基板２ｃ、２ｄの間に配置されるとともにストリップ線路２８ｅと電気的に接続された補助ストリップ線路３２ｂが設けられている。この補助ストリップ線路３２ｂは、誘電体基板２ｂ、２ｃに形成されたビアホール３３ｂを介してストリップ線路２８ｅに接続されている。そして、補助ストリップ線路３２ｂは、ストリップ線路２８ｄとの間に誘電体基板２ｃを挟んで配置されるとともに、ストリップ線路２８ｄと誘電体基板２ｃを介して互いに電磁的に結合している。
また、補助ストリップ線路３２ｂは、ストリップ線路２８ｄに対してストリップ線路２８ｅとは反対側に位置するとともに、積層方向Ｄから見たときに、ストリップ線路２８ｄの一部に重畳するように配置されている。

このように構成された本実施形態のフィルタ回路３１によれば、
ストリップ線路２８ａだけでなく補助ストリップ線路３２ａもストリップ線路２８ｂに電磁的に結合させることにより、ストリップ線路２８ａ、２８ｂの組における互いの電磁的な結合をさらに強化させることができる。同様に、ストリップ線路２８ｅだけでなく補助ストリップ線路３２ｂもストリップ線路２８ｄに電磁的に結合させることにより、ストリップ線路２８ｅ、２８ｄの組における互いの電磁的な結合をさらに強化させることができる。
また、ストリップ線路２８ｂをストリップ線路２８ａ及び補助ストリップ線路３２ａで両側から挟むように配置することで、ストリップ線路２８ａとストリップ線路２８ｂとの間の電磁的な結合をより強化させることができる。同様に、ストリップ線路２８ｄをストリップ線路２８ｅ及び補助ストリップ線路３２ｂで両側から挟むように配置することで、ストリップ線路２８ｅとストリップ線路２８ｄとの間の電磁的な結合をより強化させることができる。

なお、本実施形態では、図６に示すフィルタ回路３６のように、補助ストリップ線路３２ａをストリップ線路２８ｂに対してストリップ線路２８ａと同じ側に配置しても良い。同様に、補助ストリップ線路３２ｂをストリップ線路２８ｄに対してストリップ線路２８ｅと同じ側に配置しても良い。
補助ストリップ線路３２は、自身が電気的に接続されているストリップ線路２８と同じ側に配置されていても電磁的な結合を強化させることができるからである。

（第４実施形態）
次に、本発明に係る第４実施形態について説明するが、前記実施形態と同一の部位には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
図７に示すように、本実施形態のフィルタ回路４１は、８層積層された誘電体基板２ａ〜２ｈと、誘電体基板２の間に配置された７つのストリップ線路４３ａ〜４３ｇを備えている。そして、本実施形態では、６箇所の電磁的結合部４４ａ〜４４ｆが設けられている。
このように構成された本実施形態のフィルタ回路４１によれば、ストリップ線路４３が電磁的に結合する電磁的結合部４４の数を６箇所に増加させることにより特性曲線の極の数も増加させ、より広帯域、急峻は特性を有するフィルタ回路４１を構成することが可能となる。

また、本実施形態では、図８に示すフィルタ回路４６ように、６層積層された誘電体基板２ａ〜２ｆを備え、誘電体基板２の間に配置された７つのストリップ線路４８ａ〜４８ｇを備えるように構成しても良い。本変形例においても、６箇所の電磁的結合部４９ａ〜４９ｆが設けられている。
本願発明者の解析によれば、本変形例による６０ＧＨｚ帯帯域通過フィルタ回路を低温焼結セラミック基板（比誘電率εｒ＝７．７）を用いて既存の製造プロセスルールで製造した場合、反射特性Ｓ１１を−１０ｄＢ未満とすることができる通過帯域を１０ＧＨｚ以上にすることが可能である。本変形例では、ストリップ線路４８ｂにおいて、他のストリップ線路４８との電磁的結合の小さい線路区間Ｒ２の線路の長さを長く取ることで、急峻な通過特性、つまり帯域外減衰量を大きく、通過帯域幅を狭く調整することが可能である。

以上、本発明の第１実施形態から第４実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の構成の変更等も含まれる。
例えば、上記第１実施形態から第４実施形態では、誘電体基板として低温焼成セラミック基板を用いた。しかし、これに限らず他の誘電体基板を用いても良い。また、絶縁層として、ストリップ線路間の電磁的及び容量的結合部を構成する誘電体基板を用いたが、これに限らず、電磁的及び容量的結合部を構成する空気層を用いても良い。

また、上記第１実施形態から第４実施形態では、ストリップ線路のそれぞれの組は、積層方向Ｄから見たときに互いに重畳するように配置されていなくても良い。ストリップ線路は、積層方向Ｄから見たときに互いに重畳するように配置されていなくても互いに電磁的に結合することは可能だからである。

上記第１実施形態において、図１に示す誘電体基板２として、低温焼成セラミック基板（εｒ＝７．７）を想定し、誘電体基板２のそれぞれの厚さを０．０５ｍｍ（５０μｍ）とし、多層基板の厚さを０．３ｍｍとした。ストリップ線路３の形状は図２に示す通りとし、設計した帯域通過型のフィルタ回路１の周波数特性を電磁界解析によって求めた。製造プロセスルールによって線路幅及び線路間隔の最小値が７５μｍと規定されているとき、本発明の実施例のフィルタ回路１と、比較例として従来技術による帯域通過フィルタ回路との通過帯域幅を比較した結果を図９及び図１０に示す。
ここで、比較例の帯域通過フィルタ回路については、本実施例と同様に、誘電体基板として低温焼成セラミック基板（εｒ＝７．７）を想定した。そして、４つ積層された誘電体基板のそれぞれの厚さを０．０５ｍｍ（５０μｍ）として多層基板の厚さを０．２ｍｍとし、図１２に示すようにストリップ線路１１１ａ〜１１１ｅ及び無給電素子１１４ａ〜１１４ｄの形状を設定した。なお、図１２に示すストリップ線路１１１ａ〜１１１ｅ及び無給電素子１１４ａ〜１１４ｄの形状は、従来技術による構成のフィルタ回路において通過帯域幅が最も広くなるように選定されている。

図９にフィルタ回路の通過特性（Ｓ２１）、図１０にフィルタ回路の入力反射特性（Ｓ１１）をそれぞれ示す。図９及び図１０において、本実施例による解析結果を実線で、比較例による解析結果を点線で示す。いずれの場合においても、本実施例によるフィルタ回路の方が比較例のフィルタ回路よりも広帯域特性を示すことが分かった。
従来技術では、広い通過帯域を得ることはそもそも不可能であったが、本発明では広い通過帯域を得ることが可能になる。図９の特性曲線では、本発明のフィルタ回路の帯域外減衰量が従来技術によるフィルタ回路に比べて小さくなっているが、帯域外減衰量はフィルタ回路を多段に接続することにより大きくすることが可能であるため、問題はない。
なお、各誘電体基板２の材質（比誘電率）や厚さ等は、本実施例における設定値には限定されず、必要とするフィルタ特性に応じて適切に定めれば良い。

図１（ａ）は本発明の第１実施形態のフィルタ回路のストリップ線路の配置を示す説明図であり、図１（ｂ）は本発明の第１実施形態のフィルタ回路の断面構造を模式的に示す平面図である。 本発明の第１実施形態のフィルタ回路のストリップ線路を分解した平面図である。 本発明の第２実施形態のフィルタ回路の断面構造を模式的に示す説明図である。 本発明の第２実施形態の変形例のフィルタ回路の断面構造を模式的に示す説明図である。 本発明の第３実施形態のフィルタ回路の断面構造を模式的に示す説明図である。 本発明の第３実施形態の変形例のフィルタ回路の断面構造を模式的に示す説明図である。 本発明の第４実施形態のフィルタ回路の断面構造を模式的に示す説明図である。 本発明の第４実施形態の変形例のフィルタ回路の断面構造を模式的に示す説明図である。 本発明の第１実施形態のフィルタ回路の通過特性を示す特性図である。 本発明の第１実施形態のフィルタ回路の入力反射特性を示す特性図である。 図１１（ａ）は従来のフィルタ回路の結合線路を構成するストリップ線路の配置を示す平面図であり、図１１（ｂ）は従来のフィルタ回路の断面構造を模式的に示す説明図である。 図１２（ａ）は従来のフィルタ回路のストリップ線路及び無給電素子の配置を示す平面図であり、図１２（ｂ）は従来のフィルタ回路の基板の断面構造を模式的に示す説明図である。

符号の説明

１、２１、２６、３１、３６、４１、４６ フィルタ回路
２ 誘電体基板（絶縁層）
３、２３、２８、４３、４８ ストリップ線路
８ 仮想軸線
３２ 補助ストリップ線路
Ｄ 積層方向
Ｅ 一方向
Ｌ 仮想中心線

Claims (5)

1. 層状に複数積層された絶縁層と、該絶縁層同士の間に配置された複数のストリップ線路と、を備えるフィルタ回路において、
   前記複数のストリップ線路は互いの間に前記絶縁層を挟んでそれぞれ配置され、
   前記複数のストリップ線路のうち前記絶縁層を挟んで隣接して配置される前記ストリップ線路の組は、前記絶縁層を介してそれぞれが互いに電磁的に結合し、
   複数の前記絶縁層が積層された積層方向から見たときに、
   前記複数のストリップ線路は一方向に順に並ぶように配置され、
   前記ストリップ線路の組の一つを構成する前記ストリップ線路を第一ストリップ線路、第二ストリップ線路としたときに、
   前記第一ストリップ線路は矩形状に形成され、
   前記第二ストリップ線路は、
   前記第一ストリップ線路に重畳するとともに、前記第一ストリップ線路とは前記一方向に直交する幅方向の長さが異なる第一幅部と、
   前記第一ストリップ線路に重畳せず、前記第一幅部とは前記幅方向の長さが異なる第二幅部と、
   を有することを特徴とするフィルタ回路。
2. 請求項１に記載のフィルタ回路において、
   前記幅方向の長さは、前記第一幅部の方が前記第一ストリップ線路より長く設定されているとともに、前記第二幅部の方が前記第一ストリップ線路より短く設定されていることを特徴とするフィルタ回路。
3. 請求項１又は請求項２に記載のフィルタ回路において、
   前記第二ストリップ線路に対して前記第一ストリップ線路とは反対側に、前記第二ストリップ線路に隣接して配置された前記ストリップ線路を第三ストリップ線路とし、前記積層方向から見たときに、
   前記第三ストリップ線路は矩形状に形成され、
   前記第三ストリップ線路は、前記第一幅部に重畳せず、前記第二幅部に重畳し、
   前記幅方向の長さは、前記第三ストリップ線路の方が前記第二幅部より短く設定されていることを特徴とするフィルタ回路。
4. 請求項１から請求項３のいずれか一項に記載のフィルタ回路において、
   前記ストリップ線路の組において、
   一方の前記ストリップ線路には、前記絶縁層同士の間に配置されるとともに前記一方のストリップ線路と電気的に接続された補助ストリップ線路が設けられ、
   該補助ストリップ線路は、他方の前記ストリップ線路との間に前記絶縁層を挟んで配置されるとともに、前記他方のストリップ線路と前記絶縁層を介して互いに電磁的に結合していることを特徴とするフィルタ回路。
5. 請求項４に記載のフィルタ回路において、
   前記補助ストリップ線路は、
   前記他方のストリップ線路に対して前記一方のストリップ線路とは反対側に位置するとともに、
   複数の前記絶縁層が積層された積層方向から見たときに、前記他方のストリップ線路の少なくとも一部に重畳するように配置されていることを特徴とするフィルタ回路。

Images