CN110034359B - 带通滤波器 - Google Patents

Abstract

本发明提供一种带通滤波器，其具备五个谐振器。五个谐振器以电路结构上相邻的两个谐振器进行电容耦合的方式构成。第一级与第五级的谐振器进行磁耦合。第二级与第四级的谐振器进行电容耦合。五个谐振器各自具有谐振器导体部。第一级与第五级的谐振器各自的谐振器导体部物理性地相邻。第二级与第四级的谐振器各自的谐振器导体部物理性地相邻。第一级与第二级的谐振器各自的谐振器导体部物理性地相邻。第四级与第五级的谐振器各自的谐振器导体部物理性地相邻。

Description

带通滤波器

技术领域

本发明涉及包含多个谐振器的带通滤波器。

背景技术

目前，第五代移动通信系统(以下，称为5G。)的标准化不断发展。5G中，为了扩大频段，研究着10GHz以上的频段、特别是10～30GHz的准毫米波段及30～300GHz的毫米波段的利用。

用于通信装置的电子部件之一中具有具备多个谐振器的带通滤波器。多个谐振器各自具有例如一方向上较长的导体部。

日本国专利申请公开2006-311100号公报中记载有可在准毫米波段及毫米波段下使用的芯片型多级滤波器装置。该芯片型多级滤波器装置具备：层叠多个电介质层而成的多层基板、第一及第二表面接地电极、第一及第二内部接地电极、第一及第二λ/2谐振器电极。多层基板具有对置的第一及第二主面和连结第一及第二主面的第一～第四侧面。第一侧面与第二侧面对置。第一表面接地电极设置于第一侧面。第二表面接地电极设置于第二侧面。第一内部接地电极设置于多层基板内、距第一主面相对较近的电介质层。第二内部接地电极设置于多层基板内、距第二主面相对较近的电介质层。第一及第二λ/2谐振器电极配置于由第一及第二表面接地电极和第一及第二内部接地电极包围的区域。

日本国专利申请公开2006-311100号公报所记载的芯片型多级滤波器装置还具备通路孔导体和电容单元。通路孔导体以贯通多个电介质层中的至少一部分电介质层的方式设置，以将第一及第二内部接地电极进行电连接。第一及第二λ/2谐振器电极经由通路孔导体进行对置配置。电容单元为了对第一及第二λ/2谐振器电极间施加耦合电容而设置于多层基板内。

但是，带通滤波器的优选的特性之一中可举出，在比通频带低的距通频带较近的频率区域即第一通频带附近区域和比通频带高的距通频带较近的频率区域即第二通频带附近区域的至少一方，插入损耗急剧地变化的特性。这种特性能够通过如下实现，例如插入损耗的频率特性中，在第一通频带附近区域和第二通频带附近区域的至少一方产生衰减极点。

小西良弘著、“实用微波滤波器的基础和设计”、初版、凯实验室、2009年10月、第131页第一行-第132页第四行、图3.81、图3.82中记载有一种方法，在具备以电路结构上相邻的两个谐振器进行电磁耦合的方式构成的六个谐振器的六级带通滤波器中，通过设置两个多路径(也称为交叉耦合。)，在比通频带低的频率和比通频带高的频率下产生陷波。

所述小西的文献中记载有设置两个多路径的六级带通滤波器的电路结构，但物理性的结构没有记载。在将该带通滤波器作为实际的电子部件实现的情况下，当将所述小西的文献所记载的电路结构直接置换成物理性的结构时，存在电子部件大型化或电子部件的结构复杂的可能性。

发明内容

本发明的目的在于，提供一种具有两个交叉耦合(cross coupling)，且简单的结构的带通滤波器。

本发明提供一种带通滤波器，具备：由电介质构成的主体、与主体一体化的第一输入输出端口及第二输入输出端口、五个以上的谐振器。五个以上的谐振器以如下方式构成，设置于主体内，并且在电路结构上设置于第一输入输出端口与第二输入输出端口之间，电路结构上相邻的两个谐振器进行电磁耦合。

五个以上的谐振器各自具有由导体构成的谐振器导体部。五个以上的谐振器包含电路结构上不相邻但进行磁耦合的第一谐振器及第二谐振器、电路结构上不相邻但进行电容耦合的第三谐振器及第四谐振器。第一谐振器和第三谐振器在电路结构上相邻。第二谐振器和第四谐振器在电路结构上相邻。第一及第二谐振器各自的谐振器导体部未经由其它谐振器的谐振器导体部而物理性地相邻。第三及第四谐振器各自的谐振器导体部未经由其它谐振器的谐振器导体部而物理性地相邻。第一及第三谐振器各自的谐振器导体部未经由其它谐振器的谐振器导体部而物理性地相邻。第二及第四谐振器各自的谐振器导体部未经由其它谐振器的谐振器导体部而物理性地相邻。

本发明的带通滤波器中，电路结构上相邻的两个谐振器之间的电磁耦合也可以为电容耦合。

另外，本发明的带通滤波器中，五个以上的谐振器各自也可以为两端开放型谐振器。

另外，本发明的带通滤波器中，五个以上的谐振器也可以为五个谐振器。在该情况下，第一谐振器也可以为电路结构上最接近第一输入输出端口的谐振器，第二谐振器也可以为电路结构上最接近第二输入输出端口的谐振器。另外，第三谐振器也可以为电路结构上相对于第一输入输出端口第二近的谐振器，第四谐振器也可以为电路结构上相对于第二输入输出端口第二近的谐振器。

另外，本发明的带通滤波器中，五个以上的谐振器也可以为六个谐振器。在该情况下，第一谐振器为电路结构上相对于第一输入输出端口第二近的谐振器，第二谐振器也可以为电路结构上相对于第二输入输出端口第二近的谐振器。另外，第三谐振器也可以为电路结构上最接近第一输入输出端口的谐振器，第四谐振器也可以为电路结构上最接近第二输入输出端口的谐振器。

另外，本发明的带通滤波器也可以还具备用于使比通频带高的规定的频率的信号衰减的陷波滤波器部。

另外，本发明的带通滤波器中，主体也可以包含由层叠的多个电介质层构成的层叠体。在该情况下，第一～第四谐振器各自的谐振器导体部也可以关于多个电介质层的层叠方向配置于层叠体内的相同的位置。

另外，本发明的带通滤波器也可以还具备屏蔽件和隔开部。屏蔽件由导体构成，且与主体一体化。隔开部由导体构成，设置于主体内，并与屏蔽件电连接。屏蔽件包含关于第一方向隔开间隔地配置的第一部分及第二部分、和将第一部分与第二部分连接的连接部。第一部分、第二部分及连接部以包围五个以上的谐振器的方式配置。五个以上的谐振器各自的谐振器导体部沿着与第一方向交叉的方向延伸。隔开部与第一部分和第二部分相接。隔开部的至少一部分以通过第一谐振器的谐振器导体部与第二谐振器的谐振器导体部之间的方式延伸。

在本发明的带通滤波器具备屏蔽件和隔开部的情况下，主体也可以包含由沿着第一方向层叠的多个电介质层构成的层叠体。在该情况下，层叠体也可以包含由多个电介质层中的、层叠的两个以上的电介质层构成的主要部。主要部具有位于第一方向上的两端的第一端面和第二端面。第一部分也可以利用配置于第一端面的第一导体层构成。第二部分也可以利用配置于第二端面的第二导体层构成。另外，隔开部也可以贯通所述两个以上的电介质层。隔开部也可以包含分别贯通所述两个以上的电介质层的多个第一通孔列。多个第一通孔列各自也可以包含串联连接的两个以上的通孔。另外，屏蔽件的连接部也可以包含分别贯通所述两个以上的电介质层的多个第二通孔列。多个第二通孔列各自也可以包含串联连接的两个以上的通孔。

本发明的带通滤波器中，第一～第四谐振器和这些谐振器导体部以具有上述关系的方式构成。由此，根据本发明，能够实现具有两个交叉耦合，且简单的结构的带通滤波器。

本发明的其它目的、特征及优点根据以下的说明将变得充分清晰。

附图说明

图1是表示本发明第一实施方式的带通滤波器的结构的立体图；

图2是表示本发明第一实施方式的带通滤波器的电路结构的电路图；

图3是表示图1所示的层叠体中的第一层电介质层的图案形成面的说明图；

图4是表示图1所示的层叠体中的第二层电介质层的图案形成面的说明图；

图5是表示图1所示的层叠体中的第三层电介质层的图案形成面的说明图；

图6是表示图1所示的层叠体中的第四层电介质层的图案形成面的说明图；

图7是表示图1所示的层叠体中的第五层～第七层电介质层的图案形成面的说明图；

图8是表示图1所示的层叠体中的第八层电介质层的图案形成面的说明图；

图9是表示图1所示的层叠体中的第九层电介质层的图案形成面的说明图；

图10是表示图1所示的层叠体中的第十层～第十七层电介质层的图案形成面的说明图；

图11是表示图1所示的层叠体中的第十八层电介质层的图案形成面的说明图；

图12是表示本发明第一实施方式的带通滤波器的插入损耗的频率特性的一例的特性图；

图13是表示第一比较例的带通滤波器的插入损耗的频率特性的一例的特性图；

图14是表示本发明第二实施方式的带通滤波器的结构的立体图；

图15是表示本发明第二实施方式的带通滤波器的电路结构的电路图；

图16是表示图14所示的层叠体中的第一层电介质层的图案形成面的说明图；

图17是表示图14所示的层叠体中的第二层及第三层电介质层的图案形成面的说明图；

图18是表示图14所示的层叠体中的第四层电介质层的图案形成面的说明图；

图19是表示图14所示的层叠体中的第五层～第九层电介质层的图案形成面的说明图；

图20是表示图14所示的层叠体中的第十层电介质层的图案形成面的说明图；

图21是表示图14所示的层叠体中的第十一层电介质层的图案形成面的说明图；

图22是表示图14所示的层叠体中的第十二层电介质层的图案形成面的说明图；

图23是表示图14所示的层叠体中的第十三层～第二十一层电介质层的图案形成面的说明图；

图24是表示图14所示的层叠体中的第二十二层电介质层的图案形成面的说明图；

图25是表示本发明第二实施方式的带通滤波器的插入损耗的频率特性的一例的特性图；

图26是表示第二比较例的带通滤波器的插入损耗的频率特性的一例的特性图。

具体实施方式

[第一实施方式]

以下，参照附图详细地说明本发明的实施方式。首先，参照图1及图2，说明本发明第一实施方式的带通滤波器的结构。图1是表示本实施方式的带通滤波器的结构的立体图。图2是表示本实施方式的带通滤波器的电路结构的电路图。

如图1所示，本实施方式的带通滤波器1具备：由电介质构成的主体2、与主体2一体化的第一输入输出端口3及第二输入输出端口4、设置于主体2内的五个以上的谐振器、屏蔽件6、第一隔开部7、第二隔开部8。屏蔽件6由导体构成，且与主体2一体化。另外，屏蔽件6连接于地面。屏蔽件6具有防止向带通滤波器1的周围辐射电磁波的功能。第一隔开部7和第二隔开部8各自由导体构成，且设置于主体2内，并与屏蔽件6电连接。第一隔开部7与本发明的隔开部对应。

主体2包含由层叠的多个电介质层构成的层叠体20。在此，如图1所示，定义X方向、Y方向及Z方向。X方向、Y方向及Z方向相互正交。本实施方式中，将多个电介质层的层叠方向(图1中朝向上侧的方向)设为Z方向。Z方向与本发明的第一方向对应。

主体2具有长方体形状。主体2具有：位于Z方向上的主体2的两端的第一端面2A及第二端面2B；将第一端面2A与第二端面2B连接的四个侧面2C、2D、2E、2F。第一端面2A也是主体2的下表面。第二端面2B也是主体2的上表面。侧面2C、2D位于Y方向上的主体2的两端。侧面2E、2F位于X方向上的主体2的两端。

五个以上的谐振器在电路结构上设置于第一输入输出端口3与第二输入输出端口4之间。另外，五个以上的谐振器以电路结构上相邻的两个谐振器进行电磁耦合的方式构成。此外，本申请中，“电路结构上”的表达不是物理性的结构的配置，为了指出电路图上的配置而使用。以下，对于五个以上的谐振器，电路结构上，按照距第一输入输出端口3较近的顺序，将第n个谐振器均称为第n级谐振器。

如图2所示，本实施方式中，特别是五个以上的谐振器为五个谐振器51、52、53、54、55。五个谐振器51、52、53、54、55在电路结构上从第一输入输出端口3侧依次配置。谐振器51～55以如下方式构成，谐振器51、52在电路结构上相邻且电磁耦合，谐振器52、53在电路结构上相邻且电磁耦合，谐振器53、54在电路结构上相邻且电磁耦合，谐振器54、55在电路结构上相邻且电磁耦合。另外，本实施方式中，特别是电路结构上相邻的两个谐振器之间的电磁耦合为电容耦合。另外，本实施方式中，特别是谐振器51～55各自为两端开放型谐振器且为1/2波长谐振器。

带通滤波器1具备：实现谐振器51、52间的电容耦合的电容器C12、实现谐振器52、53间的电容耦合的电容器C23、实现谐振器53、54间的电容耦合的电容器C34、实现谐振器54、55间的电容耦合的电容器C45。

在此，将具备以电路结构上相邻的两个谐振器进行耦合的方式构成的三个以上的谐振器的带通滤波器中的、电路结构上不相邻的两个谐振器之间的电磁耦合称为交叉耦合。本实施方式的带通滤波器1如以下中说明，具有两个交叉耦合。

本实施方式中，五个谐振器51～55中电路结构上距第一输入输出端口3最近的谐振器51、与五个谐振器51～55中电路结构上距第二输入输出端口4最近的谐振器55在电路结构上不相邻但进行磁耦合。谐振器51与本发明的第一谐振器对应。谐振器55与本发明的第二谐振器对应。

另外，本实施方式中，五个谐振器51～55中电路结构上相对于第一输入输出端口3第二近的谐振器52、与五个谐振器51～55中电路结构上相对于第二输入输出端口4第二近的谐振器54在电路结构上不相邻但进行电容耦合。谐振器52与本发明的第三谐振器对应。谐振器54与本发明的第四谐振器对应。图2中，标注符号C24的电容器的记号表示谐振器52、54间的电容耦合。

带通滤波器1还具备设置于第一输入输出端口3与谐振器51之间的电容器C1、设置于第二输入输出端口4与谐振器55之间的电容器C2。

带通滤波器1还具备用于使比通频带高的规定的频率(以下，称为陷波频率。)的信号进行衰减的陷波滤波器部。该陷波滤波器部具备由导体构成的两个线路91、92。线路91、92各自具有相互位于相反侧的第一端和第二端。线路91的第一端连接于第一输入输出端口3，线路91的第二端开放。线路92的第一端连接于第二输入输出端口4，线路92的第二端开放。线路91、92各自具有与陷波频率对应的波长的1/4或与其接近的长度。线路91、92各自为以陷波频率共振的1/4波长谐振器。陷波频率例如为带通滤波器1的通频带中心频率的2倍的频率。

屏蔽件6包含对于第一方向即Z方向隔开间隔地配置的第一部分61及第二部分62、将第一部分61与第二部分62连接的连接部63。第一部分61、第二部分62及连接部63以包围五个谐振器51～55的方式配置。

层叠体20包含主要部21和包覆部22。主要部21利用构成层叠体20的多个电介质层中的、层叠的两个以上的电介质层构成。包覆部22利用构成层叠体20的多个电介质层中的、构成主要部21的两个以上的电介质层以外的一个以上的电介质层构成。主要部21具有位于两个以上的电介质层的层叠方向上的两端的第一端面21a和第二端面21b。包覆部22覆盖第二端面21b。主要部21的第一端面21a与主体2的第一端面2A一致。主要部21的第二端面21b位于主体2的内部。

第一部分61利用配置于第一端面21a的第一导体层313构成。第二部分62利用配置于第二端面21b的第二导体层481构成。第二部分62介设于主要部21与包覆部22之间。

谐振器51具有由导体构成的谐振器导体部510。谐振器52具有由导体构成的谐振器导体部520。谐振器53具有由导体构成的谐振器导体部530。谐振器54具有由导体构成的谐振器导体部540。谐振器55具有由导体构成的谐振器导体部550。

谐振器导体部510、520、530、540、550各自沿着与第一方向即Z方向交叉的方向延伸。本实施方式中，特别是谐振器导体部510、520、530、540、550各自沿着与第一方向即Z方向正交的方向延伸。

谐振器导体部510、520、530、540、550各自具有相互位于相反侧的第一端和第二端。如上述，谐振器51～55各自为两端开放型谐振器。因此，谐振器导体部510、520、530、540、550各自的第一端和第二端均开放。谐振器导体部510、520、530、540、550各自具有与带通滤波器1的通频带中心频率对应的波长的1/2或与其接近的长度。

第一隔开部7与第一部分61和第二部分62相接。第一隔开部7的至少一部分以通过谐振器导体部510与谐振器导体部550之间的方式延伸。本实施方式中，特别是第一隔开部7沿着第一方向即Z方向延伸。另外，第一隔开部7将第一部分61与第二部分62以最短路径连接。即，第一隔开部7的Z方向的长度等于第一部分61与第二部分62之间的距离。

另外，第一隔开部7贯通构成主要部21的两个以上的电介质层。本实施方式中，第一隔开部7包含分别贯通构成主要部21的两个以上的电介质层的多个通孔列7T。多个通孔列7T与本发明的第一通孔列对应。图1中，将各个通孔列7T以圆柱表示。多个通孔列7T各自包含串联连接的两个以上的通孔。多个通孔列7T各自沿着Z方向延伸。另外，多个通孔列7T以沿着Y方向并排的方式排列。本实施方式中，通孔列7T的数为5。

第二隔开部8以通过由谐振器导体部520、530、540包围的区域的方式延伸，并与第一部分61和第二部分62相接。本实施方式中，特别是第二隔开部8沿着第一方向即Z方向延伸。另外，第二隔开部8将第一部分61与第二部分62以最短路径连接。即，第二隔开部8的Z方向的长度等于第一部分61与第二部分62之间的距离。

另外，第二隔开部8贯通构成主要部21的两个以上的电介质层。本实施方式中，第二隔开部8包含分别贯通构成主要部21的两个以上的电介质层的多个通孔列8T。图1中，将各个通孔列8T以圆柱表示。多个通孔列8T各自包含串联连接的两个以上的通孔。多个通孔列8T各自沿着Z方向延伸。另外，多个通孔列8T以沿着X方向并排的方式排列。本实施方式中，通孔列8T的数为5。

屏蔽件6的连接部63包含分别贯通构成主要部21的两个以上的电介质层的多个通孔列63T。多个通孔列63T与本发明的第二通孔列对应。图1中，将各个通孔列63T以圆柱表示。图1中，五个通孔列7T和五个通孔列8T以外的以多个圆柱表示的多个通孔列全部为通孔列63T。多个通孔列63T各自包含串联连接的两个以上的通孔。多个通孔列63T各自沿着Z方向延伸。

接着，参照图3～图11说明构成层叠体20的多个电介质层、形成于该多个电介质层的多个导体层及多个通孔的结构的一例。该例中，层叠体20具有层叠的18层的电介质层。以下，将该18层的电介质层从下起依次称为第一层～第十八层电介质层。另外，将第一层～第十八层电介质层以符号31～48表示。主要部21由第一层～第十七层电介质层31～47构成。包覆部22由第十八层电介质层48构成。图3～图10中，多个圆表示多个通孔。

图3表示第一层电介质层31的图案形成面。在电介质层31的图案形成面形成有：构成第一输入输出端口3的导体层311、构成第二输入输出端口4的导体层312、构成屏蔽件6的第一部分61的第一导体层313。

另外，在电介质层31上形成有连接于导体层311的通孔31T1和连接于导体层312的通孔31T2。在电介质层31上还形成有：构成五个通孔列7T的一部分的五个通孔7T1、构成五个通孔列8T的一部分的五个通孔8T1、构成多个通孔列63T的一部分的多个通孔63T1。图3中，通孔31T1、31T2、7T1、8T1以外的以多个圆表示的多个通孔全部为通孔63T1。通孔7T1、8T1、63T1连接于第一导体层313。

图4表示第二层电介质层32的图案形成面。在电介质层32的图案形成面上形成有导体层321、322。在导体层321、322上分别连接图3所示的通孔31T1、31T2。

另外，在电介质层32上形成有连接于导体层321的通孔32T1和连接于导体层322的通孔32T2。

在电介质层32上还形成有构成五个通孔列7T的一部分的五个通孔7T2。在五个通孔7T2连接有图3所示的五个通孔7T1。

在电介质层32上还形成有构成五个通孔列8T的一部分的五个通孔8T2。在五个通孔8T2连接有图3所示的五个通孔8T1。

在电介质层32上还形成有构成多个通孔列63T的一部分的多个通孔63T2。图4中，通孔32T1、32T2、7T2、8T2以外的以多个圆表示的多个通孔全部为通孔63T2。在多个通孔63T2连接有图3所示的多个通孔63T1。

图5表示第三层电介质层33的图案形成面。在电介质层33上形成有通孔33T1、33T2。在通孔33T1、33T2分别连接有图4所示的通孔32T1、32T2。

在电介质层33上还形成有构成五个通孔列7T的一部分的五个通孔7T3。在五个通孔7T3连接有图4所示的五个通孔7T2。

在电介质层33上还形成有构成五个通孔列8T的一部分的五个通孔8T3。在五个通孔8T3连接有图4所示的五个通孔8T2。

在电介质层33上还形成有构成多个通孔列63T的一部分的多个通孔63T3。图5中，通孔33T1、33T2、7T3、8T3以外的以多个圆表示的多个通孔全部为通孔63T3。在多个通孔63T3连接有图4所示的多个通孔63T2。

图6表示第四层电介质层34的图案形成面。在电介质层34的图案形成面上形成有构成线路91的导体层341和构成线路92的导体层342。导体层341、342各自具有相互位于相反侧的第一端和第二端。在导体层341的第一端的附近部分连接有图5所示的通孔33T1。在导体层342的第一端的附近部分连接有图5所示的通孔33T2。导体层341的第二端的附近的一部分和导体层342的第二端的附近的一部分经由电介质层31、32、33与图3所示的导体层313对置。

另外，在电介质层34上形成有连接于导体层341的第一端的附近部分的通孔34T1和连接于导体层342的第一端的附近部分的通孔34T2。

在电介质层34上还形成有构成五个通孔列7T的一部分的五个通孔7T4。在五个通孔7T4连接有图5所示的五个通孔7T3。

在电介质层34上还形成有构成五个通孔列8T的一部分的五个通孔8T4。在五个通孔8T4连接有图5所示的五个通孔8T3。

在电介质层34上形成有构成多个通孔列63T的一部分的多个通孔63T4。图6中，通孔34T1、34T2、7T4、8T4以外的以多个圆表示的多个通孔全部为通孔63T4。在多个通孔63T4连接有图5所示的多个通孔63T3。

图7表示第五层～第七层电介质层35～37的图案形成面。在电介质层35～37各自形成有通孔35T1、35T2。在形成于第五层电介质层35的通孔35T1、35T2分别连接有图6所示的通孔34T1、34T2。

在电介质层35～37各自还形成有构成五个通孔列7T的一部分的五个通孔7T5。在形成于第五层电介质层35的五个通孔7T5连接有图6所示的五个通孔7T4。

在电介质层35～37各自还形成有构成五个通孔列8T的一部分的五个通孔8T5。在形成于第五层电介质层35的五个通孔8T5连接有图6所示的五个通孔8T4。

在电介质层35～37各自还形成有构成多个通孔列63T的一部分的多个通孔63T5。图7中，通孔35T1、35T2、7T5、8T5以外的以多个圆表示的多个通孔全部为通孔63T5。在形成于第五层电介质层35的多个通孔63T5连接有图6所示的多个通孔63T4。

电介质层35～37中，上下相邻的相同的符号的通孔彼此相互连接。

图8表示第八层电介质层38的图案形成面。在电介质层38的图案形成面形成有用于构成图2所示的电容器C1的导体层381和用于构成图2所示的电容器C2的导体层382。在导体层381连接有形成于第七层电介质层37的通孔35T1。在导体层382连接有形成于第七层电介质层37的通孔35T2。

在电介质层38的图案形成面还形成有用于分别构成图2所示的电容器C12、C23、C34、C45的导体层383、384、385、386。

另外，在电介质层38形成有构成五个通孔列7T的一部分的五个通孔7T8。在五个通孔7T8连接有形成于第七层电介质层37的五个通孔7T5。

在电介质层38上还形成有构成五个通孔列8T的一部分的五个通孔8T8。在五个通孔8T8连接有形成于第七层电介质层37的五个通孔8T5。

在电介质层38上还形成有构成多个通孔列63T的一部分的多个通孔63T8。图8中，通孔7T8、8T8以外的以多个圆表示的多个通孔全部为通孔63T8。在多个通孔63T8连接有形成于第七层电介质层37的多个通孔63T5。

图9表示第九层电介质层39的图案形成面。在电介质层39的图案形成面形成有谐振器导体部510、520、530、540、550。

谐振器导体部510具有相互位于相反侧的第一端510a和第二端510b。谐振器导体部520具有相互位于相反侧的第一端520a和第二端520b。谐振器导体部530具有相互位于相反侧的第一端530a和第二端530b。谐振器导体部540具有相互位于相反侧的第一端540a和第二端540b。谐振器导体部550具有相互位于相反侧的第一端550a和第二端550b。

谐振器导体部510包含第一部分510A、第二部分510B、第三部分510C。第一部分510A具有第一端510a，第二部分510B具有第二端510b。第一部分510A沿着X方向延伸，第二部分510B沿着Y方向延伸。第三部分510C与第一部分510A的第一端510a的相反侧的端部和第二部分510B的第二端510b的相反侧的端部连接。图9中，将第一部分510A与第三部分510C的边界、第二部分510B与第三部分510C的边界以虚线表示。电路结构上，与第二部分510B相比，第一部分510A距第一输入输出端口3更近。

谐振器导体部550包含第一部分550A、第二部分550B、第三部分550C。第一部分550A具有第一端550a，第二部分550B具有第二端550b。第一部分550A沿着X方向延伸，第二部分550B沿着Y方向延伸。第三部分550C与第一部分550A的第一端550a的相反侧的端部和第二部分550B的第二端550b的相反侧的端部连接。图9中，将第一部分550A与第三部分550C的边界、第二部分550B与第三部分550C的边界以虚线表示。电路结构上，与第二部分550B相比，第一部分550A距第二输入输出端口4更近。

谐振器导体部510的第二部分510B和谐振器导体部550的第二部分550B隔开预定的间隔且在X方向上相邻。第二部分510B与第二部分550B的间隔比谐振器导体部510、550各自的长度小。

谐振器导体部520包含第一部分520A、第二部分520B、第三部分520C。第一部分520A具有第一端520a，第二部分520B具有第二端520b。第一部分520A沿着X方向延伸，第二部分520B沿着Y方向延伸。第三部分520C与第一部分520A的第一端520a的相反侧的端部和第二部分520B的第二端520b的相反侧的端部连接。图9中，将第一部分520A与第三部分520C的边界、第二部分520B与第三部分520C的边界以虚线表示。第一端520a配置于谐振器导体部510的第二端510b的附近。

谐振器导体部540包含第一部分540A、第二部分540B、第三部分540C。第一部分540A具有第一端540a，第二部分540B具有第二端540b。第一部分540A沿着X方向延伸，第二部分540B沿着Y方向延伸。第三部分540C与第一部分540A的第一端540a的相反侧的端部和第二部分540B的第二端540b的相反侧的端部连接。图9中，将第一部分540A与第三部分540C的边界、第二部分540B与第三部分540C的边界以虚线表示。第一端540a配置于谐振器导体部550的第二端550b的附近。

谐振器导体部520的第一端520a和谐振器导体部540的第一端540a隔开预定的间隔且相邻。第一端520a与第一端540a的间隔比谐振器导体部520、540各自的长度充分小。

谐振器导体部530沿着X方向延伸。谐振器导体部530的第一端530a配置于谐振器导体部520的第二端520b的附近。谐振器导体部530的第二端530b配置于谐振器导体部540的第二端540b的附近。

另外，在电介质层39上形成有构成五个通孔列7T的一部分的五个通孔7T9。在五个通孔7T9连接有图8所示的五个通孔7T8。

在电介质层39上还形成有构成五个通孔列8T的一部分的五个通孔8T9。在五个通孔8T9连接有图8所示的五个通孔8T8。

在电介质层39上还形成有构成多个通孔列63T的一部分的多个通孔63T9。图9中，通孔7T9、8T9以外的以多个圆表示的多个通孔全部为通孔63T9。在多个通孔63T9连接有图8所示的多个通孔63T8。

图10表示第十层～第十七层电介质层40～47的图案形成面。在电介质层40～47各自形成有构成五个通孔列7T的一部分的五个通孔7T10。在形成于第十层电介质层40的五个通孔7T10连接有图9所示的五个通孔7T9。

在电介质层40～47各自还形成有构成五个通孔列8T的一部分的五个通孔8T10。在形成于第十层电介质层40的五个通孔8T10连接有图9所示的五个通孔8T9。

在电介质层40～47各自还形成有构成多个通孔列63T的一部分的多个通孔63T10。图10中，通孔7T10、8T10以外的以多个圆表示的多个通孔全部为通孔63T10。在形成于第十层电介质层40的多个通孔63T10连接有图9所示的多个通孔63T9。

电介质层40～47中，上下相邻的相同的符号的通孔彼此相互连接。

图11表示第十八层电介质层48的图案形成面。在电介质层48的图案形成面形成有构成屏蔽件6的第二部分62的第二导体层481。在第二导体层481连接有形成于第十七层电介质层47的通孔7T10、8T10、63T10。

本实施方式的带通滤波器1以第一层电介质层31的图案形成面成为主体2的第一端面2A的方式，层叠第一层～第十八层电介质层31～48而构成。第十八层电介质层48中的图案形成面的相反侧的面成为主体2的第二端面2B。第一层～第十八层电介质层31～48构成层叠体20。

谐振器51～55各自的谐振器导体部510、520、530、540、550关于第一方向即Z方向，配置于与层叠体20内的相同的位置。

构成第一输入输出端口3的导体层311经由通孔31T1、导体层321及通孔32T1、33T1、34T1、35T1连接于图8所示的导体层381。导体层381经由电介质层38与图9所示的谐振器导体部510的第一端510a的附近部分对置。图2所示的电容器C1利用导体层381、谐振器导体部510、它们之间的电介质层38构成。

构成第二输入输出端口4的导体层312经由通孔31T2、导体层322及通孔32T2、33T2、34T2、35T2与图8所示的导体层382连接。导体层382经由电介质层38，与图9所示的谐振器导体部550的第一端550a的附近部分对置。图2所示的电容器C2利用导体层382、谐振器导体部550、它们之间的电介质层38构成。

图8所示的导体层383经由电介质层38，与谐振器导体部510的第二端510b的附近部分、和谐振器导体部520的第一端520a的附近部分对置。图2所示的电容器C12利用导体层383、谐振器导体部510、520、它们之间的电介质层38构成。

图8所示的导体层384经由电介质层38，与谐振器导体部520的第二端520b的附近部分、和谐振器导体部530的第一端530a的附近部分对置。图2所示的电容器C23利用导体层384、谐振器导体部520、530、它们之间的电介质层38构成。

图8所示的导体层385经由电介质层38，与谐振器导体部530的第二端530b的附近部分、和谐振器导体部540的第二端540b的附近部分对置。图2所示的电容器C34利用导体层385、谐振器导体部530、540、它们之间的电介质层38构成。

图8所示的导体层386经由电介质层38，与谐振器导体部540的第一端540a的附近部分、和谐振器导体部550的第二端550b的附近部分对置。图2所示的电容器C45利用导体层386、谐振器导体部540、550、它们之间的电介质层38构成。

第一隔开部7的五个通孔列7T各自通过通孔7T1、7T2、7T3、7T4、7T5、7T8、7T9、7T10沿着Z方向串联连接而构成。

图3～图11所示的例子中，第一隔开部7的一部分以通过谐振器导体部510的第二部分510B与谐振器导体部550的第二部分550B之间的方式延伸，且与第一部分61和第二部分62相接。

第二隔开部8的五个通孔列8T各自通过通孔8T1、8T2、8T3、8T4、8T5、8T8、8T9、8T10沿着Z方向串联连接而构成。

连接部63的多个通孔列63T各自通过通孔63T1、63T2、63T3、63T4、63T5、63T8、63T9、63T10沿着Z方向串联连接而构成。

本实施方式中，电路结构上不相邻的谐振器51、55进行磁耦合，电路结构上不相邻的谐振器52、54进行电容耦合。谐振器51和谐振器52在电路结构上相邻，且电容耦合。另外，谐振器55和谐振器54在电路结构上相邻，且电容耦合。具有这种电路结构上的关系的谐振器51、52、54、55的谐振器导体部510、520、540、550具有以下那样的物理性的关系。

谐振器51、55各自的谐振器导体部510、550未经由其它谐振器的谐振器导体部而物理性地相邻。本实施方式中，特别是均沿着Y方向延伸的谐振器导体部510的第二部分510B和谐振器导体部550的第二部分550B在它们之间未经由其它谐振器的谐振器导体部，而在X方向上物理性地相邻。由此，实现谐振器51、55间的磁耦合。

另外，谐振器52、54各自的谐振器导体部520、540未经由其它谐振器的谐振器导体部而物理性地相邻。本实施方式中，特别是谐振器导体部520的第一端520a和谐振器导体部540的第一端540a在它们之间未经由其它谐振器的谐振器导体部，而隔开较小的间隔地相邻。由此，实现谐振器52、54间的电容耦合。

另外，谐振器51、52各自的谐振器导体部510、520未经由其它谐振器的谐振器导体部而物理性地相邻。由此，能够容易实现谐振器51、52间的电容耦合。

另外，谐振器54、55各自的谐振器导体部540、550未经由其它谐振器的谐振器导体部而物理性地相邻。由此，能够容易实现谐振器54、55间的电容耦合。

接着，对本实施方式的带通滤波器1的作用及效果进行说明。带通滤波器1以例如通频带存在于10～30GHz的准毫米波段或30～300GHz的毫米波段的方式设计及构成。

带通滤波器1在电路结构上具备从第一输入输出端口3侧起依次配置于第一输入输出端口3与第二输入输出端口4之间的谐振器51、52、53、54、55。谐振器51～55以电路结构上相邻的两个谐振器电磁耦合、特别是电容耦合的方式构成。

带通滤波器1具备屏蔽件6。屏蔽件6具有防止向带通滤波器1的周围辐射电磁波的功能。本实施方式中，利用屏蔽件6和其内侧的电介质形成类似于波导管的结构，由此，可产生一个以上的波导管模式。该一个以上的波导管模式的共振频率通常存在于比带通滤波器1的通频带高的频域。如果共振频率最低的波导管模式即最低阶波导管模式的共振频率较接近带通滤波器1的通频带，则由于最低阶波导管模式的共振频率下的不需要的共振，产生比通频带高的频域的衰减特性恶化的问题。

本实施方式的带通滤波器1具备第一及第二隔开部7、8，由此，防止上述问题的产生。以下，对该情况进行详细地说明。首先，假定没有第一及第二隔开部7、8，则最低阶波导管模式的共振频率依赖于由屏蔽件6包围的空间的形状。一般而言，该空间越大，最低阶波导管模式的共振频率越低。

与之相对，本实施方式中，利用第一及第二隔开部7、8，由屏蔽件6包围的空间隔开成多个空间。本实施方式中，特别是利用第一隔开部7，由屏蔽件6包围的空间隔开成谐振器导体部510存在的空间和谐振器导体部550存在的空间。

本实施方式中，最低阶波导管模式的共振频率依赖于由第一及第二隔开部7、8隔开的多个空间各自的形状。该多个空间各自比假定没有第一及第二隔开部7、8时的由屏蔽件6包围的空间小。因此，根据本实施方式，与没有第一及第二隔开部7、8的情况相比，能够提高最低阶波导管模式的共振频率。由此，根据本实施方式的带通滤波器1，能够防止由于最低阶波导管模式的比通频带高的频域中的衰减特性恶化。

另外，本实施方式中，电路结构上不相邻的第一级谐振器51与第五级谐振器55进行磁耦合。由此，根据本实施方式，能够在插入损耗的频率特性中、比通频带低的距通频带较近的频域即第一通频带附近区域、和比通频带高的距通频带较近的频域即第二通频带附近区域的至少一方产生衰减极点。此外，通频带是例如插入损耗从插入损耗的最小值变大3dB的两个频率之间的频段。

本实施方式中，特别是第一级谐振器51与第五级谐振器55之间的磁耦合在第一通频带附近区域产生衰减极点。

另外，本实施方式中，电路结构上不相邻的第二级谐振器52与第四级谐振器54进行电容耦合。由此，根据本实施方式，能够在第二通频带附近区域产生衰减极点。

由于这些，根据本实施方式，能够实现包含五个谐振器51～55和屏蔽件6且具有良好的特性的带通滤波器1。具体而言，本实施方式中的带通滤波器1的良好的特性是在第一通频带附近区域和第二通频带附近区域双方，插入损耗急剧地变化和抑制最低阶波导管模式所引起的衰减特性的恶化。

另外，本实施方式中，第一隔开部7以其至少一部分通过谐振器导体部510与谐振器导体部550之间的方式配置。谐振器导体部510与谐振器导体部550构成电路结构上不相邻但进行磁耦合的谐振器51和谐振器55。谐振器51、55间的磁耦合也可以比电路结构上相邻的两个谐振器间的电磁耦合弱。因此，本实施方式中，能够一边将第一隔开部7以其至少一部分通过谐振器导体部510与谐振器导体部550之间的方式配置，一边使谐振器51、55进行磁耦合。由此，根据本实施方式，能够兼得设置第一隔开部7而抑制最低阶波导管模式所引起的衰减特性的恶化，和使谐振器51、55进行磁耦合而产生衰减极点，并实现带通滤波器1的良好的特性。

但是，本实施方式中的五个谐振器51～55各自为1/2波长谐振器。在该情况下，谐振器导体部510、520、530、540、550各自有时除了决定通频带的基本共振频率的基本共振模式之外，还具有基本共振频率的2倍的共振频率的谐波共振模式。谐波共振模式可能使比通频带高的频域中的衰减特性恶化。

与之相对，本实施方式的带通滤波器1中，可利用陷波滤波器部，衰减基本共振频率的2倍的共振频率的信号。由此，根据本实施方式，能够抑制谐波共振模式所引起的衰减特性的恶化。

另外，本实施方式中，具有上述的电路结构上的关系的谐振器51、52、54、55的谐振器导体部510、520、540、550以具有上述的物理性的关系的方式构成。由此，根据本实施方式，能够实现具有两个交叉耦合，且简单的结构的带通滤波器1。

接着，表示本实施方式的带通滤波器1的特性的一例和第一比较例的带通滤波器的特性的一例。第一比较例的带通滤波器具有从带通滤波器1除去第一隔开部7的结构。

图12表示本实施方式的带通滤波器1的插入损耗的频率特性的一例。图13表示第一比较例的带通滤波器的插入损耗的频率特性的一例。图12及图13所示的特性通过模拟求得。图12及图13中，横轴表示频率，纵轴表示插入损耗。图12及图13所示的例子中，带通滤波器1及第一比较例的带通滤波器的通频带约为26～30GHz，通频带中心频率约为28GHz。

模拟的带通滤波器1中，以第一隔开部7的存在为前提，如图12所示，以在第一通频带附近区域与第二通频带附近区域双方产生衰减极点的方式，调整两个交叉耦合的大小。第一通频带附近区域约为24～26GHz的频域。第二通频带附近区域约为30～32GHz的频域。图13所示的第一比较例的带通滤波器的特性中，在第一通频带附近区域中没有衰减极点，第二通频带附近区域中的衰减极点的插入损耗比带通滤波器1小。这是由于，第一比较例的带通滤波器中，通过除去第一隔开部7，谐振器51、55间的磁耦合的大小从带通滤波器1中调整的大小偏离。

另外，图13所示的第一比较例的带通滤波器的特性中，在约40GHz下存在插入损耗极端变小的峰值。认为这是由于，在约40GHz下产生最低阶波导管模式的不需要的共振。图12所示的带通滤波器1的特性中，不存在图13所示的特性中产生那样的峰值，与图13所示的特性相比，比通频带高的频域中的衰减特性良好。

另外，图12所示的带通滤波器1的特性中，约55GHz下的插入损耗变大。这是陷波滤波器部的作用的结果。

从图12可知，根据本实施方式的带通滤波器1，能够实现插入损耗在第一通频带附近区域和第二通频带附近区域双方急剧变化，且抑制最低阶波导管模式所引起的衰减特性的恶化的良好的特性。

[第二实施方式]

接着，对本发明的第二实施方式进行说明。首先，参照图14及图15，对本实施方式的带通滤波器的结构进行说明。图14是表示本实施方式的带通滤波器的结构的立体图。图15是表示本实施方式的带通滤波器的电路结构的电路图。

本实施方式的带通滤波器100具备：主体2、第一输入输出端口3及第二输入输出端口4、五个以上的谐振器、屏蔽件6、隔开部107、耦合调整部108。主体2包含层叠体20。

五个以上的谐振器在电路结构上设置于第一输入输出端口3与第二输入输出端口4之间。本实施方式中，五个以上的谐振器是六个谐振器151、152、153、154、155、156。六个谐振器151、152、153、154、155、156在电路结构上从第一输入输出端口3侧起依次配置。六个谐振器151～156以电路结构上相邻的两个谐振器进行电磁耦合的方式构成。具体地说明时，谐振器151～156以如下方式构成，谐振器151、152在电路结构上相邻且电磁耦合，谐振器152、153在电路结构上相邻且电磁耦合，谐振器153、154在电路结构上相邻且电磁耦合，谐振器154、155在电路结构上相邻且电磁耦合，谐振器155、156在电路结构上相邻且电磁耦合。另外，本实施方式中，特别是电路结构上相邻的两个谐振器之间的电磁耦合为电容耦合。另外，本实施方式中，特别是谐振器151～156各自为两端开放型谐振器且为1/2波长谐振器。

屏蔽件6的第一部分61，第二部分62及连接部63以包围六个谐振器151～156的方式配置。第一部分61利用配置于层叠体20的主要部21的第一端面21a的第一导体层1313构成。第二部分62利用配置于层叠体20的主要部21的第二端面21b的第二导体层1521构成。

带通滤波器100具备：实现谐振器151、152间的电容耦合的电容器C112；实现谐振器152、153间的电容耦合的电容器C123；实现谐振器153、154间的电容耦合的电容器C134；实现谐振器154、155间的电容耦合的电容器C145；实现谐振器155、156间的电容耦合的电容器C156。

本实施方式中，六个谐振器151～156中电路结构上相对于第一输入输出端口3第二近的谐振器152、与六个谐振器151～156中电路结构上相对于第二输入输出端口4第二近的谐振器155在电路结构上不相邻但进行磁耦合。谐振器152与本发明的第一谐振器对应。谐振器155与本发明的第二谐振器对应。

另外，本实施方式中，六个谐振器151～156中电路结构上距第一输入输出端口3最近的谐振器151、与六个谐振器151～156中电路结构上距第二输入输出端口4最近的谐振器156在电路结构上不相邻但进行电容耦合。谐振器151与本发明的第三谐振器对应。谐振器156与本发明的第四谐振器对应。图15中，标注符号C116的电容器的记号表示谐振器151、156间的电容耦合。

带通滤波器100还具备：设置于第一输入输出端口3与谐振器151之间的电容器C101、设置于第二输入输出端口4与谐振器156之间的电容器C102。

带通滤波器100与第一实施方式一样，还具备两个线路91、92。

谐振器151具有由导体构成的谐振器导体部1510。谐振器152具有由导体构成的谐振器导体部1520。谐振器153具有由导体构成的谐振器导体部1530。谐振器154具有由导体构成的谐振器导体部1540。谐振器155具有由导体构成的谐振器导体部1550。谐振器156具有由导体构成的谐振器导体部1560。

谐振器导体部1510、1520、1530、1540、1550、1560各自沿着与第一方向即Z方向交叉的方向延伸。本实施方式中，特别是谐振器导体部1510、1520、1530、1540、1550、1560各自沿着与第一方向即Z方向正交的方向延伸。

谐振器导体部1510、1520、1530、1540、1550、1560各自具有相互位于相反侧的第一端和第二端。如上述，谐振器151～156各自为两端开放型谐振器。因此，谐振器导体部1510、1520、1530、1540、1550、1560各自的第一端和第二端均开放。谐振器导体部1510、1520、1530、1540、1550、1560各自具有与带通滤波器100的通频带中心频率对应的波长的1/2或与其接近的长度。

隔开部107与第一部分61和第二部分62相接。隔开部107的至少一部分以通过谐振器导体部1520与谐振器导体部1550之间的方式延伸。本实施方式中，特别是隔开部107沿着第一方向即Z方向延伸。另外，隔开部107将第一部分61和第二部分62以最短路径连接。即，隔开部107的Z方向的长度等于第一部分61与第二部分62之间的距离。

另外，隔开部107贯通构成主要部21的两个以上的电介质层。本实施方式中，隔开部107包含分别贯通构成主要部21的两个以上的电介质层的多个通孔列107T和导体层107C。多个通孔列107T与本发明的第一通孔列对应。图14中，将各个通孔列107T以圆柱表示。多个通孔列107T各自包含串联连接的两个以上的通孔。多个通孔列107T各自沿着Z方向延伸。另外，多个通孔列107T以沿着Y方向并排的方式排列。本实施方式中，通孔列107T的数为7。

耦合调整部108用于调整谐振器151、156间的电容耦合的大小。耦合调整部108包含分别贯通构成主要部21的两个以上的电介质层的多个通孔列108T。图14中，将各个通孔列108T以圆柱表示。多个通孔列108T各自包含串联连接的两个以上的通孔。多个通孔列108T各自沿着Z方向延伸，且与第一部分61和第二部分62相接。另外，多个通孔列108T在谐振器导体部1510的第二端和谐振器导体部1560的第二端的附近，以沿着Y方向并排的方式排列。本实施方式中，通孔列108T的数为2。

屏蔽件6的连接部63包含分别贯通构成主要部21的两个以上的电介质层的多个通孔列163T。多个通孔列163T与本发明的第二通孔列对应。图14中，将各个通孔列163Tを以圆柱表示。图14中，七个通孔列107T和两个通孔列108T以外的以多个圆柱表示的多个通孔列全部为通孔列163T。多个通孔列163T各自包含串联连接的两个以上的通孔。多个通孔列163T各自沿着Z方向延伸。

接着，参照图16～图24，对本实施方式中的构成层叠体20的多个电介质层、形成于该多个电介质层的多个导体层及多个通孔的结构的一例进行说明。该例中，层叠体20具有层叠的22层的电介质层。将该22层的电介质层从下起依次称为第一层～第二十二层电介质层。另外，将第一层～第二十二层电介质层以符号131～152表示。主要部21利用第一层～第二十一层电介质层131～151构成。包覆部22利用第二十二层电介质层152构成。图16～图23中，多个圆表示多个通孔。

图16表示第一层电介质层131的图案形成面。在电介质层131的图案形成面上形成有：构成第一输入输出端口3的导体层1311、构成第二输入输出端口4的导体层1312、构成屏蔽件6的第一部分61的第一导体层1313。

另外，在电介质层131形成有连接于导体层1311的通孔131T1、连接于导体层1312的通孔131T2。在电介质层131中还形成有：构成七个通孔列107T的一部分的七个通孔107T1、构成两个通孔列108T的一部分的两个通孔108T1、构成多个通孔列163T的一部分的多个通孔163T1。图16中，通孔131T1、131T2、107T1、108T1以外的以多个圆表示的多个通孔全部为通孔163T1。通孔107T1、108T1、163T1连接于第一导体层1313。

图17表示第二层及第三层电介质层132、133的图案形成面。在电介质层132、133各自形成有通孔132T1、132T2。在形成于第二层电介质层132的通孔132T1、132T2分别连接有图16所示的通孔131T1、131T2。

在电介质层132、133各自还形成有构成七个通孔列107T的一部分的七个通孔107T2。在形成于第二层电介质层132的七个通孔107T2连接有图16所示的七个通孔107T1。

在电介质层132、133各自还形成有构成两个通孔列108T的一部分的两个通孔108T2。在形成于第二层电介质层132的两个通孔108T2连接有图16所示的两个通孔108T1。

在电介质层132、133各自还形成有构成多个通孔列163T的一部分的多个通孔163T2。图17中，通孔132T1、132T2、107T2、108T2以外的以多个圆表示的多个通孔全部为通孔163T2。在形成于第二层电介质层132的多个通孔163T2连接有图16所示的多个通孔163T1。

电介质层132、133中，上下相邻的相同的符号的通孔彼此相互连接。

图18表示第四层电介质层134的图案形成面。在电介质层134的图案形成面形成有构成线路91的导体层1341和构成线路92的导体层1342。导体层1341、1342各自具有相互位于相反侧的第一端和第二端。在导体层1341的第一端的附近部分连接有形成于第三层电介质层133的通孔132T1。在导体层1342的第一端的附近部分连接有形成于第三层电介质层133的通孔132T2。导体层1341的第二端的附近的一部分和导体层1342的第二端的附近的一部分经由电介质层131、132、133与图16所示的导体层1313对置。

另外，在电介质层134形成有连接于导体层1341的第一端的附近部分的通孔134T1、和连接于导体层1342的第一端的附近部分的通孔134T2。

在电介质层134还形成有构成七个通孔列107T的一部分的七个通孔107T4。在七个通孔107T4连接有形成于第三层电介质层133的七个通孔107T2。

在电介质层134还形成有构成两个通孔列108T的一部分的两个通孔108T4。在两个通孔108T4连接有形成于第三层电介质层133的两个通孔108T2。

在电介质层134还形成有构成多个通孔列163T的一部分的多个通孔163T4。图18中，通孔134T1、134T2、107T4、108T4以外的以多个圆表示的多个通孔全部为通孔163T4。在多个通孔163T4连接有形成于第三层电介质层133的多个通孔163T2。

图19表示第五层～第九层电介质层135～139的图案形成面。在电介质层135～139各自形成有通孔135T1、135T2。在形成于第五层电介质层135的通孔135T1、135T2分别连接有图18所示的通孔134T1、134T2。

在电介质层135～139各自还形成有构成七个通孔列107T的一部分的七个通孔107T5。在形成于第五层电介质层135的七个通孔107T5连接有图18所示的七个通孔107T4。

在电介质层135～139各自还形成有构成两个通孔列108T的一部分的两个通孔108T5。在形成于第五层电介质层135的两个通孔108T5连接有图18所示的两个通孔108T4。

在电介质层135～139各自还形成有构成多个通孔列163T的一部分的多个通孔163T5。图19中，通孔135T1、135T2、107T5、108T5以外的以多个圆表示的多个通孔全部为通孔163T5。在形成于第五层电介质层135的多个通孔163T5连接有图18所示的多个通孔163T4。

电介质层135～139中，上下相邻的相同的符号的通孔彼此相互连接。

图20表示第十层电介质层140的图案形成面。在电介质层140的图案形成面形成有用于构成图15所示的电容器C101的导体层1401、用于构成图15所示的电容器C102的导体层1402。在导体层1401连接有形成于第九层电介质层139的通孔135T1。在导体层1402连接有形成于第九层电介质层139的通孔135T2。

在电介质层140的图案形成面还形成有用于分别构成图15所示的电容器C112、C123、C134、C145、C156的导体层1403、1404、1405、1406、1407。

另外，在电介质层140形成有构成七个通孔列107T的一部分的七个通孔107T10。在七个通孔107T10连接有形成于第九层电介质层139的七个通孔107T5。

在电介质层140还形成有构成两个通孔列108T的一部分的两个通孔108T10。在两个通孔108T10连接有形成于第九层电介质层139的两个通孔108T5。

在电介质层140还形成有构成多个通孔列163T的一部分的多个通孔163T10。图20中，通孔107T10、108T10以外的以多个圆表示的多个通孔全部为通孔163T10。在多个通孔163T10连接有形成于第九层电介质层139的多个通孔163T5。

图21表示第十一层电介质层141的图案形成面。在电介质层141形成有构成七个通孔列107T的一部分的七个通孔107T11。在七个通孔107T11连接有图20所示的七个通孔107T10。

在电介质层141还形成有构成两个通孔列108T的一部分的两个通孔108T11。在两个通孔108T11连接有图20所示的两个通孔108T10。

在电介质层141还形成有构成多个通孔列163T的一部分的多个通孔163T11。图21中，通孔107T11、108T11以外的以多个圆表示的多个通孔全部为通孔163T11。在多个通孔163T11连接有图20所示的多个通孔163T10。

图22表示第十二层电介质层142的图案形成面。在电介质层142的图案形成面形成有谐振器导体部1510、1520、1530、1540、1550、1560。

谐振器导体部1510具有相互位于相反侧的第一端1510a和第二端1510b。谐振器导体部1520具有相互位于相反侧的第一端1520a和第二端1520b。谐振器导体部1530具有相互位于相反侧的第一端1530a和第二端1530b。谐振器导体部1540具有相互位于相反侧的第一端1540a和第二端1540b。谐振器导体部1550具有相互位于相反侧的第一端1550a和第二端1550b。谐振器导体部1560具有相互位于相反侧的第一端1560a和第二端1560b。

谐振器导体部1510、1560各自沿着X方向延伸。另外，谐振器导体部1510、1560以存在与它们交叉且沿着X方向延伸的一个直线的位置关系配置。谐振器导体部1510的第二端1510b和谐振器导体部1560的第二端1560b隔开预定的间隔地相邻。第二端1510b与第二端1560b的间隔比谐振器导体部1510、1560各自的长度充分小。

谐振器导体部1520、1550各自沿着Y方向延伸。另外，谐振器导体部1520、1550隔开预定的间隔且在X方向上相邻。谐振器导体部1520、1550的间隔比谐振器导体部1520、1550各自的长度小。

谐振器导体部1520的第一端1520a配置于谐振器导体部1510的第二端1510b的附近。谐振器导体部1550的第一端1550a配置于谐振器导体部1560的第二端1560b的附近。

谐振器导体部1530包含第一部分1530A、第二部分1530B、第三部分1530C。第一部分1530A具有第一端1530a，第二部分1530B具有第二端1530b。第一部分1530A沿着X方向延伸，第二部分1530B沿着Y方向延伸。第三部分1530C与第一部分1530A的第一端1530a的相反侧的端部、第二部分1530B的第二端1530b的相反侧的端部连接。图22中，将第一部分1530A与第三部分1530C的边界、第二部分1530B与第三部分1530C的边界以虚线表示。第一端1530a配置于谐振器导体部1520的第二端1520b的附近。

谐振器导体部1540包含第一部分1540A、第二部分1540B、第三部分1540C。第一部分1540A具有第一端1540a，第二部分1540B具有第二端1540b。第一部分1540A沿着X方向延伸，第二部分1540B沿着Y方向延伸。第三部分1540C与第一部分1540A的第一端1540a的相反侧的端部、第二部分1540B的第二端1540b的相反侧的端部连接。图22中，将第一部分1540A与第三部分1540C的边界、第二部分1540B与第三部分1540C的边界以虚线表示。第一端1540a配置于谐振器导体部1550的第二端1550b的附近。

谐振器导体部1530的第一端1530a与谐振器导体部1540的第一端1540a隔开预定的间隔地相邻。

在电介质层142的图案形成面上还形成有构成隔开部107的一部分的导体层107C。导体层107C位于谐振器导体部1520与谐振器导体部1550之间，且沿着Y方向延伸。

另外，在电介质层142形成有构成七个通孔列107T的一部分的七个通孔107T12。七个通孔107T12连接于导体层107C。另外，在七个通孔107T12连接有图21所示的七个通孔107T11。

在电介质层142还形成有构成两个通孔列108T的一部分的两个通孔108T12。在两个通孔108T12连接有图21所示的两个通孔108T11。

在电介质层142还形成有构成多个通孔列163T的一部分的多个通孔163T12。图22中，通孔107T12、108T12以外的以多个圆表示的多个通孔全部为通孔163T12。在多个通孔163T12连接有图21所示的多个通孔163T11。

图23表示第十三层～第二十一层电介质层143～151的图案形成面在。电介质层143～151各自形成有构成七个通孔列107T的一部分的七个通孔107T13。在形成于第十三层电介质层143的七个通孔107T13连接有图22所示的七个通孔107T12。

在电介质层143～151各自还形成有构成两个通孔列108T的一部分的两个通孔108T13。在形成于第十三层电介质层143的两个通孔108T13连接有图22所示的两个通孔108T12。

在电介质层143～151各自还形成有构成多个通孔列163T的一部分的多个通孔163T13。图23中，通孔107T13、108T13以外的以多个圆表示的多个通孔全部为通孔163T13。在形成于第十三层电介质层143的多个通孔163T13连接有图22所示的多个通孔163T12。

电介质层143～151中，上下相邻的相同的符号的通孔彼此相互连接。

图24表示第二十二层电介质层152的图案形成面。在电介质层152的图案形成面形成有构成屏蔽件6的第二部分62的第二导体层1521。在第二导体层1521连接有形成于第二十一层电介质层151的通孔107T13、108T13、163T13。

本实施方式的带通滤波器100通过以第一层电介质层131的图案形成面成为主体2的第一端面2A的方式，层叠第一层～第二十二层电介质层131～152而构成。第二十二层电介质层152的图案形成面的相反侧的面成为主体2的第二端面2B。第一层～第二十二层电介质层131～152构成层叠体20。

谐振器151～156各自的谐振器导体部1510、1520、1530、1540、1550、1560关于第一方向即Z方向，配置于层叠体20内的相同的位置。

构成第一输入输出端口3的导体层1311经由通孔131T1、132T1、134T1、135T1连接于图20所示的导体层1401。导体层1401经由电介质层140、141，与图22所示的谐振器导体部1510的第一端1510a的附近部分对置。图15所示的电容器C101利用导体层1401、谐振器导体部1510、它们之间的电介质层140、141构成。

构成第二输入输出端口4的导体层1312经由通孔131T2、132T2、134T2、135T2连接于图20所示的导体层1402。导体层1402经由电介质层140、141，与图22所示的谐振器导体部1560的第一端1560a的附近部分对置。图15所示的电容器C102利用导体层1402、谐振器导体部1560、它们之间的电介质层140、141构成。

图20所示的导体层1403经由电介质层140、141，与谐振器导体部1510的第二端1510b的附近部分和谐振器导体部1520的第一端1520a的附近部分对置。图15所示的电容器C112利用导体层1403、谐振器导体部1510、1520、它们之间的电介质层140、141构成。

图20所示的导体层1404经由电介质层140、141，与谐振器导体部1520的第二端1520b的附近部分和谐振器导体部1530的第一端1530a的附近部分对置。图15所示的电容器C123利用导体层1404、谐振器导体部1520、1530、它们之间的电介质层140、141构成。

图20所示的导体层1405经由电介质层140、141与谐振器导体部1530的第一端1530a的附近部分和谐振器导体部1540的第一端1540a的附近部分对置。图15所示的电容器C134利用导体层1405、谐振器导体部1530、1540、它们之间的电介质层140、141构成。

图20所示的导体层1406经由电介质层140、141与谐振器导体部1540的第一端1540a的附近部分和谐振器导体部1550的第二端1550b的附近部分对置。图15所示的电容器C145利用导体层1406、谐振器导体部1540、1550、它们之间的电介质层140、141构成。

图20所示的导体层1407经由电介质层140、141，与谐振器导体部1550的第一端1550a的附近部分和谐振器导体部1560的第二端1560b的附近部分对置。图15所示的电容器C156利用导体层1407、谐振器导体部1550、1560、它们之间的电介质层140、141构成。

隔开部107的七个通孔列107T各自通过通孔107T1、107T2、107T4、107T5、107T10、107T11、107T12、107T13沿着Z方向串联连接而构成。

图16～图24所示的例子中，隔开部107以通过谐振器导体部1520与谐振器导体部1550之间的方式延伸，且与第一部分61和第二部分62相接。

耦合调整部108的两个通孔列108T各自通过通孔108T1、108T2、108T4、108T5、108T10、108T11、108T12、108T13沿着Z方向串联连接而构成。

连接部163的多个通孔列163T各自通过通孔163T1、163T2、163T4、163T5、163T10、163T11、163T12、163T13沿着Z方向串联连接而构成。

本实施方式中，电路结构上不相邻的谐振器152、155进行磁耦合，电路结构上不相邻的谐振器151、156进行电容耦合。谐振器152和谐振器151在电路结构上相邻，且进行电容耦合。另外，谐振器155和谐振器156在电路结构上相邻，且电容耦合。具有这种电路结构上的关系的谐振器151、152、155、156的谐振器导体部1510、1520、1550、1560具有以下那样的物理性的关系。

谐振器152、155各自的谐振器导体部1520、1550未经由其它谐振器的谐振器导体部而物理性地相邻。本实施方式中，特别是均沿着Y方向延伸的谐振器导体部1520と谐振器导体部1550在它们之间不经由其它谐振器的谐振器导体部，而在X方向上物理性地相邻。由此，实现谐振器152、155间的磁耦合。

另外，谐振器151、156各自的谐振器导体部1510、1560未经由其它谐振器的谐振器导体部而物理性地相邻。本实施方式中，特别是谐振器导体部1510的第二端1510b和谐振器导体部1560的第二端1560b在它们之间不经由其它谐振器的谐振器导体部，而隔开较小的间隔地相邻。由此，实现谐振器151、156间的电容耦合。

另外，谐振器152、151各自的谐振器导体部1520、1510未经由其它谐振器的谐振器导体部而物理性地相邻。由此，能够容易实现谐振器152、151间的电容耦合。

另外，谐振器155、156各自的谐振器导体部1550、1560未经由其它谐振器的谐振器导体部而物理性地相邻。由此，能够容易实现谐振器155、156间的电容耦合。

接着，对本实施方式的带通滤波器100的作用及效果进行说明。带通滤波器100以例如通频带存在于10～30GHz的准毫米波段或30～300GHz的毫米波段的方式设计及构成。

本实施方式中，利用隔开部107，由屏蔽件6包围的空间隔开成谐振器导体部1520存在的空间和谐振器导体部1550存在的空间。由此，根据本实施方式，与第一实施方式一样，能够防止由于最低阶波导管模式而比通频带高的频域中的衰减特性恶化。

另外，本实施方式中，电路结构上不相邻的第二级谐振器152与第五级谐振器155进行磁耦合。谐振器152、155间的磁耦合能够在插入损耗的频率特性中、比通频带低的距通频带较近的频域即第一通频带附近区域、和比通频带高的距通频带较近的频域即第二通频带附近区域双方产生衰减极点。

另外，本实施方式中，电路结构上不相邻的第一级谐振器151与第六级谐振器156进行电容耦合。谐振器151、156间的电容耦合具有增大产生于第一通频带附近区域的衰减极点的插入损耗的作用。产生于第一通频带附近区域的衰减极点的插入损耗的大小能够根据谐振器151、156间的电容耦合的大小进行调整。耦合调整部108为了调整谐振器151、156间的电容耦合的大小而设置。即，能够根据构成耦合调整部108的多个通孔列108T的数及间隔，调整谐振器151、156间的电容耦合的大小。

根据本实施方式，能够在第一通频带附近区域和第二通频带附近区域双方实现插入损耗急剧地变化的特性，但特别是能够在第一通频带附近区域中实现插入损耗更急剧地变化的特性。

另外，本实施方式中，隔开部107以通过谐振器导体部1520与谐振器导体部1550之间的方式配置。谐振器导体部1520和谐振器导体部1550构成电路结构上不相邻但磁耦合的谐振器152和谐振器155。谐振器152、155间的磁耦合也可以比电路结构上相邻的两个谐振器间的电磁耦合弱。因此，本实施方式中，能够一边将隔开部107以通过谐振器导体部1520与谐振器导体部1550之间的方式配置，一边使谐振器152、155磁耦合。由此，根据本实施方式，能够兼得设置隔开部107而抑制最低阶波导管模式所引起的衰减特性的恶化，和使谐振器152、155进行磁耦合而产生衰减极点，并实现带通滤波器100的良好的特性。

另外，本实施方式中，具有上述的电路结构上的关系的谐振器151、152、155、156的谐振器导体部1510、1520、1550、1560以具有上述的物理性的关系的方式构成。由此，根据本实施方式，能够实现具有两个交叉耦合，且简单的结构的带通滤波器100。

接着，表示本实施方式的带通滤波器100的特性的一例和第二比较例的带通滤波器的特性的一例。第二比较例的带通滤波器具有从带通滤波器100除去隔开部107的结构。

图25表示本实施方式的带通滤波器100的插入损耗的频率特性的一例。图26表示第二比较例的带通滤波器的插入损耗的频率特性的一例。图25及图26所示的特性通过模拟求得。图25及图26中，横轴表示频率，纵轴表示插入损耗。图25及图26所示的例子中，带通滤波器100及第二比较例的带通滤波器的通频带约为26～30GHz，通频带中心频率约为28GHz。

模拟的带通滤波器100中，以隔开部107的存在为前提，如图25所示，以在第一通频带附近区域和第二通频带附近区域双方得到插入损耗急剧地变化的特性的方式，调整两个交叉耦合的大小。第一通频带附近区域约为23～26GHz的频域。第二通频带附近区域约为30～33GHz的频域。此外，图25所示的特性中，第二通频带附近区域中衰减极点未明确显现。这是由于，通过谐振器152、155间的磁耦合产生于第二通频带附近区域的衰减极点的插入损耗通过谐振器151、156间的电容耦合稍微变小。但是，图25所示的特性中，在第二通频带附近区域中，衰减极点未明确显现但插入损耗急剧地变化。

图26所示的第二比较例的带通滤波器的特性中，在第一通频带附近区域和第二通频带附近区域双方，与带通滤波器100相比，插入损耗变小。这是由于，第二比较例的带通滤波器中，通过除去隔开部107，谐振器152、155间的磁耦合的大小从带通滤波器100中调整的大小偏离。

另外，图26所示的比较例的带通滤波器的特性中，在接近50GHz的频域中存在插入损耗极端变小的峰值。认为这是由于，由于最低阶波导管模式产生不需要的共振。图25所示的带通滤波器100的特性中，与图26所示的特性相比，存在于接近50GHz的频域的峰值向更高的频率侧移动，且该峰值的插入损耗变大。因此，图25所示的特性中，与图26所示的特性相比，比通频带高的频域中的衰减特性良好。

从图25可知，根据本实施方式的带通滤波器100，能够实现在第一通频带附近区域和第二通频带附近区域双方中插入损耗急剧地变化，且抑制最低阶波导管模式所引起的衰减特性的恶化的良好的特性。

本实施方式中其它结构、作用及效果与第一实施方式一样。

此外，本发明不限定于上述各实施方式，可进行各种变更。例如，谐振器的数及结构不限于各实施方式所示的情况，只要满足权利要求书即可。另外，屏蔽件6的连接部的至少一部分也可以代替多个通孔列，而利用形成于主体2的一个以上的侧面的导体层构成。另外，隔开部也可以代替多个通孔列，而利用板状的导体部构成。

基于以上的说明可知，可实施本发明的各种方式及变形例。因此，在以下的权利要求的均等范围内，也可以上述的最佳的形式以外的形式实施本发明。

Claims (13)

1.一种带通滤波器，其特征在于，

具备：

主体，由电介质构成；

第一输入输出端口及第二输入输出端口，与所述主体一体化；及

五个以上的谐振器，设置于所述主体内，且电路结构上设置于所述第一输入输出端口与所述第二输入输出端口之间，并且以电路结构上相邻的两个谐振器进行电磁耦合的方式构成，

所述五个以上的谐振器各自具有由导体构成的谐振器导体部，

所述五个以上的谐振器包含电路结构上不相邻但进行磁耦合的第一谐振器及第二谐振器、和电路结构上不相邻但进行电容耦合的第三谐振器及第四谐振器，

所述第一谐振器和所述第三谐振器在电路结构上相邻，

所述第二谐振器和所述第四谐振器在电路结构上相邻，

在电路结构上，所述第二谐振器和所述第三谐振器中的一者设置于所述第一谐振器和所述第四谐振器之间，所述第二谐振器和所述第三谐振器中的另一者不设置于所述第一谐振器和所述第四谐振器之间，

所述第一及第二谐振器各自的谐振器导体部未经由其它谐振器的谐振器导体部而物理性地相邻，

所述第三及第四谐振器各自的谐振器导体部未经由其它谐振器的谐振器导体部而物理性地相邻，

所述第一及第三谐振器各自的谐振器导体部未经由其它谐振器的谐振器导体部而物理性地相邻，

所述第二及第四谐振器各自的谐振器导体部未经由其它谐振器的谐振器导体部而物理性地相邻。

2.根据权利要求1所述的带通滤波器，其特征在于，

所述电路结构上相邻的两个谐振器之间的电磁耦合为电容耦合。

3.根据权利要求1所述的带通滤波器，其特征在于，

所述五个以上的谐振器各自为两端开放型谐振器。

4.根据权利要求1所述的带通滤波器，其特征在于，

所述五个以上的谐振器为五个谐振器，

所述第一谐振器为电路结构上最接近所述第一输入输出端口的谐振器，

所述第二谐振器为电路结构上最接近所述第二输入输出端口的谐振器，

所述第三谐振器为电路结构上相对于所述第一输入输出端口第二近的谐振器，所述第四谐振器为电路结构上相对于所述第二输入输出端口第二近的谐振器。

5.根据权利要求1所述的带通滤波器，其特征在于，

所述五个以上的谐振器为六个谐振器，

所述第一谐振器为电路结构上相对于所述第一输入输出端口第二近的谐振器，

所述第二谐振器为电路结构上相对于所述第二输入输出端口第二近的谐振器，

所述第三谐振器为电路结构上最接近所述第一输入输出端口的谐振器，

所述第四谐振器为电路结构上最接近所述第二输入输出端口的谐振器。

6.根据权利要求1所述的带通滤波器，其特征在于，

还具备用于使比通频带高的规定的频率的信号衰减的陷波滤波器部。

7.根据权利要求1所述的带通滤波器，其特征在于，

所述主体包含由层叠的多个电介质层构成的层叠体。

8.根据权利要求7所述的带通滤波器，其特征在于，

所述第一～第四谐振器各自的谐振器导体部关于所述多个电介质层的层叠方向，配置于所述层叠体内的相同的位置。

9.根据权利要求1所述的带通滤波器，其特征在于，

还具备：

屏蔽件，由导体构成，且与所述主体一体化；及

隔开部，由导体构成，设置于所述主体内，并与所述屏蔽件电连接，

所述屏蔽件包含关于第一方向隔开间隔地配置的第一部分及第二部分、和将所述第一部分与所述第二部分连接的连接部，

所述第一部分、所述第二部分及所述连接部以包围所述五个以上的谐振器的方式配置，

所述五个以上的谐振器各自的谐振器导体部沿着与所述第一方向交叉的方向延伸，

所述隔开部与所述第一部分和所述第二部分相接，

所述隔开部的至少一部分以通过所述第一谐振器的谐振器导体部与所述第二谐振器的谐振器导体部之间的方式延伸。

10.根据权利要求9所述的带通滤波器，其特征在于，

所述主体包含由在所述第一方向上层叠的多个电介质层构成的层叠体。

11.根据权利要求10所述的带通滤波器，其特征在于，

所述层叠体包含由所述多个电介质层中的、层叠的两个以上的电介质层构成的主要部，

所述主要部具有位于所述第一方向上的两端的第一端面和第二端面，

所述第一部分利用配置于所述第一端面的第一导体层构成，

所述第二部分利用配置于所述第二端面的第二导体层构成，

所述隔开部贯通所述两个以上的电介质层。

12.根据权利要求11所述的带通滤波器，其特征在于，

所述隔开部包含分别贯通所述两个以上的电介质层的多个第一通孔列，

所述多个第一通孔列各自包含串联连接的两个以上的通孔。

13.根据权利要求11所述的带通滤波器，其特征在于，

所述屏蔽件的所述连接部包含分别贯通所述两个以上的电介质层的多个第二通孔列，

所述多个第二通孔列各自包含串联连接的两个以上的通孔。

Images