JP7464547B2

JP7464547B2 - 薄膜基板回路

Info

Publication number: JP7464547B2
Application number: JP2021011516A
Authority: JP
Inventors: 康太倉光
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 2021-01-27
Filing date: 2021-01-27
Publication date: 2024-04-09
Anticipated expiration: 2041-01-27
Also published as: JP2022114987A

Description

本開示は、高周波フィルタとして機能する薄膜基板回路に関する。

高周波フィルタとして、ストリップライン型フィルタを備える薄膜基板回路が知られている。薄膜基板回路は、積層された２枚の薄膜基板と、２枚の薄膜基板に挟まれたストリップライン型フィルタと、積層された２枚の薄膜基板の表裏を覆う２枚の金属シールドと、で構成される（例えば、特許文献１を参照。）。ストリップライン型フィルタでは、２枚の金属シールドがグランドとして機能する。

特開２０１６－０７２８１８号公報

関連技術では、使用する周波数が高周波数帯域になると、薄膜基板の露出している面からノイズの影響を受けたり、外部にノイズの影響を与えたりする場合がある。そこで、積層された２枚の薄膜基板の表裏だけでなく側面も含めて、ストリップライン型フィルタの長手方向に沿って金属シールドで覆うことを試みた。

しかし、２枚の薄膜基板の表面をストリップライン型フィルタの長手方向に沿って金属シールドで覆った場合、ノイズを低減させることができるが、金属シールドが方形導波管構造を形成し、この結果、金属シールドが導波管モードを伝達して、ストリップライン型フィルタの伝達特性を劣化させてしまうことが判明した。ハイパスフィルタとして機能する方形導波管構造の金属シールドによる導波管モードのカットオフ周波数が、ストリップライン型フィルタの阻止帯域以下である場合には、所望のフィルタ特性が得られないという課題が発生した。

金属シールドの幅や厚さ等を変えれば金属シールドによる導波管モードのカットオフ周波数を変更できる。しかし、薄膜基板の幅や厚さの制約により、金属シールドの幅や厚さ等を変えることが難しい。

前記課題を解決するために、本開示は、外部からのノイズ又は外部へのノイズの影響を防ぎつつ、薄膜基板回路の高周波数帯域での伝達特性の改善を図ることを目的とする。

上記目的を達成するため、本開示の薄膜基板回路は、金属シールドで周囲を覆われたストリップライン型フィルタの長手方向に沿って、当該ストリップライン型フィルタの両側に複数のＶｉａを備える。

具体的には、本発明の請求項１に記載された薄膜基板回路は、
積層された２枚の薄膜基板（１３）と、
前記２枚の薄膜基板に挟まれたストリップライン型フィルタ（１１）と、
前記ストリップライン型フィルタの両端にそれぞれ接続し、前記ストリップライン型フィルタの入出力伝送路となるストリップライン型線路（１２）と、
前記ストリップライン型フィルタの長手方向に沿って前記２枚の薄膜基板の表面を覆う金属シールド（１４）と、
前記ストリップライン型フィルタに沿って、前記ストリップライン型フィルタの両側に列状に形成され、前記２枚の薄膜基板の積層方向で対向する前記金属シールドの面同士を電気的に接続する複数のＶｉａ（１５）と、
を備える。

請求項２に記載された薄膜基板回路は、請求項１に記載された薄膜基板回路において、
前記ストリップライン型フィルタと前記ストリップライン型線路との間に、それぞれのインピーダンス整合をとるマッチングパタン部（１６）をさらに備え、
前記Ｖｉａは、前記マッチングパタン部の両側にも形成されてもよい。

請求項３に記載された薄膜基板回路は、請求項１又は２に記載された薄膜基板回路において、
前記Ｖｉａは、前記ストリップライン型線路の両側にも前記ストリップライン型線路に沿って形成されてもよい。

請求項４に記載された薄膜基板回路は、請求項１から３のいずれかに記載された薄膜基板回路において、
前記ストリップライン型フィルタは、複数の１／２波長共振フィルタを電磁結合により千鳥配列で直列接続したフィルタパターンで構成されてもよい。

請求項５に記載された薄膜基板回路は、請求項１から４のいずれかに記載された薄膜基板回路において、
前記ストリップライン型フィルタの両側に形成された前記Ｖｉａの列同士の間隔が１．０ｍｍ以下であってもよい。

なお、上記各発明は、可能な限り組み合わせることができる。

本開示によれば、外部からのノイズ又は外部へのノイズの影響を防ぎつつ、薄膜基板回路の高周波数帯域での伝達特性の改善を図ることができる。

実施形態に係る薄膜基板回路の概略構成の一例を示す。実施形態に係る薄膜基板回路の構成の一例を示す。実施形態に係るストリップライン型フィルタの一例を示す。実施形態に係る薄膜基板回路の伝達特性を説明する図である。

以下、本開示の実施形態について、図面を参照しながら詳細に説明する。なお、本開示は、以下に示す実施形態に限定されるものではない。これらの実施の例は例示に過ぎず、本開示は当業者の知識に基づいて種々の変更、改良を施した形態で実施することができる。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。

（実施形態）
本実施形態に係る薄膜基板回路１０の概略構成の一例を図１に示す。
薄膜基板回路１０は、
積層された２枚の薄膜基板１３と、
２枚の薄膜基板１３に挟まれたストリップライン型フィルタ１１と、
ストリップライン型フィルタ１１の両端にそれぞれ接続し、ストリップライン型フィルタ１１の入出力伝送路となるストリップライン型線路１２と、
ストリップライン型フィルタ１１の長手方向に沿って前記２枚の薄膜基板１３の表面を覆う金属シールド１４と、
ストリップライン型フィルタ１１に沿って、ストリップライン型フィルタ１１の両側に列状に形成され、２枚の薄膜基板１３の積層方向で対向する金属シールド１４の面同士を電気的に接続する複数のＶｉａ１５と、
を備える。

薄膜基板１３の材料は、ガラスやセラミック等の誘電体材料を例示することができる。金属シールド１４は、ストリップライン型フィルタ１１の長手方向に沿って薄膜基板１３の表面を覆う。例えば、図１に示すように、ストリップライン型フィルタ１１の長手方向に沿った方形導波管構造をとり、薄膜基板１３の積層方向で対向する２面と、ストリップライン型フィルタ１１の短軸方向で対向する２面で構成される。薄膜基板１３の長手方向で対向する２面には、それぞれストリップライン型線路１２が露出する。ここで、薄膜基板１３の長手方向とは、ストリップライン型フィルタ１１及びストリップライン型線路１２の延伸方向をいい、ストリップライン型フィルタ１１の短軸方向とは、薄膜基板１３の面内で薄膜基板１３の長手方向に垂直な方向をいう。薄膜基板１３の長手方向で対向する２面も金属シールド１４で覆われていることが望ましい。この場合、ストリップライン型線路１２は、金属シールド１４とは接触しない構造とする。金属シールド１４は、薄膜基板１３の周囲をメッキで覆うことにより形成することができる。メッキに使用する金属としては、金、銀、銅、アルミニウム、白金、チタン、ニッケル、パラジウムが例示することができる。薄膜基板回路１０から露出するストリップライン型線路１２は、薄膜基板回路１０の外部と電気信号を入出力する、ストリップライン型フィルタ１１の入出力伝送路として機能する。ストリップライン型フィルタ１１及びストリップライン型線路１２の材料としては、金、銀、銅、アルミニウム、白金、チタン、ニッケル、パラジウムが例示することができる。

本実施形態に係る薄膜基板回路１０の構成を図２で詳細に説明する。図２には、薄膜基板回路１０のストリップライン型線路１２が露出する面の正面図と、Ａ－Ａ断面図と、Ｂ－Ｂ断面図と、を示す。

金属シールド１４は、図２の正面図に示すように薄膜基板１３の周囲を覆う。以下、金属シールド１４の４面のうち、薄膜基板１３の積層方向で対向する２面を金属シールド１４－１とし、ストリップライン型フィルタ１１の短軸方向で対向する２面を金属シールド１４－２とする。

図２のＡ－Ａ断面図は、ストリップライン型線路１２及びストリップライン型フィルタ１１に沿って、かつ、ストリップライン型フィルタ１１の片側のＶｉａ１５の全てを切断するように薄膜基板回路１０を切断した断面図である。Ｖｉａ１５は、金属シールド１４－１同士を電気的に接続する。また、Ｖｉａ１５で電気的に接続された金属シールド１４－１は接地されてもよい。

図２のＢ－Ｂ断面図は、ストリップライン型線路１２及びストリップライン型フィルタ１１に沿って、かつ、ストリップライン型線路１２及びストリップライン型フィルタ１１を切断するように薄膜基板回路１０を切断した断面図である。図２のＢ－Ｂ断面図に示すように、Ｖｉａ１５は、ストリップライン型フィルタ１１に沿って、ストリップライン型フィルタ１１の両側に、列状に形成される。ここで、ストリップライン型フィルタ１１の片側のＶｉａ１５の列ともう片側のＶｉａ１５の列との距離をＷで表し、以下、このＷをＶｉａ列間の距離Ｗと呼ぶ。後述するように、Ｖｉａ列間の距離Ｗによりフィルタの伝達特性が変化する。

さらに、Ｖｉａ１５は、ストリップライン型線路１２の両側にもストリップライン型線路１２に沿って形成されてもよい。これにより、ストリップライン型線路１２の信号伝達を効率よく行うことができる。

ストリップライン型フィルタ１１の具体的構成の一例を図３に示す。図３は、図２のＢ－Ｂ断面図と同様の断面図であり、シールド１４－２は図示していない。図３に示すように、ストリップライン型フィルタ１１は、複数の１／２波長共振フィルタを電磁結合により千鳥配列で直列接続したフィルタパターンで構成されてもよい。図３に示すフィルタパターンにより、ストリップライン型フィルタ１１に複数のフィルタ素子を用いても、フィルタ素子が階段状に広がることなく、ストリップライン型フィルタ１１の幅を抑えることができるため、Ｖｉａ列間の距離Ｗを小さくすることができる。なお、後述するように、Ｖｉａ列間の距離Ｗが小さいと、導波管モードの使用可能上限周波数をより高周波数側にシフトすることができる。

また、薄膜基板回路１０は、図３に示すように、ストリップライン型フィルタ１１とストリップライン型線路１２との間に、それぞれのインピーダンス整合をとるマッチングパタン部１６をさらに備えてもよい。さらに、図３に図示していないが、マッチングパタン部１６の両側にもＶｉａ１５が形成されてもよい。これにより、マッチングパタン部１６でインピーダンス不整合等により発生した放射モードが、金属シールド１４により導波管モードとなり、ストリップライン型フィルタ１１、ストリップライン型線路１２及びマッチングパタン部１６における伝達特性が劣化することを防ぐことができる。

本開示に係る薄膜基板回路１０の伝達特性について図４に示す。図４には、Ｖｉａ１５を備えず、Ｖｉａ１５以外の構成は本開示に係る薄膜基板回路１０と同一であるＶｉａ無し薄膜基板回路の伝達特性と、本開示に係る薄膜基板回路１０の伝達特性と、を１つのグラフに示す。また、本開示に係る薄膜基板回路１０の伝達特性については、Ｖｉａ列間の距離Ｗが１．０ｍｍと０．８ｍｍの２パターンの結果を図４に示す。なお、図４では、Ｖｉａ無し薄膜基板回路の伝達特性を「Ｖｉａ無し」と、本開示に係る薄膜基板回路１０の伝達特性のうち、Ｖｉａ列間の距離Ｗが１．０ｍｍである場合のものを「Ｗ＝１．０ｍｍ」と、Ｖｉａ列間の距離Ｗが０．８ｍｍである場合のものを「Ｗ＝０．８ｍｍ」と表している。Ｖｉａ列間の距離Ｗが小さくなると導波管モードの伝達特性が―４０ｄＢ以下となる使用可能上限周波数が高周波側にシフトしていることがわかる。

図４に示すように、Ｖｉａ無し薄膜基板回路では、約２５ＧＨｚ以上で伝達特性が―４０ｄＢ以上となる。このため、Ｖｉａ無し薄膜基板回路は、ストリップライン型フィルタ１１が約２５ＧＨｚ以上が通過帯域となっており、ストリップライン型フィルタ１１の所望特性が得られない。これは、金属シールド１４により発生した伝達特性が―４０ｄＢ以下となる使用可能上限周波数が２５ＧＨｚとなってストリップライン型フィルタ１１の機能を阻害しているためと考えられる。

一方で、本開示に係る薄膜基板回路１０では、Ｖｉａ列間の距離Ｗが１．０ｍｍの場合は使用可能上限周波数が５８ＧＨｚ前後と、Ｖｉａ列間の距離Ｗが０．８ｍｍの場合は使用可能上限周波数が８４ＧＨｚ前後とみなすことができる。このため、本開示に係る薄膜基板回路１０は、Ｖｉａ列間の距離Ｗが１．０ｍｍ及び０．８ｍｍはそれぞれの使用可能上限周波数まではストリップライン型フィルタ１１の所望の効果が得られる。これは、Ｖｉａ無しでは２５ＧＨｚ程度であった導波管モードの使用可能上限周波数が、Ｖｉａ１５を形成したころにより、２５ＧＨｚ以上の高周波数側にシフトしたためと考えられる。また、図４に示すように、Ｖｉａ列間の距離Ｗが１．０ｍｍである場合より０．８ｍｍである場合の方が、伝達特性や使用可能上限周波数が高周波数側にシフトしている。このようにして、Ｖｉａ列間の距離Ｗを減少させて導波管モードの使用可能上限周波数を高周波側にシフトすることにより所望の特性のバンドパスフィルタあるいはローパスフィルタとしての機能を得ることができる。

以上説明したように、本発明に係る薄膜基板回路１０は、金属シールド１４で周囲を覆われたストリップライン型フィルタ１１の長手方向に沿って、ストリップライン型フィルタ１１の両側に複数のＶｉａ１５を備えることにより、金属シールド１４により発生する導波管モードの使用可能上限周波数を高周波数側にシフトさせ、ストリップライン型フィルタ１１の所望の効果を得ることができる。

従って、本発明に係る薄膜基板回路１０は、外部からのノイズ又は外部へのノイズの影響を防ぎつつ、薄膜基板回路の高周波数帯域での伝達特性の改善を図ることができる。

本開示に係る薄膜基板回路は、高周波回路産業に適用することができる。

１０：薄膜基板回路
１１：ストリップライン型フィルタ
１２：ストリップライン型線路
１３：薄膜基板
１４：金属シールド
１５：Ｖｉａ
１６：マッチングパタン部

Claims

積層された２枚の薄膜基板（１３）と、
前記２枚の薄膜基板に挟まれたストリップライン型フィルタ（１１）と、
前記２枚の薄膜基板に挟まれ、前記ストリップライン型フィルタの両端にそれぞれ接続されているストリップライン型線路（１２）と、
前記ストリップライン型フィルタの長手方向に沿って前記２枚の薄膜基板の表面を覆う金属シールド（１４）と、
前記ストリップライン型フィルタに沿って、前記ストリップライン型フィルタの両側に列状に配置され、前記２枚の薄膜基板の積層方向で対向する前記金属シールドの面同士を電気的に接続する複数のＶｉａ（１５）と、
を備え、
前記金属シールドは、前記２枚の薄膜基板の積層方向で対向する２面、及び前記ストリップライン型フィルタの短軸方向で対向する２面の両方を覆う、前記ストリップライン型フィルタの長手方向に沿った方形導波管構造を有する、
薄膜基板回路。
積層された２枚の薄膜基板（１３）と、
前記２枚の薄膜基板に挟まれたストリップライン型フィルタ（１１）と、
前記２枚の薄膜基板に挟まれ、前記ストリップライン型フィルタの両端にそれぞれ接続されているストリップライン型線路（１２）と、
前記ストリップライン型フィルタの長手方向に沿って前記２枚の薄膜基板の表面を覆う金属シールド（１４）と、
前記ストリップライン型フィルタに沿って、前記ストリップライン型フィルタの両側に列状に配置され、前記２枚の薄膜基板の積層方向で対向する前記金属シールドの面同士を電気的に接続する複数のＶｉａ（１５）と、
を備え、
前記複数のＶｉａの列が、前記ストリップライン型フィルタの長手方向に平行な直線上に配置されている、
薄膜基板回路。
前記ストリップライン型フィルタと前記ストリップライン型線路との間に、それぞれのインピーダンス整合をとるマッチングパタン部（１６）をさらに備え、
前記Ｖｉａは、前記マッチングパタン部の両側にも形成されている
ことを特徴とする請求項１又は２に記載の薄膜基板回路。
前記ストリップライン型フィルタは、複数の１／２波長共振フィルタを電磁結合により千鳥配列で直列接続したフィルタパターンで構成されている
ことを特徴とする請求項１又は２に記載の薄膜基板回路。
前記ストリップライン型フィルタの両側に形成された前記Ｖｉａの列同士の間隔が１．０ｍｍ以下である
ことを特徴とする請求項１又は２に記載の薄膜基板回路。