CN108428974B - 带通滤波器 - Google Patents

Abstract

本发明的带通滤波器具备由电介质构成的主体、多个谐振器、屏蔽、由导体构成的分隔部。多个谐振器各自包含谐振器导体部。谐振器导体部具有位于长边方向的两端的第一端和第二端。第一端被接地，第二端开放。分隔部以通过两个2谐振器各自的谐振器导体部之间的方式延伸，并与屏蔽电连接。

Description

带通滤波器

技术领域

本发明涉及包含多个谐振器和屏蔽的带通滤波器。

背景技术

目前，第五代移动通信系统(以下称作5G。)的标准化正在进行。就5G而言，为了扩大频段，正在探讨10GHz以上的频段、特别是10～30GHz的准毫米波段或30～300GHz的毫米波段的利用。

作为用于通信装置的电子零件之一，有具备多个谐振器的带通滤波器。

多个谐振器各自例如具有在一方向上长的导体部。另外，作为带通滤波器，为了防止电磁波向周围放射，有由屏蔽包围多个谐振器的构造的带通滤波器。

日本特开2006-311100号公报中记载有可在准毫米波段或毫米波段下使用的芯片型多级滤波器装置。该芯片型多级滤波器装置具备层叠多个电介质层而成的多层基板、第一及第二表面接地电极、第一及第二内部接地电极、第一及第二λ/2谐振器电极。多层基板具有对置的第一及第二主面、和将第一及第二主面连结的第一～第四侧面。第一侧面和第二侧面对置。第一表面接地电极设置于第一侧面。第二表面接地电极设置于第二侧面。第一内部接地电极在多层基板内设置于相对于第一主面近的电介质层。第二内部接地电极在多层基板内设置于相对于第二主面近的电介质层。第一及第二λ/2谐振器电极被配置于由第一及第二表面接地电极和第一及第二内部接地电极包围的区域。

日本特开2006-311100号公报所记载的芯片型多级滤波器装置还具备通路孔导体、和电容单元。通路孔导体被设置为以将第一及第二内部接地电极电连接的方式贯通多个电介质层中的至少一部分电介质层。第一及第二λ/2谐振器电极经由通路孔导体对置配置。电容单元为了对第一及第二λ/2谐振器电极间附加耦合电容而设置于多层基板内。

将多个谐振器由屏蔽包围的构造的带通滤波器中，通过利用屏蔽和其内侧的电介质形成类似波导管的构造，产生一个以上的电磁波的传输模式。以下，将该电磁波的传输模式称作波导管模式。带通滤波器中，因该波导管模式而产生具有存在于比通频带高的频率区域的共振频率的不要的共振，产生比通频带高的频率区域的衰减特性变差的问题。

特别是，在以通频带存在于准毫米波段或毫米波段的方式设计的带通滤波器中，即使是共振频率最低的波导管模式(以下称作最低次波导管模式。)的共振频率，因为较接近通频带，所以上述问题变得显著。

最低次波导管模式的共振频率因由屏蔽包围的空间的形状而发生变化。通常，该空间越大，则最低次波导管模式的共振频率越低。

日本特开2006-311100号公报所记载的芯片型多级滤波器装置中，第一及第二λ/2谐振器电极的长度为与通频带的中心频率对应的波长的1/2或与其接近的长度。该长度较大，因此，由第一及第二表面接地电极和第一及第二内部接地电极包围的空间也较大。

因此，该芯片型多级滤波器装置中，最低次波导管模式的共振频率较接近通频带，容易产生最低次波导管模式所致的上述的问题。

另外，在多个谐振器各自具有在一方向上长的导体部的带通滤波器中，导体部除具有决定通频带的基本共振频率的基本共振模式之外，还具有互不相同的次数的高次谐波带来的共振模式即多个高次谐波谐振模式。带通滤波器中，因该多个高次谐波谐振模式中、共振频率最低的高次谐波谐振模式(以下称作最低次高次谐波谐振模式。)，也会产生比通频带高的频率区域的衰减特性变差的问题。

日本特开2006-311100号公报所记载的芯片型多级滤波器装置中，在第一及第二λ/2谐振器中，最低次高次谐波谐振模式的共振频率为基本共振频率的2倍。该芯片型多级滤波器装置中，因为最低次高次谐波谐振模式的共振频率较接近通频带，所以容易产生最低次高次谐波谐振模式带来的上述问题。

发明内容

本发明的目的在于，提供一种包含多个谐振器和屏蔽的带通滤波器，能够防止比通频带高的频率区域的衰减特性因最低次波导管模式及最低次高次谐波谐振模式而恶化。

本发明的带通滤波器具备由电介质构成的主体、与主体一体化的第一输入输出端口及第二输入输出端口、多个谐振器、屏蔽、分隔部。多个谐振器设置于主体内，并且，在电路结构上设置于第一输入输出端口和第二输入输出端口之间。屏蔽由导体构成，与主体一体化。分隔部由导体构成，设置于主体内，与屏蔽电连接。

屏蔽包含在第一方向上隔开间隔配置的第一部分及第二部分、和将第一部分与第二部分连接的连接部。第一部分、第二部分及连接部以包围多个谐振器的方式配置。

多个谐振器包含第一谐振器和第二谐振器。第一谐振器具有由导体构成的第一谐振器导体部。第二谐振器具有由导体构成的第二谐振器导体部。第一谐振器导体部和第二谐振器导体部各自具有在与第一方向交叉的方向上长的形状，并且具有位于其长边方向的两端的第一端和第二端。第一端被接地，第二端开放。

分隔部以其至少一部分通过第一谐振器导体部和第二谐振器导体部之间的方式沿与第一谐振器导体部和第二谐振器导体部各自的长边方向交叉的方向延伸，且与第一部分和第二部分相接。

本发明的带通滤波器中，第一谐振器导体部和第二谐振器导体部各自具有在与第一方向正交的方向上长的形状。

另外，本发明的带通滤波器中，第一谐振器导体部和第二谐振器导体部各自也可以具有与带通滤波器的通频带的中心频率对应的波长的1/4以下的长度。

另外，本发明的带通滤波器中，分隔部也可以沿第一方向延伸，将第一部分和第二部分以最短路径连接。

另外，本发明的带通滤波器中，第一谐振器还可以具有设置于第一谐振器导体部的第二端和地线之间的第一电容器，第二谐振器还可以具有设置于第二谐振器导体部的第二端和地线之间的第二电容器。

另外，本发明的带通滤波器中，第一谐振器和第二谐振器也可以以电磁耦合的方式构成。

另外，本发明的带通滤波器中，多个谐振器也可以为以在电路结构上相邻的两个谐振器电磁耦合的方式构成的三个以上的谐振器。该情况下，第一谐振器和第二谐振器可以在电路结构上相邻，也可以在电路结构上不相邻。

另外，本发明的带通滤波器中，在多个谐振器为所述三个以上的谐振器的情况下，多个谐振器中、第一及第二谐振器以外的所有的谐振器也可以具有由导体构成的第三谐振器导体部。第三谐振器导体部具有在与第一方向交叉的方向上长的形状，并且，具有位于其长边方向的两端的第一端和第二端。第三谐振器导体部的第一端被接地，第三谐振器导体部的第二端开放。

第三谐振器导体部也可以具有在与第一方向正交的方向上长的形状。另外，第三谐振器导体部也可以具有与带通滤波器的通频带的中心频率对应的波长的1/4以下的长度。

另外，本发明的带通滤波器中，主体也可以包含由层叠的多个电介质层构成的层叠体。该情况下，层叠体也可以包含由多个电介质层中的、层叠的两个以上的电介质层构成的主要部。主要部具有位于两个以上的电介质层的层叠方向上的两端的第一端面和第二端面。第一部分也可以由配置于第一端面的第一导体层构成。第二部分也可以由配置于第二端面的第二导体层构成。另外，分隔部也可以贯通所述两个以上的电介质层。分隔部也可以包含分别贯通两个以上的电介质层的多个第一通孔列。多个第一通孔列各自包含串联连接的两个以上的通孔。另外，屏蔽的连接部也可以包含分别贯通两个以上的电介质层的多个第二通孔列。多个第二通孔列各自包含串联连接的两个以上的通孔。

另外，本发明的带通滤波器中，在主体包含所述层叠体的情况下，第一谐振器导体部和第二谐振器导体部也可以在第一方向上配置于层叠体内的相同位置。该情况下，第一谐振器导体部和第二谐振器导体部也可以由一个导体层上的互不相同的部分构成。

本发明的带通滤波器中，利用分隔部将由屏蔽包围的空间分隔成第一谐振器导体部存在的空间、和第二谐振器导体部存在的空间。由此，根据本发明，与没有分隔部的情况相比，能够提高最低次波导管模式的共振频率。另外，根据本发明，能够减小第一及第二谐振器导体部各自的长度，其结果，能够减小由屏蔽包围的空间。由此，根据本发明，能够提高最低次波导管模式的共振频率。另外，本发明的第一及第二谐振器导体部各自的最低次高次谐波谐振模式的共振频率为基本共振频率的3倍。由此，根据本发明，能够提高最低次高次谐波谐振模式的共振频率。因此，根据本发明的带通滤波器，能够防止比通频带高的频率区域的衰减特性因最低次波导管模式及最低次高次谐波谐振模式而恶化。

本发明的其它目的、特征及优点以以下的说明将变得非常明了。

附图说明

图1是表示本发明第一实施方式的带通滤波器的构造的立体图。

图2是表示本发明第一实施方式的带通滤波器的电路结构的电路图。

图3A是表示图1所示的带通滤波器的第一层的电介质层的图案形成面的说明图。

图3B是表示图1所示的带通滤波器的第二层的电介质层的图案形成面的说明图。

图4A是表示图1所示的带通滤波器的第三层～第八层的电介质层的图案形成面的说明图。

图4B是表示图1所示的带通滤波器的第九层的电介质层的图案形成面的说明图。

图5A是表示图1所示的带通滤波器的第十层的电介质层的图案形成面的说明图。

图5B是表示图1所示的带通滤波器的第十一层～第十八层的电介质层的图案形成面的说明图。

图6是表示图1所示的带通滤波器的第十九层的电介质层的图案形成面的说明图。

图7是表示本发明的第一实施方式的带通滤波器和比较例的带通滤波器的插入损耗的频率特性的一例的特性图。

图8是表示本发明第二实施方式的带通滤波器的构造的立体图。

图9是表示本发明第二实施方式的带通滤波器的电路结构的电路图。

图10A是表示图8所示的带通滤波器的第一层的电介质层的图案形成面的说明图。

图10B是表示图8所示的带通滤波器的第二层～第六层的电介质层的图案形成面的说明图。

图11A是表示图8所示的带通滤波器的第七层的电介质层的图案形成面的说明图。

图11B是表示图8所示的带通滤波器的第八层的电介质层的图案形成面的说明图。

图12A是表示图8所示的带通滤波器的第九层的电介质层的图案形成面的说明图。

图12B是表示图8所示的带通滤波器的第十层～第十七层的电介质层的图案形成面的说明图。

图13是表示图8所示的带通滤波器的第十八层的电介质层的图案形成面的说明图。

图14是表示本发明的第二实施方式的带通滤波器的插入损耗的频率特性的一例的特性图。

图15是表示本发明第三实施方式的带通滤波器的构造的立体图。

图16是表示本发明第三实施方式的带通滤波器的电路结构的电路图。

图17A是表示图15所示的带通滤波器的第十层的电介质层的图案形成面的说明图。

图17B是表示图15所示的带通滤波器的第十一层的电介质层的图案形成面的说明图。

图18是表示本发明第三实施方式的带通滤波器的插入损耗的频率特性的一例的特性图。

图19是表示本发明第四实施方式的带通滤波器的构造的立体图。

图20是表示本发明第四实施方式的带通滤波器的电路结构的电路图。

图21A是表示图19所示的带通滤波器的第一层的电介质层的图案形成面的说明图。

图21B是表示图19所示的带通滤波器的第二层～第六层的电介质层的图案形成面的说明图。

图22A是表示图19所示的带通滤波器的第七层的电介质层的图案形成面的说明图。

图22B是表示图19所示的带通滤波器的第八层的电介质层的图案形成面的说明图。

图23A是表示图19所示的带通滤波器的第九层的电介质层的图案形成面的说明图。

图23B是表示图19所示的带通滤波器的第十层～第十七层的电介质层的图案形成面的说明图。

图24是表示图19所示的带通滤波器的第十八层的电介质层的图案形成面的说明图。

图25是表示本发明第四实施方式的带通滤波器的插入损耗的频率特性的一例的特性图。

图26是表示本发明第五实施方式的带通滤波器的构造的立体图。

图27是表示本发明第五实施方式的带通滤波器的电路结构的电路图。

图28A是表示图26所示的带通滤波器的第一层的电介质层的图案形成面的说明图。

图28B是表示图26所示的带通滤波器的第二层～第六层的电介质层的图案形成面的说明图。

图29A是表示图26所示的带通滤波器的第七层的电介质层的图案形成面的说明图。

图29B是表示图26所示的带通滤波器的第八层的电介质层的图案形成面的说明图。

图30A是表示图26所示的带通滤波器的第九层的电介质层的图案形成面的说明图。

图30B是表示图26所示的带通滤波器的第十层～第十七层的电介质层的图案形成面的说明图。

图31是表示图26所示的带通滤波器的第十八层的电介质层的图案形成面的说明图。

图32是表示本发明第五实施方式的带通滤波器的插入损耗的频率特性的一例的特性图。

具体实施方式

[第一实施方式]

以下，参照附图详细说明本发明的实施方式。首先，参照图1及图2，说明本发明第一实施方式的带通滤波器的结构。图1是表示本实施方式的带通滤波器的构造的立体图。图2是表示本实施方式的带通滤波器的电路结构的电路图。

如图1所示，本实施方式的带通滤波器1具备由电介质构成的主体2、与主体2一体化的第一输入输出端口3及第二输入输出端口4、设置于主体2内的多个谐振器、屏蔽6、分隔部7。屏蔽6由导体构成，与主体2一体化。另外，屏蔽6被接地。屏蔽6具有防止电磁波向带通滤波器1的周围放射的功能。分隔部7由导体构成，设置于主体2内，与屏蔽6电连接。

主体2包含由层叠的多个电介质层构成的层叠体20。在此，如图1所示，定义X方向、Y方向及Z方向。X方向、Y方向及Z方向相互正交。在本实施方式中，将与多个电介质层的层叠方向平行的一方向(图1中为朝向上侧的方向)设为Z方向。此外，Z方向与本发明的第一方向对应。

主体2具有长方体形状。主体2具有位于Z方向上的主体2的两端的第一端面2A及第二端面2B、和将第一端面2A与第二端面2B连接的四个侧面2C、2D、2E、2F。第一端面2A也为主体2的下表面。第二端面2B也为主体2的上表面。侧面2C、2D位于Y方向上的主体2的两端。侧面2E、2F位于X方向上的主体2的两端。

多个谐振器在电路结构上设置于第一输入输出端口3和第二输入输出端口4之间。此外，本申请中，“电路结构上”这一表现不是物理上的结构的配置，而是指电路图上的配置。如图2所示，在本实施方式中，多个谐振器在电路结构上包含从第一输入输出端口3侧依次配置的第一级的谐振器51、第二级的谐振器52、第三级的谐振器53及第四级的谐振器54。谐振器51～54构成为将在电路结构上相邻的两个谐振器电磁耦合。如果具体进行说明，则谐振器51～54构成为将谐振器51、52在电路结构上相邻地电磁耦合，谐振器52、53在电路结构上相邻地电磁耦合，谐振器53、54在电路结构上相邻地电磁耦合。

屏蔽6包含在第一方向即Z方向上隔开间隔配置的第一部分61及第二部分62、和将第一部分61与第二部分62连接的连接部63。第一部分61、第二部分62及连接部63以包围四个谐振器51～54的方式配置。

层叠体20包含主要部21和被覆部22。主要部21由构成层叠体20的多个电介质层中的、所层叠的两个以上的电介质层构成。被覆部22由构成层叠体20的多个电介质层中的、构成主要部21的两个以上的电介质层以外的一个以上的电介质层构成。主要部21具有位于两个以上的电介质层的层叠方向上的两端的第一端面21a和第二端面21b。被覆部22覆盖第二端面21b。主要部21的第一端面21a与主体2的第一端面2A一致。主要部21的第二端面21b位于主体2的内部。

第一部分61由配置于第一端面21a的第一导体层313构成。第二部分62由配置于第二端面21b的第二导体层491构成。第二部分62介于主要部21和被覆部22之间。

谐振器51包含由导体构成的谐振器导体部510。谐振器52包含由导体构成的谐振器导体部520。谐振器53包含由导体构成的谐振器导体部530。谐振器54包含由导体构成的谐振器导体部540。

谐振器导体部510、520、530、540各自具有在与第一方向即Z方向交叉的方向上长的形状，并且，具有位于其长边方向的两端的第一端和第二端。本实施方式中，特别是，谐振器导体部510、520、530、540各自具有在与第一方向即Z方向正交的方向长的形状。如果更具体地说明，则谐振器导体部510和谐振器导体部540具有在X方向上长的形状，谐振器导体部520和谐振器导体部530具有在Y方向上长的形状。

谐振器导体部510、520、530、540各自的第一端被接地。谐振器导体部510、520、530、540各自的第二端开放。

谐振器导体部510、520、530、540各自具有与带通滤波器1的通频带的中心频率对应的波长的1/4以下的长度。在本实施方式中，特别是，谐振器导体部510、520、530、540各自的长度为与带通滤波器1的通频带的中心频率对应的波长的1/4。

本实施方式中，第二级的谐振器52与本发明的第一谐振器对应，第三级的谐振器53与本发明的第二谐振器对应。另外，谐振器导体部520与本发明的第一谐振器导体部对应，谐振器导体部530与本发明的第二谐振器导体部对应。另外，谐振器导体部510、540均与本发明的第三谐振器导体部对应。

分隔部7以其至少一部分通过谐振器导体部520和谐振器导体部530之间的方式沿与谐振器导体部520和谐振器导体部530各自的长边方向(Y方向)交叉的方向延伸，并与第一部分61和第二部分62相接。谐振器导体部520、530分别为与在电路结构上相邻的谐振器52、53的要素。在本实施方式中，特别是，分隔部7沿第一方向即Z方向延伸。另外，分隔部7将第一部分61和第二部分62以最短路径连接。即，分隔部7的Z方向的长度与第一部分61和第二部分62之间的距离相等。

另外，分隔部7贯通构成主要部21的两个以上的电介质层。本实施方式中，分隔部7包含贯通分别构成主要部21的两个以上的电介质层的多个第一通孔列7T。图1中，将各通孔列7T以圆柱表示。多个第一通孔列7T各自包含串联连接的两个以上的通孔。多个第一通孔列7T各自沿Z方向延伸。另外，多个第一通孔列7T以沿Y方向并排的方式排列。本实施方式中，第一通孔列7T的数量为2。

屏蔽6的连接部63包含贯通分别构成主要部21的两个以上的电介质层的多个第二通孔列63T。图1中，将各通孔列63T以圆柱表示。多个第二通孔列63T各自包含串联连接的两个以上的通孔。多个第二通孔列63T各自沿Z方向延伸。

多个第二通孔列63T包含多个通孔列63C、多个通孔列63D、多个通孔列63E1、多个通孔列63E2、多个通孔列63F1、多个通孔列63F2。多个通孔列63C配置于主体2的侧面2C的附近，以沿X方向并排的方式排列。多个通孔列63D配置于主体2的侧面2D的附近，以沿X方向并排的方式排列。多个通孔列63E1、63E2配置于主体2的侧面2E的附近，以沿Y方向并排的方式排列。多个通孔列63F1、63F2配置于主体2的侧面2F的附近，以沿Y方向并排的方式排列。

屏蔽6的连接部63还包含三个屏蔽导体部631、632、633。屏蔽导体部631与多个通孔列63C中的一部分的通孔列63C、多个通孔列63E1、多个通孔列63E2连接。屏蔽导体部632与多个通孔列63D连接。屏蔽导体部633与多个通孔列63C中的另一部分的通孔列63C、多个通孔列63F1、多个通孔列63F2连接。

带通滤波器1还具备设置于主体2内的通孔列8T、9T。通孔列8T、9T各自贯通构成主要部21的两个以上的电介质层，沿Z方向延伸，并与第一部分61和第二部分62相接。通孔列8T、9T各自包含串联连接的两个以上的通孔。通孔列8T配置于谐振器导体部510和谐振器导体部520的附近。通孔列9T配置于谐振器导体部530和谐振器导体部540的附近。通孔列8T、9T具有辅助屏蔽6的功能的功能。

如图2所示，带通滤波器1还具备设置于第一输入输出端口3与第一级的谐振器51之间的电容器C1、和设置于第二输入输出端口4与第四级的谐振器54之间的电容器C2。

图2中，标注记号C3的电容器的记号表示谐振器51、52间的电容耦合。另外，标注记号C4的电容器的记号表示谐振器53、54间的电容耦合。另外，标注记号M的曲线表示谐振器52、53间的磁耦合。本实施方式中，第一级的谐振器51和第四级的谐振器54以电容耦合的方式构成。图2中，标注记号C5的电容器的记号表示谐振器51、54间的电容耦合。

接着，参照图3A～图6，对构成层叠体20的多个电介质层、和形成于该多个电介质层的多个导体层及多个通孔的结构的一例进行说明。该例中，层叠体20具有层叠的19层的电介质层。以下，将该19层的电介质层从下数依次称作第一层～第十九层的电介质层。主要部21由第一层～第十八的电介质层构成。被覆部22由第十九层的电介质层构成。

图3A表示第一层的电介质层的图案形成面，图3B表示第二层的电介质层的图案形成面。图4A表示第三层～第八层的电介质层的图案形成面，图4B表示第九层的电介质层的图案形成面。图5A表示第十层的电介质层的图案形成面，图5B表示第十一层～第十八层的电介质层的图案形成面。图6表示第十九层的电介质层的图案形成面。以下，由符号31～49表示第一层～第十九层的电介质层。

如图3A所示，在第一层的电介质层31的图案形成面上形成有构成第一输入输出端口3的导体层311、构成第二输入输出端口4的导体层312、构成屏蔽6的第一部分61的第一导体层313。

另外，在电介质层31上形成有与导体层311连接的通孔31T1、与导体层312连接的通孔31T2、构成通孔列8T的一部分的通孔8T1、构成通孔列9T的一部分的通孔9T1。在电介质层31上还形成有构成两个第一通孔列7T的一部分的两个通孔7T1。

在电介质层31还形成有构成多个通孔列63C的一部分的多个通孔63C1、构成多个通孔列63D的一部分的多个通孔63D1、构成多个通孔列63E1的一部分的多个通孔63E11、构成多个通孔列63F1的一部分的多个通孔63F11。

通孔7T1、8T1、9T1、63C1、63D1、63El1、63F11与第一导体层313连接。

如图3B所示，在第二层的电介质层32的图案形成面上形成有导体层321、322。在导体层321、322上分别连接有图3A所示的通孔31T1、31T2。

另外，在电介质层32上形成有与导体层321连接的通孔32T1、与导体层322连接的通孔32T2、通孔8T2、9T2。图3A所示的通孔8T1、9T1分别与通孔8T2、9T2连接。在电介质层32上还形成有两个通孔7T2。图3A所示的两个通孔7T1与两个通孔7T2连接。

在电介质层32上还形成有多个通孔63C2、多个通孔63D2、多个通孔63E12、多个通孔63F12。图3A所示的多个通孔63C1与多个通孔63C2连接。图3A所示的多个通孔63D1与多个通孔63D2连接。图3A所示的多个通孔63E11与多个通孔63E12连接。图3A所示的多个通孔63F11与多个通孔63F12连接。

如图4A所示，在第三层～第八层的电介质层33～38各自上形成有通孔33T1、33T2、8T3、9T3。形成于第三层的电介质层33的通孔33T1、33T2、8T3、9T3分别与图3B所示的通孔32T1、32T2、8T2、9T2连接。

在第三层～第八层的电介质层33～38各自上还形成有两个通孔7T3。形成于第三层的电介质层33的两个通孔7T3与图3B所示的两个通孔7T2连接。

在第三层～第八层的电介质层33～38各自上还形成有多个通孔63C3、多个通孔63D3、多个通孔63E13、多个通孔63F13。形成于第三层的电介质层33的多个通孔63C3与图3B所示的多个通孔63C2连接。形成于第三层的电介质层33的多个通孔63D3与图3B所示的多个通孔63D2连接。形成于第三层的电介质层33的多个通孔63E13与图3B所示的多个通孔63E12连接。形成于第三层的电介质层33的多个通孔63F13与图3B所示的多个通孔63F12连接。

在电介质层33～38上，将上下相邻的相同符号的通孔彼此相互连接。

如图4B所示，在第九层的电介质层39的图案形成面上形成有用于构成电容器C1的导体层391、和用于构成电容器C2的导体层392。形成于第八层的电介质层38(参照图4A)的通孔33T1、33T2分别与导体层391、392连接。

在电介质层39上形成有通孔8T4、9T4。通孔8T4、9T4分别与形成于第八层的电介质层38的通孔8T3、9T3连接。

在电介质层39上还形成有两个通孔7T4。两个通孔7T4分别与形成于第八层的电介质层38的两个通孔7T3连接。

在电介质层39上还形成有多个通孔63C4、多个通孔63D4、多个通孔63E14、多个通孔63F14。多个通孔63C4与形成于第八层的电介质层38的多个通孔63C3连接。多个通孔63D4与形成于第八层的电介质层38的多个通孔63D3连接。多个通孔63E14与形成于第八层的电介质层38的多个通孔63E13连接。多个通孔63F14与形成于第八层的电介质层38的多个通孔63F13连接。

如图5A所示，在第十层的电介质层40的图案形成面上形成有三个导体层401、402、403。导体层401包含谐振器导体部510、和屏蔽导体部631。导体层402包含谐振器导体部520、530、和屏蔽导体部632。导体层403包含谐振器导体部540和屏蔽导体部633。图5A中，将谐振器导体部510与屏蔽导体部631的边界、谐振器导体部520与屏蔽导体部632的边界、谐振器导体部530与屏蔽导体部632的边界、及谐振器导体部540与屏蔽导体部633的边界分别由虚线表示。

谐振器导体部510具有位于长边方向即X方向的两端的第一端510a和第二端510b。第一端510a通过与屏蔽导体部631连接而被接地。第二端510b被开放。

谐振器导体部520具有位于长边方向即Y方向的两端的第一端520a和第二端520b。第一端520a通过与屏蔽导体部632连接而被接地。第二端520b被开放。

谐振器导体部530具有位于长边方向即Y方向的两端的第一端530a和第二端530b。第一端530a通过与屏蔽导体部632连接而被接地。第二端530b被开放。

谐振器导体部540具有位于长边方向即X方向的两端的第一端540a和第二端540b。第一端540a通过与屏蔽导体部633连接而被接地。第二端540b被开放。

如图5A所示，在本实施方式中，谐振器导体部520、530由一个导体层402上的互不相同的部分构成。导体层402的屏蔽导体部632包含将谐振器导体部520的第一端520a和谐振器导体部530的第一端530a连接的连接部632C。图5A中，由虚线表示连接部632C和屏蔽导体部632的剩余部分之间的两个边界。连接部632C具有增大谐振器52、53间的磁耦合的作用。谐振器52、53间的磁耦合的大小通过未考虑连接部632C的情况下的谐振器52、53间的磁耦合的大小和连接部632C进行调整。

在图5A所示的第十层的电介质层40上形成有通孔8T5、9T5。通孔8T5、9T5分别与图4B所示的通孔8T4、9T4连接。

在电介质层40上还形成有两个通孔7T5。两个通孔7T5与图4B所示的两个通孔7T4连接。

在电介质层40上还形成有多个通孔63C5、多个通孔63D5、多个通孔63E15、多个通孔63E25、多个通孔63F15、多个通孔63F25。

多个通孔63C5中的一部分通孔63C5与屏蔽导体部631连接。多个通孔63C5中的另一部分通孔63C5与屏蔽导体部633连接。另外，多个通孔63C5与图4B所示的多个通孔63C4连接。

多个通孔63D5与屏蔽导体部632连接。另外，多个通孔63D5与图4B所示的多个通孔63D4连接。

多个通孔63E15和多个通孔63E25与屏蔽导体部631连接。多个通孔63E15与图4B所示的多个通孔63E14连接。

多个通孔63F15和多个通孔63F25与屏蔽导体部633连接。多个通孔63F15与、图4B所示的多个通孔63F14连接。

如图5B所示，在第十一层～第十八层的电介质层41～48各自上形成有通孔8T6、9T6。形成于第十一层的电介质层41的通孔8T6、9T6分别与图5A所示的通孔8T5、9T5连接。

在第十一层～第十八层的电介质层41～48各自上还形成有两个通孔7T6。形成于第十一层的电介质层41的两个通孔7T6与图5A所示的两个通孔7T5连接。

在第十一层～第十八层的电介质层41～48各自上还形成有多个通孔63C6、多个通孔63D6、多个通孔63E16、多个通孔63E26、多个通孔63F16、多个通孔63F26。形成于第十一层的电介质层41的多个通孔63C6与图5A所示的多个通孔63C5连接。形成于第十一层的电介质层41的多个通孔63D6与图5A所示的多个通孔63D5连接。

形成于第十一层的电介质层41的多个通孔63E16与图5A所示的多个通孔63E15连接。形成于第十一层的电介质层41的多个通孔63E26与图5A所示的多个通孔63E25连接。形成于第十一层的电介质层41的多个通孔63F16与图5A所示的多个通孔63F15连接。形成于第十一层的电介质层41的多个通孔63F26与图5A所示的多个通孔63F25连接。

在电介质层41～48上，将上下相邻的相同符号的通孔彼此相互连接。

如图6所示，在第十九层的电介质层49的图案形成面上形成有构成屏蔽6的第二部分62的第二导体层491。形成于第十八层的电介质层48(参照图5B)的通孔7T6、8T6、9T6、63C6、63D6、63E16、63E26、63F16、63F26与第二导体层491连接。

本实施方式的带通滤波器1通过以第一层的电介质层31的图案形成面成为主体2的第一端面2A的方式将第一层～第十九层的电介质层31～49层叠而构成。第十九层的电介质层49上的与图案形成面相反侧的面成为主体2的第二端面2B。第一层～第十九层的电介质层31～49构成层叠体20。

谐振器导体部510、520、530、540在第一方向即Z方向上配置于层叠体20内的相同位置。

构成第一输入输出端口3的导体层311经由通孔31T1、导体层321及通孔32T1、33T1与图4B所示的导体层391连接。导体层391经由电介质层39与图5A所示的谐振器导体部510对置。图2所示的电容器C1由导体层391和谐振器导体部510、以及它们之间的电介质层39构成。

构成第二输入输出端口4的导体层312经由通孔31T2、导体层322及通孔32T2、33T2与图4B所示的导体层392连接。导体层392经由电介质层39与图5A所示的谐振器导体部540对置。图2所示的电容器C2通过导体层392和谐振器导体部540、以及它们之间的电介质层39构成。

分隔部7的多个通孔列7T通过将多个通孔7T1、7T2、7T3、7T4、7T5、7T6沿Z方向串联连接而构成。

通孔列8T通过将多个通孔8Tl、8T2、8T3、8T4、8T5、8T6沿Z方向串联连接而构成。通孔列9T通过将多个通孔9T1、9T2、9T3、9T4、9T5、9T6沿Z方向串联连接而构成。

多个通孔列63C通过将多个通孔63C1、63C2、63C3、63C4、63C5、63C6沿Z方向串联连接而构成。多个通孔列63D通过将多个通孔63D1、63D2、63D3、63D4、63D5、63D6沿Z方向串联连接而构成。

多个通孔列63E1通过将多个通孔63E11、63E12、63E13、63E14、63E15、63E16沿Z方向串联连接而构成。多个通孔列63E2通过将多个通孔63E25、63E26沿Z方向串联连接而构成。

多个通孔列63F1通过将多个通孔63F11、63F12、63F13、63F14、63F15、63F16沿Z方向串联连接而构成。多个通孔列63F2通过将多个通孔63F25、63F26沿Z方向串联连接而构成。

接着，对本实施方式的带通滤波器1的作用及效果进行说明。带通滤波器1例如以通频带存在于10～30GHz的准毫米波段或30～300GHz的毫米波段的方式设计及构成。

带通滤波器1在电路结构上，具备在第一输入输出端口3和第二输入输出端口4之间从第一输入输出端口3侧依次配置的谐振器51、52、53、54。在电路结构上相邻的两个谐振器电磁耦合。

谐振器51、52、53、54分别包含谐振器导体部510、520、530、540。谐振器导体部510、520、530、540各自的第一端被接地。谐振器导体部510、520、530、540各自的第二端开放。谐振器导体部510、520、530、540各自具有与带通滤波器1的通频带的中心频率对应的波长的1/4的长度。该情况下，谐振器51、52、53、54各自作为1/4波长谐振器进行动作。

另外，带通滤波器1具备屏蔽6。屏蔽6具有防止向带通滤波器1的周围放射电磁波的功能。本实施方式中，通过利用屏蔽6和其内侧的电介质形成类似波导管的构造，可产生一个以上的波导管模式。该一个以上的波导管模式的共振频率通常存在于比带通滤波器1的通频带高的频率区域。如果共振频率最低的波导管模式即最低次波导管模式的共振频率距带通滤波器1的通频带较近，则产生因最低次波导管模式的共振频率下的不要的共振而在比通频带高的频率区域的衰减特性恶化的问题。

本实施方式的带通滤波器1具备分隔部7，由此防止上述问题的产生。以下，对其进行详细说明。首先，如果假定为没有分隔部7，则最低次波导管模式的共振频率依赖于由屏蔽6包围的空间的形状。通常，该空间越大，则最低次波导管模式的共振频率越低。

与之相对，在本实施方式中，分隔部7以其至少一部分通过谐振器导体部520和谐振器导体部530之间的方式沿与谐振器导体部520和谐振器导体部530各自的长边方向(Y方向)交叉的方向(Z方向)延伸，并与屏蔽6的第一部分61和第二部分62相接。本实施方式中，利用分隔部7将由屏蔽6包围的空间分隔成谐振器导体部520存在的空间和谐振器导体部530存在的空间。

本实施方式中，最低次波导管模式的共振频率依赖于由分隔部7分隔的两个空间各自的形状。该两个空间各自比假定为没有分隔部7时的由屏蔽6包围的空间小。因此，根据本实施方式，与没有分隔部7的情况相比，能够提高最低次波导管模式的共振频率。

另外，本实施方式中，四个谐振器51、52、53、54均作为1/4波长谐振器动作。因此，在本实施方式中，与使用包含一个以上的1/2波长谐振器的四个谐振器构成带通滤波器的情况相比，能够减小构成谐振器51、52、53、54的谐振器导体部510、520、530、540各自的长度，其结果，能够减小由屏蔽6包围的空间。从这一点来看，根据本实施方式，能够提高最低次波导管模式的共振频率。

另外，本实施方式中，谐振器导体部510、520、530、540各自中的最低次高次谐波谐振模式的共振频率为基本共振频率的3倍。由此，根据本实施方式，能够提高最低次高次谐波谐振模式的共振频率。此外，在1/2波长谐振器中，最低次高次谐波谐振模式的共振频率为基本共振频率的2倍。

因此，根据本实施方式的带通滤波器1，能够防止因最低次波导管模式及最低次高次谐波谐振器模式而比通频带高的频率区域的衰减特性变差。

以下，参照图7，进一步说明本实施方式的带通滤波器1的效果。图7表示本实施方式的带通滤波器1和比较例的带通滤波器的插入损耗的频率特性的一例。图7损失的特性通过模拟求得。比较例的带通滤波器是从带通滤波器1除去分隔部7，且以通频带的特性与带通滤波器1相同的方式调整阻抗而构成的滤波器。图7中，横轴表示频率，纵轴表示插入损耗。另外，图7中，标注符号91的线表示带通滤波器1的特性，标注符号92的线表示比较例的带通滤波器的特性。在图7所示的例子中，带通滤波器1及比较例的带通滤波器的通频带的中心频率在约28～29GHz的范围内。通频带例如为插入损耗从插入损耗的最小值增大了3dB的两个频率之间的频段。

如图7所示，在比较例的带通滤波器的特性92中，在约51GHz存在插入损耗极小的峰。这认为是因为在约51GHz产生最低次波导管模式下的不需要的谐振。在特性92，因上述峰的存在，在比通频带高的频率区域的衰减特性变差。与之相对，在带通滤波器的特性91中，在特性92产生的峰不存在，与特性92相比，在比通频带高的频率区域的衰减特性良好。

另外，如果使用多个1/2波长谐振器构成带通滤波器，则在通频带的中心频率的2倍的频率及其附近的频率，因最低次高次谐波谐振模式而插入损耗可能变得极小。但是，在带通滤波器1的特性91中，在通频带的中心频率的2倍的频率及其附近的频率，插入损耗不会极小。

根据图7可知，根据本实施方式的带通滤波器1，能够防止因最低次波导管模式及最低次高次谐波谐振模式而在比通频带高的频率区域的衰减特性变差。

[第二实施方式〕

接着，说明本发明的第二实施方式。首先，参照图8及图9，对本实施方式的带通滤波器的结构进行说明。图8是表示本实施方式的带通滤波器的构造的立体图。图9是表示本实施方式的带通滤波器的电路结构的电路图。

本实施方式的带通滤波器100具备主体2、第一输入输出端口3及第二输入输出端口4、多个谐振器、屏蔽6、分隔部7、通孔列8T、9T、电容器C1、C2。主体2包含层叠体20。

本实施方式中，多个谐振器代替第一实施方式中的谐振器51、52、53、54，在电路结构上包含从第一输入输出端口3侧起依次配置的第一级的谐振器151、第二级的谐振器152、第三级的谐振器153及第四级的谐振器154。谐振器151～154构成为在电路结构上相邻的两个谐振器电磁耦合。如果具体进行说明，则谐振器151～154构成为谐振器151、152在电路结构上相邻地电磁耦合，谐振器152、153在电路结构上相邻地电磁耦合，谐振器153、154在电路结构上相邻地电磁耦合。屏蔽6的第一部分61、第二部分62及连接部63以包围四个谐振器151～154的方式配置。

本实施方式中，第一部分61由配置于层叠体20的主要部21的第一端面21a的第一导体层1313构成。第二部分62由配置于层叠体20的主要部21的第二端面21b的第二导体层1481构成。

谐振器151包含由导体构成的谐振器导体部1510。谐振器152包含由导体构成的谐振器导体部1520。谐振器153包含由导体构成的谐振器导体部1530。谐振器154包含由导体构成的谐振器导体部1540。

谐振器导体部1510、1520、1530、1540各自具有在与第一方向即Z方向交叉的方向上长的形状，并且，具有位于其长边方向的两端的第一端和第二端。本实施方式中，特别是，谐振器导体部1510、1520、1530、1540各自具有在与第一方向即Z方向正交的方向上长的形状。如果更具体地进行说明，则谐振器导体部1510和谐振器导体部1540具有在Y方向上长的形状，谐振器导体部1520和谐振器导体部1530具有在X方向上长的形状。

谐振器导体部1510、1520、1530、1540各自的第一端被接地。谐振器导体部1510、1520、1530、1540各自的第二端开放。

谐振器导体部1510、1520、1530、1540各自具有与带通滤波器100的通频带的中心频率对应的波长的1/4以下的长度。本实施方式中，特别是，谐振器导体部1510、1520、1530、1540各自的长度为与带通滤波器100的通频带的中心频率对应的波长的1/4。

本实施方式中，第一级的谐振器151与本发明的第一谐振器对应，第四级的谐振器154与本发明的第二谐振器对应。另外，谐振器导体部1510与本发明的第一谐振器导体部对应，谐振器导体部1540与本发明的第二谐振器导体部对应。另外，谐振器导体部1520、1530均与本发明的第三谐振器导体部对应。

本实施方式中，分隔部7以其至少一部分通过谐振器导体部1510和谐振器导体部1540之间的方式沿与谐振器导体部1510和谐振器导体部1540各自的长边方向(Y方向)交叉的方向(Z方向)延伸，并与第一部分61和第二部分62相接。另外，分隔部7包含分别贯通构成主要部21的两个以上的电介质层的多个第一通孔列107T而代替第一实施方式的多个第一通孔列7T。图8中，由圆柱表示各通孔列107T。多个第一通孔列107T各自包含串联连接的两个以上的通孔。多个第一通孔列107T各自沿Z方向延伸。另外，多个第一通孔列107T以沿Y方向并排的方式排列。在本实施方式中，第一通孔列107T的数量为4。

另外，本实施方式中，屏蔽6的连接部63包含分别贯通构成主要部21的两个以上的电介质层的多个第二通孔列163T而代替第一实施方式的多个第二通孔列63T。图8中，由圆柱表示各通孔列163T。多个第二通孔列163T各自包含串联连接的两个以上的通孔。多个第二通孔列163T各自沿Z方向延伸。

多个第二通孔列163T包含多个通孔列163C、多个通孔列163D、多个通孔列163E、多个通孔列163F。多个通孔列163C配置于主体2的侧面2C的附近，以沿X方向并排的方式排列。多个通孔列163D配置于主体2的侧面2D的附近，以沿X方向并排的方式排列。多个通孔列163E配置于主体2的侧面2E的附近，以沿Y方向并排的方式排列。多个通孔列163F配置于主体2的侧面2F的附近，以沿Y方向并排的方式排列。

另外，屏蔽6的连接部63包含四个屏蔽导体部1631、1632、1633、1634而代替第一实施方式的屏蔽导体部631、632、633。屏蔽导体部1631与多个通孔列163C中的一部分通孔列163C连接。屏蔽导体部1632与多个通孔列163E连接。屏蔽导体部1633与多个通孔列163F连接。屏蔽导体部1634与多个通孔列163C中的另一部分通孔列163C连接。

另外，如图8所示，本实施方式中，通孔列8T配置于谐振器导体部1510和谐振器导体部1520的附近。通孔列9T配置于谐振器导体部1530和谐振器导体部1540的附近。

本实施方式的带通滤波器100还具备设置于主体2内的通孔列10T。通孔列10T贯通构成主要部21的两个以上的电介质层，沿Z方向延伸，并与第一部分61和第二部分62相接。通孔列10T包含串联连接的两个以上的通孔。通孔列10T配置于谐振器导体部1520和谐振器导体部1530的附近。通孔列10T具有辅助屏蔽6的功能的功能。

另外，如图9所示，在本实施方式中，电容器C1设置于第一输入输出端口3和第一级的谐振器151之间。电容器C2设置于第二输入输出端口4和第四级的谐振器154之间。

图9中，标注记号C103的电容器的记号表示谐振器151、152间的电容耦合。另外，标注记号C104的电容器的记号表示谐振器152、153间的电容耦合。另外，标注记号C105的电容器的记号表示谐振器153、154间的电容耦合。另外，标注记号M的曲线表示谐振器151、154间的磁耦合。此外，谐振器导体部1510和谐振器导体部1540由不同的导体层构成，因此，谐振器151、154间的磁耦合比第一实施方式中的谐振器52、53间的磁耦合弱。

接着，参照图10A～图13，对构成本实施方式的层叠体20的多个电介质层、和形成于该多个电介质层的多个导体层及多个通孔的结构的一例进行说明。该例中，层叠体20具有层叠的18层的电介质层。

以下，将该18层的电介质层从下起依次称作第一层～第十八层的电介质层。本实施方式中，主要部21由第一层～第十七层的电介质层构成。被覆部22由第十八层的电介质层构成。

图10A表示第一层的电介质层的图案形成面，图10B表示第二层～第六层的电介质层的图案形成面。图11A表示第七层的电介质层的图案形成面，图11B表示第八层的电介质层的图案形成面。图12A表示第九层的电介质层的图案形成面，图12B表示第十层～第十七层的电介质层的图案形成面。图13表示第十八层的电介质层的图案形成面。以下，由符号131～148表示第一层～第十八层的电介质层。

如图10A所示，在第一层的电介质层131的图案形成面形成有构成第一输入输出端口3的导体层1311、构成第二输入输出端口4的导体层1312、构成屏蔽6的第一部分61的第一导体层1313。

另外，在电介质层131上形成有与导体层1311连接的通孔131T1、与导体层1312连接的通孔131T2、构成通孔列8T的一部分的通孔8T1、构成通孔列9T的一部分的通孔9T1、构成通孔列10T的一部分的通孔10T1。在电介质层131上还形成有构成四个第一通孔列107T的一部分的四个通孔107T1。

在电介质层131上还形成有构成多个通孔列163C的一部分的多个通孔163C1、构成多个通孔列163D的一部分的多个通孔163D1、构成多个通孔列163E的一部分的多个通孔163E1、构成多个通孔列163F的一部分的多个通孔163F1。

通孔8T1、9T1、10T1、107T1、163C1、163D1、163E1、163F1与第一导体层1313连接。

如图10B所示，在第二层～第六层的电介质层132～136各自上形成有通孔132T1、132T2、8T2、9T2、10T2。形成于第二层的电介质层132的通孔132T1、132T2、8T2、9T2、10T2分别与图10A所示的通孔131T1、131T2、8Tl、9T1、10T1连接。

在第二层～第六层的电介质层132～136各自上还形成有四个通孔107T2。形成于第二层的电介质层132的四个通孔107T2与图10A所示的四个通孔107T1连接。

在第二层～第六层的电介质层132～136各自上还形成有多个通孔163C2、多个通孔163D2、多个通孔163E2、多个通孔163F2。形成于第二层的电介质层132的多个通孔163C2与图10A所示的多个通孔163C1连接。形成于第二层的电介质层132的多个通孔163D2与图10A所示的多个通孔163D1连接。形成于第二层的电介质层132的多个通孔163E2与图10A所示的多个通孔163E1连接。形成于第二层的电介质层132的多个通孔163F2与图10A所示的多个通孔163F1连接。

在电介质层132～136上，将上下相邻的相同符号的通孔彼此连接。

如图11A所示，在第七层的电介质层137的图案形成面上形成有用于构成电容器C1的导体层1371、和用于构成电容器C2的导体层1372。在导体层1371、1372上分别连接有形成于第六层的电介质层136(参照图10B)的通孔132T1、132T2。

在电介质层137上形成有通孔8T3、9T3、10T3。通孔8T3、9T3、10T3分别与形成于第六层的电介质层136的通孔8T2、9T2、10T2连接。

在电介质层137上还形成有四个通孔107T3。四个通孔107T3与形成于第六层的电介质层136的四个通孔107T2连接。

在电介质层137上还形成有多个通孔163C3、多个通孔163D3、多个通孔163E3、多个通孔163F3。多个通孔163C3与形成于第六层的电介质层136的多个通孔163C2连接。多个通孔163D3与形成于第六层的电介质层136的多个通孔163D2连接。多个通孔163E3与形成于第六层的电介质层136的多个通孔163E2连接。多个通孔163F3与形成于第六层的电介质层136的多个通孔163F2连接。

如图11B所示，在第八层的电介质层138上形成有通孔8T4、9T4、10T4。通孔8T4、9T4、10T4分别与图11A所示的通孔8T3、9T3、10T3连接。

在电介质层138上还形成有四个通孔107T4。四个通孔107T4与图11A所示的四个通孔107T3连接。

在电介质层138上还形成有多个通孔163C4、多个通孔163D4、多个通孔163E4、多个通孔163F4。多个通孔163C4与图11A所示的多个通孔163C3连接。多个通孔163D4与图11A所示的多个通孔163D3连接。多个通孔163E4与图11A所示的多个通孔163E3连接。多个通孔163F4与图11A所示的多个通孔163F3连接。

如图12A所示，在第九层的电介质层139的图案形成面上形成有四个导体层1391、1392、1393、1394。导体层1391包含谐振器导体部1510和屏蔽导体部1631。导体层1392包含谐振器导体部1520和屏蔽导体部1632。导体层1393包含谐振器导体部1530和屏蔽导体部1633。导体层1394包含谐振器导体部1540和屏蔽导体部1634。图12A中，谐振器导体部1510与屏蔽导体部1631的边界、谐振器导体部1520与屏蔽导体部1632的边界、谐振器导体部1530与屏蔽导体部1633的边界、及谐振器导体部1540与屏蔽导体部1634的边界分别由虚线表示。

谐振器导体部1510具有位于长边方向即Y方向的两端的第一端1510a和第二端1510b。第一端1510a通过与屏蔽导体部1631连接而被接地。第二端1510b开放。

谐振器导体部1520具有位于长边方向即X方向的两端的第一端1520a和第二端1520b。第一端1520a通过与屏蔽导体部1632连接而被接地。第二端1520b开放。

谐振器导体部1530具有位于长边方向即X方向的两端的第一端1530a和第二端1530b。第一端1530a通过与屏蔽导体部1633连接而被接地。第二端1530b开放。

谐振器导体部1540具有位于长边方向即Y方向的两端的第一端1540a和第二端1540b。第一端1540a通过与屏蔽导体部1641连接而被接地。第二端1540b开放。

在图12A所示的第九层的电介质层139上形成有通孔8T5、9T5、10T5。通孔8T5、9T5、10T5分别与图11B所示的通孔8T4、9T4、10T4连接。

在电介质层139上还形成有四个通孔107T5。四个通孔107T5与图11B所示的四个通孔107T4连接。

在电介质层139上还形成有多个通孔163C5、多个通孔163D5、多个通孔163E5、多个通孔163F5。

多个通孔163C5中的一部分通孔163C5与屏蔽导体部1631连接。多个通孔163C5中的另一部分通孔163C5与屏蔽导体部1634连接。另外，多个通孔163C5与图11B所示的多个通孔163C4连接。

多个通孔163D5与图11B所示的多个通孔163D4连接。

多个通孔163E5与屏蔽导体部1632连接。另外，多个通孔163E5与图11B所示的多个通孔163E4连接。

多个通孔163F5与屏蔽导体部1633连接。另外，多个通孔163F5与图11B所示的多个通孔163F4连接。

如图12B所示，在第十层～第十七层的电介质层140～147各自上形成有通孔8T6、9T6、10T6。形成于第十层的电介质层140的通孔8T6、9T6、10T6分别与图12A所示的通孔8T5、9T5、10T5连接。

在第十层～第十七层的电介质层140～147各自上还形成有四个通孔107T6。形成于第十层的电介质层140的四个通孔107T6与图12A所示的四个通孔107T5连接。

在第十层～第十七层的电介质层140～147各自上还形成有多个通孔163C6、多个通孔163D6、多个通孔163E6、多个通孔163F6。形成于第十层的电介质层140的多个通孔163C6与图12A所示的多个通孔163C5连接。形成于第十层的电介质层140的多个通孔163D6与图12A所示的多个通孔163D5连接。形成于第十层的电介质层140的多个通孔163E6与图12A所示的多个通孔163E5连接。形成于第十层的电介质层140的多个通孔163F6与图12A所示的多个通孔163F5连接。

在电介质层140～147上，将上下相邻的相同符号的通孔彼此相互连接。

如图13所示，在第十八层的电介质层148的图案形成面上形成有构成屏蔽6的第二部分62的第二导体层1481。形成于第十七层的电介质层147(参照图12B)的通孔8T6、9T6、10T6、107T6、163C6、163D6、163E6、163F6与第二导体层1481连接。

本实施方式的带通滤波器100通过以第一层的电介质层131的图案形成面成为主体2的第一端面2A的方式层叠第一层～第十八层的电介质层131～148而构成。第十八层的电介质层148的与图案形成面相反侧的面成为主体2的第二端面2B。第一层～第十八层的电介质层131～148构成层叠体20。

谐振器导体部1510、1520、1530、1540在第一方向即Z方向上配置于层叠体20内的相同位置。

构成第一输入输出端口3的导体层1311经由通孔131T1、132T1与图11A所示的导体层1371连接。导体层1371经由电介质层137、138与图12A所示的谐振器导体部1510对置。图9所示的电容器C1由导体层1371和谐振器导体部1510、以及它们之间的电介质层137、138构成。

构成第二输入输出端口4的导体层1312经由通孔131T2、132T2与图11A所示的导体层1372连接。导体层1372经由电介质层137、138与图12A所示的谐振器导体部1540对置。图9所示的电容器C2由导体层1372和谐振器导体部1540、以及它们之间的电介质层137、138构成。

分隔部7的多个通孔列107T通过将多个通孔107T1、107T2、107T3、107T4、107T5、107T6沿Z方向串联连接而构成。

通孔列8T通过将多个通孔8T1、8T2、8T3、8T4、8T5、8T6沿Z方向串联连接而构成。通孔列9T通过将多个通孔9T1、9T2、9T3、9T4、9T5、9T6沿Z方向串联连接而构成。通孔列10T通过将多个通孔10T1、10T2、10T3、10T4、10T5、10T6沿Z方向串联连接而构成。

多个通孔列163C通过将多个通孔163C1、163C2、163C3、163C4、163C5、163C6沿Z方向串联连接而构成。多个通孔列163D通过将多个通孔163D1、163D2、163D3、163D4、163D5、163D6沿Z方向串联连接而构成。多个通孔列163E通过将多个通孔163E1、163E2、163E3、163E4、163E5、163E6沿Z方向串联连接而构成。多个列163F通过将多个通孔163F1、163F2、163F3、163F4、163F5、163F6沿Z方向串联连接而构成。

本实施方式的带通滤波器100在电路结构上具备在第一输入输出端口3和第二输入输出端口4之间从第一输入输出端口3侧依次配置的谐振器151、152、153、154。在电路结构上相邻的两个谐振器电磁耦合。

谐振器151、152、153、154分别包含谐振器导体部1510、1520、1530、1540。谐振器导体部1510、1520、1530、1540各自具有与带通滤波器100的通频带的中心频率对应的波长的1/4的长度。谐振器151、152、153、154各自作为1/4波长谐振器动作。

本实施方式中，分隔部7以其至少一部分通过谐振器导体部1510和谐振器导体部1540之间的方式沿与谐振器导体部1510和谐振器导体部1540各自的长边方向(Y方向)交叉的方向延伸，并与第一部分61和第二部分62相接。谐振器导体部1510、1540分别是在电路结构上不相邻的谐振器151、154的要素。

图14表示本实施方式的带通滤波器100的插入损耗的频率特性的一例。图14所示的特性通过模拟而求得。图14中，横轴表示频率，纵轴表示插入损耗。

本实施方式的其它结构、作用及效果与第一实施方式相同。

[第三实施方式]

接着，说明本发明的第三实施方式。首先，参照图15及图16说明本实施方式的带通滤波器的结构。图15是表示本实施方式的带通滤波器的构造的立体图。图16是表示本实施方式的带通滤波器的电路结构的电路图。

本实施方式的带通滤波器200具备主体2、第一输入输出端口3及第二输入输出端口4、多个谐振器、屏蔽6、分隔部7、通孔列8T、9T、电容器C1、C2。主体2包含层叠体20。多个谐振器包含谐振器51、52、53、54。谐振器51包含谐振器导体部510。谐振器52包含谐振器导体部520。谐振器53包含谐振器导体部530。谐振器54包含谐振器导体部540。谐振器导体部510、520、530、540分别具有第一端和第二端。

本实施方式中，谐振器51还具有设置于谐振器导体部510的第二端和地线之间的电容器C51。谐振器52还具有设置于谐振器导体部520的第二端和地线之间的电容器C52。谐振器53还具有设置于谐振器导体部530的第二端和地线之间的电容器C53。谐振器54还具有设置于谐振器导体部540的第二端和地线之间的电容器C54。

本实施方式中，谐振器导体部510、520、530、540各自的长度比与带通滤波器200的通频带的中心频率对应的波长的1/4小。

本实施方式中，电容器C52与本发明的第一电容器对应，电容器C53与本发明的第二电容器对应。

接着，参照图17A及图17B，对构成本实施方式的层叠体20的多个电介质层、和形成于该多个电介质层的多个导体层及多个通孔的结构的一例。本实施方式中，层叠体20具有第十层及第11层的电介质层240、241而代替第一实施方式的第十层及第十一层的电介质层40、41。图17A表示第十层的电介质层240的图案形成面，图17B表示第十一层的电介质层241的图案形成面。

如图17A所示，在第十层的电介质层240的图案形成面上形成有五个导体层2401、2402、2403、2404、2405。导体层2401包含谐振器导体部510和屏蔽导体部631。导体层2402包含谐振器导体部520、530、和屏蔽导体部632。导体层2403包含谐振器导体部540、和屏蔽导体部633。图17A中，谐振器导体部510与屏蔽导体部631的边界、谐振器导体部520与屏蔽导体部632的边界、谐振器导体部530与屏蔽导体部632的边界、及谐振器导体部540与屏蔽导体部633的边界分别由虚线表示。谐振器导体部510、520、530、540的形状与第一实施方式相同。

如图17A所示，本实施方式中，谐振器导体部520、530由一个导体层2402中的互不相同的部分构成。导体层2402的屏蔽导体部632包含将谐振器导体部520的第一端520a和谐振器导体部530的第一端530a连接的连接部632C。图17A中，连接部632C和屏蔽导体部632的剩余部分之间的两个边界由点线表示。

在图17A所示的第十层的电介质层240上形成有通孔8T5、9T5。通孔8T5与导体层2404连接。通孔9T5与导体层2405连接。另外，通孔8T5、9T5分别与第一实施方式的图4B所示的通孔8T4、9T4连接。

在电介质层240上还形成有两个通孔7T5。两个通孔7T5与第一实施方式的图4B所示的两个通孔7T4连接。

在电介质层240上还形成有多个通孔63C5、多个通孔63D5、多个通孔63E15、多个通孔63E25、多个通孔63F15、多个通孔63F25。多个通孔63C5、63D5、63E15、63E25、63F15、63F25和屏蔽导体部631、632、633的连接关系与第一实施方式相同。

另外，多个通孔63C5与第一实施方式的图4B所示的多个通孔63C4连接。多个通孔63D5与图4B所示的多个通孔63D4连接。多个通孔63E15与图4B所示的多个通孔63E14连接。多个通孔63F15与图4B所示的多个通孔63F14连接。

如图17B所示，在第十一层的电介质层241的图案形成面上形成有用于构成电容器C51的导体层2411、用于构成电容器C52的导体层2412、用于构成电容器C53的导体层2413、用于构成电容器C53的导体层2413。

在电介质层241上形成有通孔8T6、9T6。形成于电介质层241的通孔8T6、9T6分别与图17A所示的8T5、9T5连接。

在电介质层241上还形成有两个通孔7T6。形成于电介质层241的两个通孔7T6与图17A所示的两个通孔7T5连接。

在电介质层241上还形成有多个通孔63C6、多个通孔63D6、多个通孔63E16、多个通孔63E26、多个通孔63F16、多个通孔63F26。形成于电介质层241的多个通孔63C6与图17A所示的多个通孔63C5连接。形成于电介质层241的多个通孔63D6与图17A所示的多个通孔63D5连接。

形成于电介质层241的多个通孔63E16与图17A所示的多个通孔63E15连接。形成于电介质层241的多个通孔63E26与图17A所示的多个通孔63E25连接。形成于电介质层241的多个通孔63F16与图17A所示的多个通孔63F15连接。形成于电介质层241的多个通孔63F26与图17A所示的多个通孔63F25连接。

第一实施方式的图5B所示的形成于第十二层的电介质层42的多个通孔63C6与形成于第十一层的电介质层241的多个通孔63C6连接。形成于第十二层的电介质层42的多个通孔63D6与形成于第十一层的电介质层241的多个通孔63D6连接。

形成于第十二层的电介质层42的多个通孔63E16与形成于第十一层的电介质层241的多个通孔63E16连接。形成于第十二层的电介质层42的多个通孔63E26与形成于第十一层的电介质层241的多个通孔63E26连接。形成于第十二层的电介质层42的多个通孔63F16与形成于第十一层的电介质层241的多个通孔63F16连接。形成于第十二层的电介质层42的多个通孔63F26与形成于第十一层的电介质层241的多个通孔63F26连接。

图17B所示的导体层2411经由电介质层240与图17A所示的谐振器导体部510和屏蔽导体部631对置。图16所示的电容器C51由导体层2411、谐振器导体部510及屏蔽导体部631、和电介质层240构成。

图17B所示的导体层2412经由电介质层240与图17A所示的谐振器导体部520和导体层2404对置。图16所示的电容器C52由导体层2404、2412及谐振器导体部520、和电介质层240构成。电容器C52通过将导体层2404与通孔列8T连接而被接地。

图17B所示的导体层2413经由电介质层240与图17A所示的谐振器导体部530和导体层2405对置。图16所示的电容器C53由导体层2405、2413及谐振器导体部530、和电介质层240构成。电容器C53通过将导体层2405与通孔列9T连接而被接地。

图17B所示的导体层2414经由电介质层240与图17A所示的谐振器导体部540和屏蔽导体部633对置。图16所示的电容器C54由导体层2414、谐振器导体部540及屏蔽导体部633、和电介质层240构成。

本实施方式中，谐振器51具有谐振器导体部510和电容器C51，谐振器52具有谐振器导体部520和电容器C52，谐振器53具有谐振器导体部530和电容器C53，谐振器54具有谐振器导体部540和电容器C54。

本实施方式中，如果将谐振器导体部510、520、530、540各自的长度设为与第一实施方式相同，则谐振器51、52、53、54各自的谐振频率与第一实施方式变低。这是指本实施方式的谐振器导体部510、520、530、540各自的长度比与谐振器51、52、53、54各自的共振频率对应的波长的1/4小。由此，在本实施方式中，谐振器导体部510、520、530、540各自的长度比与带通滤波器200的通频带的中心频率对应的波长的1/4小。

根据本实施方式，如果将通频带设为相同进行比较，则与第一实施方式相比，能够减小谐振器导体部510、520、530、540各自的长度。由此，根据本实施方式，能够将带通滤波器200更小型化。

图18表示本实施方式的带通滤波器200的插入损耗的频率特性的一例。图18所示的特性通过模拟而求得。图18中，横轴表示频率，纵轴表示插入损耗。图18表示将谐振器导体部510、520、530、540各自的长度设为与第一实施方式相同的情况的例子。因此，图18所示的特性的通频带的中心频率比图7所示的带通滤波器1的特性91的通频带的中心频率低。

本实施方式的其它结构作用及效果与第一实施方式相同。

[第四实施方式]

接着，说明本发明的第四实施方式。首先，参照图19及图20说明本实施方式的带通滤波器的结构。图19是表示本实施方式的带通滤波器的构造的立体图。图20是表示本实施方式的带通滤波器的电路结构的电路图。

本实施方式的带通滤波器300具备主体2、第一输入输出端口3及第二输入输出端口4、多个谐振器、屏蔽6、分隔部7、电容器C1、C2。但是，本实施方式中未设置通孔列8T、9T(参照图1)。主体2包含层叠体20。

本实施方式中，多个谐振器在电路结构上包含从第一输入输出端口3侧起依次配置的第一级的谐振器351、第二级的谐振器352及第三级的谐振器353而代替第一实施方式的谐振器51、52、53、54。谐振器351～353构成为在电路结构上相邻的两个谐振器电磁耦合。如果具体进行说明，则谐振器351～353构成为谐振器351、352在电路结构上相邻地电磁耦合，谐振器352、353在电路结构上相邻地电磁耦合。屏蔽6的第一部分61、第二部分62及连接部63以包围三个谐振器351～353的方式配置。

本实施方式中，第一部分61由配置于层叠体20的主要部21的第一端面21a的第一导体层3313构成。第二部分62由配置于层叠体20的主要部21的第二端面21b的第二导体层3481构成。

谐振器351包含由导体构成的谐振器导体部3510。谐振器352包含由导体构成的谐振器导体部3520。谐振器353包含由导体构成的谐振器导体部3530。

谐振器导体部3510、3520、3530各自具有在与第一方向即Z方向交叉的方向上长的形状，并且，具有位于其长边方向的两端的第一端和第二端。本实施方式中，特别是，谐振器导体部3510、3520、3530各自具有在与Z方向正交的Y方向上长的形状。

谐振器导体部3510、3520、3530各自的第一端被接地。谐振器导体部3510、3520、3530各自的第二端开放。

谐振器导体部3510、3520、3530各自具有与带通滤波器300的通频带的中心频率对应的波长的1/4以下的长度。本实施方式中，特别是，谐振器导体部3510、3520、3530各自的长度为与带通滤波器300的通频带的中心频率对应的波长的1/4。

本实施方式中，第一级的谐振器351与本发明的第一谐振器对应，第三级的谐振器353与本发明的第二谐振器对应。另外，谐振器导体部3510与本发明的第一谐振器导体部对应，谐振器导体部3530与本发明的第二谐振器导体部对应。另外，谐振器导体部3520与本发明的第三谐振器导体部对应。

本实施方式中，分隔部7以其至少一部分通过谐振器导体部3510和谐振器导体部3530之间的方式沿与谐振器导体部3510和谐振器导体部3530各自的长边方向(Y方向)交叉的方向(Z方向)延伸，并与第一部分61和第二部分62相接。

另外，本实施方式中，屏蔽6的连接部63包含分别贯通构成主要部21的两个以上的电介质层的多个第二通孔列363T而代替第一实施方式的多个第二通孔列63T。图19中，由圆柱表示各通孔列363T。多个第二通孔列363T各自包含串联连接的两个以上的通孔。多个第二通孔列363T各自沿Z方向延伸。

多个第二通孔列363T包含多个通孔列363C、多个通孔列363D、多个通孔列363E、多个通孔列363F。多个通孔列363C配置于主体2的侧面2C的附近，以沿X方向并排的方式排列。多个通孔列363D配置于主体2的侧面2D的附近，以沿X方向并排的方式排列。多个通孔列363E配置于主体2的侧面2E的附近，以沿Y方向并排的方式排列。多个通孔列363F配置于主体2的侧面2F的附近，以沿Y方向并排的方式排列。

另外，屏蔽6的连接部63包含三个屏蔽导体部3631、3632、3633而代替第一实施方式的屏蔽导体部631、632、633。屏蔽导体部3631与多个通孔列363C中的一部分通孔列163C连接。屏蔽导体部3632与多个通孔列363D、多个通孔列363E、多个通孔列163F连接。屏蔽导体部3633与多个通孔列363C中的另一部分通孔列363C连接。

本实施方式的带通滤波器300具备设置于主体2内的多个通孔列308T及多个通孔列309T。多个通孔列308T、309T各自贯通构成主要部21的两个以上的电介质层，沿Z方向延伸并与第一部分61和第二部分62相接。多个通孔列308T、309T各自包含串联连接的两个以上的通孔。多个通孔列308T配置于谐振器导体部3510和多个通孔列363E的附近。多个通孔列309T配置于谐振器导体部3530和多个通孔列363F的附近。多个通孔列308T、309T具有辅助屏蔽6的功能的功能。

另外，如图20所示，在本实施方式中，电容器C1设置于第一输入输出端口3和第一级的谐振器351之间。电容器C2设置于第二输入输出端口4和第三级的谐振器353之间。

图20中，标注记号C303的电容器的记号表示谐振器351、352间的电容耦合。另外，标注记号C304的电容器的记号表示谐振器352、353间的电容耦合。

接着，参照图21A～图24，对构成本实施方式的层叠体20的多个电介质层、和形成于该多个电介质层的多个导体层及多个通孔的结构的一例进行说明。该例中，层叠体20具有层叠的18层的电介质层。

以下，将该18层的电介质层从下起依次称作第一层～第十八层的电介质层。本实施方式中，主要部21由第一层～第十七层的电介质层构成。被覆部22由第十八层的电介质层构成。

图21A表示第一层的电介质层的图案形成面，图21B表示第二层～第六层的电介质层的图案形成面。图22A表示第七层的电介质层的图案形成面，图22B表示第八层的电介质层的图案形成面。图23A表示第九层的电介质层的图案形成面，图23B表示第十层～第十七层的电介质层的图案形成面。图24表示第十八层的电介质层的图案形成面。以下，由符号331～348表示第一层～第十八层的电介质层。

如图21A所示，在第一层的电介质层331的图案形成面形成有构成第一输入输出端口3的导体层3311、构成第二输入输出端口4的导体层3312、构成屏蔽6的第一部分61的第一导体层3313。

另外，在电介质层331上形成有与导体层3311连接的通孔331T1、和与导体层3312连接的通孔331T2。在电介质层331上还形成有构成两个第一通孔列7T的一部分的两个通孔7T1。

在电介质层331上还形成有构成多个通孔列308T的一部分的多个通孔308T1、构成多个通孔列309T的一部分的多个通孔309T1、构成多个通孔列363C的一部分多个多个通孔363C1、构成多个通孔列363D的一部分的多个通孔363D1、构成多个通孔列363E的一部分的多个通孔363E1、构成多个通孔列363F的一部分的多个通孔363F1。

通孔7T1、308Tl、309T1、363C1、363D1、363El、363F1与第一导体层3313连接。

如图21B所示，在第二层～第六层的电介质层332～336各自上形成有通孔332T1、332T2。形成于第二层的电介质层332的通孔332T1、332T2分别与图21A所示的通孔331T1、331T2连接。

在第二层～第六层的电介质层332～336各自上还形成有两个通孔7T2。形成于第二层的电介质层332的两个通孔7T2与图21A所示的两个通孔7T1连接。

在第二层～第六层的电介质层332～336各自上还形成有多个通孔308T2、多个通孔309T2、多个通孔363C2、多个通孔363D2、多个通孔363E2、多个通孔363F2。形成于第二层的电介质层332的多个通孔308T2与图21A所示的多个通孔308T1连接。形成于第二层的电介质层332的多个通孔309T2与图21A所示的多个通孔309T1连接。形成于第二层的电介质层332的多个通孔363C2与图21A所示的多个通孔363C1连接。形成于第二层的电介质层332的多个通孔363D2与图21A所示的多个通孔363D1连接。形成于第二层的电介质层332的多个通孔363E2与图21A所示的多个通孔363E1连接。形成于第二层的电介质层332的多个通孔363F2与图21A所示的多个通孔363F1连接。

在电介质层332～336上，将上下相邻的相同符号的通孔彼此相互连接。

如图22A所示，在第七层的电介质层337的图案形成面上形成有用于构成电容器C1的导体层3371、用于构成电容器C2的导体层3372。形成于第六层的电介质层336(参照图21B)的通孔332T1、332T2分别与导体层3371、3372连接。

在电介质层337上形成有两个通孔7T3。两个通孔7T3与形成于第六层的电介质层336的两个通孔7T2连接。

在电介质层337上还形成有多个通孔308T3、多个通孔309T3、多个通孔363C3、多个通孔363D3、多个通孔363E3、多个通孔363F3。多个通孔308T3与形成于第六层的电介质层336的多个通孔308T2连接。多个通孔309T3与形成于第六层的电介质层336的多个通孔309T2连接。多个通孔363C3与形成于第六层的电介质层336的多个通孔363C2连接。多个通孔363D3与形成于第六层的电介质层336的多个通孔363D2连接。多个通孔363E3与形成于第六层的电介质层336的多个通孔363E2连接。多个通孔363F3与形成于第六层的电介质层336的多个通孔363F2连接。

如图22B所示，在第八层的电介质层338上形成有两个通孔7T4。两个通孔7T4与图22A所示的两个通孔7T3连接。

在电介质层338上还形成有多个通孔308T4、多个通孔309T4、多个通孔363C4、多个通孔363D4、多个通孔363E4、多个通孔363F4。多个通孔308T4与图22A所示的多个通孔308T3连接。多个通孔309T4与图22A所示的多个通孔309T3连接。多个通孔363C4与图22A所示的多个通孔363C3连接。多个通孔363D4与图22A所示的多个通孔363D3连接。多个通孔363E4与图22A所示的多个通孔363E3连接。多个通孔363F4与图22A所示的多个通孔363F3连接。

如图23A所示，在第九层的电介质层339的图案形成面上形成有三个导体层3391、3392、3393。导体层3391包含谐振器导体部3510和屏蔽导体部3631。导体层3392包含谐振器导体部3520和屏蔽导体部3632。导体层3393包含谐振器导体部3530和屏蔽导体部3633。图23A中，谐振器导体部3510与屏蔽导体部3631的边界、谐振器导体部3520与屏蔽导体部3632的边界、及谐振器导体部3530与屏蔽导体部3633的边界分别由虚线表示。

谐振器导体部3510具有位于长边方向即Y方向的两端的第一端3510a和第二端3510b。第一端3510a通过与屏蔽导体部3631连接而被接地。第二端3510b开放。

谐振器导体部3520具有位于长边方向即Y方向的两端的第一端3520a和第二端3520b。第一端3520a通过与屏蔽导体部3632连接而被接地。第二端3520b开放。

谐振器导体部3530具有位于长边方向即Y方向的两端的第一端3530a和第二端3530b。第一端3530a通过与屏蔽导体部3633连接而被接地。第二端3530b开放。

从谐振器导体部3510的第一端3510a朝向第二端3510b的方向、和从谐振器导体部3530的第一端3530a朝向第二端3530b的方向是与从谐振器导体部3520的第一端3520a朝向第二端3520b的方向相反的方向。谐振器导体部3510、3520、3530的第二端3510b、3520b、3530b配置于相互接近的位置。

在图23A所示的第九层的电介质层339上形成有两个通孔7T5。两个通孔7T5与图22B所示的两个通孔7T4连接。

在电介质层339上还形成有多个通孔308T5、多个通孔309T5、多个通孔363C5、多个通孔363D5、多个通孔363E5、多个通孔363F5。

多个通孔308T5与图22B所示的多个通孔308T4连接。多个通孔309T5与图22B所示的多个通孔309T4连接。

多个通孔363C5中的一部分通孔363C5与屏蔽导体部3631连接。多个通孔363C5中的另一部分通孔363C5与屏蔽导体部3633连接。另外，多个通孔363C5与图22B所示的多个通孔363C4连接。

多个通孔363D5、多个通孔363E5及多个通孔363F5与屏蔽导体部3632连接。另外，多个通孔363D5与图22B所示的多个通孔363D4连接。多个通孔363E5与图22B所示的多个通孔363E4连接。多个通孔363F5与图22B所示的多个通孔363F4连接。

如图23B所示，在第十层～第十七层的电介质层340～347各自上形成有两个通孔7T6。形成于第十层的电介质层340的两个通孔7T6与图23A所示的两个通孔7T5连接。

在第十层～第十七层的电介质层340～347各自上还形成有多个通孔308T6、多个通孔309T6、多个通孔363C6、多个通孔363D6、多个通孔363E6、多个通孔363F6。形成于第十层的电介质层340的多个通孔308T6与图23A所示的多个通孔308T5连接。形成于第十层的电介质层340的多个通孔309T6与图23A所示的多个通孔309T5连接。形成于第十层的电介质层340的多个通孔363C6与图23A所示的多个通孔363C5连接。形成于第十层的电介质层340的多个通孔363D6与图23A所示的多个通孔363D5连接。形成于第十层的电介质层340的多个通孔363E6与图23A所示的多个通孔363E5连接。形成于第十层的电介质层340的多个通孔363F6与图23A所示的多个通孔363F5连接。

在电介质层340～347上，将上下相邻的相同符号的通孔彼此相互连接。

如图24所示，在第十八层的电介质层348的图案形成面上形成有构成屏蔽6的第二部分62的第二导体层3481。形成于第十七层的电介质层347(参照图23B)的通孔7T6、308T6、309T6、363C6、363D6、363E6、363F6与第二导体层3481连接。

本实施方式的带通滤波器300通过以第一层的电介质层331的图案形成面成为主体2的第一端面2A的方式层叠第一层～十八层的电介质层331～348而构成。第十八层的电介质层348的与图案形成面相反的一侧的面成为主体2的第二端面2B。第一层～第十八层的电介质层331～348构成层叠体20。

谐振器导体部3510、3520、3530在第一方向即Z方向上配置于层叠体20内的相同位置。

构成第一输入输出端口3的导体层3311经由通孔331Tl、332T1与图22A所示的导体层3371连接。导体层3371经由电介质层337、338与图23A所示的谐振器导体部3510对置。图20所示的电容器C1由导体层3371和谐振器导体部3510、以及它们之间的电介质层337、338构成。

构成第二输入输出端口4的导体层3312经由通孔331T2、332T2与图22A所示的导体层3372连接。导体层3372经由电介质层337、338与图23A所示的谐振器导体部3530对置。图20所示的电容器C2由导体层3372和谐振器导体部3530、以及它们之间的电介质层337、338构成。

分隔部7的多个通孔列7T通过将多个通孔7T1、7T2、7T3、7T4、7T5、7T6沿Z方向串联连接而构成。

多个通孔列308T通过将多个通孔308T1、308T2、308T3、308T4、308T5、308T6沿Z方向串联连接而构成。多个通孔列309T通过将多个通孔309T1、309T2、309T3、309T4、309T5、309T6沿Z方向串联连接而构成。

多个通孔列363C通过将多个通孔363C1、363C2、363C3、363C4、363C5、363C6沿Z方向串联连接而构成。多个通孔列363D通过将多个通孔363D1、363D2、363D3、363D4、363D5、363D6沿Z方向串联连接而构成。多个通孔列363E通过将多个通孔363E1、363E2、363E3、363E4、363E5、363E6沿Z方向串联连接而构成。多个通孔列363F通过将多个通孔363F1、363F2、363F3、363F4、363F5、363F6沿Z方向串联连接而构成。

本实施方式的带通滤波器300在电路结构上具备在第一输入输出端口3和第二输入输出端口4之间从第一输入输出端口3侧起依次配置的谐振器351、352、353。在电路结构上相邻的两个谐振器电磁耦合。

谐振器351、352、353分别包含谐振器导体部3510、3520、3530。谐振器导体部3510、3520、3530分别具有与带通滤波器300的通频带的中心频率对应的波长的1/4的长度。谐振器351、352、353各自作为1/4波长谐振器动作。

本实施方式中，分隔部7以其至少一部分通过谐振器导体部3510和谐振器导体部3530之间的方式沿与谐振器导体部3510和谐振器导体部3530各自的长边方向(Y方向)交叉的方向延伸，并与第一部分61和第二部分62相接。谐振器导体部3510、3530分别是在电路结构上不相邻的谐振器351、353的要素。

图25表示本实施方式的带通滤波器300的插入损耗的频率特性的一例。图25所示的特性通过模拟而求得。图25中，横轴表示频率，纵轴表示插入损耗。

本实施方式的其它结构、作用及效果与第一实施方式相同。

[第五实施方式]

接着，说明本发明的第五实施方式。首先，参照图26及图27说明本实施方式的带通滤波器的结构。图26是表示本实施方式的带通滤波器的构造的立体图。图27是表示本实施方式的带通滤波器的电路结构的电路图。

本实施方式的带通滤波器400具备主体2、第一输入输出端口3及第二输入输出端口4、多个谐振器、屏蔽6、分隔部7、通孔列8T、9T、电容器C1、C2。主体2包含层叠体20。

本实施方式中，多个谐振器在电路结构上包含从第一输入输出端口3侧起依次配置的第一级的谐振器451及第二级的谐振器452而代替第一实施方式的谐振器51、52、53、54。谐振器451、452以电磁耦合的方式构成。屏蔽6的第一部分61、第二部分62及连接部63以包围两个谐振器451、452的方式配置。

本实施方式中，第一部分61由配置于层叠体20的主要部21的第一端面21a的第一导体层4313构成。第二部分62由配置于层叠体20的主要部21的第二端面21b的第二导体层4481构成。

谐振器451包含由导体构成的谐振器导体部4510。谐振器452包含由导体构成的谐振器导体部4520。

谐振器导体部4510、4520各自具有在与第一方向即Z方向交叉的方向上长的形状，并且，具有位于其长边方向的两端的第一端和第二端。本实施方式中，特别是，谐振器导体部4510、4520各自具有在与Z方向正交的Y方向上长的形状。

谐振器导体部4510、4520各自的第一端被接地。谐振器导体部4510、4520各自的第二端开放。

谐振器导体部4510、4520各自具有与带通滤波器400的通频带的中心频率对应的波长的1/4以下的长度。本实施方式中，特别是，谐振器导体部4510、4520各自的长度为与带通滤波器400的通频带的中心频率对应的波长的1/4。

本实施方式中，第一级的谐振器451与本发明的第一谐振器对应，第二级的谐振器452与本发明的第二谐振器对应。另外，谐振器导体部4510与本发明的第一谐振器导体部对应，谐振器导体部4520与本发明的第二谐振器导体部对应。

本实施方式中，分隔部7以其至少一部分通过谐振器导体部4510和谐振器导体部4520之间的方式沿与谐振器导体部4510和谐振器导体部4520各自的长边方向(Y方向)交叉的方向(Z方向)延伸，且与第一部分61和第二部分62相接。另外，分隔部7包含分别贯通构成主要部21的两个以上的电介质层的多个第一通孔列407T而代替第一实施方式的多个第一通孔列7T。图26中，由圆柱表示各通孔列407T。

多个第一通孔列407T各自包含串联连接的两个以上的通孔。多个第一通孔列407T各自沿Z方向延伸。另外，多个第一通孔列407T以沿Y方向并排的方式排列。本实施方式中，第一通孔列407T的数量为4。

另外，本实施方式中，屏蔽6的连接部63包含分别贯通构成主要部21的两个以上的电介质层的多个第二通孔列463T而代替第一实施方式的多个第二通孔列63T。图26中，由圆柱表示各通孔列463T。多个第二通孔列463T各自含有串联连接的两个以上的通孔。多个第二通孔列463T各自沿Z方向延伸。

多个第二通孔列463T包含多个通孔列463C、多个通孔列463D、多个通孔列463E、多个通孔列463F。多个通孔列463C配置于主体2的侧面2C的附近，以沿X方向并排的方式排列。多个通孔列463D配置于主体2的侧面2D的附近，以沿X方向并排的方式排列。多个通孔列463E配置于主体2的侧面2E的附近，以沿Y方向并排的方式排列。多个通孔列463F配置于主体2的侧面2F的附近，以沿Y方向并排的方式排列。

另外，屏蔽6的连接部63包含三个屏蔽导体部4631、4632、4633而代替第一实施方式的屏蔽导体部631、632、633。屏蔽导体部4631与多个通孔列463C连接。屏蔽导体部4632与多个通孔列463E连接。屏蔽导体部4633与多个通孔列463F连接。

另外，如图26所示，本实施方式中，通孔列8T配置于谐振器导体部4510和屏蔽导体部4632的附近。通孔列9T配置于谐振器导体部4520和屏蔽导体部4633的附近。

本实施方式的带通滤波器400还具备设置于主体2内的通孔列410T。通孔列410T贯通构成主要部21的两个以上的电介质层，沿Z方向延伸，并与第一部分61和第二部分62相接。通孔列410T包含串联连接的两个以上的通孔。通孔列410T配置于主体2的侧面2D的附近。通孔列410T具有辅助屏蔽6的功能的功能。

另外，如图27所示，本实施方式中，电容器C1设置于第一输入输出端口3和第一级的谐振器451之间。电容器C2设置于第二输入输出端口4和第二级的谐振器452之间。图27中，标注记号M的曲线表示谐振器451、452间的磁耦合。

接着，参照图28A～图31，对构成本实施方式的层叠体20的多个电介质层、和形成于该多个电介质层的多个导体层及多个通孔的结构的一例进行说明。该例中，层叠体20具有层叠的18层的电介质层。

以下，将该18层的电介质层从下起依次称作第一层～第十八层的电介质层。本实施方式中，主要部21由第一层～第十七层的电介质层构成。被覆部22由第十八层的电介质层构成。

图28A表示第一层的电介质层的图案形成面，图28B表示第二层～第六层的电介质层的图案形成面。图29A表示第七层的电介质层的图案形成面，图29B表示第八层的电介质层的图案形成面。图30A表示第九层的电介质层的图案形成面，图30B表示第十层～第十七层的电介质层的图案形成面。图31表示第十八层的电介质层的图案形成面。以下，由符号431～448表示第一层～第十八层的电介质层。

如图28A所示，在第一层的电介质层431的图案形成面上形成有构成第一输入输出端口3的导体层4311、构成第二输入输出端口4的导体层4312、构成屏蔽6的第一部分61的第一导体层4313。

另外，在电介质层431上形成有与导体层4311连接的通孔431T1、与导体层4312连接的通孔431T2、构成通孔列8T的一部分的通孔8T1、构成通孔列9T的一部分的通孔9T1、构成通孔列410T的一部分的通孔410T1。在电介质层431上还形成有构成四个第一通孔列407T的一部分的四个通孔407T1。

在电介质层431上还形成有构成多个通孔列463C的一部分的多个通孔463C1、构成多个通孔列463D的一部分的多个通孔463D1、构成多个通孔列463E的一部分的多个通孔463E1、构成多个通孔列463F的一部分的多个通孔463F1。

通孔8T1、9T1、407T1、410T1、463C1、463D1、463E1、463Fl与第一导体层4313连接。

如图28B所示，在第二层～第六层的电介质层432～436各自上形成有通孔432T1、432T2、8T2、9T2、410T2。形成于第二层的电介质层432的通孔432T1、432T2、8T2、9T2、410T2分别与图28A所示的通孔431T1、431T2、8T1、9T1、410Tl连接。

在第二层～第六层的电介质层432～436各自上还形成有四个通孔407T2。形成于第二层的电介质层432的四个通孔407T2与图28A所示的四个通孔407T1连接。

在第二层～第六层的电介质层432～436各自上还形成有多个通孔463C2、多个通孔463D2、多个通孔463E2、多个通孔463F2。形成于第二层的电介质层432的多个通孔463C2与图28A所示的多个通孔463C1连接。形成于第二层的电介质层432的多个通孔463D2与图28A所示的多个通孔463D1连接。形成于第二层的电介质层432的多个通孔463E2与图28A所示的多个通孔463E1连接。形成于第二层的电介质层432的多个通孔463F2与图28A所示的多个通孔463F1连接。

在电介质层432～436上，将上下相邻的相同符号的通孔彼此相互连接。

如图29A所示，在第七层的电介质层437的图案形成面上形成有用于构成电容器C1的导体层4371、和用于构成电容器C2的导体层4372。形成于第六层的电介质层436(参照图28B)的通孔432T1、432T2分别与导体层4371、4372连接。

在电介质层437上形成通孔8T3、9T3、410T3。通孔8T3、9T3、410T3分别与形成于第六层的电介质层436的通孔8T2、9T2、410T2连接。

在电介质层437上还形成有四个407T3。四个通孔407T3与形成于第六层的电介质层436的四个通孔407T2连接。

在电介质层437上还形成有多个通孔463C3、多个通孔463D3、多个通孔463E3、多个通孔463F3。多个通孔463C3与形成于第六层的电介质层436的多个通孔463C2连接。多个通孔463D3与形成于第六层的电介质层436的多个通孔463D2连接。多个通孔463E3与形成于第六层的电介质层436的多个通孔463E2连接。多个通孔463F3与形成于第六层的电介质层436的多个通孔463F2连接。

如图29B所示，在第八层的电介质层438上形成有通孔8T4、9T4、410T4。通孔8T4、9T4、410T4分别与图29A所示的通孔8T3、9T3、410T3连接。

在电介质层438上还形成有四个通孔407T4。四个通孔407T4与图29A所示的四个通孔407T3连接。

在电介质层438上还形成有多个通孔463C4、多个通孔463D4、多个通孔463E4、多个通孔463F4。多个通孔463C4与图29A所示的多个通孔463C3连接。多个通孔463D4与图29A所示的多个通孔463D3连接。多个通孔463E4与图29A所示的多个通孔463E3连接。多个通孔463F4与图29A所示的多个通孔463F3连接。

如图30A所示，在第九层的电介质层439的图案形成面上形成有三个导体层4391、4392、4393。导体层4391包含谐振器导体部4510、谐振器导体部4520、屏蔽导体部4631。导体层4392包含屏蔽导体部4632。导体层4393包含屏蔽导体部4633。图30A中，谐振器导体部4510与屏蔽导体部4631的边界、及谐振器导体部4520与屏蔽导体部4631的边界分别由虚线表示。

谐振器导体部4510具有位于长边方向即Y方向的两端的第一端4510a和第二端4510b。第一端4510a通过与屏蔽导体部4631连接而被接地。第二端4510b开放。

谐振器导体部4520具有位于长边方向即Y方向的两端的第一端4520a和第二端4520b。第一端4520a通过与屏蔽导体部4631连接而被接地。第二端4520b开放。

如图30A所示，在本实施方式中，谐振器导体部4510、4520由一个导体层4391上的互不相同的部分构成。导体层4391的屏蔽导体部4631包含将谐振器导体部4510的第一端4510a和谐振器导体部4520的第一端4520a连接的连接部4631C。图30A中，连接部4631C和屏蔽导体部4631的剩余部分之间的两个边界由点线表示。连接部4631C具有增大谐振器451、452间的磁耦合的作用。谐振器451、452间的磁耦合的大小通过未考虑连接部4631C的情况下的谐振器451、452间的磁耦合的大小、和连接部4631C进行调整。

在图30A所示的第九层的电介质层439上形成有通孔8T5、9T5、410T5。通孔8T5、9T5、410T5分别与图29B所示的通孔8T4、9T4、410T4连接。

在电介质层439上还形成有四个通孔407T5。四个通孔407T5与图29B所示的四个通孔407T4连接。

在电介质层439上还形成有多个通孔463C5、多个通孔463D5、多个通孔463E5、多个通孔463F5。

多个通孔463C5与屏蔽导体部4631连接。另外，多个通孔463C5与图29B所示的多个通孔463C4连接。

多个通孔463D5与图29B所示的多个通孔463D4连接。

多个通孔463E5与屏蔽导体部4632连接。另外，多个通孔463E5与图29B所示的多个通孔463E4连接。

多个通孔463F5与屏蔽导体部4633连接。另外，多个通孔463F5与图29B所示的多个通孔463F4连接。

如图30B所示，在第十层～第十七层的电介质层440～447各自上形成有通孔8T6、9T6、410T6。形成于第十层的电介质层440的通孔8T6、9T6、410T6分别与图30A所示的通孔8T5、9T5、410T5连接。

在第十层～第十七层的电介质层440～447各自上还形成有四个通孔407T6。形成于第十层的电介质层440的四个通孔407T6与图30A所示的四个通孔407T5连接。

在第十层～第十七层的电介质层440～447各自上还形成有多个通孔463C6、多个通孔463D6、多个通孔463E6、多个通孔463F6。形成于第十层的电介质层440的多个通孔463C6与图30A所示的多个通孔463C5连接。形成于第十层的电介质层440的多个通孔463D6与图30A所示的多个通孔463D5连接。形成于第十层的电介质层440的多个通孔463E6与图30A所示的多个通孔463E5连接。形成于第十层的电介质层440的多个通孔463F6与图30A所示的多个通孔463F5连接。

在电介质层440～447上，将上下相邻的相同符号的通孔彼此相互连接。

如图31所示，在第十八层的电介质层448的图案形成面上形成有构成屏蔽6的第二部分62的第二导体层4481。形成于第十七层的电介质层447(参照图30A)的通孔8T6、9T6、407T6、410T6、463C6、463D6、463E6、463F6与第二导体层4481连接。

本实施方式的带通滤波器400以第一层的电介质层431的图案形成面成为主体2的第一端面2A的方式层叠第一层～第十八层的电介质层431～448而构成。第十八层的电介质层448的与图案形成面相反的一侧的面成为主体2的第二端面2B。第一层～第十八层的电介质层431～448构成层叠体20。

谐振器导体部4510、4520在第一方向即Z方向上配置于与层叠体20内的相同位置。

构成第一输入输出端口3的导体层4311经由通孔431T1、432T1与图29A所示的导体层4371连接。导体层4371经由电介质层437、438与图30A所示的谐振器导体部4510对置。图27所示的电容器C1由导体层4371和谐振器导体部4510、以及它们之间的电介质层437、438构成。

构成第二输入输出端口4的导体层4312经由通孔431T2、432T2与图29A所示的导体层4372连接。导体层4372经由电介质层437、438与图30A所示的谐振器导体部4520对置。图27所示的电容器C2通过导体层4372和谐振器导体部4520、以及它们之间的电介质层437、438构成。

分隔部7的多个通孔列407T通过将多个通孔407T1、407T2、407T3、407T4、407T5、407T6沿Z方向串联连接而构成。

通孔列8T通过将多个通孔8T1、8T2、8T3、8T4、8T5、8T6沿Z方向串联连接而构成。通孔列9T通过将多个通孔9T1、9T2、9T3、9T4、9T5、9T6沿Z方向串联连接而构成。通孔列410T通过将多个通孔410T1、410T2、410T3、410T4、410T5、410T6沿Z方向串联连接而构成。

多个通孔列463C通过将多个通孔463C1、463C2、463C3、463C4、463C5、463C6沿Z方向串联连接而构成。多个通孔列463D通过将多个通孔463D1、463D2、463D3、463D4、463D5、463D6沿Z方向串联连接而构成。多个通孔列463E通过将多个通孔463El、463E2、463E3、463E4、463E5、463E6沿Z方向串联连接而构成。多个通孔列463F通过将多个通孔463F1、463F2、463F3、463F4、463F5、463F6沿Z方向串联连接而构成。

本实施方式的带通滤波器400在电路结构上具备在第一输入输出端口3和第二输入输出端口4之间从第一输入输出端口3侧起依次配置的谐振器451、452。谐振器451、452分别包含谐振器导体部4510、4520。谐振器导体部4510、4520各自具有与带通滤波器400的通频带的中心频率对应的波长的1/4的长度。谐振器451、452各自作为1/4波长谐振器进行动作。

图32表示本实施方式的带通滤波器400的插入损耗的频率特性的一例。图32所示的特性通过模拟而求得。图32中，横轴表示频率，纵轴表示插入损耗。

本实施方式的其它结构、作用及效果与第一实施方式相同。

此外，本发明不限于上述各实施方式，可以进行各种变更。例如，屏蔽6的连接部的至少一部分也可以由形成于主体2的一个以上的侧面的导体层代替多个通孔列而构成。另外，分隔部7也可以由板状的导体部代替多个通孔列而构成。

基于以上的说明，明了可实施本发明的各种方式及变形例。因此，在以下的权利要求书的均等的范围内，即使是上述最佳方式以外的方式，也能够实施本发明。

Claims (12)

1.一种带通滤波器，其特征在于，

具备：

主体，其由电介质构成；

第一输入输出端口及第二输入输出端口，其与所述主体一体化；

多个谐振器，其设置于所述主体内，并且，在电路结构上设置于所述第一输入输出端口和所述第二输入输出端口之间；

屏蔽，其由导体构成，与所述主体一体化；以及

分隔部，其由导体构成，设置于所述主体内并与所述屏蔽电连接，

所述屏蔽包含在第一方向上隔开间隔配置的第一部分及第二部分、和将所述第一部分与所述第二部分连接的连接部，

所述第一部分、所述第二部分及所述连接部以包围所述多个谐振器的方式配置，

所述多个谐振器包含第一谐振器和第二谐振器，

所述第一谐振器具有由导体构成的第一谐振器导体部，

所述第二谐振器具有由导体构成的第二谐振器导体部，

所述第一谐振器导体部和所述第二谐振器导体部的各个，由一个导体层的一部分构成，

所述第一谐振器导体部和所述第二谐振器导体部各自具有在与所述第一方向正交的方向上长的形状，并且，具有位于其长边方向的两端的第一端和第二端，

所述第一端被接地，

所述第二端开放，

所述第一谐振器导体部的长边方向和所述第二谐振器导体部的长边方向为相同方向，

所述分隔部以其至少一部分通过所述第一谐振器导体部和所述第二谐振器导体部之间的方式沿所述第一方向延伸，且与所述第一部分和所述第二部分相接并将所述第一部分和所述第二部分以最短路径连接，

所述主体包含由层叠的多个电介质层构成的层叠体，

所述层叠体包含由所述多个电介质层中的、层叠的两个以上的电介质层构成的主要部，

所述分隔部包含分别贯通所述两个以上的电介质层的多个第一通孔列，

所述多个第一通孔列各自包含串联连接的两个以上的通孔，

所述屏蔽的所述连接部包含分别贯通所述两个以上的电介质层的多个第二通孔列，

所述多个第二通孔列各自包含串联连接的两个以上的通孔。

2.根据权利要求1所述的带通滤波器，其特征在于，

所述第一谐振器导体部和所述第二谐振器导体部各自具有与带通滤波器的通频带的中心频率对应的波长的1/4以下的长度。

3.根据权利要求1所述的带通滤波器，其特征在于，

所述第一谐振器还具有设置于所述第一谐振器导体部的第二端和地线之间的第一电容器，

所述第二谐振器还具有设置于所述第二谐振器导体部的第二端和地线之间的第二电容器。

4.根据权利要求1所述的带通滤波器，其特征在于，

所述第一谐振器和所述第二谐振器以电磁耦合的方式构成。

5.根据权利要求1所述的带通滤波器，其特征在于，

所述多个谐振器为以在电路结构上相邻的两个谐振器电磁耦合的方式构成的三个以上的谐振器。

6.根据权利要求5所述的带通滤波器，其特征在于，

所述第一谐振器和所述第二谐振器在电路结构上相邻。

7.根据权利要求5所述的带通滤波器，其特征在于，

所述第一谐振器和所述第二谐振器在电路结构上不相邻。

8.根据权利要求5所述的带通滤波器，其特征在于，

所述多个谐振器中、所述第一及第二谐振器以外的所有的谐振器具有由导体构成的第三谐振器导体部，

所述第三谐振器导体部具有在与所述第一方向正交的方向上长的形状，并且具有位于其长边方向的两端的第一端和第二端，

所述第三谐振器导体部的第一端被接地，

所述第三谐振器导体部的第二端开放，

所述第三谐振器导体部的长边方向为与所述第一谐振器导体部的长边方向和所述第二谐振器导体部的长边方向相同的方向，或者，所述第三谐振器导体部的长边方向为与所述第一谐振器导体部的长边方向和所述第二谐振器导体部的长边方向正交的方向。

9.根据权利要求8所述的带通滤波器，其特征在于，

所述第三谐振器导体部具有与带通滤波器的通频带的中心频率对应的波长的1/4以下的长度。

10.根据权利要求1所述的带通滤波器，其特征在于，

所述主要部具有位于两个以上的电介质层的层叠方向上的两端的第一端面和第二端面，

所述第一部分由配置于所述第一端面的第一导体层构成，

所述第二部分由配置于所述第二端面的第二导体层构成。

11.根据权利要求1所述的带通滤波器，其特征在于，

所述第一谐振器导体部和所述第二谐振器导体部在所述第一方向上配置于所述层叠体内的相同位置。

12.根据权利要求11所述的带通滤波器，其特征在于，

所述第一谐振器导体部和所述第二谐振器导体部由一个导体层中的互不相同的部分构成。

Images