JP2019087657A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019087657A
JP2019087657A JP2017215465A JP2017215465A JP2019087657A JP 2019087657 A JP2019087657 A JP 2019087657A JP 2017215465 A JP2017215465 A JP 2017215465A JP 2017215465 A JP2017215465 A JP 2017215465A JP 2019087657 A JP2019087657 A JP 2019087657A
Authority
JP
Japan
Prior art keywords
semiconductor device
distance
recess
conductive member
connection member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017215465A
Other languages
English (en)
Other versions
JP7043225B2 (ja
JP2019087657A5 (ja
Inventor
英敏 倉谷
Hidetoshi Kuratani
英敏 倉谷
服部　聡
Satoshi Hattori
聡 服部
京 田靡
Kyo Tanabiki
京 田靡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2017215465A priority Critical patent/JP7043225B2/ja
Priority to CN202310692264.7A priority patent/CN116705746A/zh
Priority to CN201810165539.0A priority patent/CN109755205B/zh
Priority to US15/914,628 priority patent/US11037863B2/en
Priority to EP18160683.1A priority patent/EP3483931A1/en
Publication of JP2019087657A publication Critical patent/JP2019087657A/ja
Publication of JP2019087657A5 publication Critical patent/JP2019087657A5/ja
Priority to US17/316,157 priority patent/US11735505B2/en
Priority to JP2022037813A priority patent/JP7340056B2/ja
Application granted granted Critical
Publication of JP7043225B2 publication Critical patent/JP7043225B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/744—Apparatus for manufacturing strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8412—Aligning
    • H01L2224/84136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/84138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

【課題】特性の変動を抑制できる半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、半導体チップ、第１導電部材、第２導電部材、第１接続部材、及び樹脂部を含む。第１導電部材は、第１部分及び第２部分を含む。第２部分は半導体チップと電気的に接続される。半導体チップから第２部分に向かう方向は第１方向に沿う。第２部分から第１部分に向かう方向は、第１方向と交差する第２方向に沿う。第２導電部材は、第３部分を含む。第１接続部材は、第１部分と第３部分との間に設けられ、導電性である。樹脂部は、第１部分、第３部分及び第１接続部材の周りに設けられた第１部分領域を含む。第１部分は、第１接続部材に対向する第１面を有する。第１面は、凹部及び凸部を含む。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
半導体チップを樹脂で封止した半導体装置がある。半導体装置において、特性の変動の抑制が望まれる。
特開２００２−３１４０１８号公報
本発明の実施形態は、特性の変動を抑制できる半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、半導体チップ、第１導電部材、第２導電部材、第１接続部材、及び樹脂部を含む。前記第１導電部材は、第１部分及び第２部分を含む。前記第２部分は前記半導体チップと電気的に接続される。前記半導体チップから前記第２部分に向かう方向は第１方向に沿う。前記第２部分から前記第１部分に向かう方向は、前記第１方向と交差する第２方向に沿う。前記第２導電部材は、第３部分を含む。前記第１接続部材は、前記第１部分と前記第３部分との間に設けられ、導電性である。前記樹脂部は、前記第１部分、前記第３部分及び前記第１接続部材の周りに設けられた第１部分領域を含む。前記第１部分は、前記第１接続部材に対向する第１面を有する。前記第１面は、凹部及び凸部を含む。前記凹部は、第１底部、第１距離、及び、第２距離の少なくともいずれかを有する。前記第１底部の少なくとも一部は前記第１方向に対して垂直である。前記第１距離は、前記凹部と前記第２部分との間の距離であり、前記第１距離は、前記凸部と前記第２部分との間の距離よりも長い。前記第２距離は、前記凹部と前記第３部分との間の前記第１方向に沿った距離であり、前記第２距離は、前記第２部分から前記第１部分への向きにおいて増大する。
図１（ａ）〜図１（ｃ）は、第１実施形態に係る半導体装置を例示する模式図である。 第１実施形態に係る半導体装置を例示する模式図である。 半導体装置に関する実験結果を例示するグラフ図である。 図４（ａ）及び図４（ｂ）は、半導体装置を例示する断面顕微鏡写真像である。 第１実施形態に係る半導体装置を例示する模式的断面図である。 図６（ａ）〜図６（ｄ）は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。 図７は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。 図８（ａ）〜図８（ｄ）は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。 図９（ａ）〜図９（ｃ）は、第２実施形態に係る半導体装置の一部の製造方法を例示する模式的断面図である。 図１０（ａ）〜図１０（ｅ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 第３実施形態に係る半導体装置を例示する模式的断面図である。 第３実施形態に係る別の半導体装置を例示する模式的断面図である。 第３実施形態に係る別の半導体装置を例示す断面顕微鏡写真像である。 半導体装置の評価結果を示す表である。 半導体装置の評価結果を示す表である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）〜図１（ｃ）は、第１実施形態に係る半導体装置を例示する模式図である。 図２は、第１実施形態に係る半導体装置を例示する模式図である。
図１（ｃ）は、斜視図である。図１（ｂ）は、図１（ｃ）のＡ１−Ａ２線断面図である。図１（ａ）及び図２は、図１（ｂ）に示す一部ＰＡを拡大した断面図である。図１（ｃ）のＢ１−Ｂ２線断面における構成の例については、後述する。
図１（ｂ）及び図１（ｃ）に示すように、実施形態に係る半導体装置１１０は、半導体チップ１０、第１導電部材２１、第２導電部材２２、第３導電部材２３、第１接続部材４１、第２接続部材４２、第３接続部材４３、及び、樹脂部３０を含む。図１（ｃ）に示すように、第４導電部材２４及び第５導電部材２５がさらに設けられても良い。
１つの例において、半導体チップ１０は、トランジスタである。図１（ａ）に示すように、半導体チップ１０は、第１電極１１（例えば、ソース電極）、第２電極１２（例えば、ドレイン電極）、及び、半導体層１０ｓを含む。この例では、半導体層１０ｓは、第１電極１１と第２電極１２との間に設けられる。
図１（ｃ）に示すように、半導体チップ１０は、第３電極１３（例えば、ゲート電極）をさらに含んでも良い。第４導電部材２４は、例えば、第３電極１３と電気的に接続される。第５導電部材２５は、第４導電部材２４と電気的に接続される。第４導電部材２４及び第５導電部材２５の例については、後述する。
図１（ｂ）に示すように、第１導電部材２１は、第１部分ｐ１及び第２部分ｐ２を含む。この例では、第１導電部材２１は、第１中間部分ｍｐ１をさらに含む。
第２部分ｐ２は、半導体チップ１０と電気的に接続される。この例では、第２部分ｐ２は、第１電極１１（例えば、ソース電極）と電気的に接続される（図１（ａ）参照）。
半導体チップ１０から第２部分ｐ２に向かう方向は、第１方向（Ｚ軸方向）に沿う。例えば、第２部分ｐ２は、半導体チップ１０の上方に位置する。
Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
第２部分ｐ２から第１部分ｐ１に向かう方向は、第２方向に沿う。第２方向は、第１方向（Ｚ軸方向）と交差する。この例では、第２方向は、Ｘ軸方向である。例えば、第１導電部材２１の少なくとも一部は、Ｘ軸方向に沿って延びる。
第１中間部分ｍｐ１は、第２方向（Ｘ軸方向）において、第２部分ｐ２と第１部分ｐ１との間に位置する。第２方向における第１中間部分ｍｐ１の位置は、第２方向における第２部分ｐ２の位置と、第２方向における第１部分ｐ１の位置と、の間にある。この例では、第１中間部分ｍｐ１は、第２部分ｐ２及び第１部分ｐ１よりも上方に位置している。
第２導電部材２２は、第３部分ｐ３及び第４部分ｐ４を含む。第３部分ｐ３から第４部分ｐ４に向かう方向は、第３方向に沿う。第３方向は、第１方向（Ｚ軸方向）と交差する。この例では、第３方向は、Ｘ軸方向であり、第２方向に沿う。
図１（ａ）に示すように、第１接続部材４１は、第１部分ｐ１と第３部分ｐ３との間に設けられる。第１接続部材４１は、導電性である。第１接続部材４１は、例えば、はんだを含む。
半導体チップ１０の第１電極１１（例えば、ソース電極）は、第１導電部材２１及び第１接続部材４１を介して、第２導電部材２２に電気的に接続される。第２導電部材２２の第４部分ｐ４は、外部と接続される外部端子となる。
このように、第１導電部材２１は、半導体チップ１０と、第２導電部材２２（外部端子）と、を電気的に接続する。第１導電部材２１は、例えば、コネクタである。一方、第２導電部材２２の第３部分ｐ３は、ポストとして機能する。
樹脂部３０は、例えば、これらの部材を覆う。樹脂部３０は、例えば、封止樹脂である。例えば、図１（ａ）に示すように、樹脂部３０は、第１部分領域ｒ１を含む。第１部分領域ｒ１は、第１部分ｐ１、第３部分ｐ３及び第１接続部材４１の周りに設けられる。
図１（ｂ）及び図１（ｃ）に示すように、樹脂部３０は、第２導電部材２２の第４部分ｐ４を覆わない。第４部分ｐ４は、樹脂部３０から露出する。これにより、第４部分ｐ４は、外部と電気的に接続されることが可能である。
一方、図１（ｂ）に示すように、第１導電部材２１は、樹脂部３０に覆われる。第１導電部材２１の上方にも、樹脂部３０が設けられる。例えば、Ｚ軸方向において、樹脂部３０の一部と、半導体チップ１０との間に、第２部分ｐ２が位置する。
図１（ａ）及び図１（ｂ）に示すように、第２接続部材４２は、半導体チップ１０と第２部分ｐ２との間に位置する。第２接続部材４２は、導電性である。第２接続部材４２は、例えば、はんだを含む。第２接続部材４２は、半導体チップ１０と第２部分ｐ２とを電気的に接続する。例えば、第２接続部材４２は、第１電極１１と第２部分ｐ２とを電気的に接続する。
樹脂部３０は、第２部分領域ｒ２をさらに含む。第２部分領域ｒ２は、第２部分ｐ２及び第２接続部材４２の周りに設けられる。
図１（ａ）に示すように、第２導電部材２２は、第３部分ｐ３と第４部分ｐ４に加えて、第２中間部分ｍｐ２をさらに含む。第３方向（この例では、第２方向に沿い、例えば、Ｘ軸方向）において、第２中間部分ｍｐ２は、第３部分ｐ３と第４部分ｐ４との間に位置する。この例では、第３部分ｐ３は、第４部分ｐ４よりも上方に位置する。例えば、第１方向（Ｚ軸方向）における第２中間部分ｍｐ２の位置は、第１方向における第１接続部材４１の位置と、第１方向における第４部分ｐ４の位置と、の間にある。例えば、Ｚ軸方向において、樹脂部３０の一部と、第１接続部材４１との間に、第３部分ｐ３が位置する。
図１（ｂ）に示すように、第３導電部材２３は、第５部分ｐ５及び第６部分ｐ６を含む。第１方向（Ｚ軸方向）において、第５部分ｐ５は、半導体チップ１０と重なる。図１（ａ）に示すように、第３接続部材４３は、第５部分ｐ５と半導体チップ１０との間に設けられる。この例では、第３接続部材４３は、第５部分ｐ５と第２電極１２（例えばドレイン電極）との間に設けられる。第３接続部材４３は、導電性である。第３接続部材４３は、例えば、はんだを含む。第３接続部材４３は、第５部分ｐ５と、半導体チップ１０（例えば第２電極１２）と、を電気的に接続する。
第３導電部材２３は、例えば、ベッドである。第３導電部材２３は、半導体チップ１０で生じる熱の放熱経路として機能しても良い。
樹脂部３０は、第３部分領域ｒ３をさらに含む。第３部分領域ｒ３は、第３接続部材４３の周りに設けられる。
第３導電部材２３の第６部分ｐ６の少なくとも一部は、樹脂部３０に覆われない。第６部分ｐ６の少なくとも一部は、樹脂部３０から露出する。第６部分ｐ６は、外部と接続される外部端子の別の１つとなる。
このように、第１導電部材２１は、第１電極１１（例えば、ソース電極）と電気的に接続される。第２導電部材２２は、第１導電部材２１を介して、第１電極１１と電気的に接続される。第３導電部材２３は、第２電極１２（例えば、ドレイン電極）と電気的に接続される。既に説明したように、第４導電部材２４は、第３電極１３（例えば、ゲート電極）と電気的に接続される。
既に説明したように、この例では、第１中間部分ｍｐ１は、第２部分ｐ２及び第１部分ｐ１よりも上方に位置している。第１方向（Ｚ軸方向）における第１部分ｐ１の位置は、第１方向における第１接続部材４１の位置と、第１方向における第１中間部分ｍｐ１の位置と、の間にある。第１方向における第２部分ｐ２の位置は、第１方向における第２接続部材４２の位置と、第１方向における第１中間部分ｍｐ１の位置と、の間にある。
第１〜第５導電部材２１〜２５には、例えば、Ｃｕなどの金属が用いられる。第１〜第３接続部材４１〜４３には、例えば、はんだなどが用いられる。樹脂部３０には、例えば、エポキシ樹脂などが設けられる。後述するように、樹脂部３０は、フィラーを含んでも良い。
半導体装置１１０は、例えば、ＳＯＰ（small outline package）型の半導体装置である。
図１（ａ）に示すように、実施形態においては、第１導電部材２１の第１部分ｐ１の表面に凹凸形状が設けられている。図１（ａ）に示すように、第１部分ｐ１は、第１接続部材４１に対向する第１面２１ｆを有している。第１面２１ｆは、凹部（第１凹部２１ｄ）及び凸部（第１凸部２１ｐ）を含む。
第３部分ｐ３の上方に、第１部分ｐ１がある。第１凹部２１ｄの高さ方向の位置は、第１凸部２１ｐの高さ方向の位置よりも高い。第１凹部２１ｄは、Ｚ軸方向において、第１凸部２１ｐを基準にして、後退している。
この例では、第１凹部２１ｄは、第１部分ｐ１の端（第１導電部材２１の端）に位置している。第１凹部２１ｄは、第１底部２１ｄｆを有する。この例では、第１底部２１ｄｆの少なくとも一部は、第１方向（Ｚ軸方向）に対して垂直である。
図２に示すように、例えば、第２方向（Ｘ軸方向）において、第１凹部２１ｄと第２部分ｐ２との間に、第１凸部２１ｐが位置する。例えば、第１凹部２１ｄと第２部分ｐ２との間の距離を第１距離Ｌｘ１とする。第１凸部２１ｐと第２部分ｐ２との間の距離Ｌｘｐ１とする。第１距離Ｌｘ１は、距離Ｌｘｐ１よりも長い。
図２に示すように、第１凹部２１ｄが設けられることにより、第１部分ｐ１と第３部分ｐ３との間の距離は、第１凹部２１ｄにおいて部分的に増大する。例えば、第１凹部２１ｄと第３部分ｐ３との間の第１方向（Ｚ軸方向）に沿った距離を第２距離Ｌｚ２とする。第１凸部２１ｐと第３部分ｐ３との間の第１方向（Ｚ軸方向）に沿った距離を距離Ｌｚｐ２とする。第２距離Ｌｚ２は、距離Ｌｚｐ２よりも長い。
第１凹部２１ｄは、深さｄｚ１を有する。深さｄｚ１は、第１凸部２１ｐの表面のＺ軸方向における位置と、第１凹部２１ｄの表面のＺ軸方向における位置と、の間のＺ軸方向に沿う長さに対応する。第３部分ｐ３の表面が平坦である場合、第１凹部２１ｄの深さは、例えば、第２距離Ｌｚ２と距離Ｌｚｐ２との差に対応する。
第３部分ｐ３と第１凹部２１ｄとの間に位置する第１接続部材４１の厚さ（第２距離Ｌｚ２に対応する）は、第３部分ｐ３と第１凸部２１ｐとの間に位置する第１接続部材４１の厚さ（距離Ｌｚｐ２に対応する）よりも厚くなる。
以下に説明するように、このような第１凹部２１ｄ（及び第１凸部２１ｐ）により、特性の変動が抑制できる。
例えば、参考例において、第１部分ｐ１の第１面２１ｆには、上記のような凹凸が設けられていない。このような参考例においては、半導体装置の熱サイクル試験（ＴＣＴthermal cycle test）において、オン抵抗が上昇する場合がある。特に、広い温度範囲で使用される半導体装置においては、ＴＣＴ評価の条件が強化される。例えば、−６５℃と１５０℃との間の範囲を１０００サイクル変化させる試験を行うと、参考例においては、オン抵抗が上昇し易いことが分かった。ＴＣＴ評価後の試料を解析したところ、オン抵抗が上昇した試料では、はんだ（第１接続部材４１）にクラックが生じていることが分かった。クラックが生じると、コネクタ（第１導電部材２１）と、外部端子（第２導電部材２２）と、の間の抵抗が高くなる。これにより、オン抵抗が高くなると、考えられる。
評価した試料をさらに解析すると、はんだが薄い部分にクラックが生じやすいことが分かった。
参考例においては、第１部分ｐ１の第１面２１ｆに上記のような凹凸が設けられていないため、はんだの厚さは、製造条件によって変動しやすい。例えば、はんだが薄い試料（はんだが薄い部分）において、クラックが生じやすい。後述するように、凹凸が設けられない場合には、実用的に、はんだの厚さの最小値を十分に厚くすることが困難である。
これに対して、実施形態においては、第１部分ｐ１の第１面２１ｆに、凹凸形状（第１凹部２１ｄ及び第１凸部２１ｐ）が設けられる。これにより、凹部２１ｄと第３部分ｐ３との間に位置する第１接続部材４１を厚くできる。一方、凸部２１ｐと第３部分ｐ３との間に位置する第１接続部材４１の厚さは、上記の参考例と同じ程度に制御できる。このため、第１凹部２１ｄの深さｄｚ１に対応した厚さを、第１接続部材４１に、安定して付与できる。
後述するように、第１凹部２１ｄ及び第１凸部２１ｐは、第１導電部材２１となる金属部材（金属板など）を、型を用いて変形させて形成することができる。第１凹部２１ｄの深さｄｚ１は、型に応じるため、比較的均一である。従って、第１凹部２１ｄの深さｄｚ１に対応した、第１接続部材４１の厚さは、均一になる。
実施形態によれば、特性（例えばオン抵抗）の変動を抑制できる半導体装置を提供できる。
図２に示すように、第１部分ｐ１よりも第１中間部分ｍｐ１が上方に位置する場合において、第１部分ｐ１の第１中間部分ｍｐ１側の端部が、曲線的に曲がる場合がある。このような曲線的な曲がりの部分を凹部と見なすことができる。この場合、曲線的な曲がりの部分において、はんだにはクラックが生じにくい。上記の参考例において、曲線的な曲がりの部分が設けられたとしても、他の部分には凹部が設けられない。このような参考例においては、曲線的な曲がりの部分ではクラックが生じ難い。しかしながら、他の部分では、凹部が設けられないため、既に説明したように、他の部分においてクラックが生じ易い。
実施形態においては、曲線的に曲がる部分とは別に、上記の第１凹部２１ｄが設けられる。第１凹部２１ｄにより、第１接続部材４１が、所望の厚さに制御できる。これにより、クラックが効果的に抑制でき、オン抵抗の上昇が抑制できる。
以下、いくつかの実験結果について説明する。
まず、第１実験として、導電部材に上記のような凹凸が設けられない場合において、はんだの量を変えたときの結果について説明する。この第１実験では、第１導電部材２１及び第２導電部材２２のそれぞれが対向する面は、平坦（凹凸は、０．１μｍ以下）である。この場合、はんだの量を多くしても、第１導電部材２１及び第２導電部材２２のそれぞれの平坦面の間のはんだの厚さは、大きくは変化しない。これは、はんだの量を多くした場合、第１導電部２１及び第２導電部材２２のそれぞれの側面（傾斜した面）部分のはんだの量が増えるだけであるからである。このため、第１導電部材２１及び第２導電部材２２のそれぞれが対向する面が平坦である場合には、これらの平坦面の間のはんだの厚さは、約５μｍ程度以下であり、１０μｍ以上にはならない。
なお、はんだの量を過度に多くすると、はんだが、意図した接続部分を超えて存在してしまい、所望の構造が得られない。半導体装置を小型化することが困難になる。
従って、第１凹部２１ｄを意図して設けることで、はんだの厚さを１０μｍ以上にできる。
第２実験においては、はんだ材料中に、金属粒（Ｎｉボール）が混ぜられる。金属粒の径（平均の径）は、２０μｍ、３０μｍまたは５０μｍである。第２実験においても、第１導電部材２１及び第２導電部材２２のそれぞれが対向する面は、平坦（凹凸は、０．１μｍ以下）である。上記のような３種類の径の金属粒を含むはんだを用いて実験したところ、いずれの場合も、金属粒を含まないはんだをもちいた場合よりも、オン抵抗の変動が小さい。径が２０μｍのときのオン抵抗の変動よりも、径が３０μｍのときのオン抵抗の変動が小さい。径が３０μｍのときのオン抵抗の変動よりも、径が５０μｍのときのオン抵抗の変動が小さい。
このように、はんだが厚いと、オン抵抗の変動がより抑制できると考えられる。
図３は、半導体装置に関する実験結果を例示するグラフ図である。
図３は、上記の第１実験及び第２実験の結果を合わせて示している。図３の横軸は、はんだの厚さｔｃ（μｍ）である。縦軸は、オン抵抗の変動ΔＲｏｎ（相対値）である。オン抵抗の変動ΔＲｏｎは、熱サイクル試験の前のオン抵抗Ｒ１と、熱サイクル試験の後のオン抵抗Ｒ２と、の差のオン抵抗Ｒ１に対する比（（Ｒ２−Ｒ１）／Ｒ１））である。
図３において、はんだの厚さｔｃが、１０μｍのデータは、第１実験の結果において、判断の量が適正なときのデータに対応する。はんだの厚さｔｃが、２０μｍ、３０μｍ及び５０μｍのデータは、第２実験において、金属粒の径を変更したときのデータに対応する。
図３に示すように、はんだの厚さｔｃが１０μｍを超えると、オン抵抗の変動ΔＲｏｎが小さくできる。はんだの厚さｔｃが１０μｍを超えると、オン抵抗の変動ΔＲｏｎは、基準値ΔＲｏｎ１未満になる。
従って、第１凹部２１ｄの深さｄｚ１は、１０μｍ以上を超えることが好ましい。第１接続部材４１の少なくとも一部の厚さは、１０μｍを超えるようになり、クラックが抑制できる。オン抵抗の上昇が抑制できる。深さｄｚ１は、２０μｍ以上であることがさらに好ましい。第１接続部材４１の少なくとも一部の厚さは、２０μｍ以上となり、オン抵抗の上昇がさらに抑制できる。
図４（ａ）及び図４（ｂ）は、半導体装置を例示する断面顕微鏡写真像である。
図４（ａ）は、実施形態に係る半導体装置１１０に対応する。半導体装置１１０においては、第１部分ｐ１に凹凸形状（第１凹部２１ｄ及び第１凸部２１ｐ）が設けられる。図４（ｂ）は、参考例の半導体装置１０９に対応する。半導体装置１０９においては、第１導電部材２１の第１部分ｐ１に上記の凹凸形状が設けられない。
図４（ｂ）に示すように、参考例の半導体装置１０９においては、第１部分ｐ１と第３部分ｐ３の間の第１接続部材４１は薄い。第１接続部材４１の厚さは、５μｍ以上１０μｍ未満である。これに対して、図４（ａ）に示すように、半導体装置１１０においては、第１部分ｐ１と第３部分ｐ３の間の第１接続部材４１の一部は、厚い。この例では、第１接続部材４１の一部の厚さは、例えば、５０μｍ以上６０μｍ以下である。これは、半導体装置１１０においては、凹凸形状（第１凹部２１ｄ及び第１凸部２１ｐ）が設けられているからである。半導体装置１０９においては、ＴＣＴ評価において、クラックが生じ易く、オン抵抗が増大し易い。半導体装置１１０においては、ＴＣＴ評価において、クラックが抑制され、オン抵抗の増大が抑制される。
以下、図１（ｃ）のＢ１−Ｂ２線断面の構成の例について説明する。
図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図５は、図１（ｃ）のＢ１−Ｂ２線断面の一部を拡大して示す。
図５に示すように、半導体装置１１０において、第４導電部材２４、第５導電部材２５、第４接続部材４４及び第５接続部材４５が設けられる。半導体チップ１０は、第３電極１３（例えば、ゲート電極）をさらに含む。第４導電部材２４は、半導体チップ１０（この例では第１電極１１（例えばゲート電極））と電気的に接続される。
例えば、第４導電部材２４は、第７部分ｐ７、第８部分ｐ８及び第３中間部分ｍｐ３を含む。第３中間部分ｍｐ３は、第７部分ｐ７と第８部分ｐ８との間に位置する。第３中間部分ｍｐ３は、第７部分ｐ７及び第８部分ｐ８よりも上方に位置する。
第８部分ｐ８と、半導体チップ１０（第３電極１３）と、の間に、導電性の第５接続部材４５が設けられる。
一方、第５導電部材２５は、第９部分ｐ９、第１０部分ｐ１０及び第４中間部分ｍｐ４を含む。第４中間部分ｍｐ４は、第９部分ｐ９と第１０部分ｐ１０との間に位置する。Ｚ軸方向における第４中間部分ｍｐ４の位置は、Ｚ軸方向における第９部分ｐ９の位置と、Ｚ軸方向における第１０部分ｐ１０の位置と、の間にある。
第４接続部材４４は、第４導電部材２４の一部（第７部分ｐ７）と、第５導電部材２５の一部（第９部分ｐ９）と、の間に位置する。
樹脂部３０は、第４部分領域ｒ４を含む。第４部分領域ｒ４は、第４導電部材２４の上記の一部、第５導電部材２５の上記の一部、及び、第４接続部材４４の周りに設けられる。
第１０部分ｐ１０は、樹脂部３０に覆われない。第１０部分ｐ１０は、外部と接続される、別の外部端子となる。一方、第４導電部材２４は、樹脂部３０に覆われる。この例では、Ｚ軸方向において、樹脂部３０の一部と第４接続部材４４との間に第９部分ｐ９が位置する。
第７部分ｐ７は、第９部分ｐ９に対向する面２４ｆを有する。面２４ｆは、第７部分凹部２４ｄ及び第７部分凸部２４ｐを有する。
第７部分凹部２４ｄは、第７部分底部２４ｄｆ、第７部分ｐ７の第１距離、第７部分ｐ７の第２距離の少なくともいずれかを有する。第７部分底部２４ｄｆの少なくとも一部は、第１方向（Ｚ軸方向）に対して垂直である。第７部分ｐ７の第１距離は、第７部分凹部２４ｄと第８部分ｐ８との間の距離である。第７部分ｐ７の第１距離は、第７部分凸部２４ｐと第８部分ｐ８との間の距離よりも長い。第７部分ｐ７の第２距離は、第７部分凹部２４ｄと第９部分ｐ９との間の第１方向（Ｚ軸方向）に沿った距離である。第７部分ｐ７の第２距離は、第８部分ｐ８から第７部分ｐ７への向きにおいて増大しても良い。
第７部分ｐ７にこのような凹凸形状を設けることで、クラックが抑制される。例えば、特性の変動を抑制できる。
第７部分凹部２４ｄの深さは、第１凹部２１ｄの深さｄｚ１と同様として良い。
以下、第１部分ｐ１の凹凸形状に関するいくつかの例について説明する。第１部分ｐ１の凹凸形状に関する以下の説明は、第７部分ｐ７に設けられる凹凸形状にも適用できる。
図６（ａ）〜図６（ｄ）は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。
図６（ａ）に示すように、半導体装置１１１においては、第１部分ｐ１の裏面（第１面２１ｆと反対側の面）に凹凸形状が設けられている。第１部分ｐ１の裏面の凹凸形状は、第１部分ｐ１の第１面２１ｆの凹凸形状に沿っている。半導体装置１１１におけるこれ以外の構成は、半導体装置１１０の構成と同様である。
第１部分ｐ１の裏面は実質的に平坦でも良く（半導体装置１１０）、凹凸形状を有しても良い（半導体装置１１１）。
図６（ｂ）に示すように、半導体装置１１２においては、第１部分ｐ１の第１面２１ｆに第１凹部２１ｄ及び第１凸部２１ｐが設けられている。半導体装置１１２においては、第１距離Ｌｘ１（第１凹部２１ｄと第２部分ｐ２との間の距離）は、距離Ｌｘｐ１（第１凸部２１ｐと第２部分ｐ２との間の距離）よりも短い。第１凹部２１ｄは、第１底部２１ｄｆを有する。第１底部２１ｄｆの少なくとも一部は、第１方向（Ｚ軸方向）に対して垂直である。半導体装置１１２におけるこれ以外の構成は、半導体装置１１０の構成と同様である。
半導体装置１１２においては、第１部分ｐ１と第１中間部分ｍｐ１との間の曲線的な曲がりとは別に、第１凹部２１ｄが設けられる。第１凹部２１ｄの第１底部２１ｄｆの少なくとも一部は、Ｘ−Ｙ平面に沿う。このような第１凹部２１ｄを設けた場合も、第１底部２１ｄｆに対応する部分において、第１接続部材４１を安定して厚くできる。これにより、クラックが抑制できる領域を拡大できる。
図６（ｃ）に示すように、半導体装置１１３においても、第１部分ｐ１の第１面２１ｆに第１凹部２１ｄ及び第１凸部２１ｐが設けられている。半導体装置１１３においては、第１凹部２１ｄの第１底部２１ｄｆが傾斜している。既に説明したように、第１凹部２１ｄと第３部分ｐ３との間の第１方向（Ｚ軸方向）に沿った距離を第２距離Ｌｚ２とする。第２距離Ｌｚ２は、第２部分ｐ２から第１部分ｐ１への向きにおいて増大する。半導体装置１１３におけるこれ以外の構成は、半導体装置１１０の構成と同様である。
半導体装置１１３においては、上記の第１凹部２１ｄが設けられる。第１接続部材４１は、このような第１凹部２１ｄの中に充填される。第１凹部２１ｄに対応する部分において、第１接続部材４１を安定して厚くできる。これにより、クラックが抑制できる領域を拡大できる。
図６（ｄ）に示すように、半導体装置１１４においては、第１部分ｐ１の第１面２１ｆに、第１凹部２１ｄと、複数の凸部と、が設けられている。第１凸部２１ｐは、複数の凸部の１つに対応する。第１凹部２１ｄは、複数の凸部の間に位置する。半導体装置１１４におけるこれ以外の構成は、半導体装置１１０の構成と同様である。半導体装置１１４においても、第１凹部２１ｄに対応する部分において、第１接続部材４１を安定して厚くできる。これにより、クラックが抑制できる領域を拡大できる。
半導体装置１１４において、凸部（第１凸部２１ｐ）は、第１部分ｐ１の両端部から内側に離れて設けられている。両端部は、第１端部ｐａ１及び第２端部ｐｂ１である。第２端部ｐｂ１から第１端部ｐａ１に向かう方向は、第２方向（例えば、Ｘ軸方向）に沿う。第２端部ｐｂ１は、第１部分ｐ１と第１中間部分ｍｐ１との境界部分（遷移部分）である。
半導体装置１１１〜１１４においても、特性の変動（例えば、オン抵抗の上昇）を抑制できる。
このように、実施形態において、凹部（第１凹部２１ｄ）は、以下のような第１底部２１ｄｆ、以下のような第１距離Ｌｘ１、及び、以下のような第２距離Ｌｚ２の少なくともいずれかを有しても良い。第１底部２１ｄｆの少なくとも一部は、第１方向（Ｚ軸方向）に対して垂直である。第１距離Ｌｘ１は、第１凹部２１ｄと第２部分ｐ２との間の距離である。第１距離Ｌｘ１は、第１凸部２１ｐと第２部分ｐ２との間の距離Ｌｘｐ１よりも長い。第２距離Ｌｚ２は、第１凹部２１ｄと第３部分ｐ３との間の第１方向（Ｚ軸方向）に沿った距離である。第２距離Ｌｚ２は、第２部分ｐ２から第１部分ｐ２への向きにおいて増大する。
上記の例では、凹凸形状は、第１部分ｐ１に設けられる。以下に説明するように、実施形態において、凹凸形状が第３部分ｐ３に設けられても良い。
図７は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。
図７は、図１（ｃ）のＡ１−Ａ２線に対応する断面の拡大図である。
図７に示すように、半導体装置１２０においては、第２導電部材２２の第３部分ｐ３の表面に凹凸形状が設けられている。一方、この例では、第１導電部材２１の第１部分ｐ１の表面（第１面２１ｆ）には、凹凸形状が設けられていない。半導体装置１２０において、第１面２１ｆに凹凸形状がさらに設けられても良い。
以下、第３部分ｐ３に設けられる凹凸形状の例について説明する。第３部分ｐ３は、第２面２２ｆを有する。第２面２２ｆは、第１接続部材４１に対向する。第２面２２ｆは、凹部（第２凹部２２ｄ）及び凸部（第２凸部２２ｐ）を含む。
第２凹部２２ｄは、第２底部２２ｄｆを有する。この例では、第２底部２２ｄｆの少なくとも一部は、第１方向（Ｚ軸方向）に対して垂直である。
第２凹部２２ｄは、第３距離Ｌｘ３を有する。第３距離Ｌｘ３は、第２凹部２２ｄと第４部分ｐ４との間の距離である。第３距離Ｌｘ３は、第２凸部２２ｐと第４部分ｐ４との間の距離Ｌｘｐ３よりも長い。
第２凹部２２ｄは、第４距離Ｌｚ４を有する。第４距離Ｌｚ４は、第２凹部２２ｄと第１部分ｐ１との間の第１方向（Ｚ軸方向）に沿った距離である。第２凸部２２ｐは、距離Ｌｚｐ４を有する。距離Ｌｚｐ４は、第２凸部２２ｐと第１部分ｐ１との間の第１方向（Ｚ軸方向）に沿った距離である。第４距離Ｌｚ４は、距離Ｌｚｐ４よりも長い。
第２凹部２２ｄの深さｄｚ２は、Ｚ軸方向における第２凹部２２ｄの位置と、Ｚ軸方向における第２凸部２２ｐの位置と、の間のＺ軸方向に沿う距離である。第２凹部２２ｄの深さｄｚ２は、第４距離Ｌｚ４と距離Ｌｚｐ４との差に対応する。
このような凹凸形状（第２凹部２２ｄ及び第２凸部２２ｐ）を設けることで、第１部分ｐ１と第３部分ｐ３との間において、第１接続部材４１の厚さを安定して増大できる。これにより、クラックが抑制される。例えば、特性の変動（例えば、オン抵抗の上昇）を抑制できる。
第２凹部２２ｄの深さｄｚ２は、１０μｍを超えることが好ましい。深さｄｚ２は、２０μｍ以上であることがさらに好ましい。
上記のように、半導体装置１２０においては、第３部分ｐ３の第２面２２ｆに凹凸形状が設けられる。一方、既に説明したように、半導体装置１１０においては、第１部分ｐ１の第１面２１ｆに凹凸形状が設けられる。後述するように、製造工程において、第３部分ｐ３の上に第１接続部材４１となる材料（例えば、はんだペーストなど）を置き、その上に、第１部分ｐ１を置く方法が考えられる。この場合、第３部分ｐ３の上面が平坦であると、その材料を安定して置くことができる。このような場合には、第１部分ｐ１の下面に凹凸形状が設けられることが好ましい。一方、第１接続部材４１となる材料が、例えば、シート状であり、シート状の材料が導電部材に転写される方法も考えられる。このような場合には、第３部分ｐ３の上面に凹凸形状が設けられても、シート状の材料を安定して置くことができる。
以下、第３部分ｐ３の凹凸形状に関するいくつかの例について説明する。第３部分ｐ３の凹凸形状に関する以下の説明は、第９部分ｐ９の凹凸形状にも適用できる。
図８（ａ）〜図８（ｄ）は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。
図８（ａ）に示すように、半導体装置１２１においては、第３部分ｐ２の裏面（第２面２２ｆと反対側の面）に凹凸形状が設けられている。裏面の凹凸形状は、第２面２２ｆの凹凸形状に沿っている。半導体装置１２１におけるこれ以外の構成は、半導体装置１２０の構成と同様である。
第３部分ｐ３の裏面は実質的に平坦でも良く（半導体装置１２０）、凹凸形状を有しても良い（半導体装置１２１）。
図８（ｂ）に示すように、半導体装置１２２においては、第３部分ｐ３の第２面２２ｆに第２凹部２２ｄ及び第２凸部２２ｐが設けられている。半導体装置１２２においては、第３距離Ｌｘ３（第２凹部２２ｄと第４部分ｐ４との間の距離）は、距離Ｌｘｐ３（第２凸部２２ｐと第４部分ｐ４との間の距離）よりも短い。第２凹部２２ｄは、第２底部２２ｄｆを有する。第２底部２２ｄｆの少なくとも一部は、第１方向（Ｚ軸方向）に対して垂直である。半導体装置１２２におけるこれ以外の構成は、半導体装置１２０の構成と同様である。
半導体装置１２２においては、第３部分ｐ３と第２中間部分ｍｐ２との間の曲線的な曲がりとは別に、第２凹部２２ｄが設けられる。第２凹部２２ｄの第２底部２２ｄｆの少なくとも一部は、Ｘ−Ｙ平面に沿う。このような第２凹部２２ｄを設けた場合も、第２底部２２ｄｆに対応する部分において、第１接続部材４１を安定して厚くできる。これにより、クラックが抑制できる領域を拡大できる。
図８（ｃ）に示すように、半導体装置１２３においても、第３部分ｐ３の第２面２２ｆに第２凹部２２ｄ及び第２凸部２２ｐが設けられている。既に説明したように、第２凹部２２ｄと第１部分ｐ１との間の第１方向（Ｚ軸方向）に沿った距離を第４距離Ｌｚ４とする。第４距離Ｌｚ４は、第４部分ｐ４から第３部分ｐ３への向きにおいて増大する。半導体装置１２３におけるこれ以外の構成は、半導体装置１２０の構成と同様である。
半導体装置１２３においては、上記の第２凹部２２ｄが設けられる。第１接続部材４１は、このような第２凹部２２ｄの中に充填される。第２凹部２２ｄに対応する部分において、第１接続部材４１を安定して厚くできる。これにより、クラックが抑制できる領域を拡大できる。
図８（ｄ）に示すように、半導体装置１２４においては、第３部分ｐ３の第２面２２ｆに、第２凹部２２ｄと、複数の凸部が設けられている。第２凸部２２ｐは、複数の凸部の１つに対応する。第２凹部２２ｄは、複数の凸部の間に位置する。半導体装置１２４におけるこれ以外の構成は、半導体装置１２０の構成と同様である。半導体装置１２４においても、第２凹部２２ｄに対応する部分において、第１接続部材４１を安定して厚くできる。これにより、クラックが抑制できる領域を拡大できる。
半導体装置１２４において、凸部（第２凸部２２ｐ）は、第３部分ｐ３の両端部から内側に離れて設けられている。両端部は、第３端部ｐａ３及び第４端部ｐｂ３である。第４端部ｐｂ３から第３端部ｐａ３に向かう方向は、第３方向（例えば、Ｘ軸方向）に沿う。第４端部ｐｂ３は、第３部分ｐ３と第２中間部分ｍｐ２との境界部分（遷移部分）である。
半導体装置１２１〜１２４においても、特性の変動（例えば、オン抵抗の上昇）を抑制できる。
このように、実施形態において、凹部（第２凹部２２ｄ）は、以下のような第２底部２２ｄｆ、以下のような第３距離Ｌｘ３、及び、以下のような第４距離Ｌｚ４の少なくともいずれかを有しても良い。第２底部２２ｄｆの少なくとも一部は、第１方向（Ｚ軸方向）に対して垂直である。第３距離Ｌｘ３は、第２凹部２２ｄと第４部分ｐ４との間の距離である。第３距離Ｌｘ３は、第２凸部２２ｐと第４部分ｐ４との間の距離よりも長い。第４距離Ｌｚ４は、第２凹部２２ｄと第１部分ｐ１との間の第１方向に沿った距離である。第４距離Ｌｚ４は、第４部分ｐ４から第３部分ｐ３への向きにおいて増大する。
（第２実施形態）
第２実施形態は、製造方法に係る。以下、第１導電部材２１の製造方法、及び、半導体装置の製造方法の例について説明する。
図９（ａ）〜図９（ｃ）は、第２実施形態に係る半導体装置の一部の製造方法を例示する模式的断面図である。
これらの図は、第１導電部材２１（半導体装置１１０の一部の部品）の製造方法を例示している。
図９（ａ）に示すように、導電板２１Ａを準備する。導電板２１Ａは、例えば、Ｃｕ板である。
図９（ｂ）に示すように、導電板２１Ａを、第１型Ｍ１及び第２型Ｍ２の間に入れた状態で、これらの型に圧力を加えて、導電板２１Ａを変形させる。例えば、第１型Ｍ１の第２型Ｍ２に対向する面は、凹領域Ｍｐ１、凹領域Ｍｐ２及び凸領域Ｍｐ３を有する。第２型Ｍ２の第１型Ｍ１に対向する面は、凸領域Ｍｑ１、凸領域Ｍｑ２及び凹領域Ｍｑ３を有する。導電板２１Ａの１つの領域（凹領域Ｍｐ１と凸領域Ｍｑ１との間の領域）から、第１部分ｐ１が形成される。導電板２１Ａの別の１つの領域（凹領域Ｍｐ２と凸領域Ｍｑ２との間の領域）から、第２部分ｐ２が形成される。導電板２１Ａの別の１つの領域（凸領域Ｍｐ３と凹領域Ｍｑ３との間の領域）から、第１中間部分ｍｐ１が形成される。
凹領域Ｍｐ１に、凹部Ｍｐｄ及び凸部Ｍｐｐが設けられている。凹部Ｍｐｄに対応する部分により、導電板２１Ａに凸部が形成される。凸部Ｍｐｐに対応する部分により、導電板２１Ａに凹部が形成される。導電板２１Ａの凸部が、第１凸部２１ｐとなる。導電板２１Ａの凹部が、第１凹部２１ｄとなる。導電板２１Ａをこれらの型から外す。
図９（ｃ）に示すように、導電板２１Ａの１つの領域（凹領域Ｍｐ１と凸領域Ｍｑ１との間の領域）の一部を切断して除去する。これにより、第１部分ｐ１が形成される。これにより、図１（ａ）に例示した第１導電部材２１が得られる。
図９（ｂ）において、第２型Ｍ２の凸領域Ｍｑ１の表面形状を、第１型Ｍ１の凹領域Ｍｐ１の表面形状（凹凸形状）に沿わせても良い。例えば、凸領域Ｍｑ１に凸部及び凹部が設けられ、これらの凸部及び凹部が、凹領域Ｍｐ１の凹部Ｍｐｄ及び凸部Ｍｐｐにそれぞれ嵌め込まれるように、第１型Ｍ１及び第２型Ｍ２が重ね合わせられても良い。この場合、図６（ａ）に例示した第１導電部材２１が得られる。２つの型の表面形状は、種々に変形して良い。種々の形状の第１凹部２１ｄ及び第１凸部２１ｐが得られる。
第１導電部材２１を含む半導体装置の製造方法の例について説明する。
図１０（ａ）〜図１０（ｅ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図１０（ａ）に示すように、リードフレーム２８を準備する。リードフレーム２８は、第２導電部材２２となる部分、及び、第３導電部材２３となる部分を含む。
図１０（ｂ）に示すように、第３導電部材２３の一部（第５部分ｐ５）の上に、はんだペースト４３ｂを塗布する。
図１０（ｃ）に示すように、はんだペースト４３ｂの上に、半導体チップ１０を載せる。はんだペースト４３ｂを溶融させ、第３導電部材２３と半導体チップ１０とを接合する。
図１０（ｄ）に示すように、半導体チップ１０の上に、はんだペースト４２ｂを塗布し、第２導電部材２２の一部（第３部分ｐ３）の上に、はんだペースト４１ｂを塗布する。
図１０（ｅ）に示すように、はんだペースト４２ｂ及びはんだペースト４１ｂの上に、第１導電部材２１を載せる。はんだペースト４２ｂの上に、第２部分ｐ２が位置する。はんだペースト４１ｂの上に、第１部分ｐ１が位置する。はんだペースト４２ｂ及びはんだペースト４１ｂを溶融させる。第１導電部材２１の第２部分ｐ２と、半導体チップ１０と、が接合される。第１導電部材２１の第１部分ｐ１と、第２導電部材２２の第３部分ｐ３と、が接合される。
この後、樹脂部３０をモールド加工により形成する。さらに、リードフレーム２８の不要な部分を切断する。これにより、半導体装置（例えば、半導体装置１１０など）が得られる。
（第３実施形態）
図１１は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図１１は、図１（ａ）に対応する部分の断面図である。
図１１に示すように、本実施形態に係る半導体装置１３０においては、第１接続部材４１は、粒４１ｐを含む。粒４１ｐは、例えば、金属ボールである。粒４１ｐは、例えばＮｉを含むボールである。半導体装置１３０におけるこれ以外の構成は、例えば、第１実施形態に係る半導体装置（例えば半導体装置１１０など）と同様である。
半導体装置１３０においては、第１接続部材４１（例えば、はんだ）中の粒４１ｐが、第１部分ｐ１と第３部分ｐ３との間に位置する。第１部分ｐ１と第３部分ｐ３との間の距離の最小値は、粒４１ｐのサイズにより決まる。これにより、第１接続部材４１の厚さが、適切な厚さ以上に設定し易くなる。これにより、例えば、クラックが抑制される。特性の変動を抑制できる半導体装置を提供できる。
実施形態において、粒４１ｐのサイズ（例えば径）は、１０μｍを超え２０μｍ以下であることが好ましい。サイズが１０μｍを超えることにより、第１部分ｐ１と第３部分ｐ３との間の距離の最小値を１０μｍよりも大きくできる。
粒４１ｐは、接合には寄与しない。粒４１ｐのサイズは、適切なサイズ以下に制御される。これにより、適切な接合強度が維持できる。例えば、粒４１ｐのサイズが過度に大きい場合、実効的な接続領域の面積が小さくなる。例えば、パッケージサイズを小型化するために、第１部分ｐ１と第３部分ｐ３とが互いに対向する部分（接合部分）を小さくする場合がある。このような場合においても、粒４１ｐのサイズを２０μｍ以下にすることで、実効的な接続領域の面積を実用的な範囲に維持できる。
はんだペースト４１ｂなどをノズルから塗出して塗布する方法がある。粒４１ｐのサイズが過度に大きいと、ノズルが詰まり、安定した製造が困難になる場合がある。粒４１ｐのサイズが２０μｍ以下であると、ノズルの詰まりが抑制できる。安定した製造が可能になる。
粒４１ｐの濃度は、適切な濃度以下に制御される。これにより、適切な接合強度が維持できる。
半導体装置１３０においては、粒４１ｐにより、第１部分ｐ１と第３部分ｐ３との間の距離の最小値が制御される。さらに、第１部分ｐ１に凹凸形状が設けられるため、第１部分ｐ１と第３部分ｐ３との間の距離が、凹部の深さに基づいて制御される。これにより、第１接続部材４１の厚さは、より安定して、厚く制御できる。特性の変動をより安定して抑制できる。
図１２は、第３実施形態に係る別の半導体装置を例示する模式的断面図である。
図１２は、図１（ａ）に対応する部分の断面図である。
図１２に示すように、本実施形態に係る半導体装置１３１においても、第１接続部材４１は、粒４１ｐを含む。半導体装置１３１においては、第１部分ｐ１に凹凸形状が設けられていない。半導体装置１３１におけるこれ以外の構成は、半導体装置１３０と同様である。
半導体装置１３１においては、粒４１ｐにより、第１部分ｐ１と第３部分ｐ３との間の距離の最小値が制御される。半導体装置１３１においても、特性の変動を抑制できる。
図１３は、第３実施形態に係る別の半導体装置を例示す断面顕微鏡写真像である。
図１３は、半導体装置１３１に対応する。図１３に示すように、粒４１ｐにより、第１部分ｐ１及び第３部分ｐ３の間の距離が制御される。この例では、第１部分ｐ１と第３部分ｐ３との間の距離は、約２０μｍ〜約３０ｍである。
実施形態において、第１接続部材４１の「０．０２％耐力」（例えばＪＩＳ Ｚ ２２４１：２０１１参照）は、１０．５ＭＰａ以上であることが好ましい。
例えば、第１接続部材４１として、Ｐｂ、Ａｇ及びＳｎを含むはんだが用いられる場合がある。このとき、Ａｇの濃度が１ｗｔ％で、Ｓｎの濃度が３ｗｔ％である第１はんだ材料においては、「０．０２％耐力」は、１０．５ＭＰａである。一方、Ａｇの濃度が２ｗｔ％で、Ｓｎの濃度が８ｗｔ％である第２はんだ材料においては、「０．０２％耐力」は、１２．５ＭＰａである。第２はんだ材料を用いた場合において、ＴＣＴ評価後のクラック及びオン抵抗の変化は、第１はんだ材料を用いた場合に比べて、明確に良好である。
以下、樹脂部３０の材料に関する実験結果の例について説明する。
第１実験においては、樹脂部３０として用いられる材料が変更される。樹脂部３０は、エポキシ樹脂と、フィラーと、を含む。フィラーはシリカ球である。フィラーの濃度が変更される。
実験試料の半導体装置においては、第１部分ｐ１及び第３部分ｐ３に凹凸形状は設けられていない。作製された半導体装置に関して種々の評価が行われる。以下では、以下の４つの評価結果について説明する。
第１評価においては、ＭＳＬ（Moisture Sensitivity Level）試験後の剥離が評価される。例えば、樹脂部と導電部材との間に剥離が観察される。第２評価においては、ＭＳＬ試験後の樹脂部３０のクラックが評価される。上記のＭＳＬ試験の条件は、８５℃、８５ＲＨ％、４８時間において、３回のＩＲリフロー（２６０℃Ｍａｘ）である。
第３評価においては、ＴＣＴ後のはんだ（第１接続部材４１）のクラックが顕微鏡により観察される。第４評価においては、ＴＣＴ後のオン抵抗の変動が評価される。
図１４は、半導体装置の評価結果を示す表である。
図１４には、第１〜第７試料ＳＰ０１〜ＳＰ０７の評価結果が示されている。
第１試料ＳＰ０１においては、エポキシ樹脂Ｍ０４が用いられ、フィラー濃度Ｃｆは、８８．０ｗｔ％（重量％）である。第２試料ＳＰ０２においては、エポキシ樹脂Ｍ０２が用いられ、フィラー濃度Ｃｆは、８７．５ｗｔ％である。第３試料ＳＰ０３においては、エポキシ樹脂Ｍ０１が用いられ、フィラー濃度Ｃｆは、８５．０ｗｔ％である。第４試料ＳＰ０４においては、エポキシ樹脂Ｍ０３が用いられ、フィラー濃度Ｃｆは、８４．０ｗｔ％である。第５試料ＳＰ０５においては、エポキシ樹脂Ｍ０５が用いられ、フィラー濃度Ｃｆは、８４．０ｗｔ％である。第６試料ＳＰ０６においては、エポキシ樹脂Ｍ０６が用いられ、フィラー濃度Ｃｆは、８０．０ｗｔ％である。第７試料ＳＰ０７においては、エポキシ樹脂Ｍ０７が用いられ、フィラー濃度Ｃｆは、７７．０ｗｔ％である。
図１４には、樹脂材料（エポキシ樹脂及びフィラー）についての、線膨張係数α（×１０−６／Ｋ）及びガラス転移温度Ｔｇ（℃）の評価結果が示されている。さらに、図１４には、上記の第１評価Ｖ１〜第４評価Ｖ４の結果が示されている。結果は、Ｅ１〜Ｅ４の４段階の評価値で示されている。評価値Ｅ１は、「規準以下で悪い」ことを示す。評価値Ｅ２は、「基準とほぼ同値度」であることを示す。評価値Ｅ３は、「基準を超えており良好である」ことを示す。評価値Ｅ４は、「基準を大きく超えており結果３よりも良い」ことを示す。
図１４に示すように、第１評価Ｖ１（ＭＳＬ試験における剥離）の結果は、全ての試料において、評価値Ｅ３であり、良好である。第２評価Ｖ２（ＭＳＬ試験における樹脂部３０のクラック）の結果は、全ての試料において、評価値Ｅ３であり、良好である。
第３評価Ｖ３（ＴＣＴにおけるクラック）の結果、及び、第４評価Ｖ４（ＴＣＴにおけるオン抵抗の変動）の結果は、第１〜第３試料ＳＰ０１〜ＳＰ０３において、評価値Ｅ１であり、悪い。第４試料ＳＰ０４及び第５試料ＳＰ０５において、結果は、評価値Ｅ２である。第６試料ＳＰ０６において、結果は、評価値Ｅ３であり、良好である。第７試料ＳＰ０７において、結果は、評価値Ｅ４であり、さらに良好である。
図１４の結果から、樹脂部３０の線膨張係数αは、大きいことが好ましい。線膨張係数αは、例えば、１３×１０−６／Ｋ以上１７×１０−６／Ｋ以下であることが好ましい。図１４に示すように、第３評価Ｖ３（ＴＣＴにおけるクラック）、及び、第４評価Ｖ４（ＴＣＴにおけるオン抵抗の変動）において、良好な結果が得られる。
例えば、Ｃｕの線膨張係数αは、約１７×１０−６／Ｋである。樹脂部３０の線膨張係数αは、導電部材（例えばＣｕ）の線膨張係数αに近いことが好ましいと考えられる。一般的な半導体装置において、樹脂部（封止材）の線膨張係数αは、シリコンの線膨張係数α（約６×１０−６／Ｋ）の近くなるように設計されることが多い。実施形態においては、コネクタとポストとの接合部分に応力が特に集中すると考えられる。このような構造の場合においては、樹脂部３０の線膨張係数αは、半導体（シリコン）の線膨張係数αではなく、導電部材（例えばＣｕ）の線膨張係数αに近いことが、好ましいと考えられる。これにより、例えば、コネクタとポストとの接合部分（第１接続部材４１）におけるクラックが抑制され易くなる。特性の変動が抑制される。
実施形態において、樹脂部３０は、複数のフィラーを含む。複数のフィラーの樹脂部３０における濃度は、７６重量％以上８４重量％以下であることが好ましい。図１４に示すように、第３評価Ｖ３（ＴＣＴにおけるクラック）、及び、第４評価Ｖ４（ＴＣＴにおけるオン抵抗の変動）において、良好な結果が得られる。
フィラーは、例えば、Ｓｉを含む酸化物（例えばシリカ）、Ｍｇを含む酸化物、及び、Ａｌを含む酸化物よりなる群から選択された少なくとも１つを含む。
図１５は、半導体装置の評価結果を示す表である。
図１５は、第２実験の結果を示す。第２実験においては、樹脂部３０のエポキシ樹脂の材料が変更される。エポキシ樹脂の材料の変更により、ガラス転移温度Ｔｇが変更される。第２実験において、フィラー濃度Ｃｆは、８０．０ｗｔ％で一定である。第２実験においても、半導体装置において、第１部分ｐ１及び第３部分ｐ３に凹凸形状は設けられていない。
図１５に示すように、第８試料ＳＰ０８においては、エポキシ樹脂Ｍ０６が用いられ、ガラス転移温度Ｔｇは、１２０℃である。第９試料ＳＰ０９においては、エポキシ樹脂Ｍ０８が用いられ、ガラス転移温度Ｔｇは、１５０℃である。第１０試料ＳＰ１０においては、エポキシ樹脂Ｍ０９が用いられ、ガラス転移温度Ｔｇは、１７０℃である。
図１５に示すように、ガラス転移温度Ｔｇが高いと、ＴＣＴ評価において良好な結果が得られる。ＴＣＴ評価における最高温度は、１５０℃である。ガラス転移温度ＴｇがＴＣＴ評価における最高温度以上であることで、良好な結果が得られると考えられる。
実施形態において、樹脂部３０のガラス転移温度Ｔｇは、１５０℃以上であることが好ましい。クラックがより抑制できる。特性の変動をより効果的に抑制できる。
例えば、パワー半導体装置において、半導体チップと外部端子との接合構造として、ワイヤボンディングではなく、銅などの板状のコネクタを用いた構造が提案されている。これにより、例えば、低い抵抗が得られる。このような半導体装置において、厳しい信頼性基準を満たすことが要求される。ＴＣＴ（温度サイクル試験）において、はんだにクラックが発生しオン抵抗が上昇することがある。
実施形態によれば、特性の変動を抑制できる半導体装置を提供することができる。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体チップ、導電部材、接続部材及び絶縁部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体チップ、 １０ｓ…半導体層、 １１〜１３…第１〜第３電極、 ２１…第１導電部材、 ２１ｄ…第１凹部、 ２１ｄｆ…第１底部、 ２１ｆ…第１面、 ２１ｐ…第１凸部、 ２２…第２導電部材、 ２２ｄ…第２凹部、 ２２ｄｆ…第２底部、 ２２ｆ…第２面、 ２２ｐ…第２凸部、 ２３…第３導電部材、 ２４…第４導電部材、 ２４ｄ…第７部分凹部、 ２４ｄｆ…第７部分底部、 ２４ｆ…面、 ２４ｐ…第７部分凸部、 ２５…第５導電部材、 ２８…リードフレーム、 ３０…樹脂部、 ４１〜４５…第１〜第５接続部材、 ４１ｂ、４２ｂ、４３ｂ…はんだペースト、 ４１ｐ…粒、 １０９１１０〜１１４、１２０〜１２４、１３０、１３１…半導体装置、 ΔＲｏｎ…変動、 ΔＲｏｎ１…基準値、 Ｅ１〜Ｅ４…評価値、 Ｌｘ１…第１距離、 Ｌｘ３…第３距離、 Ｌｘｐ１、Ｌｘｐ３…距離、 Ｌｚ２…第２距離、 Ｌｚ４…第４距離、 Ｌｚｐ２、Ｌｚｐ４…距離、 Ｍ０１〜Ｍ０９…エポキシ樹脂、 Ｍ１、Ｍ２…第１、第２型、 Ｍｐ１、Ｍｐ２…凹領域、 Ｍｐ３…凸領域、 Ｍｐｄ…凹部、 Ｍｐｐ…凸部、 Ｍｑ１、Ｍｑ２…凸領域、 Ｍｑ３…凹領域、 ＰＡ…一部、 Ｖ１〜Ｖ４…第１〜第４評価、 ＳＰ０１〜ＳＰ１０…第１〜第１０試料、 ｄｚ１、ｄｚ２…深さ、 ｍｐ１〜ｍｐ４…第１〜第４中間部分、 ｐ１〜ｐ１０…第１〜第１０部分、 ｐａ１、ｐｂ１、ｐａ３、ｐｂ４…第１〜第４端部、 ｒ１〜ｒ４…第１〜第４部分領域、 ｔｃ…厚さ

Claims (12)

  1. 半導体チップと、
    第１部分及び第２部分を含む第１導電部材であって、前記第２部分は前記半導体チップと電気的に接続され、前記半導体チップから前記第２部分に向かう方向は第１方向に沿い、前記第２部分から前記第１部分に向かう方向は、前記第１方向と交差する第２方向に沿う、前記第１導電部材と、
    第３部分を含む第２導電部材と、
    前記第１部分と前記第３部分との間に設けられた導電性の第１接続部材と、
    前記第１部分、前記第３部分及び前記第１接続部材の周りに設けられた第１部分領域を含む樹脂部と、
    を備え、
    前記第１部分は、前記第１接続部材に対向する第１面を有し、
    前記第１面は、凹部及び凸部を含み、
    前記凹部は、第１底部、第１距離、及び、第２距離の少なくともいずれかを有し、
    前記第１底部の少なくとも一部は前記第１方向に対して垂直であり、
    前記第１距離は、前記凹部と前記第２部分との間の距離であり、前記第１距離は、前記凸部と前記第２部分との間の距離よりも長く、
    前記第２距離は、前記凹部と前記第３部分との間の前記第１方向に沿った距離であり、前記第２距離は、前記第２部分から前記第１部分への向きにおいて増大する、半導体装置。
  2. 前記凸部は、前記第１部分の両端部から内側に離れて設けられている、請求項１記載の半導体装置。
  3. 半導体チップと、
    第１部分及び第２部分を含む第１導電部材であって、前記第２部分は前記半導体チップと電気的に接続され、前記半導体チップから前記第２部分に向かう方向は第１方向に沿い、前記第２部分から前記第１部分に向かう方向は、前記第１方向と交差する第２方向に沿い、前記第１導電部材と、
    第３部分及び第４部分を含む第２導電部材と、
    前記第１部分と前記第３部分との間に設けられた導電性の第１接続部材と、
    前記第１部分、前記第３部分及び前記第１接続部材の周りに設けられた第１部分領域を含む樹脂部と、
    を備え、
    前記第４部分の少なくとも一部は、前記樹脂部に覆われず、
    前記第３部分から前記第４部分に向かう方向は、前記第１方向と交差する第３方向に沿い、
    前記第３部分は、前記第１接続部材に対向する第２面を有し、
    前記第２面は、凹部及び凸部を含み、
    前記凹部は、第２底部、第３距離、及び、第４距離の少なくともいずれかを有し、
    前記第２底部の少なくとも一部は前記第１方向に対して垂直であり、
    前記第３距離は、前記凹部と前記第４部分との間の距離であり、前記第３距離は、前記凸部と前記第４部分との間の距離よりも長く、
    前記第４距離は、前記凹部と前記第１部分との間の前記第１方向に沿った距離であり、前記第４距離は、前記第４部分から前記第３部分への向きにおいて増大する、半導体装置。
  4. 前記凸部は、前記第３部分の両端部から内側に離れて設けられている、請求項３記載の半導体装置。
  5. 前記凸部は、複数設けられ、前記凹部は、前記複数の凸部の間に位置した、請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記凹部の深さは、１０μｍを超える、請求項１〜５のいずれか１つに記載の半導体装置。
  7. 前記凹部の深さは、６０μｍ以下である、請求項６記載の半導体装置。
  8. 導電性の第２接続部材をさらに備え、
    前記第２接続部材は、前記半導体チップと前記第２部分との間に位置し、前記半導体チップと前記第２部分とを電気的に接続し、
    前記樹脂部は、前記第２部分及び前記第２接続部材の周りに設けられた第２部分領域をさらに含む、請求項１〜７のいずれか１つに記載の半導体装置。
  9. 第５部分を含む第３導電部材と、
    前記第５部分と前記半導体チップとの間に設けられた導電性の第３接続部材と、
    をさらに備え、
    前記樹脂部は、前記第５部分及び前記第３接続部材の周りに設けられた第３部分領域をさらに含む、請求項１〜８のいずれか１つに記載の半導体装置。
  10. 前記第３導電部材は、第６部分をさらに含み、
    前記第６部分の少なくとも一部は、前記樹脂部に覆われない、請求項９記載の半導体装置。
  11. 前記第１接続部は、粒を含み、前記粒のサイズは、１０μｍを超え２０μｍ以下である、請求項１〜１０のいずれか１つに記載の半導体装置。
  12. 前記樹脂部は、複数のフィラーを含み、前記複数のフィラーの前記樹脂部における濃度は、７６重量％以上８４重量％以下である、請求項１〜１１のいずれか１つに記載の半導体装置。
JP2017215465A 2017-11-08 2017-11-08 半導体装置 Active JP7043225B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2017215465A JP7043225B2 (ja) 2017-11-08 2017-11-08 半導体装置
CN202310692264.7A CN116705746A (zh) 2017-11-08 2018-02-28 半导体装置
CN201810165539.0A CN109755205B (zh) 2017-11-08 2018-02-28 半导体装置
US15/914,628 US11037863B2 (en) 2017-11-08 2018-03-07 Semiconductor device
EP18160683.1A EP3483931A1 (en) 2017-11-08 2018-03-08 Semiconductor device
US17/316,157 US11735505B2 (en) 2017-11-08 2021-05-10 Semiconductor device
JP2022037813A JP7340056B2 (ja) 2017-11-08 2022-03-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017215465A JP7043225B2 (ja) 2017-11-08 2017-11-08 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022037813A Division JP7340056B2 (ja) 2017-11-08 2022-03-11 半導体装置

Publications (3)

Publication Number Publication Date
JP2019087657A true JP2019087657A (ja) 2019-06-06
JP2019087657A5 JP2019087657A5 (ja) 2020-12-24
JP7043225B2 JP7043225B2 (ja) 2022-03-29

Family

ID=61616817

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017215465A Active JP7043225B2 (ja) 2017-11-08 2017-11-08 半導体装置
JP2022037813A Active JP7340056B2 (ja) 2017-11-08 2022-03-11 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022037813A Active JP7340056B2 (ja) 2017-11-08 2022-03-11 半導体装置

Country Status (4)

Country Link
US (2) US11037863B2 (ja)
EP (1) EP3483931A1 (ja)
JP (2) JP7043225B2 (ja)
CN (2) CN116705746A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021125635A (ja) * 2020-02-07 2021-08-30 日立Astemo株式会社 半導体装置
US11348862B2 (en) 2020-03-18 2022-05-31 Kabushiki Kaisha Toshiba Source electrode and connector lead with notched portions for a semiconductor package
WO2023181957A1 (ja) * 2022-03-24 2023-09-28 ローム株式会社 半導体装置
US11776884B2 (en) 2020-09-08 2023-10-03 Kabushiki Kaisha Toshiba Porous body on the side surface of a connector mounted to semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6364556B1 (ja) * 2017-02-20 2018-07-25 新電元工業株式会社 電子装置
JP6752982B2 (ja) * 2017-10-26 2020-09-09 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
CN110892526B (zh) * 2017-10-26 2023-09-15 新电元工业株式会社 半导体装置的制造方法
JP7043225B2 (ja) * 2017-11-08 2022-03-29 株式会社東芝 半導体装置
EP3761358A1 (en) * 2019-07-02 2021-01-06 Nexperia B.V. A lead frame assembly for a semiconductor device
JP7271381B2 (ja) * 2019-09-20 2023-05-11 株式会社東芝 半導体装置
JP7451455B2 (ja) * 2021-03-19 2024-03-18 株式会社東芝 半導体装置
JP2022146341A (ja) 2021-03-22 2022-10-05 株式会社東芝 半導体装置
JP2024035665A (ja) * 2022-09-02 2024-03-14 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216736A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2011049244A (ja) * 2009-08-25 2011-03-10 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
US20130009295A1 (en) * 2011-07-06 2013-01-10 Infineon Technologies Ag Semiconductor Device Including a Contact Clip Having Protrusions and Manufacturing Thereof
JP2013232566A (ja) * 2012-04-28 2013-11-14 Shindengen Electric Mfg Co Ltd 電子回路パッケージ

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935803A (en) 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
KR960012452B1 (ko) * 1989-02-20 1996-09-20 토레이 가부시키가이샤 반도체-캡슐화 에폭시 수지 조성물
US5476884A (en) 1989-02-20 1995-12-19 Toray Industries, Inc. Semiconductor device-encapsulating epoxy resin composition containing secondary amino functional coupling agents
JPH0770283A (ja) 1993-09-01 1995-03-14 Mitsui Petrochem Ind Ltd エポキシ樹脂組成物
JP3226213B2 (ja) 1996-10-17 2001-11-05 松下電器産業株式会社 半田材料及びそれを用いた電子部品
US6396127B1 (en) * 1998-09-25 2002-05-28 International Rectifier Corporation Semiconductor package
JP4033990B2 (ja) 1998-12-04 2008-01-16 住友ベークライト株式会社 樹脂封止型半導体装置および半導体装置封止用樹脂組成物
JP4154793B2 (ja) 1999-03-25 2008-09-24 三菱電機株式会社 半導体装置の製造方法並びに製造装置
JP4112816B2 (ja) 2001-04-18 2008-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
JP2003003042A (ja) 2001-06-21 2003-01-08 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
JP4207112B2 (ja) 2002-06-10 2009-01-14 富士電機デバイステクノロジー株式会社 樹脂封止型半導体装置の製造方法
US9337132B2 (en) * 2004-12-31 2016-05-10 Alpha And Omega Semiconductor Incorporated Methods and configuration for manufacturing flip chip contact (FCC) power package
JP2008117875A (ja) * 2006-11-02 2008-05-22 Renesas Technology Corp 半導体装置および半導体装置の製造方法
DE102008024704A1 (de) * 2008-04-17 2009-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
JP2012069640A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体装置及び電力用半導体装置
CN102163580B (zh) * 2011-03-15 2014-10-22 上海凯虹电子有限公司 一种薄型封装体及其制作方法
JP2013197365A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 半導体装置
JP5975911B2 (ja) * 2013-03-15 2016-08-23 ルネサスエレクトロニクス株式会社 半導体装置
JP6086055B2 (ja) * 2013-11-26 2017-03-01 トヨタ自動車株式会社 半導体装置
KR101561920B1 (ko) * 2014-02-19 2015-10-20 제엠제코(주) 반도체 패키지
JP6294110B2 (ja) * 2014-03-10 2018-03-14 トヨタ自動車株式会社 半導体装置
JP6578900B2 (ja) * 2014-12-10 2019-09-25 株式会社デンソー 半導体装置及びその製造方法
JP6269573B2 (ja) * 2015-05-18 2018-01-31 株式会社デンソー 半導体装置
CN204732400U (zh) * 2015-06-11 2015-10-28 亚昕科技股份有限公司 引线框架结构
KR20170086828A (ko) * 2016-01-19 2017-07-27 제엠제코(주) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
KR200484570Y1 (ko) * 2016-09-13 2017-10-23 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
JP6586970B2 (ja) * 2017-03-09 2019-10-09 トヨタ自動車株式会社 半導体装置
JP7043225B2 (ja) * 2017-11-08 2022-03-29 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216736A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2011049244A (ja) * 2009-08-25 2011-03-10 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
US20130009295A1 (en) * 2011-07-06 2013-01-10 Infineon Technologies Ag Semiconductor Device Including a Contact Clip Having Protrusions and Manufacturing Thereof
JP2013232566A (ja) * 2012-04-28 2013-11-14 Shindengen Electric Mfg Co Ltd 電子回路パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021125635A (ja) * 2020-02-07 2021-08-30 日立Astemo株式会社 半導体装置
JP7341078B2 (ja) 2020-02-07 2023-09-08 日立Astemo株式会社 半導体装置
US11348862B2 (en) 2020-03-18 2022-05-31 Kabushiki Kaisha Toshiba Source electrode and connector lead with notched portions for a semiconductor package
US11776884B2 (en) 2020-09-08 2023-10-03 Kabushiki Kaisha Toshiba Porous body on the side surface of a connector mounted to semiconductor device
WO2023181957A1 (ja) * 2022-03-24 2023-09-28 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
EP3483931A1 (en) 2019-05-15
CN109755205B (zh) 2023-07-04
JP7043225B2 (ja) 2022-03-29
CN116705746A (zh) 2023-09-05
CN109755205A (zh) 2019-05-14
JP7340056B2 (ja) 2023-09-06
JP2022066555A (ja) 2022-04-28
US20210265243A1 (en) 2021-08-26
US11037863B2 (en) 2021-06-15
US11735505B2 (en) 2023-08-22
US20190139866A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
JP7340056B2 (ja) 半導体装置
US9620471B2 (en) Power semiconductor package with conductive clips
CN104040742B (zh) 热电元件及具备该热电元件的热电模块
US8933568B2 (en) Semiconductor device
CN104756250A (zh) 半导体装置
CN203367260U (zh) 一种功率陶瓷外壳和功率芯片封装结构
JP6577857B2 (ja) 半導体装置
CN104078438A (zh) 引线框架、包括引线框架的半导体封装以及用于生产引线框架的方法
CN105355610A (zh) 一种电路装置及制造方法
JP2018517302A (ja) クリップシフトを低減させつつ半導体ダイを取り付けるための導電性クリップを具備するリードフレーム
CN104241362A (zh) 半导体器件
JP2008016469A (ja) 半導体装置
TWI265619B (en) Lead frame and semiconductor device using the same
JP2008294390A (ja) モジュール構成
JP2014236168A (ja) 半導体装置及び半導体装置の製造方法
JP6878930B2 (ja) 半導体装置
JP7188915B2 (ja) 半導体装置、及び、半導体装置の製造方法
KR102327950B1 (ko) 반도체 패키지
JP7146719B2 (ja) 半導体装置
TWI693644B (zh) 封裝結構及其製造方法
US20170062375A1 (en) Semiconductor device
JP6462609B2 (ja) 半導体装置
US20130264714A1 (en) Semiconductor device and method of assembling same
US20200051880A1 (en) Semiconductor device comprising a recess and method of fabricating the same
CN110168721A (zh) 半导体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220316

R150 Certificate of patent or registration of utility model

Ref document number: 7043225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150