JP2019057713A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019057713A
JP2019057713A JP2018201457A JP2018201457A JP2019057713A JP 2019057713 A JP2019057713 A JP 2019057713A JP 2018201457 A JP2018201457 A JP 2018201457A JP 2018201457 A JP2018201457 A JP 2018201457A JP 2019057713 A JP2019057713 A JP 2019057713A
Authority
JP
Japan
Prior art keywords
film
oxide
oxide semiconductor
insulating film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2018201457A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
純一 肥塚
Junichi Hizuka
純一 肥塚
片山　雅博
Masahiro Katayama
雅博 片山
正美 神長
Masami Kaminaga
正美 神長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019057713A publication Critical patent/JP2019057713A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】電気特性の優れたトランジスタを有し、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する半導体装置を提供する。【解決手段】半導体装置において、トランジスタ１０２は、基板１１上に設けられるゲート電極として機能する導電膜１３を有する。基板１１及びゲート電極として機能する導電膜１３上に形成される窒化物絶縁膜１５と、窒化物絶縁膜１５上に形成される酸化物絶縁膜１７と、窒化物絶縁膜１５及び酸化物絶縁膜１７を介して、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａと、酸化物半導体膜１９ａに接する、一対の電極として機能する導電膜２１ａ、２１ｂとを有する。容量素子１０５は、酸化物絶縁膜１７上に形成される導電性を有する膜１９ｂと、金属酸化物膜２７と、窒化物絶縁膜２９と、画素電極として機能する導電膜３１とを有する。【選択図】図３

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシ
ン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特
に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法
、または、それらの製造方法に関する。特に、本発明の一態様は、酸化物半導体となりう
る材料を有する膜を電極として有する容量素子及びその作製方法に関する。または、本発
明の一態様は、酸化物半導体膜を有するトランジスタを備えた半導体装置及びその作製方
法に関する。
基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）と
もいう。）を構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）や画
像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適
用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料と
して酸化物半導体が注目されている。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜
鉛（Ｚｎ）を含む酸化物半導体を用いたトランジスタが開示されている（特許文献１参照
）。
また、トランジスタの活性層に用いる酸化物半導体膜を、積層構造とすることで、キャ
リアの移動度を向上させる技術が開示されている（特許文献２参照）。
ところで、酸化物半導体においては、水素などの不純物の侵入により、電気的に浅いド
ナー準位が形成され、キャリアとなる電子が発生することが指摘されている。この結果、
酸化物半導体を用いたトランジスタは、しきい値電圧がマイナスシフトしノーマリーオン
型となってしまい、ゲートに電圧を印加していない状態（つまりオフ状態）におけるリー
ク電流が増大する。そのため、水素のブロッキング性を有する酸化アルミニウム膜を酸化
物半導体膜のチャネル領域、ソース電極及びドレイン電極を被覆するように、基板の全面
にわたって設けることで、酸化物半導体膜への水素の侵入を抑制し、リーク電流の発生を
抑制している（特許文献３参照）。
特開２００６−１６５５２８号公報 特開２０１１−１３８９３４号公報 特開２０１０−１６１６３号公報
酸化物半導体膜に含まれる欠陥として、酸素欠損がある。例えば、膜中に酸素欠損が含
まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナス方向に変動
しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体膜に含まれる酸素欠
損に起因して電荷が生じ、低抵抗化するためである。トランジスタがノーマリーオン特性
を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くな
るなどの、様々な問題が生じる。また、経時変化やストレス試験による、トランジスタの
電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。
一方、一般的に、酸化アルミニウム膜はスパッタリング法または原子層堆積法（ＡＬＤ
：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）により成膜することができる。し
かしながら、酸化アルミニウムターゲットを用いたスパッタリング法で酸化アルミニウム
膜を成膜すると、アーキングが生じてしまい、微粒子（パーティクルともいう。）が生成
されてしまう。堆積膜への微粒子の混入は、歩留まり低下の原因となる。
また、原子層堆積法による酸化アルミニウム膜の成膜方法は、トリメチルアルミニウム
（ＴＭＡ）と水蒸気を交互に処理室に導入するため、成膜時間が長くなり、スループット
の低下の一因となる。
そこで、本発明の一態様は、電気特性の優れたトランジスタを有する半導体装置を提供
する。または、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する
半導体装置を提供する。または、歩留まり高く半導体装置を作製する方法を提供する。ま
たは、生産性の高い半導体装置の作製方法を提供する。または、新規な半導体装置の作製
方法を提供する。または、新規な半導体装置を提供する。
本発明の一態様は、酸化物半導体となりうる材料を有する膜、代表的には、インジウム
及びＭ（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）を含む膜と、透光性を
有する導電膜と、酸化物半導体となりうる材料を有する膜及び透光性を有する導電膜の間
に設けられる金属酸化物膜とを有する容量素子である。
また、本発明の一態様は、絶縁表面上にトランジスタ及び容量素子を有する半導体装置
であって、トランジスタは、ゲート電極と、ゲート電極と重なる酸化物半導体膜と、ゲー
ト電極及び酸化物半導体膜の間のゲート絶縁膜と、酸化物半導体膜に接する一対の電極と
して機能する第１の導電膜と、を有する。また、酸化物半導体膜に接する酸化物絶縁膜と
、酸化物絶縁膜上の金属酸化物膜と、金属酸化物膜の開口部において形成され且つ第１の
導電膜に接する、画素電極として機能する第２の導電膜とを有する。また、容量素子は、
ゲート絶縁膜上の導電性を有する膜と、第２の導電膜と、導電性を有する膜と第２の導電
膜の間に設けられた金属酸化物膜と、を有する。
なお、金属酸化物膜は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸
化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化
ハフニウム、酸化チタン、酸化タンタル、または酸化窒化タンタルで形成される。また、
金属酸化物膜は、分離されていてもよい。
酸化物半導体膜及び導電性を有する膜は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、また
はＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）で形成
される。また、導電性を有する膜は、酸化物半導体膜に含まれる金属元素を有する。
酸化物半導体膜及び導電性を有する膜は、第１の膜及び第２の膜を含む多層構造であり
、第１の膜は、第２の膜と金属元素の原子数比が異なってもよい。
酸化物絶縁膜は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を
有する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ（
Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析において、表
面温度が１００℃以上７００℃以下、または１００℃以上５００℃以下の加熱処理におけ
る酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上である
。
本発明の一態様により、電気特性の優れたトランジスタを有する半導体装置を提供する
ことができる。または、本発明の一態様により、開口率が高く、且つ電荷容量を増大させ
ることが可能な容量素子を有する半導体装置を提供することができる。または、本発明の
一態様により、歩留まり高く半導体装置を作製することができる。または、本発明の一態
様により、生産性高く半導体装置を作製することができる。
半導体装置の一形態を説明するブロック図及び回路図である。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の一形態を説明する上面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 トランジスタのバンド構造を説明する図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する上面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 試料の透過率を説明する図である。 試料のシート抵抗を説明する図である。 試料の構造を説明する図である。 試料のシート抵抗を説明する図である。 試料のシート抵抗を説明する図である。 試料の構造を説明する図である。 酸化物半導体膜に含まれる水素の濃度を説明する図である。 Ｖｇ−Ｉｄ特性を説明する図である。 チャネル長としきい値電圧の関係を説明する図である。 実施の形態に係る、電子機器の外観図を説明する図。 表示モジュールを説明する図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する上面図である。 抵抗率の温度依存性を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は
、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また
、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部
分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰
り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるた
めに付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を
「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場
合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレ
イン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場
の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。た
だし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差
のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多
い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし
、電圧を電位と読み替えてもよいこととする。
本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は
、フォトリソグラフィ工程で形成したマスクは除去するものとする。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する
。なお、本実施の形態では、表示装置を例にして本発明の一態様である半導体装置を説明
する。また、本実施の形態では、半導体膜として酸化物半導体膜を用いて説明する。
図１（Ａ）に、半導体装置の一例を示す。図１（Ａ）に示す半導体装置は、画素部１０
１と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行または略平行に配
設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各
々が平行または略平行に配設され、且つ信号線駆動回路１０６によって電位が制御される
ｎ本の信号線１０９と、を有する。さらに、画素部１０１はマトリクス状に配設された複
数の画素１０３を有する。また、信号線１０９に沿って、各々が平行または略平行に配設
された容量線１１５を有する。なお、容量線１１５は、走査線１０７に沿って、各々が平
行または略平行に配設されていてもよい。また、走査線駆動回路１０４及び信号線駆動回
路１０６をまとめて駆動回路部という場合がある。
各走査線１０７は、画素部１０１においてｍ行ｎ列に配設された画素１０３のうち、い
ずれかの行に配設されたｎ個の画素１０３と電気的に接続される。また、各信号線１０９
は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの列に配設されたｍ個の画素１０
３に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５
は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの列に配設されたｍ個の画素１０
３と電気的に接続される。なお、容量線１１５が、走査線１０７に沿って、各々が平行ま
たは略平行に配設されている場合は、ｍ行ｎ列に配設された画素１０３のうち、いずれか
の行に配設されたｎ個の画素１０３に電気的と接続される。
図１（Ｂ）、（Ｃ）は、図１（Ａ）に示す表示装置の画素１０３に用いることができる
回路構成の一例を示している。
図１（Ｂ）に示す画素１０３は、液晶素子１２１と、トランジスタ１０２と、容量素子
１０５と、を有する。
液晶素子１２１の一対の電極の一方の電位は、画素１０３の仕様に応じて適宜設定され
る。液晶素子１２１は、書き込まれるデータにより配向状態が設定される。また、複数の
画素１０３のそれぞれが有する液晶素子１２１の一対の電極の一方に共通の電位（コモン
電位）を与えてもよい。また、各行の画素１０３毎の液晶素子１２１の一対の電極の一方
に異なる電位を与えてもよい。
なお、液晶素子１２１は、液晶の光学的変調作用によって光の透過または非透過を制御
する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦
方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子１２１とし
ては、ネマチック液晶、コレステリック液晶、スメクチック液晶、サーモトロピック液晶
、ライオトロピック液晶、強誘電液晶、反強誘電液晶等が挙げられる。
液晶素子１２１を有する表示装置の駆動方法としては、例えば、ＴＮモード、ＶＡモー
ド、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅ
ｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉ
ｎｇｅｎｃｅ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ
Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎ
ｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。ただし、こ
れに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物
により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と
短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
図１（Ｂ）に示す画素１０３の構成において、トランジスタ１０２のソース電極及びド
レイン電極の一方は、信号線１０９に電気的に接続され、他方は液晶素子１２１の一対の
電極の他方に電気的に接続される。また、トランジスタ１０２のゲート電極は、走査線１
０７に電気的に接続される。トランジスタ１０２は、オン状態またはオフ状態になること
により、データ信号のデータの書き込みを制御する機能を有する。
図１（Ｂ）に示す画素１０３の構成において、容量素子１０５の一対の電極の一方は、
電位が供給される容量線１１５に電気的に接続され、他方は、液晶素子１２１の一対の電
極の他方に電気的に接続される。なお、容量線１１５の電位の値は、画素１０３の仕様に
応じて適宜設定される。容量素子１０５は、書き込まれたデータを保持する保持容量とし
ての機能を有する。
例えば、図１（Ｂ）の画素１０３を有する表示装置では、走査線駆動回路１０４により
各行の画素１０３を順次選択し、トランジスタ１０２をオン状態にしてデータ信号のデー
タを書き込む。
データが書き込まれた画素１０３は、トランジスタ１０２がオフ状態になることで保持
状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図１（Ｃ）に示す画素１０３は、表示素子のスイッチングを行うトランジスタ１
３３と、画素の駆動を制御するトランジスタ１０２と、トランジスタ１３５と、容量素子
１０５と、発光素子１３１と、を有する。
トランジスタ１３３のソース電極及びドレイン電極の一方は、データ信号が与えられる
信号線１０９に電気的に接続される。さらに、トランジスタ１３３のゲート電極は、ゲー
ト信号が与えられる走査線１０７に電気的に接続される。
トランジスタ１３３は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
トランジスタ１０２のソース電極及びドレイン電極の一方は、アノード線として機能す
る配線１３７と電気的に接続され、トランジスタ１０２のソース電極及びドレイン電極の
他方は、発光素子１３１の一方の電極に電気的に接続される。さらに、トランジスタ１０
２のゲート電極は、トランジスタ１３３のソース電極及びドレイン電極の他方、及び容量
素子１０５の一方の電極に電気的に接続される。
トランジスタ１０２は、オン状態またはオフ状態になることにより、発光素子１３１に
流れる電流を制御する機能を有する。
トランジスタ１３５のソース電極及びドレイン電極の一方はデータの基準電位が与えら
れる配線１３９と接続され、トランジスタ１３５のソース電極及びドレイン電極の他方は
、発光素子１３１の一方の電極、及び容量素子１０５の他方の電極に電気的に接続される
。さらに、トランジスタ１３５のゲート電極は、ゲート信号が与えられる走査線１０７に
電気的に接続される。
トランジスタ１３５は、発光素子１３１に流れる電流を調整する機能を有する。例えば
、発光素子１３１の劣化等により、発光素子１３１の内部抵抗が上昇した場合、トランジ
スタ１３５のソース電極及びドレイン電極の一方が接続された配線１３９に流れる電流を
モニタリングすることで、発光素子１３１に流れる電流を補正することができる。配線１
３９に与えられる電位としては、例えば、０Ｖとすることができる。
容量素子１０５の一対の電極の一方は、トランジスタ１０２のゲート電極、及びトラン
ジスタ１３３のソース電極及びドレイン電極の他方と電気的に接続され、容量素子１０５
の一対の電極の他方は、トランジスタ１３５のソース電極及びドレイン電極の他方、及び
発光素子１３１の一方の電極に電気的に接続される。
図１（Ｃ）に示す画素１０３の構成において、容量素子１０５は、書き込まれたデータ
を保持する保持容量としての機能を有する。
発光素子１３１の一対の電極の一方は、トランジスタ１３５のソース電極及びドレイン
電極の他方、容量素子１０５の他方、及びトランジスタ１０２のソース電極及びドレイン
電極の他方と電気的に接続される。また、発光素子１３１の一対の電極の他方は、カソー
ドとして機能する配線１４１に電気的に接続される。
発光素子１３１としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子１３１としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
なお、配線１３７及び配線１４１の一方には、高電源電位ＶＤＤが与えられ、他方には
、低電源電位ＶＳＳが与えられる。図１（Ｃ）に示す構成においては、配線１３７に高電
源電位ＶＤＤを、配線１４１に低電源電位ＶＳＳを、それぞれ与える構成としている。
図１（Ｃ）の画素１０３を有する表示装置では、走査線駆動回路１０４により各行の画
素１０３を順次選択し、トランジスタ１３３をオン状態にしてデータ信号のデータを書き
込む。
データが書き込まれた画素１０３は、トランジスタ１３３がオフ状態になることで保持
状態になる。さらに、トランジスタ１３３は、容量素子１０５と接続しているため、書き
込まれたデータを長時間保持することが可能となる。また、トランジスタ１３３により、
トランジスタ１０２のソース電極とドレイン電極の間に流れる電流量が制御され、発光素
子１３１は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、
画像を表示できる。
次に、表示装置に含まれる素子基板の具体的な構成について説明する。ここでは、画素
１０３に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図１
（Ｂ）に示す画素１０３の上面図を図２に示す。
なお、図１（Ｂ）（Ｃ）では、表示素子として、液晶素子１２１や発光素子１３１を用
いた例を示したが、本発明の実施形態の一態様は、これに限定されない。様々な表示素子
を用いることも可能である。例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物及
び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色Ｌ
ＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジス
タ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバル
ブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メ
カニカル・システム）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル
・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（商標登録）、ＩＭＯＤ（インターフェアレ
ンス・モジュレーション）素子、エレクトロウェッティング素子、圧電セラミックディス
プレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反
射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の
一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例とし
ては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレ
イ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅ
ｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディ
スプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレ
イ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電
気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
図２において、走査線として機能する導電膜１３は、信号線に略直交する方向（図中左
右方向）に延伸して設けられている。信号線として機能する導電膜２１ａは、走査線に略
直交する方向（図中上下方向）に延伸して設けられている。容量線として機能する導電膜
２１ｃは、信号線と平行方向に延伸して設けられている。なお、走査線として機能する導
電膜１３は、走査線駆動回路１０４（図１（Ａ）を参照。）と電気的に接続されており、
信号線として機能する導電膜２１ａ及び容量線として機能する導電膜２１ｃは、信号線駆
動回路１０６（図１（Ａ）を参照。）に電気的に接続されている。
トランジスタ１０２は、走査線及び信号線が交差する領域に設けられている。トランジ
スタ１０２は、ゲート電極として機能する導電膜１３、ゲート絶縁膜（図２に図示せず。
）、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜１９ａ、一対
の電極として機能する導電膜２１ａ、２１ｂにより構成される。なお、導電膜１３は、走
査線としても機能し、酸化物半導体膜１９ａと重畳する領域がトランジスタ１０２のゲー
ト電極として機能する。また、導電膜２１ａは、信号線としても機能し、酸化物半導体膜
１９ａと重畳する領域がトランジスタ１０２のソース電極またはドレイン電極として機能
する。また、図２において、走査線は、上面形状において端部が酸化物半導体膜１９ａの
端部より外側に位置する。このため、走査線はバックライトなどの光源からの光を遮る遮
光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜１９ａに光が照
射されず、トランジスタの電気特性の変動を抑制することができる。
また、導電膜２１ｂは、開口部４１において、画素電極として機能する透光性を有する
導電膜３１と電気的に接続されている。
容量素子１０５は、容量線として機能する導電膜２１ｃと接続されている。また、容量
素子１０５は、ゲート絶縁膜上に形成される導電性を有する膜１９ｂと、トランジスタ１
０２上に設けられる誘電体膜と、画素電極として機能する透光性を有する導電膜３１と、
で構成されている。誘電体膜は、透光性を有し、且つ酸素の透過性の低い金属酸化物膜を
有する。ゲート絶縁膜上に形成される導電性を有する膜１９ｂは透光性を有する。即ち、
容量素子１０５は透光性を有する。
このように容量素子１０５は透光性を有するため、画素１０３内に容量素子１０５を大
きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５５％
以上、好ましくは６０％以上とすることが可能であると共に、電荷容量を増大させた半導
体装置を得ることができる。例えば、解像度の高い半導体装置、例えば液晶表示装置にお
いては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高
い半導体装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本
実施の形態に示す容量素子１０５は透光性を有するため、当該容量素子を画素に設けるこ
とで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的に
は、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上、更には５００ｐｐｉ以上
である高解像度の半導体装置に好適に用いることができる。
また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができ
るため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電
力を低減することができる。
次いで、図２の一点鎖線Ａ−Ｂ、Ｃ−Ｄにおける断面図を図３に示す。図３に示すトラ
ンジスタ１０２は、チャネルエッチ型のトランジスタである。なお、一点破線Ａ−Ｂは、
トランジスタ１０２のチャネル長方向、トランジスタ１０２と画素電極として機能する導
電膜３１の接続部、及び容量素子１０５の断面図であり、Ｃ−Ｄにおける断面図は、トラ
ンジスタ１０２のチャネル幅方向の断面図である。
図３に示すトランジスタ１０２は、シングルゲート構造のトランジスタであり、基板１
１上に設けられるゲート電極として機能する導電膜１３を有する。また、基板１１及びゲ
ート電極として機能する導電膜１３上に形成される窒化物絶縁膜１５と、窒化物絶縁膜１
５上に形成される酸化物絶縁膜１７と、窒化物絶縁膜１５及び酸化物絶縁膜１７を介して
、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａと、酸化物半導体
膜１９ａに接する、一対の電極として機能する導電膜２１ａ、２１ｂとを有する。また、
酸化物絶縁膜１７、酸化物半導体膜１９ａ、及び一対の電極として機能する導電膜２１ａ
、２１ｂ上には、酸化物絶縁膜２３が形成され、酸化物絶縁膜２３上には酸化物絶縁膜２
５が形成される。窒化物絶縁膜１５、酸化物絶縁膜１７、酸化物絶縁膜２３、酸化物絶縁
膜２５、導電膜２１ｂ上には金属酸化物膜２７が形成される。また、金属酸化物膜２７上
には、窒化物絶縁膜２９が形成される。また、一対の電極として機能する導電膜２１ａ、
２１ｂの一方、ここでは導電膜２１ｂに接続する導電膜３１が、窒化物絶縁膜２９上に形
成される。なお、導電膜３１は画素電極として機能する。
また、図３に示す容量素子１０５は、酸化物絶縁膜１７上に形成される導電性を有する
膜１９ｂと、金属酸化物膜２７と、窒化物絶縁膜２９と、画素電極として機能する導電膜
３１とを有する。
本実施の形態に示すトランジスタ１０２上には、分離された酸化物絶縁膜２３、２５が
形成される。分離された酸化物絶縁膜２３、２５が酸化物半導体膜１９ａと重畳する。ま
た、金属酸化物膜２７がトランジスタ１０２及び分離された酸化物絶縁膜２３、２５を覆
うとともに、容量素子１０５の誘電体として設けられる。
金属酸化物膜２７は、透光性を有し、且つ酸素の透過性が低い酸化物膜である。また、
金属酸化物膜２７として、高誘電体材料を用いることが好ましい。金属酸化物膜２７とし
ては、代表的には酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガ
リウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウ
ム、酸化チタン、酸化タンタル、酸化窒化タンタル等で形成された金属酸化物膜がある。
なお、金属酸化物膜は、絶縁膜または半導体膜である。
金属酸化物膜２７の膜厚は、０．５ｎｍ以上５０ｎｍ以下、平均膜厚が２ｎｍ以上１０
ｎｍ以下である。金属酸化物膜２７の厚さを０．５ｎｍ以上、好ましくは２ｎｍ以上とす
ることで、酸化物半導体膜１９ａ、酸化物絶縁膜２３、２５から外部への酸素の移動を阻
害することができる。一方、金属酸化物膜２７の厚さを５０ｎｍ以下、好ましくは１０ｎ
ｍ以下とすることで、絶縁性の高い金属酸化物膜となる。これは、金属酸化物膜２７は、
金属膜を酸化する方法で得られるからである。なお、金属酸化物膜２７の形成方法の詳細
に関しては、後述する。
窒化物絶縁膜２９は、水の透過性の低い絶縁膜を用いることが可能である。さらには、
水素及び水の透過性の低い絶縁膜を用いることが可能である。また、窒化物絶縁膜２９と
して、高誘電体材料を用いることが好ましい。また、窒化物絶縁膜２９として、水素を有
することが好ましい。窒化物絶縁膜２９としては、窒化シリコン膜、窒化酸化シリコン膜
、窒化アルミニウム膜、窒化酸化アルミニウム膜等の窒化物絶縁膜がある。
窒化物絶縁膜２９の膜厚は、５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上
２００ｎｍ以下である。
酸化物半導体膜１９ａは、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉ
ｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）等の金属
酸化物膜で形成される。
また、酸化物半導体膜１９ａ上に設けられる酸化物絶縁膜２３または酸化物絶縁膜２５
として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を設けること
が好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱
により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化
物絶縁膜は、ＴＤＳ分析において、表面温度が１００℃以上７００℃以下、または１００
℃以上５００℃以下の加熱処理における酸素原子に換算しての酸素の脱離量が１．０×１
０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上で
ある酸化物絶縁膜である。
膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧
がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導
体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。トランジスタ
がノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作
時の消費電力が高くなるなどの、様々な問題が生じる。また、経時変化やストレス試験に
よる、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題
がある。
しかしながら、本実施の形態に示すトランジスタ１０２は、酸化物半導体膜１９ａ上に
設けられる酸化物絶縁膜２３または酸化物絶縁膜２５として、化学量論的組成を満たす酸
素よりも多くの酸素を含む酸化物絶縁膜を用いて形成することができる。さらに、酸化物
半導体膜１９ａ、酸化物絶縁膜２３、及び酸化物絶縁膜２５上に、金属酸化物膜２７が設
けられ、金属酸化物膜２７上には窒化物絶縁膜２９が設けられる。この結果、酸化物絶縁
膜２３または酸化物絶縁膜２５に含まれる酸素が、効率よく酸化物半導体膜１９ａに移動
し、酸化物半導体膜１９ａに含まれる酸素欠損を低減することが可能である。また、外部
から酸化物半導体膜１９ａへの水、さらには水素の移動を低減することができる。これら
の結果、ノーマリーオフ特性を有するトランジスタとなる。また、経時変化やストレス試
験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量を低減することが
できる。
また、容量素子１０５において、導電性を有する膜１９ｂは、酸化物半導体膜１９ａと
同時に形成された膜であり、且つプラズマダメージ等により酸素欠損が形成され、導電性
が高められた膜である。または、導電性を有する膜１９ｂは、酸化物半導体膜１９ａと同
時に形成された膜であり、且つ不純物を含むことにより導電性が高められた膜である。ま
たは、導電性を有する膜１９ｂは、酸化物半導体膜１９ａと同時に形成された膜であり、
且つ不純物を含むと共に、プラズマダメージ等により酸素欠損が形成され、導電性が高め
られた膜である。
トランジスタ１０２においては、酸化物半導体膜１９ａと金属酸化物膜２７の間に酸化
物絶縁膜２３、２５を有するが、容量素子１０５においては、導電性を有する膜１９ｂと
金属酸化物膜２７の間には、酸化物絶縁膜２３、２５を有しない。すなわち、容量素子１
０５の誘電体は、金属酸化物膜２７及び窒化物絶縁膜２９であり、誘電体の厚さを薄くす
ることが可能であり、容量素子１０５の電荷容量を増大することが可能である。また、容
量素子１０５において、誘電体として高誘電体材料である金属酸化物膜２７及び窒化物絶
縁膜２９を用いることで、容量素子１０５の電荷容量を増大することが可能である。
本実施の形態に示す半導体装置の素子基板は、トランジスタの酸化物半導体膜と同時に
、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜を容量
素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電
膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光性を有
するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、
画素の開口率を高めることができる。
以下に、トランジスタ１０２の構成の詳細について説明する。
基板１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板１１として用いてもよい。また、シリコンや炭化シリコンなどを用
いて形成される単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物
半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が
設けられたものを、基板１１として用いてもよい。なお、基板１１として、ガラス基板を
用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２
００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８
００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで
、大型の表示装置を作製することができる。
また、基板１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０２
を形成してもよい。または、基板１１とトランジスタ１０２の間に剥離層を設けてもよい
。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１１より分離し
、他の基板に転載するのに用いることができる。その際、トランジスタ１０２は耐熱性の
劣る基板や可撓性の基板にも転載できる。
ゲート電極として機能する導電膜１３は、アルミニウム、クロム、銅、タンタル、チタ
ン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分と
する合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。ま
た、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いても
よい。また、ゲート電極として機能する導電膜１３は、単層構造でも、二層以上の積層構
造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアル
ミニウム膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チ
タン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン
膜上にタングステン膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタ
ン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する
三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデ
ン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合
金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極として機能する導電膜１３は、インジウム錫酸化物、酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物
、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用する
こともできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とする
こともできる。
窒化物絶縁膜１５は、窒化物絶縁膜２９と同様の材料を適宜用いることが可能である。
窒化物絶縁膜１５の厚さは、５ｎｍ以上１００ｎｍ以下、より好ましくは２０ｎｍ以上
８０ｎｍ以下とするとよい。
酸化物絶縁膜１７は、例えば酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸
化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物などを用いればよく、積層ま
たは単層で設ける。
また、酸化物絶縁膜１７として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加
されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアル
ミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−
ｋ材料を用いることでトランジスタのゲートリークを低減できる。
酸化物絶縁膜１７の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上
３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
窒化物絶縁膜１５及び酸化物絶縁膜１７はゲート絶縁膜として機能する。なお、窒化物
絶縁膜１５または酸化物絶縁膜１７の一方のみを、ゲート電極として機能する導電膜１３
及び酸化物半導体膜１９ａの間に設け、ゲート絶縁膜として機能させてもよい。
酸化物半導体膜１９ａは、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−
Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）を用いて形成す
る。
なお、酸化物半導体膜１９ａがＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和
を１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は、好ましくはＩｎが２５ａ
ｔｏｍｉｃ％より大きく、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａ
ｔｏｍｉｃ％より大きく、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜１９ａは、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以
上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半
導体を用いることで、トランジスタ１０２のオフ電流を低減することができる。
酸化物半導体膜１９ａの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１
００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体膜１９ａがＩｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、またはＮｄ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物膜を成膜するために用いるスパッタリ
ングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。
このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１
：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。
なお、成膜される酸化物半導体膜１９ａの原子数比はそれぞれ、誤差として上記のスパッ
タリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む
。
酸化物半導体膜１９ａとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば
、酸化物半導体膜１９ａは、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１
×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好まし
くは１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、酸化物半導体膜１９ａのキャリア密度や不純
物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとする
ことが好ましい。
なお、酸化物半導体膜１９ａとして、不純物濃度が低く、欠陥準位密度の低い酸化物半
導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することがで
き好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）こ
とを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性
である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることがで
きる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタ
は、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが
少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位
密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質
的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１
０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電
圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータア
ナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる
。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の
変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体膜のト
ラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷の
ように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネ
ル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物として
は、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損が形成される。当該酸素欠
損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部
が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある
。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性
となりやすい。
このため、酸化物半導体膜１９ａは酸素欠損と共に、水素ができる限り低減されている
ことが好ましい。具体的には、酸化物半導体膜１９ａにおいて、二次イオン質量分析法（
ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により
得られる水素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１
９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０
１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さ
らに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体膜１９ａにおいて、第１４族元素の一つであるシリコンや炭素が含まれる
と、酸化物半導体膜１９ａにおいて酸素欠損が増加し、ｎ型化してしまう。このため、酸
化物半導体膜１９ａにおけるシリコンや炭素の濃度（二次イオン質量分析法により得られ
る濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ
／ｃｍ３以下とする。
また、酸化物半導体膜１９ａにおいて、二次イオン質量分析法により得られるアルカリ
金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましく
は２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、
酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増
大してしまうことがある。このため、酸化物半導体膜１９ａのアルカリ金属またはアルカ
リ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜１９ａに窒素が含まれていると、キャリアである電子が生じ、キ
ャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用
いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜にお
いて、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法
により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい
。
また、酸化物半導体膜１９ａは、例えば非単結晶構造でもよい。非単結晶構造は、例え
ば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ−Ｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、また
は非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、Ｃ
ＡＡＣ−ＯＳは最も欠陥準位密度が低い。
酸化物半導体膜１９ａは、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は
、例えば、原子配列が無秩序であり、結晶成分を有さない。
なお、酸化物半導体膜１９ａが、非晶質構造の領域、微結晶構造の領域、多結晶構造の
領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよ
い。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡ
ＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。ま
た、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡ
ＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合
がある。
導電性を有する膜１９ｂは、酸化物半導体膜１９ａと同時に形成された酸化物半導体膜
を加工して形成される。このため、導電性を有する膜１９ｂは、酸化物半導体膜１９ａと
同様の金属元素を有する膜である。すなわち、酸化物半導体となりうる材料を有する。ま
た、酸化物半導体膜１９ａと同様の結晶構造、または異なる結晶構造を有する膜である。
しかしながら、酸化物半導体膜１９ａと同時に形成された酸化物半導体膜に、不純物また
は酸素欠損を有せしめることで、導電性を有する膜１９ｂとなる。酸化物半導体膜に含ま
れる不純物としては、水素がある。なお、水素の代わりに不純物として、ホウ素、リン、
スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等が含まれていてもよ
い。
このため、酸化物半導体膜１９ａ及び導電性を有する膜１９ｂは共に、酸化物絶縁膜１
７上に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜１９ａと比較し
て、導電性を有する膜１９ｂの不純物濃度が高い。例えば、酸化物半導体膜１９ａに含ま
れる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏ
ｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５
×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３
以下であり、導電性を有する膜１９ｂに含まれる水素濃度は、８×１０１９ａｔｏｍｓ／
ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０
２０ａｔｏｍｓ／ｃｍ３以上である。また、酸化物半導体膜１９ａと比較して、導電性を
有する膜１９ｂに含まれる水素濃度は２倍、好ましくは１０倍以上である。
また、酸化物半導体膜１９ａと同時に形成された酸化物半導体膜をプラズマに曝すこと
により、酸化物半導体膜にダメージを与え、酸素欠損を形成することができる。例えば、
酸化物半導体膜上に、プラズマＣＶＤ法またはスパッタリング法で膜を成膜すると、酸化
物半導体膜がプラズマに曝され、酸素欠損が生成される。または、酸化物絶縁膜２３及び
酸化物絶縁膜２５を形成するためのエッチング処理において酸化物半導体膜がプラズマに
曝されることで、酸素欠損が生成される。または、酸化物半導体膜が、酸素及び水素の混
合ガス、水素、希ガス、アンモニア等のプラズマに曝されることで、酸素欠損が生成され
る。この結果、酸化物半導体膜は導電性が高くなり、導電性を有する膜１９ｂとなる。
即ち、導電性を有する膜１９ｂは、導電性の高い酸化物半導体膜ともいえる。また、導
電性を有する膜１９ｂは、導電性の高い金属酸化物膜ともいえる。
また、窒化物絶縁膜２９として、窒化シリコン膜を用いる場合、窒化シリコン膜は水素
を含む。このため、窒化物絶縁膜２９の水素が酸化物半導体膜１９ａと同時に形成された
酸化物半導体膜に拡散すると、該酸化物半導体膜において水素は酸素と結合し、キャリア
である電子が生成される。酸化物半導体膜に含まれる酸素欠損に、窒化シリコン膜に含ま
れる水素が入ることで、キャリアである電子が生成される。これらの結果、酸化物半導体
膜は導電性が高くなり、導電性を有する膜１９ｂとなる。
酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り
伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり、
導電体化する。導電体化された酸化物半導体を酸化物導電体ということができる。すなわ
ち、導電性を有する膜１９ｂは、酸化物導電体膜で形成されるということができる。一般
に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する
。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したが
って、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の
透光性を有する。
導電性を有する膜１９ｂは、酸化物半導体膜１９ａより抵抗率が低い。導電性を有する
膜１９ｂの抵抗率が、酸化物半導体膜１９ａの抵抗率の１×１０−８倍以上１×１０−１
倍未満であることが好ましく、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満
、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であると
よい。
一対の電極として機能する導電膜２１ａ、２１ｂは、アルミニウム、チタン、クロム、
ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタング
ステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造とし
て用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウ
ム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−
マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積
層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタ
ン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し
、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または
窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム
膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する
三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を
用いてもよい。
酸化物絶縁膜２３または酸化物絶縁膜２５として、化学量論的組成を満たす酸素よりも
多くの酸素を含む酸化物絶縁膜を用いることが好ましい。ここでは、酸化物絶縁膜２３と
して、酸素を透過する酸化物絶縁膜を形成し、酸化物絶縁膜２５として、化学量論的組成
を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成する。
酸化物絶縁膜２３は、酸素を透過する酸化物絶縁膜である。このため、酸化物絶縁膜２
３上に設けられる、酸化物絶縁膜２５から脱離する酸素を、酸化物絶縁膜２３を介して酸
化物半導体膜１９ａに移動させることができる。また、酸化物絶縁膜２３は、後に形成す
る酸化物絶縁膜２５を形成する際の、酸化物半導体膜１９ａへのダメージ緩和膜としても
機能する。
酸化物絶縁膜２３としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上
５０ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。なお、本
明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量
が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が
多い膜を指す。
また、酸化物絶縁膜２３と酸化物半導体膜１９ａとの界面における欠陥量が少ないこと
が好ましく、代表的には、ＥＳＲ測定により、酸化物半導体膜１９ａの欠陥に由来するｇ
値が１．８９以上１．９６以下に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃ
ｍ３以下、さらには検出下限以下であることが好ましい。
なお、酸化物絶縁膜２３においては、外部から酸化物絶縁膜２３に入った酸素が全て酸
化物絶縁膜２３の外部に移動する場合がある。または、外部から酸化物絶縁膜２３に入っ
た酸素の一部が、酸化物絶縁膜２３にとどまる場合もある。また、外部から酸化物絶縁膜
２３に酸素が入ると共に、酸化物絶縁膜２３に含まれる酸素が酸化物絶縁膜２３の外部へ
移動することで、酸化物絶縁膜２３において酸素の移動が生じる場合もある。
酸化物絶縁膜２３に接するように酸化物絶縁膜２５が形成されている。ここでは、酸化
物絶縁膜２５は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用
いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加
熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸
化物絶縁膜は、ＴＤＳ分析において、表面温度が１００℃以上７００℃以下、または１０
０℃以上５００℃以下の加熱処理における酸素原子に換算しての酸素の脱離量が１．０×
１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上
である酸化物絶縁膜である。
酸化物絶縁膜２５としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ
以上４００ｎｍ以下の、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。
また、酸化物絶縁膜２３及び酸化物絶縁膜２５が積層された酸化物絶縁膜は、欠陥量が
少ないことが好ましい。欠陥の少ない酸化物絶縁膜は、１００Ｋ以下のＥＳＲで測定して
得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ
値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９
６６以下の第３のシグナルが観測される。また、ｇ値が２．０３７以上２．０３９以下乃
至１．９６４以上１．９６６以下であるスピンの密度が１×１０１８ｓｐｉｎｓ／ｃｍ３
未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／
ｃｍ３未満である。なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以
上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナ
ル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ
、ｘは０以上２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物
の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．
０３９以下乃至１．９６４以上１．９６６以下であるスピンの密度が少ないほど、酸化物
絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
なお、ここでは、酸化物半導体膜１９ａと金属酸化物膜２７の間に複数の酸化物絶縁膜
２３、２５を設けたが、酸化物絶縁膜２３または酸化物絶縁膜２５の一方のみ設けてもよ
い。
酸化物絶縁膜２５上に金属酸化物膜２７が設けられるため、酸化物絶縁膜２５に含まれ
る酸素が、外部に移動しにくくなる。この結果、酸化物絶縁膜２５に含まれる酸素が効率
よく酸化物半導体膜１９ａに移動し、酸化物半導体膜に含まれる酸素欠損量を低減するこ
とができる。
窒化物絶縁膜１５及び窒化物絶縁膜２９の内側に、酸化物半導体膜１９ａ及び酸化物絶
縁膜２３、２５が設けられている。このため、外部から酸化物半導体膜１９ａへの水、さ
らには水素の移動を低減することができる。
導電膜３１は、透光性を有する導電膜を用いる。透光性を有する導電膜は、酸化タング
ステンを含むインジウム酸化物膜、酸化タングステンを含むインジウム亜鉛酸化物膜、酸
化チタンを含むインジウム酸化物膜、酸化チタンを含むインジウム錫酸化物膜、インジウ
ム錫酸化物（以下、ＩＴＯと示す。）膜、インジウム亜鉛酸化物膜、酸化ケイ素を添加し
たインジウム錫酸化物膜等がある。
なお、導電膜３１は、くし歯形状や、スリット３１ｂを有する形状にしてもよい。その
場合の断面図を図２９に示す。導電膜３１をこのようなレイアウトとすることにより、Ｉ
ＰＳモードやＦＦＳモードで液晶を駆動することが出来る。一例として、導電膜３１にス
リット３１ｂを設けた場合の上面図を図３０に示す。また、導電膜３１のレイアウト形状
に応じて、ＶＡモードで液晶を駆動することもできる。
次に、図３に示すトランジスタ１０２及び容量素子１０５の作製方法について、図４乃
至図７を用いて説明する。
図４（Ａ）に示すように、基板１１上に導電膜１３となる導電膜１２を形成する。導電
膜は、スパッタリング法、ＣＶＤ法、蒸着法等により形成する。
ここでは、基板１１としてガラス基板を用いる。また、導電膜１２として、厚さ１００
ｎｍのタングステン膜をスパッタリング法により形成する。
次に、導電膜１２上に、第１のフォトマスクを用いたフォトリソグラフィ工程によりマ
スクを形成する。次に、該マスクを用いて導電膜１２の一部をエッチングして、図４（Ｂ
）に示すように、ゲート電極として機能する導電膜１３を形成する。この後、マスクを除
去する。
なお、ゲート電極として機能する導電膜１３は、上記形成方法の代わりに、電解メッキ
法、印刷法、インクジェット法等で形成してもよい。
ここでは、ドライエッチング法によりタングステン膜をエッチングして、ゲート電極と
して機能する導電膜１３を形成する。
次に、図４（Ｃ）に示すように、ゲート電極として機能する導電膜１３上に、窒化物絶
縁膜１５と、後に酸化物絶縁膜１７となる酸化物絶縁膜１６を形成する。次に、酸化物絶
縁膜１６上に、後に酸化物半導体膜１９ａ、導電性を有する膜１９ｂとなる酸化物半導体
膜１８を形成する。
窒化物絶縁膜１５及び酸化物絶縁膜１６は、スパッタリング法、ＣＶＤ法、蒸着法等で
形成する。
ここでは、シラン、窒素、及びアンモニアを原料ガスとしたプラズマＣＶＤ法を用いて
、窒化物絶縁膜１５として、厚さ３００ｎｍの窒化シリコン膜を形成する。
酸化物絶縁膜１６として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコ
ン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等がある。
酸化物絶縁膜１６として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏ
ｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成
することができる。
ここでは、シラン及び一酸化二窒素を原料ガスとしたプラズマＣＶＤ法を用いて、酸化
物絶縁膜１６として、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。
酸化物半導体膜１８は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザー
アブレーション法等を用いて形成することができる。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源
装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素ガス、希ガス及び酸素の
混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素の
ガス比を高めることで、後述するＣＡＡＣ−ＯＳが形成されやすいため好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい
。
高純度真性または実質的に高純度真性である酸化物半導体膜を得るためには、チャンバ
ー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスと
して用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、
より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガス
を用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができ
る。
ここでは、Ｉｎ−Ｇａ−Ｚｎ酸化物（以下、ＩＧＺＯと示す。）ターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝１：１：１）を用いたスパッタリング法により、酸化物半導体膜として厚さ３
５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する。
次に、酸化物半導体膜１８上に、第２のフォトマスクを用いたフォトリソグラフィ工程
によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングするこ
とで、図４（Ｄ）に示すような、素子分離された酸化物半導体膜１９ａ、１９ｃを形成す
る。この後、マスクを除去する。
ここでは、酸化物半導体膜上にマスクを形成し、ウエットエッチング法により酸化物半
導体膜１８の一部を選択的にエッチングすることで、酸化物半導体膜１９ａ、１９ｃを形
成する。
次に、図５（Ａ）に示すように、のちに導電膜２１ａ、２１ｂ、２１ｃとなる導電膜２
０を形成する。
導電膜２０は、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成する。
ここでは、厚さ５０ｎｍのタングステン膜及び厚さ３００ｎｍの銅膜を順にスパッタリ
ング法により積層する。
次に、導電膜２０上に第３のフォトマスクを用いたフォトリソグラフィ工程によりマス
クを形成する。次に、該マスクを用いて導電膜２０をエッチングして、図５（Ｂ）に示す
ように、一対の電極として機能する導電膜２１ａ、２１ｂと、容量線として機能する導電
膜２１ｃとを形成する。この後、マスクを除去する。
ここでは、銅膜上にフォトリソグラフィ工程によりマスクを形成する。次に、当該マス
クを用いてタングステン膜及び銅膜をエッチングして、導電膜２１ａ、２１ｂ、２１ｃを
形成する。なお、ウエットエッチング法を用いて銅膜をエッチングする。次に、ＳＦ６を
用いたドライエッチング法により、タングステン膜をエッチングすることで、該エッチン
グにおいて、銅膜の表面にフッ化物が形成される。該フッ化物により、銅膜からの銅元素
の拡散が低減され、酸化物半導体膜１９ａにおける銅濃度を低減することができる。
次に、図５（Ｃ）に示すように、酸化物半導体膜１９ａ、１９ｃ、及び導電膜２１ａ、
２１ｂ、２１ｃ上に、後に酸化物絶縁膜２３となる酸化物絶縁膜２２、及び後に酸化物絶
縁膜２５となる酸化物絶縁膜２４を形成する。
なお、酸化物絶縁膜２２を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜２
４を形成することが好ましい。酸化物絶縁膜２２を形成した後、大気開放せず、原料ガス
の流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜２４を連続的
に形成することで、酸化物絶縁膜２２及び酸化物絶縁膜２４における界面の大気成分由来
の不純物濃度を低減することができると共に、酸化物絶縁膜２４に含まれる酸素を酸化物
半導体膜１９ａに移動させることが可能であり、酸化物半導体膜１９ａの酸素欠損量を低
減することができる。
酸化物絶縁膜２２としては、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内にお
ける圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以
下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜
または酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜２２の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等がある。
上記条件を用いることで、酸化物絶縁膜２２として酸素を透過する酸化物絶縁膜を形成
することができる。また、酸化物絶縁膜２２を設けることで、後に形成する酸化物絶縁膜
２５の形成工程において、酸化物半導体膜１９ａへのダメージ低減が可能である。
なお、酸化物絶縁膜２２は、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内にお
ける圧力を１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力
を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができ
る。
当該成膜条件において、基板温度を上記温度とすることで、シリコン及び酸素の結合力
が強くなる。この結果、酸化物絶縁膜２２として、酸素が透過し、緻密であり、且つ硬い
酸化物絶縁膜、代表的には、２５℃において０．５重量％のフッ酸を用いた場合のエッチ
ング速度が１０ｎｍ／分以下、好ましくは８ｎｍ／分以下である酸化シリコン膜または酸
化窒化シリコン膜を形成することができる。
また、加熱をしながら酸化物絶縁膜２２を形成するため、当該工程において酸化物半導
体膜１９ａに含まれる水素、水等を脱離させることができる。酸化物半導体膜１９ａに含
まれる水素は、プラズマ中で発生した酸素ラジカルと結合し、水となる。酸化物絶縁膜２
２の成膜工程において基板が加熱されているため、酸素及び水素の結合により生成された
水は、酸化物半導体膜から脱離する。即ち、プラズマＣＶＤ法によって酸化物絶縁膜２２
を形成することで、酸化物半導体膜１９ａに含まれる水及び水素の含有量を低減すること
ができる。
また、酸化物絶縁膜２２を形成する工程において加熱するため、酸化物半導体膜１９ａ
が露出された状態での加熱時間が少なく、加熱処理による酸化物半導体膜からの酸素の脱
離量を低減することができる。即ち、酸化物半導体膜中に含まれる酸素欠損量を低減する
ことができる。
ここでは、酸化物絶縁膜２２として、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃ
ｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃と
し、２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を平行平板電極に供給
したプラズマＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当該条件
により、酸素が透過する酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜２４としては、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持
し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下
、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０
．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上
０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化
窒化シリコン膜を形成する。
酸化物絶縁膜２４の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等がある。
酸化物絶縁膜２４の成膜条件として、上記圧力の処理室において上記パワー密度の高周
波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増
加し、原料ガスの酸化が進むため、酸化物絶縁膜２４中における酸素含有量が化学量論比
よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結
合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化
学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸
化物絶縁膜を形成することができる。また、酸化物半導体膜１９ａ上に酸化物絶縁膜２２
が設けられている。このため、酸化物絶縁膜２４の形成工程において、酸化物絶縁膜２２
が酸化物半導体膜１９ａの保護膜となる。この結果、酸化物半導体膜１９ａへのダメージ
を低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜２４を形成することが
できる。
ここでは、酸化物絶縁膜２４として、流量２００ｓｃｃｍのシラン及び流量４０００ｓ
ｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃
とし、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの高周波電力を平行平板電極に
供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。な
お、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ
装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．２５Ｗ
／ｃｍ２である。
また、一対の電極として機能する導電膜２１ａ、２１ｂを形成する際、導電膜のエッチ
ングによって、酸化物半導体膜１９ａはダメージを受け、酸化物半導体膜１９ａのバック
チャネル（酸化物半導体膜１９ａにおいて、ゲート電極として機能する導電膜１３と対向
する面と反対側の面）側に酸素欠損が生じる。しかし、酸化物絶縁膜２４に化学量論的組
成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によっ
て当該バックチャネル側に生じた酸素欠損を修復することができる。これにより、酸化物
半導体膜１９ａに含まれる欠陥を低減することができるため、トランジスタ１０２の信頼
性を向上させることができる。
次に、酸化物絶縁膜２４上に、第４のフォトマスクを用いたフォトリソグラフィ工程に
よりマスクを形成する。次に、該マスクを用いて酸化物絶縁膜２２及び酸化物絶縁膜２４
の一部をエッチングして、図５（Ｄ）に示すように、酸化物絶縁膜２３及び酸化物絶縁膜
２５を形成する。この後、マスクを除去する。
当該工程において、ドライエッチング法により、酸化物絶縁膜２２及び酸化物絶縁膜２
４をエッチングすることが好ましい。この結果、酸化物半導体膜１９ｃはエッチング処理
においてプラズマに曝されるため、酸化物半導体膜１９ｃの酸素欠損を増加させることが
可能である。
なお、Ａ−Ｂの断面図に示すように、チャネル長方向において、酸化物半導体膜１９ａ
の外側に酸化物絶縁膜２３及び酸化物絶縁膜２５の端部が位置するように、また、Ｃ−Ｄ
の断面図に示すように、チャネル幅方向において、酸化物半導体膜１９ａの外側に酸化物
絶縁膜２３及び酸化物絶縁膜２５の端部が位置するように、酸化物絶縁膜２２及び酸化物
絶縁膜２４をそれぞれエッチングする。この結果、分離された酸化物絶縁膜２３及び酸化
物絶縁膜２５を形成することができる。なお、酸化物絶縁膜２２及び酸化物絶縁膜２４の
エッチングと共に、酸化物絶縁膜１６の一部もエッチングされ、酸化物絶縁膜１７が形成
される。この結果、窒化物絶縁膜１５が露出する。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下
、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐ
ｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）
の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水
等が含まれないことが好ましい。
当該加熱処理により、酸化物絶縁膜２５に含まれる酸素の一部を酸化物半導体膜１９ａ
に移動させ、酸化物半導体膜１９ａに含まれる酸素欠損量を低減することができる。
また、酸化物絶縁膜２３及び酸化物絶縁膜２５に水、水素等が含まれる場合、窒化物絶
縁膜２９を形成した後に、加熱処理を行うと、酸化物絶縁膜２３及び酸化物絶縁膜２５に
含まれる水、水素等が、酸化物半導体膜１９ａに移動し、酸化物半導体膜１９ａに欠陥が
生じてしまう。しかしながら、当該加熱により、酸化物絶縁膜２３及び酸化物絶縁膜２５
に含まれる水、水素等を脱離させることが可能であり、トランジスタ１０２の電気特性の
ばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。
なお、加熱しながら酸化物絶縁膜２４を、酸化物絶縁膜２２上に形成することで、酸化
物半導体膜１９ａに酸素を移動させ、酸化物半導体膜１９ａに含まれる酸素欠損を低減す
ることが可能であるため、当該加熱処理を行わなくともよい。
また、当該加熱処理は、図５（Ｃ）に示す酸化物絶縁膜２２及び酸化物絶縁膜２４を形
成した後に行ってもよいが、図５（Ｄ）に示す酸化物絶縁膜２３及び酸化物絶縁膜２５を
形成した後の加熱処理の方が、酸化物半導体膜１９ｃへの酸素の移動が生じないと共に、
酸化物半導体膜１９ｃが露出されているため酸化物半導体膜１９ｃから酸素が脱離し、酸
素欠損が形成される。この結果、のちに形成される導電性を有する膜１９ｂの導電性をよ
り高めることが可能であるため、好ましい。
ここでは、窒素及び酸素の混合ガス雰囲気で、３５０℃、１時間の加熱処理を行う。
次に、図６（Ａ）に示すように、窒化物絶縁膜１５、酸化物半導体膜１９ｃ、酸化物絶
縁膜１７、酸化物絶縁膜２３、酸化物絶縁膜２５、一対の電極として機能する導電膜２１
ａ、２１ｂ、導電膜２１ｃ上に、金属膜２６を形成する。
金属膜２６は、酸化されることで、透光性を有し、且つ酸素の透過性が低い金属酸化物
膜となる金属膜または窒化金属膜を用いることが好ましく、代表的には、アルミニウム、
ガリウム、イットリウム、ハフニウム、チタン、タンタル、窒化タンタル等を用いる。ま
た、金属膜２６は、スパッタリング法、蒸着法等により形成する。
金属膜２６の厚さは、０．５ｎｍ以上５０ｎｍ以下、平均膜厚が２ｎｍ以上１０ｎｍ以
下であることが好ましい。金属膜２６を上記厚さとすることで、後の酸素導入処理におい
て、金属膜２６のすべてを酸化することができる。なお、当該工程において、酸化物絶縁
膜２３及び酸化物絶縁膜２５の一以上に酸素を導入することができる。
次に、金属膜２６に酸素Ｏ＊を導入して、金属膜２６を酸化することで、図６（Ｂ）に
示すように、金属酸化物膜２６ａを形成する。例えば、金属膜２６としてアルミニウムを
用いると、金属酸化物膜２６ａとしては、酸化アルミニウム膜が形成される。なお、この
とき、酸素と共に窒素を導入し、金属酸化窒化物膜を形成してもよい。
金属膜２６に酸素を導入する方法としては、イオン注入法、イオンドーピング法、プラ
ズマ処理等を用いることができる。また、酸素の導入は、基板１１の全面を一度に処理し
てもよいし、例えば、線状のイオンビームを用いてもよい。線状のイオンビームを用いる
場合には、基板１１またはイオンビームを相対的に移動（スキャン）させることで、金属
膜２６全面に酸素を導入することができる。また、酸素の導入処理は、加熱をしながら行
ってもよい。
また、金属膜２６に導入される酸素の代表例としては、酸素ラジカル、オゾン、酸素原
子イオン等がある。また、酸素は、酸素を含むガスによって生成することが可能であり、
酸素を含むガスの代表例としては、酸素ガス、一酸化二窒素ガス、二酸化窒素ガス、オゾ
ンガス、水蒸気、酸素及び水素の混合ガス等がある。なお、上記酸素を含むガスと共に、
窒素、希ガス等の不活性ガスを導入してもよい。
なお、イオン注入法で酸素の導入を行う場合、酸素のドーズ量は１×１０１３ｉｏｎｓ
／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすることが好ましい。このようなドー
ズ量とすることで、酸化物絶縁膜２３または酸化物絶縁膜２５において、さらに酸素の含
有量を高めることができる。
また、プラズマ処理で酸素の導入を行う場合は、酸素プラズマ中の酸素を金属膜２６に
導入する。プラズマ処理での酸素の導入は、プラズマＣＶＤ装置、ドライエッチング装置
等のプラズマ処理装置を用いることができる。また、プラズマ処理装置を用いる場合、基
板１１が搭載される支持台または電極にバイアスを印加することが好ましい。この結果、
エネルギーを有する酸素、代表的には酸素分子イオン、酸素原子イオン等を基板１１側に
引き寄せることが可能であり、金属膜２６への酸素導入量をより増加させることができる
。
また、プラズマ処理で酸素の導入を行う場合、μ波で酸素を励起し、高密度な酸素プラ
ズマを発生させることで、金属膜２６の酸化を促し、緻密な金属酸化物膜２６ａを形成す
るとともに、酸化物絶縁膜２３及び酸化物絶縁膜２５の一以上への酸素導入量を増加させ
ることができる。なお、μ波で酸素を励起し、高密度な酸素プラズマを発生させる場合、
酸素の導入は、酸化物半導体膜１９ａ、酸化物半導体膜１９ｃ、酸化物絶縁膜２３、及び
酸化物絶縁膜２５から酸素が脱離されない温度、代表的には２５０℃以下、好ましくは２
００℃以下で行うことが好ましい。
なお、プラズマ処理で金属膜２６に酸素の導入を行うことで、スループットを向上させ
ることができる。
基板１１上に形成された金属膜２６に酸素を導入することで、金属酸化物膜２６ａを形
成するため、金属酸化物膜２６ａの形成工程において、パーティクルの発生を防ぐことが
可能であり、歩留まりを高めることが可能である。また、スパッタリング法を用いて金属
膜を形成した後、該金属膜に酸素を導入することで金属酸化物膜を形成するため、量産性
が高まるとともに、大面積基板を用いて半導体装置を作製することが可能である。
この後、加熱処理を行ってもよい。当該加熱処理により、金属酸化物膜２６ａの金属原
子と酸素の結合をより強固にすることが可能であり、後の加熱処理において、酸化物絶縁
膜２２及び酸化物絶縁膜２４からの酸素脱離を抑制することができる。このときの加熱温
度は３００℃以上５００℃以下、好ましくは４００℃以上４５０℃以下とする。
次に、図６（Ｂ）に示すように、金属酸化物膜２６ａ上に、後に窒化物絶縁膜２９とな
る窒化物絶縁膜２８を形成する。
窒化物絶縁膜２８は、スパッタリング法、ＣＶＤ法等により形成する。
また、酸化物半導体膜１９ｃが、導電性を有する膜１９ｂとなる。なお、窒化物絶縁膜
２８として、プラズマＣＶＤ法により窒化シリコン膜を形成すると、窒化シリコン膜に含
まれる水素が酸化物半導体膜１９ｃに拡散するため、より導電性を有する膜１９ｂを形成
することができる。
ここでは、プラズマＣＶＤ装置の処理室に、流量５０ｓｃｃｍのシラン、流量５０００
ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を
１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００
Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により窒化物絶縁膜２８とし
て、厚さ５０ｎｍの窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が
６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積
あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４０
０℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下
とする。なお、当該加熱処理において、酸化物絶縁膜２３及び酸化物絶縁膜２５上に金属
酸化物膜２７が設けられているため、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれ
る酸素を効率よく酸化物半導体膜１９ａへ移動させ、酸化物半導体膜１９ａの酸素欠損を
低減することができる。この結果、しきい値電圧のマイナスシフトを低減することができ
る。また、しきい値電圧の変動量を低減することができる。
また、当該加熱処理において、窒化物絶縁膜２８に水素が含まれる場合、窒化物絶縁膜
２８に含まれる水素が導電性を有する膜１９ｂに移動し、導電性を有する膜１９ｂの導電
性がさらに高まるため好ましい。
次に、窒化物絶縁膜２８上に第５のフォトマスクを用いたフォトリソグラフィ工程によ
りマスクを形成した後、該マスクを用いて、金属酸化物膜２６ａおよび窒化物絶縁膜２８
をエッチングして、図６（Ｃ）に示すように、開口部４１を有する金属酸化物膜２７及び
窒化物絶縁膜２９を形成する。
次に、図７（Ａ）に示すように、導電膜２１ｂ及び窒化物絶縁膜２９上に、後に導電膜
３１となる導電膜３０を形成する。
導電膜３０は、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成する。
次に、導電膜３０上に、第６のフォトマスクを用いたフォトリソグラフィ工程によりマ
スクを形成する。次に、該マスクを用いて導電膜３０の一部をエッチングして、図７（Ｂ
）に示すように、導電膜３１を形成する。この後、マスクを除去する。
以上の工程により、トランジスタ１０２を作製すると共に、容量素子１０５を作製する
ことができる。
本実施の形態では、金属膜を形成した後、該金属膜に酸素を導入することで金属酸化物
膜を形成するため、パーティクルの発生を防ぎつつ金属酸化物膜を形成することができる
。このため、歩留まり高く、半導体装置を作製することができる。
また、実施の形態に示すトランジスタは、化学量論的組成を満たす酸素よりも多くの酸
素を含む酸化物絶縁膜上に、酸素の透過性の低い金属酸化物膜を有するため、酸化物絶縁
膜に含まれる酸素が、外部に拡散することを防ぐことが可能である。この結果、酸化物絶
縁膜に含まれる酸素を効率よく酸化物半導体膜に移動させ、酸化物半導体膜に含まれる酸
素欠損量を低減することができる。
また、複数の窒化物絶縁膜の内側に、酸化物半導体膜が含まれる。このため、外部から
酸化物半導体膜への水、水素等の移動が、窒化物絶縁膜により妨げられる。この結果、酸
化物半導体膜に含まれる水、水素等の含有量を低減することができる。
以上のことから、ノーマリーオフ特性を有するトランジスタを作製することができる。
また、経時変化やストレス試験による、トランジスタの電気特性、代表的にはしきい値電
圧の変動量が低減されたトランジスタを作製することができる。
また、本実施の形態に示す半導体装置の素子基板は、トランジスタの酸化物半導体膜と
同時に、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜
を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新た
に導電膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光
性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくし
つつ、画素の開口率を高めることができる。
上記より、酸化物半導体膜を用いた半導体装置において電気特性が向上した半導体装置
を得ることができる。
＜変形例１＞
ここで、実施の形態１に示す金属酸化物膜２７の変形例について、図８を用いて説明す
る。
図８は、画素１０３の上面図であり、トランジスタ１０２の構成を破線で示し、金属酸
化物膜２７をハッチングを用いて示す。
図８（Ａ）に示すように、金属酸化物膜２７は、画素１０３全面に形成することができ
る。この結果、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素が外部に移動す
ることを防ぐことが可能である。この結果、酸化物半導体膜１９ａの酸素欠損を低減する
ことが可能である。
または、図８（Ｂ）に示すように、画素１０３において、分離された金属酸化物膜２７
ａ、２７ｂが形成されてもよい。図６（Ａ）に示す工程で形成する金属膜２６の膜厚を薄
くすることで、分離された金属酸化物膜２７ａ、２７ｂを形成することができる。または
、画素１０３全面に金属酸化物膜を形成した後、金属酸化物膜の一部を除去することで、
分離された金属酸化物膜２７ａ、２７ｂを形成することができる。
なお、分離された金属酸化物膜は、図８（Ｂ）に示す金属酸化物膜２７ｂのように、少
なくとも、トランジスタ１０２上に設けられることが好ましい。この結果、酸化物絶縁膜
２３または酸化物絶縁膜２５に含まれる酸素が外部に移動することを防ぐことが可能であ
る。この結果、酸化物半導体膜１９ａの酸素欠損を低減することが可能である。
また、分離された金属酸化物膜は、図８（Ｂ）に示す金属酸化物膜２７ａのように、容
量素子１０５となる領域全面に形成されることが好ましい。この結果、各容量素子１０５
の電荷容量のばらつきを低減することが可能である。
なお、ここでは、画素１０３の上面図を用いて金属酸化物膜２７を説明したが、駆動回
路上でも同様の形状の金属酸化物膜を形成することが可能である。
＜変形例２＞
実施の形態１に示す半導体装置の変形例を図９に示す。
図９に示す半導体装置は、図３に示す半導体装置と比較して、金属酸化物膜２７及び窒
化物絶縁膜２９の形成順序が異なる。すなわち、窒化物絶縁膜１５、酸化物絶縁膜１７、
導電性を有する膜１９ｂ、一対の電極として機能する導電膜２１ａ、２１ｂ、導電膜２１
ｃ、酸化物絶縁膜２３、及び酸化物絶縁膜２５上に窒化物絶縁膜２９が形成され、窒化物
絶縁膜２９上に金属酸化物膜２７が形成される。また、画素電極として機能する導電膜３
１は、金属酸化物膜２７上に形成される。
図９に示す半導体装置において、容量素子１０５に含まれる導電性を有する膜１９ｂは
、窒化物絶縁膜２９と接する。また、導電性を有する膜１９ｂと金属酸化物膜２７の間に
、窒化物絶縁膜２９を有する。このため、金属酸化物膜２７を形成する工程において行わ
れる酸素導入工程において、導電性を有する膜１９ｂへの酸素導入量を低減できる。この
結果、導電性を有する膜１９ｂの導電性をさらに高めることができる。
また、金属酸化物膜２７を形成する工程において行われる酸素導入工程において、一対
の電極として機能する導電膜２１ａ、２１ｂ、及び導電膜２１ｃが窒化物絶縁膜２９に覆
われているため、一対の電極として機能する導電膜２１ａ、２１ｂ、及び導電膜２１ｃの
酸化を防ぐことが可能である。この結果、一対の電極として機能する導電膜２１ａ、２１
ｂ、及び導電膜２１ｃの抵抗値の増加を抑制することが可能である。
この結果、大面積基板を用いて形成される半導体装置において、配線遅延を低減するこ
とが可能である。
＜変形例３＞
実施の形態１に示す半導体装置の変形例を図１０に示す。
図１０に示す半導体装置は、図３に示す半導体装置と比較して、金属酸化物膜２７が基
板１１上全面に形成されず、トランジスタ１０２上にのみ形成されている点が異なる。
このような半導体装置は、図５（Ｃ）において、酸化物絶縁膜２４を形成したのち、図
６（Ａ）に示すような金属膜２６を形成する。次に、該金属膜２６に酸素を導入し、金属
酸化物膜２６ａを酸化物絶縁膜２４上に形成する。
次に、金属酸化物膜上に、フォトリソグラフィ工程によりマスクを形成した後、該マス
クを用いて、酸化物絶縁膜２２、酸化物絶縁膜２４、及び金属酸化物膜２６ａをエッチン
グすることで、図１０に示すような、酸化物絶縁膜２３、酸化物絶縁膜２５、及び金属酸
化物膜２７を形成することができる。
こののち、窒化物絶縁膜２９、導電膜３１を形成する。
図１０に示す半導体装置において、トランジスタ１０２上に金属酸化物膜２７が形成さ
れるため、酸化物半導体膜１９ａに含まれる酸素欠損を低減することが可能である。この
結果、酸化物絶縁膜に含まれる酸素を効率よく酸化物半導体膜に移動させ、酸化物半導体
膜に含まれる酸素欠損量を低減することができる。
＜変形例４＞
実施の形態１に示す半導体装置の変形例を図１１に示す。
図１１に示す半導体装置は、図３に示す半導体装置と比較して、酸化物絶縁膜２５が形
成されていない点が異なる。なお、ここでは、酸化物絶縁膜２５が化学量論的組成を満た
す酸素よりも多くの酸素を含む酸化物絶縁膜で形成される、として説明する。
このような半導体装置は、図５（Ｃ）において、酸化物絶縁膜２２を形成したのち、酸
化物絶縁膜２２上に、フォトリソグラフィ工程によりマスクを形成する。次に、該マスク
を用いて、酸化物絶縁膜２２をエッチングすることで、図５（Ｄ）に示すような酸化物絶
縁膜２３を形成することができる。次に、図６（Ａ）以降の工程を経て、金属酸化物膜２
７、窒化物絶縁膜２９、導電膜３１を形成する。
図１１に示す半導体装置において、酸化物絶縁膜２３上に化学量論的組成を満たす酸素
よりも多くの酸素を含む酸化物絶縁膜が形成されない。しかしながら、金属酸化物膜２７
を形成する工程における、金属膜２６に酸素を導入する工程において、金属膜２６と同様
に、酸化物絶縁膜２３に酸素を導入することが可能である。この結果、酸化物絶縁膜２３
に導入された酸素を酸化物半導体膜１９ａに移動させることで、酸化物半導体膜１９ａの
酸素欠損を低減することが可能である。また、酸化物半導体膜１９ａが金属酸化物膜２７
と接すると、界面に欠陥準位が形成されるが、本変形例では酸化物半導体膜１９ａ上に酸
化物絶縁膜２３が形成されるため、界面における欠陥準位を低減することができる。この
結果、トランジスタのしきい値電圧の変動を低減することが可能である。
＜変形例５＞
実施の形態１に示す半導体装置の変形例を図１２に示す。
ここでは、図３に示す半導体装置と比較して、酸化物半導体膜の欠陥量をさらに低減す
ることが可能なトランジスタを有する半導体装置について図面を参照して説明する。本変
形例で説明するトランジスタは、図３に示す半導体装置と比較して、酸化物半導体膜を複
数有する多層膜が設けられている点が異なる。
図１２に、半導体装置が有する素子基板の断面図を示す。図１２は、図２の一点鎖線Ａ
−Ｂ、Ｃ−Ｄ間の断面図である。
図１２（Ａ）に示すトランジスタ１０２ａは、窒化物絶縁膜１５及び酸化物絶縁膜１７
を介して、ゲート電極として機能する導電膜１３と重なる多層膜３７ａと、多層膜３７ａ
に接する一対の電極として機能する導電膜２１ａ、２１ｂとを有する。また、窒化物絶縁
膜１５及び酸化物絶縁膜１７、多層膜３７ａ、及び一対の電極として機能する導電膜２１
ａ、２１ｂ上には、酸化物絶縁膜２３、酸化物絶縁膜２５、金属酸化物膜２７、及び窒化
物絶縁膜２９が形成される。
図１２（Ａ）に示す容量素子１０５ｂは、酸化物絶縁膜１７上に形成される多層膜３７
ｂと、多層膜３７ｂに接する金属酸化物膜２７と、金属酸化物膜２７に接する窒化物絶縁
膜２９と、窒化物絶縁膜２９に接する導電膜３１とを有する。また、多層膜３７ｂは、容
量配線として機能する導電膜２１ｃと接する。
本実施の形態に示すトランジスタ１０２ｂにおいて、多層膜３７ａは、酸化物半導体膜
１９ａ及び酸化物半導体膜３９ａを有する。即ち、多層膜３７ａは２層構造である。また
、酸化物半導体膜１９ａの一部がチャネル領域として機能する。また、酸化物半導体膜３
９ａに接するように、酸化物絶縁膜２３が形成されており、酸化物絶縁膜２３に接するよ
うに酸化物絶縁膜２５が形成されている。即ち、酸化物半導体膜１９ａと酸化物絶縁膜２
３との間に、酸化物半導体膜３９ａが設けられている。
酸化物半導体膜３９ａは、酸化物半導体膜１９ａを構成する元素の一種以上から構成さ
れる酸化物膜である。このため、酸化物半導体膜１９ａと酸化物半導体膜３９ａとの界面
において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害さ
れないため、トランジスタの電界効果移動度が高くなる。
酸化物半導体膜３９ａは、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉ
ｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）であり、
且つ酸化物半導体膜１９ａよりも伝導帯の下端のエネルギーが真空準位に近く、代表的に
は、酸化物半導体膜３９ａの伝導帯の下端のエネルギーと、酸化物半導体膜１９ａの伝導
帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上
、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．
４ｅＶ以下である。即ち、酸化物半導体膜３９ａの電子親和力と、酸化物半導体膜１９ａ
の電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または
０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以
下である。
酸化物半導体膜３９ａは、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くな
るため好ましい。
酸化物半導体膜３９ａとして、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄをＩｎ
より高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物半導体
膜３９ａのエネルギーギャップを大きくする。（２）酸化物半導体膜３９ａの電子親和力
を小さくする。（３）外部からの不純物の拡散を低減する。（４）酸化物半導体膜１９ａ
と比較して、絶縁性が高くなる。（５）Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ
は、酸素との結合力が強い金属元素であるため、酸素欠損が生じにくくなる。
酸化物半導体膜３９ａがＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和を１０
０ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏ
ｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉ
ｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
また、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａが、Ｉｎ−Ｍ−Ｚｎ酸化物膜（
Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１９ａ
と比較して、酸化物半導体膜３９ａに含まれるＭ（Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、
またはＮｄ）の原子数比が大きく、代表的には、酸化物半導体膜１９ａに含まれる上記原
子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子
数比である。
また、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａが、Ｉｎ−Ｍ−Ｚｎ酸化物膜（
Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜３９ａ
をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１９ａをＩｎ：Ｍ：
Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、
好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは、ｙ
１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／ｘ２
よりも３倍以上大きい。
酸化物半導体膜１９ａがＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ
、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１９ａを成膜するために用いるターゲット
において、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ
１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６
以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下と
することで、酸化物半導体膜１９ａとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ター
ゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ
：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
酸化物半導体膜３９ａがＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ
、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜３９ａを成膜するために用いるターゲット
において、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ
２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であ
ることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜３９
ａとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代
表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：
Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８等がある。
なお、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの原子数比はそれぞれ、誤差と
して上記の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜３９ａは、後に形成する酸化物絶縁膜２５を形成する際の、酸化物半導
体膜１９ａへのダメージ緩和膜としても機能する。
酸化物半導体膜３９ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５
０ｎｍとする。
また、酸化物半導体膜３９ａは、酸化物半導体膜１９ａと同様に、例えば非単結晶構造
でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ、多結晶構造、後述する微
結晶構造、または非晶質構造を含む。
酸化物半導体膜３９ａは、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は
、例えば、原子配列が無秩序であり、結晶成分を有さない。
なお、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａそれぞれにおいて、非晶質構造
の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、及び単結晶構造
の領域の二種以上を有する混合膜を構成してもよい。混合膜は、例えば、非晶質構造の領
域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の
いずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶
質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構
造の領域のいずれか二種以上が積層した積層構造を有する場合がある。
なお、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａは、各膜を単に積層するのでは
なく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構
造）が形成されるように作製する。すなわち、各膜の界面にトラップ中心や再結合中心の
ような欠陥準位を形成する不純物が存在しないような積層構造とする。仮に、積層された
酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの間に不純物が混在していると、エネル
ギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消
滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装
置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層するこ
とが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって
不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポン
プを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）することが好
ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャン
バー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好まし
い。
なお、多層膜３７ａの代わりに、図１２（Ｂ）に示すトランジスタ１０２ｃのように、
多層膜３８ａを有してもよい。
また、多層膜３７ｂの代わりに、図１２（Ｂ）に示す容量素子１０５ｃのように、多層
膜３８ｂを有してもよい。
多層膜３８ａは、酸化物半導体膜４９ａ、酸化物半導体膜１９ａ、及び酸化物半導体膜
３９ａを有する。多層膜３８ｂは、導電性を有する膜４９ｂ、導電性を有する膜１９ｂ、
及び導電性を有する膜３９ｂを有する。即ち、多層膜３８ａ、３８ｂは３層構造である。
また、多層膜３８ａにおいて、酸化物半導体膜１９ａがチャネル領域として機能する。
また、酸化物絶縁膜１７及び酸化物半導体膜４９ａが接する。即ち、酸化物絶縁膜１７
と酸化物半導体膜１９ａとの間に、酸化物半導体膜４９ａが設けられている。
また、多層膜３８ａ及び酸化物絶縁膜２３が接する。また、酸化物半導体膜３９ａ及び
酸化物絶縁膜２３が接する。即ち、酸化物半導体膜１９ａと酸化物絶縁膜２３との間に、
酸化物半導体膜３９ａが設けられている。
酸化物半導体膜４９ａは、酸化物半導体膜３９ａと同様の材料及び形成方法を適宜用い
ることができる。
酸化物半導体膜４９ａは、酸化物半導体膜１９ａより膜厚が小さいと好ましい。酸化物
半導体膜４９ａの厚さを１ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上３ｎｍ以下とする
ことで、トランジスタのしきい値電圧の変動量を低減することが可能である。
本実施の形態に示すトランジスタは、酸化物半導体膜１９ａ及び酸化物絶縁膜２３の間
に、酸化物半導体膜３９ａが設けられている。このため、酸化物半導体膜３９ａと酸化物
絶縁膜２３の間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラ
ップ準位と酸化物半導体膜１９ａとの間には隔たりがある。この結果、酸化物半導体膜１
９ａを流れる電子がトラップ準位に捕獲されにくく、トランジスタのオン電流を増大させ
ることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位
に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トラン
ジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１９ａとトラッ
プ準位との間に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可
能であり、しきい値電圧の変動を低減することができる。
また、酸化物半導体膜３９ａは、外部からの不純物を遮蔽することが可能であるため、
外部から酸化物半導体膜１９ａへ移動する不純物量を低減することが可能である。また、
酸化物半導体膜３９ａは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１９
ａにおける不純物濃度及び酸素欠損量を低減することが可能である。
また、酸化物絶縁膜１７と酸化物半導体膜１９ａとの間に、酸化物半導体膜４９ａが設
けられており、酸化物半導体膜１９ａと酸化物絶縁膜２３との間に、酸化物半導体膜３９
ａが設けられているため、酸化物半導体膜４９ａと酸化物半導体膜１９ａとの界面近傍に
おけるシリコンや炭素の濃度、酸化物半導体膜１９ａにおけるシリコンや炭素の濃度、ま
たは酸化物半導体膜３９ａと酸化物半導体膜１９ａとの界面近傍におけるシリコンや炭素
の濃度を低減することができる。
このような構造を有するトランジスタ１０２ｃは、酸化物半導体膜３２を含む多層膜３
８ａにおいて欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可能
であり、代表的には、オン電流の増大及び電界効果移動度の向上が可能である。また、ス
トレス試験の一例であるＢＴストレス試験及び光ＢＴストレス試験におけるしきい値電圧
の変動量が少なく、信頼性が高い。
＜トランジスタのバンド構造＞
次に、図１２（Ａ）に示すトランジスタ１０２ｂに設けられる多層膜３７ａ、及び図１
２（Ｂ）に示すトランジスタ１０２ｃに設けられる多層膜３８ａのバンド構造について、
図１３を用いて説明する。
ここでは、例として、酸化物半導体膜１９ａとしてエネルギーギャップが３．１５ｅＶ
であるＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物半導体膜３９ａとしてエネルギーギャップ
が３．５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用いる。エネルギーギャップは、分光エリ
プソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定する
ことができる。
酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの真空準位と価電子帯上端のエネルギ
ー差（イオン化ポテンシャルともいう。）は、それぞれ８ｅＶ及び８．２ｅＶである。な
お、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔ
ｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（Ｐ
ＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
したがって、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの真空準位と伝導帯下端
のエネルギー差（電子親和力ともいう。）は、それぞれ４．８５ｅＶ及び４．７ｅＶであ
った。
図１３（Ａ）は、多層膜３７ａのバンド構造の一部を模式的に示している。ここでは、
多層膜３７ａに酸化シリコン膜を接して設けた場合について説明する。なお、図１３（Ａ
）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物
半導体膜１９ａの伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体膜３９ａの伝
導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示
す。また、ＥｃＩ１は、図１２（Ａ）において、酸化物絶縁膜１７に相当し、ＥｃＩ２は
、図１２（Ａ）において、酸化物絶縁膜２３に相当する。
図１３（Ａ）に示すように、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａにおいて
、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化
するともいうことができる。これは、酸化物半導体膜３９ａは、酸化物半導体膜１９ａと
共通の元素を含み、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの間で、酸素が相互
に移動することで混合層が形成されるためであるということができる。
図１３（Ａ）より、多層膜３７ａの酸化物半導体膜１９ａがウェル（井戸）となり、多
層膜３７ａを用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１９ａに形成
されることがわかる。なお、多層膜３７ａは、伝導帯下端のエネルギーが連続的に変化し
ているため、酸化物半導体膜１９ａと酸化物半導体膜３９ａとが連続接合している、とも
いえる。
なお、図１３（Ａ）に示すように、酸化物半導体膜３９ａと、酸化物絶縁膜２３との界
面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物半導体
膜３９ａが設けられることにより、酸化物半導体膜１９ａと該トラップ準位とを遠ざける
ことができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導
体膜１９ａの電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ
準位に電子が捕獲されることで、酸化物絶縁膜界面にマイナスの電荷が生じ、トランジス
タのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２と
のエネルギー差を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジス
タのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
また、図１３（Ｂ）は、多層膜３７ａのバンド構造の一部を模式的に示し、図１３（Ａ
）に示すバンド構造の変形例である。ここでは、多層膜３７ａに酸化シリコン膜を接して
設けた場合について説明する。なお、図１３（Ｂ）に表すＥｃＩ１は酸化シリコン膜の伝
導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１９ａの伝導帯下端のエネルギ
ーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１
は、図１２（Ａ）において、酸化物絶縁膜１７に相当し、ＥｃＩ２は、図１２（Ａ）にお
いて、酸化物絶縁膜２３に相当する。
図１２（Ａ）に示すトランジスタにおいて、一対の電極として機能する導電膜２１ａ、
２１ｂの形成時に多層膜３７ａの上方、すなわち酸化物半導体膜３９ａがエッチングされ
る場合がある。一方、酸化物半導体膜１９ａの上面は、酸化物半導体膜３９ａの成膜時に
酸化物半導体膜１９ａと酸化物半導体膜３９ａの混合層が形成される場合がある。
例えば、酸化物半導体膜１９ａが、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ
−Ｇａ−Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ−Ｇａ−
Ｚｎ酸化物をスパッタリングターゲットに用いて成膜した酸化物半導体膜であり、酸化物
半導体膜３９ａが、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化
物、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、またはＩｎ
：Ｇａ：Ｚｎ＝１：３：６［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物をスパッタリングター
ゲットに用いて成膜した酸化物半導体膜である場合、酸化物半導体膜１９ａよりも酸化物
半導体膜３９ａのＧａの含有量が多いため、酸化物半導体膜１９ａの上面には、ＧａＯｘ
層または酸化物半導体膜１９ａよりもＧａを多く含む混合層が形成されうる。
したがって、酸化物半導体膜３９ａがエッチングされた場合においても、ＥｃＳ１のＥ
ｃＩ２側の伝導帯下端のエネルギーが高くなり、図１３（Ｂ）に示すバンド構造のように
なる場合がある。
図１３（Ｂ）に示すバンド構造のようになる場合、チャネル領域の断面観察時において
、多層膜３７ａは、酸化物半導体膜１９ａのみと見かけ上観察される場合がある。しかし
ながら、実質的には、酸化物半導体膜１９ａ上には、酸化物半導体膜１９ａよりもＧａを
多く含む混合層が形成されているため、該混合層を１．５番目の層として、捉えることが
できる。なお、該混合層は、例えば、ＥＤＸ分析等によって、多層膜３７ａに含有する元
素を測定した場合、酸化物半導体膜１９ａの上方の組成を分析することで確認することが
できる。例えば、酸化物半導体膜１９ａの上方の組成が、酸化物半導体膜１９ａ中の組成
よりもＧａの含有量が多い構成となることで確認することができる。
図１３（Ｃ）は、多層膜３８ａのバンド構造の一部を模式的に示している。ここでは、
多層膜３８ａに酸化シリコン膜を接して設けた場合について説明する。なお、図１３（Ｃ
）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物
半導体膜１９ａの伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体膜３９ａの伝
導帯下端のエネルギーを示し、ＥｃＳ３は酸化物半導体膜４９ａの伝導帯下端のエネルギ
ーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１
は、図１２（Ｂ）において、酸化物絶縁膜１７に相当し、ＥｃＩ２は、図１２（Ｂ）にお
いて、酸化物絶縁膜２３に相当する。
図１３（Ｃ）に示すように、酸化物半導体膜４９ａ、酸化物半導体膜１９ａ、及び酸化
物半導体膜３９ａにおいて、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。
換言すると、連続的に変化するともいうことができる。これは、酸化物半導体膜４９ａお
よび３９ａは、酸化物半導体膜１９ａと共通の元素を含み、酸化物半導体膜１９ａ及び酸
化物半導体膜４９ａの間で、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの間で、酸
素が相互に移動することで混合層が形成されるためであるということができる。
図１３（Ｃ）より、多層膜３８ａの酸化物半導体膜１９ａがウェル（井戸）となり、多
層膜３８ａを用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１９ａに形成
されることがわかる。なお、多層膜３８ａは、伝導帯下端のエネルギーが連続的に変化し
ているため、酸化物半導体膜４９ａと、酸化物半導体膜１９ａと、酸化物半導体膜３９ａ
とが連続接合している、ともいえる。
なお、酸化物絶縁膜１７、酸化物半導体膜１９ａ、及び酸化物絶縁膜２３が順に積層さ
れる場合、酸化物半導体膜１９ａと、酸化物絶縁膜２３との界面近傍、酸化物半導体膜１
９ａと、酸化物絶縁膜１７との界面近傍には、不純物や欠陥に起因したトラップ準位が形
成され得るものの、図１３（Ｃ）に示すように、酸化物半導体膜３９ａ、酸化物半導体膜
４９ａが設けられることにより、酸化物半導体膜１９ａと該トラップ準位とを遠ざけるこ
とができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差、及びＥｃＳ１とＥｃＳ３と
のエネルギー差が小さい場合、酸化物半導体膜１９ａの電子が該エネルギー差を越えてト
ラップ準位に達することがある。トラップ準位に電子が捕獲されることで、酸化物絶縁膜
界面にマイナスの電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてし
まう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差、及びＥｃＳ１とＥｃＳ３との
エネルギー差を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタ
のしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
＜変形例６＞
実施の形態１に示す半導体装置の変形例を図１４に示す。
図１４に示す半導体装置は、図３に示す半導体装置と比較して、窒化物絶縁膜２９が形
成されていない点が異なる。
このような半導体装置は、図６（Ｂ）において、金属酸化物膜２６ａを形成したのち、
金属酸化物膜２６ａ上に、フォトリソグラフィ工程によりマスクを形成する。次に、該マ
スクを用いて、金属酸化物膜２６ａをエッチングして、開口部４１を形成する。次に、図
７（Ａ）以降の工程を経て、導電膜３１を形成する。
図１４に示す半導体装置において、窒化物絶縁膜２９が形成されていない。しかしなが
ら、図５（Ｄ）に示す酸化物絶縁膜２３及び酸化物絶縁膜２５を形成するためのエッチン
グ工程において酸化物半導体膜１９ｃはダメージを受け、酸素欠損が形成される。この結
果、酸化物半導体膜１９ｃは、導電性を有する膜１９ｂとなる。
この結果、トランジスタの酸化物半導体膜と同時に、容量素子の一方となる電極である
導電性を有する膜を形成することができる。
＜変形例７＞
本実施の形態１に示すトランジスタに設けられる一対の電極として機能する導電膜２１
ａ、２１ｂとして、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、ま
たはタンタル単体若しくは合金等の酸素と結合しやすい導電材料を用いることができる。
この結果、酸化物半導体膜１９ａに含まれる酸素と一対の電極として機能する導電膜２１
ａ、２１ｂに含まれる導電材料とが結合し、酸化物半導体膜１９ａにおいて、酸素欠損領
域が形成される。また、酸化物半導体膜１９ａに一対の電極として機能する導電膜２１ａ
、２１ｂを形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、酸
化物半導体膜１９ａにおいて、一対の電極として機能する導電膜２１ａ、２１ｂと接する
領域近傍に、低抵抗領域が形成される。低抵抗領域は、一対の電極として機能する導電膜
２１ａ、２１ｂに接し、且つ酸化物絶縁膜１７と、一対の電極として機能する導電膜２１
ａ、２１ｂの間に形成される。低抵抗領域は、導電性が高いため、酸化物半導体膜１９ａ
と一対の電極として機能する導電膜２１ａ、２１ｂとの接触抵抗を低減することが可能で
あり、トランジスタのオン電流を増大させることが可能である。
また、一対の電極として機能する導電膜２１ａ、２１ｂを、上記酸素と結合しやすい導
電材料と、窒化チタン、窒化タンタル、ルテニウム等の酸素と結合しにくい導電材料との
積層構造としてもよい。このような積層構造とすることで、一対の電極として機能する導
電膜２１ａ、２１ｂと酸化物絶縁膜２３との界面において、一対の電極として機能する導
電膜２１ａ、２１ｂの酸化を防ぐことが可能であり、一対の電極として機能する導電膜２
１ａ、２１ｂの高抵抗化を抑制することが可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
＜変形例８＞
本実施の形態１に示すトランジスタの作製方法において、一対の電極として機能する導
電膜２１ａ、２１ｂを形成した後、酸化物半導体膜１９ａを酸化雰囲気で発生させたプラ
ズマに曝し、酸化物半導体膜１９ａに酸素を供給することができる。酸化雰囲気としては
、酸素、オゾン、一酸化二窒素、二酸化窒素等の雰囲気がある。さらに、当該プラズマ処
理において、基板１１側にバイアスを印加しない状態で発生したプラズマに酸化物半導体
膜１９ａを曝すことが好ましい。この結果、酸化物半導体膜１９ａにダメージを与えず、
且つ酸素を供給することが可能であり、酸化物半導体膜１９ａに含まれる酸素欠損量を低
減することができる。また、エッチング処理により酸化物半導体膜１９ａの表面に残存す
る不純物、例えば、フッ素、塩素等のハロゲン等を除去することができる。また、当該プ
ラズマ処理を３００℃以上で加熱しながら行うことが好ましい。プラズマ中の酸素と酸化
物半導体膜１９ａに含まれる水素が結合し、水となる。基板が加熱されているため、当該
水は酸化物半導体膜１９ａから脱離する。この結果、酸化物半導体膜１９ａに含まれる水
素及び水の含有量を低減することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１と異なる半導体装置及びその作製方法について図面を
参照して説明する。本実施の形態では、トランジスタにおいて異なるゲート電極の間に酸
化物半導体膜が設けられている構造、即ちデュアルゲート構造のトランジスタである点が
実施の形態１と異なる。なお、実施の形態１と重複する構成は説明を省略する。
表示装置に含まれる素子基板の具体的な構成について説明する。ここでは、画素１０３
に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図１（Ｂ）
に示す画素１０３の上面図を図１５に示す。
図１５に示す画素１０３の上面図において、ゲート電極として機能する導電膜１３、酸
化物半導体膜１９ａ、導電膜２１ａ、２１ｂ、及び酸化物絶縁膜２５それぞれの一部また
は全部に重なるゲート電極として機能する導電膜３１ａを有する点が実施の形態１と異な
る。ゲート電極として機能する導電膜３１ａは、開口部４１ａにおいて、ゲート電極とし
て機能する導電膜１３と接続する。
次いで、図１５の一点鎖線Ａ−Ｂ、Ｃ−Ｄにおける断面図を図１６に示す。図１６に示
すトランジスタ１０２ａは、チャネルエッチ型のトランジスタである。なお、一点破線Ａ
−Ｂは、トランジスタ１０２ａのチャネル長方向、トランジスタ１０２ａと画素電極とし
て機能する導電膜３１の接続部、及び容量素子１０５ａの断面図であり、Ｃ−Ｄにおける
断面図は、トランジスタ１０２ａのチャネル幅方向、及びゲート電極として機能する導電
膜１３及びゲート電極として機能する導電膜３１ａの接続部における断面図である。
図１６に示すトランジスタ１０２ａは、デュアルゲート構造のトランジスタであり、基
板１１上に設けられるゲート電極として機能する導電膜１３を有する。また、基板１１及
びゲート電極として機能する導電膜１３上に形成される窒化物絶縁膜１５と、窒化物絶縁
膜１５上に形成される酸化物絶縁膜１７と、窒化物絶縁膜１５及び酸化物絶縁膜１７を介
して、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａと、酸化物半
導体膜１９ａに接する、一対の電極として機能する導電膜２１ａ、２１ｂとを有する。ま
た、酸化物絶縁膜１７、酸化物半導体膜１９ａ、及び一対の電極として機能する導電膜２
１ａ、２１ｂ上には、酸化物絶縁膜２３が形成され、酸化物絶縁膜２３上には酸化物絶縁
膜２５が形成される。窒化物絶縁膜１５、酸化物絶縁膜２３、酸化物絶縁膜２５、導電膜
２１ｂ上には金属酸化物膜２７が形成され、金属酸化物膜２７上には窒化物絶縁膜２９が
形成される。また、一対の電極として機能する導電膜２１ａ、２１ｂの一方、ここでは導
電膜２１ｂに接続する導電膜３１、及びゲート電極として機能する導電膜３１ａが窒化物
絶縁膜２９上に形成される。なお、導電膜３１は画素電極として機能する。
Ｃ−Ｄにおける断面図に示すように、窒化物絶縁膜１５、金属酸化物膜２７、及び窒化
物絶縁膜２９に設けられる開口部４１ａにおいて、ゲート電極として機能する導電膜３１
ａは、ゲート電極として機能する導電膜１３と接続する。即ち、ゲート電極として機能す
る導電膜１３及びゲート電極として機能する導電膜３１ａは同電位である。
このため、トランジスタ１０２ａの各ゲート電極に同じ電圧を印加することで、初期特
性バラつきの低減、−ＧＢＴストレス試験の劣化の抑制及び異なるドレイン電圧における
オン電流の立ち上がり電圧の変動の抑制が可能である。また、酸化物半導体膜１９ａにお
いてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が
増加する。この結果、トランジスタ１０２ａのオン電流が大きくなると共に、電界効果移
動度が高くなり、代表的には電界効果移動度が２０ｃｍ２／Ｖ・ｓ以上となる。
本実施の形態に示すトランジスタ１０２ａ上には分離された酸化物絶縁膜２３、２５が
形成される。分離された酸化物絶縁膜２３、２５が酸化物半導体膜１９ａと重畳する。ま
た、チャネル幅方向の断面図において、酸化物半導体膜１９ａの外側に酸化物絶縁膜２３
及び酸化物絶縁膜２５の端部が位置する。また、図１６に示すチャネル幅方向において、
ゲート電極として機能する導電膜３１ａは、酸化物絶縁膜２３及び酸化物絶縁膜２５を介
して、酸化物半導体膜１９ａの側面と対向する。
エッチング等で加工された酸化物半導体膜の端部においては、加工におけるダメージに
より欠陥が形成されると共に、不純物付着などにより汚染されるため、電界などのストレ
スが与えられることによって活性化しやすく、それによりｎ型（低抵抗）となりやすい。
そのため、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａの端部に
おいて、ｎ型化しやすくなる。当該ｎ型化された端部が、一対の電極として機能する導電
膜２１ａ、２１ｂの間に設けられると、ｎ型化された領域がキャリアのパスとなってしま
い、寄生チャネルが形成される。しかしながら、Ｃ−Ｄの断面図に示すように、チャネル
幅方向において、ゲート電極として機能する導電膜３１ａが、酸化物絶縁膜２３、２５を
介して、酸化物半導体膜１９ａの側面と対向することで、ゲート電極として機能する導電
膜３１ａの電界の影響により、酸化物半導体膜１９ａの側面、または側面及びその近傍を
含む領域における寄生チャネルの発生が抑制される。この結果、しきい値電圧におけるド
レイン電流の上昇が急峻である、電気特性の優れたトランジスタとなる。
また、酸化物半導体膜１９ａ上に設けられる酸化物絶縁膜２３または酸化物絶縁膜２５
は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜で形成されること
が好ましい。
酸化物絶縁膜２３、２５上に酸素の透過性の低い金属酸化物膜２７を設けることで、酸
化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素が、外部に拡散することを防ぐこ
とが可能であるため、酸化物半導体膜１９ａに含まれる酸素欠損を低減することが可能で
ある。
また、窒化物絶縁膜１５及び窒化物絶縁膜２９の内側に、酸化物半導体膜１９ａが含ま
れる。このため、外部から酸化物半導体膜１９ａへの水、水素等の移動が、窒化物絶縁膜
１５及び窒化物絶縁膜２９により妨げられる。この結果、酸化物半導体膜１９ａに含まれ
る水、水素等の含有量を低減することができる。
この結果、トランジスタ１０２ａは、ノーマリーオフ特性を有するトランジスタとなる
。また、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値
電圧の変動量を低減することができる。
また、容量素子１０５ａにおいて、導電性を有する膜１９ｂは、酸化物半導体膜１９ａ
と同時に形成された膜であり、且つプラズマダメージ等により酸素欠損が形成され、導電
性が高められた膜である。または、導電性を有する膜１９ｂは、酸化物半導体膜１９ａと
同時に形成された膜であり、且つ不純物を含むことにより導電性が高められた膜である。
または、導電性を有する膜１９ｂは、酸化物半導体膜１９ａと同時に形成された膜であり
、且つ不純物を含むと共に、プラズマダメージ等により酸素欠損が形成され、導電性が高
められた膜である。
また、容量素子１０５ａにおいて、誘電体として高誘電体材料である金属酸化物膜２７
及び窒化物絶縁膜２９を用いることで、容量素子１０５ａの電荷容量を増大させることが
可能である。
本実施の形態に示す半導体装置の素子基板は、トランジスタの酸化物半導体膜と同時に
、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜を容量
素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電
膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光性を有
するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、
画素の開口率を高めることができる。
以下に、トランジスタ１０２ａの構成の詳細について説明する。なお、実施の形態１と
同じ符号の構成については、説明を省略する。
ゲート電極として機能する導電膜３１ａは、実施の形態１に示す導電膜３１と同様の材
料を適宜用いることができる。
次に、図１６に示すトランジスタ１０２ａ及び容量素子１０５ａの作製方法について、
図４乃至図６、及び図１７を用いて説明する。
実施の形態１と同様に、図４乃至図６（Ｂ）の工程を経て、基板１１上にゲート電極と
して機能する導電膜１３、窒化物絶縁膜１５、酸化物絶縁膜１６、酸化物半導体膜１９ａ
、導電性を有する膜１９ｂ、一対の電極として機能する導電膜２１ａ、２１ｂ、酸化物絶
縁膜２２、酸化物絶縁膜２４、金属酸化物膜２６ａ、及び窒化物絶縁膜２８をそれぞれ形
成する。当該工程においては、第１のフォトマスク乃至第４のフォトマスクを用いたフォ
トリソグラフィ工程を行う。
次に、窒化物絶縁膜２８上に第５のフォトマスクを用いたフォトリソグラフィ工程によ
りマスクを形成した後、該マスクを用いて、窒化物絶縁膜１５、金属酸化物膜２６ａ、及
び窒化物絶縁膜２８の一部をエッチングして、図１７（Ａ）に示すように、開口部４１及
び開口部４１ａを有する窒化物絶縁膜１５、金属酸化物膜２７、及び窒化物絶縁膜２９を
形成する。
次に、図１７（Ｂ）に示すように、ゲート電極として機能する導電膜１３、導電膜２１
ｂ、及び窒化物絶縁膜２９上に、後に導電膜３１、３１ａとなる導電膜３０を形成する。
次に、導電膜３０上に、第６のフォトマスクを用いたフォトリソグラフィ工程によりマ
スクを形成する。次に、該マスクを用いて導電膜３０の一部をエッチングして、図１７（
Ｃ）に示すように、画素電極として機能する導電膜３１及びゲート電極として機能する導
電膜３１ａを形成する。この後、マスクを除去する。
以上の工程により、トランジスタ１０２ａを作製すると共に、容量素子１０５ａを作製
することができる。
本実施の形態に示すトランジスタは、チャネル幅方向において、ゲート電極として機能
する導電膜３１ａが、酸化物絶縁膜２３、２５を介して、酸化物半導体膜１９ａの側面と
対向することで、ゲート電極として機能する導電膜３１ａの電界の影響により、酸化物半
導体膜１９ａの側面、または側面及びその近傍を含む領域における寄生チャネルの発生が
抑制される。この結果、しきい値電圧におけるドレイン電流の上昇が急峻である、電気特
性の優れたトランジスタとなる。
また、本実施の形態に示すトランジスタは、化学量論的組成を満たす酸素よりも多くの
酸素を含む酸化物絶縁膜上に、酸素の透過性の低い金属酸化物膜を設けることで、酸化物
絶縁膜に含まれる酸素が、外部に拡散することを防ぐことが可能である。この結果、酸化
物絶縁膜に含まれる酸素を効率よく酸化物半導体膜に移動させ、酸化物半導体膜に含まれ
る酸素欠損量を低減することができる。
また、複数の窒化物絶縁膜の内側に、酸化物半導体膜が含まれる。このため、外部から
酸化物半導体膜への水、水素等の移動が、窒化物絶縁膜により妨げられる。この結果、酸
化物半導体膜に含まれる水、水素等の含有量を低減することができる。
以上のことから、ノーマリーオフ特性を有するトランジスタを作製することができる。
また、経時変化やストレス試験による、トランジスタの電気特性、代表的にはしきい値電
圧の変動量が低減されたトランジスタを作製することができる。
また、本実施の形態に示す半導体装置の素子基板は、トランジスタの酸化物半導体膜と
同時に、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜
を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新た
に導電膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光
性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくし
つつ、画素の開口率を高めることができる。
上記より、酸化物半導体膜を用いた半導体装置において電気特性が向上した半導体装置
を得ることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法、
並びに変形例などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタ
において、酸化物半導体膜に適用可能な一態様、及び容量素子の電極である導電性を有す
る膜について説明する。なお、導電性を有する膜は、導電性の高い酸化物半導体膜とも言
えるため、はじめに、酸化物半導体膜を代表例として用いて説明する。
酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）
、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、微結晶構造の酸化
物半導体（以下、微結晶酸化物半導体という。）、及び非晶質構造の酸化物半導体（以下
、非晶質酸化物半導体という。）の一以上で構成されてもよい。また、酸化物半導体膜は
、ＣＡＡＣ−ＯＳ膜で構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半
導体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、代表例として、
ＣＡＡＣ−ＯＳ、多結晶酸化物半導体及び微結晶酸化物半導体について説明する。
＜ＣＡＡＣ−ＯＳ＞
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つである。また、ＣＡ
ＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸配向性を有する。平面ＴＥＭ像において、ＣＡＡ
Ｃ−ＯＳ膜に含まれる結晶部の面積が２５００ｎｍ２以上、さらに好ましくは５μｍ２以
上、さらに好ましくは１０００μｍ２以上である。また、断面ＴＥＭ像において、該結晶
部を５０％以上、好ましくは８０％以上、さらに好ましくは９５％以上有することで、単
結晶に近い物性の薄膜となる。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃ
ｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち
結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、Ｃ
ＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観
察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹
凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。な
お、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配
置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直
」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従っ
て、８５°以上９５°以下の場合も含まれる。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面Ｔ
ＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。
なお、ＣＡＡＣ−ＯＳ膜に対し、電子線回折を行うと、配向性を示すスポット（輝点）
が観測される。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有し
ていることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）
装置を用いて構造解析を行うと、ＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による
解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、Ｉ
ｎＧａＺｎ酸化物の結晶の（００ｘ）面（ｘは整数）に帰属されることから、ＣＡＡＣ−
ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いて
いることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐ
ｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピーク
は、ＩｎＧａＺｎ酸化物の結晶の（１１０）面に帰属される。ＩｎＧａＺｎ酸化物の単結
晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ
軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結
晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２
θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は
不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に
配列した金属原子の各層は、結晶のａ−ｂ面に平行な面である。
なお、結晶は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ
膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。
なお、ＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶部が含まれるこ
とを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°
近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素
、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリ
コンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸
化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させ
る要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半
径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜
の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不
純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化
物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによっ
てキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性また
は実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体
膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当
該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノ
ーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度
真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体
膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる
。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する
時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高
く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定とな
る場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特
性の変動が小さい。
＜微結晶酸化物半導体＞
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することがで
きない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以
下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎ
ｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓ
ｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏ
ｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、Ｔ
ＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以
上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異な
る結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。
従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない
場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ
装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を
示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径（例えば
５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと
、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶
部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電
子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測
される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リ
ング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビー
ム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そ
のため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし
、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−
ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
＜酸化物半導体膜及び酸化物導電体膜＞
次に、酸化物半導体膜と、導電性を有する膜の抵抗率について説明する。なお、ここで
は、便宜上、導電性を有する膜を酸化物導電体膜として説明する。
ここで、トランジスタに用いられる図２に示す酸化物半導体膜１９ａのような、酸化物
半導体で形成される膜（以下、酸化物半導体膜（ＯＳ）という。）と、容量素子の電極と
して用いられる図２に示す導電性を有する膜１９ｂのような、酸化物導電体で形成される
膜（以下、酸化物導電体膜（ＯＣ）という。）それぞれにおける、抵抗率の温度依存性に
ついて、図３１を用いて説明する。図３１において、横軸に測定温度を示し、縦軸に抵抗
率を示す。また、酸化物半導体膜（ＯＳ）の測定結果を丸印で示し、酸化物導電体膜（Ｏ
Ｃ）の測定結果を四角印で示す。
なお、酸化物半導体膜（ＯＳ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ
：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いたスパッタリング法により厚
さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：４
：５のスパッタリングターゲットを用いたスパッタリング法により厚さ２０ｎｍのＩｎ−
Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素
及び酸素の混合ガス雰囲気で加熱処理し、さらにプラズマＣＶＤ法で酸化窒化シリコン膜
を形成して、作製された。
また、酸化物導電体膜（ＯＣ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ
：Ｚｎ＝１：１：１のスパッタリングターゲットを用いたスパッタリング法により厚さ１
００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後
、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、プラズマＣＶＤ法で窒化シリ
コン膜を形成して、作製された。
図３１からわかるように、酸化物導電体膜（ＯＣ）における抵抗率の温度依存性は、酸
化物半導体膜（ＯＳ）における抵抗率の温度依存性より小さい。代表的には、８０Ｋ以上
２９０Ｋ以下における酸化物導電体膜（ＯＣ）の抵抗率の変化率は、±２０％未満である
。または、１５０Ｋ以上２５０Ｋ以下における抵抗率の変化率は、±１０％未満である。
即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一
致していると推定される。このため、酸化物導電体膜を、抵抗素子、配線、容量素子の電
極、画素電極、コモン電極等に用いることが可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法、
並びに変形例などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置が適用された電子機器の構成例につい
て説明する。また、本実施の形態では、本発明の一態様の半導体装置を適用した表示モジ
ュールについて、図２８を用いて説明を行う。
図２８に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基
板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッ
テリー８０１１、タッチパネル８００４などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル
８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、容量型式のタッチ
パネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライ
トユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１
１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を
追加して設けてもよい。
図２７は、本発明の一態様の半導体装置を含む電子機器の外観図である。
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機と
もいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカ
メラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯
型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げら
れる。
図２７（Ａ）は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１０
０３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとな
っており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面
操作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構
成してもよい。上記実施の形態で示したトランジスタをスイッチング素子として液晶パネ
ルや有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、信
頼性の高い携帯型の情報端末とすることができる。
図２７（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像な
ど）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に
表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理
を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子
（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図２７（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成として
もよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロー
ドする構成とすることも可能である。
図２７（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳
に装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロ
ット１０２５等が設けられている。上記実施の形態で示したトランジスタをスイッチング
素子として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより
、より信頼性の高い携帯音楽プレイヤーとすることができる。
さらに、図２７（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を
持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフ
リーでの会話も可能である。
図２７（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成
されている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフ
ォン１０３４、ポインティングデバイス１０３６、カメラレンズ１０３７、外部接続端子
１０３８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池１
０４０、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１０３１
内部に内蔵されている。上記実施の形態で説明するトランジスタを表示パネル１０３２に
適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル１０３２はタッチパネルを備えており、図２７（Ｃ）には映像表示さ
れている複数の操作キー１０３５を点線で示している。なお、太陽電池１０４０で出力さ
れる電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル１０３２と同一面上にカメラレンズ１０３７を備えているため、テレビ電話が可能であ
る。スピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、図
２７（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可
能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外
部メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応で
きる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
図２７（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は
、筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表
示することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内
蔵されている。上記実施の形態で説明するトランジスタを表示部１０５３およびＣＰＵに
適用することにより、信頼性の高いテレビジョン装置１０５０とすることができる。
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリ
モートコントローラにより行うことができる。また、リモコン操作機に、当該リモコン操
作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機
により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線
による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方
向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である
。
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１
０５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルな
どの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能
である。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に
記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモ
リスロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを
表示部１０５３に映し出すことも可能である。
また、上記実施の形態で説明するトランジスタのオフリーク電流が極めて小さい場合は
、当該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十
分に低減された信頼性の高いテレビジョン装置１０５０とすることができる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。
本実施例では、金属膜及び該金属膜に酸素を導入して形成した金属酸化物膜の抵抗率に
ついて測定した結果を説明する。
＜試料Ａ１＞
試料Ａ１の作製方法を説明する。はじめにガラス基板上に金属膜を形成した。ここでは
、スパッタリング法により、厚さ５ｎｍのアルミニウム膜を金属膜として形成した。
次に、金属膜に酸素を導入して、金属酸化物膜を形成した。ここでは、プラズマ処理装
置において発生させた酸素プラズマにアルミニウム膜で形成される金属膜を曝し、金属膜
を酸化して酸化アルミニウム膜を金属酸化物膜として形成した。
次に、金属酸化物膜上に一対の電極を形成した。ここでは、メタルマスクを用いたスパ
ッタリング法により、厚さ１００ｎｍのアルミニウム膜を一対の電極として形成した。な
お、一対の電極の間隔は１０００μｍであり、一対の電極が対向する長さは７０９００μ
ｍであった。
以上の工程により、試料Ａ１を作製した。
＜試料Ａ２＞
なお、比較例として、試料Ａ１のように金属酸化物膜を形成せず、金属膜上に一対の電
極を形成した試料を試料Ａ２とする。
次に、試料Ａ１及び試料Ａ２の導電率、抵抗率、及び抵抗を表１に示す。
Figure 2019057713
表１より、金属膜に酸素を導入することで、絶縁性の高い、金属酸化物膜を形成できる
ことが分かった。
本実施例では、容量素子において、金属酸化物膜の有無と透過率の関係について、図１
８を用いて説明する。
＜試料Ｂ１＞
試料Ｂ１の作製方法を説明する。はじめに、ガラス基板上に酸化物半導体膜を形成した
。ここでは、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のＩｎ−Ｇａ−Ｚｎ酸化物をス
パッタリングターゲットとして用い、酸素をスパッタリングガスとして、厚さ３５ｎｍの
Ｉｎ−Ｇａ−Ｚｎ酸化物膜を形成した。
次に、酸化物半導体膜上に金属膜を形成した。ここでは、スパッタリング法により、厚
さ５ｎｍのアルミニウム膜を金属膜として形成した。
次に、金属膜に酸素を導入して、金属酸化物膜を形成した。ここでは、プラズマ処理装
置において発生させた酸素プラズマにアルミニウム膜で形成される金属膜を曝し、金属膜
を酸化して、酸化アルミニウム膜を金属酸化物膜として形成した。
次に、金属酸化物膜上に窒化物絶縁膜を形成した。ここでは、プラズマＣＶＤ法により
、厚さ１００ｎｍの窒化シリコン膜を窒化物絶縁膜として形成した。
次に、窒化物絶縁膜上に透光性を有する導電膜を形成した。ここでは、スパッタリング
法により厚さ１００ｎｍの酸化インジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２）の導電
膜を透光性を有する導電膜として形成した。
以上の工程により、試料Ｂ１を作製した。
＜試料Ｂ２＞
試料Ｂ２の作製方法を説明する。試料Ｂ１において、金属膜を形成した後、金属膜に酸
素を導入せず、窒化物絶縁膜及び透光性を有する導電膜を積層形成した試料を試料Ｂ２と
して作製した。なお、試料Ｂ２において、金属膜として形成されたアルミニウム膜は、厚
さが５ｎｍと極めて薄いため、透光性を有する。
次に、分光光度計を用いて、試料Ｂ１及び試料Ｂ２の透過率を測定した。試料Ｂ１及び
試料Ｂ２の透過率を、図１８に示す。
図１８において、実線は試料Ｂ１の透過率を示し、破線は試料Ｂ２の透過率を示す。図
１８より試料Ｂ１及び試料Ｂ２の透過率がほぼ同じであることから、金属膜に酸素を導入
して形成された金属酸化物膜は、透光性を有することが分かる。また、容量素子に、該金
属酸化物膜を設けても、容量素子の透過率を維持することができる。
本実施例では、酸化物半導体膜の抵抗について、図１９及び図２０を用いて説明する。
本実施例では、トランジスタ及び容量素子を形成する工程それぞれにおける酸化物半導体
膜の抵抗について測定した。
酸化物半導体膜を有する試料の作製方法及びその構造について、図１９及び図２０を用
いて説明する。なお、図１９（Ａ）は各試料の作製方法の工程の一部を示し、図１９（Ｂ
）は各試料のシート抵抗を示す。図２０（Ａ）は、各試料の上面図であり、図２０（Ｂ）
乃至図２０（Ｅ）は図２０（Ａ）の一点破線Ａ１−Ａ２の断面図である。なお、本実施例
では、比較例である試料Ｃ１、試料Ｃ２、及び試料Ｃ５、並びに本発明の一態様の容量素
子に用いることが可能な酸化物半導体膜を有する試料Ｃ３及び試料Ｃ４を作製した。
＜試料Ｃ１＞
試料Ｃ１の作製方法を以下に説明する。
ガラス基板１９０１上において、トランジスタが形成される領域にゲート電極（図示し
ない。）を形成した。ここでは、ゲート電極として、厚さ１００ｎｍのタングステン膜を
形成した。
次に、ガラス基板１９０１及びゲート電極上に、絶縁膜１９０３として、プラズマＣＶ
Ｄ法により厚さ４００ｎｍの窒化シリコン膜を成膜した。
次に、絶縁膜１９０３上に、絶縁膜１９０４として、プラズマＣＶＤ法により厚さ５０
ｎｍの酸化窒化シリコン膜を成膜した。
次に、絶縁膜１９０４上に、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のＩｎ−Ｇａ
−Ｚｎ酸化物をスパッタリングターゲットとして用い、スパッタリング法により厚さ３５
ｎｍのＩＧＺＯ膜を成膜した。その後、フォトリソグラフィ工程により形成したマスクを
用いてエッチング処理を行い、酸化物半導体膜１９０５を形成した。
次に、窒素雰囲気下で４５０℃、１時間の熱処理を行い、続けて窒素と酸素の混合ガス
雰囲気（窒素＝８０％、酸素＝２０％）下で４５０℃×１時間の熱処理を行った。
次に、絶縁膜１９０３及び酸化物半導体膜１９０５上に、スパッタリング法により厚さ
５０ｎｍのタングステン膜、厚さ４００ｎｍのアルミニウム膜、及び厚さ１００ｎｍのチ
タン膜を順に積層した後、フォトリソグラフィ工程により形成したマスクを用いてエッチ
ング処理を行い、導電膜１９０７及び導電膜１９０９を形成した。
次に、絶縁膜１９０４、酸化物半導体膜１９０５、導電膜１９０７、及び導電膜１９０
９上に、のちに絶縁膜１９１０となる絶縁膜を形成した。該絶縁膜として、プラズマＣＶ
Ｄ法により厚さ５０ｎｍの酸化窒化シリコン膜（１ｓｔ ＳｉＯＮ）及び厚さ４００ｎｍ
の酸化窒化シリコン膜（２ｎｄ ＳｉＯＮ）を形成した（図１９（Ａ）のステップＳ１）
。
次に、ここでは、窒素及び酸素の混合ガス雰囲気で、３５０℃、１時間の加熱処理を行
った（図１９（Ａ）のステップＳ２）。
次に、のちに絶縁膜１９１０となる絶縁膜上に、のちに絶縁膜１９１１となる絶縁膜を
形成した。該絶縁膜として、プラズマＣＶＤ法により厚さ５０ｎｍの窒化シリコン膜を形
成した（図１９（Ａ）のステップＳ６）。
次に、のちに絶縁膜１９１０となる絶縁膜上に、フォトリソグラフィ工程により形成し
たマスクを設けた後、エッチング処理を行い、開口部１９１３、１９１５を有する絶縁膜
１９１０、絶縁膜１９１１を形成した。
以上の工程により試料Ｃ１を作製した。試料Ｃ１の断面図を図２０（Ｂ）に示す。試料
Ｃ１において、酸化物半導体膜１９０５は、絶縁膜１９１０として形成した酸化窒化シリ
コン膜と接する。
＜試料Ｃ２＞
試料Ｃ２の作製方法を説明する。試料Ｃ１のステップＳ２ののち、のちに絶縁膜１９１
０となる絶縁膜上に、フォトリソグラフィ工程により形成したマスクを設けた後、エッチ
ング処理を行い、開口部１９１４を形成した（図１９（Ａ）のステップＳ４）。
次に、のちに絶縁膜１９１１となる絶縁膜を形成した。該絶縁膜として、プラズマＣＶ
Ｄ法により厚さ５０ｎｍの窒化シリコン膜を成膜した（図１９（Ａ）のステップＳ６）。
次に、のちに絶縁膜１９１０となる絶縁膜上に、フォトリソグラフィ工程により形成し
たマスクを設けた後、エッチング処理を行い、開口部１９１３、１９１５を有する絶縁膜
１９１０、絶縁膜１９１１を形成した。
以上の工程により試料Ｃ２を作製した。試料Ｃ２の断面図を図２０（Ｃ）に示す。試料
Ｃ２において、酸化物半導体膜１９０５は、絶縁膜１９１１として形成した窒化シリコン
膜と接する。
＜試料Ｃ３＞
試料Ｃ３の作製方法を説明する。試料Ｃ１のステップＳ２ののち、のちに絶縁膜１９１
０となる絶縁膜上に、金属膜を形成し、当該金属膜に酸素を導入することで金属酸化物膜
を形成した（図１９（Ａ）のステップ３）。
ここでは、金属膜としてスパッタリング法により厚さ５ｎｍのアルミニウム膜を形成し
た。また、該アルミニウム膜を酸素プラズマに曝すことで、アルミニウム膜に酸素を導入
し、金属酸化物膜として酸化アルミニウム膜を形成した。
次に、金属酸化物膜上に、フォトリソグラフィ工程により形成したマスクを設けた後、
エッチング処理を行い、開口部１９１４を形成した（図１９（Ａ）のステップＳ４）。
次に、のちに絶縁膜１９１１となる絶縁膜を形成した。該絶縁膜として、プラズマＣＶ
Ｄ法により厚さ５０ｎｍの窒化シリコン膜を成膜した（図１９（Ａ）のステップＳ６）。
次に、のちに絶縁膜１９１１となる絶縁膜上に、フォトリソグラフィ工程により形成し
たマスクを設けた後、エッチング処理を行い、開口部１９１３、１９１５を有する絶縁膜
１９１０、絶縁膜１９１１、金属酸化物膜１９１２を形成した。
以上の工程により試料Ｃ３を作製した。試料Ｃ３の断面図を図２０（Ｄ）に示す。試料
Ｃ３において、酸化物半導体膜１９０５は、絶縁膜１９１１として形成した窒化シリコン
膜と接する。
＜試料Ｃ４＞
試料Ｃ４の作製方法を説明する。試料Ｃ１のステップＳ２ののち、のちに絶縁膜１９１
０となる絶縁膜上に、フォトリソグラフィ工程により形成したマスクを設けた後、エッチ
ング処理を行い、開口部１９１４を形成した（図１９（Ａ）のステップＳ４）。
次に、酸化物半導体膜１９０５、導電膜１９０７、導電膜１９０９及び、開口部１９１
４を有する絶縁膜上に、金属膜を形成し、当該金属膜に酸素を導入することで金属酸化物
膜を形成した（図１９（Ａ）のステップＳ５）。
ここでは、金属膜としてスパッタリング法により厚さ５ｎｍのアルミニウム膜を形成し
た。また、該アルミニウム膜を酸素プラズマに曝すことで、アルミニウム膜に酸素を導入
し、金属酸化物膜として酸化アルミニウム膜を形成した。
次に、のちに絶縁膜１９１１となる絶縁膜を形成した。該絶縁膜として、プラズマＣＶ
Ｄ法により厚さ５０ｎｍの窒化シリコン膜を成膜した（図１９（Ａ）のステップＳ６）。
次に、のちに絶縁膜１９１１となる絶縁膜上に、フォトリソグラフィ工程により形成し
たマスクを設けた後、エッチング処理を行い、開口部１９１３、１９１５を有する絶縁膜
１９１０、絶縁膜１９１１、金属酸化物膜１９１２を形成した。
以上の工程により試料Ｃ４を作製した。試料Ｃ４の断面図を図２０（Ｅ）に示す。試料
Ｃ４において、酸化物半導体膜１９０５は、金属酸化物膜１９１２として形成した酸化ア
ルミニウム膜と接する。
＜試料Ｃ５＞
試料Ｃ５の作製方法を説明する。ガラス基板上に、スパッタリング法により厚さ１００
ｎｍの酸化インジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２）の導電膜を形成した。なお
、該導電膜に用いたスパッタリングターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ
２＝８５：１０：５［重量％］とした。この後、窒素雰囲気で、２５０℃、１時間の加熱
処理を行った。
次に、酸化インジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２）の導電膜上に試料Ｃ１乃
至試料Ｃ４と同様に、導電膜１９０７及び導電膜１９０９を形成した。
以上の工程により試料Ｃ５を作製した。
なお、試料Ｃ１乃至試料Ｃ５において、導電膜１９０７及び導電膜１９０９の間隔を１
０μｍとし、導電膜１９０７及び導電膜１９０９が酸化物半導体膜１９０５において対向
する長さを１ｍｍとした。また、各試料において、トランジスタの数を２０とした。
次に、試料Ｃ１乃至試料Ｃ４に含まれる酸化物半導体膜と、試料Ｃ５に含まれる酸化イ
ンジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２）の導電膜、それぞれのシート抵抗を測定
した。ここでは、試料Ｃ１乃至試料Ｃ５において、導電膜１９０７を接地電位とし、導電
膜１９０９に１Ｖを印加した。
測定した結果を図１９（Ｂ）に示す。試料Ｃ２乃至試料Ｃ４に含まれる酸化物半導体膜
のシート抵抗が、試料Ｃ１と比較して低減していることが分かる。このことから、酸化物
半導体膜上に形成された膜をエッチングする際のプラズマに曝されることで、酸化物半導
体膜にダメージが入り、酸化物半導体膜のシート抵抗が低減することが分かる。試料Ｃ３
及び試料Ｃ４は試料Ｃ２と同様のシート抵抗であるため、酸化物半導体膜と窒化シリコン
膜の間に、酸化アルミニウム膜を設けても、窒化シリコン膜に含まれる水素が酸化物半導
体膜に移動し、酸化物半導体膜のシート抵抗が低減することが分かる。
また、試料Ｃ２乃至試料Ｃ４に含まれる酸化物半導体膜は、試料Ｃ５に含まれる酸化イ
ンジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２）の導電膜と比較して、１桁シート抵抗が
高い程度であり、酸化インジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２）の導電膜と同様
に、電極として用いることが可能である。
＜温度依存性＞
次に、試料Ｃ２乃至試料Ｃ４におけるシート抵抗の温度依存性について測定した。ここ
では、基板温度を２５℃、６０℃、１００℃、１２０℃、及び１５０℃とし、それぞれに
おけるシート抵抗を測定した。図２１に測定結果を示す。なお、図２１において、横軸は
１／Ｔ（測定温度）を示し、縦軸はシート抵抗を示す。また、図２１において、三角マー
カは試料Ｃ２の測定結果を示し、バツマーカは試料Ｃ３の測定結果を示し、丸マーカは試
料Ｃ４の測定結果を示す。
図２１より、測定温度を高くしても酸化物半導体膜のシート抵抗値は変動しないことが
分かる。即ち、試料Ｃ２乃至試料Ｃ４に含まれる酸化物半導体膜は、縮退半導体ともいえ
る。試料Ｃ２乃至試料Ｃ４に含まれる酸化物半導体膜は、温度が変化してもシート抵抗値
の変動が少ないため、容量素子の電極として用いることができる。
＜高温高湿保存試験＞
次に、試料Ｃ２乃至試料Ｃ４を高温高湿で保存した場合の、シート抵抗の変化について
測定した。ここでは、温度６０℃、湿度９５％の雰囲気において、試料Ｃ２乃至試料Ｃ４
を、３３０時間保管した後、各試料のシート抵抗を測定した。図２２に測定結果を示す。
なお、図２２において、横軸は試験時間を示し、縦軸はシート抵抗を示す。また、図２２
において、三角マーカは試料Ｃ２の測定結果を示し、バツマーカは試料Ｃ３の測定結果を
示し、丸マーカは試料Ｃ４の測定結果を示す。
図２２より、試料Ｃ２乃至試料Ｃ４は、シート抵抗値が低いことが分かる。また、試料
Ｃ２乃至試料Ｃ４は、シート抵抗値の時間変動量が少ないことがわかる。以上のことから
、試料Ｃ２乃至試料Ｃ４に含まれる酸化物半導体膜は、高温高湿環境において、シート抵
抗値の変動量が少ないため、容量素子の電極として用いることができる。
本実施例では、酸化物半導体膜上に金属膜を形成し、該金属膜に酸素を導入することで
金属酸化物膜を形成する工程と、各工程での酸化物半導体膜における水素の濃度について
評価した結果について説明する。
＜試料Ｄ１＞
試料Ｄ１の作製方法を説明する。試料Ｄ１は、図２３（Ａ）に示すように、ガラス基板
８０１上に酸化物半導体膜８０３を形成し、酸化物半導体膜８０３上に金属膜８０５を形
成することで、作製された。
ここでは、酸化物半導体膜８０３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）
のＩｎ−Ｇａ−Ｚｎ酸化物をスパッタリングターゲットとして用い、スパッタリング法に
より厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成した。
また、金属膜８０５としては、スパッタリング法により厚さ５ｎｍのアルミニウム膜を
形成した。
＜試料Ｄ２＞
試料Ｄ２の作製方法を説明する。試料Ｄ２は、図２３（Ｂ）に示すように、ガラス基板
８１１上に酸化物半導体膜８１３を形成し、酸化物半導体膜８１３上に金属膜を形成した
後、金属膜に酸素を導入し金属酸化物膜８１５を形成することで、作製された。
ここでは、酸化物半導体膜８１３は、試料Ｄ１に示す酸化物半導体膜８０３と同様に、
厚さ１００ｎｍのＩＧＺＯ膜を形成した。また、プラズマ処理装置により発生した酸素プ
ラズマにアルミニウム膜で形成された金属膜を曝すことで、金属酸化物膜８１５として酸
化アルミニウム膜を形成した。
＜試料Ｄ３＞
試料Ｄ３の作製方法を説明する。試料Ｄ３は、図２３（Ｃ）に示すように、ガラス基板
８２１上に酸化物半導体膜８２３を形成し、酸化物半導体膜８２３上に、金属酸化物膜８
２５を形成し、金属酸化物膜８２５上に窒化物絶縁膜８２７を形成することで、作製され
た。
ここでは、酸化物半導体膜８２３は、試料Ｄ１に示す酸化物半導体膜８０３と同様に、
厚さ１００ｎｍのＩＧＺＯ膜を形成した。金属酸化物膜８２５は、試料Ｄ２と同様に金属
膜を形成した後、該金属膜に酸素を導入して、酸化アルミニウム膜を形成した。窒化物絶
縁膜８２７は、プラズマＣＶＤ法により厚さ１００ｎｍの窒化シリコン膜を形成した。
＜試料Ｄ４＞
試料Ｄ４の作製方法を説明する。試料Ｄ４は、図２３（Ｄ）に示すように、ガラス基板
８３１上に酸化物半導体膜８３３を形成し、酸化物半導体膜８３３上に窒化物絶縁膜８３
５を形成することで、作製された。
ここでは、酸化物半導体膜８３３は、試料Ｄ１に示す酸化物半導体膜８０３と同様に、
厚さ１００ｎｍのＩＧＺＯ膜を形成した。また、窒化物絶縁膜８３５は、試料Ｄ３に示す
窒化物絶縁膜８２７と同様に厚さ１００ｎｍの窒化シリコン膜を形成した。
＜ＳＩＭＳ分析＞
試料Ｄ１乃至試料Ｄ４についてＳＩＭＳ分析を行った。なお、各試料において、基板側
から、酸化物半導体膜における水素の濃度を測定した。試料Ｄ１の測定結果を図２４（Ａ
）に示し、試料Ｄ２の測定結果を図２４（Ｂ）に示し、試料Ｄ３の測定結果を図２４（Ｃ
）に示し、試料Ｄ４の測定結果を図２４（Ｄ）に示す。
なお、図２４において、横軸は深さ方向の距離を示し、縦軸は水素の濃度を示す。また
、図２４において、ガラス基板をｇｌａｓｓと示し、酸化物半導体膜をＩＧＺＯと示し、
金属膜をＡｌと示し、金属酸化物膜をＡｌＯｘと示し、窒化物絶縁膜をＳｉＮと示す。
図２４（Ａ）及び（Ｂ）より、試料Ｄ１と比較して、試料Ｄ２の酸化物半導体膜におけ
る水素濃度が上昇している。これは、金属膜に酸素を導入する際に、プラズマ処理装置に
含まれる水素が酸素と同時に酸化物半導体膜に導入されているためである。
図２４（Ｂ）及び（Ｃ）より、試料Ｄ２と比較して、試料Ｄ３の酸化物半導体膜におけ
る水素濃度が上昇している。このことから、窒化物絶縁膜に含まれる水素が金属酸化物膜
を経て、酸化物半導体膜に移動していることが分かる。
図２４（Ｃ）及び（Ｄ）より、試料Ｄ４と比較して、試料Ｄ３の酸化物半導体膜におけ
る水素濃度が高い。これは、金属膜に酸素を導入する際に、プラズマ処理装置に含まれる
水素が、酸素と同時に酸化物半導体膜に導入されているためである。
以上のことから、酸化物半導体膜上に形成された金属膜に酸素を導入する際に、酸素と
同時に水素が酸化物半導体膜に導入されることが分かった。また、酸化物半導体膜と窒化
物絶縁膜の間に金属酸化物膜を形成しても、窒化物絶縁膜に含まれる水素が酸化物半導体
膜に移動することがわかった。
本実施例では、トランジスタを作製し、そのＶｇ−Ｉｄ特性および信頼性の評価を行っ
た結果について説明する。
＜試料Ｅ１＞
試料Ｅ１において、実施の形態１の図１６に示すトランジスタ１０２ａに相当するトラ
ンジスタを作製した。試料Ｅ１の作製方法を説明する。
まず、基板１１としてガラス基板を用い、基板１１上にゲート電極として機能する導電
膜１３を形成した。
導電膜１３として、スパッタリング法で厚さ２００ｎｍのタングステン膜を形成し、フ
ォトリソグラフィ工程により該タングステン膜上にマスクを形成し、該マスクを用いて該
タングステン膜の一部をエッチングして形成した。
次に、ゲート電極として機能する導電膜１３上に窒化物絶縁膜１５を形成し、窒化物絶
縁膜１５上に酸化物絶縁膜１７を形成した。
窒化物絶縁膜１５として、厚さ４００ｎｍの窒化シリコン膜を形成し、酸化物絶縁膜１
７として、厚さ５０ｎｍの酸化窒化シリコン膜を形成した。
なお、窒化シリコン膜は、第１の窒化シリコン膜、第２の窒化シリコン膜、および第３
の窒化シリコン膜の３層積層構造とした。
第１の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍ
の窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてプラズマＣＶＤ装置
の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電
源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成した。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍ
の窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてプラズマＣＶＤ装
置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波
電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成した。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃ
ｃｍの窒素を原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を１
００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して
、厚さが５０ｎｍとなるように形成した。なお、第１の窒化シリコン膜、第２の窒化シリ
コン膜、及び第３の窒化シリコン膜形成時の基板温度は３５０℃とした。
酸化窒化シリコン膜としては、流量２０ｓｃｃｍのシラン、流量３０００ｓｃｃｍの一
酸化二窒素を原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を４
０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの電力を供給して、酸
化窒化シリコン膜を形成した。なお、酸化窒化シリコン膜形成時の基板温度は３５０℃と
した。
次に、窒化物絶縁膜１５及び酸化物絶縁膜１７を介してゲート電極として機能する導電
膜１３に重なる酸化物半導体膜１９ａを形成した。
ここでは、酸化物絶縁膜１７上に厚さ３５ｎｍの酸化物半導体膜をスパッタリング法で
形成した後、フォトリソグラフィ工程により該酸化物半導体膜上にマスクを形成し、該マ
スクを用いて該酸化物半導体膜の一部をエッチングして、酸化物半導体膜１９ａを形成し
た。
酸化物半導体膜１９ａは、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のＩｎ−Ｇａ−
Ｚｎ酸化物をスパッタリングターゲットとして用い、５０％の酸素をスパッタリングガス
としてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、
２．５ｋＷの直流電力を供給して形成した。なお、酸化物半導体膜を形成する際の基板温
度を１７０℃とした。
次に、加熱処理を行った。ここでは４８０℃の窒素雰囲気で１時間加熱処理を行った後
、４８０℃の窒素及び酸素の混合ガス雰囲気で１時間の加熱処理を行った。
次に、酸化物絶縁膜１７に接する一対の電極として機能する導電膜２１ａ、２１ｂを形
成した。
まず、酸化物絶縁膜１７および酸化物半導体膜１９ａ上に導電膜を形成した。該導電膜
として、厚さ５０ｎｍのタングステン膜上に厚さ４００ｎｍのアルミニウム膜を形成し、
該アルミニウム膜上に厚さ１００ｎｍのチタン膜を形成した。次に、フォトリソグラフィ
工程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチング
し、一対の電極として機能する導電膜２１ａ、２１ｂを形成した。
次に、減圧された処理室に基板を移動し、２２０℃で加熱した後、処理室に設けられる
上部電極に２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を供給して、一
酸化二窒素雰囲気で発生させた酸素プラズマに酸化物絶縁膜１７を曝した。
次に、酸化物絶縁膜１７及び導電膜２１ａ、２１ｂ上に、酸化物絶縁膜を形成した後、
該酸化物絶縁膜の一部をエッチングして、酸化物絶縁膜２３および酸化物絶縁膜２５を形
成した。
ここでは、酸化物絶縁膜２３及び酸化物絶縁膜２５を形成した。
酸化物絶縁膜２３としては、流量３０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一
酸化二窒素を原料ガスとし、処理室の圧力を４０Ｐａ、基板温度を２２０℃とし、１５０
Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ５０ｎｍの酸化
窒化シリコン膜を形成した。
酸化物絶縁膜２５としては、流量１６０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの
一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１
５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ４００ｎ
ｍの酸化窒化シリコン膜を形成した。当該条件により、化学量論的組成を満たす酸素より
も多くの酸素を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成するこ
とができる。
次に、加熱処理を行い酸化物絶縁膜２３および酸化物絶縁膜２５から水、窒素、水素等
を脱離させると共に、酸化物絶縁膜２５に含まれる酸素の一部を酸化物半導体膜へ供給し
た。ここでは、窒素及び酸素の混合ガス雰囲気で、３５０℃、１時間の加熱処理を行った
。
次に、酸化物絶縁膜２５上に金属膜を形成した後、該金属膜に酸素を導入し、金属酸化
物膜を形成した。
ここでは、スパッタリング装置において発生させた酸素プラズマに、アルミニウム膜で
形成される金属膜を曝し、金属膜を酸化して、金属酸化物膜として厚さ５ｎｍの酸化アル
ミニウム膜を形成した。
次に、金属酸化物膜上に、厚さ１００ｎｍの窒化物絶縁膜２９を形成した。窒化物絶縁
膜は、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃ
ｍのアンモニアガスを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を３５０℃と
し、１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した
。
次に、窒化物絶縁膜１５、酸化物絶縁膜２３、酸化物絶縁膜２５、金属酸化物膜２７、
及び窒化物絶縁膜２９の一部に、ゲート電極として機能する導電膜１３に達する開口部を
形成した。
次に、窒化物絶縁膜２９上にゲート電極として機能する導電膜３１ａを形成した。ゲー
ト電極として機能する導電膜３１ａは、ゲート電極として機能する導電膜１３と電気的に
接続する構成とした。
ここでは、ゲート電極として機能する導電膜３１ａとして、スパッタリング法により厚
さ１００ｎｍの酸化シリコンを含む酸化インジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２
）の導電膜を形成した。なお該導電膜に用いたスパッタリングターゲットの組成は、Ｉｎ
２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］とした。この後、窒素雰囲気で
、２５０℃、１時間の加熱処理を行った。
以上の工程により、試料Ｅ１に含まれるトランジスタを作製した。
なお、本実施例においては、チャネル幅を２μｍとし、チャネル長を１μｍ、１．２５
μｍ、１．５μｍ、２μｍ、４μｍ、６μｍとしたトランジスタをそれぞれ作製した。
＜試料Ｅ２＞
比較例として、図１６に示すトランジスタ１０２ａにおいて、金属酸化物膜２７及びゲ
ート電極として機能する導電膜３１ａを有さないトランジスタを作製した。当該トランジ
スタを含む試料を試料Ｅ２とする。
＜試料Ｅ３＞
比較例として、図１６に示すトランジスタ１０２ａにおいて、金属酸化物膜２７を有さ
ないトランジスタを作製した。当該試料を含む試料を試料Ｅ３とする。
＜Ｖｇ−Ｉｄ特性＞
次に、試料Ｅ１乃至試料Ｅ３のトランジスタのＶｇ−Ｉｄ特性を測定した。ここでは、
基板温度を２５℃とし、ソース−ドレイン間の電位差（以下、ドレイン電圧、Ｖｄともい
う）を１Ｖ、１０Ｖとし、ソース−ゲート電極間の電位差（以下、ゲート電圧、Ｖｇとも
いう）を−１５Ｖ乃至１５Ｖまで変化させたときのソース−ドレイン間に流れる電流（以
下、ドレイン電流、Ｉｄともいう）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
図２５（Ａ）に、試料Ｅ１に含まれるトランジスタにおいて、チャネル長が１μｍのト
ランジスタのＶｇ−Ｉｄ特性を示し、図２５（Ｂ）にチャネル長が２μｍのトランジスタ
のＶｇ−Ｉｄ特性を示し、図２５（Ｃ）にチャネル長が６μｍのトランジスタのＶｇ−Ｉ
ｄ特性を示す。また、図２５において、横軸はゲート電圧Ｖｇを、第１の縦軸はドレイン
電流Ｉｄを、第２の縦軸は、電界効果移動度をそれぞれ示す。ここで、電界効果移動度は
、飽和領域での値を示すために、Ｖｄ＝１０Ｖで算出した電界効果移動度を示している。
図２５より、試料Ｅ１において、優れたＶｇ−Ｉｄ特性を有するトランジスタを作製で
きたことが分かった。
＜チャネル長としきい値電圧の関係＞
試料Ｅ１乃至試料Ｅ３におけるトランジスタのチャネル長Ｌとしきい値電圧Ｖｔｈの関
係について説明する。図２６は、試料Ｅ１乃至試料Ｅ３に含まれるトランジスタにおいて
、各チャネル長Ｌにおけるしきい値電圧Ｖｔｈをプロットした図であり、横軸はトランジ
スタの実測のチャネル長を示し、縦軸はトランジスタのしきい値電圧を示す。
試料Ｅ１に含まれるトランジスタにおいて、実測したチャネル長が０．６４μｍから６
．５μｍまで、しきい値電圧の変動が少ない。一方、トランジスタ上に金属酸化物膜２７
が設けられない試料Ｅ２及び試料Ｅ３は、実測したチャネル長が短くなるにつれ、代表的
には実測したチャネル長が２μｍ未満では、しきい値電圧がマイナス方向にシフトしてい
ることが分かる。このことから、試料Ｅ１に示すようにトランジスタ上に金属酸化物膜２
７を形成することで、金属酸化物膜２７の形成工程において酸化物半導体膜上に形成され
る酸化物絶縁膜に酸素を導入することが可能である。また、該酸素は酸化物半導体膜に移
動し、酸化物半導体膜に含まれる酸素欠損が低減する。この結果、チャネル長が小さいト
ランジスタであっても、しきい値電圧の変動を低減することが可能であり、ノーマリーオ
フのトランジスタを作製することができる。

Claims (1)

  1. トランジスタ及び容量素子を有し、
    前記トランジスタは、
    チャネル形成領域を有する酸化物半導体膜と、
    前記酸化物半導体膜上のソース電極及びドレイン電極と、を有し、
    前記ソース電極又は前記ドレイン電極の一方は第１の導電膜と電気的に接続され、
    前記第１の導電膜は、画素電極としての機能を有し、
    前記容量素子は、前記第１の導電膜と第２の導電膜を有し、
    前記第２の導電膜は、前記酸化物半導体膜に含まれる金属元素を有する半導体装置。
JP2018201457A 2013-08-23 2018-10-26 半導体装置 Withdrawn JP2019057713A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013173867 2013-08-23
JP2013173867 2013-08-23
JP2014038563 2014-02-28
JP2014038563 2014-02-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014168105A Division JP6426942B2 (ja) 2013-08-23 2014-08-21 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020166932A Division JP7038777B2 (ja) 2013-08-23 2020-10-01 半導体装置

Publications (1)

Publication Number Publication Date
JP2019057713A true JP2019057713A (ja) 2019-04-11

Family

ID=52479561

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2014168105A Expired - Fee Related JP6426942B2 (ja) 2013-08-23 2014-08-21 半導体装置
JP2018201457A Withdrawn JP2019057713A (ja) 2013-08-23 2018-10-26 半導体装置
JP2020166932A Active JP7038777B2 (ja) 2013-08-23 2020-10-01 半導体装置
JP2022035274A Active JP7364721B2 (ja) 2013-08-23 2022-03-08 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014168105A Expired - Fee Related JP6426942B2 (ja) 2013-08-23 2014-08-21 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2020166932A Active JP7038777B2 (ja) 2013-08-23 2020-10-01 半導体装置
JP2022035274A Active JP7364721B2 (ja) 2013-08-23 2022-03-08 半導体装置

Country Status (3)

Country Link
US (1) US10134781B2 (ja)
JP (4) JP6426942B2 (ja)
KR (1) KR102244553B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2650501C2 (ru) 2012-03-01 2018-04-16 Эррэй Биофарма Инк. Ингибиторы серин/треониновых киназ
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US9753590B2 (en) * 2014-06-13 2017-09-05 Lg Display Co., Ltd. Display device integrated with touch screen panel and method of fabricating the same
CN104319279B (zh) * 2014-11-10 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9964799B2 (en) 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
US9947895B2 (en) 2015-06-17 2018-04-17 Universal Display Corporation Flexible AMOLED display
US9852926B2 (en) * 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
US10700212B2 (en) * 2016-01-28 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method thereof
TWI611463B (zh) * 2016-06-29 2018-01-11 友達光電股份有限公司 金屬氧化物半導體層的結晶方法及半導體結構
US10205008B2 (en) * 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2018211351A1 (en) * 2017-05-19 2018-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method for manufacturing semiconductor device
CN110164878B (zh) * 2019-06-10 2022-05-03 惠科股份有限公司 阵列基板及其制备方法
CN113470988B (zh) * 2021-07-08 2022-03-04 齐鲁工业大学 一种缺陷调控的镓氧氮化物@碳布工作电极及其用途

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115807A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
US20090141203A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Display devices including an oxide semiconductor thin film transistor
JP2010129742A (ja) * 2008-11-27 2010-06-10 Konica Minolta Holdings Inc 電子デバイス及びその製造方法
JP2010171394A (ja) * 2008-12-24 2010-08-05 Semiconductor Energy Lab Co Ltd 論理回路及び半導体装置
JP2010243594A (ja) * 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
JP2012083738A (ja) * 2010-09-15 2012-04-26 Semiconductor Energy Lab Co Ltd 液晶表示装置
US20120138932A1 (en) * 2010-12-01 2012-06-07 Au Optronics Corporation Pixel structure and manufacturing method thereof
JP2013051421A (ja) * 2009-12-09 2013-03-14 Sharp Corp 半導体装置

Family Cites Families (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3683463B2 (ja) * 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3931547B2 (ja) 2000-10-18 2007-06-20 セイコーエプソン株式会社 電気光学装置及びその製造方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7187031B2 (en) 2002-05-31 2007-03-06 Sharp Kabushiki Kaisha Semiconductor device having a low dielectric constant film and manufacturing method thereof
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007123297A (ja) * 2005-10-24 2007-05-17 Sharp Corp 半導体装置及びその製造方法
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5044273B2 (ja) 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101801500B1 (ko) 2009-07-10 2017-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102598280B (zh) * 2009-10-21 2016-05-18 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
WO2011068021A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
EP2579237A4 (en) 2010-05-24 2017-10-11 Sharp Kabushiki Kaisha Thin film transistor substrate and method for producing same
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
EP2657974B1 (en) * 2010-12-20 2017-02-08 Sharp Kabushiki Kaisha Semiconductor device and display device
KR20120138074A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN102651401B (zh) 2011-12-31 2015-03-18 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制造方法和显示器件
US20140014948A1 (en) 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR20150040873A (ko) 2012-08-03 2015-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
US9535277B2 (en) 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR20230175323A (ko) 2012-09-13 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101954984B1 (ko) * 2012-09-25 2019-03-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR102370069B1 (ko) 2012-12-25 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102151696B1 (ko) 2012-12-28 2020-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI651839B (zh) 2013-02-27 2019-02-21 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
TWI635613B (zh) 2013-04-03 2018-09-11 半導體能源研究所股份有限公司 半導體裝置
US20140306219A1 (en) 2013-04-10 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6456598B2 (ja) 2013-04-19 2019-01-23 株式会社半導体エネルギー研究所 表示装置
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI639235B (zh) 2013-05-16 2018-10-21 半導體能源研究所股份有限公司 半導體裝置
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
TWI649606B (zh) 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6400961B2 (ja) 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115807A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
US20090141203A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Display devices including an oxide semiconductor thin film transistor
JP2010129742A (ja) * 2008-11-27 2010-06-10 Konica Minolta Holdings Inc 電子デバイス及びその製造方法
JP2010171394A (ja) * 2008-12-24 2010-08-05 Semiconductor Energy Lab Co Ltd 論理回路及び半導体装置
JP2010243594A (ja) * 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
JP2013051421A (ja) * 2009-12-09 2013-03-14 Sharp Corp 半導体装置
JP2012083738A (ja) * 2010-09-15 2012-04-26 Semiconductor Energy Lab Co Ltd 液晶表示装置
US20120138932A1 (en) * 2010-12-01 2012-06-07 Au Optronics Corporation Pixel structure and manufacturing method thereof

Also Published As

Publication number Publication date
US10134781B2 (en) 2018-11-20
JP2022095623A (ja) 2022-06-28
JP6426942B2 (ja) 2018-11-21
KR20150022676A (ko) 2015-03-04
KR102244553B1 (ko) 2021-04-23
JP7038777B2 (ja) 2022-03-18
JP2015179810A (ja) 2015-10-08
JP2021013030A (ja) 2021-02-04
JP2024001176A (ja) 2024-01-09
US20150053973A1 (en) 2015-02-26
JP7364721B2 (ja) 2023-10-18

Similar Documents

Publication Publication Date Title
JP7038777B2 (ja) 半導体装置
TWI688084B (zh) 顯示裝置
JP6442187B2 (ja) 半導体装置
JP2019197922A (ja) 半導体装置
JP2015187695A (ja) 表示装置
JP6962978B2 (ja) 液晶表示装置
JP7516641B2 (ja) 半導体装置
JP2019176183A (ja) 金属酸化物膜及び半導体装置
JP7370444B2 (ja) 表示装置
JP6553266B2 (ja) 金属酸化物膜及び半導体装置
JP6392955B2 (ja) 金属酸化物膜
JP2020178133A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200721

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20201002