JP2015187695A - 表示装置 - Google Patents

Abstract

【課題】光漏れが少なく、コントラストの優れた表示装置を提供する。または、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する表示装置を提供する。または、寄生容量による配線遅延が低減された表示装置を提供する。
【解決手段】基板上のトランジスタと、トランジスタと接続する画素電極と、トランジスタと電気的に接続される信号線と、トランジスタと電気的に接続され、且つ信号線と交差する走査線と、画素電極及び信号線上に絶縁膜を介して設けられるコモン電極とを有し、コモン電極は、信号線と交差する方向に延伸した縞状の領域を有する表示装置である。
【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明の一態様は、表示装置及びその作製方法に関する。

近年、液晶は多様なデバイスに利用されており、特に薄型、軽量の特徴を持つ液晶表示装置（液晶ディスプレイ）は幅広い分野のディスプレイにおいて用いられている。

液晶表示装置に含まれる液晶分子に電界を印加する方法として、縦電界方式または横電界方式がある。横電界方式の液晶表示パネルとしては、画素電極及びコモン電極が同一絶縁膜上に設けられるＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードと、絶縁膜を介して画素電極及びコモン電極が重なるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードとがある。

ＦＦＳモードの液晶表示装置は、画素電極にスリット状の開口部を有し、該開口部において画素電極及びコモン電極の間で生じる電界を液晶分子に印加することで、液晶分子の配向を制御する。

ＦＦＳモードの液晶表示装置は、高開口率であり、広い視野角を得ることができると共に画像コントラストを改善できるという効果があり、近年、多く用いられるようになってきている（特許文献１参照。）。

特開２０００−８９２５５号公報

本発明の一態様は、寄生容量による配線遅延が低減された表示装置を提供する。または、本発明の一態様は、光漏れが少なく、コントラストの優れた表示装置を提供する。または、本発明の一態様は、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する表示装置を提供する。または、本発明の一態様は、消費電力が低減された表示装置を提供する。または、本発明の一態様は、電気特性の優れたトランジスタを有する表示装置を提供する。または、本発明の一態様は、新規な表示装置を提供する。または、本発明の一態様は、少ない工程数で、高開口率であり、広い視野角が得られる表示装置の作製方法を提供する。または、本発明の一態様は、新規な表示装置の作製方法を提供する。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、絶縁表面上のトランジスタと、トランジスタと接続する画素電極と、トランジスタと接続する信号線と、トランジスタと接続し、且つ信号線と交差する走査線と、画素電極及び信号線上に絶縁膜を介して設けられるコモン電極とを有し、コモン電極は、信号線と交差する方向に延伸した縞状の領域を有する表示装置である。

なお、トランジスタは、走査線と電気的に接続されるゲート電極と、ゲート電極と重なる半導体膜と、ゲート電極及び半導体膜の間のゲート絶縁膜と、信号線及び半導体膜に電気的に接続される第１の導電膜と、画素電極及び半導体膜に電気的に接続される第２の導電膜と、を有し、第２の導電膜は、走査線及びコモン電極の縞状の領域と平行な領域を有する。

本発明の一態様は、絶縁表面上に、信号線、走査線、トランジスタ、画素電極、コモン電極、及び容量素子を有する表示装置である。トランジスタは、走査線と電気的に接続されるゲート電極と、ゲート電極と重なる半導体膜と、ゲート電極及び半導体膜の間のゲート絶縁膜と、信号線及び半導体膜に電気的に接続される第１の導電膜と、画素電極及び半導体膜に電気的に接続される第２の導電膜と、を有する。容量素子は、画素電極と、コモン電極と、画素電極及びコモン電極の間に設けられる窒化物絶縁膜と、を有する。コモン電極は、信号線と交差する方向に延伸した縞状の領域を有する。

なお、第２の導電膜は、走査線及びコモン電極の縞状の領域と平行な領域を有する。

また、コモン電極は、縞状の領域のそれぞれが、走査線と平行に配置された複数の画素電極に、またがって延伸していてもよい。

また、コモン電極と信号線とが交差する角度は、７０°以上１１０°以下であることが好ましい。

また、画素電極は、マトリクス状に設けられている。また、コモン電極は、走査線と交差し、且つ縞状の領域と接続される領域を有する。また、半導体膜及び画素電極は、ゲート絶縁膜と接する。

また、半導体膜及び画素電極は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、またはＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）を有する。

また、半導体膜及び画素電極は、第１の膜及び第２の膜を含む多層構造であり、第１の膜は、第２の膜と金属元素の原子数比が異なる。

本発明の一態様により、寄生容量による配線遅延が低減された表示装置を提供することができる。または、本発明の一態様により、光漏れが少なく、コントラストの優れた表示装置を提供することができる。または、本発明の一態様により、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する表示装置を提供することができる。または、本発明の一態様により、消費電力が低減された表示装置を提供することができる。本発明の一態様により、電気特性の優れたトランジスタを有する表示装置を提供することができる。または、本発明の一態様により、少ない工程数で、高開口率であり、広い視野角が得られる表示装置を作製することができる。

表示装置の一形態を説明する断面図及び上面図である。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明するブロック図及び回路図である。 表示装置の一形態を説明する上面図である。 トランジスタの一形態を説明する断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 表示装置の一形態を説明する上面図及び断面図である。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明する上面図である。 トランジスタの一形態を説明する断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタの一形態を説明する断面図である。 表示モジュールを説明する図である。 実施の形態に係る、電子機器の外観図を説明する図である。 試料１及び試料２の上面図及び透過率の分布を示す図。 試料３及び試料４の上面図及び透過率の分布を示す図。 表示装置の一形態を説明する上面図である。 トランジスタの一形態を説明する断面図である。 トランジスタの一形態を説明する断面図である。 トランジスタの一形態を説明する断面図である。 トランジスタの一形態を説明する断面図である。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明する上面図である。 導電率の温度依存性を説明する図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。

なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。

また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。

なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

（実施の形態１）
本実施の形態では、本発明の一態様である表示装置について、図面を用いて説明する。

図１（Ａ）はＦＦＳモードの液晶表示装置の断面図であり、図１（Ｂ）は、該液晶表示装置に含まれる表示部の一画素１０の上面図である。なお、図１（Ａ）は、図１（Ｂ）の一点鎖線Ａ−Ｂの断面図に相当する。また、図１（Ｂ）において、基板１、絶縁膜３、絶縁膜８、絶縁膜６０、基板６１、遮光膜６２、着色膜６３、絶縁膜６４、絶縁膜６５、及び液晶層６６を省略する。

図１に示すように、ＦＦＳモードの液晶表示装置は、アクティブマトリクス型の液晶表示装置であり、表示部に設けられる画素１０ごとにトランジスタ１０２及び画素電極７を有する。

図１（Ａ）に示すように、液晶表示装置は、基板１上のトランジスタ１０２と、トランジスタ１０２に接続する画素電極７と、トランジスタ１０２及び画素電極７に接する絶縁膜８と、絶縁膜８に接するコモン電極９と、絶縁膜８及びコモン電極９に接し、且つ配向膜として機能する絶縁膜６０と、を有する。

また、基板６１に接する遮光膜６２及び着色膜６３と、基板６１、遮光膜６２、及び着色膜６３に接する絶縁膜６４と、絶縁膜６４に接し、且つ配向膜として機能する絶縁膜６５とを有する。また、絶縁膜６０及び絶縁膜６５の間に液晶層６６を有する。なお、図示しないが、基板１及び基板６１の外側に偏光板が設けられる。

トランジスタ１０２は、順スタガ型、逆スタガ型、コプレナー型等のトランジスタを適宜用いることができる。また、逆スタガ型の場合、チャネルエッチ構造、チャネル保護構造等を適宜用いることができる。

本実施の形態に示すトランジスタ１０２は、逆スタガ型であり、且つチャネルエッチ構造のトランジスタである。トランジスタ１０２は、基板１上の、ゲート電極として機能する導電膜２と、基板１及び導電膜２上のゲート絶縁膜として機能する絶縁膜３と、絶縁膜３を介して導電膜２と重なる半導体膜４と、半導体膜４と接する導電膜５及び導電膜６と、を有する。なお、導電膜２は、ゲート電極と共に、走査線として機能する。即ち、ゲート電極は走査線の一部である。また、導電膜５は、信号線として機能する。また、導電膜５、６はソース電極及びドレイン電極として機能する。即ち、ソース電極及びドレイン電極の一方は、信号線の一部である。これらのため、トランジスタ１０２は、走査線及び信号線と電気的に接続される。なお、ここでは、導電膜２は、ゲート電極と共に走査線として機能するが、ゲート電極及び走査線を、別々に形成してもよい。また、導電膜５は、ソース電極及びドレイン電極の一方、並びに信号線として機能するが、ソース電極及びドレイン電極の一方、並びに信号線を、別々に形成してもよい。

なお、トランジスタ１０２において、半導体膜４は、シリコン、シリコンゲルマニウム、酸化物半導体等の半導体材料を適宜用いることができる。また、半導体膜４は適宜、非晶質構造、微結晶構造、多結晶構造、単結晶構造等とすることができる。

図１（Ｂ）に示すように、画素電極７は、画素１０において、矩形状である。また、本実施の形態に示す表示装置は、アクティブマトリクス型の液晶表示装置であるため、画素電極７がマトリクス状に配置される。画素電極７及びコモン電極９は透光性を有する膜で形成される。

なお、画素電極７の形状は、矩形状に限定されず、画素１０の形状に合わせて適切な形状とすることができる。なお、画素電極７は、画素１０において、走査線として機能する導電膜２及び信号線として機能する導電膜５に囲まれる領域において、広く形成されることが好ましい。この結果、画素１０における開口率を高めることができる。

コモン電極９は、信号線として機能する導電膜５と交差する方向に延伸する領域（第１の領域）を複数有する。すなわち、信号線として機能する導電膜５と交差する方向に延伸した縞状の領域（複数の第１の領域）を有する。なお、該縞状の領域は、信号線として機能する導電膜５と平行または略平行な方向に延伸した領域（第２の領域）と接続する。すなわち、コモン電極９は、縞状の領域（複数の第１の領域）と、該縞状の領域に接続する接続領域（第２の領域）とで構成される。

言い換えると、コモン電極９は、画素電極７上に、走査線として機能する導電膜２と平行または略平行な方向に延伸する領域（第１の領域）を複数有する。すなわち、走査線として機能する導電膜２と平行または略平行な方向に延伸した縞状の領域（複数の第１の領域）を有する。なお、該縞状の領域は、走査線として機能する導電膜２と交差する方向に延伸した領域（第２の領域）と接続する。

コモン電極９における縞状の領域（複数の第１の領域）が延伸する方向と、信号線として機能する導電膜５が延伸する方向とが交差する角度は、７０°以上１１０°以下が好ましい。このような角度で交差することで、光漏れを低減することが可能である。また、基板１において全面のコモン電極９が形成されず、縞状の領域（複数の第１の領域）を有するため、走査線として機能する導電膜２及び信号線として機能する導電膜５と、コモン電極９との間に発生する寄生容量を低減することが可能である。

また、コモン電極９において縞状の領域（複数の第１の領域）は、直線状とすることができる。または、コモン電極９において縞状の領域（複数の第１の領域）は、ジグザグ状の折れ線、波状等の曲線が繰り返された形状とすることができる。コモン電極９において、縞状の領域（複数の第１の領域）が、折れ線または曲線が繰り返された形状の場合、液晶分子の配向状態がマルチドメイン化し視野角改善効果が得られる。

コモン電極９は縞状であるため、画素電極７に電圧が印加されると、画素電極７及びコモン電極９の間において、図１（Ａ）の破線矢印で示すように、放物線状の電界が発生する。この結果、液晶層６６に含まれる液晶分子を配向させることができる。

なお、画素電極７及びコモン電極９が重なる領域において、画素電極７、絶縁膜８、及びコモン電極９が容量素子として機能する。画素電極７及びコモン電極９は透光性を有する膜で形成されるため、開口率が高まるとともに、容量素子に蓄積される電荷容量を高めることができる。また、画素電極７及びコモン電極９の間の絶縁膜８を比誘電率の高い材料を用いて形成することで、容量素子において、大きな電荷容量を蓄積させることが可能である。比誘電率の高い材料としては、窒化シリコン、酸化アルミニウム、酸化ガリウム、酸化イットリウム、酸化ハフニウム、ハフニウムシリケート（ＨｆＳｉＯ_ｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙＮ_ｚ）等がある。

遮光膜６２は、ブラックマトリクスとして機能する。着色膜６３は、カラーフィルタとして機能する。なお、着色膜６３は、必ずしも設ける必要はなく、例えば、液晶表示装置が白黒表示の場合は、着色膜６３を設けない構成としてもよい。

着色膜６３としては、特定の波長帯域の光を透過する着色膜であればよく、例えば、赤色の波長帯域の光を透過する赤色（Ｒ）の膜、緑色の波長帯域の光を透過する緑色（Ｇ）の膜、青色の波長帯域の光を透過する青色（Ｂ）の膜などを用いることができる。

遮光膜６２としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。

絶縁膜６５は、平坦化層としての機能、または着色膜６３が含有しうる不純物を液晶素子側へ拡散するのを抑制する機能を有する。

なお、図示しないが、基板１及び基板６１の間には、シール材が設けられており、基板１、基板６１、及びシール材により液晶層６６を封止している。また、絶縁膜６０及び絶縁膜６４の間に液晶層６６の厚さ（セルギャップともいう）を維持するスペーサを設けてもよい。

次に、本実施の形態に示す液晶表示装置の駆動方法について、図２を用いて説明する。

図２は、ＦＦＳモードの液晶表示装置の画素部に含まれる画素の上面図であり、隣り合う２つの画素１０ａ、１０ｂを示す。図２（Ａ）及び図２（Ｂ）において、コモン電極９は、走査線として機能する導電膜２と平行または略平行な方向に延伸している。すなわち、画素１０ａ、１０ｂにまたがっている。

図２（Ａ）及び図２（Ｂ）は、信号線として機能する導電膜５ａ、５ｂと交差する方向に延伸する縞状の領域を有するコモン電極９を設けた画素１０ａ、１０ｂであり、図２（Ｃ）及び図２（Ｄ）は、走査線として機能する導電膜２と交差する方向に延伸する縞状の領域を有するコモン電極９を設けた画素１０ａ、１０ｂである。各画素において、初期状態を黒表示とし、画素電極に電圧を印加することで白表示とする画素における表示素子の駆動方法、すなわちノーマリー・ブラックモードの表示素子の駆動方法について説明する。なお、ここで、表示素子とは、画素電極７、コモン電極９、及び液晶層に含まれる液晶分子のことをいう。なお、本実施の形態では、ノーマリー・ブラックモードの駆動方法を用いて説明するが、適宜ノーマリー・ホワイトモードの駆動方法を用いることもできる。

なお、黒表示の場合は、トランジスタをオン状態とする電圧を走査線に印加し、信号線及びコモン電極に０Ｖ印加する。この結果、画素電極に０Ｖ印加される。すなわち、画素電極及びコモン電極の間に電界が発生せず、液晶分子は動作しない。

白表示の場合は、トランジスタをオン状態とする電圧を走査線に印加し、信号線に液晶分子を動作させる電圧、たとえば６Ｖ印加し、コモン電極に０Ｖ印加する。この結果、画素電極に６Ｖ印加される。すなわち、画素電極及びコモン電極の間に電界が発生し、液晶分子が動作する。

また、ここでは、ネガ型の液晶材料を用いて説明するため、初期状態において、液晶分子はコモン電極と直交する方向に配向させる。このように、初期状態における液晶分子の配向を初期配向という。また、画素電極及びコモン電極間に電圧を印加することで、基板に対して平行な面内において、液晶分子を回転動作させる。なお、本実施の形態では、ネガ型の液晶材料を用いて説明するが、適宜ポジ型の液晶材料を用いることもできる。

また、図１（Ａ）に示す基板１及び基板６１の外側に偏光板が設けられる。基板１の外側に設けられる偏光板に含まれる偏光子と、基板６１の外側に設けられる偏光板に含まれる偏光子は互いに直交するように配置されたクロスニコルである。このため、走査線として機能する導電膜２または信号線として機能する導電膜５ａ、５ｂと平行な方向に、液晶分子が配向すると、偏光板において光が吸収され、黒表示となる。なお、本実施の形態では、偏光子の位置をクロスニコルとして説明するが、適宜パラレルニコルとすることもできる。

図２において、走査線として機能する導電膜２、半導体膜４ａ、信号線として機能する導電膜５ａ、導電膜６ａ、画素電極７ａ、及びコモン電極９を有する画素を画素１０ａとし、走査線として機能する導電膜２、半導体膜４ｂ、信号線として機能する導電膜５ｂ、導電膜６ｂ、画素電極７ｂ、及びコモン電極９を有する画素を画素１０ｂとする。また、図２（Ａ）及び図２（Ｃ）は、初期状態を示し、図２（Ｂ）及び図２（Ｄ）は、画素１０ｂを白表示とする状態を示す。

図２（Ｃ）及び図２（Ｄ）に示す画素１０ａ、１０ｂは、コモン電極９が信号線として機能する導電膜５ａ、５ｂと平行または略平行な方向に延伸するため、図２（Ｃ）に示す初期状態（黒表示）では、液晶分子Ｌは、信号線として機能する導電膜５ａ、５ｂと垂直な方向に配向する。

図２（Ｄ）に示すように、画素１０ａを黒表示、画素１０ｂを白表示とする場合について説明する。信号線として機能する導電膜５ａ及びコモン電極９に０Ｖ印加する。また、信号線として機能する導電膜５ｂに６Ｖ印加する。この結果、画素１０ｂにおいて、画素電極７ｂに６Ｖ印加され、図の矢印で示すように、画素電極７ｂ及びコモン電極９の間に電界が発生し、それに合わせて液晶分子Ｌが配向する。ここでは、液晶分子Ｌが４５°回転した状態を示す。

なお、画素１０ａにおいて、画素電極７ａの電位は０Ｖであり、画素電極７ａの近傍に設けられる信号線として機能する導電膜５ｂの電位は６Ｖである。このため、画素１０ａにおいても、図の矢印で示すように、画素電極７ａ及び信号線として機能する導電膜５ｂの間に電界が発生し、それに合わせて液晶分子Ｌが配向してしまう。この結果、黒表示するべき画素１０ａにおいて、一部液晶分子Ｌの配向状態が変化し、光漏れが生じてしまう。

一方、図２（Ａ）及び図２（Ｂ）に示す画素１０ａ、１０ｂは、コモン電極９が信号線として機能する導電膜５ａ、５ｂと直交する方向に延伸するため、初期状態（黒表示）では、液晶分子Ｌは、信号線として機能する導電膜５ａ、５ｂと平行または略平行な方向に配向する。

図２（Ｂ）に示すように、画素１０ａを黒表示、画素１０ｂを白表示とする場合について説明する。信号線として機能する導電膜５ａ及びコモン電極９に０Ｖ印加する。また、信号線として機能する導電膜５ｂに６Ｖ印加する。この結果、画素１０ｂにおいて、画素電極７ｂに６Ｖ印加され、図の矢印で示すように、画素電極７ｂ及びコモン電極９の間に電界が発生し、それに合わせて液晶分子Ｌが配向する。ここでは、液晶分子Ｌが−４５°回転した状態を示す。

なお、画素１０ａにおいて、画素電極７ａの電位が０Ｖであり、画素電極７ａの近傍に設けられる信号線として機能する導電膜５ｂの電位が６Ｖである。しかしながら、信号線として機能する導電膜５ｂ及びコモン電極９が交差するため、画素電極７ａ及び信号線として機能する導電膜５ｂの間に発生する第１の電界Ｆ１が液晶分子Ｌの長軸と直交する。この結果、液晶分子Ｌはネガ型液晶であるため、液晶分子Ｌが動作せず、光漏れを抑制することができる。

以上のことから、ＦＦＳモードの液晶表示装置において、信号線と交差する方向に延伸したコモン電極を設けることで、コントラストの優れた表示装置を作製することができる。

また、本実施の形態に示すコモン電極９は、基板上において全面に形成されない。このため、信号線として機能する導電膜５ａ、５ｂと重なる領域を減らすことが可能であり、信号線とコモン電極９の間に発生する寄生容量を低減することが可能である。この結果、大面積基板を用いて形成される表示装置において、配線遅延を低減することが可能である。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、本発明の一態様である表示装置について、図面を用いて説明する。また、本実施の形態では、トランジスタに含まれる半導体膜として酸化物半導体膜を用いて説明する。

図３（Ａ）に示す表示装置は、画素部１０１と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行または略平行に配設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各々が平行または略平行に配設され、且つ信号線駆動回路１０６によって電位が制御されるｎ本の信号線１０９と、を有する。さらに、画素部１０１はマトリクス状に配設された複数の画素１０３を有する。また、信号線１０９に沿って、各々が平行または略平行に配設されたコモン線１１５を有する。また、走査線駆動回路１０４及び信号線駆動回路１０６をまとめて駆動回路部という場合がある。

各走査線１０７は、画素部１０１においてｍ行ｎ列に配設された画素１０３のうち、いずれかの行に配設されたｎ個の画素１０３と電気的に接続される。また、各信号線１０９は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの列に配設されたｍ個の画素１０３に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各コモン線１１５は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの列に配設されたｍ個の画素１０３と電気的に接続される。

図３（Ｂ）は、図３（Ａ）に示す表示装置の画素１０３に用いることができる回路構成の一例を示している。

図３（Ｂ）に示す画素１０３は、液晶素子１２１と、トランジスタ１０２と、容量素子１０５と、を有する。

液晶素子１２１の一対の電極の一方は、トランジスタ１０２と接続し、電位は、画素１０３の仕様に応じて適宜設定される。液晶素子１２１の一対の電極の他方は、コモン線１１５と接続し、電位は共通の電位（コモン電位）が与えられる。液晶素子１２１は、トランジスタ１０２に書き込まれるデータにより、液晶分子の配向状態が制御される。

なお、液晶素子１２１は、液晶分子の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶分子の光学的変調作用は、液晶分子にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子１２１に用いる液晶材料としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、サーモトロピック液晶、ライオトロピック液晶、強誘電液晶、反強誘電液晶等が挙げられる。

液晶素子１２１を有する表示装置の駆動方法としては、ＦＦＳモードを用いる。

また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶材料とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。

図３（Ｂ）に示す画素１０３の構成において、トランジスタ１０２のソース電極及びドレイン電極の一方は、信号線１０９に電気的に接続され、他方は液晶素子１２１の一対の電極の一方に電気的に接続される。また、トランジスタ１０２のゲート電極は、走査線１０７に電気的に接続される。トランジスタ１０２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。

図３（Ｂ）に示す画素１０３の構成において、容量素子１０５の一対の電極の一方は、トランジスタ１０２に接続される。容量素子１０５の一対の電極の他方は、コモン線１１５に電気的に接続される。コモン線１１５の電位の値は、画素１０３の仕様に応じて適宜設定される。容量素子１０５は、書き込まれたデータを保持する保持容量としての機能を有する。なお、本実施の形態において、容量素子１０５の一対の電極の一方は、液晶素子１２１の一対の電極の一方である。また、容量素子１０５の一対の電極の他方は、液晶素子１２１の一対の電極の他方である。

次に、表示装置に含まれる素子基板の具体的な構成について説明する。ここでは、複数の画素１０３ａ、１０３ｂ、１０３ｃの上面図を図４に示す。

図４において、走査線として機能する導電膜１３は、信号線に略直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する導電膜２１ａは、走査線に略直交する方向（図中上下方向）に延伸して設けられている。なお、走査線として機能する導電膜１３は、走査線駆動回路１０４（図３を参照。）と電気的に接続されており、信号線として機能する導電膜２１ａは、信号線駆動回路１０６（図３（Ａ）を参照。）に電気的に接続されている。

トランジスタ１０２は、走査線及び信号線が交差する領域に設けられている。トランジスタ１０２は、ゲート電極として機能する導電膜１３、ゲート絶縁膜（図４に図示せず。）、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜１９ａ、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂにより構成される。なお、導電膜１３は、走査線としても機能し、酸化物半導体膜１９ａと重畳する領域がトランジスタ１０２のゲート電極として機能する。また、導電膜２１ａは、信号線としても機能し、酸化物半導体膜１９ａと重畳する領域がトランジスタ１０２のソース電極またはドレイン電極として機能する。また、図４において、走査線は、上面形状において端部が酸化物半導体膜１９ａの端部より外側に位置する。このため、走査線はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜１９ａに光が照射されず、トランジスタの電気特性の変動を抑制することができる。

また、導電膜２１ｂは、画素電極１９ｂと電気的に接続されている。また、画素電極１９ｂ上において、絶縁膜を介してコモン電極２９が設けられている。画素電極１９ｂ上に設けられる絶縁膜には、一点鎖線で示す開口部４０が設けられている。開口部４０において、画素電極１９ｂは、窒化物絶縁膜（図４に図示せず。）と接する。

コモン電極２９は、信号線と交差する方向に延伸した縞状の領域（複数の第１の領域）を有する。また、該複数の第１の領域は、信号線と平行または略平行な方向に延伸した第２の領域と接続される。このため、縞状の領域（複数の第１の領域）を有するコモン電極２９は、複数の第１の領域のそれぞれが同電位である。

容量素子１０５は、画素電極１９ｂ及びコモン電極２９が重なる領域で形成される。画素電極１９ｂ及びコモン電極２９は透光性を有する。即ち、容量素子１０５は透光性を有する。

図４に示すように、本実施の形態に示す液晶表示装置は、ＦＦＳモードであり、さらに信号線と交差する方向に延伸した縞状の領域を有するコモン電極２９が設けられるため、コントラストの優れた表示装置を作製することができる。

また、容量素子１０５は透光性を有するため、画素１０３内に容量素子１０５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５０％以上、好ましくは６０％以上とすることが可能であると共に、電荷容量を増大させた表示装置を得ることができる。例えば、解像度の高い表示装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い表示装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実施の形態に示す容量素子１０５は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上、更には５００ｐｐｉ以上である高解像度の表示装置に好適に用いることができる。

また、液晶表示装置において、容量素子の容量値を大きくするほど、電界を加えた状況において、液晶素子の液晶分子の配向を一定に保つ期間を長くすることができる。静止画を表示させる場合、当該期間を長くできるため、画像データを書き換える回数を削減することが可能であり、消費電力を低減することができる。また、本実施の形態に示す構造により、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減することができる。

なお、本発明の実施形態の一態様の上面図は、これに限定されない。様々な構成をとることができる。例えば、図１９のように、コモン電極２９において、接続領域が各信号線として機能する導電膜上に形成されてもよい。

次いで、図４の一点鎖線Ａ−Ｂ、Ｃ−Ｄにおける断面図を図５に示す。図５に示すトランジスタ１０２は、チャネルエッチ型のトランジスタである。なお、一点鎖線Ａ−Ｂは、トランジスタ１０２のチャネル長方向、及び容量素子１０５の断面図であり、Ｃ−Ｄにおける断面図は、トランジスタ１０２のチャネル幅方向の断面図である。

図５に示すトランジスタ１０２は、シングルゲート構造のトランジスタであり、基板１１上に設けられるゲート電極として機能する導電膜１３を有する。また、基板１１及びゲート電極として機能する導電膜１３上に形成される窒化物絶縁膜１５と、窒化物絶縁膜１５上に形成される酸化物絶縁膜１７と、窒化物絶縁膜１５及び酸化物絶縁膜１７を介して、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａと、酸化物半導体膜１９ａに接する、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂとを有する。また、酸化物絶縁膜１７、酸化物半導体膜１９ａ、及びソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂ上には、酸化物絶縁膜２３が形成され、酸化物絶縁膜２３上には酸化物絶縁膜２５が形成される。酸化物絶縁膜２３、酸化物絶縁膜２５、導電膜２１ｂ上には窒化物絶縁膜２７が形成される。また、画素電極１９ｂが、酸化物絶縁膜１７上に形成される。画素電極１９ｂは、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂの一方、ここでは導電膜２１ｂに接続する。また、コモン電極２９が、窒化物絶縁膜２７上に形成される。

また、画素電極１９ｂと、窒化物絶縁膜２７と、コモン電極２９とが重なる領域が容量素子１０５として機能する。

なお、本発明の実施形態の一態様の断面図は、これに限定されない。様々な構成をとることができる。例えば、画素電極１９ｂは、スリットを有してもよい。または、画素電極１９ｂは櫛歯形状でもよい。その場合の断面図の例を、図２０に示す。または、図２１に示すように、窒化物絶縁膜２７の上に、絶縁膜２６ｂが設けられてもよい。例えば、絶縁膜２６ｂとして、有機樹脂膜を設けてもよい。これにより、絶縁膜２６ｂの表面を平坦にすることができる。つまり、絶縁膜２６ｂは、一例としては、平坦化膜としての機能を有することができる。または、コモン電極２９と、導電膜２１ｂとが重なるようにして、容量素子１０５ｂを形成してもよい。その場合の断面図の例を、図２２、図２３に示す。

以下に、表示装置の構成の詳細について説明する。

基板１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１１として用いてもよい。また、シリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１１として用いてもよい。なお、基板１１として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。

また、基板１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０２を形成してもよい。または、基板１１とトランジスタ１０２の間に剥離層を設けてもよい。剥離層は、その上に表示装置を一部あるいは全部完成させた後、基板１１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１０２は耐熱性の劣る基板や可撓性の基板にも転載できる。

ゲート電極として機能する導電膜１３は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極として機能する導電膜１３は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた１または複数の元素を組み合わせた合金膜、もしくは窒化膜を用いてもよい。

また、ゲート電極として機能する導電膜１３は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。

窒化物絶縁膜１５は、酸素の透過性の低い窒化物絶縁膜を用いることが可能である。更には、酸素、水素、及び水の透過性の低い窒化物絶縁膜を用いることが可能である。酸素の透過性の低い窒化物絶縁膜、酸素、水素、及び水の透過性の低い窒化物絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜等がある。また、酸素の透過性の低い窒化物絶縁膜、酸素、水素、及び水の透過性の低い窒化物絶縁膜の代わりに、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜等の酸化物絶縁膜を用いることができる。

窒化物絶縁膜１５の厚さは、５ｎｍ以上１００ｎｍ以下、より好ましくは２０ｎｍ以上８０ｎｍ以下とするとよい。

酸化物絶縁膜１７は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物などを用いればよく、積層または単層で設ける。

また、酸化物絶縁膜１７として、ハフニウムシリケート（ＨｆＳｉＯ_ｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙＮ_ｚ）、酸化ハフニウム、酸化イットリウムなどの比誘電率の高い材料を用いることでトランジスタのゲートリークを低減できる。

酸化物絶縁膜１７の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。

酸化物半導体膜１９ａは、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）がある。

なお、酸化物半導体膜１９ａがＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は、Ｉｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。

酸化物半導体膜１９ａは、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１０２のオフ電流を低減することができる。

酸化物半導体膜１９ａの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。

酸化物半導体膜１９ａがＩｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物膜を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体膜１９ａの原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

酸化物半導体膜１９ａとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜１９ａは、キャリア密度が１×１０^１７個／ｃｍ^３以下、好ましくは１×１０^１５個／ｃｍ^３以下、さらに好ましくは１×１０^１３個／ｃｍ^３以下、より好ましくは１×１０^１１個／ｃｍ^３以下の酸化物半導体膜を用いる。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜１９ａのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

なお、酸化物半導体膜１９ａとして、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損量の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０^６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。

酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損が形成される。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。

このため、酸化物半導体膜１９ａは酸素欠損と共に、水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１９ａにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とする。

酸化物半導体膜１９ａにおいて、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１９ａにおいて酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１９ａにおけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、酸化物半導体膜１９ａにおいて、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜１９ａのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。

また、酸化物半導体膜１９ａに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、酸化物半導体膜１９ａは、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。

酸化物半導体膜１９ａは、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。

なお、酸化物半導体膜１９ａが、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上の領域を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。

画素電極１９ｂは、酸化物半導体膜１９ａと同時に形成された酸化物半導体膜を加工して形成される。このため、画素電極１９ｂは、酸化物半導体膜１９ａと同様の金属元素を有する膜である。また、酸化物半導体膜１９ａと同様の結晶構造、または異なる結晶構造を有する膜である。しかしながら、酸化物半導体膜１９ａと同時に形成された酸化物半導体膜に、不純物または酸素欠損を有せしめることで、導電性を有する膜となり、画素電極１９ｂとして機能する。酸化物半導体膜に含まれる不純物としては、水素がある。なお、水素の代わりに不純物として、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等が含まれていてもよい。または、画素電極１９ｂは、酸化物半導体膜１９ａと同時に形成された膜であり、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。または、画素電極１９ｂは、酸化物半導体膜１９ａと同時に形成された膜であり、且つ不純物を含むと共に、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。

このため、酸化物半導体膜１９ａ及び画素電極１９ｂは共に、酸化物絶縁膜１７上に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜１９ａと比較して、画素電極１９ｂの不純物濃度が高い。例えば、酸化物半導体膜１９ａに含まれる水素の濃度は、５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下であり、画素電極１９ｂに含まれる水素の濃度は、８×１０^１９ａｔｏｍｓ／ｃｍ^３以上、好ましくは１×１０^２０ａｔｏｍｓ／ｃｍ^３以上、より好ましくは５×１０^２０ａｔｏｍｓ／ｃｍ^３以上である。また、酸化物半導体膜１９ａと比較して、画素電極１９ｂに含まれる水素の濃度は２倍、好ましくは１０倍以上である。

また、酸化物半導体膜１９ａと同時に形成された酸化物半導体膜をプラズマに曝すことにより、酸化物半導体膜にダメージを与え、酸素欠損を形成することができる。例えば、酸化物半導体膜上に、プラズマＣＶＤ法またはスパッタリング法で膜を成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。または、酸化物絶縁膜２３及び酸化物絶縁膜２５を形成するためのエッチング処理において酸化物半導体膜がプラズマに曝されることで、酸素欠損が生成される。または、酸化物半導体膜が、酸素及び水素の混合ガス、水素、希ガス、アンモニア等のプラズマに曝されることで、酸素欠損が生成される。この結果、酸化物半導体膜は導電性が高くなり、画素電極１９ｂとして機能する。

即ち、画素電極１９ｂは、導電性の高い酸化物半導体膜で形成されるともいえる。また、画素電極１９ｂは、導電性の高い金属酸化物膜で形成されるともいえる。

また、窒化物絶縁膜２７として、窒化シリコン膜を用いる場合、窒化シリコン膜は水素を含む。このため、窒化物絶縁膜２７の水素が酸化物半導体膜１９ａと同時に形成された酸化物半導体膜に拡散すると、該酸化物半導体膜において水素は酸素と結合し、キャリアである電子が生成される。また、窒化シリコン膜をプラズマＣＶＤ法またはスパッタリング法で成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。当該酸素欠損に、窒化シリコン膜に含まれる水素が入ることで、キャリアである電子が生成される。これらの結果、酸化物半導体膜は導電性が高くなり、画素電極１９ｂとなる。

酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり、導電体化する。導電体化された酸化物半導体を酸化物導電体ということができる。すなわち、画素電極１９ｂは、酸化物導電体膜で形成されるということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。

画素電極１９ｂは、酸化物半導体膜１９ａより抵抗率が低い。画素電極１９ｂの抵抗率が、酸化物半導体膜１９ａの抵抗率の１×１０^−８倍以上１×１０^−１倍未満であることが好ましく、代表的には１×１０^−３Ωｃｍ以上１×１０^４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０^−３Ωｃｍ以上１×１０^−１Ωｃｍ未満であるとよい。

ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。

酸化物絶縁膜２３または酸化物絶縁膜２５として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。ここでは、酸化物絶縁膜２３として、酸素を透過する酸化物絶縁膜を形成し、酸化物絶縁膜２５として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成する。

酸化物絶縁膜２３は、酸素を透過する酸化物絶縁膜である。このため、酸化物絶縁膜２３上に設けられる、酸化物絶縁膜２５から脱離する酸素を、酸化物絶縁膜２３を介して酸化物半導体膜１９ａに移動させることができる。また、酸化物絶縁膜２３は、後に形成する酸化物絶縁膜２５を形成する際の、酸化物半導体膜１９ａへのダメージ緩和膜としても機能する。

酸化物絶縁膜２３としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。

また、酸化物絶縁膜２３は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、ｇ＝２．００１に現れる信号のスピン密度が３×１０^１７ｓｐｉｎｓ／ｃｍ^３以下であることが好ましい。なお、ｇ＝２．００１に現れる信号はシリコンのダングリングボンドに由来する。これは、酸化物絶縁膜２３に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁膜２３における酸素の透過量が減少してしまうためである。

また、酸化物絶縁膜２３と酸化物半導体膜１９ａとの界面における欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、酸化物半導体膜１９ａの欠陥に由来するｇ＝１．９３に現れる信号のスピン密度が１×１０^１７ｓｐｉｎｓ／ｃｍ^３以下、さらには検出下限以下であることが好ましい。

なお、酸化物絶縁膜２３においては、外部から酸化物絶縁膜２３に入った酸素が全て酸化物絶縁膜２３の外部に移動する場合がある。または、外部から酸化物絶縁膜２３に入った酸素の一部が、酸化物絶縁膜２３にとどまる場合もある。また、外部から酸化物絶縁膜２３に酸素が入ると共に、酸化物絶縁膜２３に含まれる酸素が酸化物絶縁膜２３の外部へ移動することで、酸化物絶縁膜２３において酸素の移動が生じる場合もある。

酸化物絶縁膜２３に接するように酸化物絶縁膜２５が形成されている。酸化物絶縁膜２５は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０^１８ａｔｏｍｓ／ｃｍ^３以上、好ましくは３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。

酸化物絶縁膜２５としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。

また、酸化物絶縁膜２５は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、ｇ＝２．００１に現れる信号のスピン密度が１．５×１０^１８ｓｐｉｎｓ／ｃｍ^３未満、更には１×１０^１８ｓｐｉｎｓ／ｃｍ^３以下であることが好ましい。なお、酸化物絶縁膜２５は、酸化物絶縁膜２３と比較して酸化物半導体膜１９ａから離れているため、酸化物絶縁膜２３より、欠陥密度が多くともよい。

窒化物絶縁膜２７は、窒化物絶縁膜１５と同様に酸素の透過性の低い窒化物絶縁膜を用いることが可能である。更には、酸素、水素、及び水の透過性の低い窒化物絶縁膜を用いることが可能である。

窒化物絶縁膜２７としては、厚さが５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下の、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜等がある。

酸化物絶縁膜２３または酸化物絶縁膜２５において、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜が含まれると、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素の一部を酸化物半導体膜１９ａに移動させ、酸化物半導体膜１９ａに含まれる酸素欠損量を低減することが可能である。

酸化物半導体膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。

しかしながら、本実施の形態に示すトランジスタ１０２は、酸化物半導体膜１９ａ上に設けられる酸化物絶縁膜２３または酸化物絶縁膜２５が、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜である。この結果、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素が、効率よく酸化物半導体膜１９ａに移動し、酸化物半導体膜１９ａの酸素欠損量を低減することが可能である。この結果、ノーマリーオフ特性を有するトランジスタとなる。また、経時変化やストレス試験による、トランジスタの電気特性、代表的にはしきい値電圧の変動量を低減することができる。

コモン電極２９は、透光性を有する導電膜を用いる。透光性を有する導電膜は、酸化タングステンを含むインジウム酸化物膜、酸化タングステンを含むインジウム亜鉛酸化物膜、酸化チタンを含むインジウム酸化物膜、酸化チタンを含むインジウム錫酸化物膜、インジウム錫酸化物（以下、ＩＴＯと示す。）膜、インジウム亜鉛酸化物膜、酸化ケイ素を添加したインジウム錫酸化物膜等がある。

コモン電極２９は、信号線として機能する導電膜２１ａと交差する方向に、縞状に延伸する領域を有する。このため、画素電極１９ｂ及び導電膜２１ａ近傍において、液晶分子の意図しない配向を防ぐことが可能であり、光漏れを抑制することができる。この結果、コントラストの優れた表示装置を作製することができる。

また、本実施の形態に示す表示装置の素子基板は、トランジスタの酸化物半導体膜と同時に、画素電極が形成される。画素電極は容量素子の一方の電極として機能する。また、コモン電極は容量素子の他方の電極として機能する。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。

次に、図５に示すトランジスタ１０２及び容量素子１０５の作製方法について、図６乃至図８を用いて説明する。

図６（Ａ）に示すように、基板１１上に導電膜１３となる導電膜１２を形成する。導電膜１２は、スパッタリング法、化学気相堆積（ＣＶＤ）法（有機金属化学気相堆積（ＭＯＣＶＤ）法、メタル化学気相堆積法、原子層成膜（ＡＬＤ）法あるいはプラズマ化学気相堆積（ＰＥＣＶＤ）法を含む。）、蒸着法、パルスレーザー堆積（ＰＬＤ）法等により形成する。有機金属化学気相堆積（ＭＯＣＶＤ）法、メタル化学気相堆積法、原子層成膜（ＡＬＤ）法を用いることで、プラズマによるダメージの少ない導電膜を形成することができる。

ここでは、基板１１としてガラス基板を用いる。また、導電膜１２として、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。

次に、導電膜１２上に、第１のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜１２の一部をエッチングして、図６（Ｂ）に示すように、ゲート電極として機能する導電膜１３を形成する。この後、マスクを除去する。

なお、ゲート電極として機能する導電膜１３は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。

ここでは、ドライエッチング法によりタングステン膜をエッチングして、ゲート電極として機能する導電膜１３を形成する。

次に、図６（Ｃ）に示すように、ゲート電極として機能する導電膜１３上に、窒化物絶縁膜１５と、後に酸化物絶縁膜１７となる酸化物絶縁膜１６を形成する。次に、酸化物絶縁膜１６上に、後に酸化物半導体膜１９ａ、画素電極１９ｂとなる酸化物半導体膜１８を形成する。

窒化物絶縁膜１５及び酸化物絶縁膜１６は、スパッタリング法、化学気相堆積（ＣＶＤ）法（有機金属化学気相堆積（ＭＯＣＶＤ）法、メタル化学気相堆積法、原子層成膜（ＡＬＤ）法あるいはプラズマ化学気相堆積（ＰＥＣＶＤ）法を含む。）、蒸着法、パルスレーザー堆積（ＰＬＤ）法、塗布法、印刷法等により形成する。有機金属化学気相堆積（ＭＯＣＶＤ）法、メタル化学気相堆積法、原子層成膜（ＡＬＤ）法を用いることで、プラズマによるダメージの少ない窒化物絶縁膜１５及び酸化物絶縁膜１６を形成することができる。また、原子層成膜（ＡＬＤ）法を用いることで、窒化物絶縁膜１５及び酸化物絶縁膜１６の被覆性を高めることが可能である。

ここでは、シラン、窒素、及びアンモニアを原料ガスとしたプラズマＣＶＤ法を用いて、窒化物絶縁膜１５として、厚さ３００ｎｍの窒化シリコン膜を形成する。

酸化物絶縁膜１６として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

酸化物絶縁膜１６として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ法を用いて形成することができる。

ここでは、シラン及び一酸化二窒素を原料ガスとしたプラズマＣＶＤ法を用いて、酸化物絶縁膜１６として、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。

酸化物半導体膜１８は、スパッタリング法、化学気相堆積（ＣＶＤ）法（有機金属化学気相堆積（ＭＯＣＶＤ）法、原子層成膜（ＡＬＤ）法あるいはプラズマ化学気相堆積（ＰＥＣＶＤ）法を含む）、パルスレーザー蒸着法、レーザーアブレーション法、塗布法等を用いて形成することができる。有機金属化学気相堆積（ＭＯＣＶＤ）法、原子層成膜（ＡＬＤ）法を用いることで、プラズマによるダメージの少ない酸化物半導体膜１８を形成することができるとともに、酸化物絶縁膜１６へのダメージを低減することができる。また、原子層成膜（ＡＬＤ）法を用いることで、酸化物半導体膜１８の被覆性を高めることが可能である。

スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。

スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素ガス、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。

また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。

高純度真性または実質的に高純度真性である酸化物半導体膜を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。

ここでは、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用いたスパッタリング法により、酸化物半導体膜として厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する。

次に、酸化物半導体膜１８上に、第２のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで、図６（Ｄ）に示すような、素子分離された酸化物半導体膜１９ａ、１９ｃを形成する。この後、マスクを除去する。

ここでは、酸化物半導体膜１８上にマスクを形成し、ウエットエッチング法により酸化物半導体膜１８の一部を選択的にエッチングすることで、酸化物半導体膜１９ａ、１９ｃを形成する。

次に、図７（Ａ）に示すように、のちに導電膜２１ａ、２１ｂとなる導電膜２０を形成する。

導電膜２０は、導電膜１２と同様の方法を適宜用いて形成することができる。

ここでは、厚さ５０ｎｍのタングステン膜及び厚さ３００ｎｍの銅膜を順にスパッタリング法により積層する。

次に、導電膜２０上に第３のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜２０をエッチングして、図７（Ｂ）に示すように、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂを形成する。この後、マスクを除去する。

ここでは、銅膜上にフォトリソグラフィ工程によりマスクを形成する。次に、当該マスクを用いてタングステン膜及び銅膜をエッチングして、導電膜２１ａ、２１ｂを形成する。なお、ウエットエッチング法を用いて銅膜をエッチングする。次に、ＳＦ_６を用いたドライエッチング法により、タングステン膜をエッチングすることで、該エッチングにおいて、銅膜の表面にフッ化物が形成される。該フッ化物により、銅膜からの銅元素の拡散が低減され、酸化物半導体膜１９ａにおける銅濃度を低減することができる。

次に、図７（Ｃ）に示すように、酸化物半導体膜１９ａ、１９ｃ、及び導電膜２１ａ、２１ｂ上に、後に酸化物絶縁膜２３となる酸化物絶縁膜２２、及び後に酸化物絶縁膜２５となる酸化物絶縁膜２４を形成する。酸化物絶縁膜２２及び酸化物絶縁膜２４は、窒化物絶縁膜１５及び酸化物絶縁膜１６と同様の方法を適宜用いて形成することができる。

なお、酸化物絶縁膜２２を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜２４を形成することが好ましい。酸化物絶縁膜２２を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜２４を連続的に形成することで、酸化物絶縁膜２２及び酸化物絶縁膜２４における界面の大気成分由来の不純物濃度を低減することができると共に、酸化物絶縁膜２４に含まれる酸素を酸化物半導体膜１９ａに移動させることが可能であり、酸化物半導体膜１９ａの酸素欠損量を低減することができる。

酸化物絶縁膜２２としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

酸化物絶縁膜２２の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

上記条件を用いることで、酸化物絶縁膜２２として酸素を透過する酸化物絶縁膜を形成することができる。また、酸化物絶縁膜２２を設けることで、後に形成する酸化物絶縁膜２５の形成工程において、酸化物半導体膜１９ａへのダメージ低減が可能である。

当該成膜条件において、基板温度を上記温度とすることで、シリコン及び酸素の結合力が強くなる。この結果、酸化物絶縁膜２２として、酸素が透過し、緻密であり、且つ硬い酸化物絶縁膜、代表的には、２５℃において０．５重量％のフッ酸を用いた場合のエッチング速度が１０ｎｍ／分以下、好ましくは８ｎｍ／分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

また、加熱をしながら酸化物絶縁膜２２を形成するため、当該工程において酸化物半導体膜１９ａに含まれる水素、水等を脱離させることができる。酸化物半導体膜１９ａに含まれる水素は、プラズマ中で発生した酸素ラジカルと結合し、水となる。酸化物絶縁膜２２の成膜工程において基板が加熱されているため、酸素及び水素の結合により生成された水は、酸化物半導体膜から脱離する。即ち、プラズマＣＶＤ法によって酸化物絶縁膜２２を形成することで、酸化物半導体膜１９ａに含まれる水及び水素の含有量を低減することができる。

また、酸化物絶縁膜２２を形成する工程において加熱するため、酸化物半導体膜１９ａが露出された状態での加熱時間が少なく、加熱処理による酸化物半導体膜からの酸素の脱離量を低減することができる。即ち、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。

なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、酸化物絶縁膜２２に含まれる水素含有量を低減することが可能である。この結果、酸化物半導体膜１９ａに混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを抑制することができる。

ここでは、酸化物絶縁膜２２として、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当該条件により、酸素が透過する酸化窒化シリコン膜を形成することができる。

酸化物絶縁膜２４としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ^２以上０．５Ｗ／ｃｍ^２以下、さらに好ましくは０．２５Ｗ／ｃｍ^２以上０．３５Ｗ／ｃｍ^２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。

酸化物絶縁膜２４の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

酸化物絶縁膜２４の成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜２４中における酸素含有量が化学量論比よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、酸化物半導体膜１９ａ上に酸化物絶縁膜２２が設けられている。このため、酸化物絶縁膜２４の形成工程において、酸化物絶縁膜２２が酸化物半導体膜１９ａの保護膜となる。この結果、酸化物半導体膜１９ａへのダメージを低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜２４を形成することができる。

ここでは、酸化物絶縁膜２４として、流量２００ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ^２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．２５Ｗ／ｃｍ^２である。

また、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂを形成する際、導電膜のエッチングによって、酸化物半導体膜１９ａはダメージを受け、酸化物半導体膜１９ａのバックチャネル（酸化物半導体膜１９ａにおいて、ゲート電極として機能する導電膜１３と対向する面と反対側の面）側に酸素欠損が生じる。しかし、酸化物絶縁膜２４に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復することができる。これにより、酸化物半導体膜１９ａに含まれる欠陥を低減することができるため、トランジスタ１０２の信頼性を向上させることができる。

次に、酸化物絶縁膜２４上に、第４のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて酸化物絶縁膜２２及び酸化物絶縁膜２４の一部をエッチングして、図７（Ｄ）に示すように、開口部４０を有する酸化物絶縁膜２３及び酸化物絶縁膜２５を形成する。この後、マスクを除去する。

当該工程において、ドライエッチング法により、酸化物絶縁膜２２及び酸化物絶縁膜２４をエッチングすることが好ましい。この結果、酸化物半導体膜１９ｃはエッチング処理においてプラズマに曝されるため、酸化物半導体膜１９ｃの酸素欠損量を増加させることが可能である。

次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。

該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。

加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。

当該加熱処理により、酸化物絶縁膜２５に含まれる酸素の一部を酸化物半導体膜１９ａに移動させ、酸化物半導体膜１９ａに含まれる酸素欠損量を低減することができる。

また、酸化物絶縁膜２３及び酸化物絶縁膜２５に水、水素等が含まれる場合であって、窒化物絶縁膜２６が、さらに水、水素等に対するバリア性を有する場合、窒化物絶縁膜２６を後に形成し、加熱処理を行うと、酸化物絶縁膜２３及び酸化物絶縁膜２５に含まれる水、水素等が、酸化物半導体膜１９ａに移動し、酸化物半導体膜１９ａに欠陥が生じてしまう。しかしながら、当該加熱により、酸化物絶縁膜２３及び酸化物絶縁膜２５に含まれる水、水素等を脱離させることが可能であり、トランジスタ１０２の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。

なお、加熱しながら酸化物絶縁膜２４を、酸化物絶縁膜２２上に形成することで、酸化物半導体膜１９ａに酸素を移動させ、酸化物半導体膜１９ａに含まれる酸素欠損量を低減することが可能であるため、当該加熱処理を行わなくともよい。

また、当該加熱処理は、酸化物絶縁膜２２及び酸化物絶縁膜２４を形成した後に行ってもよいが、酸化物絶縁膜２３及び酸化物絶縁膜２５を形成した後の加熱処理の方が、酸化物半導体膜１９ｃへの酸素の移動が生じないと共に、酸化物半導体膜１９ｃが露出されているため酸化物半導体膜１９ｃから酸素が脱離し、酸素欠損が形成されるため、より導電性を有する膜を形成でき、好ましい。

ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。

次に、図８（Ａ）に示すように、窒化物絶縁膜２６を形成する。

窒化物絶縁膜２６は、窒化物絶縁膜１５及び酸化物絶縁膜１６と同様の方法を適宜用いて形成することができる。窒化物絶縁膜２６をスパッタリング法、ＣＶＤ法等により形成することで、酸化物半導体膜１９ｃがプラズマに曝されるため、酸化物半導体膜１９ｃの酸素欠損量を増加させることができる。

また、酸化物半導体膜１９ｃは導電性が向上し、画素電極１９ｂとなる。なお、窒化物絶縁膜２６として、プラズマＣＶＤ法により窒化シリコン膜を形成すると、窒化シリコン膜に含まれる水素が酸化物半導体膜１９ｃに拡散するため、画素電極１９ｂの導電性を高めることができる。

窒化物絶縁膜２６としてプラズマＣＶＤ法で窒化シリコン膜を形成する場合、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、さらに好ましくは３２０℃以上３７０℃以下に保持することで、緻密な窒化シリコン膜を形成できるため好ましい。

窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、好ましくは１０以上５０以下とすることが好ましい。

ここでは、プラズマＣＶＤ装置の処理室に、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、窒化物絶縁膜２６として、厚さ５０ｎｍの窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ^２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると１．７×１０^−１Ｗ／ｃｍ^２である。

次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。この結果、しきい値電圧のマイナスシフトを低減することができる。また、しきい値電圧の変動量を低減することができる。

次に、図示しないが、窒化物絶縁膜２６上に第５のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて、窒化物絶縁膜２６をエッチングして、導電膜２１ａ、２１ｂと同時に形成される導電膜を露出させると共に窒化物絶縁膜２７を形成する。該導電膜は、後に形成されるコモン電極２９と接続される。

次に、図８（Ｂ）に示すように、窒化物絶縁膜２７上に、後にコモン電極２９となる導電膜２８を形成する。

導電膜２８は、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成する。

次に、導電膜２８上に、第６のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜２８の一部をエッチングして、図８（Ｃ）に示すように、コモン電極２９を形成する。なお、図示しないが、コモン電極２９は、導電膜１３と同時に形成された接続端子、または導電膜２１ａ、２１ｂと同時に形成された接続端子と接続する。この後、マスクを除去する。

以上の工程により、トランジスタ１０２を作製すると共に、容量素子１０５を作製することができる。

本実施の形態に示す表示装置の素子基板は、信号線と交差する方向に縞状に延伸した領域を有するコモン電極が形成される。このため、コントラストの優れた表示装置を作製することができる。

また、本実施の形態に示す表示装置の素子基板は、トランジスタの酸化物半導体膜と同時に、画素電極が形成されるため、６枚のフォトマスクを用いてトランジスタ１０２及び容量素子１０５を作製することが可能である。画素電極は容量素子の一方の電極として機能する。また、コモン電極は、容量素子の他方の電極として機能する。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。

＜変形例１＞
実施の形態１に示す表示装置において、コモン電極に接続するコモン線を有する構造について、図９を用いて説明する。

図９（Ａ）は、表示装置に含まれる画素１０３ａ、１０３ｂ、１０３ｃの上面図であり、図９（Ａ）の一点鎖線Ａ−Ｂ、Ｃ−Ｄの断面図を図９（Ｂ）に示す。

図９（Ａ）に示すように、信号線として機能する導電膜２１ａと平行または略平行な方向に延伸するコモン線２１ｃが形成される。ここで、コモン電極２９の構成を分かりやすくするため、ハッチングを用いてコモン電極２９の形状を説明する。コモン電極２９は、左下がりハッチングで示した複数の第１の領域と、右下がりハッチングで示した第２の領域とを有する。なお、複数の第１の領域は、縞状の領域である。第２の領域は、信号線として機能する導電膜２１ａと平行または略平行な方向に延伸する。また、第２の領域は、複数の第１の領域（縞状の領域）と接続するため、接続領域ともいえる。コモン線２１ｃは、コモン電極２９の接続領域（第２の領域）と重なる。

コモン線２１ｃは、１画素ごとに設けてもよい。または、コモン線２１ｃは、複数の画素ごとに設けてもよい。たとえば、図９（Ａ）に示すように、３つの画素に対して１本のコモン線２１ｃを設けることで、表示装置においてコモン線の専有面積を低減することが可能である。この結果、画素の面積及び画素の開口率を高めることが可能である。

また、画素電極１９ｂ及びコモン電極２９が重なる領域において、画素電極１９ｂと、コモン電極２９の接続領域（第２の領域）との間で発生する電界では、液晶分子が駆動されにくい。このため、コモン電極２９の接続領域において、画素電極１９ｂと重なる領域を低減することで、液晶分子が駆動される領域を増加させることが可能となり、開口率を向上することができる。例えば、図９（Ａ）に示すように、コモン電極２９の接続領域を、画素電極１９ｂと重ならない位置に設けることで、画素電極１９ｂとコモン電極２９の接続領域との重なる面積を低減することが可能であり、画素の開口率を高めることが可能である。

なお、図９（Ａ）において、３つの画素１０３ａ、１０３ｂ、１０３ｃに対して１本のコモン線２１ｃを設けているが、２つの画素に対して１本のコモン線を設けてもよい。または、４以上の画素に対して１本のコモン線を設けてもよい。

図９（Ｂ）に示すように、コモン線２１ｃは、信号線として機能する導電膜２１ａと同時に形成することができる。また、コモン電極２９は、酸化物絶縁膜２３、酸化物絶縁膜２５、及び窒化物絶縁膜２７に形成される開口部４２において、コモン線２１ｃと接続する。

コモン電極２９を形成する材料と比較して、導電膜２１ａを形成する材料の抵抗率が低いため、コモン電極２９及びコモン線２１ｃの抵抗を低減することが可能である。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態３）
本実施の形態では、実施の形態２と異なる表示装置及びその作製方法について図面を参照して説明する。本実施の形態では、高精細な表示装置に含まれるトランジスタにおいて、光漏れを低減することが可能なソース電極及びドレイン電極を有する点が、実施の形態２と異なる。なお、実施の形態２と重複する構成は説明を省略する。

図１０は、本実施の形態に示す表示装置の上面図である。ソース電極及びドレイン電極の一方として機能する導電膜２１ｂの上面形状がＬ字であることを特徴とする。すなわち、導電膜２１ｂは、走査線として機能する導電膜１３と垂直な方向に延伸する領域２１ｂ＿１と、該導電膜１３と平行または略平行な方向に延伸する領域２１ｂ＿２とが接続した平面形状を有し、且つ該領域２１ｂ＿２が、上面図において、導電膜１３、画素電極１９ｂ、及びコモン電極２９の一以上と重なることを特徴とする。または、導電膜２１ｂは、該導電膜１３と平行または略平行な方向に延伸する領域２１ｂ＿２を有し、該領域２１ｂ＿２が、上面図において、導電膜１３と、画素電極１９ｂまたはコモン電極２９との間に位置することを特徴とする。

高精細な表示装置において、画素の面積が縮小されるため、走査線として機能する導電膜１３及びコモン電極２９の間隔が狭まる。黒表示の画素において、トランジスタがオン状態となる電圧が、走査線として機能する導電膜１３に印加されると、画素電極１９ｂ及び走査線として機能する導電膜１３との間に、電界が発生してしまう。この結果、液晶分子が意図しない方向に回転してしまい、光漏れの原因となる。

しかしながら、本実施の形態に示す表示装置に含まれるトランジスタにおいて、ソース電極及びドレイン電極の一方として機能する導電膜２１ｂにおいて、導電膜１３、画素電極１９ｂ、及びコモン電極２９の一以上と重なる領域２１ｂ＿２を有する、または、上面図において、導電膜１３と、画素電極１９ｂまたはコモン電極２９との間に位置する領域２１ｂ＿２を有する。この結果、領域２１ｂ＿２が、走査線として機能する導電膜１３の電界を遮蔽するため、該導電膜１３及び画素電極１９ｂの間に発生する電界を抑制することが可能であり、光漏れを低減することが可能である。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態４）
本実施の形態では、実施の形態２及び実施の形態３と異なる表示装置及びその作製方法について図面を参照して説明する。本実施の形態では、高精細な表示装置において、光漏れを低減することが可能なコモン電極を有する点が実施の形態２と異なる。なお、実施の形態２と重複する構成は説明を省略する。

図１１は、本実施の形態に示す表示装置の上面図である。コモン電極２９ａは、信号線として機能する導電膜２１ａと交差する方向に延伸する縞状の領域２９ａ＿１と、該縞状の領域と接続し、且つ走査線として機能する導電膜１３と重なる領域２９ａ＿２を有することを特徴とする。

高精細な表示装置において、画素の面積が縮小されるため、走査線として機能する導電膜１３及び画素電極１９ｂの間隔が狭まる。走査線として機能する導電膜１３に電圧が印加されると、該導電膜１３及び画素電極１９ｂの間に電界が発生してしまう。この結果、液晶分子が意図しない方向に動作してしまい、光漏れの原因となる。

しかしながら、本実施の形態に示す表示装置は、走査線として機能する導電膜１３と交差する領域２９ａ＿２を有するコモン電極２９ａを有する。この結果、走査線として機能する導電膜１３とコモン電極２９ａの間に発生する電界を抑制することが可能であり、光漏れを低減することが可能である。

なお、本発明の実施形態の一態様の上面図は、これに限定されない。様々な構成をとることができる。例えば、コモン電極２９ａは、図２４や図２５のように、走査線として機能する導電膜１３の一部と重なる領域を有してもよい。トランジスタの酸化物半導体膜１９ａに形成されるチャネル領域は、コモン電極２９ａと重ならない。この結果、チャネル領域へコモン電極２９ａの電界が加わらないため、トランジスタのリーク電流を低減することができる。また、図２５に示すコモン電極２９ａは、走査線として機能する導電膜１３及び信号線として機能する導電膜２１ａと重なる領域を有するため、導電膜１３及び導電膜２１ａの電界をコモン電極２９ａで遮蔽することができるため、液晶分子の配向乱れを低減することができる。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態５）
本実施の形態では、実施の形態２と異なる表示装置及びその作製方法について図面を参照して説明する。本実施の形態では、トランジスタにおいて異なるゲート電極の間に酸化物半導体膜が設けられている構造、即ちデュアルゲート構造のトランジスタである点が実施の形態２と異なる。なお、実施の形態２と重複する構成は説明を省略する。

表示装置に含まれる素子基板の具体的な構成について説明する。本実施の形態に示す素子基板は、図１２に示すように、ゲート電極として機能する導電膜１３、酸化物半導体膜１９ａ、導電膜２１ａ、２１ｂ、及び酸化物絶縁膜２５それぞれの一部または全部に重なるゲート電極として機能する導電膜２９ｂを有する点が実施の形態２と異なる。ゲート電極として機能する導電膜２９ｂは、開口部４１ａ及び４１ｂにおいて、ゲート電極として機能する導電膜１３と接続する。

次いで、図１２に示すトランジスタ１０２ａは、チャネルエッチ型のトランジスタである。なお、Ａ−Ｂは、トランジスタ１０２ａのチャネル長方向、及び容量素子１０５ａの断面図であり、Ｃ−Ｄにおける断面図は、トランジスタ１０２ａのチャネル幅方向、及びゲート電極として機能する導電膜１３及びゲート電極として機能する導電膜２９ｂの接続部における断面図である。

図１２に示すトランジスタ１０２ａは、デュアルゲート構造のトランジスタであり、基板１１上に設けられるゲート電極として機能する導電膜１３を有する。また、基板１１及びゲート電極として機能する導電膜１３上に形成される窒化物絶縁膜１５と、窒化物絶縁膜１５上に形成される酸化物絶縁膜１７と、窒化物絶縁膜１５及び酸化物絶縁膜１７を介して、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａと、酸化物半導体膜１９ａに接する、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂとを有する。また、酸化物絶縁膜１７、酸化物半導体膜１９ａ、及びソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂ上には、酸化物絶縁膜２３が形成され、酸化物絶縁膜２３上には酸化物絶縁膜２５が形成される。窒化物絶縁膜１５、酸化物絶縁膜２３、酸化物絶縁膜２５、導電膜２１ｂ上には窒化物絶縁膜２７が形成される。また、画素電極１９ｂが、酸化物絶縁膜１７上に形成される。画素電極１９ｂは、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂの一方、ここでは導電膜２１ｂに接続する。また、コモン電極２９、及びゲート電極として機能する導電膜２９ｂが窒化物絶縁膜２７上に形成される。

Ｃ−Ｄにおける断面図に示すように、窒化物絶縁膜１５及び窒化物絶縁膜２７に設けられる開口部４１ａ及び４１ｂにおいて、ゲート電極として機能する導電膜２９ｂは、ゲート電極として機能する導電膜１３と接続する。即ち、ゲート電極として機能する導電膜１３及びゲート電極として機能する導電膜２９ｂは同電位である。

このため、トランジスタ１０２ａの各ゲート電極に同電位の電圧を印加することで、初期特性バラつきの低減、−ＧＢＴストレス試験の劣化の抑制及び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能である。また、酸化物半導体膜１９ａにおいてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ１０２ａのオン電流が大きくなると共に、電界効果移動度が高くなり、代表的には電界効果移動度が２０ｃｍ^２／Ｖ・ｓ以上となる。

本実施の形態に示すトランジスタ１０２ａ上には分離された酸化物絶縁膜２３、２５が形成される。分離された酸化物絶縁膜２３、２５が酸化物半導体膜１９ａと重畳する。また、チャネル幅方向の断面図において、酸化物半導体膜１９ａの外側に酸化物絶縁膜２３及び酸化物絶縁膜２５の端部が位置する。また、図１２に示すチャネル幅方向において、ゲート電極として機能する導電膜２９ｂは、酸化物絶縁膜２３及び酸化物絶縁膜２５を介して、酸化物半導体膜１９ａの側面と対向する。

エッチング等で加工された酸化物半導体膜の端部においては、加工におけるダメージにより欠陥が形成されると共に、不純物付着などにより汚染される。このため、電界などのストレスが与えられることによって活性化しやすく、それによりｎ型（低抵抗）となりやすい。そのため、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａの端部において、ｎ型化しやすくなる。当該ｎ型化された端部が、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂの間に設けられると、ｎ型化された領域がキャリアのパスとなってしまい、寄生チャネルが形成される。しかしながら、Ｃ−Ｄの断面図に示すように、チャネル幅方向において、ゲート電極として機能する導電膜２９ｂが、酸化物絶縁膜２３、２５を介して、酸化物半導体膜１９ａの側面と対向すると、ゲート電極として機能する導電膜２９ｂの電界の影響により、酸化物半導体膜１９ａの側面、または側面及びその近傍を含む領域における寄生チャネルの発生が抑制される。この結果、しきい値電圧におけるドレイン電流の上昇が急峻である、電気特性の優れたトランジスタとなる。

コモン電極は、信号線と交差する方向に縞状に延伸した領域を有する。このため、画素電極１９ｂ及び導電膜２１ａ近傍において、液晶分子の意図しない配向を防ぐことが可能であり、光漏れを抑制することができる。この結果、コントラストの優れた表示装置を作製することができる。

また、容量素子１０５ａにおいて、画素電極１９ｂは、酸化物半導体膜１９ａと同時に形成された膜であり、且つ不純物を含むことにより導電性が高められた膜である。または、画素電極１９ｂは、酸化物半導体膜１９ａと同時に形成された膜であり、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。または、画素電極１９ｂは、酸化物半導体膜１９ａと同時に形成された膜であり、且つ不純物を含むと共に、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。

本実施の形態に示す表示装置の素子基板は、トランジスタの酸化物半導体膜と同時に、画素電極が形成される。画素電極は容量素子の一方の電極として機能する。また、コモン電極は容量素子の他方の電極として機能する。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。

以下に、トランジスタ１０２ａの構成の詳細について説明する。なお、実施の形態２と同じ符号の構成については、説明を省略する。

ゲート電極として機能する導電膜２９ｂは、実施の形態２に示すコモン電極２９と同様の材料を適宜用いることができる。

次に、図１２に示すトランジスタ１０２ａ及び容量素子１０５ａの作製方法について、図６乃至図８、及び図１３を用いて説明する。

実施の形態２と同様に、図６乃至図８（Ａ）の工程を経て、基板１１上にゲート電極として機能する導電膜１３、窒化物絶縁膜１５、酸化物絶縁膜１６、酸化物半導体膜１９ａ、画素電極１９ｂ、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂ、酸化物絶縁膜２２、酸化物絶縁膜２４、及び窒化物絶縁膜２６をそれぞれ形成する。当該工程においては、第１のフォトマスク乃至第４のフォトマスクを用いたフォトリソグラフィ工程を行う。

次に、窒化物絶縁膜２６上に第５のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて窒化物絶縁膜２６の一部をエッチングして、図１３（Ａ）に示すように、開口部４１ａ及び４１ｂを有する窒化物絶縁膜２７を形成する。

次に、図１３（Ｂ）に示すように、ゲート電極として機能する導電膜１３、導電膜２１ｂ、及び窒化物絶縁膜２７上に、後にコモン電極２９、ゲート電極として機能する導電膜２９ｂとなる導電膜２８を形成する。

次に、導電膜２８上に、第６のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜２８の一部をエッチングして、図１３（Ｃ）に示すように、コモン電極２９及びゲート電極として機能する導電膜２９ｂを形成する。この後、マスクを除去する。

以上の工程により、トランジスタ１０２ａを作製すると共に、容量素子１０５ａを作製することができる。

本実施の形態に示すトランジスタでは、チャネル幅方向において、ゲート電極として機能するコモン電極２９が、酸化物絶縁膜２３、２５を介して、酸化物半導体膜１９ａの側面と対向するため、ゲート電極として機能する導電膜２９ｂの電界の影響により、酸化物半導体膜１９ａの側面、または側面及びその近傍を含む領域における寄生チャネルの発生が抑制される。この結果、しきい値電圧におけるドレイン電流の上昇が急峻である、電気特性の優れたトランジスタとなる。

本実施の形態に示す表示装置の素子基板は、信号線と交差する方向に縞状に延伸した領域を有するコモン電極が形成される。このため、コントラストの優れた表示装置を作製することができる。

また、本実施の形態に示す表示装置の素子基板は、トランジスタの酸化物半導体膜と同時に、画素電極が形成される。画素電極は容量素子の一方の電極として機能する。また、コモン電極は、容量素子の他方の電極として機能する。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態６）
実施の形態２乃至実施の形態５に示すトランジスタに設けられるソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂとして、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体若しくはこれらの合金等の酸素と結合しやすい導電材料を用いることができる。この結果、酸化物半導体膜１９ａに含まれる酸素とソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂに含まれる導電材料とが結合し、酸化物半導体膜１９ａにおいて、酸素欠損領域が形成される。また、酸化物半導体膜１９ａにソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂを形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、酸化物半導体膜１９ａにおいて、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂと接する領域近傍に、低抵抗領域が形成される。低抵抗領域は、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂに接し、且つ酸化物絶縁膜１７と、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂの間に形成される。低抵抗領域は、導電性が高いため、酸化物半導体膜１９ａとソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂとの接触抵抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である。

また、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂを、上記酸素と結合しやすい導電材料と、窒化チタン、窒化タンタル、ルテニウム等の酸素と結合しにくい導電材料との積層構造としてもよい。このような積層構造とすることで、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂと酸化物絶縁膜２３との界面において、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂの酸化を防ぐことが可能であり、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂの高抵抗化を抑制することが可能である。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態７）
本実施の形態では、実施の形態２乃至実施の形態５と比較して、酸化物半導体膜の欠陥量をさらに低減することが可能なトランジスタを有する表示装置について図面を参照して説明する。本実施の形態で説明するトランジスタは、実施の形態２乃至実施の形態５と比較して、複数の酸化物半導体膜を有する多層膜を有する点が異なる。ここでは、実施の形態２を用いて、トランジスタの詳細を説明する。

図１４に、表示装置が有する素子基板の断面図を示す。図１４は、図４の一点鎖線Ａ−Ｂ、Ｃ−Ｄ間の断面図に相当する。

図１４（Ａ）に示すトランジスタ１０２ｂは、窒化物絶縁膜１５及び酸化物絶縁膜１７を介して、ゲート電極として機能する導電膜１３と重なる多層膜３７ａと、多層膜３７ａに接するソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂとを有する。また、窒化物絶縁膜１５及び酸化物絶縁膜１７、多層膜３７ａ、及びソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂ上には、酸化物絶縁膜２３、酸化物絶縁膜２５、及び窒化物絶縁膜２７が形成される。

図１４（Ａ）に示す容量素子１０５ｂは、酸化物絶縁膜１７上に形成される多層膜３７ｂと、多層膜３７ｂに接する窒化物絶縁膜２７と、窒化物絶縁膜２７に接するコモン電極２９とを有する。多層膜３７ｂは、酸化物半導体膜１９ｆ及び酸化物半導体膜３９ｂを有する。即ち、多層膜３７ｂは２層構造である。また、多層膜３７ｂは画素電極として機能する。

本実施の形態に示すトランジスタ１０２ｂにおいて、多層膜３７ａは、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａを有する。即ち、多層膜３７ａは２層構造である。また、酸化物半導体膜１９ａの一部がチャネル領域として機能する。また、酸化物半導体膜３９ａに接するように、酸化物絶縁膜２３が形成されており、酸化物絶縁膜２３に接するように酸化物絶縁膜２５が形成されている。即ち、酸化物半導体膜１９ａと酸化物絶縁膜２３との間に、酸化物半導体膜３９ａが設けられている。

酸化物半導体膜３９ａは、酸化物半導体膜１９ａを構成する元素の一種以上から構成される酸化物膜である。このため、酸化物半導体膜１９ａと酸化物半導体膜３９ａとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。

酸化物半導体膜３９ａは、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）であり、且つ酸化物半導体膜１９ａよりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体膜３９ａの伝導帯の下端のエネルギーと、酸化物半導体膜１９ａの伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物半導体膜３９ａの電子親和力と、酸化物半導体膜１９ａの電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。

酸化物半導体膜３９ａは、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くなるため好ましい。

酸化物半導体膜３９ａとして、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄをＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物半導体膜３９ａのエネルギーギャップを大きくする。（２）酸化物半導体膜３９ａの電子親和力を小さくする。（３）外部からの不純物の拡散を低減する。（４）酸化物半導体膜１９ａと比較して、絶縁性が高くなる。（５）Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄは、酸素との結合力が強い金属元素であるため、酸素欠損が生じにくくなる。

酸化物半導体膜３９ａがＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。

また、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａが、Ｉｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１９ａと比較して、酸化物半導体膜３９ａに含まれるＭ（Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の原子数比が大きく、代表的には、酸化物半導体膜１９ａに含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。

また、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａが、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜３９ａをＩｎ：Ｍ：Ｚｎ＝ｘ_１：ｙ_１：ｚ_１［原子数比］、酸化物半導体膜１９ａをＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ_２［原子数比］とすると、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも大きく、好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも１．５倍以上である。さらに好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも２倍以上大きく、より好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも３倍以上大きい。

酸化物半導体膜１９ａがＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１９ａを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ_１：ｙ_１：ｚ_１とすると_、ｘ_１／ｙ_１は、１／３以上６以下、さらには１以上６以下であって、ｚ_１／ｙ_１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ_１／ｙ_１を１以上６以下とすることで、酸化物半導体膜１９ａとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。

酸化物半導体膜３９ａがＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜３９ａを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ_２とすると_、ｘ_２／ｙ_２＜ｘ_１／ｙ_１であって、ｚ_２／ｙ_２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ_２／ｙ_２を１以上６以下とすることで、酸化物半導体膜３９ａとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：６：８等がある。

なお、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。

酸化物半導体膜３９ａは、後に形成する酸化物絶縁膜２５を形成する際の、酸化物半導体膜１９ａへのダメージ緩和膜としても機能する。

酸化物半導体膜３９ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。

また、酸化物半導体膜３９ａは、酸化物半導体膜１９ａと同様に、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ−Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。

酸化物半導体膜３９ａは、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。

なお、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａそれぞれにおいて、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、及び単結晶構造の領域の二種以上の領域を有する混合膜を構成してもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域が積層した積層構造を有する場合がある。

ここでは、酸化物半導体膜１９ａ及び酸化物絶縁膜２３の間に、酸化物半導体膜３９ａが設けられている。このため、酸化物半導体膜３９ａと酸化物絶縁膜２３の間において、不純物及び欠陥によりキャリアトラップが形成されても、当該キャリアトラップと酸化物半導体膜１９ａとの間には隔たりがある。この結果、酸化物半導体膜１９ａを流れる電子がキャリアトラップに捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、キャリアトラップに電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１９ａとキャリアトラップとの間に隔たりがあるため、キャリアトラップにおける電子の捕獲を削減することが可能であり、しきい値電圧の変動量を低減することができる。

また、酸化物半導体膜３９ａは、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜１９ａへ移動する不純物量を低減することが可能である。また、酸化物半導体膜３９ａは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１９ａにおける不純物濃度及び酸素欠損量を低減することが可能である。

なお、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａは、各膜を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面にトラップ中心や再結合中心のような欠陥準位を形成する不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。

連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０^−７Ｐａ乃至１×１０^−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。

なお、多層膜３７ａの代わりに、図１４（Ｂ）に示すトランジスタ１０２ｃのように、多層膜３８ａを有してもよい。

また、多層膜３７ｂの代わりに、図１４（Ｂ）に示す容量素子１０５ｃのように、多層膜３８ｂを有してもよい。

多層膜３８ａは、酸化物半導体膜４９ａ、酸化物半導体膜１９ａ、及び酸化物半導体膜３９ａを有する。即ち、多層膜３８ａは３層構造である。また、酸化物半導体膜１９ａがチャネル領域として機能する。

酸化物半導体膜４９ａは、酸化物半導体膜３９ａと同様の材料及び形成方法を適宜用いることができる。

多層膜３８ｂは、酸化物半導体膜４９ｂ、酸化物半導体膜１９ｆ、及び酸化物半導体膜３９ｂを有する。即ち、多層膜３８ｂは３層構造である。また、多層膜３８ｂは画素電極として機能する。

酸化物半導体膜１９ｆは、画素電極１９ｂと同様の材料及び形成方法を適宜用いることができる。酸化物半導体膜４９ｂは、酸化物半導体膜３９ｂと同様の材料及び形成方法を適宜用いることができる。

また、酸化物絶縁膜１７及び酸化物半導体膜４９ａが接する。即ち、酸化物絶縁膜１７と酸化物半導体膜１９ａとの間に、酸化物半導体膜４９ａが設けられている。

また、多層膜３８ａ及び酸化物絶縁膜２３が接する。また、酸化物半導体膜３９ａ及び酸化物絶縁膜２３が接する。即ち、酸化物半導体膜１９ａと酸化物絶縁膜２３との間に、酸化物半導体膜３９ａが設けられている。

酸化物半導体膜４９ａは、酸化物半導体膜１９ａより膜厚が小さいと好ましい。酸化物半導体膜４９ａの厚さを１ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上３ｎｍ以下とすることで、トランジスタのしきい値電圧の変動量を低減することが可能である。

本実施の形態に示すトランジスタは、酸化物半導体膜１９ａ及び酸化物絶縁膜２３の間に、酸化物半導体膜３９ａが設けられている。このため、酸化物半導体膜３９ａと酸化物絶縁膜２３の間において、不純物及び欠陥によりキャリアトラップが形成されても、当該キャリアトラップと酸化物半導体膜１９ａとの間には隔たりがある。この結果、酸化物半導体膜１９ａを流れる電子がキャリアトラップに捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、キャリアトラップに電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１９ａとキャリアトラップとの間に隔たりがあるため、キャリアトラップにおける電子の捕獲を削減することが可能であり、しきい値電圧の変動量を低減することができる。

また、酸化物半導体膜３９ａは、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜１９ａへ移動する不純物量を低減することが可能である。また、酸化物半導体膜３９ａは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１９ａにおける不純物濃度及び酸素欠損量を低減することが可能である。

また、酸化物絶縁膜１７と酸化物半導体膜１９ａとの間に、酸化物半導体膜４９ａが設けられており、酸化物半導体膜１９ａと酸化物絶縁膜２３との間に、酸化物半導体膜３９ａが設けられているため、酸化物半導体膜４９ａと酸化物半導体膜１９ａとの界面近傍におけるシリコンや炭素の濃度、酸化物半導体膜１９ａにおけるシリコンや炭素の濃度、または酸化物半導体膜３９ａと酸化物半導体膜１９ａとの界面近傍におけるシリコンや炭素の濃度を低減することができる。これらの結果、多層膜３８ａにおいて、一定光電流測定法で導出される吸収係数は、１×１０^−３／ｃｍ未満、好ましくは１×１０^−４／ｃｍ未満となり、局在準位が極めて少ない。

このような構造を有するトランジスタ１０２ｃは、多層膜３８ａにおいて欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可能であり、代表的には、オン電流の増大及び電界効果移動度の向上が可能である。また、ストレス試験の一例であるＢＴストレス試験及び光ＢＴストレス試験におけるしきい値電圧の変動量が少なく、信頼性が高い。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態８）
本実施の形態では、上記実施の形態で説明した表示装置に含まれているトランジスタにおいて、酸化物半導体膜に適用可能な一態様について説明する。

酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、微結晶構造の酸化物半導体（以下、微結晶酸化物半導体という。）、及び非晶質構造の酸化物半導体（以下、非晶質酸化物半導体という。）の一以上で構成されてもよい。また、酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜で構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半導体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、代表例として、ＣＡＡＣ−ＯＳ及び微結晶酸化物半導体について説明する。

＜ＣＡＡＣ−ＯＳ＞
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つである。また、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸配向性を有する。平面ＴＥＭ像において、ＣＡＡＣ−ＯＳ膜に含まれる結晶部の面積が２５００ｎｍ^２以上、さらに好ましくは５μｍ^２以上、さらに好ましくは１０００μｍ^２以上である。また、断面ＴＥＭ像において、該結晶部を５０％以上、好ましくは８０％以上、さらに好ましくは９５％以上有することで、単結晶に近い物性の薄膜となる。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することが困難である。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

なお、ＣＡＡＣ−ＯＳ膜に対し、電子線回折を行うと、配向性を示すスポット（輝点）が観測される。

断面ＴＥＭ観察及び平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、ＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶の（００ｘ）面（ｘは整数）に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶の（１１０）面に帰属される。Ｉｎ−Ｇａ−Ｚｎ酸化物の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸及びｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａ−ｂ面に平行な面である。

なお、結晶は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。

なお、ＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶部が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。

また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。

不純物濃度が低く、欠陥準位密度が低い（酸素欠損量の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。

また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

＜微結晶酸化物半導体＞
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することが困難な場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認することが困難な場合がある。

ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。

ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。

＜酸化物半導体膜及び酸化物導電体膜について＞
次に、酸化物半導体で形成される膜（以下、酸化物半導体膜（ＯＳ）という。）、及び画素電極１９ｂとして用いることが可能な酸化物導電体で形成される膜（以下、酸化物導電体膜（ＯＣ）という。）それぞれにおける、導電率の温度依存性について、図２６を用いて説明する。図２６において、横軸に測定温度（下横軸は１／Ｔ、上横軸はＴ）を示し、縦軸に導電率（１／ρ）を示す。また、酸化物半導体膜（ＯＳ）の測定結果を三角印で示し、酸化物導電体膜（ＯＣ）の測定結果を丸印で示す。

なお、酸化物半導体膜（ＯＳ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いたスパッタリング法により厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：４：５のスパッタリングターゲットを用いたスパッタリング法により厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、さらにプラズマＣＶＤ法で酸化窒化シリコン膜を形成して、作製された。

また、酸化物導電体膜（ＯＣ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のスパッタリングターゲットを用いたスパッタリング法により厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、プラズマＣＶＤ法で窒化シリコン膜を形成して、作製された。

図２６からわかるように、酸化物導電体膜（ＯＣ）における導電率の温度依存性は、酸化物半導体膜（ＯＳ）における導電率の温度依存性より小さい。代表的には、８０Ｋ以上２９０Ｋ以下における酸化物導電体膜（ＯＣ）の導電率の変化率は、±２０％未満である。または、１５０Ｋ以上２５０Ｋ以下における導電率の変化率は、±１０％未満である。即ち、酸化物導電体は、縮退半導体であり、伝導帯下端とフェルミ準位とが一致または略一致していると推定される。このため、酸化物導電体膜（ＯＣ）を、抵抗素子、配線、電極、画素電極、コモン電極等に用いることが可能である。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態９）
上記実施の形態に示すトランジスタの作製方法において、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂを形成した後、酸化物半導体膜１９ａを酸化雰囲気で発生させたプラズマに曝し、酸化物半導体膜１９ａに酸素を供給することができる。酸化雰囲気としては、酸素、オゾン、一酸化二窒素、二酸化窒素等の雰囲気がある。さらに、当該プラズマ処理において、基板１１側にバイアスを印加しない状態で発生したプラズマに酸化物半導体膜１９ａを曝すことが好ましい。この結果、酸化物半導体膜１９ａにダメージを与えず、且つ酸素を供給することが可能であり、酸化物半導体膜１９ａに含まれる酸素欠損量を低減することができる。また、エッチング処理により酸化物半導体膜１９ａの表面に残存する不純物、例えば、フッ素、塩素等のハロゲン等を除去することができる。また、当該プラズマ処理を３００℃以上で加熱しながら行うことが好ましい。プラズマ中の酸素と酸化物半導体膜１９ａに含まれる水素が結合し、水となる。基板が加熱されているため、当該水は酸化物半導体膜１９ａから脱離する。この結果、酸化物半導体膜１９ａに含まれる水素及び水の含有量を低減することができる。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態１０）
本実施の形態では、本発明の一態様の表示装置が適用された電子機器の構成例について説明する。また、本実施の形態では、本発明の一態様の表示装置を適用した表示モジュールについて、図１５を用いて説明を行う。

図１５に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８０１１、タッチパネル８００４などは、設けられない場合もある。

本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。

上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。

タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。

バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。

フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。

プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１は、商用電源を用いる場合には、省略可能である。

また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。

図１６は、本発明の一態様の表示装置を含む電子機器の外観図である。

電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。

図１６（Ａ）は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１００３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとなっており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面操作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構成してもよい。上記実施の形態で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、信頼性の高い携帯型の情報端末とすることができる。

図１６（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。

また、図１６（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

図１６（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳に装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロット１０２５等が設けられている。上記実施の形態で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより、より信頼性の高い携帯音楽プレイヤーとすることができる。

さらに、図１６（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリーでの会話も可能である。

図１６（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成されている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフォン１０３４、ポインティングデバイス１０３６、カメラ１０３７、外部接続端子１０３８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池１０４０、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１０３１内部に内蔵されている。上記実施の形態で説明するトランジスタを表示パネル１０３２に適用することにより、信頼性の高い携帯電話とすることができる。

また、表示パネル１０３２はタッチパネルを備えており、図１６（Ｃ）には映像表示されている複数の操作キー１０３５を点線で示している。なお、太陽電池１０４０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。

表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル１０３２と同一面上にカメラ１０３７を備えているため、テレビ電話が可能である。スピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、図１６（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。

外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。

図１６（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は、筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表示することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内蔵されている。上記実施の形態で説明するトランジスタを表示部１０５３及びＣＰＵに適用することにより、信頼性の高いテレビジョン装置１０５０とすることができる。

テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリモートコントローラにより行うことができる。また、リモートコントローラに、当該リモートコントローラから出力する情報を表示する表示部を設ける構成としてもよい。

なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１０５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルなどの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能である。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリスロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを表示部１０５３に映し出すことも可能である。

また、上記実施の形態で説明するトランジスタのオフリーク電流が極めて小さい場合は、当該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十分に低減された信頼性の高いテレビジョン装置１０５０とすることができる。

本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

本実施例では、本発明の一態様に係る液晶表示装置の画素における透過率の分布について、計算により評価した。

まずは、本実施例で用いた試料について説明する。

図１７（Ａ）に、比較例である試料１の上面図を示す。試料１に示す画素は、横方向に延伸した走査線２０１及びコモン線２０３と、縦方向（走査線及びコモン線と直交する方向）に延伸した信号線２０５と、その内側の領域である。画素１つの大きさは、縦８４μｍ、横２８μｍである。

試料１は、上述した配線、及び横方向に隣接する画素の信号線に囲まれた領域の内側に配置され、且つコモン線２０３と電気的に接続されたコモン電極２０７と、コモン電極２０７上に配置されたくし歯状の画素電極２０９と、を有する。なお、画素電極２０９において信号線２０５と交差する方向に歯が延伸している。また、試料１において、走査線２０１と電気的に接続されたゲート電極と、ゲート絶縁膜を介して該ゲート電極と重なり、コモン電極２０７と同一工程を経て形成された半導体膜２１１と、該半導体膜２１１と電気的に接続し、信号線２０５と電気的に接続するソース電極及び画素電極２０９と電気的に接続するドレイン電極２１３と、を有するトランジスタが、画素に設けられる。

次に、図１７（Ｂ）に、本発明の一形態である試料２の上面図を示す。試料２に示す画素は、横方向に延伸した走査線２２１と、縦方向に延伸した信号線２２５と、その内側の領域である。画素１つの大きさは、縦８４μｍ、横２８μｍである。

試料２は、上述した配線、横方向に隣接する画素の信号線、及び縦方向に隣接する画素の走査線に囲まれた領域の内側に配置された画素電極２２９と、画素電極２２９上に配置された、コモン電極２２７と、を有する。コモン電極２２７は、信号線２２５と交差する方向に縞状に延伸する。また、試料２において、走査線２２１と電気的に接続されたゲート電極と、ゲート絶縁膜を介して該ゲート電極と重なり、画素電極２２９と同一工程を経て形成された半導体膜２３１と、該半導体膜２３１と電気的に接続し、信号線２２５と電気的に接続するソース電極及び画素電極２２９と電気的に接続するドレイン電極２３３と、を有するトランジスタが、画素に設けられる。なお、トランジスタの断面形状は、実施の形態２及び図５に示すトランジスタ１０２を参照することができる。

以上のようにして、試料１及び試料２を準備した。試料１及び試料２に示す画素は、画素電極とコモン電極との間に印加される横電界によって、液晶の透過率を制御することができる。

次に、試料１及び試料２の透過率を計算した。計算には、Ｓｈｉｎｔｅｃｈ社製ＬＣＤＭａｓｔｅｒ ３−Ｄを用い、ＦＥＭ−Ｓｔａｔｉｃモードにて行った。なお、計算では、サイズを縦８４μｍ、横２８μｍ、奥行（高さ）４μｍとし、境界条件をｐｅｒｉｏｄｉｃとしている。また、ゲート電極の厚さを２００ｎｍ、ゲート絶縁膜の厚さを４００ｎｍ、信号線の厚さを３００ｎｍ、層間絶縁膜の厚さを５００ｎｍとした。また、試料１は、コモン電極の厚さを０ｎｍ、コモン電極と画素電極との間の窒化物絶縁膜の厚さを１００ｎｍ、画素電極の厚さを１００ｎｍとした。また、試料２は、画素電極の厚さを０ｎｍ、画素電極とコモン電極との間の窒化物絶縁膜の厚さを１００ｎｍ、コモン電極の厚さを１００ｎｍとした。また、液晶のラビング方向を８５°、ツイスト角を０°、プレチルト角を３°とした。なお、計算の負荷を軽くするために、試料１のコモン電極、試料２の画素電極の厚さを０ｎｍとした。該条件において、走査線に−９Ｖ、コモン線に０Ｖ、信号線及び画素電極に６Ｖを印加した際の透過率の分布を評価した。

透過率の分布は、グレースケールで表し、白ほど透過率が高いことを示す。試料１の透過率の分布を図１７（Ｃ）に、試料２の透過率の分布を図１７（Ｄ）に、それぞれ示す。

試料１及び試料２において、透過率の高い領域が形成されることがわかった。また、特に試料２において、画素内の広い範囲で透過率の高い領域が形成されることがわかった。これは、試料２に形成されるコモン電極において、信号線と平行な方向に延伸する領域を有さず、試料２が試料１と比べて、画素電極及びコモン電極の間において電界が発生する領域が広いためである。

したがって、試料２は、消費電力の小さい液晶表示装置を作製するために効果的な構造であることがわかる。

本実施例では、本発明の一態様に係る液晶表示装置の隣接する画素において、白及び黒を表示した際の黒表示領域における光漏れについて計算により評価した。

まずは、本実施例で用いた試料について説明する。

図１８（Ａ）に試料３の上面図を示す。試料３に示す画素は、横方向に延伸した走査線２４１と、縦方向に延伸した信号線２４３と、その内側の領域である。横方向に隣接する画素２つを併せた大きさは、縦４９．５μｍ、横３０μｍである。

試料３は、上述した配線、横方向に隣接する画素の信号線、及び縦方向に隣接する画素の走査線に囲まれた領域の内側に配置された画素電極２４９と、画素電極２４９上に配置された、コモン電極２４７と、を有する。なお、コモン電極２４７は信号線２４３と交差する方向に縞状に延伸している。また、試料３において、走査線２４１と電気的に接続されたゲート電極と、ゲート絶縁膜を介して該ゲート電極と重なり、画素電極２４９と同一工程を経て形成された半導体膜２５１と、該半導体膜２５１と電気的に接続し、信号線２４３と電気的に接続するソース電極、及び画素電極と電気的に接続するドレイン電極２５３と、を有するトランジスタが、画素に設けられる。なお、トランジスタの断面形状は、実施の形態２及び図５に示すトランジスタ１０２を参照することができる。

図１８（Ｂ）に試料４の上面図を示す。試料４は、試料３に類似した構造を有するが、ドレイン電極及びコモン電極の形状が異なる。具体的には、試料４では、ドレイン電極２６３はＬ字型であり、画素電極２４９の端部と重なる領域を有することで、走査線２４１及び画素電極２４９間における電界の影響を抑制している。同様に、コモン電極２６７を、走査線２４１上をまたいで、縦方向に隣接する画素と繋がる形状とすることで、走査線２４１及び画素電極２４９間における電界の影響を抑制している。

以上のようにして、試料３及び試料４を準備した。試料３及び試料４に示す画素は、画素電極とコモン電極との間に印加される横電界によって、液晶素子の透過率を制御することができる。

次に、試料３及び試料４の透過率を計算した。計算には、Ｓｈｉｎｔｅｃｈ社製ＬＣＤＭａｓｔｅｒ ３−Ｄを用い、ＦＥＭ−Ｓｔａｔｉｃモードにて行った。なお、計算では、サイズを縦４９．５μｍ、横３０μｍ、奥行（高さ）４μｍとし、境界条件をｐｅｒｉｏｄｉｃとしている。また、ゲート電極の厚さを２００ｎｍ、ゲート絶縁膜の厚さを４００ｎｍ、画素電極の厚さを０ｎｍ、信号線の厚さを３００ｎｍ、層間絶縁膜の厚さを５００ｎｍ、コモン電極の厚さを１００ｎｍとした。また、画素電極とコモン電極との間の窒化物絶縁膜の厚さを１００ｎｍとした。また、液晶のラビング方向を９０°、ツイスト角を０°、プレチルト角を３°とした。なお、計算の負荷を軽くするために、画素電極の厚さを０ｎｍとした。該条件において、走査線に−９Ｖ、コモン線に０Ｖを印加した状態で、左側の画素の信号線及び画素電極には６Ｖを、右側の画素の信号線及び画素電極には０Ｖを印加した際の透過率の分布を評価した。

透過率の分布は、グレースケールで表し、白ほど透過率が高いことを示す。試料３の透過率の分布を図１８（Ｃ）に、試料４の透過率の分布を図１８（Ｄ）に、それぞれ示す。

試料３及び試料４において、左側の画素に白表示、右側の画素に黒表示が確認できた。また、試料３の黒表示では、一部に透過率の高い領域（光漏れ）が確認された。一方、試料４の黒表示では、画素全体に渡って透過率の高い領域は確認されなかった。試料４において、ドレイン電極２６３がＬ字型であり、画素電極２４９の端部と重なる領域を有することで、試料３と比べて、走査線及び画素電極間における電界が発生しにくく、黒表示における光漏れが低減していることがわかる。

したがって、試料４は、コントラストの高い液晶表示装置を作製するために効果的な構造であることがわかる。

Claims (11)

1. 絶縁表面上のトランジスタと、
   前記トランジスタと電気的に接続される画素電極と、
   前記トランジスタと電気的に接続される信号線と、
   前記トランジスタと電気的に接続され、且つ前記信号線と交差する走査線と、
   前記画素電極及び前記信号線上に絶縁膜を介して設けられるコモン電極とを有し、
   前記コモン電極は、前記信号線と交差する方向に延伸した縞状の領域を有することを特徴とする表示装置。
2. 請求項１において、
   前記トランジスタは、
   前記走査線と電気的に接続されるゲート電極と、
   前記ゲート電極と重なる半導体膜と、
   前記ゲート電極及び前記半導体膜の間のゲート絶縁膜と、
   前記信号線及び前記半導体膜に電気的に接続される第１の導電膜と、
   前記画素電極及び前記半導体膜に電気的に接続される第２の導電膜と、を有し、
   前記第２の導電膜は、前記走査線及び前記コモン電極と平行な領域を有することを特徴とする表示装置。
3. 絶縁表面に、信号線、走査線、トランジスタ、画素電極、コモン電極、及び容量素子を有し、
   前記トランジスタは、
   前記走査線と電気的に接続されるゲート電極と、
   前記ゲート電極と重なる半導体膜と、
   前記ゲート電極及び前記半導体膜の間のゲート絶縁膜と、
   前記信号線及び前記半導体膜に電気的に接続される第１の導電膜と、
   前記画素電極及び前記半導体膜に電気的に接続される第２の導電膜と、を有し、
   前記容量素子は、
   前記画素電極と、
   前記コモン電極と、
   前記画素電極及び前記コモン電極の間に設けられる窒化物絶縁膜と、を有し、
   前記コモン電極は、前記信号線と交差する方向に延伸した縞状の領域を有することを特徴とする表示装置。
4. 請求項３において、前記第２の導電膜は、前記走査線及び前記コモン電極と平行な領域を有することを特徴とする表示装置。
5. 請求項１乃至請求項４のいずれか一項において、前記コモン電極は、前記縞状の領域のそれぞれが、前記走査線と平行に配置された複数の前記画素電極に、またがって延伸していることを特徴とする表示装置。
6. 請求項１乃至請求項５のいずれか一項において、
   前記コモン電極と前記信号線とが交差する角度は、７０°以上１１０°以下であることを特徴とする表示装置。
7. 請求項１乃至請求項６のいずれか一項において、
   前記画素電極は、マトリクス状に設けられていることを特徴とすることを特徴とする表示装置。
8. 請求項１乃至請求項７のいずれか一項において、
   前記コモン電極は、前記走査線と交差し、且つ前記縞状の領域と接続される領域を有することを特徴とすることを特徴とする表示装置。
9. 請求項１乃至請求項８のいずれか一項において、
   前記半導体膜及び前記画素電極は、前記ゲート絶縁膜と接することを特徴とする表示装置。
10. 請求項１乃至請求項９のいずれか一項において、前記半導体膜及び前記画素電極は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、またはＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）を有することを特徴とする表示装置。
11. 請求項１乃至請求項１０のいずれか一項において、
    前記半導体膜及び前記画素電極は、第１の膜及び第２の膜を含む多層構造であり、
    第１の膜は、第２の膜と金属元素の原子数比が異なることを特徴とする表示装置。