JP2018512728A - 積層メモリアレイを含む構造体 - Google Patents

積層メモリアレイを含む構造体 Download PDF

Info

Publication number
JP2018512728A
JP2018512728A JP2017544894A JP2017544894A JP2018512728A JP 2018512728 A JP2018512728 A JP 2018512728A JP 2017544894 A JP2017544894 A JP 2017544894A JP 2017544894 A JP2017544894 A JP 2017544894A JP 2018512728 A JP2018512728 A JP 2018512728A
Authority
JP
Japan
Prior art keywords
memory array
array deck
deck
memory
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017544894A
Other languages
English (en)
Other versions
JP6518779B2 (ja
Inventor
レダエッリ，アンドレア
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2018512728A publication Critical patent/JP2018512728A/ja
Application granted granted Critical
Publication of JP6518779B2 publication Critical patent/JP6518779B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

いくつかの実施形態は、第１のメモリアレイデッキと、第１のメモリアレイデッキの上に位置する第２のメモリアレイデッキとを有する構造体を含む。第２のメモリアレイデッキは、１つ以上の動作特性、ピッチ、及び／または１つ以上の構造パラメータについて、第１のメモリアレイデッキとは異なり、当該構造パラメータは、異なる材料および／または異なる材料厚さを含む。いくつかの実施形態は、第１の方向に沿って延在する、第１のアクセス／センス線セットおよび第３のアクセス／センス線セット、ならびに、第１のセットと第３のセットとの間に位置し、第１の方向と交差する第２の方向に沿って延在する、第２のアクセス／センス線セットを有する構造体を含む。第１のメモリセルは、第１のアクセス／センス線セットと第２のアクセス／センス線セットとの間に位置し、第１のメモリアレイデッキに配置される。第２のメモリセルは、第２のアクセス／センス線セットと第３のアクセス／センス線セットとの間に位置し、第２のメモリアレイデッキに配置される。【選択図】図６Ａ

Description

積層メモリアレイを含む構造体。
メモリは集積回路の一種であり、データを格納するためにシステムにおいて用いられる。通常、メモリは、個々のメモリセルのアレイを１つ以上用いて製造される。メモリセルは、少なくとも２つの異なる選択可能な状態で情報を保持または格納するように構成される。当該状態は、二進法では「０」または「１」と考えられる。他の進法では、少なくともいくつかの個々のメモリセルは、３つ以上のレベルまたは状態の情報を格納するように構成される場合がある。
集積回路の製造においては、より小さな、かつ、より高密度な集積回路を作る努力が続けられている。したがって、三次元クロスポイントメモリがかなりの関心を集めている。例えば、三次元クロスポイントメモリセルには、メモリビットを格納するのに適した２状態材料である相転移材料（例えばカルコゲニド）が用いられる場合がある。
改良されたメモリアレイを開発すること、及びメモリアレイ製作のより良い方法を考え出すことが望ましい。
例示的な実施形態の構造体の一部分の上面図である。 例示的な実施形態の構造体の一部分の側面の、図１の線１Ａ−１Ａに沿った断面図である。 例示的な実施形態の構造体の一部分の側面の、図１の線１Ｂ−１Ｂに沿った断面図である。 例示的なメモリ層配置に関する例示的な電気の流れを示す概略図である。 メモリアレイデッキの積層の例示的な配置を示す概略図である。 メモリアレイデッキの積層の例示的な配置を示す概略図である。 メモリアレイデッキの積層の例示的な配置を示す概略図である。 例示的な実施形態の構造体の一部分の側面断面図である。 例示的な実施形態の構造体の一部分の側面断面図である。 例示的な実施形態の構造体の一部分の側面断面図である。 例示的な実施形態の構造体の一部分の側面断面図である。
いくつかの実施形態は、２つ以上のメモリアレイデッキが垂直に積層されたアーキテクチャを含む。それら積層デッキのうち１つ以上は、その他の積層デッキとは異なる動作特性を有するように構成される。例えば、それらデッキのうち１つ以上は、ＸＩＰ（直接実行）の適用および／またはダイナミックランダムアクセスメモリ（ＤＲＡＭ）エミュレーションの適用で使用するのに適した高速なアクセス時間であるように構成されてもよく、その他のデッキのうち１つ以上は、長期格納の適用で使用するのに適した、安定性を有する低速アクセスかもしれない記憶装置を有するように構成されてもよい。さらに、それらデッキのうち１つ以上は、その他のデッキよりも高い耐久性を有するように構成されてもよい。例えば、それらデッキのうち１つ以上は、約１０万サイクルの寿命に適していてもよく、その一方で、その他のデッキのうち１つ以上は約１００万サイクルに適していてもよい（つまり、それらデッキのうち少なくとも１つは、別のデッキと比較して、少なくとも約１０倍以上のサイクル時間の耐久性を有してもよい）。それらデッキの耐久性の違いは、それらデッキ間の構造的な違いに起因する場合がある。例えば、耐久性の低いデッキと比較して、耐久性の高いデッキでは、熱的な擾乱の減少および／またはメモリロスに関する他のメカニズムの減少が認められる場合がある。しかし、耐久性の高いデッキと比較して、耐久性の低いデッキは他の優位性（例えば、より高速なアクセス時間など）を有することがある。したがって、各メモリアレイデッキは、特定のメモリ機能に対する適用性に特化されてもよい。
以下、図１から図８を参照して、例示的な実施形態を説明する。
図１、図１Ａ、及び図１Ｂを参照すると、上面図（図１）および側面断面図（図１Ａおよび図１Ｂ）で構造体１０が示され、例示的なアーキテクチャが図示されている。図１の上面図の近傍に座標軸系が示され、ｘ軸および直交するｙ軸が図示されている。図１Ａの断面図はｘ軸に沿ったものであり、図１Ｂの断面図はｙ軸に沿ったものである。
図１Ａおよび図１Ｂの断面図は、アーキテクチャが３つのアクセス／センス線セットを含むことを示す。底部セット（すなわち第１のセット）はアクセス／センス線１２を含み、中間セット（すなわち第２のセット）はアクセス／センス線１４を含み、上部セット（すなわち第３のセット）はアクセス／センス線１６を含む。アクセス／センス線１２、１４、及び１６は、実施形態によっては互いに同じ成分を含んでもよく、他の実施形態では互いに異なる成分を含んでもよい。アクセス／センス線１２、１４、及び１６に対して、いかなる適当な導電性材料が用いられてもよい。実施形態によっては、アクセス／センス線は、例えばタングステン、チタン、窒化タングステン、窒化チタン、ケイ化タングステン、ケイ化チタンなどの、金属成分または金属含有成分を含んでもよい。実施形態によっては、アクセス／センス線１２、１４、及び１６は、互いに同じ厚さでもよく、他の実施形態では、それらアクセス／センス線のうち少なくとも１つは、別のアクセス／センス線とは異なる厚さでもよい。
アクセス／センス線はワード線およびビット線に該当する場合がある。例えば、線１２および１６はワード線に該当する場合があり、線１４はビット線に該当する場合がある。
示された実施形態では、アクセス／センス線１２および１６は第１の方向に沿って延在し、アクセス／センス線１４は、第１の方向と交差する第２の方向に沿って延在する。図示された実施形態では、アクセス／センス線１４は、アクセス／センス線１２および１６に対して直交して延在するが、他の実施形態では、線１４は、線１２および１６と直交せずに、それらの線と交差する方向に沿って延在してもよい。
図示されたアクセス／センス線は直線であるが、他の実施形態では、波形または他の適当な形状であってもよい。
第１のメモリセル２０は、第１セットのアクセス／センス線１２と第２セットのアクセス／センス線１４との間に位置し、第２のメモリセル２２は、第２セットのアクセス／センス線１４と第３セットのアクセス／センス線１６との間に位置する。
メモリセル２０、２２は、それぞれプログラマブル材料２１、２３を含み、また、いかなる適当な構成を含んでもよい。実施形態によっては、メモリセル２０および２２は、カルコゲニド系材料（例えば、アンチモン、テルル、硫黄、及びセレンのうちの１つ以上と組み合わせたゲルマニウムを含む材料や、アンチモン、ゲルマニウム、テルル、硫黄、及びセレンのうちの１つ以上と組み合わせたインジウムを含む材料）などの相転移材料を含んでもよい。例えば、プログラマブル材料は、ＧｅＳｂＴｅまたはＩｎＧｅＴｅを含んでもよく、実質的にそれらを含んでもよく、またはそれらで構成されてもよく、その化学式は、記載した化合物の中の化学成分を示すのであって、その化学成分に関する特定の化学量論を指すのではない。例えば、プログラマブル材料は、ゲルマニウム、アンチモン、及びテルルを含んでもよく、一般にＧＳＴと呼ばれるカルコゲニドに該当してもよい。
プログラマブル材料２１および２３は、実施形態によっては互いに同一であってもよく、他の実施形態では互いに異なっていてもよい。例えば、実施形態によっては、材料２３は、成分と厚さのどちらか一方または両方について、材料２１とは異なっていてもよい。
第１のメモリセル２０は、第１のメモリアレイデッキＤ１を形成し、第２のメモリセル２２は、第２のメモリアレイデッキＤ２を形成する。第１のメモリアレイデッキＤ１は、メモリセル２０、ならびに、メモリセルへの書き込みとメモリセルからの読み出しとに用いられるアクセス／センス線１２および１４を含む第１の層Ｔ１内に位置する。第２のメモリアレイデッキＤ２は、メモリセル２２、ならびに、メモリセルへの書き込みとメモリセルからの読み出しとに用いられるアクセス／センス線１４および１６を含む第２の層Ｔ２内に位置する。示された実施形態では、アクセス／センス線１４は層Ｔ１とＴ２との間で共有される。
第２のメモリアレイデッキＤ２は、１つ以上の動作特性について第１のメモリアレイデッキＤ１とは異なっており、そのため第１のメモリアレイデッキＤ１と第２のメモリアレイデッキＤ２は異なる適用となる。例えば、第２のメモリデッキは、そのアクセス時間が第１のメモリアレイデッキよりも高速であってもよく、ＸＩＰの適用および／またはＤＲＡＭエミュレーションの適用に、より適していてもよく、その一方で、第１のメモリアレイデッキは、より耐久性が高く、データの長期格納の適用に、より適していてもよい。
図６Ａおよび図６Ｂを参照して、さらに詳細に後述されるように、複数の構造および材料がメモリセルとアクセス／センス線との間に設けられてもよい。それらの構造および材料は、図１、図１Ａ、及び図１Ｂに特に図示されてはいない。メモリセルとアクセス／センス線との間に設けられる可能性のある例示的な構造および材料は、絶縁材料、選択装置、電極、加熱装置などを含む。
誘電性領域２６は水平に隣接するメモリセル同士の間に位置する。示された実施形態では、誘電性領域は層Ｔ１およびＴ２の両方の中において同じであるが、他の実施形態では、誘電性領域は各層で異なっていてもよい。図６Ａおよび図６Ｂを参照して、例示的な誘電性領域についてさらに詳細に説明する。
層Ｔ１およびＴ２に対しては、いかなる適当な構成を用いて電気的なアクセスがなされてもよい。図２は例示的な構成３０を示す。具体的には、層Ｔ１およびＴ２は各々、中央処理装置（ＣＰＵ）またはコントローラによって独立してアドレス指定が可能である。１つ以上のメモリインターフェース（図示せず）がＣＰＵと層との間に存在してもよい。実施形態によっては、それらの層同士の間でデータ転送が行われてもよい。
図１、図１Ａ、及び図１Ｂの実施形態は、垂直積層デッキを２つ含む例示的な構成であり、他の実施形態では他の構成が用いられてもよい。図３は、図１、図１Ａ、及び図１Ｂの構成を概略的に示しており、層Ｔ１およびＴ２は互いに垂直に重なり合っている（すなわち、アクセス／センス線セットを共有している）。図４は別の構成を概略的に示し、それらの層は絶縁材料（Ｉ）によって互いに間隔をおいて垂直に配置されている。図４の実施形態では、それらの層同士の間で共有されるアクセス／センス線セットはない。代わりに、各層は、下部のアクセス／センス線セットと上部のアクセス／センス線セットとの間にメモリアレイデッキを含む。したがって、図４の実施形態は、垂直積層のアクセス／センス線セットを４つ有する２つの層を含み、一方では、図３の実施形態は、垂直積層のアクセス／センス線セットを３つ有する２つの層を含む。実施形態によっては、図３の構成は、図４の構成と比較して、処理ステップを省略できるという点で好ましい場合がある。他の実施形態では、図４の構成は、上部層の動作を下部層の動作から切り離せるという点で好ましい場合がある。
実施形態によっては、垂直積層メモリデッキが３つ以上存在してもよい。図５は、垂直積層メモリアレイデッキが複数（Ｄｎ、Ｄｎ＋１、・・・など）存在する例示的な実施形態を示す。最上部に図示されたデッキはＤｎ＋３であるが、点を用いて、デッキの垂直な積層がそのデッキ以上に続く可能性があることを示している。
実施形態によっては、図５の垂直な積層内において、少なくとも１つのデッキは別のデッキとは異なる動作特性を有する。互い異なる動作特性を有するデッキは、メモリアレイデッキの垂直な積層内のどこに位置してもよい。実施形態によっては、図５の垂直な積層内の２つ以上のメモリアレイデッキは、互いに同じ動作特性を有してもよく、他の実施形態では、図５の垂直な積層内の全メモリアレイデッキは、垂直な積層内の他のメモリアレイデッキそれぞれに対して、独自の動作特性を有してもよい。
図６Ａおよび図６Ｂを参照すると、側面断面図で構造体１０ａが示され、さらなる例示的なアーキテクチャが図示されている。
構造体１０ａは、メモリアレイデッキＤ１のメモリセル２０およびメモリアレイデッキＤ２のメモリセル２２を含む。また、構造体１０ａは、第１のアクセス／センス線セット１２、第２のアクセス／センス線セット１４、及び第３のアクセス／センス線セット１６を含む。
示された実施形態では、アクセス／センス線１２および１４はどちらも、例えばタングステンなどの単一材料を含む。アクセス／センス線１６は、材料４０および４２の組み合わせを含む。材料４０は、線１２および１４に用いられる材料と同じ材料であってもよく、例えばタングステンを含んでもよい。材料４２は、例えば銅などの低抵抗材料であってもよい。材料４０と４２を組み合わせることで、線１６の抵抗を線１２および１４の抵抗よりも低くして、デッキＤ１のメモリセルと比べて、デッキＤ２のメモリセルへのアクセスを向上させることができる場合がある。最上部の線セットを形成する際には追加の工程管理が可能であるため、下部セットの線１２および１４と比較すると、最上部セットの線１６を複数材料の線に形成するほうが簡単な場合がある。しかし、他の実施形態では、線１２および／または１４を、図示された線１６と類似する複数材料で形成できるような工程が用いられてもよい。また、材料４２の抵抗が材料４０の抵抗よりも低いことは有利ではあり得るが、他の実施形態では、材料４２の抵抗は材料４０の抵抗と同様であってもよい。しかしながら、材料４０／４２を組み合わせることで個別の材料４０と比べて厚さが増すことから、個別の材料の抵抗よりも材料を組み合わせる場合の抵抗を低くすることができる場合がある。
材料４２は、最上部デッキＤ２の上に施されるメタライゼーションの一部であってもよく、また、その最上部デッキの回路（例えばメモリセル２２）を、最上部デッキのメモリアレイ周辺の他の回路（このような他の回路は、例えば、最上部デッキ内のメモリセルをアドレス指定するために用いられる論理回路を含んでもよい）と結合するために用いられてもよい。当該メタライゼーションは、デッキ同士の間に形成されるのではなく最上部デッキの上に形成されるため、高い自由度で形成される場合があり、したがって、所望の構成で配置された伝導性の高い材料を含む場合がある。
デッキＤ１およびＤ２は、図１、図１Ａ、及び図１Ｂを参照して上述した層と類似する層Ｔ１およびＴ２内に位置する。
メモリセル２０および２２は、図１、図１Ａ、及び図１Ｂを参照して上述したプログラマブル材料２１および２３を含む。これらのプログラマブル材料は、例えば、約５ナノメートル（ｎｍ）〜約５０ｎｍの範囲内の厚さなど、いかなる適当な厚さに形成されてもよい。
示された実施形態では、デッキＤ１は、アクセス／センス線１２とアクセス／センス線１４との間の積層５０においてプログラマブル材料２１を含む。その積層には、底部電極５２、選択装置５４、中間電極５６、インターフェース５８、別のインターフェース６０、及び最上部電極６２が含まれる。
電極５２、５６、及び６２は、いかなる適当な成分または成分の組み合わせを含んでもよい。電極は、実施形態によっては互いに同じ成分でもよく、他の実施形態では互いに成分が異なっていてもよい。実施形態によっては、電極は、チタン、アルミニウム、炭素、及びタングステンのうちの１つ以上を含んでもよい。例えば、電極は、ＴｉＳｉＮ、ＴｉＡｌＮ、ＴｉＮ、ＷＮ、Ｔｉ、Ｃ、及びＷのうちの１つ以上を含んでもよく、実質的にそれらを含んでもよく、またはそれらで構成されてもよく、その化学式は、記載した化合物の中の化学成分を示すのであって、その化学成分に関する特定の化学量論を指すのではない。電極は、例えば、約５ｎｍ〜約５０ｎｍの範囲内の厚さなど、いかなる適当な厚さに形成されてもよい。
実施形態によっては、電極５６および界面５８は、プログラマブル材料内の相転移を熱的に誘発するために用いられる「加熱体」と置き換えられてもよい。このような加熱体は、例えば、実質的にＴｉＳｉＮを含んでもよく、またはＴｉＳｉＮで構成されてもよい（その化学式は、記載した化合物の中の化学成分を示すのであって、その化学成分に関する特定の化学量論を指すのではない）。
選択装置５４は、いかなる適当な選択装置に該当してもよい。実施形態によっては、選択装置はオボニック閾値スイッチ（ＯＴＳ）に該当してもよい。ＯＴＳは、いかなる適当な成分または成分の組み合わせを含んでもよく、実施形態によっては、ゲルマニウム、ヒ素、セレン、テルル、及びケイ素のうちの１つ以上を含んでもよく、実質的にそれらを含んでもよく、またはそれらで構成されてもよい。例えば、ＯＴＳは、ＡｓＳｅ、ＡｓＳｅＧｅ、ＡｓＳｅＧｅＴｅ、もしくはＡｓＧｅＴｅＳｉを含んでもよく、実質的にそれを含んでもよく、またはそれで構成されてもよく、その化学式は、記載した化合物の中の化学成分を示すのであって、その化学成分に関する特定の化学量論を指すのではない。ＯＴＳは、例えば、約５ｎｍ〜約５０ｎｍの範囲内の厚さなど、いかなる適当な厚さに形成されてもよい。
界面５８および６０は、電極とプログラマブル材料２１とをつなぐ、いかなる適当な材料を含んでもよい。実施形態によっては、界面は、ドープされた、もしくはドープされていない炭素を含んでもよく、かつ／または、タングステンを含んでもよい。界面は、例えば、約１ｎｍ〜約１０ｎｍの範囲内の厚さなど、いかなる適当な厚さに形成されてもよい。実施形態によっては、これら界面のどちらか一方または両方は、プログラマブル材料が電極の材料との直接接触に適合する場合、省略してもよい。
示された実施形態では、デッキＤ２は、アクセス／センス線１４とアクセス／センス線１６との間の積層７０においてプログラマブル材料２３を含む。その積層には、底部電極７２、選択装置７４、中間電極７６、界面７８、別の界面８０、及び最上部電極８２が含まれる。
電極７２、７６、及び８２は、電極５２、５６、及び６２について上述したものと同じ成分を含んでもよく、かつ、同じ厚さを有してもよい。実施形態によっては、電極７２、７６、及び８２は、チタン、アルミニウム、炭素、及びタングステンのうちの１つ以上を含んでもよい。例えば、電極は、ＴｉＳｉＮ、ＴｉＡｌＮ、ＴｉＮ、ＷＮ、Ｔｉ、Ｃ、及びＷのうちの１つ以上を含んでもよく、実質的にそれらを含んでもよく、またはそれらで構成されてもよく、その化学式は、記載した化合物の中の化学成分を示すのであって、その化学成分に関する特定の化学量論を指すのではない。電極７２、７６、及び８２は、実施形態によっては互いに同じ成分でもよく、他の実施形態では互いに成分が異なっていてもよい。
選択装置７４は、いかなる適当な選択装置に該当してもよい。実施形態によっては、選択装置はオボニック閾値スイッチ（ＯＴＳ）に該当してもよい。ＯＴＳは、いかなる適当な成分または成分の組み合わせを含んでもよく、実施形態によっては、ゲルマニウム、ヒ素、セレン、テルル、及びケイ素のうちの１つ以上を含んでもよく、実質的にそれらを含んでもよく、またはそれらで構成されてもよい。例えば、ＯＴＳは、ＡｓＳｅ、ＡｓＳｅＧｅ、ＡｓＳｅＧｅＴｅ、もしくはＡｓＧｅＴｅＳｉを含んでもよく、実質的にそれを含んでもよく、またはそれで構成されてもよく、その化学式は、記載した化合物の中の化学成分を示すのであって、その化学成分に関する特定の化学量論を指すのではない。ＯＴＳは、例えば、約５ｎｍ〜約５０ｎｍの範囲内の厚さなど、いかなる適当な厚さに形成されてもよい。
界面７８および８０は、電極とプログラマブル材料２３をつなぐ、いかなる適当な材料を含んでもよい。実施形態によっては、界面は、ドープされた、もしくはドープされていない炭素を含んでもよく、かつ／または、タングステンを含んでもよい。界面は、例えば、約１ｎｍ〜約１０ｎｍの範囲内の厚さなど、いかなる適当な厚さに形成されてもよい。実施形態によっては、これら界面のどちらか一方または両方は、プログラマブル材料が電極の材料との直接接触に適合する場合、省略してもよい。
実施形態によっては、電極７６および８２のうちの１つ、ならびに、隣接する界面は、プログラマブル材料２３内の相転移を熱的に誘発するために用いられる「加熱体」と置き換えられてもよい。このような加熱体は、例えば、実質的にＴｉＳｉＮを含んでもよく、またはＴｉＳｉＮで構成されてもよい（その化学式は、記載した化合物の中の化学成分を示すのであって、その化学成分に関する特定の化学量論を指すのではない）。
実施形態によっては、アクセス／センス線１４はビット線であってもよく、アクセス／センス線１２および１６はワード線であってもよい。下部デッキＤ１の選択装置５４はワード線１２とメモリセル２０との間に位置し、その一方で、上部デッキＤ２の選択装置７４はビット線１４とメモリセル２２との間に位置する。したがって、それらのデッキは互いに対して非対称である。上部デッキＤ２の選択装置７４がワード線１６とメモリセル２２との間に位置する、対称的な実施形態と比較して、図示された非対称的な実施形態は、上部デッキＤ２の選択装置７４のパターニングおよびエッチングを簡略化できる点において有利であり得る。しかし、幾つかの適用によっては、図示された非対称的な実施形態の代わりに対称的な実施形態を用いることが望ましい場合もある。
層Ｔ１は、隣接する積層５０同士の間に、第１の誘電性領域１００を横方向に含み、同様に、層Ｔ２は、隣接する積層７０同士の間に、第２の誘電性領域１０２を横方向に含む。誘電性領域１００は、積層５０の側壁に沿って（そして、具体的には構造２０、５２、５４、５６、５８、６０、及び６２の側壁に沿って）、第１の絶縁材料ライナー１０１を含み、同様に、誘電性領域１０２は、積層７０の側壁に沿って（そして、具体的には構造２２、７２、７４、７６、７８、８０、及び８２の側壁に沿って）、第２の絶縁材料ライナー１０３を含む。誘電性領域１００は、第１の絶縁材料ライナー１０１同士の間に第１の絶縁体１０４を含み、同様に、誘電性領域１０２は、第２の絶縁材料ライナー１０３同士の間に第２の絶縁体１０６を含む。
誘電性領域１００は、図６Ａの断面において図６Ｂの断面と同一なものとして示されているが、他の実施形態では、それらの断面のうちの一方に沿った誘電性領域１００に用いられる絶縁材料は、他方の断面に沿った誘電性領域１００に用いられる絶縁材料とは異なっていてもよい。同様に、図６Ａの断面に沿った誘電性領域１０２に用いられる絶縁材料は、（図示されるように）図６Ｂの断面に沿った誘電性領域１０２で用いられる絶縁材料と同一であってもよく、または、他の実施形態では異なっていてもよい。
絶縁材料ライナー１０１および１０３は、いかなる適当な成分または成分の組み合わせを含んでもよく、実施形態によっては、窒化ケイ素と酸化アルミニウムのどちらか一方または両方を含んでもよく、実質的にそれらを含んでもよく、またはそれらで構成されてもよい。
絶縁体１０４および１０６は、いかなる適当な成分または成分の組み合わせを含んでもよい。
実施形態によっては、絶縁体１０４は、固体材料または半固体材料を含んでもよく、例えば、二酸化ケイ素を含んでもよく、実質的に二酸化ケイ素を含んでもよく、または二酸化ケイ素で構成されてもよい。実施形態によっては、絶縁体１０４は、スピンオン誘電体に該当してもよい。実施形態によっては、絶縁体１０６は絶縁体１０４と同じ材料を含んでもよい。他の実施形態では、絶縁体１０６は絶縁体１０４とは異なる材料を含んでもよい。例えば、実施形態によっては、絶縁体１０６は、例えば空気などの気体を含んでもよい。実施形態によっては、絶縁体１０６は低圧（すなわち真空）領域を含んでもよい。
上述したように、デッキＤ２のメモリアレイが、デッキＤ１のメモリアレイとは異なる動作特性を有することが好ましい場合がある。その動作特性の違いは、デッキＤ１の１つ以上の化学成分と比べて、デッキＤ２の１つ以上の化学成分の構造パラメータが異なることを反映していてもよい。例えば、デッキＤ２の積層７０内の１つ以上の材料は、デッキＤ１の積層５０内の類似する材料とは異なる成分または厚さを有してもよい。厚さの違いは、±５％、±１０％、±２０％、±１００％などであり得る。加えて、またはその代わりに、デッキＤ２の１つ以上の材料は、デッキＤ１の類似する材料とは異なる成分を有してもよく、その成分の違いは、例えば、異なる化学量論、異なるドーパント濃度などである。例えば、それらのデッキのうちの一方の電極はＴｉを含んでもよく、他方のデッキの類似する電極はＷおよび／または炭素を含んでもよい。加えて、またはその代わりに、それらのデッキのうちの一方は、他方のデッキとは完全に異なる構造を１つ以上含んでもよい。例えば、それらのデッキのうちの一方は、相転移材料に隣接して加熱体を含んでもよいが、他方のデッキは類似する相転移材料に隣接して加熱体を有さない。
例示的な実施形態によっては、メモリセル２２のプログラマブル材料２３は、メモリセル２０のプログラマブル材料２１と比較して、異なる成分または厚さであってもよい。例えば、プログラマブル材料２３は、プログラマブル材料２１よりも高速のスイッチング特性を有するように構成されてもよい。そのような高速スイッチング特性は、プログラマブル材料２３をプログラマブル材料２１よりも薄くする、かつ／または、材料２１に対し、材料２３の成分を変化させることで達成され得る。例えば、材料２３および２１の両方はＧＳＴを含み得るが、他方と比べて一方がドープされて、それら材料のそれぞれのスイッチング特性が変化する場合がある。
例示的な実施形態によっては、選択装置５４は、選択装置７４とは異なる構成を含んでもよい。例えば、選択装置５４に用いられる材料は、選択装置７４に用いられる材料とは成分が異なっていてもよく、かつ／または、選択装置５４に用いられる材料は、選択装置７４に用いられる材料とは厚さが異なっていてもよい。適用によっては、装置７４に対する選択装置５４の、そのような特性の違いによって、メモリセル２０と比べて、メモリセル２２のスイッチング特性をより高速にすることが可能となる。しかし、そのような高速スイッチング特性は、漏れ量の増加を伴う場合がある。したがって、高速スイッチング特性は、いくつかの適用に対しては適当であり得るが、他の適用に対しては、より低速なスイッチング特性を有し、漏れ量のより少ないメモリセルが適当であり得る。
実施形態によっては、デッキＤ２の誘電性領域１０２は、デッキＤ１の誘電性領域１００とは異なっていてもよい。例えば、絶縁材料ライナー１０１と比較して、絶縁材料ライナー１０３は異なる成分または厚さを有してもよい。例えば、実施形態によっては、絶縁材料ライナー１０３の厚さは、例えば２ｎｍ超や５ｎｍ超だけ、ライナー１０１の厚さとは異なっていてもよい。このことが誘電性領域１０２に対して誘電性領域１００の構造特性を変化させ、誘電性領域を特定の適用に適合させる場合がある。例えば、誘電性領域１００がデッキＤ２の材料を支持しているため、誘電性領域１００は圧潰に強いことが望ましい場合がある。したがって、特に絶縁体１０４がライナーに用いられる材料よりも軟質な材料である場合には、ライナー１０１は、相対的に厚く形成されることが望ましい場合がある。さらに、材料１０４は、圧潰に対して抵抗力を有することが望ましい場合があり、したがって固体または半固体（例えば、二酸化ケイ素および／または窒化ケイ素）であることが望ましい場合がある。それに対して、層Ｔ２は図示された実施形態では最上部層であるため、誘電性領域１０２の材料の選択に関する自由度は、より大きくなり得る。したがって、ライナー１０３は、ライナー１０１と比較して薄く形成されてもよく、かつ／または、絶縁体１０６は、絶縁体１０４よりも圧潰に対して低い抵抗力を有するように形成されてもよい。例えば、実施形態によっては、絶縁体１０６は気体を含んでもよい。実施形態によっては、絶縁体１０６は低圧（すなわち真空）領域を含んでもよい。実施形態によっては、絶縁体１０６は低誘電率誘電性材料（すなわち二酸化ケイ素よりも低い誘電率を有する材料）を含んでもよい。実施形態によっては、最上部デッキにのみ空隙（または真空）を設ける理由に関しては、空隙（または真空）に関連する全ての構造的長所または短所と関係していることに加えて、またはその代わりに、下部デッキと比較して、最上部デッキにおいてそのような製造を行うことが相対的に簡単であることと関係していることがあり得る。実施形態によっては、下部デッキにおいて空隙（または真空）を形成して絶縁体材料とすることを避ける理由に関しては、他の理由に加えて、またはその代わりに、下部デッキが晒される、追加の工程ステップ（例えば化学機械研磨）に関係していることがあり得る。
絶縁体領域１００と絶縁体領域１０２の違いは、メモリアレイデッキＤ２内のメモリと比較した際の、メモリアレイデッキＤ１内のメモリの性能特性の変化につながる場合がある。例えば、それらデッキのうちの一方は、他方よりも熱的な擾乱（または、隣接するメモリセル同士の間のクロストークに関する他のメカニズム）への抵抗力が高くてもよい。
図６Ａおよび図６Ｂの図示された実施形態では、誘電性領域１０２は（図６Ａに示されるように）、アクセス／センス線１４同士の間に下方向に延在する。したがって、絶縁体１０６が気体を含む場合、アクセス／センス線１４（例えば、実施形態によってはビット線）同士の間に横方向に位置する。他の実施形態では、誘電性領域１０２を下方向に延在させてアクセス／センス線１４同士の間に位置させるのではなく、誘電性領域１００がアクセス／センス線１４同士の間に上方向に延在してもよい。
図示された実施形態では、追加の誘電性材料１１０をアクセス／センス線１２の下に設けており、また、追加の誘電性材料１１２をアクセス／センス線１６の材料４２の間に設けている。材料１１０および１１２は、いかなる適当な成分または成分の組み合わせを含んでもよく、実施形態によっては窒化ケイ素と二酸化ケイ素のどちらか一方または両方を含んでもよい。材料１１０および１１２は、互いに同じ成分であってもよく、互いに異なる成分であってもよい。
実施形態によっては、デッキＤ２はメモリアレイデッキの積層（例えば図５の積層）において最上部メモリアレイデッキを示す。メモリアレイデッキの積層においてより低い位置にある他のデッキと比較して、最上部メモリアレイデッキを製造する際には追加の自由度が利用可能とされてもよく、その最上部デッキの材料がさらされる熱量は、積層においてより低い位置にあるデッキの材料と比較して、少なくなり得る。したがって、最上部メモリアレイデッキにおいては、積層内の他のデッキと比較して、セルの性質はより均一で、かつ、材料の選択肢はより多い可能性があり、そのことにより、最上部デッキが積層内の他のデッキよりも幅広いプログラムマージンおよび読み出しマージンを有することが可能となる場合がある。そのことにより、最上部メモリアレイデッキが、積層内の他のメモリアレイデッキよりもいくつかの目的に適合させやすくなることがさらに可能となる場合があり、このことは、最上部メモリアレイデッキを積層されたデッキのうちの他のメモリアレイデッキとは異なる目的で利用することの、さらなる利点であり得る。他の実施形態では、（最上部デッキに加えて、またはそれ以外に、）他のデッキは、積層メモリアレイデッキにおいて自身の下に位置するデッキとは異なる目的に適合させてもよい。
メモリアレイデッキ内における材料、構造、厚さの違いに加えて、またはその代わりに、ピッチまたは他のパターニング特性の違いが存在してもよい。ピッチの違いは、ｘ方向（すなわちｘ軸）、ｙ方向（すなわちｙ軸）、または、その両方に沿っていてもよい。例えば、図７および図８は、それぞれ構造体１０ｂおよび１０ｃを示しており、下部層のメモリアレイデッキと比べて、上部層のメモリアレイデッキに用いられるピッチが異なる実施形態が図示されている。各実施形態では、上部層のデッキＤ２は下部層のデッキＤ１よりもピッチが大きい。しかし、他の実施形態では逆であってもよい。図７および図８の構造体は、図１の構造体と同様に図示されており、図１、図１Ａ、図１Ｂ、図６Ａ、及び図６Ｂを参照して上述した構造のいずれかを含んでもよい。特に、図７は、層Ｔ１およびＴ２がアクセス／センス線セットを共有しない構造体を示す。正確には、図１Ｂおよび図６Ｂのアクセス／センス線１４は、絶縁材料Ｉによって互いに間隔をおいて垂直に配置された２つのアクセス／センス線１４ａおよび１４ｂと置き換えられている。その絶縁材料は、いかなる適当な成分または成分の組み合わせを含んでもよく、実施形態によっては二酸化ケイ素と窒化ケイ素のどちらか一方または両方を含んでもよい。図７の構成は、図４を参照して上述した構成の一例である。
あるデッキの別のデッキに対するピッチの違いは、いかなる適当な違いであってもよい。例えば、実施形態によっては、各デッキにおけるセル寸法は同じ状態のままで、あるデッキのメモリセルのピッチは、直接隣接するデッキのメモリセルのピッチの２倍であってもよい。したがって、あるデッキの他のアクセス／センス線はどれも、直接隣接するデッキによって使用されない。アクセス／センス線は、ビット線および／またはワード線であってもよく、それはピッチの違いがｘ方向、ｙ方向、またはそれら両方に沿ったものかどうかに左右される。
デッキのピッチをゆったりさせることによる利点には、例えば、セル間隔の増加や熱的な擾乱の減少などが含まれ得る。それらの利点はセル密度を犠牲にして達成されるが、適用によっては（例えば、高温環境、極端に長期の保存など）好ましい場合がある。
上述したアーキテクチャは、例えば、時計、テレビ、携帯電話、パソコン、自動車、産業用制御システム、航空機などの、広範囲にわたる電子システムのいずれかにおいて用いられてもよい。例えば、上述したアーキテクチャは、チップを内蔵するメモリが、作動中にかなりの熱にさらされる可能性のある、自動車またはそれ以外の適用で用いられてもよい。メモリチップは、外側のメモリアレイデッキが内側のメモリアレイデッキよりも高い熱応力にさらされるように方向づけられてもよく、したがって、内側のメモリアレイデッキは、より適度な温度で最適な性能を有するように構成されるが、外側のメモリアレイデッキは、特にそのような熱応力に対する抵抗力を有するように構成されてもよい。
特に指定がない限り、本明細書で説明した様々な材料、物質、成分などは、例えば原子層堆積（ＡＬＤ）、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）などを含む、今現在既知である、または、まだ開発されていない、いかなる適当な手順で形成されてもよい。
「誘電性の（ｄｉｅｌｅｃｔｒｉｃ）」および「電気的に絶縁性の（ｅｌｅｃｔｒｉｃａｌｌｙ ｉｎｓｕｌａｔｉｖｅ）」という用語は両方とも、絶縁性の電気特性を有する材料を説明するために用いられてもよい。これらの用語は本開示において同義とみなされる。場合によっては「誘電性の」という用語を、他の場合には「電気的に絶縁性の」という用語を用いることにより、本開示内で表現のバリエーションがもたらされることになり、以下の請求項内の先行詞が簡素化されるかもしれないが、いかなる顕著な化学的または電気的違いを示すために用いられるわけではない。
図面における様々な実施形態の特定の方向は、もっぱら例示を目的とするものであって、それらの実施形態は、適用によっては示された方向に対して回転させられてもよい。本明細書でなされた説明および以下の請求項は、説明された様々な特徴同士の関係性を有するあらゆる構造に関係するものであり、それらの構造が図面の特定の方向を向いているかどうか、または、その方向に対して回転させられているかどうかは無関係である。
添付の図面の断面図には、断面の平面内の特徴のみが図示されており、図面を簡略化するために、断面の平面の後方に位置する材料は示されていない。
ある構造が、別の構造の「上に（ｏｎ）」ある、または、別の構造に「接触して（ａｇａｉｎｓｔ）」いる、と上記で言及される場合、当該別の構造の上に直接位置してもよく、さらに介在する構造が存在してもよい。その一方、ある構造が、別の構造の「直接上に（ｄｉｒｅｃｔｌｙ ｏｎ）」ある、または、別の構造に「直接接触して（ｄｉｒｅｃｔｌｙ ａｇａｉｎｓｔ）」いる、と言及される場合、介在する構造は存在しない。ある構造が、別の構造に 「接続される（ｃｏｎｎｅｃｔｅｄ）」、または、「結合される（ｃｏｕｐｌｅｄ）」と言及される場合、当該別の構造に直接接続または結合されることが可能であり、または、介在する構造が存在してもよい。その一方、ある構造が、別の構造に「直接接続される（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ）」、または、「直接結合される（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）」と言及される場合、介在する構造は存在しない。
いくつかの実施形態は、第１のメモリアレイデッキと、第１のメモリアレイデッキの上に位置する第２のメモリアレイデッキとを含む構造体を含む。第１のメモリデッキおよび第２のメモリデッキは相転移メモリを含み、第２のメモリアレイデッキは１つ以上の動作特性について第１のメモリアレイデッキとは異なる。
いくつかの実施形態は、第１のメモリアレイデッキと、第１のメモリアレイデッキの上に位置する第２のメモリアレイデッキとを含む構造体を含む。第２のメモリアレイデッキは、第１のメモリアレイデッキとは異なるピッチを含む。
いくつかの実施形態は、第１のメモリアレイデッキと、第１のメモリアレイデッキの上に位置する第２のメモリアレイデッキとを含む構造体を含む。第２のメモリアレイデッキは、１つ以上の構造パラメータについて第１のメモリアレイデッキとは異なり、当該構造パラメータは、異なる材料および／または異なる材料厚さを含む。
いくつかの実施形態は、第１の方向に沿って延在する第１のアクセス／センス線セットと、第１のアクセス／センス線セットの上に位置し、第１の方向と交差する第２の方向に沿って延在する第２のアクセス／センス線セットと、第２のアクセス／センス線セットの上に位置し、第１の方向に沿って延在する第３のアクセス／センス線セットとを含む構造体を含む。第１のメモリセルは、第１のアクセス／センス線セットと第２のアクセス／センス線セットとの間に位置し、第１の相転移材料を含む。第１のメモリセルは第１のメモリアレイデッキに配置される。第２のメモリセルは、第２のアクセス／センス線セットと第３のアクセス／センス線セットとの間に位置し、第２の相転移材料を含む。第２のメモリセルは第２のメモリアレイデッキに配置される。第２のメモリアレイデッキは、１つ以上の動作特性について第１のメモリアレイデッキとは異なる。
誘電性領域１００と誘電性領域１０２の違いは、メモリアレイデッキＤ２内のメモリと比較した際の、メモリアレイデッキＤ１内のメモリの性能特性の変化につながる場合がある。例えば、それらデッキのうちの一方は、他方よりも熱的な擾乱（または、隣接するメモリセル同士の間のクロストークに関する他のメカニズム）への抵抗力が高くてもよい。

Claims (40)

  1. 第１のメモリアレイデッキと、
    前記第１のメモリアレイデッキの上に位置する第２のメモリアレイデッキと
    を含む構造体において、
    前記第１のメモリデッキおよび前記第２のメモリデッキは相転移メモリを含み、前記第２のメモリアレイデッキは、１つ以上の動作特性について前記第１のメモリアレイデッキとは異なる、
    構造体。
  2. 前記１つ以上の動作特性はアクセス時間を含む、請求項１に記載の構造体。
  3. 前記１つ以上の動作特性は耐久性を含む、請求項１に記載の構造体。
  4. 前記第２のメモリアレイデッキのアクセス時間は、前記第１のメモリアレイデッキよりも高速であり、前記第１のメモリアレイデッキの耐久性は、前記第２のメモリアレイデッキよりも高い、請求項１に記載の構造体。
  5. アクセス／センス線セットは、前記第１のメモリアレイデッキと前記第２のメモリアレイデッキとの間で共有される、請求項１に記載の構造体。
  6. 前記第１のメモリアレイデッキは、前記第２のメモリアレイデッキの少なくとも約１０倍以上のサイクル時間の耐久性を有する、請求項１に記載の構造体。
  7. 前記第１のメモリアレイデッキおよび前記第２のメモリアレイデッキはどちらも、前記相転移メモリのプログラマブル材料としてゲルマニウム含有カルコゲニドを含む、請求項１に記載の構造体。
  8. 前記第１のメモリアレイデッキのメモリセルは、断面に沿って第１の誘電性領域によって互いに横方向に間隔をおいて配置され、
    前記第２のメモリアレイデッキのメモリセルは、前記断面に沿って第２の誘電性領域によって互いに横方向に間隔をおいて配置され、
    前記第１の誘電性領域は、１つ以上の構造パラメータについて前記第２の誘電性領域とは異なり、前記構造パラメータは、異なる材料および／または異なる材料厚さを含む
    請求項１に記載の構造体。
  9. 前記第１の誘電性領域は、メモリセルの側壁に沿って第１の絶縁材料ライナーを含み、
    前記第２の誘電性領域は、メモリセルの側壁に沿って第２の絶縁材料ライナーを含み、
    前記第１の絶縁材料ライナーは、前記第２の絶縁材料ライナーとは異なる厚さである、
    請求項８に記載の構造体。
  10. 前記第１の誘電性領域は、メモリセルの側壁に沿って第１の絶縁材料ライナーを含み、
    前記第２の誘電性領域は、メモリセルの側壁に沿って第２の絶縁材料ライナーを含み、
    前記第１の絶縁材料ライナーは、前記第２の絶縁材料ライナーとは異なる成分である、
    請求項８に記載の構造体。
  11. 前記第１の誘電性領域は、メモリセルの側壁に沿って第１の絶縁材料ライナーを含み、
    前記第１の誘電性領域は、前記第１の絶縁材料ライナー同士の間に第１の絶縁体を含み、
    前記第２の誘電性領域は、メモリセルの側壁に沿って第２の絶縁材料ライナーを含み、
    前記第２の誘電性領域は、前記第２の絶縁材料ライナー同士の間に第２の絶縁体を含み、
    前記第２の絶縁体は、前記第１の絶縁体とは異なる成分である、
    請求項８に記載の構造体。
  12. 前記第１の絶縁体は固体および／または半固体であり、
    第２の絶縁体は気体である、
    請求項１１に記載の構造体。
  13. 前記第１の絶縁材料ライナーおよび前記第２の絶縁材料ライナーは窒化ケイ素を含み、
    前記第１の絶縁体は二酸化ケイ素を含み、
    前記第２の絶縁体は気体である、
    請求項１１に記載の構造体。
  14. 前記第１の絶縁材料ライナーおよび前記第２の絶縁材料ライナーは窒化ケイ素を含み、
    前記第１の絶縁体は二酸化ケイ素を含み、
    前記第２の絶縁体は真空領域である、
    請求項１１に記載の構造体。
  15. 前記第２のメモリアレイデッキの上で、前記第２のメモリアレイデッキの回路を、前記第２のメモリアレイデッキ周辺の回路に電気的に結合するメタライゼーションをさらに含む、
    請求項１に記載の構造体。
  16. 前記第１のメモリアレイデッキのアクセス／センス線は、成分と厚さのどちらか一方または両方について前記第２のメモリアレイデッキのアクセス／センス線とは異なる、請求項１に記載の構造体。
  17. 第１のメモリアレイデッキと、
    前記第１のメモリアレイデッキの上に位置する第２のメモリアレイデッキと
    を含む構造体において、
    前記第２のメモリアレイデッキは、前記第１のメモリアレイデッキとは異なるピッチを含む、
    構造体。
  18. 前記第２のメモリアレイデッキは、前記第１のメモリアレイデッキよりも大きなピッチを含む、請求項１６に記載の構造体。
  19. 前記第２のメモリアレイデッキは、前記第１のメモリアレイデッキよりも小さなピッチを含む、請求項１６に記載の構造体。
  20. 前記第１のメモリアレイデッキおよび前記第２のメモリアレイデッキはどちらも、相転移メモリを含む、請求項１６に記載の構造体。
  21. アクセス／センス線セットは、前記第１のメモリアレイデッキと前記第２のメモリアレイデッキとの間で共有される、請求項１６に記載の構造体。
  22. 第１のメモリアレイデッキと、
    前記第１のメモリアレイデッキの上に位置する第２のメモリアレイデッキと
    を含む構造体において、
    前記第２のメモリアレイデッキは、１つ以上の構造パラメータについて前記第１のメモリアレイデッキとは異なり、前記構造パラメータは、異なる材料および／または異なる材料厚さを含む、
    構造体。
  23. 前記第１のメモリアレイデッキは、第１のメモリセル内に第１のプログラマブル材料を含み、
    前記第２のメモリアレイデッキは、第２のメモリセル内に第２のプログラマブル材料を含み、
    前記第１のプログラマブル材料は、前記第２のプログラマブル材料とは異なる厚さである、
    請求項２１に記載の構造体。
  24. 前記第１のメモリアレイデッキは、第１のメモリセル内に第１のプログラマブル材料を含み、
    前記第２のメモリアレイデッキは、第２のメモリセル内に第２のプログラマブル材料を含み、
    前記第１のプログラマブル材料は、前記第２のプログラマブル材料とは異なる成分である、
    請求項２１に記載の構造体。
  25. 前記第１のメモリアレイデッキの第１のメモリセルは、断面に沿って第１の誘電性領域によって互いに横方向に間隔をおいて配置され、
    前記第２のメモリアレイデッキの第２のメモリセルは、前記断面に沿って第２の誘電性領域によって互いに横方向に間隔をおいて配置され、
    前記第１の誘電性領域は、前記１つ以上の構造パラメータについて前記第２の誘電性領域とは異なる、
    請求項２１に記載の構造体。
  26. 前記第１の誘電性領域は、前記第１のメモリセルの側壁に沿って第１の絶縁材料ライナーを含み、
    前記第２の誘電性領域は、前記第２のメモリセルの側壁に沿って第２の絶縁材料ライナーを含み、
    前記第１の絶縁材料ライナーは、前記第２の絶縁材料ライナーとは異なる厚さである、
    請求項２４に記載の構造体。
  27. 前記第１の誘電性領域は、前記第１のメモリセルの側壁に沿って第１の絶縁材料ライナーを含み、
    前記第２の誘電性領域は、前記第２のメモリセルの側壁に沿って第２の絶縁材料ライナーを含み、
    前記第１の絶縁材料ライナーは、前記第２の絶縁材料ライナーとは異なる成分である、
    請求項２４に記載の構造体。
  28. 前記第１の誘電性領域は、前記第１のメモリセルの側壁に沿って第１の絶縁材料ライナーを含み、
    前記第１の誘電性領域は、前記第１の絶縁材料ライナー同士の間に第１の絶縁体を含み、
    前記第２の誘電性領域は、前記第２のメモリセルの側壁に沿って第２の絶縁材料ライナーを含み、
    前記第２の誘電性領域は、前記第２の絶縁材料ライナー同士の間に第２の絶縁体を含み、
    前記第２の絶縁体は、前記第１の絶縁体とは異なる成分である、
    請求項２４に記載の構造体。
  29. アクセス／センス線セットは、前記第１のメモリアレイデッキと前記第２のメモリアレイデッキとの間で共有される、請求項２１に記載の構造体。
  30. 前記第１のメモリアレイデッキのアクセス／センス線は、成分と厚さのどちらか一方または両方について前記第２のメモリアレイデッキのアクセス／センス線とは異なる、請求項２１に記載の構造体。
  31. 第１の方向に沿って延在する第１のアクセス／センス線セットと、
    前記第１のアクセス／センス線セットの上に位置し、前記第１の方向と交差する第２の方向に沿って延在する第２のアクセス／センス線セットと、
    前記第２のアクセス／センス線セットの上に位置し、前記第１の方向に沿って延在する第３のアクセス／センス線セットと、
    前記第１のアクセス／センス線セットと前記第２のアクセス／センス線セットとの間に位置する第１のメモリセルであって、第１のメモリアレイデッキに配置され、第１の相転移材料を含む第１のメモリセルと、
    前記第２のアクセス／センス線セットと前記第３のアクセス／センス線セットとの間に位置する第２のメモリセルであって、第２のメモリアレイデッキに配置され、第２の相転移材料を含む第２のメモリセルと、
    を含む構造体において、
    前記第２のメモリアレイデッキは、１つ以上の動作特性について前記第１のメモリアレイデッキとは異なる、
    構造体。
  32. 前記１つ以上の動作特性は、アクセス時間と耐久性のどちらか一方または両方を含む、請求項２９に記載の構造体。
  33. 前記第１の相転移材料および前記第２の相転移材料は互いに同じ成分である、請求項２９に記載の構造体。
  34. 前記第１の相転移材料および前記第２の相転移材料は、成分と厚さのどちらか一方または両方について互いに異なる、請求項２９に記載の構造体。
  35. 前記第２のメモリアレイデッキのアクセス時間は、前記第１のメモリアレイデッキよりも高速であり、前記第１のメモリアレイデッキの耐久性は、前記第２のメモリアレイデッキよりも高い、請求項２９に記載の構造体。
  36. 前記第１のメモリアレイデッキは、前記第１のメモリセルの近傍に第１の選択装置材料を含み、
    前記第２のメモリアレイデッキは、前記第２のメモリセルの近傍に第２の選択装置材料を含み、
    前記第１の選択装置材料および前記第２の選択装置材料は、成分と厚さのどちらか一方または両方について互いに異なる、
    請求項２９に記載の構造体。
  37. 前記第１のメモリセルは、断面に沿って第１の誘電性領域によって互いに横方向に間隔をおいて配置され、
    前記第２のメモリセルは、前記断面に沿って第２の誘電性領域によって互いに横方向に間隔をおいて配置され、
    前記第１の誘電性領域は、１つ以上の構造パラメータについて前記第２の誘電性領域とは異なり、前記構造パラメータは、異なる材料および／または異なる材料厚さを含む
    請求項２９に記載の構造体。
  38. 前記第１の誘電性領域は、前記第１のメモリセルの側壁に沿って第１の絶縁材料ライナーを含み、
    前記第２の誘電性領域は、前記第２のメモリセルの側壁に沿って第２の絶縁材料ライナーを含み、
    前記第１の絶縁材料ライナーは、前記第２の絶縁材料ライナーとは異なる厚さである、かつ／または、前記第２の絶縁材料ライナーとは異なる成分である、
    請求項３５に記載の構造体。
  39. 前記第１の誘電性領域は、前記第１のメモリセルの側壁に沿って第１の絶縁材料ライナーを含み、
    前記第１の誘電性領域は、前記第１の絶縁材料ライナー同士の間に第１の絶縁体を含み、
    前記第２の誘電性領域は、前記第２のメモリセルの側壁に沿って第２の絶縁材料ライナーを含み、
    前記第２の誘電性領域は、前記第２の絶縁材料ライナー同士の間に第２の絶縁体を含み、
    前記第２の絶縁体は、前記第１の絶縁体とは異なる成分である、
    請求項３５に記載の構造体。
  40. 前記第１のセットの前記アクセス／センス線は、成分と厚さのどちらか一方または両方について前記第３のセットの前記アクセス／センス線とは異なる、請求項２９に記載の構造体。
JP2017544894A 2015-03-19 2015-12-22 積層メモリアレイを含む構造体 Active JP6518779B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/662,920 2015-03-19
US14/662,920 US9691475B2 (en) 2015-03-19 2015-03-19 Constructions comprising stacked memory arrays
PCT/US2015/067264 WO2016148757A1 (en) 2015-03-19 2015-12-22 Constructions comprising stacked memory arrays

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019080605A Division JP6812488B2 (ja) 2015-03-19 2019-04-22 半導体構造を形成する方法

Publications (2)

Publication Number Publication Date
JP2018512728A true JP2018512728A (ja) 2018-05-17
JP6518779B2 JP6518779B2 (ja) 2019-05-22

Family

ID=56919289

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017544894A Active JP6518779B2 (ja) 2015-03-19 2015-12-22 積層メモリアレイを含む構造体
JP2019080605A Active JP6812488B2 (ja) 2015-03-19 2019-04-22 半導体構造を形成する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019080605A Active JP6812488B2 (ja) 2015-03-19 2019-04-22 半導体構造を形成する方法

Country Status (8)

Country Link
US (4) US9691475B2 (ja)
EP (1) EP3281225B1 (ja)
JP (2) JP6518779B2 (ja)
KR (1) KR102013052B1 (ja)
CN (2) CN107408570B (ja)
SG (1) SG11201706572YA (ja)
TW (1) TWI596608B (ja)
WO (1) WO2016148757A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691475B2 (en) * 2015-03-19 2017-06-27 Micron Technology, Inc. Constructions comprising stacked memory arrays
KR102375591B1 (ko) * 2015-10-27 2022-03-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10276555B2 (en) * 2016-10-01 2019-04-30 Samsung Electronics Co., Ltd. Method and system for providing a magnetic cell usable in spin transfer torque applications and including a switchable shunting layer
US10103325B2 (en) * 2016-12-15 2018-10-16 Winbond Electronics Corp. Resistance change memory device and fabrication method thereof
US10157667B2 (en) 2017-04-28 2018-12-18 Micron Technology, Inc. Mixed cross point memory
JPWO2018203459A1 (ja) * 2017-05-01 2020-05-14 ソニーセミコンダクタソリューションズ株式会社 選択素子および記憶装置
KR102307058B1 (ko) * 2017-07-06 2021-10-01 삼성전자주식회사 분리 라인들 사이의 정보 저장 패턴을 포함하는 반도체 소자
US10541271B2 (en) * 2017-10-18 2020-01-21 Macronix International Co., Ltd. Superlattice-like switching devices
KR20190056867A (ko) 2017-11-17 2019-05-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
CN110660822A (zh) 2018-06-29 2020-01-07 三星电子株式会社 可变电阻存储器装置
US10374009B1 (en) 2018-07-17 2019-08-06 Macronix International Co., Ltd. Te-free AsSeGe chalcogenides for selector devices and memory devices using same
KR102557911B1 (ko) * 2018-08-31 2023-07-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10903216B2 (en) 2018-09-07 2021-01-26 Samsung Electronics Co., Ltd. Semiconductor memory device and method of fabricating the same
KR20200127746A (ko) * 2019-05-03 2020-11-11 에스케이하이닉스 주식회사 전자 장치
KR20210001262A (ko) 2019-06-27 2021-01-06 에스케이하이닉스 주식회사 전자 장치
KR102651904B1 (ko) * 2019-10-14 2024-03-28 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 상변화 메모리 디바이스들을 형성하는 방법들
JP7345567B2 (ja) 2019-10-14 2023-09-15 長江存儲科技有限責任公司 ３次元相変化メモリデバイス
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
KR20210069164A (ko) 2019-12-02 2021-06-11 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US11158787B2 (en) 2019-12-17 2021-10-26 Macronix International Co., Ltd. C—As—Se—Ge ovonic materials for selector devices and memory devices using same
US11282747B2 (en) * 2020-02-24 2022-03-22 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, and electronic systems
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application
EP3890024B1 (fr) * 2020-03-30 2024-05-01 STMicroelectronics (Crolles 2) SAS Puce électronique à deux mémoires à changement de phase et procédé de fabrication
KR102610966B1 (ko) * 2022-05-10 2023-12-06 고려대학교 산학협력단 전도성 필라멘트 나노 히터 형성을 활용한 다중 비트 상변화 메모리 소자

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118306A (ja) * 2000-10-05 2002-04-19 Matsushita Electric Ind Co Ltd 磁気抵抗素子および多素子型磁気抵抗素子
JP2009239148A (ja) * 2008-03-28 2009-10-15 Toshiba Corp 不揮発性記憶装置及びその製造方法
JP2010040820A (ja) * 2008-08-06 2010-02-18 Hitachi Ltd 不揮発性記憶装置及びその製造方法
JP2010232214A (ja) * 2009-03-25 2010-10-14 Toshiba Corp 不揮発性記憶装置および不揮発性記憶装置の製造方法
JP2012253148A (ja) * 2011-06-01 2012-12-20 Toshiba Corp 半導体装置及びその製造方法
JP2013058521A (ja) * 2011-09-07 2013-03-28 Toshiba Corp 記憶装置及びその製造方法
US20130256625A1 (en) * 2012-03-27 2013-10-03 SK Hynix Inc. Variable resistance memory device

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6327169B1 (en) * 2000-10-31 2001-12-04 Lsi Logic Corporation Multiple bit line memory architecture
US6344994B1 (en) * 2001-01-31 2002-02-05 Advanced Micro Devices Data retention characteristics as a result of high temperature bake
US7989789B2 (en) * 2002-04-04 2011-08-02 Kabushiki Kaisha Toshiba Phase-change memory device that stores information in a non-volatile manner by changing states of a memory material
US6768661B2 (en) 2002-06-27 2004-07-27 Matrix Semiconductor, Inc. Multiple-mode memory and method for forming same
US7057914B2 (en) 2002-08-02 2006-06-06 Unity Semiconductor Corporation Cross point memory array with fast access time
US7485891B2 (en) * 2003-11-20 2009-02-03 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
US7256126B1 (en) * 2004-02-03 2007-08-14 Macronix International Co., Ltd. Pitch reduction integrating formation of memory array and peripheral circuitry
KR100810615B1 (ko) * 2006-09-20 2008-03-06 삼성전자주식회사 고온 상전이 패턴을 구비한 상전이 메모리소자 및 그제조방법
JP4577695B2 (ja) 2006-11-07 2010-11-10 エルピーダメモリ株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US8487450B2 (en) 2007-05-01 2013-07-16 Micron Technology, Inc. Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems
JP5557419B2 (ja) * 2007-10-17 2014-07-23 スパンション エルエルシー 半導体装置
JP2010225741A (ja) 2009-03-23 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置
US8173987B2 (en) * 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
JP5659480B2 (ja) * 2009-10-26 2015-01-28 ソニー株式会社 記憶装置の製造方法
JP5443965B2 (ja) * 2009-12-17 2014-03-19 株式会社東芝 半導体記憶装置
US8367460B2 (en) * 2010-06-22 2013-02-05 Micron Technology, Inc. Horizontally oriented and vertically stacked memory cells
JP2012033828A (ja) * 2010-08-02 2012-02-16 Toshiba Corp 半導体記憶装置及びその製造方法
US8450789B2 (en) 2010-08-24 2013-05-28 Micron Technology, Inc. Memory array with an air gap between memory cells and the formation thereof
US8791447B2 (en) * 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
US9318699B2 (en) 2012-01-18 2016-04-19 Micron Technology, Inc. Resistive memory cell structures and methods
US8921960B2 (en) 2012-07-27 2014-12-30 Hewlett-Packard Development Company, L.P. Memristor cell structures for high density arrays
KR101456503B1 (ko) * 2013-05-15 2014-11-03 (주)실리콘화일 스택 메모리
US9231202B2 (en) 2013-06-19 2016-01-05 Intel Corporation Thermal-disturb mitigation in dual-deck cross-point memories
US20150028280A1 (en) * 2013-07-26 2015-01-29 Micron Technology, Inc. Memory cell with independently-sized elements
KR101545952B1 (ko) * 2013-10-28 2015-08-21 (주)실리콘화일 스택 메모리 장치 및 그 동작 방법
TWI549229B (zh) * 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
US9691475B2 (en) * 2015-03-19 2017-06-27 Micron Technology, Inc. Constructions comprising stacked memory arrays

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118306A (ja) * 2000-10-05 2002-04-19 Matsushita Electric Ind Co Ltd 磁気抵抗素子および多素子型磁気抵抗素子
JP2009239148A (ja) * 2008-03-28 2009-10-15 Toshiba Corp 不揮発性記憶装置及びその製造方法
JP2010040820A (ja) * 2008-08-06 2010-02-18 Hitachi Ltd 不揮発性記憶装置及びその製造方法
JP2010232214A (ja) * 2009-03-25 2010-10-14 Toshiba Corp 不揮発性記憶装置および不揮発性記憶装置の製造方法
JP2012253148A (ja) * 2011-06-01 2012-12-20 Toshiba Corp 半導体装置及びその製造方法
JP2013058521A (ja) * 2011-09-07 2013-03-28 Toshiba Corp 記憶装置及びその製造方法
US20130256625A1 (en) * 2012-03-27 2013-10-03 SK Hynix Inc. Variable resistance memory device

Also Published As

Publication number Publication date
TWI596608B (zh) 2017-08-21
EP3281225B1 (en) 2020-03-11
KR20170109014A (ko) 2017-09-27
TW201703043A (zh) 2017-01-16
KR102013052B1 (ko) 2019-08-21
JP6812488B2 (ja) 2021-01-13
US20170263685A1 (en) 2017-09-14
EP3281225A1 (en) 2018-02-14
EP3281225A4 (en) 2018-12-05
CN111653586B (zh) 2023-07-21
US10147764B2 (en) 2018-12-04
US20180122860A1 (en) 2018-05-03
US20190006423A1 (en) 2019-01-03
SG11201706572YA (en) 2017-09-28
US9881973B2 (en) 2018-01-30
CN111653586A (zh) 2020-09-11
WO2016148757A1 (en) 2016-09-22
US10396127B2 (en) 2019-08-27
CN107408570A (zh) 2017-11-28
US9691475B2 (en) 2017-06-27
CN107408570B (zh) 2020-07-03
JP6518779B2 (ja) 2019-05-22
US20160276022A1 (en) 2016-09-22
JP2019165231A (ja) 2019-09-26

Similar Documents

Publication Publication Date Title
JP6812488B2 (ja) 半導体構造を形成する方法
US8120006B2 (en) Non-volatile memory device
JP6059349B2 (ja) ３次元メモリアレイアーキテクチャ
JP5025696B2 (ja) 抵抗変化メモリ
KR102345540B1 (ko) 가변 저항 메모리 소자 및 그 제조방법
US20100072453A1 (en) Phase-Changeable Fuse Elements and Memory Devices Containing Phase-Changeable Fuse Elements and Memory Cells Therein
KR20130119483A (ko) 비휘발성 메모리 셀 어레이 및 비휘발성 메모리 셀 어레이 형성 방법
US11581367B2 (en) Semiconductor device
US11245073B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
US7964935B2 (en) Phase change random access memory and semiconductor device
US10777745B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
KR20170085409A (ko) 가변 저항 메모리 소자 및 이의 제조 방법
US20140158972A1 (en) Memory Cells and Methods of Forming Memory Cells
US11322579B2 (en) Metal-insulator-metal (MIM) capacitor and semiconductor device
CN113517396A (zh) 一种相变存储器及其制造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190422

R150 Certificate of patent or registration of utility model

Ref document number: 6518779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250