JP2018504778A5 - - Google Patents

Download PDF

Info

Publication number
JP2018504778A5
JP2018504778A5 JP2017533808A JP2017533808A JP2018504778A5 JP 2018504778 A5 JP2018504778 A5 JP 2018504778A5 JP 2017533808 A JP2017533808 A JP 2017533808A JP 2017533808 A JP2017533808 A JP 2017533808A JP 2018504778 A5 JP2018504778 A5 JP 2018504778A5
Authority
JP
Japan
Prior art keywords
layer
region
reverse conducting
mos device
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017533808A
Other languages
English (en)
Other versions
JP2018504778A (ja
JP7030515B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/EP2015/080947 external-priority patent/WO2016102549A1/en
Publication of JP2018504778A publication Critical patent/JP2018504778A/ja
Publication of JP2018504778A5 publication Critical patent/JP2018504778A5/ja
Application granted granted Critical
Publication of JP7030515B2 publication Critical patent/JP7030515B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (15)

  1. 第1のメインサイド(20)上の第1のメイン電極(2)と、前記第1のメインサイド(20)とは反対側の第2のメインサイド(27)上の第2のメイン電極を有する逆導通MOS装置(1)であって、装置は活性セル領域(10)と前記活性セル領域(10)を前記装置の縁部(14)まで横方向に取り囲む終端領域(12)とを有し、
    前記活性セル領域(10)は複数のMOSセル(11)を備え、MOSセルはそれぞれ前記第1および第2のメインサイド(20、27)の間に、第1の導電型のソース層(3)、前記第1の導電型とは異なる第2の導電型のベース層(4)、前記第1の導電型のドリフト層(5)および前記ドリフト層(5)よりも高くドープされた前記第1の導電型の第1の層(50)を備え、それぞれの前記MOSセル(11)内に前記第1のメインサイド(20)上にゲート電極(6)が配置され、
    前記第1のメインサイド(20)上に、前記ベース層(4)よりも高い最大ドーピング濃度を有する第2導電型のバー領域(8)が前記活性セル領域(10)と前記終端領域(12)との間に配置され、前記第1のメインサイド(20)に平行な平面で前記活性セル領域(10)を取り囲み、前記バー領域は前記第1のメイン電極(2)に電気的に接続され、
    前記第1のメインサイド(20)上で前記終端領域(12)内で前記第2の導電型の可変横方向ドーピング層(7)が配置され、前記可変横方向ドーピング層のすべての深さにおいてドーピング濃度は前記装置の前記縁部(14)に向かって減少し、前記可変横方向ドーピング層(7)は前記バー領域に接続され、前記第1のメインサイド(20)上で前記第2の導電型の保護層(9)が前記可変横方向ドーピング層(7)内に配置され、前記保護層(9)は、前記保護層(9)に接続された領域において前記可変横方向ドーピング層の最大ドーピング濃度よりも大きい最大ドーピング濃度を有することを特徴とする、逆導通MOS装置(1)。
  2. 前記バー領域(8)は、前記バー領域(8)の最大面積の最大10%であるバー接触エリアにおいて前記ベース層(4)を介してまたは直接に、前記第1のメイン電極(2)と電気的に接続することを特徴とする、請求項1に記載の逆導通MOS装置(1)。
  3. 前記保護層(9)は前記活性セル領域(10)を取り囲む少なくとも1つのリング形状領域(90)を備えることを特徴とする、請求項1または2に記載の逆導通MOS装置(1)。
  4. 前記保護層(9)は、前記保護層(9)に接続された領域において前記可変横方向ドーピング層の最大ドーピング濃度よりも少なくとも10倍、100倍、あるいは1000倍高い最大ドーピング濃度を有することを特徴とする、請求項1から3のいずれか1項に記載の逆導通MOS装置(1)。
  5. 前記保護層(9)は最大5×1018cm−3または5×1016cm−3または5×1015cm−3の最大ドーピング濃度を有することを特徴とする、請求項1から4のいずれか1項に記載の逆導通MOS装置(1)。
  6. 前記バー領域(8)および前記保護層(9)は同一の最大ドーピング濃度と同一の厚みの少なくとも1つを有することを特徴とする、請求項1から5のいずれか1項に記載の逆導通MOS装置(1)。
  7. 前記バー領域(8)は10から200μmの間の幅を有することを特徴とする、請求項1から6のいずれか1項に記載の逆導通MOS装置(1)。
  8. 前記保護層(9)は最大20μmの幅を有することを特徴とする、請求項1から7のいずれか1項に記載の逆導通MOS装置(1)。
  9. 前記保護層(9)は、特に2つの隣接する保護ゾーン(92)の間の距離が最大50μmまたは最大20μmであるよう、前記活性セル領域(10)を取り囲む複数の保護ゾーン(92)を備えることを特徴とする、請求項1から8のいずれか1項に記載の逆導通MOS装置(1)。
  10. 前記保護層(9)は、前記保護層(9)のすべての深さにおいて前記装置の縁部(14)に向かって前記ドーピング濃度が減少する、可変横方向ドーピング層であることを特徴とする、請求項1から7のいずれか1項に記載の逆導通MOS装置(1)。
  11. 前記保護層(9)は少なくとも2つのリング形状領域(90)を備え、2つの隣接するリング形状領域(90)の間の距離は1から30μmの間にあることを特徴とする、請求項1から8のいずれか1項に記載の逆導通MOS装置(1)。
  12. 引き続くリング形状領域(90)の幅は前記装置の前記縁部(14)に向かう方向に減少することを特徴とする、請求項11に記載の逆導通MOS装置(1)。
  13. 前記保護層(9)は少なくとも3つのリング形状領域(90)を備え、引き続くリング形状領域(90)の間の距離は前記装置の前記縁部(14)に向かう方向に増加することを特徴とする、請求項1から12のいずれか1項に記載の逆導通MOS装置(1)。
  14. 前記終端領域(12)は半絶縁層(69)によって覆われることを特徴とする、請求項1から13のいずれか1項に記載の逆導通MOS装置(1)。
  15. 前記装置はMOSFET(100)または逆導通絶縁ゲートバイポーラトランジスタ(150)またはバイモード絶縁ゲートトランジスタであることを特徴とする、請求項1から14のいずれか1項に記載の逆導通MOS装置(1)。
JP2017533808A 2014-12-23 2015-12-22 逆導通半導体装置 Active JP7030515B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14200101 2014-12-23
EP14200101.5 2014-12-23
PCT/EP2015/080947 WO2016102549A1 (en) 2014-12-23 2015-12-22 Reverse-conducting semiconductor device

Publications (3)

Publication Number Publication Date
JP2018504778A JP2018504778A (ja) 2018-02-15
JP2018504778A5 true JP2018504778A5 (ja) 2019-01-17
JP7030515B2 JP7030515B2 (ja) 2022-03-07

Family

ID=52231999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017533808A Active JP7030515B2 (ja) 2014-12-23 2015-12-22 逆導通半導体装置

Country Status (5)

Country Link
US (1) US10109725B2 (ja)
EP (1) EP3238260B1 (ja)
JP (1) JP7030515B2 (ja)
CN (1) CN107112353B (ja)
WO (1) WO2016102549A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6649102B2 (ja) * 2016-02-05 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP6897166B2 (ja) * 2017-03-03 2021-06-30 株式会社豊田中央研究所 半導体装置
US10355132B2 (en) 2017-03-20 2019-07-16 North Carolina State University Power MOSFETs with superior high frequency figure-of-merit
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
DE102018102279A1 (de) 2018-02-01 2019-08-01 Infineon Technologies Ag Halbleiterbauelement mit randabschlussbereich
CN111211157A (zh) * 2018-11-21 2020-05-29 深圳比亚迪微电子有限公司 快恢复二极管及其制备方法
CN110190029B (zh) * 2019-04-28 2021-07-09 爱特微(张家港)半导体技术有限公司 一种功率半导体器件的制备方法
DE102019111786A1 (de) * 2019-05-07 2020-11-12 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
JP7227110B2 (ja) * 2019-09-18 2023-02-21 株式会社東芝 半導体装置
CN110610986B (zh) * 2019-10-09 2023-03-14 重庆邮电大学 一种利用结终端集成横向续流二极管的rc-igbt器件
CN110797403B (zh) * 2019-10-18 2023-08-01 上海睿驱微电子科技有限公司 一种rc-igbt半导体装置
CN110854180B (zh) * 2019-11-27 2024-04-16 吉林华微电子股份有限公司 终端结构的制造方法、终端结构及半导体器件
US20210273090A1 (en) * 2020-03-02 2021-09-02 Cree, Inc. Semiconductor die with improved edge termination
CN113782592B (zh) * 2021-09-10 2023-08-29 重庆邮电大学 一种衬底集成反并联续流二极管的rc-ligbt器件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799307A (ja) * 1993-09-29 1995-04-11 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP4357753B2 (ja) 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
JP4873002B2 (ja) 2008-12-12 2012-02-08 株式会社デンソー 半導体装置の製造方法
JP4905559B2 (ja) * 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
DK2249392T3 (da) * 2009-04-29 2020-08-17 Abb Power Grids Switzerland Ag Omvendt ledende halvlederenhed
GB2496067B (en) * 2010-06-17 2014-12-24 Abb Technology Ag Power semiconductor device
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5787655B2 (ja) * 2010-11-26 2015-09-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
CN103155152B (zh) * 2011-03-28 2015-07-01 丰田自动车株式会社 纵型半导体装置
WO2013153668A1 (ja) 2012-04-13 2013-10-17 三菱電機株式会社 ダイオード
JP2014038937A (ja) * 2012-08-16 2014-02-27 Mitsubishi Electric Corp 半導体装置
KR20150048236A (ko) 2012-10-02 2015-05-06 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
JP5939127B2 (ja) * 2012-10-22 2016-06-22 住友電気工業株式会社 炭化珪素半導体装置
CN104854701B (zh) * 2012-12-06 2017-11-21 三菱电机株式会社 半导体装置
JP2014175377A (ja) 2013-03-07 2014-09-22 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2014192433A (ja) 2013-03-28 2014-10-06 Sanken Electric Co Ltd 半導体装置
JP6224454B2 (ja) 2013-12-27 2017-11-01 株式会社豊田中央研究所 縦型半導体装置
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置

Similar Documents

Publication Publication Date Title
JP2018504778A5 (ja)
JP2014225713A5 (ja)
US9224823B2 (en) Semiconductor apparatus
KR101106535B1 (ko) 전력용 반도체 소자 및 그 제조방법
JP2016029710A5 (ja) 半導体装置およびその製造方法
JP2019054071A5 (ja)
JP2010278436A5 (ja)
JP2014120758A5 (ja)
JP2018046255A5 (ja)
JP2015057850A5 (ja)
JP5297706B2 (ja) 半導体装置
JP2016529720A5 (ja)
JP2020047789A5 (ja)
SG10201803186XA (en) Semiconductor device
JP2014033200A5 (ja)
CN103460390A (zh) 碳化硅纵型场效应晶体管
JP2019054070A5 (ja)
JP2012238850A5 (ja)
JP2018537858A5 (ja)
US9960235B2 (en) Semiconductor device
JP2011210901A5 (ja)
JP2019161190A5 (ja)
US9537002B2 (en) Semiconductor device with SiC base layer
JP2010080786A (ja) 半導体装置
JP2018186233A5 (ja)