JP2019161190A5 - - Google Patents

Claims (10)

1. 第１導電形の第１半導体領域と、
   前記第１半導体領域の上に形成された第２導電形のベース領域と、
   前記ベース領域を貫通して前記第１半導体領域に達する、複数のゲート電極と、
   前記複数のゲート電極のそれぞれの周囲に形成された、複数のゲート絶縁膜と、
   前記複数のゲート絶縁膜の間である複数の領域のうち、２つの前記ゲート絶縁膜の間に位置する第１領域であって、第１導電形のソース領域が形成された第１領域と、
   前記複数の領域のうち、２つの前記ゲート絶縁膜の間に位置する第２領域であって、前記第１領域の終端領域に位置し、前記ソース領域が形成されていない第２領域と、
   前記第１領域に形成されて、前記ベース領域とソース電極とを電気的に接続する、第１の幅の第１コンタクトと、
   前記第２領域に形成されて、前記ベース領域と前記ソース電極とを電気的に接続する、前記第１の幅よりも広い第２の幅の第２コンタクトと、
   を備える、半導体装置。
2. 前記第１コンタクトと前記第２コンタクトは、メタルにより形成されている、請求項１に記載の半導体装置。
3. 前記第１コンタクトが延びる方向の終端部に、前記第１の幅よりも広い第３の幅で形成された第３コンタクトを、さらに備える請求項１又は請求項２に記載の半導体装置。
4. 前記第１コンタクト及び前記第２コンタクトは、第２導電形の第２半導体領域により形成されている、請求項１に記載の半導体装置。
5. 前記複数のゲート電極のそれぞれの下方における、前記第１半導体領域に埋め込まれた、複数のフィールドプレート電極をさらに備える請求項１乃至請求項４のいずれかに記載の半導体装置。
6. 前記複数のフィールドプレート電極は、前記ゲート電極又は前記ソース電極に接続されている、請求項５に記載の半導体装置。
7. 前記複数のフィールドプレート電極の周囲には、前記ゲート絶縁膜よりも厚いフィールドプレート絶縁膜が形成されている、請求項５又は請求項６に記載の半導体装置。
8. 前記第１コンタクト、前記第２コンタクト及び前記第３コンタクトは、第２導電形の第３半導体領域により形成されている、請求項３に記載の半導体装置。
9. 前記第１領域に形成される前記第１コンタクトの深さよりも、前記第２領域に形成される前記第２コンタクトの深さの方が深い、請求項１又は請求項２に記載の半導体装置。
10. 前記第１領域に形成される前記第１コンタクトの深さよりも、前記第２領域に形成される前記第２コンタクトの深さの方が深く、且つ、
    前記第１領域に形成される前記第１コンタクトの深さよりも、前記第１コンタクトが延びる方向の終端部に形成された前記第３コンタクトの深さの方が深い、
    請求項３に記載の半導体装置。