JP2018151640A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2018151640A
JP2018151640A JP2018077259A JP2018077259A JP2018151640A JP 2018151640 A JP2018151640 A JP 2018151640A JP 2018077259 A JP2018077259 A JP 2018077259A JP 2018077259 A JP2018077259 A JP 2018077259A JP 2018151640 A JP2018151640 A JP 2018151640A
Authority
JP
Japan
Prior art keywords
electrode
tft
film
signal line
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018077259A
Other languages
English (en)
Other versions
JP6736599B2 (ja
Inventor
木村　肇
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018151640A publication Critical patent/JP2018151640A/ja
Application granted granted Critical
Publication of JP6736599B2 publication Critical patent/JP6736599B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Abstract

【課題】容量値のばらつきの影響を受けにくい構成によって、ＴＦＴのしきい値ばらつきを補正することの出来る構成の画素を用いた半導体装置を提供する。【解決手段】容量手段２０１１に、ＴＦＴ２００７のしきい値に等しい電圧を保持しておき、映像信号をソース信号線から入力する際に、前記容量手段にて保持している電圧を上乗せしてＴＦＴ２００７のゲート電極に印加する。画素ごとにしきい値がばらついている場合にも、それぞれのしきい値を画素ごとの容量手段２０１１が保持するため、しきい値ばらつきの影響をなくすことが可能となる。【選択図】図２０

Description

本発明は、トランジスタを有する半導体装置の構成に関する。本発明は特に、ガラス、
プラスチック等の絶縁体上に作製される薄膜トランジスタ(以後、ＴＦＴと表記する)を有
するアクティブマトリクス型半導体装置の構成に関する。また、このような半導体装置を
表示部に用いた電子機器に関する。
近年、エレクトロルミネッセンス(Electro Luminescence：ＥＬ)素子等を始めとした
発光素子を用いた表示装置の開発が活発化している。発光素子は、自らが発光するために
視認性が高く、液晶表示装置(ＬＣＤ)等において必要なバックライトを必要としないため
に薄型化に適しているとともに、視野角にほとんど制限が無い。
ここで、ＥＬ素子とは、電場を加えることで発生するルミネッセンスが得られる発光層
を有する素子を指す。この発光層においては、一重項励起状態から基底状態に戻る際の発
光(蛍光)と、三重項励起状態から基底状態に戻る際の発光(燐光)とがあるが、本発明の半
導体装置は、上述したいずれの発光形態であっても良い。
ＥＬ素子は、一対の電極(陽極と陰極)間に発光層が挟まれる形で構成され、通常、積層
構造をとっている。代表的には、イーストマン・コダック・カンパニーのＴａｎｇらが提
案した「陽極／正孔輸送層／発光層／電子輸送層／陰極」という積層構造が挙げられる。
この構造は非常に発光効率が高く、現在研究が進められているＥＬ素子の多くはこの構造
が採用されている。
また、これ以外にも、陽極と陰極との間に、「正孔注入層／正孔輸送層／発光層／電子
輸送層」または「正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層」の順に積
層する構造がある。本発明の半導体装置に用いるＥＬ素子の構造としては、上述の構造の
いずれを採用していても良い。また、発光層に対して蛍光性色素等をドーピングしても良
い。
本明細書においては、ＥＬ素子において、陽極と陰極との間に設けられる全ての層を総
称してＥＬ層と呼ぶ。よって、上述の正孔注入層、正孔輸送層、発光層、電子輸送層、電
子注入層は、全てＥＬ素子に含まれ、陽極、ＥＬ層、および陰極で構成される発光素子を
ＥＬ素子と呼ぶ。
図３に、一般的な半導体装置における画素の構成を示す。なお、代表的な半導体装置
として、ＥＬ表示装置を例とする。図３に示した画素は、ソース信号線３０１、ゲート信
号線３０２、スイッチング用ＴＦＴ３０３、駆動用ＴＦＴ３０４、容量手段３０５、ＥＬ
素子３０６、電流供給線３０７、電源線３０８を有している。
各部の接続関係について説明する。ここで、ＴＦＴはゲート、ソース、ドレインの３端
子を有するが、ソース、ドレインに関しては、ＴＦＴの構造上、明確に区別が出来ない。
よって、素子間の接続について説明する際は、ソース、ドレインのうち一方を第１の電極
、他方を第２の電極と表記する。ＴＦＴのＯＮ、ＯＦＦについて、各端子の電位等(ある
ＴＦＴのゲート・ソース間電圧等)について説明が必要な際には、ソース、ドレイン等と
表記する。
また、本明細書において、ＴＦＴがＯＮしているとは、ＴＦＴのゲート・ソース間電圧
がそのしきい値を超え、ソース、ドレイン間に電流が流れる状態をいい、ＴＦＴがＯＦＦ
しているとは、ＴＦＴのゲート・ソース間電圧がそのしきい値を下回り、ソース、ドレイ
ン間に電流が流れていない状態をいう。
スイッチング用ＴＦＴ３０３のゲート電極は、ゲート信号線３０２に接続され、第１の
電極はソース信号線３０１に接続され、第２の電極は駆動用ＴＦＴ３０４のゲート電極に
接続されている。駆動用ＴＦＴ３０４の第１の電極は、電流供給線３０７に接続され、第
２の電極はＥＬ素子３０６の第１の電極に接続されている。ＥＬ素子３０６の第２の電極
は、電源線３０８に接続されている。容量手段３０５は、駆動用ＴＦＴ３０４のゲート電
極と第１の電極との間に接続され、駆動用ＴＦＴ３０４のゲート・ソース間電圧を保持す
る。
ゲート信号線３０２の電位が変化してスイッチング用ＴＦＴ３０３がＯＮすると、ソー
ス信号線３０１に入力されている映像信号は、駆動用ＴＦＴ３０４のゲート電極へと入力
される。入力された映像信号の電位に従って、駆動用ＴＦＴ３０４のゲート・ソース間電
圧が決定し、駆動用ＴＦＴ３０４のソース・ドレイン間を流れる電流(以下、ドレイン電
流と表記)が決定する。この電流はＥＬ素子３０６に供給されて発光する。
ところで、多結晶シリコン(ポリシリコン 以下Ｐ−Ｓｉ)で形成されたＴＦＴは、非晶
質シリコン(アモルファスシリコン 以下Ａ−Ｓｉ)で形成されたＴＦＴよりも電界効果移
動度が高く、ＯＮ電流が大きいため、半導体装置に用いるトランジスタとしてより適して
いる。
反面、ポリシリコンで形成されたＴＦＴは、結晶粒界における欠陥に起因して、その電
気的特性にばらつきが生じやすいといった問題点を有している。
図３に示した画素において、画素を構成するＴＦＴのしきい値やＯＮ電流等の特性が画
素ごとにばらつくと、同じ映像信号を入力した場合にも、それに応じてＴＦＴのドレイン
電流の大きさが異なってくるため、ＥＬ素子３０６の輝度がばらつく。よってアナログ階
調の場合、問題となっていた。
そこで、ＴＦＴのしきい値等がＯＮ電流に影響しにくい領域を用いて、ＥＬ素子を輝度
１００％、０％の２つの状態のみで駆動するデジタル階調方式が提案されている。この方
式では、白、黒の２階調しか表現出来ないため、時間階調方式等と組み合わせて多階調化
を実現している。
デジタル階調方式と時間階調方式とを組み合わせた方法を用いる場合の半導体装置の画
素の構成は、図４(Ａ)(Ｂ)に示したようなものがある。スイッチング用ＴＦＴ４０４、駆
動用ＴＦＴ４０５に加え、消去用ＴＦＴ４０６を用いることによって、発光時間の長さを
細かく制御することが可能となっている。
一方、別の手法を用いて、ＴＦＴのしきい値ばらつきを補正することの出来るものの一
例が、特許文献１にて提案されている。
図５に示すように、ソース信号線５０１、第１〜第３のゲート信号線５０２〜５０４、Ｔ
ＦＴ５０５〜５０８、容量手段５０９(Ｃ2)、５１０(Ｃ1)、ＥＬ素子５１１、電流供給線
５１２を有する。
ＴＦＴ５０５のゲート電極は、第１のゲート信号線５０２に接続され、第１の電極は、
ソース信号線５０１に接続され、第２の電極は、容量手段５０９の第１の電極に接続され
ている。容量手段５０９の第２の電極は、容量手段５１０の第１の電極に接続され、容量
手段５１０の第２の電極は、電流供給線５１２に接続されている。ＴＦＴ５０６のゲート
電極は、容量手段５０９の第２の電極および容量手段５１０の第１の電極に接続され、第
１の電極は、電流供給線５１２に接続され、第２の電極は、ＴＦＴ５０７の第１の電極お
よびＴＦＴ５０８の第１の電極に接続されている。ＴＦＴ５０７のゲート電極は、第２の
ゲート信号線５０３に接続され、第２の電極は、容量手段５０９の第２の電極および容量
手段５１０の第１の電極に接続されている。ＴＦＴ５０８のゲート電極は、第３のゲート
信号線５０４に接続され、第２の電極は、ＥＬ素子５１１の第１の電極に接続されている
。ＥＬ素子５１１の第２の電極には、電源線５１３によって一定電位が与えられ、電流供
給線５１２とは互いに電位差を有する。
図５(Ｂ)および図６(Ａ)〜(Ｆ)を用いて、動作について説明する。図５(Ｂ)は、ソース
信号線５０１、第１〜第３のゲート信号線５０２〜５０４に入力される映像信号およびパ
ルスのタイミングを示しており、図６に示す各動作にあわせて、I〜VIIIの区間に分割し
ている。また、図５に示した画素の一例では、４つのＴＦＴを用いて構成され、その極性
は全てＰチャネル型である。よって、ゲート電極にＬレベルが入力されてＯＮし、Ｈレベ
ルが入力されてＯＦＦするものとする。
まず、第１のゲート信号線５０２がＬレベルとなり、ＴＦＴ５０５がＯＮする。このと
き、第３のゲート信号線はＬレベルであり、ＴＦＴ５０８はＯＮしている(区間I)。続い
て第２のゲート信号線がＬレベルとなり、ＴＦＴ５０７がＯＮする。ここで、図６(Ａ)に
示すように、容量手段５０９、５１０が充電され、容量手段５１０が保持する電圧が、Ｔ
ＦＴ５０６のしきい値(Ｖth)を上回ったところで、ＴＦＴ５０６がＯＮする(区間II)。
続いて、第３のゲート信号線がＨレベルとなって、ＴＦＴ５０８がＯＦＦする。すると
、容量手段５０９、５１０に貯まっていた電荷が再び移動し、容量手段５１０に保持され
る電圧は、やがてＶthに等しくなる。このとき、図６(Ｂ)にも示すように、電流供給線５
１２、ソース信号線５０１の電位はいずれもＶDDであるので、容量手段５０９においても
、保持されている電圧はＶthに等しくなる。
よって、やがてＴＦＴ５０６はＯＦＦする。
前述のように、容量手段５０９、５１０に保持されている電圧がＶthに等しくなったと
ころで、第２のゲート信号線５０３がＨレベルとなり、ＴＦＴ５０７がＯＦＦする(区間I
Ｖ)。この動作により、図６(Ｃ)に示すように、容量手段においてＶthが保持される。
このとき、容量手段５１０(Ｃ1)に保持されている電荷Ｑ1については、式(１)のような関
係が成立する。同時に、容量手段５０９(Ｃ2)に保持されている電荷Ｑ2においては、式(
２)のような関係が成立する。
Figure 2018151640
Figure 2018151640
続いて、図６(Ｄ)に示すように、映像信号の入力が行われる(区間Ｖ)。ソース信号線５
０１に映像信号が出力されて、その電位はＶDDから映像信号の電位ＶData(ここでは、Ｔ
ＦＴ５０６がＰチャネル型であるので、ＶDD＞ＶDataとする。)となる。このときの、Ｔ
ＦＴ５０６のゲート電極の電位をＶPとし、このノードにおける電荷をＱとすると、容量
手段５０９、５１０とを含めた電荷保存則により、式(３)、(４)のような関係が成立する
。
Figure 2018151640
Figure 2018151640
式(１)〜(４)より、ＴＦＴ５０６のゲート電極の電位ＶPは、式(５)で表される。
Figure 2018151640
よって、ＴＦＴ５０６のゲート・ソース間電圧ＶGSは、式(６)で表される。
Figure 2018151640
式(６)右辺には、Ｖthの項が含まれる。すなわち、ソース信号線より入力される映像信
号には、その画素におけるＴＦＴ５０６のしきい値が上乗せされて容量手段５１０に保持
される。
映像信号の入力が完了すると、第１のゲート信号線５０２がＨレベルとなって、ＴＦＴ
５０５がＯＦＦする(区間ＶI)。その後、ソース信号線は所定の電位に戻る(区間ＶII)。
以上の動作によって、映像信号の画素への書き込み動作が完了する(図６(Ｅ))。
続いて、第３のゲート信号線がＬレベルとなり、ＴＦＴ５０８がＯＮし、ＥＬ素子に図
６(Ｆ)に示すように電流が流れることによってＥＬ素子が発光する。このときＥＬ素子に
流れる電流の値は、ＴＦＴ５０６のゲート・ソース間電圧に従ったものであり、ＴＦＴ５
０６を流れるドレイン電流ＩDSは、式(７)で表される。
Figure 2018151640
式(７)より、ＴＦＴ５０６のドレイン電流ＩDSには、しきい値Ｖthの値に依存しないこ
とがわかる。よって、ＴＦＴ５０６のしきい値がばらついた場合にも、画素ごとにその値
を補正して映像信号に上乗せすることにより、映像信号の電位ＶDataに従った電流がＥＬ
素子に流れることがわかる。
米国特許第６２２９５０６号明細書
しかし、前述の構成の場合、容量手段５０９、５１０の容量値がばらついた場合には、
ＴＦＴ５０６のドレイン電流ＩDSがばらついてしまうことになる。そこで、本発明におい
ては、容量値のばらつきの影響を受けにくい構成によって、ＴＦＴのしきい値ばらつきを
補正することの出来る構成の画素を用いた半導体装置を提供することを目的とする。
前述の方法によると、ＴＦＴ５０６のドレイン電流ＩDSは、２つの容量手段５０９、５
１０の容量値に依存していた。つまり、しきい値を保持している状態（図６（Ｃ））から
、映像信号の書き込み（図６（Ｄ））に移るとき、容量手段Ｃ1、Ｃ2間においては電荷の
移動がある。つまり、Ｃ1の両電極間の電圧と、Ｃ2の両電極間の電圧とは、図６（Ｃ）→
図６（Ｄ）において変化する。そのとき、Ｃ1、Ｃ2の容量値にばらつきがあると、Ｃ1の
両電極間の電圧と、Ｃ2の両電極間の電圧もまたばらつくことになる。本発明においては
、映像信号にしきい値をそのまま上乗せすることによって補正を行うことが出来るため、
容量手段を用いてしきい値を保存した後に映像信号を入力する過程において、容量手段に
おいて電荷の移動がなく、容量手段の両電極間の電圧が変化しない。よって、ドレイン電
流が容量値のばらつきによる影響を受けないようにすることが出来る。
また、本発明におけるトランジスタとしては、主としてＴＦＴを用いて構成したものを例
として挙げているが、単結晶トランジスタ又は有機物を利用したトランジスタでもよい。
例えば、単結晶トランジスタとしては、ＳＯＩ技術を用いて形成されたトランジスタとす
ることができる。また、薄膜トランジスタとしては、活性層として多結晶半導体を用いた
ものでも、非晶質半導体を用いたものでもよい。例えば、ポリシリコンを用いたＴＦＴや
、アモルファスシリコンを用いたＴＦＴとすることができる。その他、バイポーラトラン
ジスタや、カーボンナノチューブ等により形成されたトランジスタを用いても良い。
本発明の構成を以下に記す。
前記画素は、 電流供給線と、第１乃至第３のトランジスタと、容量手段とを有し
前記容量手段の第１の電極は、前記第１のトランジスタのゲート電極および、前記第２の
トランジスタの第１の電極と電気的に接続され、 前記第２のトランジスタの第２の電極
は、前記第１のトランジスタの第１の電極および、前記第３のトランジスタの第１の電極
と電気的に接続され、 第１の期間において、前記第２、第３のトランジスタが導通して
、前記第１、第２のトランジスタを介して前記容量手段に電荷を蓄積し、 第２の期間に
おいて、前記第３のトランジスタが非導通となり、前記第２のトランジスタが導通して、
前記容量手段に保持される電圧を、前記第１のトランジスタのしきい値電圧に等しくし、
第３の期間において、前記第２、第３のトランジスタが非導通となり、前記容量手段の
第２の電極より、映像信号が入力され、 第４の期間において、前記第２のトランジスタ
が非導通となり、前記第３のトランジスタが導通して、前記第１、第３のトランジスタの
ソース・ドレイン間を電流が流れることを特徴としている。
本発明の半導体装置は、 発光素子が備えられた画素を有する半導体装置であって、
前記画素は、 ソース信号線と、第１乃至第３のゲート信号線と、電流供給線と、第１乃
至第４のトランジスタと、容量手段と、発光素子とを有し、 前記第１のトランジスタの
ゲート電極は、前記第１のゲート信号線と電気的に接続され、第１の電極は、ソース信号
線と電気的に接続され、第２の電極は、前記容量手段の第１の電極と電気的に接続され、
前記容量の第２の電極は、前記第２のトランジスタのゲート電極および、前記第３のト
ランジスタの第１の電極と電気的に接続され、 前記第２のトランジスタの第１の電極は
、前記電流供給線と電気的に接続され、第２の電極は、前記第３のトランジスタの第２の
電極および、前記第４のトランジスタの第１の電極と電気的に接続され、 前記第３のト
ランジスタのゲート電極は、前記第２のゲート信号線と電気的に接続され、 前記第４の
トランジスタのゲート電極は、前記第３のゲート信号線と電気的に接続され、第２の電極
は、前記発光素子の第１の電極と電気的に接続されていることを特徴としている。
本発明の半導体装置は、 発光素子が備えられた画素を有する半導体装置であって、
前記画素は、 ソース信号線と、第１乃至第４のゲート信号線と、電流供給線と、第１乃
至第５のトランジスタと、容量手段と、発光素子とを有し、 前記第１のトランジスタの
ゲート電極は、前記第１のゲート信号線と電気的に接続され、第１の電極は、前記ソース
信号線と電気的に接続され、第２の電極は、前記容量手段の第１の電極と電気的に接続さ
れ、 前記容量手段の第２の電極は、前記第２のトランジスタのゲート電極および、前記
第３のトランジスタの第１の電極と電気的に接続され、 前記第２のトランジスタの第１
の電極は、前記電流供給線と伝記的に接続され、第２の電極は、前記第３のトランジスタ
の第２の電極および、前記第４のトランジスタの第１の電極と電気的に接続され、 前記
第３のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に接続され、 前
記第４のトランジスタのゲート電極は、前記第３のゲート信号線と電気的に接続され、第
２の電極は、前記発光素子の第１の電極と電気的に接続され、 前記第５のトランジスタ
のゲート電極は、前記第４のゲート信号線と電気的に接続され、第１の電極は、前記容量
手段の第２の電極もしくは、前記第２のトランジスタの第２の電極と電気的に接続されて
いることを特徴としている。
本発明の半導体装置は、 発光素子が備えられた画素を有する半導体装置であって、
前記画素は、 ソース信号線と、第１乃至第３のゲート信号線と、電流供給線と、第１乃
至第５のトランジスタと、容量手段と、発光素子とを有し、 前記第１のトランジスタの
ゲート電極は、前記第１のゲート信号線と電気的に接続され、第１の電極は、前記ソース
信号線と電気的に接続され、第２の電極は、前記容量手段の第１の電極と電気的に接続さ
れ、 前記容量手段の第２の電極は、前記第２のトランジスタのゲート電極および、前記
第３のトランジスタの第１の電極と電気的に接続され、 前記第２のトランジスタの第１
の電極は、前記電流供給線と伝記的に接続され、第２の電極は、前記第３のトランジスタ
の第２の電極および、前記第４のトランジスタの第１の電極と電気的に接続され、 前記
第３のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に接続され、 前
記第４のトランジスタのゲート電極は、前記第１のゲート信号線と電気的に接続され、第
２の電極は、前記発光素子の第１の電極と電気的に接続され、 前記第５のトランジスタ
のゲート電極は、前記第３のゲート信号線と電気的に接続され、第１の電極は、前記容量
手段の第２の電極もしくは、前記第２のトランジスタの第２の電極と電気的に接続されて
いることを特徴としている。
本発明の半導体装置は、 前記第１のトランジスタと、前記第４のトランジスタとは、
互いに逆の極性であることを特徴としている。
本発明の半導体装置は、 発光素子が備えられた画素を有する半導体装置であって、
前記画素は、 ソース信号線と、第１乃至第３のゲート信号線と、電流供給線と、第１乃
至第５のトランジスタと、容量手段と、発光素子とを有し、 前記第１のトランジスタの
ゲート電極は、前記第１のゲート信号線と電気的に接続され、第１の電極は、前記ソース
信号線と電気的に接続され、第２の電極ｋは、前記容量手段の第１の電極と電気的に接続
され、 前記容量手段の第２の電極は、前記第２のトランジスタのゲート電極と、前記第
４のトランジスタのゲート電極と、前記第３のトランジスタの第１の電極と電気的に接続
され、 前記第２のトランジスタの第１の電極は、前記電流供給線と電気的に接続され、
第２の電極は、前記第３のトランジスタの第２の電極および、前記第５のトランジスタの
第１の電極と電気的に接続され、 前記第３のトランジスタのゲート電極は、前記第２の
ゲート信号線と電気的に接続され、 前記第４のトランジスタの第２の電極は、前記発光
素子の第１の電極と電気的に接続され、 前記第５のトランジスタのゲート電極は、前記
第３のゲート信号線と電気的に接続され、第１の電極は、前記第２のトランジスタの第２
の電極もしくは、前記第３のトランジスタの第２の電極と電気的に接続されていることを
特徴としている。
本発明の半導体装置は、 前記第２のトランジスタと、前記第４のトランジスタとは同
一極性であることを特徴としている。
本発明の半導体装置は、 発光素子が備えられた画素を有する半導体装置であって、
前記画素は、 ソース信号線と、第１乃至第４のゲート信号線と、電流供給線と、第１乃
至第６のトランジスタと、容量手段と、発光素子とを有し、 前記第１のトランジスタの
ゲート電極は、前記第１のゲート信号線と電気的に接続され、第１の電極は、前記ソース
信号線と電気的に接続され、第２の電極は、前記容量手段の第１の電極と電気的に接続さ
れ、 前記容量手段の第２の電極は、前記第２のトランジスタのゲート電極と、前記第４
のトランジスタのゲート電極と、前記第３のトランジスタの第１の電極と電気的に接続さ
れ、 前記第２のトランジスタの第１の電極は、前記電流供給線と電気的に接続され、第
２の電極は、前記第３のトランジスタの第２の電極と電気的に接続され、 前記第３のト
ランジスタのゲート電極は、前記第２のゲート信号線と電気的に接続され、 前記第４の
トランジスタの第１の電極は、前記電流供給線と電気的に接続され、第２の電極は、前記
発光素子の第１の電極と電気的に接続され、 前記第５のトランジスタのゲート電極は、
前記第３のゲート信号線と電気的に接続され、第１の電極は、前記第２のトランジスタの
第２の電極もしくは、前記第３のトランジスタの第２の電極と電気的に接続されているこ
とを特徴としている。
本発明の半導体装置は、 前記第２のトランジスタと、前記第４のトランジスタとは同
一極性であることを特徴としている。
本発明の半導体装置は、 発光素子が備えられた画素を有する半導体装置であって、
前記画素は、 ソース信号線と、第１乃至第４のゲート信号線と、電流供給線と、第１乃
至第６のトランジスタと、容量手段と、発光素子とを有し、 前記第１のトランジスタの
ゲート電極は、前記第１のゲート信号線と電気的に接続され、第１の電極は、前記ソース
信号線と電気的に接続され、第２の電極は、前記容量手段の第１の電極と電気的に接続さ
れ、 前記容量手段の第２の電極は、前記第２のトランジスタのゲート電極と、前記第４
のトランジスタのゲート電極と、前記第３のトランジスタの第１の電極と電気的に接続さ
れ、 前記第２のトランジスタの第１の電極は、前記電流供給線と電気的に接続され、第
２の電極は、前記第３のトランジスタの第２の電極と電気的に接続され、 前記第３のト
ランジスタのゲート電極は、前記第２のゲート信号線と電気的に接続され、 前記第４の
トランジスタの第１の電極は、前記電流供給線と電気的に接続され、第２の電極は、前記
発光素子の第１の電極と電気的に接続され、 前記第５のトランジスタのゲート電極は、
前記第３のゲート信号線と電気的に接続され、第１の電極は、前記第２のトランジスタの
第２の電極もしくは、前記第３のトランジスタの第２の電極と電気的に接続され、 前記
第６のトランジスタのゲート電極は、前記第４のゲート信号線と電気的に接続され、第１
の電極は、前記電流供給線と電気的に接続され、第２の電極は、前記第４のトランジスタ
のゲート電極と電気的に接続されていることを特徴としている。
本発明の半導体装置は、 発光素子が備えられた画素を有する半導体装置であって、
前記画素は、 ソース信号線と、第１乃至第４のゲート信号線と、電流供給線と、第１乃
至第６のトランジスタと、容量手段と、発光素子とを有し、 前記第１のトランジスタの
ゲート電極は、前記第１のゲート信号線と電気的に接続され、第１の電極は、前記ソース
信号線と電気的に接続され、第２の電極は、前記容量手段の第１の電極と電気的に接続さ
れ、 前記容量手段の第２の電極は、前記第２のトランジスタのゲート電極と、前記第４
のトランジスタのゲート電極と、前記第３のトランジスタの第１の電極と電気的に接続さ
れ、 前記第２のトランジスタの第１の電極は、前記電流供給線と電気的に接続され、第
２の電極は、前記第３のトランジスタの第２の電極と電気的に接続され、 前記第３のト
ランジスタのゲート電極は、前記第２のゲート信号線と電気的に接続され、 前記第４の
トランジスタの第１の電極は、前記電流供給線と電気的に接続され、第２の電極は、前記
発光素子の第１の電極と電気的に接続され、 前記第５のトランジスタのゲート電極は、
前記第３のゲート信号線と電気的に接続され、第１の電極は、前記第２のトランジスタの
第２の電極もしくは、前記第３のトランジスタの第２の電極と電気的に接続され、 前記
第６のトランジスタのゲート電極は、前記第４のゲート信号線と電気的に接続され、第１
の電極は、前記電流供給線と電気的に接続され、第２の電極は、前記容量手段の第１の電
極と電気的に接続されていることを特徴としている。
本発明の半導体装置は、 発光素子が備えられた画素を有する半導体装置であって、
前記画素は、 ソース信号線と、第１乃至第４のゲート信号線と、電流供給線と、第１乃
至第６のトランジスタと、容量手段と、発光素子とを有し、 前記第１のトランジスタの
ゲート電極は、前記第１のゲート信号線と電気的に接続され、第１の電極は、前記ソース
信号線と電気的に接続され、第２の電極は、前記容量手段の第１の電極と電気的に接続さ
れ、 前記容量手段の第２の電極は、前記第２のトランジスタのゲート電極と、前記第４
のトランジスタのゲート電極と、前記第３のトランジスタの第１の電極と電気的に接続さ
れ、 前記第２のトランジスタの第１の電極は、前記電流供給線と電気的に接続され、第
２の電極は、前記第３のトランジスタの第２の電極と電気的に接続され、 前記第３のト
ランジスタのゲート電極は、前記第２のゲート信号線と電気的に接続され、 前記第４の
トランジスタの第１の電極は、前記電流供給線と電気的に接続され、第２の電極は、前記
発光素子の第１の電極と電気的に接続され、 前記第５のトランジスタのゲート電極は、
前記第３のゲート信号線と電気的に接続され、第１の電極は、前記第２のトランジスタの
第２の電極もしくは、前記第３のトランジスタの第２の電極と電気的に接続され、 前記
第６のトランジスタのゲート電極は、前記第４のゲート信号線と電気的に接続され、前記
電流供給線と、前記第４のトランジスタの第１の電極との間、もしくは前記第４のトラン
ジスタの第２の電極と、前記発光素子の第１の電極との間に設けられていることを特徴と
している。
本発明の半導体装置は、 請求項１０に記載の半導体装置は、 前記第４のゲート信号
線にパルスを入力して前記第６のトランジスタを導通し、前記第４のトランジスタのゲー
ト・ソース間電圧を０とする機能を有することを特徴としている。
本発明の半導体装置は、 請求項１１に記載の半導体装置は、 前記第４のゲート信号
線にパルスを入力して前記第６のトランジスタを導通し、前記容量手段に保持された電荷
を解放する機能を有することを特徴としている。
本発明の半導体装置は、 前記第４のゲート信号線にパルスを入力して前記第６のトラ
ンジスタを非導通とし、前記電流供給線から、前記発光素子に供給される電流を遮断する
機能を有することを特徴としている。
本発明の半導体装置は、 請求項１０乃至請求項１５のいずれか１項に記載の半導体装
置において、 前記第２のトランジスタと、前記第４のトランジスタとは同一極性である
ことを特徴としている。
本発明の半導体装置は、 発光素子が備えられた画素を有する半導体装置であって、
前記画素は、 ソース信号線と、第１乃至第４のゲート信号線と、電流供給線と、第１乃
至第６のトランジスタと、容量手段と、発光素子とを有し、 前記第１のトランジスタの
ゲート電極は、前記第１のゲート信号線と電気的に接続され、第１の電極は、前記ソース
信号線と電気的に接続され、第２の電極は、前記容量手段の第１の電極および、前記第６
のトランジスタの第１の電極と電気的に接続され、 前記容量手段の第２の電極は、前記
第２のトランジスタのゲート電極と、前記第５のトランジスタのゲート電極および第１の
電極と、前記第３のトランジスタの第１の電極と電気的に接続され、 前記第２のトラン
ジスタの第１の電極は、前記電流供給線と電気的に接続され、第２の電極は、前記第３の
トランジスタの第２の電極および、前記第４のトランジスタの第１の電極と電気的に接続
され、 前記第３のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に接
続され、 前記第４のトランジスタのゲート電極は、前記第３のゲート信号線と電気的に
接続され、第２の電極は、前記発光素子の第１の電極と電気的に接続され、 前記第６の
トランジスタのゲート電極は、前記第４のゲート信号線と電気的に接続され、前記容量手
段の第１の電極と前記第５のトランジスタの第１の電極との間もしくは、前記第３のトラ
ンジスタの第１の電極と前記第５のトランジスタの第２の電極との間もしくは、前記第３
のトランジスタの第１の電極と前記第５のトランジスタのゲート電極との間のいずれかに
設けられていることを特徴としている。
本発明の半導体装置は、 発光素子が備えられた画素を有する半導体装置であって、
前記画素は、 ソース信号線と、第１乃至第３のゲート信号線と、電流供給線と、第１乃
至第６のトランジスタと、容量手段と、発光素子とを有し、 前記第１のトランジスタの
ゲート電極は、前記第１のゲート信号線と電気的に接続され、第１の電極は、前記ソース
信号線と電気的に接続され、第２の電極は、前記容量手段の第１の電極および、前記第５
のトランジスタの第１の電極と電気的に接続され、 前記容量手段の第２の電極は、前記
第２のトランジスタのゲート電極と、前記第５のトランジスタのゲート電極および第１の
電極と、前記第３のトランジスタの第１の電極と電気的に接続され、 前記第２のトラン
ジスタの第１の電極は、前記電流供給線と電気的に接続され、第２の電極は、前記第３の
トランジスタの第２の電極および、前記第４のトランジスタの第１の電極と電気的に接続
され、 前記第３のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に接
続され、 前記第４のトランジスタのゲート電極は、前記第３のゲート信号線と電気的に
接続され、第２の電極は、前記発光素子の第１の電極と電気的に接続され、 前記第６の
トランジスタのゲート電極は、前記第２のゲート信号線と電気的に接続され、前記容量手
段の第１の電極と前記第５のトランジスタの第１の電極との間もしくは、前記第３のトラ
ンジスタの第１の電極と前記第５のトランジスタの第２の電極との間もしくは、前記第３
のトランジスタの第１の電極と前記第５のトランジスタのゲート電極との間のいずれかに
設けられていることを特徴としている。
本発明の半導体装置は、 前記第３のトランジスタと、前記第６のトランジスタとは同
一極性であることを特徴としている。
本発明の半導体装置は、 前記発光素子の第２の電極は、前記電流供給線と互いに電位
差を有する電源線と電気的に接続されていることを特徴としている。
本発明の半導体装置は、 前記第５のトランジスタの第２の電極は、前記電流供給線と
互いに電位差を有する電源線と電気的に接続されていることを特徴としている。
本発明の半導体装置は、 前記第５のトランジスタの第２の電極は、当該画素を制御す
る前記ゲート信号線を除くいずれか１本のゲート信号線と伝記的に接続されていることを
特徴としている。
本発明の半導体装置は、 前記画素は、 前記第１のトランジスタの第２の電極と、あ
る一定電位との間に設けられ、前記ソース信号線より入力される映像信号の保持を行う保
持容量手段を有することを特徴としている。
本発明の半導体装置の駆動方法は、 発光素子が備えられた画素を有する半導体装置の
駆動方法であって、 前記画素は、ソース信号線と、電流供給線と、発光素子に所望の電
流を供給するトランジスタと、発光素子と、容量手段とを少なくとも有し、 前記容量手
段に電荷を蓄積する第１のステップと、 前記容量手段の両電極間の電圧を、前記トラン
ジスタのしきい値電圧に等しい電圧に収束する第２のステップと、 前記ソース信号線よ
り映像信号を入力する第３のステップと、 前記映像信号の電位に、前記しきい値電圧を
加えて、前記トランジスタのゲート電極に印加し、前記トランジスタを介して、電流を前
記発光素子に供給し、発光する第４のステップとを有し、 少なくとも前記第３のステッ
プにおいて、前記容量手段の両電極間の電圧が一定であることを特徴としている。
本発明によると、容量手段の容量値等のばらつきの影響等を受けることなく、正常に画
齟ごとのＴＦＴのしきい値ばらつきを補正することが出来る。従来例と比べても、より簡
単な動作原理に基づいており、さらに素子数等が大きく増加することがないため、開口率
等が低くなる心配もなく、大変効果的といえる。
本発明の半導体装置における画素構成の一形態を示す図。 図１に示した画素の駆動について説明する図。 一般的に用いられる半導体装置の画素の構成例を示す図。 デジタル映像信号を用いて時間階調方式によって駆動する場合の画素の構成を示す図。 しきい値ばらつきの補正が可能な画素の構成を示す図。 図５に示した画素の駆動について説明する図。 本発明の一実施例であるアナログ映像信号入力方式の半導体装置の構成例を示す図。 図７に示した半導体装置におけるソース信号線駆動回路およびゲート信号線駆動回路の構成例を示す図。 本発明の一実施例であるデジタル映像信号入力方式の半導体装置の構成例を示す図。 図９に示した半導体装置におけるソース信号線駆動回路の構成例を示す図。 図８と異なる構成のゲート信号線駆動回路の構成例を示す図。 図１１に示したゲート信号線駆動回路のパルス出力タイミングを説明する図。 半導体装置の製造工程例を示す図。 半導体装置の製造工程例を示す図。 半導体装置の製造工程例を示す図。 半導体装置の外観図および断面図。 本発明が適用可能な電子機器の例を示す図。 本発明の半導体装置における画素構成の一実施例を示す図。 図１８に示した画素の駆動について説明する図。 本発明の半導体装置における画素構成の一実施例および動作について示す図。 本発明の半導体装置における画素構成の一実施例を示す図。 本発明の半導体装置における画素構成の一実施例を示す図。 本発明の半導体装置における画素構成の一実施例を示す図。 本発明の半導体装置を駆動する際の動作タイミングの一例を示す図。 従来例と本発明における回路の動作原理を説明する図。 本発明のしきい値補正原理を用いて電流源回路を構成する例を示す図。 本発明のしきい値補正原理を用いて電流源回路を構成する例を示す図。 本発明のしきい値補正原理を用いて電流源回路を構成する例を示す図。 本発明のしきい値補正原理を用いて電流源回路を構成する例を示す図。 本発明のしきい値補正原理を用いて電流源回路を構成する例を示す図。
図１(Ａ)に、本発明の一実施形態を示す。ソース信号線１０１、第１〜第３のゲート信
号線１０２〜１０４、第１〜第４のＴＦＴ１０５〜１０８、容量手段１０９、ＥＬ素子１
１０、電流供給線１１１、電源線１１２を有する。
第１のＴＦＴ１０５のゲート電極は、第１のゲート信号線１０２に接続され、第１の電
極は、ソース信号線１０１に接続され、第２の電極は、容量手段１０９の第１の電極に接
続されている。容量手段１０９の第２の電極は、第２のＴＦＴ１０６のゲート電極と、第
３のＴＦＴ１０７の第１の電極とに接続されている。
第２のＴＦＴ１０６の第１の電極は、電流供給線１１１に接続され、第２の電極は、第３
のＴＦＴ１０７の第２の電極と、第４のＴＦＴ１０８の第１の電極とに接続されている。
第３のＴＦＴ１０７のゲート電極は、第２のゲート信号線１０３に接続されている。第４
のＴＦＴ１０８のゲート電極は、第３のゲート信号線１０４に接続され、第２の電極は、
ＥＬ素子１１０の第１の電極に接続されている。ＥＬ素子１１０の第２の電極には、電源
線１１２によって一定電位が与えられ、電流供給線１１１とは互いに電位差を有する。ま
た、図１(Ａ)に点線で示すように、容量手段１１３を、第１のＴＦＴ１０５の第２の電極
と、電流供給線１１１との間に設け、映像信号を保持するための容量として用いても良い
。
図１(Ｂ)および図２(Ａ)〜(Ｆ)を用いて、動作について説明する。図１(Ｂ)は、ソース
信号線１０１、第１〜第３のゲート信号線１０２〜１０４に入力される映像信号およびパ
ルスのタイミングを示しており、図２に示す各動作にあわせて、I〜ＶIIIの区間に分割し
ている。また、図１(Ａ)に示した構成においては、第１のＴＦＴ１０５および第３のＴＦ
Ｔ１０７はＮチャネル型、第２のＴＦＴ１０６および第４のＴＦＴ１０８はＰチャネル型
としている。図５(Ａ)に示したように、全てＰチャネル型のＴＦＴを用いて構成すること
も可能であるが、第１のＴＦＴ１０５および第３のＴＦＴ１０７は、単なるスイッチング
素子として用いているので、極性はどちらでも良く、ここではＮチャネル型としている。
Ｎチャネル型ＴＦＴにおいては、ゲート電極にＨレベルが入力されてＯＮし、Ｌレベルが
入力されてＯＦＦするものとする。Ｐチャネル型ＴＦＴにおいては、ゲート電極にＬレベ
ルが入力されてＯＮし、Ｈレベルが入力されてＯＦＦするものとする。
まず、第１のゲート信号線１０２がＨレベルとなり、第１のＴＦＴ１０５がＯＮする(
区間I)。続いて第２のゲート信号線１０３がＨレベル、第３のゲート信号線１０４がＬレ
ベルとなり、第３のＴＦＴ１０７、第４のＴＦＴ１０８がＯＮする。ここで、図２(Ａ)に
示すように、容量手段１０９が充電され、容量手段１０９が保持する電圧が、第２のＴＦ
Ｔ１０６のしきい値(Ｖth)を上回ったところで、第２のＴＦＴ１０６がＯＮする(区間II)
。
続いて、図２(Ｂ)に示すように、第３のゲート信号線１０４がＨレベルとなって、第４
のＴＦＴ１０８がＯＦＦする。すると、容量手段１０９に貯まっていた電荷が再び移動し
、容量手段１０９に保持される電圧は、やがてＶthに等しくなる。すなわち、第２のＴＦ
Ｔ１０６のゲート・ソース間電圧がＶthに等しくなり、第２のＴＦＴ１０６はＯＦＦする
(区間III)。
その後、第２のゲート信号線１０３がＬレベルとなり、第３のＴＦＴ１０７がＯＦＦす
る(区間IＶ)。この動作により、図２(Ｃ)に示すように、容量手段１０９においてＶthが
保持される。
続いて、図２(Ｄ)に示すように、映像信号の入力が行われる(区間Ｖ)。ソース信号線１
０１に映像信号が出力されて、その電位はＶDDから映像信号の電位ＶData(ここでは、第
２のＴＦＴ１０６がＰチャネル型であるので、ＥＬ素子を発光させる場合には、ＶDD＞Ｖ
Dataとする。)となる。ここで、容量手段１０９においては、先程のＶthがそのまま保持
されており、容量手段１０９に保持された電荷の移動はない。よって、容量手段１０９の
両電極間の電圧も変化しない。そのため、第２のＴＦＴ１０６のゲート電極の電位は、ソ
ース信号線１０１から入力される映像信号電位ＶDataに、さらにしきい値Ｖthを加えた電
位となる。ここでは、ＴＦＴ１０６はＰチャネル型であり、しきい値Ｖthは負の値である
から、実際はＶDataよりも|Ｖth|だけ低い値となる。よって第２のＴＦＴ１０６がＯＮす
る(区間Ｖ)。
やがて映像信号の書き込みが完了すると、図２(Ｅ)に示すように、第１のゲート信号線
１０２がＬレベルとなり、第１のＴＦＴ１０５がＯＦＦする(区間ＶI)。その後、ソース
信号線への映像信号の出力も終了し、その電位はＶＤＤに戻る(区間ＶII)。
続いて、第３のゲート信号線１０４がＬレベルとなり、第４のＴＦＴ１０８がＯＮし、
ＥＬ素子に図２(Ｆ)に示すように電流が流れることによってＥＬ素子が発光する(区間ＶI
II)。このときＥＬ素子に流れる電流の値は、第２のＴＦＴ１０６のゲート・ソース間電
圧に従ったものであり、ゲート・ソース間電圧は、（ＶDD−（ＶData＋Ｖth））である。
ここで仮に、第２のＴＦＴ１０６のしきい値Ｖthが各画素における第２のＴＦＴ１０６間
でばらついたとしても、そのばらつきに応じた電圧が、各画素の容量手段１０９に保持さ
れる。よって、ＥＬ素子１１０の輝度は、しきい値のばらつきに影響されることがない。
以上のような動作によって、映像信号の書き込みから発光を行う。本発明においては、
容量手段１０９の容量結合によって、映像信号の電位を、第２のＴＦＴ１０６のしきい値
分だけオフセットすることが出来る。つまり、容量手段１０９の大きさには依存しない。
よって、前述のように他の素子の特性ばらつき等に影響されることなく、正確にしきい値
補正を行うことが可能である。
図２５（Ａ）（Ｂ）に、従来例と本発明におけるしきい値補正の動作を簡単に説明する
図を示す。図２５（Ａ）においては、映像信号入力の際、２つの容量手段Ｃ1、Ｃ2間にお
いて電荷が保存され、かつ電荷の移動が生ずるため、ＥＬ素子に電流を供給するＴＦＴの
ゲート・ソース間電圧ＶGSは、図２５（Ａ）の（iii）に示すように、容量値Ｃ1、Ｃ2を
項に含む式で表される。よって、容量値Ｃ１、Ｃ２にばらつきが生じた場合、ＴＦＴのゲ
ート・ソース間電圧がばらつくことになる。
これに対して本発明の場合、容量手段において電荷が保存されるが、映像信号入力の際
、電荷の移動が生じない。つまり、映像信号の電位にしきい値電圧を上乗せした電位がそ
のままＴＦＴのゲート電極に印加されるため、よりＴＦＴのゲート・ソース間電圧をばら
つきにくくすることが出来る。
なお、図２（Ｂ）に示す電荷の充電において、容量手段１０９には、完全にＶthに等し
いだけの電荷を貯める必要はなく、|Ｖth|＋α程度で、第２のＴＦＴ１０６が完全にＯＦ
Ｆする必要はない。画素毎のＴＦＴのしきい値ばらつきが補正できる程度の電圧が保持さ
れていれば良い。
なお、本実施形態において示した構成におけるＴＦＴの極性はあくまでも一例であり、
その極性を限定するものではないことを付記する。
以下に、本発明の実施例について記載する。
本実施例においては、映像信号にアナログ映像信号を用いて表示を行う半導体装置の構
成について説明する。図７(Ａ)に、半導体装置の構成例を示す。基板７０１上に、複数の
画素がマトリクス状に配置された画素部７０２を有し、画素部周辺には、ソース信号線駆
動回路７０３および、第１〜第３のゲート信号線駆動回路７０４〜７０６を有している。
図７(Ａ)においては、３組のゲート信号線駆動回路を用い、図１に示した画素における第
１〜第３のゲート信号線を制御するものである。
ソース信号線駆動回路７０３、第１〜第３のゲート信号線駆動回路７０４〜７０６に入
力される信号は、フレキシブルプリント基板(Flexible Print Circuit：ＦＰＣ)７０７を
介して外部より供給される。
図７(Ｂ)に、ソース信号線駆動回路の構成例を示す。これは、映像信号にアナログ映像
信号を用いて表示を行うためのソース信号線駆動回路であり、シフトレジスタ７１１、バ
ッファ７１２、サンプリング回路７１３を有している。特に図示していないが、必要に応
じてレベルシフタ等を追加しても良い。
ソース信号線駆動回路の動作について説明する。図８(Ａ)に、より詳細な構成を示した
ので、そちらを参照する。
シフトレジスタ８０１は、フリップフロップ回路(ＦＦ)８０２等を複数段用いてなり、
クロック信号(Ｓ−ＣＬＫ)、クロック反転信号(Ｓ−ＣＬＫｂ)、スタートパルス(Ｓ−Ｓ
Ｐ)が入力される。これらの信号のタイミングに従って、順次サンプリングパルスが出力
される。
シフトレジスタ８０１より出力されたサンプリングパルスは、バッファ８０３等を通っ
て増幅された後、サンプリング回路へと入力される。サンプリング回路８０４は、サンプ
リングスイッチ(ＳＷ)８０５を複数段用いてなり、サンプリングパルスが入力されるタイ
ミングに従って、ある列で映像信号のサンプリングを行う。具体的には、サンプリングス
イッチにサンプリングパルスが入力されると、サンプリングスイッチ８０５がＯＮし、そ
のときに映像信号が有する電位が、サンプリングスイッチを介して各々のソース信号線へ
と出力される。
続いて、ゲート信号線駆動回路の動作について説明する。図７(Ｃ)に示した、第１およ
び第２のゲート信号線駆動回路７０４、７０５についての詳細な構成を図８(Ｂ)に示した
。第１のゲート信号線駆動回路は、シフトレジスタ回路８１１、バッファ８１２を有し、
クロック信号(Ｇ−ＣＬＫ１)、クロック反転信号(Ｇ−ＣＬＫｂ１)、スタートパルス(Ｇ
−ＳＰ１)に従って駆動される。第２のゲート信号線駆動回路は、シフトレジスタ回路８
１３、バッファ８１４を有し、クロック信号(Ｇ−ＣＬＫ２)、クロック反転信号(Ｇ−Ｃ
ＬＫｂ２)、スタートパルス(Ｇ−ＳＰ２)に従って駆動される。
シフトレジスタ〜バッファの動作については、ソース信号線駆動回路の場合と同様であ
る。バッファによって増幅された選択パルスは、それぞれのゲート信号線を選択する。第
１のゲート信号線駆動回路によって、第１のゲート信号線Ｇ11、Ｇ21、・・・、Ｇm1が順
次選択され、第２のゲート信号線駆動回路によって、第２のゲート信号線Ｇ12、Ｇ22、・
・・、Ｇm2が順次選択される。図示していないが、第３のゲート信号線駆動回路について
も第１、第２のゲート信号線駆動回路と同様であり、第３のゲート信号線Ｇ13、Ｇ23、・
・・、Ｇm3が順次選択される。選択された行において、実施形態にて説明した手順により
、画素に映像信号が書き込まれて発光する。
なお、ここではシフトレジスタの一例として、フリップフロップを複数段用いてなるも
のを図示したが、デコーダ等によって、信号線を選択出来るような構成としていても良い
。
本実施例においては、映像信号にデジタル映像信号を用いて表示を行う半導体装置の構
成について説明する。図９(Ａ)に、半導体装置の構成例を示す。基板９０１上に、複数の
画素がマトリクス状に配置された画素部９０２を有し、画素部周辺には、ソース信号線駆
動回路９０３および、第１〜第３のゲート信号線駆動回路９０４〜９０６を有している。
図９(Ａ)においては、３組のゲート信号線駆動回路を用い、図１に示した画素における第
１〜第３のゲート信号線を制御するものである。
ソース信号線駆動回路９０３、第１〜第３のゲート信号線駆動回路９０４〜９０６に入
力される信号は、フレキシブルプリント基板(Flexible Print Circuit：ＦＰＣ)９０７を
介して外部より供給される。
図９(Ｂ)に、ソース信号線駆動回路の構成例を示す。これは、映像信号にデジタル映像
信号を用いて表示を行うためのソース信号線駆動回路であり、シフトレジスタ９１１、第
１のラッチ回路９１２、第２のラッチ回路９１３、Ｄ／Ａ変換回路９１４を有している。
特に図示していないが、必要に応じてレベルシフタ等を追加しても良い。
第１〜第３のゲート信号線駆動回路９０４〜９０６については、実施例１にて示したも
のと同様で良いので、ここでは図示および説明を省略する。
ソース信号線駆動回路の動作について説明する。図１０(Ａ)に、より詳細な構成を示し
たので、そちらを参照する。
シフトレジスタ１００１は、フリップフロップ回路(ＦＦ)１０１０等を複数段用いてな
り、クロック信号(Ｓ−ＣＬＫ)、クロック反転信号(Ｓ−ＣＬＫｂ)、スタートパルス(Ｓ
−ＳＰ)が入力される。これらの信号のタイミングに従って、順次サンプリングパルスが
出力される。
シフトレジスタ１００１より出力されたサンプリングパルスは、第１のラッチ回路１０
０２に入力される。第１のラッチ回路１００２には、デジタル映像信号が入力されており
、サンプリングパルスが入力されるタイミングに従って、各段でデジタル映像信号を保持
していく。ここでは、デジタル映像信号は３ビット入力されており、各ビットの映像信号
を、それぞれの第１のラッチ回路において保持する。１つのサンプリングパルスによって
、ここでは３つの第１のラッチ回路が並行して動作する。
第１のラッチ回路１００２において、最終段までデジタル映像信号の保持が完了すると
、水平帰線期間中に、第２のラッチ回路１００３にラッチパルス(Ｌａｔｃｈ Ｐｕｌｓ
ｅ)が入力され、第１のラッチ回路１００２に保持されていたデジタル映像信号は、一斉
に第２のラッチ回路１００３に転送される。その後、第２のラッチ回路１００３に保持さ
れたデジタル映像信号は、１行分が同時に、Ｄ／Ａ変換回路１００４へと入力される。
第２のラッチ回路９０３に保持されたデジタル映像信号が定電流回路９０４に入力され
ている間、シフトレジスタ９０１においては再びサンプリングパルスが出力される。以後
、この動作を繰り返し、１フレーム分の映像信号の処理を行う。
Ｄ／Ａ変換回路１００４においては、入力されるデジタル映像信号をデジタル−アナロ
グ変換し、アナログ電圧を有する映像信号としてソース信号線に出力する。
前記の動作が、１水平期間内に、全段にわたって同時に行われる。よって、全てのソー
ス信号線に映像信号が出力される。
なお、実施例１においても述べたとおり、シフトレジスタの代わりにデコーダ等を用い
て、信号線を選択出来るような構成としていても良い。
実施例２においては、デジタル映像信号はＤ／Ａ変換回路によってデジタル−アナログ
変換を受け、画素に書き込まれるが、本発明の半導体装置は、時間階調方式によって階調
表現を行うことも出来る。この場合には、図１０(Ｂ)に示すように、Ｄ／Ａ変換回路を必
要とせず、階調表現は、ＥＬ素子の発光時間の長短によって制御されるので、各ビットの
映像信号を並列処理する必要がないため、第１および第２のラッチ回路も１ビット分で良
い。このとき、デジタル映像信号は、各ビットが直列に入力され、順次ラッチ回路に保持
され、画素に書き込まれる。
また、時間階調方式によって階調表現を行う場合、図１において、第４のＴＦＴ１０８
を消去用ＴＦＴとして用いることが出来る。この場合、第４のＴＦＴ１０８は、消去期間
中を通じてＯＦＦしている必要があり、そのためには、第３のゲート信号線１０４は、消
去用ゲート信号線駆動回路を用いて制御する。通常、ゲート信号線を選択するゲート信号
線駆動回路の場合、１水平期間内に１つもしくは複数のパルスを出力するが、消去用ゲー
ト信号線駆動回路の場合、消去期間中は継続して第４のＴＦＴ１０８をＯＦＦさせつづけ
なければならないため、独立した駆動回路を用いる。
ここまで紹介した半導体装置においては、第１〜第３のゲート信号線を制御するために
、第１〜第３のゲート信号線駆動回路をそれぞれ動作させることによって行っていた。こ
のような構成とするメリットとしては、各ゲート信号線の選択タイミングを独立して変更
させることが出来るため、様々な駆動方法に対してある程度の対応が可能な点がある。反
面、基板内で駆動回路の占有面積が増大するため、表示領域の周辺が大きくなる、すなわ
ち狭額縁化が困難となるデメリットがある。
図１１(Ａ)は、そのような問題を解決するための一構成例を示している。図１１(Ａ)に
おいて、シフトレジスタ１１０１、バッファ１１０２を有する点は他の実施例にて用いた
ゲート信号線駆動回路と同様であるが、本実施例においては、バッファの後にパルス分割
回路１１０３を追加した。詳細な構成を図１１(Ｂ)に示す。
パルス分割回路１１０３は、ＮＡＮＤ１１１６、インバータ１１０７を複数用いてなる
。バッファ出力と、外部入力される分割信号(ＭＰＸ)とのＮＡＮＤをとることにより、１
つのゲート信号線駆動回路によって、異なるパルスで制御される２つのゲート信号線を制
御することが出来る。図１１の場合、第１のゲート信号線と、第２のゲート信号線とを、
１つのゲート信号線駆動回路によって制御する。
分割信号(ＭＰＸ)と、それぞれのゲート信号線の選択のタイミングを図１２に示した。
第１のゲート信号線Ｇ11、Ｇ21、・・・、Ｇm1は、バッファ出力がそのまま選択パルスと
して用いられる。一方、バッファ出力がＨレベル、さらに分割信号がＨレベルのとき、Ｎ
ＡＮＤ出力はＬレベルとなり、さらにインバータを介してＨレベルが出力され、こちらの
パルスによって、第２のゲート信号線Ｇ12、Ｇ22、・・・、Ｇm2が選択される。
本実施例においては、第１のゲート信号線と第２のゲート信号線とを１つのゲート信号
線駆動回路によって制御する例について示したが、同様の方法で、第１〜第３のゲート信
号線を１つのゲート信号線駆動回路によって制御することも出来る。
図２４に、本発明の半導体装置を実際に駆動するためのタイミングチャートを示す。図
２４（Ａ）は、動作のタイミングを模式的に示したものであり、図２４（Ｂ）は、図１（
Ａ）において、第１〜第３のゲート信号線に入力するパルスのタイミングを示している。
ここでは、第１、第２のゲート信号線によって制御されるＴＦＴはＮチャネル型であり、
その電位がＨレベルのときにＯＮ、ＬレベルのときにＯＦＦする。第３のゲート信号線に
よって制御されるＴＦＴはＰチャネル型であり、その電位がＨレベルのときにＯＦＦ、Ｌ
レベルのときにＯＮする。
無論、ＴＦＴの極性はこの限りではない。
アナログ階調方式によって駆動される場合は、２４００で示される期間は１フレーム期
間であり、デジタル時間階調方式によって駆動される場合は、２４００で示される期間は
１サブフレーム期間である。また、２４０２で示される期間は、図１（Ｂ）に示した期間
にあたり、図２４（Ａ）に示した動作のタイミングもまた、図１（Ｂ）に従う。
なお、図１（Ｂ）において、特に区間ＶI、区間ＶIIで示される期間は、必ずしも期間
として設ける必要はない。つまり、ＴＦＴ１０１がＯＦＦした後、直ちに映像信号の入力
が終了し、ＴＦＴ１０８をＯＮして発光期間に移っても良い。
図２４（Ｂ）においては、これに従っている。
各ゲート信号線に入力されるパルスは、各々独立した駆動回路によって生成されても良
いし、図１１に示したように、パルス分割回路を用いて、あるパルスから他のパルスを生
成しても良い。
また、特願２００１−０６３４１９号に記載の方法を用いて、ゲート信号線選択期間を
複数のサブ期間、例えば前半と後半の２つに分割し、一方では、ソース信号線の電位をＶ
DDとし、ある行（ｉ行目とする）でしきい値の保存を行い、他方では、ソース信号線に映
像信号を入力（ＶDD→ＶData）して、ｉ行目を除くいずれかの行で映像信号の書き込みを
行うなどしても良い。このような動作によると、しきい値保存の動作等を行う期間を長く
設けることが出来るため、回路動作に余裕が与えられる。
本発明において、発光時にＥＬ素子に電流を供給するためのＴＦＴ(図１(Ａ)における
ＴＦＴ１０６)は、ＥＬ素子の劣化によって輝度がばらつくのを抑えるため、飽和領域で
動作させるのが望ましい。ＴＦＴが飽和領域で動作することにより、ゲート・ソース間電
圧が少々変化した場合のドレイン電流の変化を抑えることが出来る。このため、ゲート長
Ｌを大きくしている。
このとき、容量手段においてしきい値を保持する際の動作は、一度容量手段にはＴＦＴ
のしきい値を上回る電圧を与え、その状態からしきい値電圧に収束させているが、ＴＦＴ
のゲート長Ｌが大きい場合、ゲート容量等によってこの動作に時間を要する。そこで本実
施例においては、このような場合の、容量手段における電荷量の高速な収束動作を実現す
る構成について説明する。
図１８(Ａ)に、画素の構成を示す。図１(Ａ)にて示した画素に、ＴＦＴ１８１０、１８
１１、およびＴＦＴ１８１１を制御するための第４のゲート信号線１８０５が追加されて
いる。また、図１８(Ａ)に点線で示すように、容量手段１８１６を、第１のＴＦＴ１８０
６の第２の電極と、電流供給線１８１４との間に設け、映像信号を保持するための容量と
して用いても良い。
図１８(Ｂ)および図１９(Ａ)〜(Ｆ)を用いて、動作について説明する。図１８(Ｂ)は、
ソース信号線１８０１、第１〜第４のゲート信号線１８０２〜１８０５に入力される映像
信号およびパルスのタイミングを示しており、図１９に示す各動作にあわせて、I〜ＶIII
の区間に分割している。本実施例は、容量手段にしきい値電圧を保持するまでの動作を高
速にするためのものであるので、映像信号のかきこみ、および発光動作については実施形
態にて説明したものと同様である。
従ってここでは、容量手段における電荷の充電および保持動作についてのみ説明する。
まず、第１のゲート信号線１８０２がＨレベルとなり、ＴＦＴ１８０６がＯＮする(区
間I)。続いて第２のゲート信号線１８０３および第４のゲート信号線１８０５がＨレベル
、第３のゲート信号線１８０４がＬレベルとなり、ＴＦＴ１８０８、１８０９、１８１１
がＯＮする。ここで、図１９(Ａ)に示すように、容量手段１８１２が充電され、やがて容
量手段１８１２が保持する電圧が、ＴＦＴ１８０７、ＴＦＴ１８１０のしきい値(Ｖth)を
上回ったところで、ＴＦＴ１８０７、１８１０がＯＮする(区間II)。
続いて、図１９(Ｂ)に示すように、第３のゲート信号線１８０４がＨレベルとなって、
ＴＦＴ１８０９がＯＦＦする。すると、容量手段１８１２に貯まっていた電荷が再び移動
し、容量手段１８１２に保持される電圧は、やがてＶthに等しくなる。すなわち、ＴＦＴ
１８０７、１８１０のゲート・ソース間電圧がＶthに等しくなり、ＴＦＴ１８０７、１８
１０がＯＦＦする(区間III)。
以後、実施形態に従って映像信号の書き込み、発光を行う。ここで、新たに追加したＴ
ＦＴ１８１０は、発光時にＥＬ素子１８１３に電流を供給するためのＴＦＴ１８０７と、
互いのゲート電極が接続されている。図１９(Ａ)、(Ｂ)に示すように、電荷の移動するパ
スが実施形態よりも多く、またＴＦＴ１８１０は、ＥＬ素子１８１３に電流を供給する役
目を持たないため、ゲート長Ｌを小さく、チャネル幅Ｗを大きくとって良いので、電流量
自体を大きくすることが出来る。従って、ゲート容量が小さいために電荷の移動がスムー
ズに行われ、容量手段に保持されている電圧がＶthに収束するまでの時間をより短くする
ことが出来る。
図１８（Ｂ）に示したタイミングチャートを見てもわかるとおり、第２のゲート信号線
１８０３と、第４のゲート信号線１８０５は同一のタイミングでＨレベルとＬレベルとを
とっている。よってこれらのゲート信号線によって制御されるＴＦＴ、すなわちＴＦＴ１
８０８とＴＦＴ１８１１とは、同一のゲート信号線を用いて制御するようにしても良い。
このようにすると、画素の制御に必要なゲート信号線の本数の増加を抑えることが出来る
。
なお、図１８におけるＴＦＴ１８１１は、ＴＦＴ１８０６の第２の電極と、ＴＦＴ１８
１０の第１の電極との間に配置されているが、ＴＦＴ１８１０の第２の電極と、ＴＦＴ１
８０８の第１の電極との間、もしくは、ＴＦＴ１８１０のゲート電極と、ＴＦＴ１８０８
の第１の電極との間に配置しても良い。
また、本実施例の構成では、ＴＦＴ１８０７と、ＴＦＴ１８１０とは同一極性とする必
要がある。他のＴＦＴに関しては特に制限を設けない。
なお、本実施例は、他の実施例と組み合わせても実施が可能である。
図１、図１５、図１８に示した画素の場合、いずれも容量手段の充電中に、ＥＬ素子に
電流が流れる。これによって、本来発光すべき期間以外でＥＬ素子が発光してしまう。発
光する期間はごく短いため、画質に大きく影響するものではないが、容量手段への電荷の
充電中、ＥＬ素子自体が負荷となってしまい、これによって充電に時間を要することにな
る。本実施例においては、容量手段への電荷の充電時にＥＬ素子に電流が流れないように
する構成について説明する。
図２０(Ａ)に、画素の構成を示す。図１(Ａ)にて示した画素に、ＴＦＴ２０１０が追加
されている。ＴＦＴ２０１０のゲート電極は、第４のゲート信号線２００５に接続され、
第１の電極は、ＴＦＴ２００９の第１の電極、ＴＦＴ２００７の第２の電極、およびＴＦ
Ｔ２００８の第１の電極に接続され、第２の電極は、一定の電位が与えられており、電流
供給線２０１３と互いに電位差を有する。ここで、ＴＦＴ２００９の第２の電極は、その
電位が電流供給線２０１２と電位差を有していれば良いので、他の行におけるゲート信号
線等に接続しても良い。つまりこの場合、選択状態にないゲート信号線が、一定電位とな
っていることを利用してやれば良い。また、図２０(Ａ)に点線で示すように、容量手段２
０１５を、第１のＴＦＴ２００６の第２の電極と、電流供給線２０１３との間に設け、映
像信号を保持するための容量として用いても良い。
容量手段２０１１への充電においては、ＴＦＴ２００６、２００７、２００８、２０１
０がＯＮし、図２０(Ｂ)に示すように振舞う。ＴＦＴ２００９がＯＦＦであるため、ＥＬ
素子２０１２には電流が流れず、発光しない。この場合にも、新たに追加したＴＦＴ２０
１０によるパスが存在するため、容量手段２０１１が充電される。
本実施例においては、ＴＦＴ２００９は、ＴＦＴ２００７と同極性としているが、構成
はこの限りではない。勿論、互いにＰチャネル型としても良い。ただし、画素の開口率等
を考えた場合、信号線の本数は可能な限り少ないことが望ましい。この点を考えて、ゲー
ト信号線２００２と２００４とは共通としても良い。
ただしこのとき、ＴＦＴ２００６がＯＮ、すなわちしきい値保存および映像信号の書き込
みを行う間は、ＴＦＴ２００９はＯＦＦし、発光期間に入ってＴＦＴ２００９をＯＮする
ときは、ＴＦＴ２００６はＯＦＦしている必要がある。よってＴＦＴ２００６、２００９
を共通のゲート信号線によって制御する際には、その極性を互いに逆とする。
なお、本実施例にて示したように、発光期間以外の期間で、ＥＬ素子に電流が流れない
ようにする方法は、他の実施例においても適用可能である。
本実施例においては、実施例５とは異なる構成によって、高速な電荷量の収束動作を行
う例について説明する。
図２１（Ａ）に、構成例を示す。ソース信号線２１０１、第１〜第３のゲート信号線２
１０２〜２１０４、第１〜第５のＴＦＴ２１０５〜２１０９、容量手段２１１０、ＥＬ素
子２１１２、電流供給線２１１３、電源線２１１４、２１１５を有する。
第１のＴＦＴ２１０５のゲート電極は、第１のゲート信号線２１０２に接続され、第１
の電極は、ソース信号線２１０１に接続され、第２の電極は、容量手段２１１０の第１の
電極に接続されている。容量手段２１１０の第２の電極は、第２のＴＦＴ２１０６および
第４のＴＦＴ２１０８のゲート電極と、第３のＴＦＴ２１０７の第１の電極とに接続され
ている。第２のＴＦＴ２１０６の第１の電極は、電流供給線２１１３に接続され、第２の
電極は、第３のＴＦＴ２１０７の第２の電極と、第５のＴＦＴ２１０９の第１の電極とに
接続されている。第３のＴＦＴ２１０７のゲート電極は、第２のゲート信号線２１０３に
接続されている。
第４のＴＦＴ２１０８の第１の電極は、電流供給線２１１３に接続され、第２の電極は、
ＥＬ素子２１１２の第１の電極に接続されている。第５のＴＦＴ２１０９のゲート電極は
、第３のゲート信号線２１０４に接続され、第２の電極は、電源線２１１５によって一定
電位が与えられ、電流供給線２１１３とは互いに電位差を有する。ＥＬ素子２１１２の第
２の電極には、電源線２１１４によって一定電位が与えられ、電流供給線２１１３とは互
いに電位差を有する。また、図２１（Ａ）に点線で示すように、容量手段２１１１を、第
１のＴＦＴ２１０５の第２の電極と、電流供給線２１１３との間に設け、映像信号を保持
するための容量として用いても良い。
ＴＦＴ２１０８は、ＥＬ素子２１１２に電流を供給するためのＴＦＴであるので、前述
のように飽和領域で動作させるのが望ましく、そのためゲート長Ｌを大きくしている。よ
って、容量手段２１１０にしきい値電圧を保持する動作に時間を要するため、ＴＦＴ２１
０６を用いることによって、しきい値電圧を保持する動作を高速に行う。このＴＦＴ２１
０６は、ＥＬ素子２１１２に電流を供給するものではないので、ゲート長Ｌを小さく、か
つチャネル幅Ｗを大きくして良い。
電荷を充電する際には、ＴＦＴ２１０５、２１０７、２１０９がＯＮし、電流が生ずる
。容量手段２１１０の両電極間の電圧が、ＴＦＴ２１０６、２１０８のしきい値Ｖthを上
回ると、ＴＦＴ２１０６、２１０８がＯＮする（図２１（Ｂ）
）。その後、ＴＦＴ２１０９がＯＦＦすると、容量手段２１１０に貯まった電荷が移動し
、その両電極間の電圧がＶthに等しくなるところに収束する。ＴＦＴ２１０６は、ゲート
長Ｌを小さく、かつチャネル幅Ｗを大きくしてあるので、この動作は迅速に行われる。
画素が発光する際には、映像信号に、容量手段２１１０に保持されたしきい値を上乗せ
した電位がＴＦＴ２１０６、２１０８のゲート電極に与えられ、図２１（Ｃ）に示すよう
に、ＥＬ素子２１１２に電流が流れて発光する。
以上のような手順により、しきい値の保持動作を高速に行うことが出来る。本実施例に
示した構成において、容量手段２１１０は、ＴＦＴ２１０６、２１０８のしきい値を保持
する。ＴＦＴ２１０６、２１０８のしきい値にばらつきが生じた場合、ＥＬ素子２１１２
への電流経路には、ＴＦＴ２１０８のみが配置されているため、ＴＦＴ２１０８が正常に
ＯＦＦしなければ、ＥＬ素子２１１２が発光してしまうので、この２つのＴＦＴは、その
特性にばらつきが出ないよう、近接配置しておくのが望ましい。
本実施例にて示した構成は、他の実施例と併せての適用も可能である。
時間階調方式などでは、特に消去期間等を設ける場合があるため、本実施例においては
、消去用ＴＦＴを追加し、消去期間を設けるための構成について説明する。
図２２（Ａ）〜（Ｃ）に、消去用ＴＦＴの配置例を示す。消去用ＴＦＴ（第６のＴＦＴ
）２２０２は、消去用ゲート信号線（第４のゲート信号線）２２０１によって制御される
。図２２（Ａ）の場合、消去用ＴＦＴ２２０２は、ＴＦＴ２１０８のゲート電極と、電流
供給線２１１３との間に配置している。消去用ＴＦＴ２２０２がＯＮすると、ＴＦＴ２１
０８のゲート・ソース間電圧が０となってＯＦＦし、電流が停止する。図２２（Ｂ）の場
合は、容量手段２１１１の両電極間に配置し、容量手段２１１１に保持されている電荷を
解放することによってＴＦＴ２１０８がＯＦＦするようにしている。図２２（Ｃ）の場合
は、電流供給線２１１３−ＴＦＴ２１０８−ＥＬ素子２１１２間に直接消去用ＴＦＴ２２
０２を配置して、電流を遮断する方法をとる。ここで、消去用ＴＦＴ２２０２の配置に関
しては、ＥＬ素子２１１２への電流供給をカット出来る場所ならばいかなる場所に配置し
ても構わない。具体的には、図２２（Ｃ）においては、消去用ＴＦＴ２２０２は、電流供
給線２１１３と、ＴＦＴ２１０８との間に配置されているが、ＴＦＴ２１０８と、ＥＬ素
子２１１２との間などでも良い。
図２３に示す構成では、ゲート長Ｌを小さく、チャネル幅Ｗを大きくしたＴＦＴ２３０
６と、ゲート長Ｌを大きくしたＴＦＴ２３０８とを直列に用いてＥＬ素子２３１２への電
流経路としている。この方法によると、仮にＴＦＴ２３０６とＴＦＴ２３０８とでしきい
値がばらついた場合にも、いずれか一方が確実にＯＦＦしていればＥＬ素子２３１２へは
電流が流れない。さらに、ＴＦＴ２３０８のゲート長Ｌを大きくすることによって、飽和
領域で動作させ、ゲート・ソース間電圧が少々変動しても、ＥＬ素子２３１２に流れる電
流値に変動が生じないようにすることが出来る。また、本実施例の構成によると、しきい
値の保存は、ゲート長Ｌの小さいＴＦＴ２３０６を用いて高速に電荷量の収束を行い、発
光時には、ＴＦＴ２３０６、２３０８をダブルゲートＴＦＴとして用いる。この構成は、
同発明者により、特願２００１−２９０２８７号、特願２００１−３０４６４３号にて出
願されている技術を適用したものである。
本明細書ではＣＭＯＳ回路で構成される駆動回路と、スイッチング用ＴＦＴ及び駆動用
ＴＦＴを有する画素部とが同一基板上に形成された基板を便宜上アクティブマトリクス基
板と呼ぶ。そして本実施例では前記アクティブマトリクス基板の作製工程について図１３
、図１４を用いて説明する。
基板５０００は、石英基板、シリコン基板、金属基板又はステンレス基板の表面に絶縁
膜を形成したものを用いる。また本作製工程の処理温度に耐えうる耐熱性を有するプラス
チック基板を用いても良い。本実施例ではバリウムホウケイ酸ガラス、アルミノホウケイ
酸ガラス等のガラスからなる基板５０００を用いた。
次いで、基板５０００上に酸化珪素膜、窒化珪素膜又は酸化窒化珪素膜などの絶縁膜か
ら成る下地膜５００１を形成する。本実施例の下地膜５００１は２層構造で形成したが、
前記絶縁膜の単層構造又は前記絶縁膜を２層以上積層させた構造であっても良い。
本実施例では、下地膜５００１の１層目として、プラズマＣＶＤ法を用いて、ＳｉＨ4
、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される窒化酸化珪素膜５００１ａを１０〜２０
０nm（好ましくは５０〜１００nm）の厚さに形成する。本実施例では、窒化酸化珪素膜５
００１ａを５０nmの厚さに形成した。次いで下地膜５００１の２層目として、プラズマＣ
ＶＤ法を用いて、ＳｉＨ4及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜５００１
ｂを５０〜２００nm（好ましくは１００〜１５０nm）の厚さに形成する。本実施例では、
酸化窒化珪素膜５００１ｂを１００nmの厚さに形成した。
続いて、下地膜５００１上に半導体層５００２〜５００５を形成する。半導体層５００
２〜５００５は公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により２
５〜８０nm（好ましくは３０〜６０nm）の厚さで半導体膜を成膜する。次いで前記半導体
膜を公知の結晶化法（レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶
化法、結晶化を助長する金属元素を用いる熱結晶化法等）を用いて結晶化させる。そして
、得られた結晶質半導体膜を所望の形状にパターニングして半導体層５００２〜５００５
を形成する。なお前記半導体膜としては、非晶質半導体膜、微結晶半導体膜、結晶質半導
体膜、又は非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜などを用
いても良い。
本実施例では、プラズマＣＶＤ法を用いて、膜厚５５nmの非晶質珪素膜を成膜した。そ
して、ニッケルを含む溶液を非晶質珪素膜上に保持させ、この非晶質珪素膜に脱水素化（
５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行って結晶質珪素膜を
形成した。その後、フォトリソグラフィ法を用いたパターニング処理によって半導体層５
００２〜５００５を形成した。
なおレーザ結晶化法で結晶質半導体膜を作製する場合のレーザは、連続発振またはパル
ス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシ
マレーザ、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレー
ザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いることができる。また後者の固体レ
ーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされた
ＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザを用いることができる。
当該レーザの基本波はドーピングする材料によって異なり、１μm前後の基本波を有する
レーザ光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ること
ができる。なお非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振
が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。
代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第
３高調波（３５５nm）を適用する。
また出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光は、非線形光学素
子により高調波に変換する。さらに、共振器の中にＹＶＯ4結晶と非線形光学素子を入れ
て、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状ま
たは楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は
０．０１〜１００MW／cm2程度（好ましくは０．１〜１０MW／cm2）が必要である。そして
、１０〜２０００cm／s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照
射する。
また上記のレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学
系で線状に集光して、半導体膜に照射すると良い。結晶化の条件は適宜設定されるが、エ
キシマレーザを用いる場合はパルス発振周波数３００Hzとし、レーザーエネルギー密度を
１００〜７００mJ/cm2(代表的には２００〜３００mJ/cm2)とすると良い。またＹＡＧレー
ザを用いる場合には、その第２高調波を用いてパルス発振周波数１〜３００Hzとし、レー
ザーエネルギー密度を３００〜１０００mJ/cm2(代表的には３５０〜５００mJ/cm2)とする
と良い。そして幅１００〜１０００μm（好ましくは幅４００μm）で線状に集光したレー
ザ光を基板全面に渡って照射し、このときの線状ビームの重ね合わせ率（オーバーラップ
率）を５０〜９８％として行っても良い。
しかしながら本実施例では、結晶化を助長する金属元素を用いて非晶質珪素膜の結晶化
を行ったため、前記金属元素が結晶質珪素膜中に残留している。そのため、前記結晶質珪
素膜上に５０〜１００nmの非晶質珪素膜を形成し、加熱処理（ＲＴＡ法やファーネスアニ
ール炉を用いた熱アニール等）を行って、該非晶質珪素膜中に前記金属元素を拡散させ、
前記非晶質珪素膜は加熱処理後にエッチングを行って除去する。その結果、前記結晶質珪
素膜中の金属元素の含有量を低減または除去することができる。
なお半導体層５００２〜５００５を形成した後、ＴＦＴのしきい値を制御するために微
量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
次いで、半導体層５００２〜５００５を覆うゲート絶縁膜５００６を形成する。ゲート
絶縁膜５００６はプラズマＣＶＤ法やスパッタ法を用いて、膜厚を４０〜１５０nmとして
珪素を含む絶縁膜で形成する。本実施例では、ゲート絶縁膜５００６としてプラズマＣＶ
Ｄ法により酸化窒化珪素膜を１１５nmの厚さに形成した。勿論、ゲート絶縁膜５００６は
酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造と
して用いても良い。
なおゲート絶縁膜５００６として酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴ
ＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３０
０〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて
形成しても良い。上記の工程により作製される酸化珪素膜は、その後４００〜５００℃の
熱アニールによって、ゲート絶縁膜５００６として良好な特性を得ることができる。
次いで、ゲート絶縁膜５００６上に膜厚２０〜１００nmの第１の導電膜５００７と、膜
厚１００〜４００nmの第２の導電膜５００８とを積層形成する。本実施例では、膜厚３０
nmのＴａＮ膜からなる第１の導電膜５００７と、膜厚３７０nmのＷ膜からなる第２の導電
膜５００８を積層形成した。（図１３（Ａ））
本実施例では、第１の導電膜５００７であるＴａＮ膜はスパッタ法で形成し、Ｔａのタ
ーゲットを用いて、窒素を含む雰囲気内でスパッタ法で形成した。また第２の導電膜５０
０８であるＷ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タ
ングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲー
ト電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩcm以
下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができ
るが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従
って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッ
タ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成
することにより、抵抗率９〜２０μΩcmを実現することができた。
なお本実施例では、第１の導電膜５００７をＴａＮ膜、第２の導電膜５００８をＷ膜と
したが、第１の導電膜５００７及び第２の導電膜５００８を構成する材料は特に限定され
ない。第１の導電膜５００７及び第２の導電膜５００８は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ
、Ｃｕ、Ｃｒ、Ｎｄから選択された元素、または前記元素を主成分とする合金材料若しく
は化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素
膜に代表される半導体膜やＡｇＰｄＣｕ合金で形成してもよい。
次いで、フォトリソグラフィ法を用いてレジストからなるマスク５００９を形成し、電
極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第
１及び第２のエッチング条件で行う。（図１３（Ｂ））
本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘
導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用
い、それぞれのガス流量比を２５：２５：１０sccmとし、１．０Paの圧力でコイル型の電
極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成してエッチングを
行った。基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６MHz）電力を投入し、
実質的に負の自己バイアス電圧を印加した。そしてこの第１のエッチング条件によりＷ膜
をエッチングして第１の導電層５００７の端部をテーパー形状とした。
続いて、レジストからなるマスク５００９を除去せずに第２のエッチング条件に変更し
、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０：３０（sccm
）とし、１．０Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投
入してプラズマを生成して１５秒程度のエッチングを行った。基板側（試料ステージ）に
も２０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加
した。第２のエッチング条件では第１の導電層５００７及び第２の導電層５００８とも同
程度にエッチングを行った。なお、ゲート絶縁膜５００６上に残渣を残すことなくエッチ
ングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
上記の第１のエッチング処理では、レジストからなるマスクの形状を適したものとする
ことにより、基板側に印加するバイアス電圧の効果により第１の導電層５００７及び第２
の導電層５００８の端部がテーパー形状となる。こうして、第１のエッチング処理により
第１の導電層５００７と第２の導電層５００８から成る第１の形状の導電層５０１０〜５
０１４を形成した。ゲート絶縁膜５００６においては、第１の形状の導電層５０１０〜５
０１４で覆われない領域が２０〜５０nm程度エッチングされたため、膜厚が薄くなった領
域が形成された。
次いで、レジストからなるマスク５００９を除去せずに第２のエッチング処理を行う。
（図１３（Ｃ））第２のエッチング処理では、エッチングガスにＳＦ6とＣｌ2とＯ2を用
い、それぞれのガス流量比を２４：１２：２４（ｓｃｃｍ）とし、１．３Ｐａの圧力でコ
イル側の電力に７００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成して２５秒程
度のエッチングを行った。基板側（試料ステージ）にも１０WのＲＦ（13.56MHz）電力を
投入し、実質的に負の自己バイアス電圧を印加した。こうして、Ｗ膜を選択的にエッチン
グして、第２の形状の導電層５０１５〜５０１９を形成した。このとき、第１の導電層５
０１５ａ〜５０１８ａは、ほとんどエッチングされない。
そして、レジストからなるマスク５００９を除去せずに第１のドーピング処理を行い、
半導体層５００２〜５００５にＮ型を付与する不純物元素を低濃度に添加する。第１のド
ーピング処理はイオンドープ法又はイオン注入法で行えば良い。イオンドープ法の条件は
ドーズ量を１×１０13〜５×１０14atoms/cm2とし、加速電圧を４０〜８０keVとして行う
。本実施例ではドーズ量を５．０×１０13atoms/cm2とし、加速電圧を５０keVとして行っ
た。Ｎ型を付与する不純物元素としては、１５族に属する元素を用いれば良く、代表的に
はリン（Ｐ）又は砒素（Ａｓ）を用いられるが、本実施例ではリン（Ｐ）を用いた。この
場合、第２の形状の導電層５０１５〜５０１９がＮ型を付与する不純物元素に対するマス
クとなって、自己整合的に第１の不純物領域（Ｎ--領域）５０２０〜５０２３を形成した
。そして第１の不純物領域５０２０〜５０２３には１×１０18〜１×１０20atoms/cm3の
濃度範囲でＮ型を付与する不純物元素が添加された。
続いてレジストからなるマスク５００９を除去した後、新たにレジストからなるマスク
５０２４を形成して、第１のドーピング処理よりも高い加速電圧で第２のドーピング処理
を行う。イオンドープ法の条件はドーズ量を１×１０13〜３×１０15atoms/cm2とし、加
速電圧を６０〜１２０keVとして行う。本実施例では、ドーズ量を３．０×１０15atoms/c
m2とし、加速電圧を６５keVとして行った。第２のドーピング処理は第２の導電層５０１
５ｂ〜５０１８ｂを不純物元素に対するマスクとして用い、第１の導電層５０１５ａ〜５
０１８ａのテーパー部の下方の半導体層に不純物元素が添加されるようにドーピングを行
う。
上記の第２のドーピング処理を行った結果、第１の導電層と重なる第２の不純物領域（
Ｎ−領域、Lov領域）５０２６には１×１０18〜５×１０19atoms/cm3の濃度範囲でN型を
付与する不純物元素を添加された。また第３の不純物領域（Ｎ＋領域）５０２５、５０２
８には１×１０19〜５×１０21atoms/cm3の濃度範囲でN型を付与する不純物元素を添加さ
れた。また、第１、第２のドーピング処理を行った後、半導体層５００２〜５００５にお
いて、不純物元素が全く添加されない領域又は微量の不純物元素が添加された領域が形成
された。本実施例では、不純物元素が全く添加されない領域又は微量の不純物元素が添加
された領域をチャネル領域５０２７、５０３０とよぶ。また前記第１のドーピング処理に
より形成された第１の不純物領域（Ｎ--領域）５０２０〜５０２３のうち、第２のドーピ
ング処理においてレジスト５０２４で覆われていた領域が存在するが、本実施例では、引
き続き第１の不純物領域（Ｎ--領域、LDD領域）５０２９とよぶ。（図１３（Ｄ））
なお本実施例では、第２のドーピング処理のみにより、第２の不純物領域（Ｎ−領域）
５０２６及び第３の不純物領域（Ｎ＋領域）５０２５、５０２８を形成したが、これに限
定されない。ドーピング処理を行う条件を適宜変えて、複数回のドーピング処理で形成し
ても良い。
次いで図１４（Ａ）に示すように、レジストからなるマスク５０２４を除去した後、新
たにレジストからなるマスク５０３１を形成する。その後、第３のドーピング処理を行う
。第３のドーピング処理により、Ｐチャネル型ＴＦＴの活性層となる半導体層に、前記第
１の導電型とは逆の導電型を付与する不純物元素が添加された第４の不純物領域（Ｐ＋領
域）５０３２、５０３４及び第５の不純物領域（Ｐ−領域）５０３３、５０３５を形成す
る。
第３のドーピング処理では、第２の導電層５０１６ｂ、５０１８ｂを不純物元素に対す
るマスクとして用いる。こうして、Ｐ型を付与する不純物元素を添加し、自己整合的に第
４の不純物領域（Ｐ＋領域）５０３２、５０３４及び第５の不純物領域（Ｐ−領域）５０
３３、５０３５を形成する。
本実施例では、第４の不純物領域５０３２、５０３４及び第５の不純物領域５０３３、
５０３５はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。イオンドープ法の条
件としては、ドーズ量を１×１０16atoms/cm2とし、加速電圧を８０keVとした。
なお、第３のドーピング処理の際には、Ｎチャネル型ＴＦＴを形成する半導体層はレジ
ストからなるマスク５０３１によって覆われている。
ここで、第１及び２のドーピング処理によって、第４の不純物領域（Ｐ＋領域）５０３
２、５０３４及び第５の不純物領域（Ｐ−領域）５０３３、５０３５にはそれぞれ異なる
濃度でリンが添加されている。しかし、第４の不純物領域（Ｐ＋領域）５０３２、５０３
４及び第５の不純物領域（Ｐ−領域）５０３３、５０３５のいずれの領域においても、第
３のドーピング処理によって、Ｐ型を付与する不純物元素の濃度が１×１０19〜５×１０
21atoms/cm3となるようにドーピング処理される。こうして、第４の不純物領域（Ｐ＋領
域）５０３２、５０３４及び第５の不純物領域（Ｐ−領域）５０３３、５０３５は、Ｐチ
ャネル型ＴＦＴのソース領域およびドレイン領域として問題なく機能する。
なお本実施例では、第３のドーピング処理のみにより、第４の不純物領域（Ｐ＋領域）
５０３２、５０３４及び第５の不純物領域（Ｐ−領域）５０３３、５０３５を形成したが
、これに限定されない。ドーピング処理を行う条件を適宜変えて、複数回のドーピング処
理で形成しても良い。
次いで図１４（Ｂ）に示すように、レジストからなるマスク５０３１を除去して第１の
層間絶縁膜５０３６を形成する。この第１の層間絶縁膜５０３６としては、プラズマＣＶ
Ｄ法またはスパッタ法を用い、厚さを１００〜２００nmとして珪素を含む絶縁膜で形成す
る。本実施例では、プラズマＣＶＤ法により膜厚１００nmの酸化窒化珪素膜を形成した。
勿論、第１の層間絶縁膜５０３６は酸化窒化珪素膜に限定されるものでなく、他の珪素を
含む絶縁膜を単層または積層構造として用いても良い。
次いで、図１４（Ｃ）に示すように、加熱処理（熱処理）を行って、半導体層の結晶性
の回復、半導体層に添加された不純物元素の活性化を行う。この加熱処理はファーネスア
ニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ppm以下、
好ましくは０．１ppm以下の窒素雰囲気中で４００〜７００℃で行えばよく、本実施例で
は４１０℃、１時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザ
アニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
また、第１の層間絶縁膜５０３６を形成する前に加熱処理を行っても良い。ただし、第
１の導電層５０１５ａ〜５０１９ａ及び、第２の導電層５０１５ｂ〜５０１９ｂを構成す
る材料が熱に弱い場合には、本実施例のように配線等を保護するため第１の層間絶縁膜５
０３６（珪素を主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で熱処理を行うこ
とが好ましい。
上記の様に、第１の層間絶縁膜５０３６（珪素を主成分とする絶縁膜、例えば窒化珪素
膜）を形成した後に熱処理することにより、活性化処理と同時に、半導体層の水素化も行
うことができる。水素化の工程では、第１の層間絶縁膜５０３６に含まれる水素により半
導体層のダングリングボンドが終端される。
なお、活性化処理のための加熱処理とは別に、水素化のための加熱処理を行っても良い
。
ここで、第１の層間絶縁膜５０３６の存在に関係なく、半導体層を水素化することもで
きる。水素化の他の手段として、プラズマにより励起された水素を用いる手段（プラズマ
水素化）や、３〜１００％の水素を含む雰囲気中において、３００〜４５０℃で１〜１２
時間の加熱処理を行う手段でも良い。
次いで、第１の層間絶縁膜５０３６上に、第２の層間絶縁膜５０３７を形成する。第２
の層間絶縁膜５０３７としては、無機絶縁膜を用いることができる。例えば、ＣＶＤ法に
よって形成された酸化珪素膜や、ＳＯＧ（Spin On Glass）法によって塗布された酸化珪
素膜等を用いることができる。また、第２の層間絶縁膜５０３７として、有機絶縁膜を用
いることができる。例えば、ポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、
アクリル等の膜を用いることができる。また、アクリル膜と酸化珪素膜の積層構造を用い
ても良い。
本実施例では、膜厚１.６μmのアクリル膜を形成した。第２の層間絶縁膜５０３７によ
って、基板上５０００に形成されたＴＦＴによる凹凸を緩和し、平坦化することができる
。特に、第２の層間絶縁膜５０３７は平坦化の意味合いが強いので、平坦性に優れた膜が
好ましい。
次いで、ドライエッチングまたはウエットエッチングを用い、第２の層間絶縁膜５０３
７、第１の層間絶縁膜５０３６、およびゲート絶縁膜５００６をエッチングし、第３の不
純物領域５０２５、５０２８、第４の不純物領域５０３２、５０３４に達するコンタクト
ホールを形成する。
次いで、透明導電膜からなる画素電極５０３８を形成する。透明導電膜としては、酸化
インジウムと酸化スズの化合物（Indium Tin Oxide：ＩＴＯ）、酸化インジウムと酸化亜
鉛の化合物、酸化亜鉛、酸化スズ、酸化インジウム等を用いることができる。また、前記
透明導電膜にガリウムを添加したものを用いてもよい。画素電極がＥＬ素子の陽極に相当
する。
本実施例では、ＩＴＯを１１０nm厚さで成膜、その後パターニングし、画素電極５０３
８形成した。
次いで、各不純物領域とそれぞれ電気的に接続される配線５０３９〜５０４５を形成す
る。なお本実施例では、配線５０３９〜５０４５は、膜厚１００nmのＴｉ膜と、膜厚３５
０nmのＡｌ膜と、膜厚１００nmのＴｉ膜との積層膜をスパッタ法で連続形成し、所望の形
状にパターニングして形成する。
もちろん、三層構造に限らず、単層構造でもよいし、二層構造でもよいし、四層以上の
積層構造にしてもよい。また配線の材料としては、ＡｌとＴｉに限らず、他の導電膜を用
いても良い。例えば、ＴａＮ膜上にＡｌやＣｕを形成し、さらにＴｉ膜を形成した積層膜
をパターニングして配線を形成してもよい。
こうして、画素部のＮチャネル型ＴＦＴのソース領域またはドレイン領域の一方は、配
線５０４２によってソース信号線（５０１９ａと５０１９ｂの積層）と電気的に接続され
、もう一方は、配線５０４３によって画素部のＰチャネル型ＴＦＴのゲート電極と電気的
に接続される。また、画素部のＰチャネル型ＴＦＴのソース領域またはドレイン領域の一
方は、配線５０４４によって画素電極５０３８と電気的に接続されている。ここで、画素
電極５０３８上の一部と、配線５０４４の一部を重ねて形成することによって、配線５０
４４と画素電極５０３８の電気的接続をとっている。
以上の工程により図１４（Ｄ）に示すように、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦ
ＴからなるＣＭＯＳ回路を有する駆動回路部と、スイッチング用ＴＦＴ、駆動用ＴＦＴと
を有する画素部を同一基板上に形成することができる。
駆動回路部のＮチャネル型ＴＦＴは、ゲート電極の一部を構成する第１の導電層５０１
５ａと重なる低濃度不純物領域５０２６（Ｌov領域）、ソース領域またはドレイン領域と
して機能する高濃度不純物領域５０２５とを有している。このＮチャネル型ＴＦＴと配線
５０４０で接続されＣＭＯＳ回路を形成するＰチャネル型ＴＦＴは、ゲート電極の一部を
構成する第１の導電層５０１６ａと重なる低濃度不純物領域５０３３（Ｌov領域）、ソー
ス領域またはドレイン領域として機能する高濃度不純物領域５０３２とを有している。
画素部において、Ｎチャネル型のスイッチング用ＴＦＴは、ゲート電極の外側に形成さ
れる低濃度不純物領域５０２９（Ｌoff領域）、ソース領域またはドレイン領域として機
能する高濃度不純物領域５０２８とを有している。また画素部において、Ｐチャネル型の
駆動用ＴＦＴは、ゲート電極の一部を構成する第１の導電層５０１８ａと重なる低濃度不
純物領域５０３５（Ｌov領域）、ソース領域またはドレイン領域として機能する高濃度不
純物領域５０３４とを有している。
次いで、第３の層間絶縁膜５０４６を形成する。第３の層間絶縁膜としては、無機絶縁
膜や有機絶縁膜を用いることができる。無機絶縁膜としては、ＣＶＤ法によって形成され
た酸化珪素膜や、ＳＯＧ（Spin On Glass）法によって塗布された酸化珪素膜等を用いる
ことができる。また、有機絶縁膜としては、アクリル樹脂膜等を用いることができる。
第２の層間絶縁膜５０３７と第３の層間絶縁膜５０４６の組み合わせの例を以下に挙げ
る。
第２の層間絶縁膜５０３７として、プラズマＣＶＤ法によって形成した酸化珪素膜を用
い、第３の層間絶縁膜５０４６としてもプラズマＣＶＤ法によって形成した酸化珪素膜を
用いる組み合わせがある。また、第２の層間絶縁膜５０３７として、ＳＯＧ法によって形
成した酸化珪素膜を用い、第３の層間絶縁膜５０４６としてもＳＯＧ法によって形成した
酸化珪素膜を用いる組み合わせがある。また、第２の層間絶縁膜５０３７として、ＳＯＧ
法によって形成した酸化珪素膜とプラズマＣＶＤ法によって形成した酸化珪素膜の積層膜
を用い、第３の層間絶縁膜５０４６としてプラズマＣＶＤ法によって形成した酸化珪素膜
を用いる組み合わせがある。また、第２の層間絶縁膜５０３７として、アクリルを用い、
第３の層間絶縁膜５０４６としてもアクリルを用いる組み合わせがある。また、第２の層
間絶縁膜５０３７として、アクリルとプラズマＣＶＤ法によって形成した酸化珪素膜の積
層膜を用い、第３の層間絶縁膜５０４６としてプラズマＣＶＤ法によって形成した酸化珪
素膜を用いる組み合わせがある。また、第２の層間絶縁膜５０３７として、プラズマＣＶ
Ｄ法によって形成した酸化珪素膜を用い、第３の層間絶縁膜５０４６としてアクリルを用
いる組み合わせがある。
第３の層間絶縁膜５０４６の画素電極５０４７に対応する位置に開口部を形成する。第
３の層間絶縁膜は、バンクとして機能する。開口部を形成する際、ウエットエッチング法
を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分にな
だらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまうため、注意が必
要である。
第３の層間絶縁膜５０４６中に、カーボン粒子や金属粒子を添加し、抵抗率を下げ、静
電気の発生を抑制してもよい。この際、抵抗率は、１×１０6〜１×１０12Ωm（好ましく
は、１×１０8〜１×１０10Ωm）となるように、カーボン粒子や金属粒子の添加量を調節
すればよい。
次いで、第３の層間絶縁膜５０４６の開口部において露出している画素電極５０３８上
に、ＥＬ層５０４７を形成する。
ＥＬ層５０４７としては、公知の有機発光材料や無機発光材料を用いることができる。
有機発光材料としては、低分子系有機発光材料、高分子系有機発光材料、中分子系有機
材料を自由に用いることができる。なお、本明細書中においては、中分子系有機発光材料
とは、昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０μm以
下の有機発光材料を示すものとする。
ＥＬ層５０４７は通常、積層構造である。代表的には、コダック・イーストマン・カン
パニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げら
れる。また他にも、陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔
注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発
光層に対して蛍光性色素等をドーピングしても良い。
本実施例では蒸着法により低分子系有機発光材料を用いてＥＬ層５０４７を形成してい
る。具体的には、正孔注入層として２０nm厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、
その上に発光層として７０nm厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3
）膜を設けた積層構造としている。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１
といった蛍光色素を添加することで発光色を制御することができる。
なお、図１４（Ｄ）では一画素しか図示していないが、複数の色、例えば、Ｒ（赤）、
Ｇ（緑）、Ｂ（青）の各色に対応したＥＬ層５０４７を作り分ける構成とすることができ
る。
また、高分子系有機発光材料を用いる例として、正孔注入層として２０nmのポリチオフ
ェン（ＰＥＤＯＴ）膜をスピン塗布法により設け、その上に発光層として１００nm程度の
パラフェニレンビニレン（ＰＰＶ）膜を設けた積層構造によってＥＬ層５０４７を構成し
ても良い。なお、ＰＰＶのπ共役系高分子を用いると、赤色から青色まで発光波長を選択
できる。また、電子輸送層や電子注入層として炭化珪素等の無機材料を用いることも可能
である。
なお、ＥＬ層５０４７は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層
等が、明確に区別された積層構造を有するものに限定されない。つまり、ＥＬ層５０４７
は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を構成する材料が、混
合した層を有する構造であってもよい。
例えば、電子輸送層を構成する材料（以下、電子輸送材料と表記する）と、発光層を構
成する材料（以下、発光材料と表記する）とによって構成される混合層を、電子輸送層と
発光層との間に有する構造のＥＬ層５０４７であってもよい。
次に、ＥＬ層５０４７の上には導電膜からなる画素電極５０４８が設けられる。本実施
例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。
勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）を用いても良い。画素電極５０
４８がＥＬ素子の陰極に相当する。陰極材料としては、周期表の１族もしくは２族に属す
る元素からなる導電膜もしくはそれらの元素を添加した導電膜を自由に用いることができ
る。
画素電極５０４８まで形成された時点でＥＬ素子が完成する。なお、ＥＬ素子とは、画
素電極（陽極）５０３８、ＥＬ層５０４７及び画素電極（陰極）５０４８で形成された素
子を指す。
ＥＬ素子を完全に覆うようにしてパッシベーション膜５０４９を設けることは有効であ
る。パッシベーション膜５０４９としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜
を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いることができる
。
カバレッジの良い膜をパッシベーション膜５０４９として用いることが好ましく、炭素
膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜
は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低いＥＬ層５０４７
の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効
果が高く、ＥＬ層５０４７の酸化を抑制することが可能である。そのため、ＥＬ層５０４
７が酸化するといった問題を防止できる。
なお、第３の層間絶縁膜５０４６を形成した後、パッシベーション膜５０４９を形成す
るまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大
気解放せずに連続的に処理することは有効である。
なお、実際には図１４（Ｄ）の状態まで完成したら、さらに外気に曝されないように、
気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィ
ルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際
、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム
）を配置したりするとＥＬ素子の信頼性が向上する。
また、パッケージング等の処理により気密性を高めたら、基板５０００上に形成された
素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ（フレキ
シブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。
また、本実施例で示す工程に従えば、半導体装置の作製に必要なフォトマスクの数を抑
えることが出来る。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄
与することが出来る。
本実施例では、実施例１１に示した構成とは異なる構成のアクティブマトリクス基板の
作製工程について図１５を用いて説明する。
なお、図１５（Ａ）までの工程は、実施例１１において、図１３（Ａ）〜（Ｄ）、図１
４（Ａ）に示した工程と同様である。ただし、画素部を構成する駆動用ＴＦＴは、ゲート
電極の外側に形成される低濃度不純物領域（Ｌoff領域）を有する、Ｎチャネル型のＴＦ
Ｔである点が異なる。この駆動用ＴＦＴにおいては、実施例９に示したように、レジスト
によるマスクを用いて、ゲート電極の外側に低濃度不純物領域（Ｌoff領域）を形成すれ
ば良い。
図１３及び図１４と同じ部分は同じ符号を用いて示し、説明は省略する。
図１５（Ａ）に示すように、第１の層間絶縁膜５１０１を形成する。この第１の層間絶
縁膜５１０１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２０
０nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１
００nmの酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜５１０１は酸化窒化珪素膜
に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良
い。
次いで、図１５（Ｂ）に示すように、加熱処理（熱処理）を行って、半導体層の結晶性
の回復、半導体層に添加された不純物元素の活性化を行う。この加熱処理はファーネスア
ニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ppm以下、
好ましくは０．１ppm以下の窒素雰囲気中で４００〜７００℃で行えばよく、本実施例で
は４１０℃、１時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザ
アニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
また、第１の層間絶縁膜５１０１を形成する前に加熱処理を行っても良い。ただし、第
１の導電層５０１５ａ〜５０１９ａ及び、第２の導電層５０１５ｂ〜５０１９ｂが熱に弱
い場合には、本実施例のように配線等を保護するため第１の層間絶縁膜５１０１（珪素を
主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で熱処理を行うことが好ましい。
上記の様に、第１の層間絶縁膜５１０１（珪素を主成分とする絶縁膜、例えば窒化珪素
膜）を形成した後に熱処理することにより、活性化処理と同時に、半導体層の水素化も行
うことができる。水素化の工程では、第１の層間絶縁膜５１０１に含まれる水素により半
導体層のダングリングボンドが終端される。
なお、活性化処理のための加熱処理とは別に、水素化のための加熱処理を行っても良い
。
ここで、第１の層間絶縁膜５１０１の存在に関係なく、半導体層を水素化することもで
きる。水素化の他の手段として、プラズマにより励起された水素を用いる手段（プラズマ
水素化）や、３〜１００％の水素を含む雰囲気中において、３００〜４５０℃で１〜１２
時間の加熱処理を行う手段でも良い。
以上の工程により、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴからなるＣＭＯＳ回路を
有する駆動回路部と、スイッチング用ＴＦＴ、駆動用ＴＦＴとを有する画素部を同一基板
上に形成することができる。
次いで、第１の層間絶縁膜５１０１上に、第２の層間絶縁膜５１０２を形成する。第２
の層間絶縁膜５１０２としては、無機絶縁膜を用いることができる。例えば、ＣＶＤ法に
よって形成された酸化珪素膜や、ＳＯＧ（Spin On Glass）法によって塗布された酸化珪
素膜等を用いることができる。また、第２の層間絶縁膜５１０２として、有機絶縁膜を用
いることができる。例えば、ポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、
アクリル等の膜を用いることができる。また、アクリル膜と酸化珪素膜の積層構造を用い
ても良い。
次いで、ドライエッチングまたはウエットエッチングを用い、第１の層間絶縁膜５１０
１、第２の層間絶縁膜５１０２及びゲート絶縁膜５００６をエッチングし、駆動回路部及
び画素部を構成する各ＴＦＴの不純物領域（第３の不純物領域（Ｎ＋領域）及び第４の不
純物領域（Ｐ＋領域））に達するコンタクトホールを形成する。
次いで、各不純物領域とそれぞれ電気的に接続される配線５１０３〜５１０９を形成す
る。なお本実施例では、配線５１０３〜５１０９は、膜厚１００nmのＴｉ膜と、膜厚３５
０nmのＡｌ膜と、膜厚１００nmのＴｉ膜との積層膜をスパッタ法で連続形成し、所望の形
状にパターニングして形成する。
もちろん、三層構造に限らず、単層構造でもよいし、二層構造でもよいし、四層以上の
積層構造にしてもよい。また配線の材料としては、ＡｌとＴｉに限らず、他の導電膜を用
いても良い。例えば、ＴａＮ膜上にＡｌやＣｕを形成し、さらにＴｉ膜を形成した積層膜
をパターニングして配線を形成してもよい。
画素部のスイッチング用ＴＦＴのソース領域またはドレイン領域の一方は、配線５１０
６によってソース配線（５０１９ａと５０１９ｂの積層）と電気的に接続され、もう一方
は、配線５１０７によって画素部の駆動用ＴＦＴのゲート電極と電気的に接続される。
次いで図１５（Ｃ）に示すように、第３の層間絶縁膜５１１０を形成する。第３の層間
絶縁膜５１１０としては、無機絶縁膜や有機絶縁膜を用いることができる。無機絶縁膜と
しては、ＣＶＤ法によって形成された酸化珪素膜や、ＳＯＧ（Spin On Glass）法によっ
て塗布された酸化珪素膜等を用いることができる。また、有機絶縁膜としては、アクリル
樹脂膜等を用いることができる。
第３の層間絶縁膜５１１０によって、基板上５０００に形成されたＴＦＴによる凹凸を
緩和し、平坦化することができる。特に、第３の層間絶縁膜５１１０は平坦化の意味合い
が強いので、平坦性に優れた膜が好ましい。
次いで、ドライエッチングまたはウエットエッチングを用い、第３の層間絶縁膜５１１
０に、配線５１０８に達するコンタクトホールを形成する。
次いで、導電膜をパターニングして画素電極５１１１を形成する。本実施例の場合、導
電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜（マグ
ネシウムと銀との合金膜）を用いても良い。画素電極５１１１がＥＬ素子の陰極に相当す
る。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくは
それらの元素を添加した導電膜を自由に用いることができる。
画素電極５１１１は、第３の層間絶縁膜５１１０に形成されたコンタクトホールによっ
て、配線５１０８と電気的な接続がとられる。こうして、画素電極５１１１は、駆動用Ｔ
ＦＴのソース領域またはドレイン領域の一方と、電気的に接続される。
次いで図１５（Ｄ）に示すように、各画素間のＥＬ層を塗り分けるために、土手５１１
２を形成する。土手５１１２としては、無機絶縁膜や有機絶縁膜を用いて形成する。無機
絶縁膜としては、ＣＶＤ法によって形成された酸化珪素膜や、ＳＯＧ法によって塗布され
た酸化珪素膜等を用いることができる。また、有機絶縁膜としては、アクリル樹脂膜等を
用いることができる。
ここで、土手５１１２を形成する際、ウエットエッチング法を用いることで容易にテー
パー形状の側壁とすることが出来る。土手５１１２の側壁が十分になだらかでないと段差
に起因するＥＬ層の劣化が顕著な問題となってしまうため、注意が必要である。
なお、画素電極５１１１と配線５１０８を電気的に接続する際に、第３の層間絶縁膜５
１１０に形成したコンタクトホールの部分にも、土手５１１２を形成する。こうして、コ
ンタクトホール部分の凹凸による、画素電極の凹凸を土手５１１２によって埋めることに
より、段差に起因するＥＬ層の劣化を防いでいる。
第３の層間絶縁膜５１１０と土手５１１２の組み合わせの例を以下に挙げる。
第３の層間絶縁膜５１１０として、プラズマＣＶＤ法によって形成した酸化珪素膜を用
い、土手５１１２としてもプラズマＣＶＤ法によって形成した酸化珪素膜を用いる組み合
わせがある。また、第３の層間絶縁膜５１１０として、ＳＯＧ法によって形成した酸化珪
素膜を用い、土手５１１２としてもＳＯＧ法によって形成した酸化珪素膜を用いる組み合
わせがある。また第３の層間絶縁膜５１１０として、ＳＯＧ法によって形成した酸化珪素
膜とプラズマＣＶＤ法によって形成した酸化珪素膜の積層膜を用い、土手５１１２として
プラズマＣＶＤ法によって形成した酸化珪素膜を用いる組み合わせがある。また、第３の
層間絶縁膜５１１０として、アクリルを用い、土手５１１２としてもアクリルを用いる組
み合わせがある。また、第３の層間絶縁膜５１１０として、アクリルとプラズマＣＶＤ法
によって形成した酸化珪素膜の積層膜を用い、土手５１１２としてプラズマＣＶＤ法によ
って形成した酸化珪素膜を用いる組み合わせがある。また、第３の層間絶縁膜５１１０と
して、プラズマＣＶＤ法によって形成した酸化珪素膜を用い、土手５１１２としてアクリ
ルを用いる組み合わせがある。
土手５１１２中に、カーボン粒子や金属粒子を添加し、抵抗率を下げ、静電気の発生を
抑制してもよい。この際、抵抗率は、１×１０6〜１×１０12Ωm（好ましくは、１×１０
8〜１×１０10Ωm）となるように、カーボン粒子や金属粒子の添加量を調節すればよい。
次いで、土手５１１２に囲まれた、露出している画素電極５０３８上に、ＥＬ層５１１
３を形成する。
ＥＬ層５１１３としては、公知の有機発光材料や無機発光材料を用いることができる。
有機発光材料としては、低分子系有機発光材料、高分子系有機発光材料、中分子系有機
材料を自由に用いることができる。なお、本明細書中においては、中分子系有機発光材料
とは、昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０μm以
下の有機発光材料を示すものとする。
ＥＬ層５１１３は通常、積層構造である。代表的には、コダック・イーストマン・カン
パニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げら
れる。また他にも、陰極上に電子輸送層／発光層／正孔輸送層／正孔注入層、または電子
注入層／電子輸送層／発光層／正孔輸送層／正孔注入層の順に積層する構造でも良い。発
光層に対して蛍光性色素等をドーピングしても良い。
本実施例では蒸着法により低分子系有機発光材料を用いてＥＬ層５１１３を形成してい
る。具体的には、発光層として７０nm厚のトリス−８−キノリノラトアルミニウム錯体（
Ａｌｑ3）膜を設け、その上に、正孔注入層として２０nm厚の銅フタロシアニン（ＣｕＰ
ｃ）膜を設けた積層構造としている。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ
１といった蛍光色素を添加することで発光色を制御することができる。
なお、図１５（Ｄ）では一画素しか図示していないが、複数の色、例えば、Ｒ（赤）、
Ｇ（緑）、Ｂ（青）の各色に対応したＥＬ層５１１３を作り分ける構成とすることができ
る。
また、高分子系有機発光材料を用いる例として、正孔注入層として２０nmのポリチオフ
ェン（ＰＥＤＯＴ）膜をスピン塗布法により設け、その上に、発光層として１００nm程度
のパラフェニレンビニレン（ＰＰＶ）膜を設けた積層構造によってＥＬ層５１１３を構成
しても良い。なお、ＰＰＶのπ共役系高分子を用いると、赤色から青色まで発光波長を選
択できる。また、電子輸送層や電子注入層として炭化珪素等の無機材料を用いることも可
能である。
なお、ＥＬ層５１１３は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層
等が、明確に区別された積層構造を有するものに限定されない。つまり、ＥＬ層５１１３
は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を構成する材料が、混
合した層を有する構造であってもよい。
例えば、電子輸送層を構成する材料（以下、電子輸送材料と表記する）と、発光層を構
成する材料（以下、発光材料と表記する）とによって構成される混合層を、電子輸送層と
発光層との間に有する構造のＥＬ層５１１３であってもよい。
次に、ＥＬ層５１１３の上には、透明導電膜からなる画素電極５１１４を形成する。透
明導電膜としては、酸化インジウムと酸化スズの化合物（ＩＴＯ）、酸化インジウムと酸
化亜鉛の化合物、酸化亜鉛、酸化スズ、酸化インジウム等を用いることができる。また、
前記透明導電膜にガリウムを添加したものを用いてもよい。画素電極５１１４がＥＬ素子
の陽極に相当する。
画素電極５１１４まで形成された時点でＥＬ素子が完成する。なお、ＥＬ素子とは、画
素電極（陰極）５１１１、ＥＬ層５１１３及び画素電極（陽極）５１１４で形成されたダ
イオードを指す。
本実施例では、画素電極５１１４が透明導電膜によって形成されているため、ＥＬ素子
が発した光は、基板５０００とは逆側に向かって放射される。また、第３の層間絶縁膜５
１１０によって、配線５１０６〜５１０９が形成された層とは別の層に、画素電極５１１
１を形成している。そのため、実施例９に示した構成と比較して、開口率を上げることが
できる。
ＥＬ素子を完全に覆うようにして保護膜（パッシベーション膜）５１１５を設けること
は有効である。保護膜５１１５としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を
含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いることができる。
なお本実施例のように、ＥＬ素子が発した光が画素電極５１１４側から放射される場合
、保護膜５１１５としては、光を透過する膜を用いる必要がある。
なお、土手５１１２を形成した後、保護膜５１１５を形成するまでの工程をマルチチャ
ンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理
することは有効である。
なお、実際には図１５（Ｄ）の状態まで完成したら、さらに外気に曝されないように、
気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィ
ルム等）等のシーリング材でパッケージング（封入）することが好ましい。その際、シー
リング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配
置したりするとＥＬ素子の信頼性が向上する。
また、パッケージング等の処理により気密性を高めたら、基板５０００上に形成された
素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ（フレキ
シブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。
本実施例では、本発明を用いて半導体装置を作製した例について、図１６を用いて説明
する。
図１６は、ＴＦＴが形成された素子基板をシーリング材によって封止することによって
形成された半導体装置の上面図であり、図１６(Ｂ)は、図１６(Ａ)のＡ−Ａ’における断
面図、図１６(Ｃ)は図１６(Ａ)のＢ−Ｂ’における断面図である。
基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と、第
１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとを囲むようにして、シール
材４００９が設けられている。また画素部４００２と、ソース信号線駆動回路４００３と
、第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとの上にシーリング材４
００８が設けられている。よって画素部４００２と、ソース信号線駆動回路４００３と、
第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとは、基板４００１とシー
ル材４００９とシーリング材４００８とによって、充填材４２１０で密封されている。
また基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と
、第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとは、複数のＴＦＴを有
している。図１６(Ｂ)では代表的に、下地膜４０１０上に形成された、ソース信号線駆動
回路４００３に含まれるＴＦＴ(但し、ここではＮチャネル型ＴＦＴとＰチャネル型ＴＦ
Ｔを図示する)４２０１及び画素部４００２に含まれるＴＦＴ４２０２を図示した。
ＴＦＴ４２０１及び４２０２上には層間絶縁膜(平坦化膜)４３０１が形成され、その上
にＴＦＴ４２０２のドレインと電気的に接続する画素電極(陽極)４２０３が形成される。
画素電極４２０３としては仕事関数の大きい透明導電膜が用いられる。透明導電膜として
は、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化
亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガ
リウムを添加したものを用いても良い。
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素
電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の
上には有機発光層４２０４が形成される。有機発光層４２０４は公知の有機発光材料また
は無機発光材料を用いることができる。また、有機発光材料には低分子系(モノマー系)材
料と高分子系(ポリマー系)材料があるがどちらを用いても良い。
有機発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。
また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入
層を自由に組み合わせて積層構造または単層構造とすれば良い。
有機発光層４２０４の上には遮光性を有する導電膜(代表的にはアルミニウム、銅もし
くは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜)からなる陰極４２０
５が形成される。また、陰極４２０５と有機発光層４２０４の界面に存在する水分や酸素
は極力排除しておくことが望ましい。従って、有機発光層４２０４を窒素または希ガス雰
囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必
要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用い
ることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられて
いる。
以上のようにして、画素電極(陽極)４２０３、有機発光層４２０４及び陰極４２０５か
らなる発光素子４３０３が形成される。そして発光素子４３０３を覆うように、絶縁膜４
３０２上に保護膜４２０９が形成されている。保護膜４２０９は、発光素子４３０３に酸
素や水分等が入り込むのを防ぐのに効果的である。
４００５ａは電源に接続された引き回し配線であり、ＴＦＴ４２０２の第１の電極に接
続されている。引き回し配線４００５ａはシール材４００９と基板４００１との間を通り
、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ用配線４３０１に
電気的に接続される。
シーリング材４００８としては、ガラス材、金属材(代表的にはステンレス材)、セラミ
ックス材、プラスチック材(プラスチックフィルムも含む)を用いることができる。プラス
チック材としては、ＦＲＰ(Fiberglass‐Reinforced‐Plastics)板、ＰＶＦ(ポリビニル
フルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂
フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラー
フィルムで挟んだ構造のシートを用いることもできる。
但し、発光素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透明物質を用いる。
また、充填材４２１０としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ(ポリビニルクロライド)、アクリル、
ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ(ポリビニルブチラル)またはＥＶＡ(
エチレンビニルアセテート)を用いることができる。
本実施例では充填材として窒素を用いた。
また充填材４２１０を吸湿性物質(好ましくは酸化バリウム)もしくは酸素を吸着しうる
物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００７
を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性物
質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８に
よって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されている
。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し、
吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性物
質または酸素を吸着しうる物質４２０７を設けることで、発光素子４３０３の劣化を抑制
できる。
図１６(Ｃ)に示すように、画素電極４２０３が形成されると同時に、引き回し配線４０
０５ａ上に接するように導電性膜４２０３ａが形成される。
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４
００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａと
ＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気
的に接続される。
本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いるこ
とで、外部発光量子効率を飛躍的に向上させることができる。これにより、発光素子の低
消費電力化、長寿命化、および軽量化が可能になる。
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular S
ystems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)
上記の論文により報告された有機発光材料(クマリン色素)の分子式を以下に示す。
Figure 2018151640
(M.A.Baldo, D.F.O’Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.For
rest, Nature 395 (1998) p.151.)
上記の論文により報告された有機発光材料(Ｐｔ錯体)の分子式を以下に示す。
Figure 2018151640
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Let
t.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.ts
uji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
上記の論文により報告された有機発光材料(Ｉｒ錯体)の分子式を以下に示す。
Figure 2018151640
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子から
の蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。
発光素子を用いた半導体装置は自発光型であるため、液晶ディスプレイに比べ、明るい
場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることが
できる。
本発明の半導体装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグ
ル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装
置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機
器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)
、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(ＤＶＤ)等の記録
媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特
に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるた
め、半導体装置を用いることが望ましい。それら電子機器の具体例を図１７に示す。
図１７(Ａ)は発光素子表示装置であり、筐体３００１、支持台３００２、表示部３００
３、スピーカー部３００４、ビデオ入力端子３００５等を含む。本発明の半導体装置は表
示部３００３に用いることができる。半導体装置は自発光型であるためバックライトが必
要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光素子表示装
置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含ま
れる。
図１７(Ｂ)はデジタルスチルカメラであり、本体３１０１、表示部３１０２、受像部３
１０３、操作キー３１０４、外部接続ポート３１０５、シャッター３１０６等を含む。本
発明の半導体装置は表示部３１０２に用いることができる。
図１７(Ｃ)はノート型パーソナルコンピュータであり、本体３２０１、筐体３２０２、
表示部３２０３、キーボード３２０４、外部接続ポート３２０５、ポインティングマウス
３２０６等を含む。本発明の半導体装置は表示部３２０３に用いることができる。
図１７(Ｄ)はモバイルコンピュータであり、本体３３０１、表示部３３０２、スイッチ
３３０３、操作キー３３０４、赤外線ポート３３０５等を含む。本発明の半導体装置は表
示部２３０２に用いることができる。
図１７(Ｅ)は記録媒体を備えた携帯型の画像再生装置(具体的にはＤＶＤ再生装置)であ
り、本体３４０１、筐体３４０２、表示部Ａ３４０３、表示部Ｂ３４０４、記録媒体(Ｄ
ＶＤ等)読込部３４０５、操作キー３４０６、スピーカー部３４０７等を含む。表示部Ａ
３４０３は主として画像情報を表示し、表示部Ｂ３４０４は主として文字情報を表示する
が、本発明の半導体装置はこれら表示部Ａ、Ｂ３４０３、３４０４に用いることができる
。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
図１７(Ｆ)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体３５
０１、表示部３５０２、アーム部３５０３を含む。本発明の半導体装置は表示部３５０２
に用いることができる。
図１７(Ｇ)はビデオカメラであり、本体３６０１、表示部３６０２、筐体３６０３、外
部接続ポート３６０４、リモコン受信部３６０５、受像部３６０６、バッテリー３６０７
、音声入力部３６０８、操作キー３６０９等を含む。本発明の半導体装置は表示部３６０
２に用いることができる。
図１７(Ｈ)は携帯電話であり、本体３７０１、筐体３７０２、表示部３７０３、音声入
力部３７０４、音声出力部３７０５、操作キー３７０６、外部接続ポート３７０７、アン
テナ３７０８等を含む。本発明の半導体装置は表示部３７０３に用いることができる。な
お、表示部３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑
えることができる。
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレ
ンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能と
なる。
また、上記電子機器はインターネットやＣＡＴＶ(ケーブルテレビ)などの電子通信回線
を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増し
てきている。有機発光材料の応答速度は非常に高いため、半導体装置は動画表示に好まし
い。
また、半導体装置は発光している部分が電力を消費するため、発光部分が極力少なくな
るように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再
生装置のような文字情報を主とする表示部に半導体装置を用いる場合には、非発光部分を
背景として文字情報を発光部分で形成するように駆動することが望ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また、本実施例の電子機器は実施例１〜１４に示したいずれの構成の半導体
装置を用いても良い。
本発明におけるトランジスタのしきい値補正の方法として、補正に用いるトランジスタ
のゲート・ドレイン間を短絡してダイオード化した状態でソース・ドレイン間に電流を流
し、ソース・ドレイン間の電圧がトランジスタのしきい値に等しくなる現象を利用してい
るが、これは本発明で紹介したような画素部への適用のみならず、駆動回路への応用も可
能である。
例として、電流を画素などへ出力する駆動回路における、電流源回路を挙げる。電流源
回路は、入力された電圧信号から、所望の電流を出力する回路である。
電流源回路内の電流源トランジスタのゲート電極に電圧信号が入力され、そのゲート・ソ
ース間電圧に応じた電流が、電流源トランジスタを介して出力される。
つまり、電流源トランジスタのしきい値補正に、本発明のしきい値補正方法を用いる。
図２６（Ａ）に、電流源回路の利用例を示す。シフトレジスタより順次サンプリングパ
ルスが出力され、該サンプリングパルスはそれぞれの電流源回路９００１へと入力され、
該サンプリングパルスが電流源回路９００１に入力されたタイミングに従って、映像信号
のサンプリングを行う。この場合、サンプリング動作は点順次で行われる。
簡単な動作タイミングを図２６（Ｂ）に示す。ｉ行目のゲート信号線が選択されている
期間は、シフトレジスタからサンプリングパルスが出力され、映像信号のサンプリングを
行う期間と、帰線期間とに分けられる。この帰線期間において、本発明のしきい値補正動
作、つまり、各部の電位を初期化したり、トランジスタのしきい値電圧を取得したりする
一連の動作を行う。つまり、しきい値取得動作は１水平期間ごとに行うことが出来る。
図２７（Ａ）に、図２６とは異なる構成の電流を画素などへ出力する駆動回路の構成を
示す。図２６の場合と異なる点としては、１段のサンプリングパルスによって制御される
電流源回路９００１は、９００１Ａ、９００１Ｂの２つとなっており、電流源制御信号に
よって、双方の動作が選択される。
図２７（Ｂ）に示すように、電流源制御信号は、例えば１水平期間ごとに切り替わるよ
うにする。すると電流源回路９００１Ａ、９００１Ｂの動作は、一方が画素などへの電流
出力を行い、他方が映像信号の入力などを行う。これが行ごとに入れ替わり行われる。こ
の場合、サンプリング動作は線順次で行われる。
図２８（Ａ）に、さらに異なる構成の駆動回路の構成を示す。ここでは、１段のサンプ
リングパルスによって制御される電流源回路９００１は、９００１Ａ、９００１Ｂ、９０
０１Ｃの３つとなっており、ビデオ入力制御信号、出力制御信号によって、それぞれの動
作が選択される。
図２８（Ｂ）に示すように、ビデオ入力制御信号、出力制御信号によって、１水平期間
ごとに、電流源回路９００１Ａ〜９００１Ｃの動作が、しきい値補正→映像信号入力→画
素への電流出力といった順に切り替わるようにする。サンプリング動作は、図２７に示し
た構成と同様、線順次で行われる。
図２９（Ａ）に、さらに異なる構成の駆動回路の構成を示す。図２６〜９０３において
は、映像信号の形式はデジタル・アナログを問わないが、図２９（Ａ）
の構成では、デジタル映像信号を入力する。入力されたデジタル映像信号は、サンプリン
グパルスの出力に従って第１のラッチ回路に取りこまれ、一行分の映像信号の取り込みが
終了した後、第２のラッチ回路に転送され、その後、各電流源回路９００１Ａ〜９００１
Ｃへと入力される。ここで、電流源回路９００１Ａ〜９００１Ｃは、それぞれから出力さ
れる電流値が異なっている。例えば、電流値の比が１：２：４となっている。つまり、並
列にｎ個の電流源回路を配置し、その電流値の比を１：２：４：・・・２(n-1)とし、各
電流源回路から出力される電流を足し合わせることにより、出力される電流値を線形的に
変化させることが出来る。
動作タイミングは、図２６に示したものとほぼ同様であり、サンプリング動作を行わな
い帰線期間内に、電流源回路９００１において、しきい値補正動作が行われ、続いてラッ
チ回路に保持されているデータが転送され、電流源回路９００１においてＶ−Ｉ変換を行
い、画素へ電流を出力する。サンプリング動作は、図２７に示した構成と同様、線順次で
行われる。
図３０（Ａ）に、さらに異なる構成の電流を画素などへ出力する駆動回路の構成を示す
。この構成では、ラッチ回路に取り込まれたデジタル映像信号は、ラッチ信号の入力によ
ってＤ／Ａ変換回路へと転送され、アナログ映像信号へと変換され、該アナログ映像信号
が各電流源回路９００１へと入力されて、電流が出力される。
また、このようなＤ／Ａ変換回路に、例えばガンマ補正用の機能を持たせても良い。
図３０（Ｂ）に示すように、帰線期間内にしきい値補正、ラッチデータ転送が行われ、
ある行のサンプリング動作が行われている期間に、前行の映像信号のＶ−Ｉ変換、画素な
どへの電流の出力が行われる。サンプリング動作は、図２７に示した構成と同様、線順次
で行われる。
以上に示した構成に限らず、電流源回路によってＶ−Ｉ変換を行うような場合には、本
発明のしきい値補正手段の適用が可能である。また、図２７、図２８に示したように、複
数の電流源回路を並列に配置し、切り替えて使用するといった構成を、図２９、図３０等
の構成と組み合わせて使用しても良い。

Claims (1)

  1. 第１のゲート信号線駆動回路と、第２のゲート信号線駆動回路と、画素部と、を有し、
    前記画素部は、前記第１のゲート信号線駆動回路と前記第２のゲート信号線駆動回路との間の部分を有し、
    前記画素部は、画素を有し、
    前記画素は、第１のゲート信号線と電気的に接続され、
    前記画素は、第２のゲート信号線と電気的に接続され、
    前記画素は、第３のゲート信号線と電気的に接続され、
    前記第１のゲート信号線駆動回路は、前記第１のゲート信号線と電気的に接続され、
    前記第１のゲート信号線駆動回路は、前記第２のゲート信号線と電気的に接続され、
    前記第２のゲート信号線駆動回路は、前記第３のゲート信号線と電気的に接続されることを特徴とする表示装置。
JP2018077259A 2001-10-24 2018-04-13 表示装置 Expired - Lifetime JP6736599B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001326397 2001-10-24
JP2001326397 2001-10-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017054099A Division JP6460602B2 (ja) 2001-10-24 2017-03-21 表示装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2019140703A Division JP2019215557A (ja) 2001-10-24 2019-07-31 電子機器
JP2020036570A Division JP2020109523A (ja) 2001-10-24 2020-03-04 電子機器

Publications (2)

Publication Number Publication Date
JP2018151640A true JP2018151640A (ja) 2018-09-27
JP6736599B2 JP6736599B2 (ja) 2020-08-05

Family

ID=19142786

Family Applications (14)

Application Number Title Priority Date Filing Date
JP2010135762A Withdrawn JP2010244067A (ja) 2001-10-24 2010-06-15 半導体装置、表示装置、電子機器
JP2010286814A Pending JP2011102995A (ja) 2001-10-24 2010-12-23 半導体装置、表示装置、及び電子機器
JP2011269026A Expired - Lifetime JP5448273B2 (ja) 2001-10-24 2011-12-08 半導体装置、表示装置、表示モジュール及び電子機器
JP2013155250A Expired - Lifetime JP5760051B2 (ja) 2001-10-24 2013-07-26 表示装置、表示モジュール及び電子機器
JP2013264733A Withdrawn JP2014112231A (ja) 2001-10-24 2013-12-23 半導体装置、表示装置、表示モジュール及び電子機器
JP2015052018A Expired - Lifetime JP6059755B2 (ja) 2001-10-24 2015-03-16 半導体装置、表示装置、表示モジュール及び電子機器
JP2016084923A Expired - Fee Related JP6419750B2 (ja) 2001-10-24 2016-04-21 表示装置、表示モジュール及び電子機器
JP2017054099A Expired - Lifetime JP6460602B2 (ja) 2001-10-24 2017-03-21 表示装置
JP2017104062A Expired - Lifetime JP6250912B2 (ja) 2001-10-24 2017-05-26 表示装置
JP2018077259A Expired - Lifetime JP6736599B2 (ja) 2001-10-24 2018-04-13 表示装置
JP2019140703A Withdrawn JP2019215557A (ja) 2001-10-24 2019-07-31 電子機器
JP2020036570A Withdrawn JP2020109523A (ja) 2001-10-24 2020-03-04 電子機器
JP2020122893A Withdrawn JP2020197722A (ja) 2001-10-24 2020-07-17 表示装置
JP2021103796A Withdrawn JP2021167958A (ja) 2001-10-24 2021-06-23 電子機器

Family Applications Before (9)

Application Number Title Priority Date Filing Date
JP2010135762A Withdrawn JP2010244067A (ja) 2001-10-24 2010-06-15 半導体装置、表示装置、電子機器
JP2010286814A Pending JP2011102995A (ja) 2001-10-24 2010-12-23 半導体装置、表示装置、及び電子機器
JP2011269026A Expired - Lifetime JP5448273B2 (ja) 2001-10-24 2011-12-08 半導体装置、表示装置、表示モジュール及び電子機器
JP2013155250A Expired - Lifetime JP5760051B2 (ja) 2001-10-24 2013-07-26 表示装置、表示モジュール及び電子機器
JP2013264733A Withdrawn JP2014112231A (ja) 2001-10-24 2013-12-23 半導体装置、表示装置、表示モジュール及び電子機器
JP2015052018A Expired - Lifetime JP6059755B2 (ja) 2001-10-24 2015-03-16 半導体装置、表示装置、表示モジュール及び電子機器
JP2016084923A Expired - Fee Related JP6419750B2 (ja) 2001-10-24 2016-04-21 表示装置、表示モジュール及び電子機器
JP2017054099A Expired - Lifetime JP6460602B2 (ja) 2001-10-24 2017-03-21 表示装置
JP2017104062A Expired - Lifetime JP6250912B2 (ja) 2001-10-24 2017-05-26 表示装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2019140703A Withdrawn JP2019215557A (ja) 2001-10-24 2019-07-31 電子機器
JP2020036570A Withdrawn JP2020109523A (ja) 2001-10-24 2020-03-04 電子機器
JP2020122893A Withdrawn JP2020197722A (ja) 2001-10-24 2020-07-17 表示装置
JP2021103796A Withdrawn JP2021167958A (ja) 2001-10-24 2021-06-23 電子機器

Country Status (2)

Country Link
US (10) US7365713B2 (ja)
JP (14) JP2010244067A (ja)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002351401A (ja) * 2001-03-21 2002-12-06 Mitsubishi Electric Corp 自発光型表示装置
JP4869516B2 (ja) 2001-08-10 2012-02-08 株式会社半導体エネルギー研究所 半導体装置
CN102290005B (zh) * 2001-09-21 2017-06-20 株式会社半导体能源研究所 有机发光二极管显示装置的驱动方法
US7365713B2 (en) 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7456810B2 (en) * 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
TWI345211B (en) * 2002-05-17 2011-07-11 Semiconductor Energy Lab Display apparatus and driving method thereof
TWI360098B (en) * 2002-05-17 2012-03-11 Semiconductor Energy Lab Display apparatus and driving method thereof
US7170479B2 (en) * 2002-05-17 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US7184034B2 (en) * 2002-05-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Display device
US7474285B2 (en) * 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and driving method thereof
US7327168B2 (en) 2002-11-20 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2004059843A1 (ja) * 2002-12-25 2004-07-15 Semiconductor Energy Laboratory Co., Ltd. 補正回路を備えたデジタル回路及びそれを有する電子機器
JP4339103B2 (ja) 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US7528643B2 (en) * 2003-02-12 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device having the same, and driving method of the same
JP4166783B2 (ja) 2003-03-26 2008-10-15 株式会社半導体エネルギー研究所 発光装置及び素子基板
JP4197287B2 (ja) * 2003-03-28 2008-12-17 シャープ株式会社 表示装置
JP4754772B2 (ja) * 2003-05-16 2011-08-24 株式会社半導体エネルギー研究所 発光装置及び該発光装置を用いた電子機器
US7122969B2 (en) * 2003-06-18 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
US8552933B2 (en) * 2003-06-30 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method of the same
JP4583732B2 (ja) * 2003-06-30 2010-11-17 株式会社半導体エネルギー研究所 表示装置、及びその駆動方法
US20050104072A1 (en) * 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
GB0323622D0 (en) * 2003-10-09 2003-11-12 Koninkl Philips Electronics Nv Electroluminescent display-devices
KR100599726B1 (ko) * 2003-11-27 2006-07-12 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
JP2008506278A (ja) * 2004-04-26 2008-02-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 薄膜トランジスタのしきい値電圧調整
EP1600924B1 (en) * 2004-05-25 2008-11-12 Samsung SDI Co., Ltd. Line scan drivers for an OLED display
KR100578842B1 (ko) * 2004-05-25 2006-05-11 삼성에스디아이 주식회사 표시 장치 및 그 표시 패널과 구동 방법
JP4393980B2 (ja) * 2004-06-14 2010-01-06 シャープ株式会社 表示装置
KR101075599B1 (ko) * 2004-06-23 2011-10-20 삼성전자주식회사 표시장치
KR100583126B1 (ko) * 2004-06-25 2006-05-23 삼성에스디아이 주식회사 발광 표시 장치
KR100590068B1 (ko) * 2004-07-28 2006-06-14 삼성에스디아이 주식회사 발광 표시 장치와, 그 표시 패널 및 화소 회로
EP1622111A1 (en) 2004-07-28 2006-02-01 Deutsche Thomson-Brandt Gmbh Line driver circuit for active matrix display device
CN100424742C (zh) * 2004-08-31 2008-10-08 京瓷株式会社 图像显示装置及其驱动方法
JP4160032B2 (ja) * 2004-09-01 2008-10-01 シャープ株式会社 表示装置およびその駆動方法
KR100658624B1 (ko) * 2004-10-25 2006-12-15 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동방법
US7663615B2 (en) * 2004-12-13 2010-02-16 Casio Computer Co., Ltd. Light emission drive circuit and its drive control method and display unit and its display drive method
TW200703195A (en) * 2005-03-22 2007-01-16 Koninkl Philips Electronics Nv A shift register circuit
JP4752331B2 (ja) * 2005-05-25 2011-08-17 セイコーエプソン株式会社 発光装置、その駆動方法及び駆動回路、並びに電子機器
JP4685100B2 (ja) * 2005-06-23 2011-05-18 シャープ株式会社 表示装置およびその駆動方法
US8629819B2 (en) * 2005-07-14 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
EP1764770A3 (en) * 2005-09-16 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
KR101324756B1 (ko) 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
US7692610B2 (en) * 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101358697B1 (ko) 2005-12-02 2014-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 디스플레이 장치, 및 전자 장치
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
TWI521492B (zh) 2006-04-05 2016-02-11 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
JP4528748B2 (ja) * 2006-07-20 2010-08-18 Ｏｋｉセミコンダクタ株式会社 駆動回路
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP4528759B2 (ja) * 2006-11-22 2010-08-18 Ｏｋｉセミコンダクタ株式会社 駆動回路
US7851343B2 (en) * 2007-06-14 2010-12-14 Cree, Inc. Methods of forming ohmic layers through ablation capping layers
KR101526475B1 (ko) 2007-06-29 2015-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 구동 방법
JP4779165B2 (ja) * 2007-12-19 2011-09-28 奇美電子股▲ふん▼有限公司 ゲートドライバ
JP2009211877A (ja) * 2008-03-03 2009-09-17 Sony Corp 表示装置および電子機器
KR101668503B1 (ko) * 2008-11-26 2016-10-28 씬 필름 일렉트로닉스 에이에스에이 박막 트랜지스터에 기반한 회로에 대한 랜덤 지연 생성
JP5933160B2 (ja) * 2008-12-04 2016-06-08 株式会社半導体エネルギー研究所 表示装置、電子機器及び移動体
JP5736114B2 (ja) 2009-02-27 2015-06-17 株式会社半導体エネルギー研究所 半導体装置の駆動方法、電子機器の駆動方法
US9047815B2 (en) 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
TWI407400B (zh) * 2009-09-14 2013-09-01 Au Optronics Corp 液晶顯示器、平面顯示器及其閘極驅動方法
KR101813460B1 (ko) * 2009-12-18 2017-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101809300B1 (ko) 2010-09-06 2018-01-18 가부시키가이샤 제이올레드 표시 장치 및 그 구동 방법
CN102109721B (zh) * 2010-11-22 2013-04-24 深圳市华星光电技术有限公司 液晶显示器的像素阵列制造方法
US8928643B2 (en) * 2011-02-03 2015-01-06 Ernst Lueder Means and circuit to shorten the optical response time of liquid crystal displays
JP5982147B2 (ja) 2011-04-01 2016-08-31 株式会社半導体エネルギー研究所 発光装置
US8922464B2 (en) 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
CN107195266B (zh) * 2011-05-13 2021-02-02 株式会社半导体能源研究所 显示装置
US8878589B2 (en) 2011-06-30 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR20230093081A (ko) 2011-07-22 2023-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR101960971B1 (ko) * 2011-08-05 2019-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8710505B2 (en) 2011-08-05 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6050054B2 (ja) 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
KR102082372B1 (ko) 2011-11-30 2020-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6228753B2 (ja) 2012-06-01 2017-11-08 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、及び電子機器
TWI587261B (zh) 2012-06-01 2017-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
JP6041984B2 (ja) * 2013-04-25 2016-12-14 シャープ株式会社 半導体装置および半導体装置の製造方法
KR102187047B1 (ko) 2013-07-10 2020-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 구동 회로, 및 표시 장치
KR20220046701A (ko) 2013-12-27 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US10483293B2 (en) 2014-02-27 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, and module and electronic appliance including the same
CN104978924B (zh) 2014-04-10 2017-07-25 上海和辉光电有限公司 发光控制驱动器、发光控制与扫描驱动器及显示装置
CN111489699B (zh) 2014-06-10 2022-07-22 夏普株式会社 显示装置及其驱动方法
KR102236381B1 (ko) * 2014-07-18 2021-04-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US9916791B2 (en) 2015-04-16 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device, and method for driving display device
KR102464283B1 (ko) * 2015-06-29 2022-11-09 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치와 그의 구동방법
KR102566782B1 (ko) * 2016-03-09 2023-08-16 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
CN108986747B (zh) * 2018-07-25 2020-07-28 京东方科技集团股份有限公司 一种阵列基板、有机电致发光显示面板及显示装置
CN109903722B (zh) * 2019-04-10 2020-11-17 京东方科技集团股份有限公司 像素驱动电路、显示装置及像素驱动方法
CN112820237B (zh) 2019-10-31 2022-08-26 京东方科技集团股份有限公司 电子基板及其驱动方法、显示装置
JP7446889B2 (ja) 2020-03-31 2024-03-11 株式会社東芝 搬送制御システム及びプログラム
US11670059B2 (en) 2021-09-01 2023-06-06 Snap Inc. Controlling interactive fashion based on body gestures
US11673054B2 (en) 2021-09-07 2023-06-13 Snap Inc. Controlling AR games on fashion items
US11636662B2 (en) 2021-09-30 2023-04-25 Snap Inc. Body normal network light and rendering control
US11651572B2 (en) 2021-10-11 2023-05-16 Snap Inc. Light and rendering of garments

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09297564A (ja) * 1995-12-30 1997-11-18 Samsung Electron Co Ltd 表示装置、その駆動回路および駆動方法
JP2000163015A (ja) * 1998-11-25 2000-06-16 Lucent Technol Inc 組織的なスマ―ト画素を備えた表示装置
JP2001060076A (ja) * 1999-06-17 2001-03-06 Sony Corp 画像表示装置
JP2001147659A (ja) * 1999-11-18 2001-05-29 Sony Corp 表示装置
US20010002703A1 (en) * 1999-11-30 2001-06-07 Jun Koyama Electric device
US20010026257A1 (en) * 2000-03-27 2001-10-04 Hajime Kimura Electro-optical device

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3564135A (en) * 1967-10-12 1971-02-16 Rca Corp Integrated display panel utilizing field-effect transistors
JPS62188280A (ja) * 1985-10-17 1987-08-17 Matsushita Electric Ind Co Ltd ＧａＡｓ集積回路
JP2790215B2 (ja) 1988-10-31 1998-08-27 株式会社日立製作所 半導体集積回路装置
JPH0758635B2 (ja) 1989-11-24 1995-06-21 富士ゼロックス株式会社 Ｅｌ駆動回路
US5359341A (en) 1992-04-22 1994-10-25 Tek Electronics Manufacturing Corporation Power supply for sequentially energizing segments of an electroluminescent panel to produce animated displays
JPH0845663A (ja) 1994-02-09 1996-02-16 Nec Kansai Ltd Ｅｌ素子点灯装置
GB9500648D0 (en) 1995-01-13 1995-03-08 Philips Electronics Uk Ltd Switched current differentiator
US5783952A (en) 1996-09-16 1998-07-21 Atmel Corporation Clock feedthrough reduction system for switched current memory cells
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
KR100559078B1 (ko) 1997-04-23 2006-03-13 트랜스퍼시픽 아이피 리미티드 능동 매트릭스 발광 다이오드 화소 구조물 및 이를 동작시키는 방법
US6229508B1 (en) 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP3629939B2 (ja) 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
JP3252897B2 (ja) 1998-03-31 2002-02-04 日本電気株式会社 素子駆動装置および方法、画像表示装置
US6037719A (en) 1998-04-09 2000-03-14 Hughes Electronics Corporation Matrix-addressed display having micromachined electromechanical switches
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
US6348906B1 (en) 1998-09-03 2002-02-19 Sarnoff Corporation Line scanning circuit for a dual-mode display
JP2000086968A (ja) 1998-09-11 2000-03-28 Toray Ind Inc 塗料用樹脂組成物
TW439387B (en) 1998-12-01 2001-06-07 Sanyo Electric Co Display device
JP3691313B2 (ja) * 1998-12-01 2005-09-07 三洋電機株式会社 表示装置
DE69942442D1 (de) 1999-01-11 2010-07-15 Semiconductor Energy Lab Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat
JP3686769B2 (ja) 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
JP4789305B2 (ja) * 1999-04-28 2011-10-12 株式会社半導体エネルギー研究所 表示装置
US6753854B1 (en) 1999-04-28 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100296113B1 (ko) 1999-06-03 2001-07-12 구본준, 론 위라하디락사 전기발광소자
JP3259774B2 (ja) 1999-06-09 2002-02-25 日本電気株式会社 画像表示方法および装置
JP2000347159A (ja) 1999-06-09 2000-12-15 Hitachi Ltd 液晶表示装置
JP5210473B2 (ja) 1999-06-21 2013-06-12 株式会社半導体エネルギー研究所 表示装置
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
TW543206B (en) 1999-06-28 2003-07-21 Semiconductor Energy Lab EL display device and electronic device
JP4666722B2 (ja) * 1999-06-28 2011-04-06 株式会社半導体エネルギー研究所 Ｅｌ表示装置及び電子装置
US7379039B2 (en) 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
JP4126909B2 (ja) 1999-07-14 2008-07-30 ソニー株式会社 電流駆動回路及びそれを用いた表示装置、画素回路、並びに駆動方法
JP2001042822A (ja) 1999-08-03 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型表示装置
JP2001056667A (ja) * 1999-08-18 2001-02-27 Tdk Corp 画像表示装置
JP4507305B2 (ja) * 1999-08-24 2010-07-21 Ｔｄｋ株式会社 有機ｅｌ素子およびその製造方法
JP2001083924A (ja) 1999-09-08 2001-03-30 Matsushita Electric Ind Co Ltd 電流制御型発光素子の駆動回路および駆動方法
JP2001083294A (ja) 1999-09-10 2001-03-30 Hitachi Ltd 化学除染方法
JP4942867B2 (ja) * 1999-09-17 2012-05-30 株式会社半導体エネルギー研究所 Ｅｌ表示装置及び電子装置
TW516244B (en) 1999-09-17 2003-01-01 Semiconductor Energy Lab EL display device and method for manufacturing the same
US6580094B1 (en) 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
JP2001195016A (ja) * 1999-10-29 2001-07-19 Semiconductor Energy Lab Co Ltd 電子装置
TW525122B (en) 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
KR100566813B1 (ko) 2000-02-03 2006-04-03 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 셀 구동회로
KR100327374B1 (ko) 2000-03-06 2002-03-06 구자홍 액티브 구동 회로
JP2001324958A (ja) 2000-03-10 2001-11-22 Semiconductor Energy Lab Co Ltd 電子装置およびその駆動方法
JP4004709B2 (ja) 2000-03-30 2007-11-07 パイオニア株式会社 有機エレクトロルミネッセンス表示パネル及びその製造方法
KR100710279B1 (ko) 2000-07-15 2007-04-23 엘지.필립스 엘시디 주식회사 엘렉트로 루미네센스 패널
US7173612B2 (en) 2000-12-08 2007-02-06 Matsushita Electric Industrial Co., Ltd. EL display device providing means for delivery of blanking signals to pixel elements
JP3863418B2 (ja) * 2000-12-08 2006-12-27 松下電器産業株式会社 Ｅｌ表示装置
JP2002351401A (ja) 2001-03-21 2002-12-06 Mitsubishi Electric Corp 自発光型表示装置
JP2002341829A (ja) * 2001-05-17 2002-11-29 Toshiba Corp 表示画素回路
US8633878B2 (en) 2001-06-21 2014-01-21 Japan Display Inc. Image display
JP4982014B2 (ja) 2001-06-21 2012-07-25 株式会社日立製作所 画像表示装置
JP2003005710A (ja) 2001-06-25 2003-01-08 Nec Corp 電流駆動回路及び画像表示装置
JP4556354B2 (ja) 2001-07-09 2010-10-06 セイコーエプソン株式会社 駆動回路、装置、及び電子機器
JP2003043994A (ja) 2001-07-27 2003-02-14 Canon Inc アクティブマトリックス型ディスプレイ
JP3800050B2 (ja) 2001-08-09 2006-07-19 日本電気株式会社 表示装置の駆動回路
KR100695639B1 (ko) 2001-09-20 2007-03-15 파이오니아 가부시키가이샤 발광 소자용 구동 회로
SG120075A1 (en) 2001-09-21 2006-03-28 Semiconductor Energy Lab Semiconductor device
JP2003099000A (ja) 2001-09-25 2003-04-04 Matsushita Electric Ind Co Ltd 電流駆動型表示パネルの駆動方法、駆動回路及び表示装置
JP2003108067A (ja) * 2001-09-28 2003-04-11 Sanyo Electric Co Ltd 表示装置
JP4230744B2 (ja) 2001-09-29 2009-02-25 東芝松下ディスプレイテクノロジー株式会社 表示装置
JP4540903B2 (ja) 2001-10-03 2010-09-08 パナソニック株式会社 アクティブマトリクス型表示装置
US7006883B2 (en) 2001-10-10 2006-02-28 Semiconductor Energy Laboratory Co., Ltd. Production system for composite product and production method for manufacturing of same
JP4024510B2 (ja) 2001-10-10 2007-12-19 株式会社半導体エネルギー研究所 記録媒体、および基材
JP3899886B2 (ja) 2001-10-10 2007-03-28 株式会社日立製作所 画像表示装置
JP2003122306A (ja) * 2001-10-10 2003-04-25 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP2003202834A (ja) 2001-10-24 2003-07-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP2007122072A (ja) 2001-10-24 2007-05-17 Semiconductor Energy Lab Co Ltd 表示装置
US7365713B2 (en) 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7456810B2 (en) 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
KR20030038522A (ko) * 2001-11-09 2003-05-16 산요 덴키 가부시키가이샤 광학 소자의 휘도 데이터를 초기화하는 기능을 갖는 표시장치
US6927618B2 (en) 2001-11-28 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Electric circuit
US7646367B2 (en) * 2005-01-21 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09297564A (ja) * 1995-12-30 1997-11-18 Samsung Electron Co Ltd 表示装置、その駆動回路および駆動方法
JP2000163015A (ja) * 1998-11-25 2000-06-16 Lucent Technol Inc 組織的なスマ―ト画素を備えた表示装置
JP2001060076A (ja) * 1999-06-17 2001-03-06 Sony Corp 画像表示装置
JP2001147659A (ja) * 1999-11-18 2001-05-29 Sony Corp 表示装置
US20010002703A1 (en) * 1999-11-30 2001-06-07 Jun Koyama Electric device
US20010026257A1 (en) * 2000-03-27 2001-10-04 Hajime Kimura Electro-optical device

Also Published As

Publication number Publication date
JP2020197722A (ja) 2020-12-10
JP6736599B2 (ja) 2020-08-05
JP2014112231A (ja) 2014-06-19
JP2016173579A (ja) 2016-09-29
JP6419750B2 (ja) 2018-11-07
JP2010244067A (ja) 2010-10-28
US20170053594A1 (en) 2017-02-23
JP2015163966A (ja) 2015-09-10
JP6250912B2 (ja) 2017-12-20
US20130153909A1 (en) 2013-06-20
JP2021167958A (ja) 2021-10-21
JP5448273B2 (ja) 2014-03-19
JP2020109523A (ja) 2020-07-16
US20030117352A1 (en) 2003-06-26
JP2012103709A (ja) 2012-05-31
US20140167056A1 (en) 2014-06-19
US20160012771A1 (en) 2016-01-14
US20210049961A1 (en) 2021-02-18
JP2014029529A (ja) 2014-02-13
US8659027B2 (en) 2014-02-25
JP6460602B2 (ja) 2019-01-30
US9082734B2 (en) 2015-07-14
US7365713B2 (en) 2008-04-29
US8994029B2 (en) 2015-03-31
US20080284312A1 (en) 2008-11-20
JP5760051B2 (ja) 2015-08-05
US9892679B2 (en) 2018-02-13
US20180158403A1 (en) 2018-06-07
US20150090996A1 (en) 2015-04-02
US8035109B2 (en) 2011-10-11
US20120025193A1 (en) 2012-02-02
JP2011102995A (ja) 2011-05-26
JP6059755B2 (ja) 2017-01-11
JP2017182085A (ja) 2017-10-05
JP2017138612A (ja) 2017-08-10
US9449549B2 (en) 2016-09-20
JP2019215557A (ja) 2019-12-19
US10679550B2 (en) 2020-06-09
US8378356B2 (en) 2013-02-19

Similar Documents

Publication Publication Date Title
JP6250912B2 (ja) 表示装置
JP6223523B2 (ja) 発光装置
JP3732477B2 (ja) 画素回路、発光装置および電子機器
JP5645895B2 (ja) 表示装置及び電子機器
JP2003202834A (ja) 半導体装置およびその駆動方法
JP4472743B2 (ja) 半導体装置及び電子機器
JP4044568B2 (ja) 画素回路、発光装置及び半導体装置
JP4044582B2 (ja) 画素回路、発光装置、半導体装置及び電子機器
JP2007122072A (ja) 表示装置
JP2005352511A (ja) 半導体回路及び電子機器
JP2006072376A (ja) 画素回路、発光装置、及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200715

R150 Certificate of patent or registration of utility model

Ref document number: 6736599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term