CN112820237B - 电子基板及其驱动方法、显示装置 - Google Patents

Abstract

一种电子基板及其驱动方法、显示装置。该电子基板包括像素驱动芯片，包括至少一个信号端、信号产生电路、数据存储电路和输出电路；至少一个信号端用于与发光元件电连接；信号产生电路与至少一个信号端连接，且配置为通过至少一个信号端接收输入信号，并根据输入信号产生时钟信号；数据存储电路与信号产生电路和输出电路连接，且配置为接收时钟信号，并根据时钟信号存储输入信号；输出电路配置为经至少一个信号端输出根据存储的输入信号产生的驱动发光元件的电流。该电子基板可以减少像素驱动芯片的引脚个数，提升电子基板的显示效果。

Description

电子基板及其驱动方法、显示装置

技术领域

本公开的实施例涉及一种电子基板及其驱动方法、显示装置。

背景技术

Mini LED(Mini Light Emitting Diode，迷你发光二极管)，又名“次毫米发光二极管”，指晶粒尺寸约在100微米或以下的LED。Mini LED的晶粒尺寸介于传统LED的尺寸与Micro LED(微型发光二极管)的尺寸之间，简单来说，是传统LED背光基础上的改良版本。

在制程上，Mini LED相较于Micro LED具有良率高、具有异型切割特性等优点。Mini LED搭配软性基板亦可实现高曲面背光的显示方式，再采用局部调光设计，可以具有更好的演色性(是指光源照射物体时呈现色彩的视觉效果质量高低的评价)，在用于液晶面板的背光光源时，能带给液晶面板更为精细的HDR分区，且厚度也趋近OLED(organic lightemitting display，有机发光二极管)，可省电达80％，故以省电、薄型化、HDR、异形显示器等背光源应用为诉求，广泛应用于手机、电视、车用面板及电竞笔记本电脑等产品上。

发明内容

本公开至少一实施例提供一种电子基板，包括像素驱动芯片，包括至少一个信号端、信号产生电路、数据存储电路和输出电路；所述至少一个信号端用于与发光元件电连接；所述信号产生电路与所述至少一个信号端连接，且配置为通过所述至少一个信号端接收输入信号，并根据所述输入信号产生时钟信号；所述数据存储电路与所述信号产生电路和所述输出电路连接，且配置为接收所述时钟信号，并根据所述时钟信号存储所述输入信号；所述输出电路配置为经所述至少一个信号端输出根据存储的所述输入信号产生的驱动所述发光元件的电流。

例如，在本公开至少一实施例提供的电子基板中，所述信号产生电路还配置为根据所述输入信号产生数据延迟信号，根据所述数据延迟信号和所述输入信号的差值产生数据使能信号，并根据所述数据使能信号产生所述时钟信号。

例如，在本公开至少一实施例提供的电子基板中，所述数据存储电路包括锁存器和移位寄存器；所述锁存器与所述信号产生电路连接，且配置为存储所述输入信号和所述数据使能信号；所述移位寄存器与所述锁存器和所述输出电路连接，配置为根据所述时钟信号将所述输入信号移位并存储。

例如，在本公开至少一实施例提供的电子基板中，所述输入信号、所述数据使能信号和所述时钟信号的所有电平均高于数据信号的偏置电压和第一电源电压的偏置电压。

例如，在本公开至少一实施例提供的电子基板中，所述输入信号还包括用于驱动所述像素驱动芯片的第一电源电压。

例如，在本公开至少一实施例提供的电子基板中，所述至少一个信号端仅包括第一信号端，所述第一信号端和所述发光元件连接，所述像素驱动芯片还包括多路复用电路，所述多路复用电路与所述第一信号端、所述信号产生电路和所述输出电路连接，且配置为：在第一时段，使得所述第一信号端与所述信号产生电路连接以提供所述输入信号，以及在第二时段，使得所述第一信号端与所述输出电路连接以输出所述电流至所述发光元件。

例如，在本公开至少一实施例提供的电子基板中，所述至少一个信号端包括第一信号端和第二信号端；所述第一信号端与所述信号产生电路连接，以向所述信号产生电路提供所述输入信号，所述第二信号端与所述输出电路和所述发光元件连接，以将所述输出电路输出的所述电流输出至所述发光元件。

例如，本公开至少一实施例提供的电子基板，还包括第一开关控制线、数据线和开关控制电路；所述开关控制电路与所述第一开关控制线、所述数据线和所述第一信号端连接，且配置为响应于所述第一开关控制线提供的第一开关控制信号，将所述数据线提供的所述输入信号传输至所述第一信号端。

例如，在本公开至少一实施例提供的电子基板中，所述开关控制电路包括开关晶体管；所述开关晶体管的栅极和所述第一开关控制线连接以接收所述第一开关控制信号，所述开关晶体管的第一极和所述数据线连接以接收所述输入信号，所述开关晶体管的第二极和所述第一信号端连接。

例如，本公开至少一实施例提供的电子基板，还包括第二开关控制线；所述第二开关控制线与所述第一信号端和所述开关控制电路连接，以在所述开关控制电路截止时，向所述第一信号端提供与所述第一开关控制信号相反的第二开关控制信号作为所述第一电源电压。

例如，在本公开至少一实施例提供的电子基板中，所述像素驱动芯片还包括第三信号端，所述第三信号端配置为向所述像素驱动芯片提供所述第一电源电压。

例如，在本公开至少一实施例提供的电子基板中，所述像素驱动芯片还包括第四信号端，且所述第四信号端配置为向所述像素驱动芯片提供第二电源电压，所述第二电源电压与所述第一电源电压相反。

本公开至少一实施例还提供一种显示装置，包括本公开任一实施例提供的电子基板、栅极驱动电路和数据驱动电路；所述栅极驱动电路配置为向所述电子基板提供扫描信号；所述数据驱动电路配置为向所述电子基板提供所述输入信号。

例如，在本公开至少一实施例提供的显示装置中，所述电子基板还包括背光单元，所述背光单元包括多个背光分区且由局域调光方式驱动，所述多个背光分区的每个包括所述像素驱动芯片和发光元件。

本公开至少一实施例还提供一种电子基板的驱动方法，包括：通过所述像素驱动芯片的所述至少一个信号端接收所述输入信号，并根据所述输入信号产生所述时钟信号；根据所述时钟信号存储所述输入信号；经所述至少一个信号端输出基于存储的所述输入信号产生的驱动所述发光元件的电流。

例如，在本公开至少一实施例提供的电子基板的驱动方法中，根据所述输入信号产生所述时钟信号，包括：根据接收的所述输入信号产生数据延迟信号，根据所述数据延迟信号和所述输入信号的差值产生数据使能信号，并根据所述数据使能信号的确定所述时钟信号。

例如，在本公开至少一实施例提供的电子基板的驱动方法中，所述至少一个信号端仅包括第一信号端，所述第一信号端和所述发光元件连接，所述驱动方法还包括：在第一时段，所述第一信号端提供所述输入信号至所述信号产生电路，以及在第二时段，所述第一信号端输出所述输出电路产生的所述电流至所述发光元件。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1为包括不同引脚个数的像素驱动芯片上的引脚的理想位置与实际位置的示意图；

图2为本公开至少一实施例提供的一种电子基板的示意图；

图3A-图3C为本公开至少一实施例提供的包括不同引脚个数的像素驱动芯片的示意图；

图4为本公开至少一实施例提供的一种时钟信号的生成示意图；

图5A为本公开至少一实施例提供的一种锁存器的示意图；

图5B为本公开至少一实施例提供的一种移位寄存器的示意图；

图6为本公开至少一实施例提供的一种输入信号的波形示意图；

图7为本公开至少一实施例提供的一种移位并存储输入信号的时序示意图；

图8A为图3B所示的像素驱动芯片的结构示意图；

图8B为图8A所示的像素驱动芯片的信号时序图；

图9A为图3C所示的像素驱动芯片的结构示意图；

图9B为图9A所示的像素驱动芯片的信号时序图；

图10A为图3A所示的像素驱动芯片的结构示意图；

图10B为图10A所示的像素驱动芯片的信号时序图；

图11A为图8A、图9A和图10A中所示发光元件的一个示例的连接示意图；

图11B为图11A所示的发光元件的驱动时序示意图；

图12为本公开至少一实施例提供的一种显示装置的示意图；以及

图13为本公开至少一实施例提供的电子基板的驱动方法的流程图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

在电子基板中，当驱动发光元件发光的像素驱动芯片在外部制作完成后绑定在基板上时，需要在像素驱动芯片上设置引脚以与基板上晶体管或绑定在基板上的发光元件连接，以接收数据信号并基于数据信号输出驱动发光元件发光的驱动电流，以驱动发光元件发光。

但是，如果像素驱动芯片上的引脚数目过多，会影响电子基板的像素间距，进而影响电子基板的分辨率的提升；另一方面，如果像素驱动芯片上的引脚数目过多，在转移像素驱动芯片至电子基板时，由于对各个引脚的容许误差的要求非常严苛，因此会增大像素驱动芯片的转移难度。图1为包括不同引脚个数的像素驱动芯片上的引脚的理想位置和实际位置的示意图。

例如，如图1所示，阴影表示引脚需要固晶的位置，虚线表示引脚实际固晶的位置，由于在制备过程中具有一定的误差，二者可能会不完全重合。如果阴影和其对应的虚线偏离较大，即像素驱动芯片上的某些引脚的实际固晶的位置偏离理想位置较大，则会造成像素驱动芯片不能接受引脚上传输的信号以及不能输出相应的信号至引脚连接的元件，从而例如不能驱动其连接的发光元件正常发光，出现显示异常等现象。例如，当连接电源电压线以接收电源电压的引脚出现偏差不能正常工作时，会使得像素驱动芯片因接受不到电源电压线上提供的电源电压而出现不能工作、功能异常或短路等现象；当连接像素驱动芯片的输出端的引脚出现偏差不能正常工作时，会导致像素驱动芯片不能正常输出驱动电流至与其连接的发光元件，导致该发光元件不发光，从而造成电子基板发光不均匀。

目前，电子基板在进行信号传输时，通常采用传统接口例如I2C(Inter-Integrated Circuit，两线式串行总线)或SPI(Serial Peripheral Interface，串行外设接口)等方式，这样的传输方式通常需要至少两个引脚以提供输入信号，从而增加了像素驱动芯片上的引脚个数。因此，如何减少像素驱动芯片上的引脚个数是当前亟需解决的问题。

本公开至少一实施例提供电子基板，包括像素驱动芯片，包括至少一个信号端、信号产生电路、数据存储电路和输出电路；至少一个信号端用于与发光元件电连接；信号产生电路与至少一个信号端连接，且配置为通过至少一个信号端接收输入信号，并根据输入信号产生时钟信号；数据存储电路与信号产生电路和输出电路连接，且配置为接收时钟信号，并根据时钟信号存储输入信号；输出电路配置为经至少一个信号端输出根据存储的输入信号产生的驱动发光元件的电流。

本公开一些实施例还提供对应于上述电子基板的显示装置和驱动方法。

本公开上述实施例提供的电子基板可以减少像素驱动芯片的引脚个数，降低转移像素驱动芯片的难度，避免因引脚偏差造成电子基板功能异常以及发光不均匀等显示问题，提高像素间距以及电子基板的显示分辨率，提升电子基板的显示效果。

下面结合附图对本公开的实施例及其示例进行详细说明。

图2为本公开至少一实施例提供的一种电子基板的示意图。图3A-图3C为本公开至少一实施例提供的一种像素驱动芯片的示意图。下面参考图2和图3A-3C以及与图2-图3C中的结构相关的图4-图12对本公开至少一实施例提供的电子基板进行详细地介绍。

例如，如图2所示，在一些示例中，当该电子基板100包括阵列基板，该阵列基板包括：衬底基板(以下简称“基板”)110和设置在基板110上的阵列排布的多个像素单元150，例如，包括m行q列像素电路，m和q均为大于1的整数。例如，多个像素单元150中的每个包括像素驱动芯片122以及与像素驱动芯片122电连接的至少一个发光元件L，像素驱动芯片配置为输出流经发光元件的电流。

例如，在另一些示例中，例如当该电子基板100为液晶电子基板时，该电子基板100作为背光单元(图中未示出)，该背光单元包括多个背光分区(图中未示出)，例如，该多个背光分区由局域调光方式驱动。例如，该多个背光分区的每个包括像素驱动芯片，该像素驱动芯片配置为驱动多个背光分区中的发光元件发光。

下面以像素单元中包括的像素驱动芯片的连接关系和驱动原理为例进行说明。需要注意的是，各个背光分区中包括的像素驱动芯片的连接关系和驱动原理与此类似，不再赘述。

例如，图2仅示意性地示出了1个像素驱动芯片122与1个发光元件L连接。在其他示例中，例如，在后面将会说明的图11A所示的示例中，1个像素驱动芯片122与Q个发光元件L连接，Q为大于1的整数，例如，在一些示例中，Q为m的整数倍。本公开的实施例对此不作限制。例如，该至少一个发光元件包括至少两个发光元件，至少两个发光元件发出不同颜色的光。例如，该发光元件可以为Mini LED或微型发光二极管，也可以是其他发光二极管，本公开的实施例对此不作限制。

例如，基板110例如为玻璃基板、陶瓷基板、硅基板等。例如，在每个像素单元150中，像素驱动芯片122配置为接收并存储数据信号以及根据数据信号驱动至少一个发光元件L发光。例如，该像素驱动芯片可以是单独制作形成后通过例如表面安装工艺(SMT)安装在基板110上，例如，通过引脚上的引线与外围电路(例如，栅极扫描电路和数据驱动电路)、电源或发光元件连接；也可以直接形成在该基板110上，以实现相应的功能。例如，该像素驱动芯片可以通过制备在硅晶片上切割得到。例如，在本公开的至少一个实施例中，该像素驱动芯片和发光元件均是单独制作完成后绑定在基板110上，当然，也可以直接制作在基板110上，本公开的实施例不限于此。

例如，如图3A-3C所示，在一些示例中，该像素驱动芯片122包括至少一个信号端P1(即引脚)、信号产生电路210、数据存储电路220和输出电路230。例如，该至少一个信号端(例如，图3A中所示的信号端P1或图3B-3C中所示的信号端P2)用于与发光元件L(如图2所示)电连接，以通过该信号端向该发光元件L输出驱动其发光的电流。

例如，信号产生电路210与至少一个信号端连接，且配置为通过该至少一个信号端接收输入信号INT，并根据输入信号INT产生时钟信号CLK。例如，如图3A所示，当至少一个信号端仅包括一个信号端(即第一信号端P1)时，该像素驱动芯片122还包括多路复用电路210，该信号产生电路210可以与该信号端P1通过多路复用电路240间接连接，多路复用电路240从信号端P1接收到输入信号INT后再将其传输至信号产生电路210；如图3B或图3C所示，当至少一个信号端包括多个信号端(例如，第一信号端P1和第二信号端P2)时，信号产生电路210也可以与至少一个信号端(例如，第一信号端P1)直接连接，本公开的实施例对此不作限制。

例如，在一些示例中，该输入信号为数据信号，如图2所示，为数据驱动电路140通过数据线DL传输的数据信号，当开关晶体管T(例如，下面以开关晶体管T为N型晶体管为例进行说明)响应于栅线GL提供的扫描信号导通时，将数据线DL传输的数据信号通过该信号端写入至像素驱动芯片122中的信号产生电路210，以用于后续步骤。

例如，在一些示例中，如图4所示，该信号产生电路210还配置为根据输入信号INT产生数据延迟信号DINT，根据数据延迟信号DINT和输入信号INT的差值ΔT产生数据使能信号EN，并根据数据使能信号EN产生时钟信号CLK。在这些示例中，由于信号产生电路210接收的输入信号(例如，数据信号)的占空比可能不一致，因此，可以先获取该输入信号INT，以及基于该输入信号INT及其延迟信号(即数据延迟信号DINT)之间的差值(即数据使能信号EN)，由于该获取的数据使能信号EN的占空比是一致的，因此基于该数据使能信号EN产生的时钟信号CLK的占空比也是一致的，从而可以获得比较稳定的时钟信号CLK，以用于后续步骤。通过该信号产生电路210可以仅需要1个接收输入信号的引脚，并根据接收的该输入信号产生时钟信号，并基于该时钟信号移位并存储该输入信号，从而可以不需要传统技术中的至少两个引脚来实现输入信号的接收以及移位并存储，从而可以减少电子基板中用于接收并存储输入信号的信号端(即引脚)的数量。

例如，如图3A-3C所示，数据存储电路220与信号产生电路210和输出电路230连接，且配置为接收时钟信号CLK，并根据时钟信号CLK存储输入信号INT。

例如，在一些示例中，如图3A-3C所示，数据存储电路220包括锁存器221和移位寄存器222。例如，锁存器221与信号产生电路210连接，且配置为存储输入信号INT和数据使能信号EN；移位寄存器222与锁存器221和输出电路230连接，配置为根据时钟信号CLK将输入信号INT移位并存储。

图5A为本公开至少一实施例提供的一种锁存器的示意图。例如，如图5A所示，该锁存器221可以采用SR锁存器，置位端S为输入端，接收信号产生电路210输出的输入信号INT，Q端作为输出端，当该锁存器221不锁存数据时，即数据使能信号EN有效时，即置位端S和复位端R(例如，接收信号产生电路210产生的数据使能信号EN)的电平状态不一致时，输出端Q随置位端S的输入信号的变化而变化，即将输入信号INT输出至输出端Q，即输出至与锁存器222连接的移位寄存器222；当锁存器221起锁存作用时，即数据使能信号EN无效时，该输入信号被缓存在该锁存器221中。

图5B为本公开至少一实施例提供的一种移位寄存器的示意图。例如，如图5B所示，该像素驱动芯片包括n(n为大于等于1的整数)个移位寄存器，以移位并存储输入信号。每个移位寄存器存储1bit(位)数据，因此该移位寄存器的个数可以根据表示灰阶(数据信号)的位数决定。例如，若以8bit电子基板为例进行介绍，每个发光元件的灰阶的范围为0～255，即每个发光元件对应的灰阶用8bit(即，1个字节包括8bit)表示。若每个像素驱动芯片连接两个发光元件，那么这两个发光元件所需的输入信号包括2个字节，即包括16bit，即，n＝16，即该像素驱动芯片122接收16bit的输入信号，分别存储在图5A所示的16个移位寄存器中，第1个至第8个移位寄存器的输出D1-D8为控制第1个发光元件发光的输入信号，若第1个LED对应0灰阶，那么第1个至第8个移位寄存器中分别存储0，第9个至第16个移位寄存器的输出D9-D16为控制第2个发光元件发光的输入信号，若第2个发光元件对应255灰阶，那么第9个至第16个移位寄存器中分别存储1，各个移位寄存器存储的数据根据实际的灰阶确定，本公开的实施例对此不作限制。例如，各个移位寄存器响应于信号产生电路210产生的时钟信号CLK的上升沿移位并存储上述输入信号。需要注意的是，移位寄存器的工作过程和结构可参考本领域的设计，在此不再赘述。

需要注意的是，锁存器和移位寄存器的连接不限于图3A-3C所示，也可以信号产生电路210先与移位寄存器222连接，移位寄存器在于锁存器221连接，以将输入信号先进行移位并存储，在将移位并存储的输入信号输入至锁存器221中，本公开的实施例对此不作限制。

例如，输出电路230配置为经至少一个信号端输出根据存储的输入信号INT产生的驱动发光元件的电流。例如，该输出电路230中包括电流控制电路(图中未示出)，该电流控制电路可以调用位于像素驱动芯片外部的关于输入信号的灰阶值和电流的对应关系的查找表，由此，当输入电路230接收到输入信号时，可根据该输入信号的灰阶值在查找表中查询其对应的电流大小，并通过数模转换电路，将传输的电流转换为模拟信号，并将该转换为模拟信号的电流输出至对应的发光元件以驱动其发光。

例如，在一些示例中，当至少一个信号端仅包括一个信号端时，即在图3A所示的示例中，当至少一个信号端仅包括第一信号端P1时，该像素驱动芯片122还包括多路复用电路210，该输出电路230可以与第一信号端P1通过该多路复用电路240间接连接，多路复用电路240接收输出电路230的输出并将其传输至第一信号端P1；如图3B或图3C所示，当至少一个信号端包括第一信号端P1和第二信号端P2时，该输出电路230也可以与至少一个信号端(即，第二信号端P2)直接连接，本公开的实施例对此不作限制。

当至少一个信号端仅包括第一信号端P1时，第一信号端P1和发光元件L连接(如图10A所示)，从而可以将输出电路230输出的电流I输入至发光元件L。

由于当至少一个信号端仅包括第一信号端P1时，第一信号端P1既通过多路复用电路240与信号产生电路210连接以提供输入信号，又通过多路复用电路240和输出电路230连接以接收驱动发光元件L的电流I，因此，需要通过多路复用电路240采用分时驱动技术实现对像素驱动芯片122的驱动，以实现输入信号和电流通过同一个信号端(第一信号端P1)传输而又不相互影响。例如，如图3A所示，多路复用电路240与第一信号端P1、信号产生电路210和输出电路230连接，且配置为：在第一时段，使得第一信号端P1与信号产生电路210连接以提供输入信号，以及在第二时段，使得第一信号端P1与输出电路230连接以输出电流I至发光元件L，从而可以实现对像素驱动芯片122的分时驱动。

例如，在时序控制器200(如图12所示)中控制输入信号(即数据信号)和发送至栅极驱动电路130的时钟信号(CLKA)同步，从而在栅极驱动电路130输出扫描信号至对应行的栅线GL时，时序控制器控制数据驱动电路140将数据信号对应施加至相应的列的数据线DL。由此可以控制输入信号输入至像素驱动芯片的第一信号端P1的时间。

例如，多路复用电路240可以对其接收信号进行判断，以确定该阶段是属于第一时段还是第二时段。例如，当该分时复用电路240接收的信号是脉冲信号时，则判断属于第一时段，因此在此时段使得第一信号端P1与信号产生电路210连接以提供输入信号；当该分时复用电路240接收的是直流信号时，则判断属于第二时段，因此在此时段使得第一信号端P1与输出电路230连接以输出电流I至发光元件L，从而可以实现对像素驱动芯片122的分时驱动。

例如，分时驱动的具体过程可参考下面图10B描述，在此不再赘述。

例如，如图3B所示的示例中，该像素驱动芯片122包括第一信号端P1、第二信号端P2和第四信号端P4。图6为本公开至少一实施例提供的一种输入信号的波形示意图。如图6所示，在该示例中，该输入信号例如包括n个数据信号D1-Dn，例如，输入信号(即其包括的n个数据信号D1-Dn)的所有电平均高于数据信号的偏置电压VTh1和第一电源电压的偏置电压VTh2。例如，在该示例中，该输入信号不仅可以作为数据信号产生驱动发光元件的电流，还可以作为该像素驱动芯片所需的第一电源电压(例如，高电压)，以驱动该像素驱动芯片正常工作。

例如，可以通过将输入信号加上数据信号的偏置电压VTh1和第一电源电压的偏置电压VTh2，以使得输入信号依据该偏置电压作为电压准位(或基准电压)进行传输，从而可以保证输入信号的所有电平均高于数据信号的偏置电压VTh1和第一电源电压的偏置电压VTh2。通过设置输入信号高于数据信号的偏置电压VTh1可以保证该输入信号可以作为数据信号产生驱动发光元件的电流，同时通过设置输入信号高于第一电源电压的偏置电压VTh2可以保证该输入信号可以满足作为第一电源电压的条件以驱动像素驱动芯片工作，从而通过该种设置方式，可以使得像素驱动芯片在不包括单独提供电源电压的引脚(例如，图3C所示的第三信号端P3)的情况下，也可以正常运行，因此，在该示例中，还可以减少像素驱动芯片上单独提供第一电源电压的第三信号端P3，以使得该像素驱动芯片122仅包括三个信号端：第一信号端P1、第二信号端P2和第四信号端P4，也可以正常运行。

例如，该数据使能信号EN和时钟信号CLK的所有电平也可以均高于数据信号的偏置电压VTh1和第一电源电压的偏置电压VTh2，本公开的实施例对此不作限制。

图7为本公开至少一实施例提供的一种结合图4和图6以系统展示移位并存储输入信号的时序示意图。

例如，如图7所示，在t20阶段，对输入信号INT包括的例如数据信号D0-D8(例如，图7仅示出了n＝8时的示意图，本公开的实施例对此不作限制)进行图6所示的数据处理，即使得数据信号D0-D8依据该输入信号的偏置电压VTh1和第一电源电压的偏置电压VTh2作为电压准位(或基准电压)进行传输，并基于数据处理后的输入信号INT和数据延迟信号DINT产生的使能信号EN获取时钟信号CLK，并基于该时钟信号CLK将输入信号移位并依次存储在各个移位寄存器中，以分别得到D0、D1、……Dn。

在本公开的另一些示例中，例如，如图3C和图9A所示，在图3B所示的示例的基础上，该像素驱动芯片122还包括第三信号端P3，该第三信号端P3配置为向像素驱动芯片122提供第一电源电压。例如，该第一电源电压包括偏置电压VTh2，即第一电源电压大于偏置电压VTh2，从而满足驱动像素驱动信号运行的条件。具体介绍可参考下面图9A的介绍，在此不再赘述。

在该示例中，由于第一电源电压由单独的第三信号端P3提供，因此，输入信号不需要依据第一电源电压的偏置电压VTh2作为电压准位(或基准电压)进行传输，从而可以将数字处理和仿真分开进行，有利于简化像素驱动芯片的设计，使得像素驱动芯片的结构简单，减小了像素驱动芯片的面积，从而可以提高电子基板的分辨率。

在本公开的另一些示例中，例如，如图3A至图3C所示，像素驱动芯片还包括第四信号端P4，且第四信号端P4配置为向像素驱动芯片122提供第二电源电压(小于第一电源电压，例如，接地电压)，第二电源电压与第一电源电压相反，以用于驱动像素驱动芯片正常运行。

在本公开的一些实施例，例如，本公开上述实施例提供的电子基板中，与信号产生电路210连接的信号端(即引脚)的个数仅包括1个(例如，第一信号端P1)或包括多个，因此，相较于传统设计中需要包括两个提供输入信号的引脚，本公开上述实施例提供的电子基板可以减少像素驱动芯片的引脚个数；另外，在本公开的另一些实施例中，信号产生电路210和输出电路230可以共用一个引脚(如图2所示的第一信号端P1)，从而可以进一步减少像素驱动芯片的引脚个数，因此，可以降低转移像素驱动芯片的难度，避免因引脚偏差造成电子基板功能异常以及发光不均匀等显示问题，提高像素间距以及电子基板的显示分辨率，提升电子基板的显示效果。

图8A为图3B所示的像素驱动芯片的结构示意图。图8B为图8A所示的像素驱动芯片的信号时序图。下面，结合图8A和图8B对图3B所示的像素驱动芯片的工作原理进行详细的介绍。

例如，在图3B和图8A所示的示例中，像素驱动芯片包括3个信号端P1、P2、P3。例如，在该示例中，至少一个信号端包括第一信号端P1和第二信号端P2。例如，第一信号端P1与信号产生电路210连接，以向信号产生电路210提供输入信号，第二信号端P2与输出电路230和发光元件L1-Ln连接，以将输出电路230输出的电流I输出至发光元件L1-Ln。

如图8A和图2所示，电子基板100还包括第一开关控制线GL1/GL3/……GL(N-1)、数据线DL和开关控制电路121。例如，开关控制电路121与第一开关控制线GL1/GL3/……GL(N-1)、数据线DL和第一信号端P1连接，且配置为响应于第一开关控制线GL1/GL3/……GL(N-1)提供的第一开关控制信号，将数据线DL提供的输入信号INT传输至第一信号端P1。例如，在本公开的实施例中，第一开关控制线GL1/GL3/……GL(N-1)为栅线，第一开关控制信号为栅极驱动电路(将在下面进行详细地介绍)输出的扫描信号。N为大于等于3且小于等于m+1的整数。

例如，如图8A和图2所示，该开关控制电路121包括开关晶体管T。例如，开关晶体管T的栅极和第一开关控制线GL1/GL3/……GL(N-1)连接以接收第一开关控制信号，开关晶体管T的第一极和数据线DL连接以接收输入信号，开关晶体管T的第二极和第一信号端P1连接。例如，开关晶体管T在第一开关控制信号(扫描信号)的控制下导通，从而将第一信号端P1和数据线DL连接，以将数据线DL提供的输入信号输入至第一信号端。例如，该输入信号为图6所示的输入信号，其电平均高于数据信号的偏置电压VTh1和第一电源电压的偏置电压VTh2，从而可以在作为数据信号驱动发光元件发光的同时，还为像素驱动芯片提供其工作所需的第一电源电压(例如，高电压)。

如图8A所示，在该示例中，该电子基板100还包括第二开关控制线GL2/GL4……GL(N)，第二开关控制线GL2/GL4……GL(N)与第一信号端P1和开关控制电路121连接，以在开关控制电路121截止时，向第一信号端P1提供与第一开关控制信号相反的第二开关控制信号作为第一电源电压。例如，该第二开关控制线与设置在电子基板100上的引脚(例如，设置在电子基板的绑定区)连接以接收作为第二电源电压的第二控制信号。例如，第二开关控制线通过该设置电子基板100上的绑定区的引脚与时序控制器200(例如，设置在绑定在电子基板上的其他芯片上)连接以接收第二电源电压

例如，第一开关控制电路121截止时，由于像素驱动芯片不能与数据线连接，因此，不能向像素驱动芯片提供作为第一电源电压的输入信号以驱动像素驱动芯片工作。此时，通过第二开关控制线提供与第一开关控制信号相反的第二开关控制信号作为第一电源电压，通过第一信号端P1输入至像素驱动芯片122,可以保证像素驱动芯片在后续过程中正常工作。

例如，该电子基板100还包括电压控制电路(图中未示出)，配置为根据第一开关控制线提供第一开关控制信号的时序提供对应的第二开关控制信号至第二开关控制线。例如，该时钟信号的时序由外围电路，例如，时序控制器(图中未示出)提供。例如，时序控制器配置为向电子基板中的电压控制电路提供时钟信号，以使得该电压控制电路根据该时钟信号控制第二开关信号发送至各条第二开关控制线的时序，从而实现电子基板的显示。

需要注意的是，图8A仅以图2中与1条数据线DL连接的1列像素单元为例进行介绍。需要注意的是，以下实施例与此相同，不再赘述。

如图8B所示，在第1阶段t1，第1行第一开关控制线GL1(即第1行栅线)提供高电平，第二开关控制线GL2悬空(例如，和提供第二电源电压的电压控制电路断开连接，以避免影响输入信号的传输)或与一个大电阻连接，从而第1行的开关晶体管T导通，将输入信号写入第1行的像素驱动芯片中进行移位并存储；在第1阶段t1结束后的其他各个阶段t2-tn，第1行第一开关控制线GL1(即第1行栅线)提供低电平，从而开关晶体管T截止，此时第二开关控制线GL2提供高电平至第1行的像素驱动芯片，以向其提供第一电源电压，以保证在后续阶段中，像素驱动芯片将根据存储在移位寄存器中的数据信号产生的电流施加至发光元件的第一极，且在各个发光元件L1-Ln的第二极依序接收到第二电压时，驱动与该像素驱动芯片连接的各个发光元件L1-Ln依序发出对应灰度的光。对发光元件的具体驱动方法可参考图11A和图11B的相关描述，在此不再赘述。以下实施例与此相同，不再赘述。

在第2阶段t2，第2行第一开关控制线GL3(即第2行栅线)提供高电平，第二开关控制线GL4悬空或与一个大电阻连接，从而第2行的开关晶体管T导通，将输入信号写入第2行的像素驱动芯片中进行移位并存储；在第2阶段t2结束后的其他各个阶段，第2行第一开关控制线GL3(即第3行栅线)提供低电平，从而开关晶体管T截止，此时第二开关控制线GL4提供高电平至第2行的像素驱动芯片，以向其提供第一电源电压。

在第m阶段tm，第m行第一开关控制线GL(N-1)(即第m行栅线)提供高电平，第二开关控制线GL(N)悬空或与一个大电阻连接，从而第m行的开关晶体管T导通，将输入信号写入第m行的像素驱动芯片中进行移位并存储；在第m阶段tm结束后的其他各个阶段，第m行第一开关控制线GL(N-1)(即第m行栅线)提供低电平，从而开关晶体管T截止，此时第二开关控制线GL(N)提供高电平至第m行的像素驱动芯片，以向其提供第一电源电压。

图9A为图3C所示的像素驱动芯片的结构示意图。图9B为图9A所示的像素驱动芯片的信号时序图。下面，结合图9A和图9B对图3C所示的像素驱动芯片的工作原理进行详细的介绍。

例如，在图3C和图9A所示的示例中，像素驱动芯片包括4个信号端P1、P2、P3、P4。例如，图9A所示的像素驱动芯片与图8A的像素驱动芯片类似，区别在于：图9A所示的像素驱动芯片122还包括第三信号端P3，该第三信号端P3配置为向像素驱动芯片122提供第一电源电压，因此图9A所示的像素驱动芯片中可以不包括提供第二开关控制信号作为第一电源电压的第二开关控制线。

在该示例中，由于第一电源电压由单独的第三信号端P3提供，因此，输入信号不需要依据第一电源电压的偏置电压VTh2作为电压准位(或基准电压)进行传输，还可以减少控制第二开关控制信号的电路，从而可以将数字处理和仿真分开进行，有利于简化像素驱动芯片的设计，使得像素驱动芯片的结构简单，减小了像素驱动芯片的面积，从而可以提高电子基板的分辨率。

例如，各个像素驱动芯片的第三信号端P3可以连接在一起，以接收第一电源电压用于驱动像素驱动芯片的正常运行。

图9B所示的时序图中的各个阶段与图8B所示的时序图中的各个阶段类似，区别在于：第三电源端P3接收的第一电源电压在各个阶段均为高电平，不存在第二开关信号线GL2/GL4……GL(N)提供的第二开关信号。该示例的具体过程具体可参考图8B的描述，在此不再赘述。

图10A为图3A所示的像素驱动芯片的结构示意图。图10B为图10A所示的像素驱动芯片的信号时序图。下面，结合图10A和图10B对图3A所示的像素驱动芯片的工作原理进行详细的介绍。

例如，在图3A和图10A所示的示例中，像素驱动芯片包括2个信号端P1、P4。例如，图10A所示的像素驱动芯片与图8A的像素驱动芯片类似，区别在于：图10A所示的像素驱动芯片122的至少一个信号端仅包括第一信号端P1。

例如，如图10A所示，第一信号端P1和发光元件L1-Ln连接，从而可以将输出电路230输出的电流I输入至发光元件L1-Ln。

由于当像素驱动芯片包括的至少一个信号端仅包括第一信号端P1时，第一信号端P1既通过多路复用电路240与信号产生电路210连接以提供输入信号，又通过多路复用电路240和输出电路230连接以接收驱动发光元件L1-Ln的电流I，因此，需要通过多路复用电路240对像素驱动芯片122进行分时驱动，以实现输入信号和电流通过同一个信号端(第一信号端P1)传输时的互不影响。例如，如图3A所示，多路复用电路240与第一信号端P1、信号产生电路210和输出电路230连接，且配置为：在第一时段，使得第一信号端P1与信号产生电路210连接以提供输入信号，以及在第二时段，使得第一信号端P1与输出电路230连接以输出电流I至发光元件L，从而可以实现对像素驱动芯片122的分时驱动。

图10B为对像素驱动芯片进行分时驱动的时序示意图。

如图10B所示，在第1阶段t1的第1子阶段t11，第1行第一开关控制线GL1(即第1行栅线)提供高电平，第二开关控制线GL2悬空或与一个大电阻连接，从而第1行的开关晶体管T导通，将输入信号写入第1行的像素驱动芯片122的第一信号端P1,例如，在此阶段，多路复用电路240使得第一信号端P1与信号产生电路210连接，以接收第一信号端P1接收的输入信号,进行移位并存储。

在第1阶段t1的第二子阶段t12以及以及第1子阶段t11结束后的其他各个阶段t2-tn，第1行第一开关控制线GL1(即第1行栅线)提供低电平，从而开关晶体管T截止，此时第二开关控制线GL2提供高电平至第1行的像素驱动芯片，以向其提供第一电源电压，以保证在该阶段像素驱动芯片可以将根据存储在移位寄存器中的数据信号产生的电流施加至发光元件的第一极，且在各个发光元件L1-Ln的第二极依序接收到第二电压时，驱动与该像素驱动芯片连接的各个发光元件L1-Ln依序发出对应灰度的光。例如，在此阶段，使得第一信号端P1与输出电路230连接以输出电流I至发光元件L，从而可以实现对像素驱动芯片122的分时驱动。对发光元件的具体驱动方法可参考图11A和图11B的相关描述，在此不再赘述。以下实施例与此相同，不再赘述。

在第2阶段t2的第1子阶段t21，第2行第一开关控制线GL3(即第2行栅线)提供高电平，第二开关控制线GL4悬空或与一个大电阻连接，从而第2行的开关晶体管T导通，将输入信号写入第2行的像素驱动芯片中进行移位并存储。

在第2阶段t2的第二子阶段t22以及第一子阶段t21结束后的其他各个阶段，第2行第一开关控制线GL3(即第3行栅线)提供低电平，从而开关晶体管T截止，此时第二开关控制线GL4提供高电平至第2行的像素驱动芯片，以向其提供第一电源电压。

在第m阶段tm的第1子阶段tm1，第m行第一开关控制线GL(N-1)(即第m行栅线)提供高电平，第二开关控制线GL(N)悬空或与一个大电阻连接，从而第m行的开关晶体管T导通，将输入信号写入第m行的像素驱动芯片中进行移位并存储；在第m阶段的第2子阶段tm2以及第1子阶段tm1结束后的其他各个阶段，第m行第一开关控制线GL(N-1)(即第m行栅线)提供低电平，从而开关晶体管T截止，此时第二开关控制线GL(N)提供高电平至第m行的像素驱动芯片，以向其提供第一电源电压。

通过各个阶段中的第一子阶段接收输入信号实现输入信号的移位并存储，在第二子阶段接收第一电源电压以将基于输入信号产生的电流通过输出电路230输出至发光元件的第一极以驱动发光元件发光，从而可以实现像素驱动芯片的分时驱动。

例如，至少一个发光元件L每个包括第一极和第二极，例如，图8A-图10A均以各行发光元件L阴极与像素驱动芯片的信号端连接进行说明，此时，该发光元件L的第一极为阴极，第二极为阳极。需要注意的是，在一些示例中，各行发光元件L还可以采用各行发光元件L阳极与像素驱动芯片的信号端连接，此时该发光元件L的第一极为阳极，第二极为阴极，具体可视实际情况而定，本公开的实施例对此不作限制。

图11A为图8A、图9A和图10A中所示发光元件L1-LQ(Q大于等于2小于等于n)的一个示例的连接示意图。图11B为图11A所示的发光元件的驱动时序示意图。下面结合图11A和图11B对本公开至少一实施例提供的电子基板进行详细地介绍。

例如，在图11A所示的示例中，至少一个发光元件包括多个发光元件，例如，包括Q个发光元件L1-LQ，像素驱动芯片122包括1个第一信号端P1，以与Q个发光元件L1-LQ连接。

例如，如图11A所示，该电子基板100还包括多组第二电压线，该多组第二电压线与多行像素电路一一对应连接。例如，图11A中仅示意性地示例了对于2行2列的像素电路，该电子基板包括两组第二电压线VDD1-1至VDD1-Q和VDD2-1至VDD2-Q，以与图11A中所示的2行像素电路对应连接。当然，具体设置可根据实际情况而定，本公开的实施例对此不作限制。例如，如图11A所示，与该2行2列像素电路连接的还有第一数据线DL1和第二数据线DL2，第一数据线DL1和第二数据线DL2与数据驱动电路连接，分别用于向与其连接的各列像素电路提供数据信号。

例如，如图11A所示，多个发光元件包括Q个发光元件L1-LQ，每组第二电压线包括Q条第二电压线。例如，该Q条第二电压线中的第q条第二电压线和对应行的像素电路中的各个像素驱动芯片分别电连接的第q个发光元件连接，q为大于0小于等于N的整数。例如，第1行的第1个像素驱动芯片连接的第1个发光元件L1和与第1行的第2个像素驱动芯片连接的第1个发光元件L1均与第1组第1条第二电压线VDD1-1连接，与第1行的第1个像素驱动芯片的第2个发光元件L1和与第1行的第2个像素驱动芯片的第2个发光元件L1均与第1组第2条第二电压线VDD1-2连接，以此类推。

例如，在该示例中，电子基板100还包括电压控制电路(图中未示出)，与多组第二电压线VDD连接，且配置为根据各个像素驱动芯片向与其分别连接的Q个发光元件施加对应于相应的数据信号的电流的时序(例如，时钟信号的时序)，依序施加第二电压至各组第二电压线中的Q条第二电压线，以驱动Q个发光元件根据相应的数据信号依序发光。例如，在非发光时间，第二电压线与电压控制电路断开连接，即各条第二电压线例如保持在悬空状态或分别与大电阻连接，以避免发光元件的发光。例如，可以通过时钟信号控制将对应于Q个发光元件的数据信号分别发送至该Q个发光元件的时序，同时电压控制电路很据该时钟信号控制与该Q个发光元件分别连接的第二电压线提供相应的电压，从而可以控制在该Q个发光元件中的第q个发光元件对应的数据信号显示时，向与该第q个发光元件连接的第q条第二电压线提供第二电压。例如，该时钟信号的时序由外围电路，例如，时序控制器(图中未示出)提供。例如，时序控制器，配置为向电子基板中的电压控制电路提供时钟信号，以使得该电压控制电路根据该时钟信号控制第二电压发送至各条第二电压线的时序，从而实现电子基板的显示。通过这种连接和控制方式，可以避免在像素驱动芯片只有一个第二端的情况下，与其连接的Q个发光元件发出相同的光的情形。

假设像素驱动芯片中存储有与Q个发光元件一一对应的Q个数据信号，例如，第1个发光元件L1根据第1个数据信号发光，第2个发光元件L2根据第2个数据信号发光，以此类推，第Q个发光元件LQ根据第Q个数据信号发光。但是由于该Q个发光元件均通过一个第一信号端P1或第二信号端P2与像素驱动芯片122连接，从而，存储在像素驱动芯片122中的数据信号对应的各个电流会同时流经该Q个发光元件。因此，为了使得该Q个发光元件分别发出对应于对应的数据信号的光，可以逐行施加第二电压至第一组的Q条第二电压线。例如，在将对应于第1个数据信号的电路通过施加至Q个发光元件时，为了使得第1个发光元件L1发出其对应的光，此时，向与该第1个发光元件L1连接的第1组的第1条第二电压线VDD1-1施加第二电压，以在第1个发光元件L1处形成通路；在将对应于第2个数据信号的电路施加至Q个发光元件时，为了使得第2个发光元件L2发出其对应的光，此时，向与第2个发光元件L2连接的第1组的第2条第二电压线VDD1-2施加第二电压，以此类推。从而可以通过控制施加至各组中各条第二电压线的第二电压的时序，控制每个像素驱动芯片的各个发光元件发出对应灰度的光。

例如，如图11B所示，在一行像素单元预存完其对应的数据信号后，对应与该一行像素电路的第二电压线提供第二电压至该行像素电路包括的发光元件的第二极，从而发光元件逐行发光并显示预存图像数据，即在当前帧图像的显示阶段，逐行存储数据信号并逐行显示。该种工作时序，可减少显示延迟。

例如，在第1阶段t1，第1行第一开关控制线GL1提供高电平，开关晶体管T导通，以将输入信号写入第1行像素驱动芯片中。

在第2阶段t2，与第1行像素单元中的发光元件的第二极连接的第1组第二电压线VDD1-1至VDD1-Q逐行提供第二电压，因此，第1行像素电路中的发光元件逐行发光。

接着，第2行第一开关控制线GL2提供高电平，与第2行像素单元中的发光元件的第二极连接的第2组第二电压线VDD2-1至VDD2-Q逐行提供第二电压，因此，第2行像素电路中的发光元件逐行发光，以此类推。

例如，至少一个发光元件L每个包括第一极和第二极，例如，本公开的实施例均以各行发光元件采用共阳极的连接方式进行说明的，此时该发光元件的第一极为阳极，第二极为阴极。需要注意的是，在另一些示例中，各行发光元件还可以采用共阴极的连接方式(如图2所示，图2为每个像素驱动芯片仅连接1个发光元件的情况，本公开的实施例对此不作限制)，此时该发光元件的第一极为阴极，第二极为阳极，具体可视实际情况而定，本公开的实施例对此不作限制。当采用共阴极的连接方式时，其工作原理和连接方式与本公开实施例提供的共阳极的连接方式和工作原理类似，只需将第二电压换成对应的低电平即可，在此不再赘述。

本公开的至少一个实施例中采用的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开描述的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压，关闭电压为高电平电压；当晶体管为N型晶体管时，开启电压为高电平电压，关闭电压为低电平电压。

另外，本公开的实施例中的晶体管均以N型晶体管为例进行说明，此时，晶体管的第一极是漏极，第二极是源极。需要说明的是，本公开包括但不限于此。例如，本公开的实施例提供的各个选择开关中的一个或多个晶体管也可以采用P型晶体管，此时，晶体管第一极是源极，第二极是漏极，只需将选定类型的晶体管的各极参照本公开的实施例中的相应晶体管的各极相应连接，并且使相应的电压端提供对应的高电压或低电压即可。当采用N型晶体管时，可以采用氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。

本公开至少一实施例还提供一种显示装置。图12为本公开至少一实施例提供的一种显示装置的示意图。例如，如图12所示，该显示装置10包括例如如图2所示的电子基板100。本公开的实施例对此不作限制。

例如，如图12所示，在一些示例中，该显示装置10还包括时序控制器200，配置为向电子基板中的电压控制电路140提供时钟信号，以使得该电压控制电路140根据该时钟信号控制第二电压发送至各条第二电压线的时序，从而实现电子基板的显示。

例如，在另一些示例中，如图2所示，该显示装置10还包括设置在基板110上的栅极驱动电路130和数据驱动电路140。

例如，电子基板100包括开关控制电路121，该开关控制电路121与像素驱动芯片122连接，配置为响应于扫描信号将数据信号(例如，输入信号)写入像素驱动芯片122；栅极驱动电路130通过多条栅线GL与多行像素电路的开关控制电路121分别电连接，且配置为分别向多行像素电路的开关控制电路121提供多个扫描信号；数据驱动电路140通过多条数据线DL与多列像素电路的开关控制电路121分别电连接，且配置为分别向多列像素电路的开关控制电路121提供多个数据信号。

例如，开关控制电路121包括开关晶体管T，开关晶体管T的栅极通过相连接的栅线(例如，第一开关控制线)GL和栅极驱动电路130电连接以接收扫描信号，开关晶体管T的第一极通过相连接的数据线DL和数据驱动电路140电连接以接收数据信号，开关晶体管T的第二极和像素驱动芯片122的第一信号端P1连接。例如，开关晶体管T响应于扫描信号导通，将数据驱动电路140提供的数据信号写入像素驱动芯片122中进行存储，以在显示阶段用于驱动发光元件发光。

例如，栅极驱动电路130可以实现为栅极驱动芯片(IC)或为直接制备在显示装置的阵列基板上栅极驱动电路(GOA)。例如，GOA包括级联的多个移位寄存器单元，配置为在外围电路(例如，时序控制器)提供的触发信号STV和时钟信号CLKA的控制下，移位输出扫描信号，其具体的级联方式和工作原理可以参考本领域的设计，在此不再赘述。数据驱动电路140也可以参考本领域的设计，在此不再赘述。

在该示例中，通过将栅极驱动电路、数据驱动电路、像素驱动芯片、发光元件L等集成在同一阵列基板上，可以通过AM(Active-matrix，有源矩阵)驱动的方式实现将数据信号存储至像素驱动芯片。例如，在显示阶段，根据实际情况，同时或逐行向第二电压线提供第二电压至发光元件L的第二极，从而使得像素驱动芯片根据存储的数据信号控制流经发光元件的电流，以驱动发光元件L按照一定的灰度(数据信号)发光。即，在显示阶段，对发光元件的驱动依然采用PM(Passive-Matrix，无源)驱动的方式。因此，在本公开实施例中，可以结合AM和PM的驱动方式实现对发光元件的驱动。

例如，在一些示例中，电子基板100作为阵列基板，阵列基板包括阵列排布的像素单元，像素单元的每个包括像素驱动芯片和发光元件。例如，在该示例中，该显示装置10可以是Mini LED显示装置或微型发光二极管显示装置，本公开的实施例对此不作限制。

例如，在另一些示例中，该电子基板100可以是液晶电子基板。例如，在该示例中，电子基板100作为背光单元，背光单元包括多个背光分区且由局域调光方式驱动，多个背光分区的每个包括像素驱动芯片和发光元件。例如，在该示例中，像素驱动芯片配置为驱动各个背光分区中发光元件分别发光。

例如，在该示例中，该显示装置10还可以是液晶显示装置，本公开的实施例对此不作限制。

需要说明的是，为表示清楚、简洁，本公开的实施例并没有给出该显示装置10的全部组成单元。为实现该显示装置10的基本功能，本领域技术人员可以根据具体需要提供、设置其他未示出的结构，本公开的实施例对此不作限制。

关于上述实施例提供的显示装置的技术效果可以参考本公开的实施例中提供的电子基板的技术效果，这里不再赘述。

本公开至少一实施例还提供一种电子基板的驱动方法。图13为本公开至少一实施例提供的电子基板的驱动方法的流程图。如图13所示，该电子基板的驱动方法包括步骤S110-步骤S130。

步骤S110：通过像素驱动芯片的至少一个信号端接收输入信号，并根据输入信号产生时钟信号。

步骤S120：根据时钟信号存储输入信号。

步骤S130：经至少一个信号端输出基于存储的输入信号产生的驱动发光元件的电流。

例如，在一些示例中，步骤S110包括：根据接收的输入信号产生数据延迟信号，根据数据延迟信号和输入信号的差值产生数据使能信号，并根据数据使能信号的确定时钟信号。

对于步骤S120，例如，各个移位寄存器响应于信号产生电路210产生的时钟信号CLK的上升沿移位并存储上述输入信号。具体介绍可参考图5B所示的介绍。

对于步骤S130，例如，在一些示例中，当至少一个信号端仅包括一个信号端时，即在图3A所示的示例中，当至少一个信号端仅包括第一信号端P1时，该像素驱动芯片122还包括多路复用电路210，该输出电路230可以与至少一个信号端P1通过该多路复用电路240间接连接；如图3B或图3C所示，当至少一个信号端包括第一信号端P1和第二信号端P2时，该输出电路230也可以与至少一个信号端(即，第二信号端P2)直接连接，本公开的实施例对此不作限制。例如，该至少一个信号端将输出电路230输出的电流施加至发光元件的第一极，以驱动发光元件发光相应灰度的光。具体介绍可参考图3A-图11B的相关描述，在此不再赘述。

例如，在一些示例中，当至少一个信号端仅包括一个信号端时，即在图3A所示的示例中，当至少一个信号端仅包括第一信号端P1时，第一信号端P1和发光元件L连接，此时采用分时驱动技术对像素驱动芯片进行驱动。在该示例中，该驱动方法还包括：在第一时段，第一信号端P1提供输入信号INT至信号产生电路210，以及在第二时段，第一信号端P1输出输出电路230产生的电流I至发光元件L。具体介绍可参考图10A-图10B的介绍，在此不再赘述。

需要说明的是，本公开的多个实施例中，该驱动方法的流程可以包括更多或更少的操作，这些操作可以顺序执行或并行执行。上文描述的驱动方法可以执行一次，也可以按照预定条件执行多次。

关于上述实施例提供的驱动方法的技术效果可以参考本公开的实施例中提供的电子基板的技术效果，这里不再赘述。

有以下几点需要说明：

(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (17)

1.一种电子基板，包括像素驱动芯片，包括至少一个信号端、信号产生电路、数据存储电路和输出电路；

所述至少一个信号端用于与发光元件电连接；

其中，所述信号产生电路与所述至少一个信号端连接，且配置为通过所述至少一个信号端接收输入信号，并根据所述输入信号产生时钟信号；

所述数据存储电路与所述信号产生电路和所述输出电路连接，且配置为接收所述时钟信号，并根据所述时钟信号存储所述输入信号；

所述输出电路配置为经所述至少一个信号端输出根据存储的所述输入信号产生的驱动所述发光元件的电流，

其中，所述信号产生电路还配置为根据所述输入信号产生数据延迟信号，根据所述数据延迟信号和所述输入信号的差值产生数据使能信号，并根据所述数据使能信号产生所述时钟信号。

2.根据权利要求1所述的电子基板，其中，所述数据存储电路包括锁存器和移位寄存器；其中，

所述锁存器与所述信号产生电路连接，且配置为存储所述输入信号和所述数据使能信号；

所述移位寄存器与所述锁存器和所述输出电路连接，配置为根据所述时钟信号将所述输入信号移位并存储。

3.根据权利要求2所述的电子基板，其中，所述输入信号、所述数据使能信号和所述时钟信号的所有电平均高于数据信号的偏置电压和第一电源电压的偏置电压。

4.根据权利要求3所述的电子基板，其中，所述输入信号还包括用于驱动所述像素驱动芯片的第一电源电压。

5.根据权利要求4所述的电子基板，其中，所述至少一个信号端仅包括第一信号端，所述第一信号端和所述发光元件连接，所述像素驱动芯片还包括多路复用电路，

所述多路复用电路与所述第一信号端、所述信号产生电路和所述输出电路连接，且配置为：

在第一时段，使得所述第一信号端与所述信号产生电路连接以提供所述输入信号，以及

在第二时段，使得所述第一信号端与所述输出电路连接以输出所述电流至所述发光元件。

6.根据权利要求4所述的电子基板，其中，所述至少一个信号端包括第一信号端和第二信号端，其中，

所述第一信号端与所述信号产生电路连接，以向所述信号产生电路提供所述输入信号，

所述第二信号端与所述输出电路和所述发光元件连接，以将所述输出电路输出的所述电流输出至所述发光元件。

7.根据权利要求5或6所述的电子基板，还包括第一开关控制线、数据线和开关控制电路，

其中，所述开关控制电路与所述第一开关控制线、所述数据线和所述第一信号端连接，且配置为响应于所述第一开关控制线提供的第一开关控制信号，将所述数据线提供的所述输入信号传输至所述第一信号端。

8.根据权利要求7所述的电子基板，其中，所述开关控制电路包括开关晶体管，

其中，所述开关晶体管的栅极和所述第一开关控制线连接以接收所述第一开关控制信号，所述开关晶体管的第一极和所述数据线连接以接收所述输入信号，所述开关晶体管的第二极和所述第一信号端连接。

9.根据权利要求7所述的电子基板，还包括第二开关控制线，

其中，所述第二开关控制线与所述第一信号端和所述开关控制电路连接，以在所述开关控制电路截止时，向所述第一信号端提供与所述第一开关控制信号相反的第二开关控制信号作为所述第一电源电压。

10.根据权利要求7所述的电子基板，其中，所述像素驱动芯片还包括第三信号端，所述第三信号端配置为向所述像素驱动芯片提供所述第一电源电压。

11.根据权利要求3-6任一所述的电子基板，其中，所述像素驱动芯片还包括第四信号端，且所述第四信号端配置为向所述像素驱动芯片提供第二电源电压，所述第二电源电压与所述第一电源电压相反。

12.一种显示装置，包括权利要求1-11任一所述的电子基板、栅极驱动电路和数据驱动电路；其中，

所述栅极驱动电路配置为向所述电子基板提供扫描信号；

所述数据驱动电路配置为向所述电子基板提供所述输入信号。

13.根据权利要求12所述的显示装置，其中，所述电子基板作为阵列基板，所述阵列基板包括阵列排布的像素单元，所述像素单元的每个包括所述像素驱动芯片和发光元件。

14.根据权利要求12所述的显示装置，其中，

所述电子基板作为背光单元，所述背光单元包括多个背光分区且由局域调光方式驱动，所述多个背光分区的每个包括所述像素驱动芯片和发光元件。

15.一种如权利要求1所述的电子基板的驱动方法，包括：

通过所述像素驱动芯片的所述至少一个信号端接收所述输入信号，并根据所述输入信号产生所述时钟信号；

根据所述时钟信号存储所述输入信号；

经所述至少一个信号端输出基于存储的所述输入信号产生的驱动所述发光元件的电流。

16.根据权利要求15所述的电子基板的驱动方法，其中，根据所述输入信号产生所述时钟信号，包括：

根据接收的所述输入信号产生数据延迟信号，根据所述数据延迟信号和所述输入信号的差值产生数据使能信号，并根据所述数据使能信号的确定所述时钟信号。

17.根据权利要求15或16所述的电子基板的驱动方法，其中，所述至少一个信号端仅包括第一信号端，所述第一信号端和所述发光元件连接，所述驱动方法还包括：

在第一时段，所述第一信号端提供所述输入信号至所述信号产生电路，以及

在第二时段，所述第一信号端输出所述输出电路产生的所述电流至所述发光元件。

Images